CN1109636A - 半导体衬底及其制造方法 - Google Patents

半导体衬底及其制造方法 Download PDF

Info

Publication number
CN1109636A
CN1109636A CN94113486.5A CN94113486A CN1109636A CN 1109636 A CN1109636 A CN 1109636A CN 94113486 A CN94113486 A CN 94113486A CN 1109636 A CN1109636 A CN 1109636A
Authority
CN
China
Prior art keywords
substrate
porous
crystal semiconductor
layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN94113486.5A
Other languages
English (en)
Other versions
CN1036813C (zh
Inventor
山方宪二
米原隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1109636A publication Critical patent/CN1109636A/zh
Application granted granted Critical
Publication of CN1036813C publication Critical patent/CN1036813C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Abstract

提供一种粘合衬底及其制造工艺，以解决包含在 易于使粘合衬底引起诸如破裂、分离和翘曲等麻烦的 热处理中出现的问题。使在多孔半导体衬底上外延 生长的单晶半导体粘合到一绝缘基片上，通过腐蚀、 研磨、或二者之结合去掉该半导体衬底，不进行热处 理，即使有，也只进行一次。

Description

本发明涉及半导体衬底及其制造方法，特别涉及在透光绝缘基片上具有单晶半导体层的半导体衬底的制造方法。本发明尤其涉及包括由玻璃或类似物制造的透光绝缘基片上形成的单晶半导体的半导体衬底，该单晶半导体用于通过外延或离子注入之后来制造器件。
在绝缘材料上形成单晶硅半导体层通称为绝缘体上生成硅（SOI）技术，并已进行了许多研究，因此，由此获得的衬底具有许多用于制备普通硅集成电路的体硅衬底所没有的优点。
如果在绝缘膜上生长的单晶硅可用作器件的衬底材料，这对器件的结构是非常有利的。由此可以就得高性能（高速）、高可靠性的器件。因为1）可以减小由衬底部分引起的寄生（或浮置）电容，2）使器件耐辐射，3）获得无闩锁的CMOS。因而，SOI器件倍受关注。
在最近提出的SOI形在技术中，从质量上看特别占优势的技术是被称为“粘合的SOI”技术。这种技术中两个镜面抛光的片子（其中至少有一片已用氧化或类似方法形成绝缘膜）的表面紧密地面对面地接触，紧接着通过加热使紧密接触的界面的粘合强化，然后抛光或腐蚀该衬底的任一侧，以使在该绝缘膜上留下具有所需厚度的单晶硅薄膜。在这个技术中最重要的步骤是把该硅层制成薄膜，因为若不使硅层形成薄膜，则不能显示出SOI的上述优点。
然而，为了把硅层制成薄膜，通常必须将几百μm之厚的硅衬底均匀地抛光或腐蚀到几μm或1μm或更薄的厚度。控制这样的抛光和腐蚀或使衬底厚度均匀，在技术上是极为困难的。因为膜厚控制中的这种困难，使得SOI技术中，这种“粘合SOI”尚未付诸实际应用，尽管其有可能制备优质单晶薄膜。
粘合SOI还有另一个极为重要的问题。这就是绝缘基片与硅衬底之间的热膨胀系数不同。当把硅衬底用在起支撑作用的衬底的一侧（即当硅衬底相互粘合）时，这种热膨胀系数几乎不成问题。然而，当热膨胀系数互相相差较大的衬底之间相粘合时，则只要出现任何一点温度变化，两衬底间热膨胀系数的差异就会引起应力。
实际上，当使用硅之外的玻璃制的绝缘基片以其一面作为支撑时，处于被粘合状态的衬底可能翘曲，或衬底可能破裂或互相分离，这是因为，为了强化其界面的粘合，在1000℃加热时，基片与衬底热膨胀系数不同所致。有几种热膨胀系数与硅接近的材料是人工合成物，亦作为支撑基片使用的实例。但这种材料，就本领域所知，耐热性不好，且不能经受为强粘合所进行的热处理或制造器件的工艺温度。
阿部（Abe）等人报导了一种实例，生产出可解决这些问题的“粘合SOI衬底”（Extended  Abstract  of  the  1992  International  Conferenceon  SOLID-STATE  DEVICE  AND  MATERIALS，1992筑波，pp437-439或日本特许出版公开平4-286310）。
在这里所提到的工艺中，使相对薄的（300μm）硅衬底和一石英基片粘合，然后先在约300℃进行加热，未引起粘合衬底的分离或破裂，接着只做腐蚀，使硅衬底减薄到约150μm的厚度。然后，在约450℃进行第二次加热，退火，以获得高到足以经受表面研磨工艺中的剪切应力的粘合强度，然后用研磨机将硅衬底磨薄到几μm厚。此后，进一步精细抛光，使硅衬底成为薄膜。
根据此工艺，因为加热是必不可少的，考虑到热应力则必须使用厚约300μm的薄硅衬底。因为在粘合传送衬底的过程中，衬底可能偶然破裂，因而操作必须十分小心。再有为了在高温进行加热，因而必须返复研磨，使衬底变薄，然后实施加热。因此，由于粘合SOI衬底的生产速度不可能提高，而没有什么优越之处。
详细地说，待粘合的半导体衬底的衬底厚度，一般来讲，对4英寸直径的硅衬底必须约500μm，对5～6英寸直径的衬底必须约600μm厚，才能保持其机械强度。在直径为8英寸的大衬底的情况下，必须使用厚约800μm的厚硅衬底。当使用厚约300μm的薄衬底时，操纵起始粘合的步骤变得很困难。
还有另一种不便利之处。这就是由绝缘基片和半导体衬底间所施加的剪切应力所引起的分离问题。每当硅衬底被磨到较薄时，就有一个大的剪切应力施加到支撑基片和硅衬底间的粘合界面上。实际上，当硅衬底被研磨或抛光至使它变为厚几μm的薄膜时，会有一个十分大的剪切应力施加到粘合界面。再有，在基片与衬底的结合表面，由于返复研磨，可能使粘合界面的粘合力变得十分弱，为解决此问题，提出一种反复进行磨薄衬底和高温加热步骤、以使界面的粘合强度不变弱的方法。但这种方法加工耗费时间长，不适于批量生产。
还有一个缺点是，因为单晶硅薄膜是用抛光生产的，为获得均匀的膜厚，则要求精密的设备和非常精细的控制。
作为另一种生产SOI衬底的工艺，是在绝缘基片上直接淀积半导体膜的方法。然而，半导体膜在绝缘基片上的结晶化不充分，不可能形成单晶半导体薄膜。
如上所述，常规的“粘合SOI衬底”不经加热处理，在绝缘基片和硅衬底之间不可能达到足够的粘合强度。反之，如前如述，使硅衬底与透明基片直接粘合，因有热膨胀系数的差异及随后的粘合加热问题，而引起如前所述的衬底的破裂或翘曲。为解决这些问题，迄今为止，是在能保持高到足以经受剪切应力的粘合强度并不致引起破裂或翘曲的条件下，准确控制其加热过程。然而这种控制是难以达到的，因为要求非常准确的控制。此外，实际上，还必经进行烦琐的多次逐步的从低温到高温进行加热的步骤。因而此法不能生产适宜批量生产的SOI衬底。为解决这些问题，最好用抛光（或研磨）不经加热处理步骤而获得SOI衬底。在其他工艺中，从良好的生产来看，也没有提供达到满足于制造高性能电子器件的SOI衬底的技术。
作为附带的问题，当用常规淀积薄膜形成工艺生产单晶半导体衬底时，在单晶淀积膜中可能存在为数不少的堆垛层错。在此情况下，当淀积膜生长时，该层缺陷会变得更大。这一点在图10中示意地作了描述。参考标号1000代表由硅或类似材料制成的半导体衬底;标号1002代表外延生长层;而1009代表缺陷。在衬底1000的表面可能残留点缺陷、灰尘、氧化残存物等等，它们都能导致堆垛层错。当单晶半导体层1002外延生长时，因点缺陷、灰尘、氧化残存物等等会使堆垛层错向外延层前端延伸生长。因此，层淀积缺陷很可能在外延层1002的表面上扩大。
所以，本发明之目的在于提供一种简化的工艺方法，按此法，借助于使单晶硅衬底与透明绝缘基片的粘合，将热膨胀系数差别很大的两者合为一个衬底而不经加热步骤，或即使进行加热也只通过一个加热步骤即可由该衬底生产高功能、高性能的SOI衬底。
针对如上所述的问题和缺点，本发明者等人进行了广泛的研究，获得了下列结论。即，通过在其表面已形成多孔状的硅衬底的多孔表面上外延生长单晶硅层，随后使绝缘体（一种作为支撑基片的类型不同的衬底）仅靠Van  der  Waals力与外延生长的表面紧密接触而不经加热，因而使应力影响降至最低，用腐蚀液经湿法腐蚀去掉硅衬底部分，接着对多孔硅部分进行选择性腐蚀，从而在该绝缘基片上形成单晶硅薄膜，这样就能生产可解决上述问题的SOI衬底。
因为，对单晶半导体层部分的湿法腐蚀耗费时间，当硅衬底部分仍厚得足以无须考虑基片和衬底间界面的剪切应力时，可用研磨代替腐蚀去掉部分硅衬底，然后用一种腐蚀溶液湿法腐蚀去掉研磨后剩余的那部分硅衬底，也可以生产能解决上述问题的SOI衬底。
通过研磨去掉部分硅衬底，然后对整体仅进行一次加热，以增强基片和衬底间的粘合力，接着再研磨去掉首次研磨后剩余的那部分硅衬底，这样也可生产能解决上述问题的SOI衬底。
采用这种工艺也能使按常规单晶半导体淀积膜外延生长时，随着淀积膜厚度的增厚在半导体淀积膜表面扩大的任何已生长的堆垛层错转化到粘合衬底的对面。因此，只有在堆垛层错生长初始状态的小面积的堆垛层错才能在对后序制造器件至关重要的半导体衬底表面显现出来。不仅在SOI衬底的生产中，而且在包括其上具有外延生长层的半导体衬底的情况下，也可获得相同的效果。
下面将详细描述本发明的某些方面。本发明的第一方面是生产半导体衬底的工艺方法，该法包括下列连续的步骤：
阳极氧化单晶半导体衬底的一侧的表面层，使表面层多孔化，以在非多孔单晶半导体区域上形成多孔单晶半导体层;
在多孔单晶半导体层上外延生长非多孔单晶半导体层;
使非多孔单晶半导体层的表面与绝缘基片的表面紧密接触，然后不经加热使两者实质上相互粘合;
研磨非多孔单晶半导体区域，以除去部分非多孔单晶半导体区域;
研磨步骤后，腐蚀剩余的那部分非单晶半导体区域，以完全去掉非多孔单晶半导体区域，露出多孔单晶半导体层，以及
选择腐蚀多孔单晶半导体层，以去掉多孔单晶半导体层。
在本工艺方法中，在研磨非多孔单晶半导体区域步骤，去掉部分非多孔单晶半导体区域之后，可增添一步整体加热，以增强非多孔单晶半导体层和绝缘基片间的粘合力。在此方法中，腐蚀研磨步骤后剩下的那部分非多孔单晶半导体区域以完全去掉非多孔单晶半导体区域、露出多孔单晶半导体层的步骤，最好在任何碱性溶液、有机碱性溶液和含氢氟酸和硝酸的酸性溶液中，并保持在100℃或更低的温度下进行。还有，在此步骤中，研磨非多孔单晶半导体区域以去掉部分非多孔单晶半导体区域的步骤，最好让非多孔单晶半导体区域保留100μm或更厚的厚度。
本发明的第二个方面是生产半导体衬底的工艺方法，该法包括下列连续的步骤：
阳极氧化单晶半导体衬底一侧的表面层，使表面层多孔化，在非多孔单晶半导体区域上形成多孔单晶半导体层;
在多孔单晶半导体层上外延生长非多孔单晶半导体层;
使非多孔单晶半导体层的表面与绝缘基片的表面紧密接触，然后不经加热使两者实质上相互粘合;
腐蚀非多孔单晶半导体区域，以完全去掉多孔单晶半导体区域;以及
选择腐蚀多孔单晶半导体层，以去掉多孔单晶半导体层;
在本方法中，腐蚀非多孔单晶半导体区域以完全去掉非多孔单晶半导体区域、露出多孔单晶半导体层的步骤，最好在任何碱性溶液、有机碱性溶液和含氢氟酸及硝酸的酸性溶液中，并保持100℃或更低温度下进行。
本发明的第三个方面是生产半导体衬底的工艺方法，该法包括以下连续步骤：
阳极氧化单晶半导体衬底一侧的表面层，使表面层多孔化，在非多孔单晶半导体区域上形成多孔单晶半导体层;
在多孔单晶半导体层上外延生长非多孔单晶半导体层;
使非多孔单晶半导体层的表面与绝缘基片的表面紧密接触，然后不经加热使两者相互粘合;
研磨非多孔单晶半导体区域，以去掉部分非多孔单晶半导体区域;
对以上得到的结构整体加热，以增强非多孔单晶半导体层和绝缘基片间的粘合力;
进一步研磨在研磨步骤之后剩下的那部分非多孔单晶半导体区域，以完全去掉非多单晶半导体区域，露出多孔单晶半导体层;
选择腐蚀多孔单晶半导体层，以去掉多孔单晶半导体层，在此工艺中，研磨非多孔单晶半导体区域去掉部分非多孔单晶半导体区域的步骤最好进行到使非多孔单晶半导体区域保留100μm或更厚。
在本发明的工艺中，实施例1～3里在去掉非多孔单晶半导体区域之前，可添加对衬底加压使之紧密接触的步骤。也可以使非多孔单晶半导体层表面氧化，以使表面氧化层与绝缘基片紧密接触。还有，对多孔单晶半导体层的选择腐蚀最好在氢氟酸和双氧水的混合腐蚀溶液中进行，并使用主要由SiO2构成的透光绝缘基片作为绝缘基片。再有，单晶半导体衬底最好主要由硅构成。
本发明还包含半导体衬底。本发明的半导体衬底是一个包括一基片和一在该基片上设置的单晶半导体层的半导体衬底，其中的单晶半导体层中的堆垛层错已扩展的区域不存在于单晶半导体衬底的表面，而存在于靠近它与基片粘表面的单晶半导体层中，堆垛层错生长的起始阶段所产生的小位错区域存在于该单晶半导体层的表面上。在这类半导体衬底中，基片可以是主要由SiO2构成的透光绝缘基片。另外，衬底可以是一半导体衬底，特别是单晶硅衬底。
在本发明的第一实施方案中，单晶半导体（硅）部分先经研磨部分去掉，然后再用腐蚀法全部去掉余下的单晶硅部分。之所以首先进行研磨原因在于，对于一般在500～600μm或更厚的衬底只用湿腐蚀达到几十μm或几μm厚的薄片要花费十分冗长的时间。使用研磨不是去掉硅衬底全部，而是仅磨去它的一部分，因为研磨对粘合界面产生一个十分大的剪切应力，并对界面施加一个大的力，倘若磨掉的衬底超过一定程度，要导致衬底分离或破裂。因此，研磨后硅衬底的最小保留厚度应是约100μm，但这要依衬底的平整度和清洗方法而定。至于厚度至少要保留100μm，是为了衬底在粘合后不经加热仅靠Van  der  Waals力能经耐得住研磨。这样，一但硅衬底已达到100μm的保留厚度则必经将研磨改为用溶液腐蚀，以使应力不再产生。在保留厚度变为100μm时，可以进行加热，可稳定高产地进行最后的工艺步骤，即选择湿腐蚀多孔单晶硅层。
在本发明的工艺方法的第二实施方案中，仅用湿腐蚀去掉单晶硅衬底，这样可以省去当只采用研磨时必不可少的加热步骤。因为这个实施方案中不需要研磨步骤，可减少加工步骤，抛光装置、抛光材料都变为不需要。
在第三实施方案中，不是一次而是分两次去掉部分硅衬底。这是因为，研磨对粘合界面产生一个十分大的剪切应力，对界面施加大的力，倘若衬底被磨掉超过一定限度，会引起衬底分离或破裂。即，重要的是施加于界面上的剪切应力还是很小的时候，就要停止第一研磨。在此阶段，即使在一定程度上加热，经如此减薄了的硅衬底将不再引起粘合表面的分离，因为热应力已变得很小。
此外，在本发明的工作中，利用了两有助于多孔硅的重要物理效应。一是多孔硅的腐蚀性质，一般用氢氟酸溶液几乎不能湿腐蚀掉硅。然而，当使硅制成多孔化时，却能用氢氟酸溶液快速对硅进行湿腐蚀。当使用氢氟酸溶液，尤其是使用氢氟酸与双氧水的混合腐蚀溶液时，腐蚀多孔硅的速率可比腐蚀非多孔硅高105倍。因而，甚至可均匀地有选择地去掉约1μm厚的薄硅层，并可得到很好的控制。
另一效应是外延生长性质。作为晶体结构，多孔硅仍保持着单晶结构，在整个表面和体内存在直径约数十至数百埃的孔。在这种表面上生长形成的外延层的结晶特性基本上与在非多孔单晶衬底上形成的外延层相同。但在某些情况下，作为在多孔材料上外延生长的特性，虽然密度很低，可能由生长界面生成堆垛层错。
考虑到上述物理特性，使用在单晶硅衬底上的等价于高可靠外延层的单晶薄膜作为有源层，以致可提供比常规SOI衬底具有优越结晶性的SOI结构。附带说明，在外延生长过程中所引起的堆垛层错，由于粘合被转移到另一衬底，因而在所得的SOI的硅层中所观察到的堆垛层错是被反转的。
而且，在本发明中，基片与衬底是在室温下粘合的，然后可施加压力，使基片与衬底紧密接触。这就可以大大降低腐蚀或研磨过程中引起“分离”的儿率。
图1A～1D是表明本发明的工艺的示意剖面图，并表示本发明的实施例1和6。
图2A～2E表示本发明的实施例2和7。
图3A～3E表明本发明的实施例3、8和11。
图4A～4E表明本发明的实施例4。
图5A～5F表明本发明的实施例5。
图6A～6B表明使硅衬底表面多孔化时所用的设备。
图7A～7E表明本发明的实施例9。
图8A～8E表明本发明的实施例10。
图9A～9D表明本发明的实施例12。
图10表明堆垛层错的生长。
下面参照图1A～1D和图6A和6B描述本发明的第一实施方案。
图1A：使一单晶硅衬底100阳极氧化，以形成多孔硅层101。这里制成的多孔部分的厚度可以在几μm至几十μm，作为衬底一面的表面层。也可以使整个衬底阳极氧化。参照图6A和6B说明如何形成多孔硅层。首先，制备一P型单晶硅衬底600作为衬底。即使使用N型衬底也不是不可能的，但在此种情况下，衬底必须限于那些低阻的，或必须用光辐照衬底表面以加速孔的形成的条件下进行阳极氧化。将衬底600置于图6A所示的设备中。更具体地讲，使衬底的一面与氢氟酸型溶液604接触，将一负电极606装在溶液侧边和衬底的另一面与一正金属电极605接触。如图6B所示，可以使正金属电极605′具有通过溶液604′的电位。在每种情况下，使衬底多孔化的行为从与氢氟酸型溶液接触的负电极侧发生。一般使用浓氢氟酸（49%HF）作为氢氟酸溶液604。若以纯水（H2O）稀释，来降低浓度，在一定的浓度开始发生腐蚀，依流过的电流密度而定，因而最好不这么做。在阳极氧化过程中，从衬底600的表面也可能出现气泡。为去掉这种气泡，必要时可添加醇类作为表面活化剂。所使用的醇类有：甲醇、乙醇、丙醇、异丙醇或类似的醇。可以使用一个搅拌器代替表面活性剂（的使用），一边搅动溶液一边进行阳极氧化。致于负电极606使用不能被氢氟酸溶液溶蚀的材料，例如金（Au）或铂（Pt）。正电极可以由任何通用的金属材料制成。然而，在整个衬底表面完成阳极氧化时，因氢氟酸型溶液604达到正电极605，正电极605的表面最好包覆一层抗氢氟酸溶液的金属膜。阳极氧化可以在最大为几百mA/cm2的电流密度下进行。其最小值可取除零以外的任何值。该值依能在硅层被制成多孔化表面上外延生长出优质膜的范围而定。一般情况下，阳极氧化的速率随电流密度的增大而增长，同时多孔硅层的密度下降。换言之，被孔所占有的体积变大。因此，使外延生长条件改变。
图1B：在如此形成的多孔层101上，外延生长非多孔单晶硅层102。外延生长可通过普通现有的热CVD、低压CVD、等离子增强CVD、分子束外延或溅射法实现。该层可生长到等于SOI层设计值的厚度，最好不大于2μm。这是因为，若使厚度大于2μm的单晶硅层与主要由SiO2构成的绝缘基片紧密接触，在器件制作工艺中的加热可能引起在粘合界面的大应力，这是由于两种材料间的热膨胀系数的差异，以致可能出现硅膜破裂、衬底翘曲、或界面的分离。只要层厚不超过2μm，应力就会相当小，以致难以出现膜的破裂、衬底分离或翘曲。层厚更可优选为不大于0.5μm。这是因为，如果层厚大于0.5μm，在后退火过程虽不会出现分离或破裂，但在微晶区易于出现滑线。
最好使外延层102的表面经受热氧化，如果单晶硅的外延层淀积是保持原状，可增加界面上原子的悬空键。当它在大气中进行下步工艺中直接粘合到支撑基片上时，杂质易于在粘合界面上分凝。这种杂质分凝可能是使薄膜器件特性不稳定的一种因素。
在外延层102中，有时会从生长界面产生堆垛层错109。
图1C：将如此生长的外延层或经如此表面氧化的外延层与支撑基片（一个主要由SiO2构成的绝缘基片110）面对面地粘合。在用氢氟酸和双氧水的混合溶液或硫酸和双氧水的混合溶液清洗基片与衬底的表面之后，再进行粘合。具体地讲，这种清洗可使基片与衬底的表面呈 水性，以致通过粘合界面上的水，使对Van der Waals力有贡献的粘合强度增大。如果基片和衬底在粘合界面具有优质的平整度，用氢氟酸或类似溶液进行疏水性清洗也可以粘合得很好。此处的绝缘基片110是选自现有的几乎完全通用的陶瓷。特别是，当侧重其光学透明度时，它是选自铸造的石英、人造石英、高熔点玻璃等等。
在通用的工艺中，下一步是在约1000℃加热。但在本发明中，不进行此步，为了强化基片与衬底间的粘合力。在此阶段最好对基片与衬底加压，压力可完全随意选取。例如，当以数吨至数十吨的压力施加于5英寸衬底整个表面上时，可大大降低在腐蚀或研磨过程中的衬底分离的几率。加压的时间可以是几分钟至约1小时。
图1D：接着选择性地去掉硅衬底部分100和多孔硅部分101，留下外延生长层102。首先分研磨和腐蚀两阶段去掉硅衬底部分。第一次研磨最好是硅衬底的保留厚度至少为100μm，优选为150μm左右处结束。接着，用碱性溶液，诸如氢氧化钾溶液或氨水，或有机碱性溶液，如三甲（基）胺腐蚀。当在热溶液中进行时，这种腐蚀是显著的。碱性溶液几乎不腐蚀广泛用于支撑基片的SiO2成分。因而可选择仅腐蚀掉硅部分。硅衬底也可用氢氟酸和硝酸混合溶液腐蚀掉，溶液中还可随意添加醋酸或类似物。然而，氢氟酸-硝酸型腐蚀剂也能或多或少地腐蚀支撑基片。因而避免长时间地使用它。在研磨之后，腐蚀之前，可进行在约300℃的加热。这可减少由后步工序中膜分离或类似情况引起的缺陷的出现。加热温度依绝缘基片的材料，衬底的直径和厚度、表面性能以及保留硅衬底的厚度而定。例如，当使625μm厚5英寸标准型石英基片与直径与石英基片相同的硅衬底粘合时，在硅保留厚度为150μm的情况下，衬底可经受住约300℃的加热。在硅保留厚度为100μm的情况下，衬底可经受住约350℃～400℃的加热。当温度高于这些温度时，由于热应力会出现分离或破裂。
当完全腐蚀掉硅衬底部分100，露出多孔部分101，腐蚀停止，再在氢氟酸型溶液中选择腐蚀留下的多孔部分101。非多孔的、单晶外延生长部分102几乎不与氢氟酸反应，因而作为薄膜留下来。当然支撑基片110易于与氢氟酸型溶液反应，这是因它主要是由SiO2构成的，因而，最好勿使基片110长时浸在氢氟酸型溶液中。然而，当多孔硅层薄时，不需花费这么长的时间来腐蚀，所以不必注意时间问题。若想根本不使支撑基片110被腐蚀。最好预先用CVD或类似方法在粘合表面的对面淀积一层氮化硅膜或难以与氢氟酸起反应的其它物质。代替的办法是，在使衬底浸没在腐蚀溶液之前，也可以用碱性溶液、有机碱性溶液或者氢氟酸/硝酸溶液使多孔部分101减薄到一定程度，以此可缩短用来选择腐蚀外延层和多孔层所花费的时间，因而可使支撑基片不那么起反应。
用于选择腐蚀外延层102和多孔层101的氢氟酸型溶液是由氢氟酸和双氧水（H2O2）的混合液组成的，也可使用氢氟酸和硝酸，其中已随意添加醋酸或类似酸的混合溶液来选择腐蚀多孔硅。但在此情况下，不能确保那么高的选择比，待留下的单晶硅薄膜或多或少地会被腐蚀。所以，腐蚀时间必须精确地控制。
经过前述步骤，在绝缘基片上可获得单晶硅薄膜。在多孔硅层上外延生长的层内已出现任何一点堆垛层错109的情况下，由于粘合，这种堆垛层错在绝缘膜110上变成为与普通情况相反的层错。之后，当将所得衬底送往器件制造工艺时，可优选在约800℃进行加热，以增加薄膜与基片间的粘合强度，若由器件制造工艺中的加热步骤（如氧化或类似工艺）代替这步加热，也无问题。
本发明的第二实施方案与上述本发明的第一实施方案相同，只是去掉非多孔硅衬底的步骤完全是用腐蚀法实现的。
本发明的第三实施方案与上述本发明的第二实施方案相同，只是去掉非多孔硅衬底的步骤是分两次研磨实现的，在第一次研磨之后，还包括一步加热工艺。
在本发明工艺方法的第一实施方案中，首先通过研磨部分去掉单晶硅部分，在一开始时，衬底能经受住界面剪切应力，在单晶硅部分已变得充分薄到再研磨有分离可能性之后，把去掉单晶硅部分的手段改为湿腐蚀。因此，本实施方案对不经加热又可高速生产SOI衬底是有益的。
在本发明的工艺方法的第二实施方案中，仅用腐蚀法去掉单晶硅衬底。因而，可省去仅当采用研磨时为必不可少的加热步骤，并且与第一实施方案相比，可减少加工步骤。因而，本实施方案的有益之处在于，当实施本工艺时，无须制备那么多的设备和材料。
在本发明的第三实施方案中，硅衬底部分不是一次去掉，而是分两阶段研磨去掉，以能去掉硅衬底部分，而只在第一次研磨和第二研磨之间进行一次加热。因此，不要求湿腐蚀非多孔硅衬底部分的步骤，其优越性在于可高速生产SOI衬底。
如上所述，当生产常规的“粘合SOI衬底”时，加热仍是必不可少的。然而，在本发明的方法中，不进行加热或进行一次低温加热，不产生像热膨胀系数相互不同的常规衬底粘合所导致的薄膜破裂或分离，或者衬底的大翘曲，使得形成SOI衬底变为可行。同时，因为外延生长层能容易控制层厚度分布，由本发明粘合所获得的SOI衬底硅层厚度分布变得很好。另外，根据本发明，可容易生产透光的SOI衬底。因利用这种特性，可以设计功能性器件，另外，提供能替代昂贵的SOS或SIMOX、甚至替代用于制造SOI结构的大规模集成电路的半导体衬底变为可行。
实施例1
参照图1A～1D和图6A详细描述本发明的第一实施例。
图1A：制备一个厚625μm的5英寸P型（100）单晶硅衬底（0.1～0.2Ωcm）。将该衬底置于图6A所示的设备中，使硅衬底100的表面阳极氧化成20μm厚的多孔硅101。在此步骤中，所用的溶液604是49%HF溶液，和电流密度为100mA/cm2。另外，在此步中，以8.4μm/min的速率使衬底表面多孔化，约经2.5分钟可得到20μm厚的多孔层。
图1B：在多孔硅101上，通过CVD外延生长0.5μm的单晶硅层。在下列条件下进行CVD。
所用气体 SiH4/H2
气体流量    0.42/140（升/分）
温度    750℃
压力    80乇
生长速率    0.08μm/分
在此步中，出现堆垛层错109。
图1C：用氢氟酸、双氧水及水的混合溶液清洗按上述方式生产的衬底，然后用纯水冲净，接着干燥。此后，在室温下使该衬底与已用同样方法清洗过的5英寸铸造石英基片110紧密接触。
图1D：用一台表面研磨机把如此得到的粘合衬底从硅衬底这一面第一次研磨掉475μm，以使硅衬底具有保留厚度150μm（单晶衬底部：130μm;多孔硅部分：20μm;外延层部分：0.5μm）。随后，将所得衬底浸泡在一种市售的湿影剂的未稀释的溶液SD-1（氢氧化四甲胺水溶液，Tokuyama  SodaCo.，Ltd产）中，温度保持在85～90℃浸泡140分钟。结果，石英衬底几乎未被腐蚀，但约130μm厚的硅衬底100完全被腐蚀掉，露出多孔层101，同时被腐蚀约10μm深。将所得衬底继续浸泡在一种选择腐蚀的溶液中，仅选择腐蚀整体中的多孔部分101。在此腐蚀中，选择腐蚀溶液的组成和对多孔硅的腐蚀速率分别如下：
HF∶H2O2＝1∶5 1.6μm/分
因而，在7分钟内全面腐蚀掉10μm的多孔部分。顺便提一下，在此腐蚀过程中，对单晶硅层102的腐蚀速率仅是0.0006μm/小时，几乎保持不腐蚀。致于石英基片110，在上述腐蚀溶液中的腐蚀速率大约是0.5μm/分，因此在该腐蚀过程中，石英基片被腐蚀深度约为4μm。因为原始石英基片的厚度是625μm，因而其厚度减至约621μm。
结果，可得到包括透明基片及其上的0.5μm厚的单晶硅薄膜的SOI衬底。堆垛层错109变为倒置于透明基片上。使衬底在1000℃的氮气气氛中退火一小时，进行加热，以增强粘合界面上的粘合强度。退火使单晶硅膜无裂痕、滑线等。
实施例2
参照图2A～2E详细描述本发明的第二实施例。
图2A：制备一个厚300μm、电阻率0.01Ωcm的4英寸P型（100）单晶硅衬底。按与实施例1相同的方法，使衬底阳极氧化，使其表面形成20μm的多孔硅201。
图2B：在形成的多孔层的表面上生长厚0.5μm的外延层202，其方法与实施例1相同。
图2C：以1∶40的氢氟酸与水的混合溶液清洗按上述方法所得的衬底，然后用纯水冲净，接着干燥。此后，在室温下使该衬底与一块4英寸的已按相同方法清洗过的铸造石英基片210紧密接触。然后，用压力机对直径4英寸的衬底的整个表面施加60吨的压力，加压保持10分钟。
图2D：使用一表面研磨机，先使厚280μm的硅衬底部分200磨到保留厚度约100μm（单晶硅部分：80μm，多孔硅部分：20μm，外延层部分：0.5μm）。随后，用1∶10∶10的氢氟酸、硝酸、醋酸的混合溶液腐蚀所得到的衬底。然后，在使多孔硅层201裸露于表面时，用1∶5的氢氟酸和双氧水的混合溶液选择腐蚀多孔硅层201。在此阶段，氢氟酸/硝酸/醋酸溶液对单晶硅的腐蚀速率大约是2μm/分，氢氟酸/双氧水对多孔硅的腐蚀速率大约是1.6μm/分。因此可以在40分钟内完全腐蚀掉单晶硅，在约13分钟内完全腐蚀掉多孔硅。石英基片210仅被腐蚀几μm深，几乎保持不腐蚀。
图2E：使通过上述步骤在石英基片上所得到的单晶硅薄膜按所设计的器件面积、形状及布局，构成岛状图形。例如，在带有沟长2μm、沟宽4μm的MOS晶体管的位置，在所设计的位置构成包括源、漏区的4μm×10μm2的岛状图形。
在构图之后，使衬底在1000℃加热2小时，从而可得到包括一透明基片及其的0.5μm厚的单晶硅薄膜的SOI衬底。
实施例3
参照图3A～3E，详细说明本发明第三实施例。
图3A：制备一个厚400μm、电阻为0.01Ωcm、5英寸P型（100）单晶硅衬底300。使该衬底阳极氧化，以使其表面形成厚20μm的多孔层301。
图3B：在所得的衬底的多孔层的表面上按与实施例1相同的方法，生长厚0.5μm的外延层302。然后使同一衬底的外延层302的表面在1000℃的水蒸汽中氧化形成浓度为0.2μm的SiO2层303。结果是，使外延层分别具有0.4μm厚的单晶硅部分和0.2μm厚的氧化膜部分。
图3C：用氢氟酸、双氧水和水的混合溶液清洗按上述方法所得的衬底，再用纯水冲净，接着干燥，此后，在室温下，使该衬底与一个已按相同方法清洗过的5英寸铸造石英基片310紧密接触。
图3D：用一台表面研磨机，按与实施例1相同的方式，首先使硅衬底部分研磨掉230μm，有150μm的保留厚度，然后用SD-1全部腐蚀掉硅衬底部分300，露出多孔部分301。随后，用氢氟酸/双氧水溶液选择腐蚀多孔部分301。
图3E：按与实施例2相同的方法，使经过上述步骤所得的石英基片310上的单晶硅薄膜302，按所设计器件的面积、形状和布局构成岛状图形。
在构图之后，作为制造器件的第一步骤，使各岛区在1000℃的氧气气氛中氧化0.05μm深。因此，使用此氧化步骤，同时也对衬底加热，结果是，得到了包括透明基片和其上的0.4μm厚单晶硅薄膜的SOI衬底。
实施例4
参照图4A～4E详细描述本发明的第四实施例。
图4A：制备一个厚600μm、电阻率0.01Ωcm的5英寸P型（100）单晶硅衬底400。使该衬底阳极氧化，以便从其表面形成厚20μm的多孔层401。
图4B：在如此得到的衬底上的多孔层的表面上，按与实施例1相同的方法，形成厚0.5μm的外延层402。
图4C：用氢氟酸、双氧水和水的混合溶液清洗按上述方法得到的衬底，再用纯水冲净，接着干燥。此后，在室温下，使该衬底与一片按相同方法清洗过的5英寸铸造石英基片410紧密接触。
图4D：使用一台表面研磨机，研磨硅衬底部分400，使其有150μm的保留厚度。将如此获得的衬底在300℃加热24小时。
图4E：此后，用SD-1，按与实施例1相同的方法，全部腐蚀掉硅衬底部分400，然后用氢氟酸/双氧水的水溶液选择腐蚀多孔部分410。
通过前述各步骤，可获得包括石英基片410及其上有单晶硅薄膜的SOI衬底。
实施例5
参照图5A～5F描述本发明的第5实施例。
图5A：制备一个厚600μm、电阻率0.01Ωcm的5英寸P型（100）单晶硅衬底500。使该衬底阳极氧化，在其表面形成厚20μm的多孔层501。
图5B：在获得的衬底上的多孔层表面上，按与实施例1相同的方法，形成厚0.5μm的外延层502。
图5C：使外延502的表面氧化，以形成0.1μm厚的SiO2层503。
图5D：用氢氟酸、双氧水和水的混合溶液清洗所得到的衬底，然后用纯水冲净，接着干燥。此后，在室温下，使该衬底与一片按相同方法清洗过的5英寸铸造石英基片510紧密接触。
对已紧密接触的衬底进一步加20吨的压力5分钟。
图5E：用一台表面研磨机研磨硅衬底部分500，使其有150μm的保留厚度。
图5F：这里，在300℃进行10小时加热，然后，用SD-1按与实施例1相同的方法腐蚀保留的硅衬底部分500，以完全去掉硅衬底部分。
此后，用氢氟酸/双氧水水溶液按与实施例1相同的方法选择腐蚀多孔部分501。
经过前述各步骤，仅用一次加热，可获得包括石英基片510及其上的单晶膜的半导体衬底。
实施例6
参照图1A～1D和6A详细阐述本发明的第6实施例。
图1A：制备一个厚625μm的5英寸P型（100）单晶硅衬底（0.1～0.2Ωcm）。将该衬底置于图6A的设备中，使之阳极氧化，让硅衬底100的表面形成厚20μm的多孔硅。在此步工艺中，所用的溶液604是49%HF溶液，电流密度为100mA/cm2。另外，在此步工艺中，以8.4μm/分的速率，将衬底表面制成多孔化，约在2.5分钟可得到20μm厚的多孔层。
图1B：在多孔硅101上，通过CVD外延生长厚0.5μm的单晶硅层102。在下列条件下进行CVD。
所用气体 SiH4/H2
气体流量    0.62/140（升/分）
温度    750℃
压力    80乇
生长速率    0.12μm/分
在该步骤中，出现堆垛层错109。
图1C：用氢氟酸、双氧水和水的混合溶液清洗按上述方法生产的衬底，然后用纯水冲净，接着干燥。此后，在室温下，使该衬底与一片按相同方法清洗过的5英寸铸造石英基片110紧密接触。
图1D：将获得的粘合衬底首次浸泡在市售的未稀释的显影剂溶液SD-1（氢氧化四甲胺水溶液，Tokuyama  Soda  Co.，Ltd产）中，保持在85～90℃浸泡10小时。结果，石英基片几乎不被腐蚀，但厚600μm的硅衬底100完全被腐蚀掉，露出多孔硅层101。继续将所得衬底浸泡在一种选择腐蚀溶液中，只选择腐蚀多孔部分101。在该腐蚀中，选择腐蚀溶液的组成和对多孔硅的腐蚀速率分别如下：
HF∶H2O2＝1∶5 1.6μm/分
因而，经13分钟，可完全腐蚀掉20μm厚的多孔部分。附带说明，在此步腐蚀中，单晶硅层102仅以0.0006μm/小时的速率被腐蚀，保持几乎不腐蚀。致于对石英基片110，在上述腐蚀溶液中的腐蚀速率大约为0.5μm/分，以此推断，在腐蚀过程中，石英基片被腐蚀约7μm之深。因石英基片的原始厚度是625μm，由此推断其厚度减薄到约618μm。
结果，可获得包括透明基片及其上的0.5μm厚的单晶硅薄膜的SOI衬底。堆垛层错在透明基片上变为倒置状态。使SOI衬底在1000℃的氮气气氮中加热1小时，完成退火，以增强粘合界面的粘合强度。退火使得在单晶硅膜内无裂痕、滑线等等。
实施例7
参照图2A～2E详细阐述本发明的第7实施例。
图2A：制备一片厚300μm、电阻率0.01Ωcm的4英寸P型（100）单晶硅衬底200。使衬底按与实施例1相同的方法阳极氧化，使其表面变为厚20μm的多孔硅201。
图2B：在形成的多孔层的表面上，按与实施例1相同的方法生长厚0.5μm的外延层202。
图2C：用氢氟酸、双氧水和水的混合溶液清洗按上述方法得到的衬底，然后用纯水冲净，接着干燥，此后，在室温下，使该衬底与一按相同方法清洗过的4英寸铸造石英基片紧密接触。
图2D：用1∶10∶10的氢氟酸、硝酸和醋酸的混合溶液首次腐蚀厚280μm的硅衬底部分200。然后，当多孔层201裸露于表面时，用1∶5的氢氟酸和双氧水的混合溶液选择腐蚀多孔硅层201。在此步骤中，氢氟酸/硝酸/醋酸溶液对单晶硅的腐蚀速率大约为2μm/分，而氢氟酸/双氧水溶液对多孔硅的腐蚀速率大约是1.6μm/分。因此，在大约140分钟内可完全腐蚀掉单晶硅，大约在13分钟内腐蚀掉多孔硅。石英基片210仅被腐蚀几μm深，保持不再被腐蚀。
图2E：经过前述各步骤所得到的在石英基片210上的单晶硅薄膜，根据所设计器件的面积、形状和布局构成岛状图形。例如，在沟长2μm沟宽4μm的MOS晶体管的位置，在设计位置上构成包括源、漏区的4μm×10μm的岛区。
在构图之后，使衬底在1000℃加热2小时。这样可得到包括透明基片及其上的0.5μm厚的单晶硅薄膜的SOI补底。
实施例8
参照图3A～3E详述本发明的第8实施例。
图3A：制备一个厚400μm、电阻率为0.01Ωcm的5英寸P型（100）单晶硅衬底300。使该衬底阳极氧化，以便从其表面形成厚20μm的多孔层301。
图3B：在如此得到的衬底上的多孔层表面上，按与实施例1相同的方法形成厚0.5μm的外延层302。然后使在同一衬底的外延层302的表面在1000℃的水蒸汽中氧化0.2μm之深，以形成SiO2层303。结果，外延层分别具有0.4μm厚的单晶硅部分和0.2μm厚的氧化膜部分。
图3C：用稀释的氢氟酸溶液清洗按上述方法得到的衬底，然后用纯水冲净，接着干燥。此后，在室温下，使该衬底与一片按相同方法清洗过的5英寸合成石英基片310紧密接触。
图3D：用SD-1按与实施例1相同的方法全面腐蚀硅衬底部分300，然后用氢氟酸/双氧水溶液选择腐蚀多孔部分301。
图3E：使经前述各步骤所得到的石英基片310上的单晶硅薄膜302，根据所设计器件的面积、形状和布局，按与实施例1相同的方法，构成岛状图形。
在构图之后，作为制造器件的第一步工艺，使各岛区在1000℃的氧气气氛中氧化0.5μm深。此氧化步骤同时也为衬底的加热步骤。结果是，可获得包括透明基片及在其上的0.4μm厚的单晶硅薄膜的SOI衬底。
实施例9
参照图6A和图7A～7E详述本发明的第9实施例。
图7A：制备一片厚625μm的5英寸P型（100）单晶硅衬底（0.1～0.2Ωcm）。将衬底置于图6A所示的设备中，使之阳极氧化，使硅衬底700的表面制成20μm的多孔硅701。在此步工艺中，所用溶液是49%的HF溶液，而电流密度为100mA/cm2。另外，在此步工艺中，以8.4μm/分的速率使衬底表面多孔化，经2.5分钟可获得20μm厚的多孔层。
图7B：在多孔硅701上，通过CVD外延生长厚0.5μm的单晶硅层702，在下列条件下实施CVD。
所用气体： SiH4/H2
气体流量：    0.42/140（升/分）
温度：    750℃
压力：    80乇
生长速率：    0.08μm/分
在此步工艺中，出现堆垛层错。
图7C：用氢氟酸、双氧水和水的混合溶液清洗按上述方法生产的衬底，然后用纯水冲净，接着干燥。此后，在室温下，使该衬底与一片按相同方法清洗过的5英寸铸造石英基底710紧密接触。
图7D：用一台表面研磨机从硅衬底的这一面使获得的粘合衬底研磨掉475μm，以使硅衬底具有150μm的保留厚度（单晶硅部分：130μm;多孔硅部分：20μm;外延层部分：0.5μm）。在此阶段，使上述衬底在300℃加热24小时，随后，经研磨去掉130μm厚的保留硅部分。
图7E：使多孔硅701已裸露的衬底连续浸泡在选择腐蚀溶液中，只选择腐蚀整体中多孔部分701。在此步腐蚀中，选择腐蚀溶液的组成和对多孔硅的腐蚀速率分别如下：
HF∶H2O2＝1∶5 1.6μm/分
因此，在大约13分钟内可完全腐蚀掉20μm厚的多孔部分。顺便说明，在此腐蚀过程中，对单晶硅层702的腐蚀速率仅是0.0006μm/分，保持几乎不腐蚀。至于对石英基片，它在上述腐蚀溶液中的腐蚀速率大约是0.5μm/分，以此推断在该腐蚀过程中，石英基片被腐蚀7μm之深。因为石英基片的原始厚度是625μm，以此推断其厚度减薄到618μm。
其结果是，可得到包括透明基片及在其上的0.5μm厚的单晶硅薄膜的SOI衬底。堆垛层错709在透明基片上变为倒置的。使SOI衬底在1000℃的氮气气氛中加热1小时，实施退火，以增强在粘合界面上的粘合强度。退火使单晶硅膜内无裂痕和滑线等等。
实施例10
参照图8A～8E详述本发明的第10实施例。
图8A：制备一片厚300μm、电阻率0.01Ωcm的4英寸P型（100）单晶硅衬底800。按与实施例1相同的方法阳极氧化，使其表面形成厚20μm的多孔硅801。
图8B：在如此形成的多孔硅表面上按与实施例1相同的方法形成厚0.5μm的外延层802。
图8C：用1∶40的氢氟酸和水的混合溶液清洗按上述方法获得的衬底，然后用纯水冲净，接着干燥。此后，在室温下，使该衬底与一片按相同方法清洗过的4英寸铸造石英基片810紧密接触，然后，用压力机对4英寸衬底的整个表面施加60吨的压力，加压保持10分钟。
图8D：使用一台表面研磨机把厚280μm的硅衬底部分800首次研磨掉180μm，使之有约100μm保留厚度（单晶硅部分：80μm;多孔部分：20μm;外延层部分：0.5μm）。随后，在300℃加热衬底10小时，再实行研磨，以去掉保留下的80μm的硅衬底部分。
图8E：这时多孔硅层801已被裸露于表面，将衬底浸泡在1∶5的氢氟酸和双氧水的混合溶液中，进行选择腐蚀。氢氟酸/双氧水对多孔硅的腐蚀速率大约是1.6μm/分。因而在13分钟内完全可腐蚀掉多孔硅。石英基片810仅被腐蚀几μm之深，而保持几乎不被腐蚀。
使经前述步骤所得到的在石英基片810上的单晶硅薄膜802按所设计器件的面积、形状和布局构成岛状图形。例如，在沟长2μm、沟宽4μm的MOS晶体管的位置上，在所设计的位置构成包括源、漏区的4μm×10μm的岛状图形。
在构图之后，使衬底在1000℃加热2小时。这就获得了包括透明基片和在其上的0.5μm单晶硅薄膜的SOI衬底。
实施例11
参照图3A～3E详述本发明的第11实施例。
图3A：制备一片厚400μm、电阻率0.01Ωcm的5英寸P型（100）单晶硅衬底。使该衬底阳极氧化，从其表面形成厚20μm的多孔层301。
图3B：在获得的衬底上的多孔层表面上，按与实施例1相同的方法形成厚0.5μm的外延层302。然后使在同一衬底上的外延层302的表面在1000℃的水蒸汽中氧化0.2μm深，形成SiO2层303。结果，使外延层具有0.4μm的单晶硅部分和0.2μm的氧化膜部分。
图3C：用氢氟酸、双氧水和水的混合溶液清洗按上述方法获得的衬底，然后用纯水冲净，接着干燥。此后，在室温下使衬底与一片按相同方法清洗过的5英寸铸造石项基片310紧密接触。
图3D：使用一台表面研磨机按与实施例1相同的方法先使硅衬底部分磨掉230μm，使之有150μm的保留厚度，之后在300℃加热24小时。随后，通过研磨完全去掉保留下的硅衬底部分300，露出多孔部分301。
图3E：使经前述步骤所得到的石英基片310上的单晶硅薄膜302根据所设计器件的面积、形状和布局，按与实施例2相同的方式构成岛状图形。
在构图之后，作为制造器件的第一步工艺，使各岛区在1000℃的氧气气氛中氧化0.05μm深。此步氧化工艺同时也被用作衬底的加热步骤。结果，就得到了包括透明基片和在其上的大约0.4μm厚的单晶硅薄膜的SOI衬底。
实施例12
参照图9A～9D详述本发明的第12实施例。
图9A：制备一片厚600μm、电阻率0.01Ωcm5英寸P型（100）单晶硅衬底900。使该衬底阳极氧化，从其表面形成厚20μm的多孔层901。
图9B：在获得的在衬底上的多孔层表面上，按与实施例1相同的方法形成厚0.5μm的外延层902。随后，使外延层902的表面氧化，形成0.1μm厚的SiO2层903。
图9C：用氢氟酸、双氧水和水的混合溶液清洗如此获得的衬底，然后用纯水冲净，接着干燥。此后，在室温下让该衬底与一片按相同方法清洗过的5英寸铸造石英基片紧密接触。
以20吨的压力进一步对已紧密接触的衬底加压5分钟。
图9D：使用一台表面研磨机磨掉硅衬底部分900，以使之有约150μm的保留厚度。
图9E：此处，使所得衬底在300℃加热10小时，随后研磨掉保留下的硅衬底部分，以完全去掉硅衬底部分。
此后，用氢氟酸/双氧水溶液，按与实施例1相同的方法选择腐蚀多孔部分901。
经过前述各步骤，仅用一次加热即可获得包括石英基片910和在其上的单晶硅薄膜的半导体衬底。

Claims (33)

1、一种制造半导体衬底的方法，包括下列连续的步骤：
a)阳极氧化单晶半导体衬底一侧的表层阳，使表面层多孔化，以便在非多孔单晶半导体区域上形成多孔单晶半导体层；
b)在所说的多孔单晶半导体层上外延生长非多孔单晶半导体层；
c)使所说的非多孔单晶半导体层的表面与一绝缘基片的表面紧密接触，然后基本上不经加热使基片与衬底相互粘合；
d)研磨所说的非多孔单晶半导体区域，以去掉部分所说的非多孔单晶半导体区域；
e)腐蚀经研磨步骤后所保留下的所说的非多孔单晶半导体区域，完全去掉所说的非多孔单晶半导体区域，以露出所说的多孔单晶半导体层；以及
f)选择腐蚀所说的多孔单晶半导体层，以去掉所说的多孔单晶半导体层。
2、根据权利要求1的制造半导体衬底的方法，在研磨所说的非多孔单晶半导体区域、去掉部分所说的非多孔单晶半导体区域的步骤d2之后，还包括步骤d2，在该步骤中整体加热所述衬底，以增强所说的非多孔单晶半导体层与所说的绝缘基片间的粘合力。
3、根据权利要求1或2的制造半导体衬底的方法，其中，在步骤e）中，腐蚀是在碱性溶液、有机碱性溶液及含有氢氟酸和硝酸的酸性溶液中的任一种进行的，且溶液保持100℃或更低温度。
4、根据权利要求1的制造半导体衬底的方法，其中，在步骤d）中，为去掉部分所说的非多孔单晶半导体区域而对所说的非多孔单晶半导体区域所作的研磨进行到使所说的非多孔单晶半导体区域保留100μm或更厚。
5、根据权利要求1的制造半导体衬底的方法，其中，步骤c）中的粘合是通过对基片与衬底加压实现的。
6、根据权利要求1的制造半导体衬底的方法，其中，步骤f）中对所说的多孔单晶半导体层的选择腐蚀是在一种氢氟酸和双氧水的混合溶液中进行的。
7、根据权利要求1的制造半导体衬底的方法，其中，在步骤c）中，氧化所说的非多孔单晶半导体层的表面，以形成一表面氧化层，并将该表面氧化层与绝缘基片紧密接触。
8、根据权利要求1的制造半导体衬底的方法，其中，所说的绝缘基片是一种透光的绝缘基片。
9、根据权利要求1的制造半导体衬底的方法，其中，所说的单晶半导体衬底主要由硅构成。
10、根据权利要求2的制造半导体衬底的方法，其中，所说的绝缘基片是一种透光的绝缘基片。
11、根据权利要求2的制造半导体衬底的方法，其中，所说的单晶半导体衬底主要由硅构成。
12、一种制造半导体衬底的方法，包括下列连续的步骤：
a）阳极氧化单晶半导体衬底一侧的表层，使表面层多孔化，以便在非多孔单晶半导体区域上形成多孔单晶半导体层;
b）在所说的多孔单晶半导体层上外延生长非多孔单晶半导体层;
c）使所说的非多孔单晶半导体层与一绝缘基片的表面紧密接触，然后基本上不经加热使基片与衬底相互粘合;
e）腐蚀所说的非多孔单晶半导体区域，以完全去掉所说的非多孔单晶半导体区域，以及
f）选择腐蚀所说的多孔单晶半导体层，以完全去掉所说的多孔单晶半导体层。
13、根据权利要求12的制造半导体衬底的方法，其中，步骤e）中的腐蚀是在碱性溶液、有机碱性溶液及含有氢氟酸和硝酸的酸性溶液中的任一种中进行的，并将所述溶液保持在100℃或更低的温度。
14、根据权利要求12的制造半导体衬底的方法，其中，步骤c）中的粘合是通过对基片与衬底加压实现的。
15、根据权利要求12的制造半导体衬底的方法，其中，步骤f）中对所说的多孔单晶半导体层的选择腐蚀是在一种氢氟酸的双氧水的混合溶液中进行的。
16、根据权利要求12的制造半导体衬底的方法，其中，在步骤c）中，氧化所说的非多孔单晶半导体层的表面以形成一表面氧化层，并将表面氧化层与绝缘基片紧密接触。
17、根据权利要求12的制造半导体衬底的方法，其中，所说的绝缘基片是一种透光绝缘基片。
18、根据权利要求12的制造半导体衬底的方法，其中，所说的单晶半导体衬底主要由硅构成。
19、根据权利要求13的制造半导体衬底的方法，其中，所说的绝缘基片是一种透光绝缘基片。
20、根据权利要求13的制造半导体衬底的方法，其中，所说的单晶半导体衬底主要由硅构成。
21、一种制造半导体衬底的方法，包括下列连续的步骤：
a）阳极氧化单晶半导体衬底一侧的表面层，使表面层多孔化，以使在非多孔单晶半导体区域上形成多孔单晶半导体层;
b）在所说的多孔单晶半导体层上外延生长非多孔单晶半导体层;
c）使所说的非多孔单晶半导体层与一绝缘基片的表面紧密接触，然后基本上不经加热使基片与衬底相互粘合;
d）研磨所说的非多孔单晶半导体区域，以去掉部分所说的非多孔单晶半导体区域;
d2）加热整个结构以增强所说的非多孔单晶半导体层与所说的绝缘基片间的粘合强度;
d3）进一步研磨在研磨步骤d）之后留下的所说非多孔单晶半导体区域，全部去掉所说的非多孔单晶半导体区域，以露出所说的多孔单晶半导体层;以及
f）选择腐蚀所说的多孔单晶半导体层以去掉所说的多孔单晶半导体层。
22、根据权利要求21的制造半导体衬底的方法，其中，在步骤d）中为去掉部分所说的非多孔单晶半导体区域而对所说非多孔单晶半导体区域所作的研磨进行到使所说的非多孔单晶半导体区域保留100μm或更厚。
23、根据权利要求21的制造半导体衬底的方法，其中，步骤c）中的粘合是通过对基片与衬底加压实现的。
24、根据权利要求21的制造半导体衬底的方法，其中，在步骤f）中对所多孔单晶半导体层的选择腐蚀是在一种氢氟酸和双氧水的混合溶液中进行的。
25、根据权利要求21的制造半导体衬底的方法，其中，在步骤c）中，氧化所说的非多孔单晶半导体层的表面以形成一表面氧化层，并将表面氧化层与绝缘基片紧密接触。
26、根据权利要求21的制造半导体衬底的方法，其中，所说的绝缘基片是一种透光绝缘基片。
27、根据权利要求21的制造半导体衬底的方法，其中，所说的透光绝缘基片主要由SiO2构成。
28、根据权利要求21的制造半导体衬底的方法，其中，所说的单晶半导体衬底主要由硅构成。
29、一种包括一基片和设置于该基片上的单晶半导体层的半导体衬底，其特征在于：
一个在单晶半导体层中的堆垛层错已扩展的区域不存在于所说的单晶半导体衬底的表面，而存在于靠近与所说基片粘合的表面的单晶半导体层内，以及
一个在堆垛层错生长的起始阶段所产生的小位错区域存在于所说的单晶半导体层的表面。
30、根据权利要求29的半导体衬底，其中，所说的基片是一种透光的绝缘基片。
31、根据权利要求30的半导体衬底，其中，所说的透光绝缘基片主要由SiO2构成。
32、根据权利要求29的半导体衬底，其中，所说的单晶半导体层主要由硅构成。
33、根据权利要求29的半导体衬底，其中，所说的衬底是包括一单晶硅衬底的半导体衬底。
CN94113486A 1993-12-28 1994-12-28 半导体衬底及其制造方法 Expired - Fee Related CN1036813C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33749493 1993-12-28
JP337494/93 1993-12-28

Publications (2)

Publication Number Publication Date
CN1109636A true CN1109636A (zh) 1995-10-04
CN1036813C CN1036813C (zh) 1997-12-24

Family

ID=18309184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94113486A Expired - Fee Related CN1036813C (zh) 1993-12-28 1994-12-28 半导体衬底及其制造方法

Country Status (8)

Country Link
US (2) US5695557A (zh)
EP (1) EP0663688B1 (zh)
KR (1) KR0145786B1 (zh)
CN (1) CN1036813C (zh)
AT (1) ATE242547T1 (zh)
CA (1) CA2139187C (zh)
DE (1) DE69432784T2 (zh)
TW (1) TW330313B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546105A (zh) * 2017-06-14 2018-01-05 新华三技术有限公司 器件表面处理方法及系统
CN107611015A (zh) * 2017-09-12 2018-01-19 中国电子科技集团公司第四十六研究所 一种高亮度酸腐蚀硅片的制备方法

Families Citing this family (248)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
CN1076861C (zh) * 1995-07-21 2001-12-26 佳能株式会社 半导体衬底及其制造方法
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板
EP0840381A3 (en) * 1996-10-31 1999-08-04 Sony Corporation Thin-film semiconductor device and its manufacturing method and apparatus and thin-film semiconductor solar cell module and its manufacturing method
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
ATE261612T1 (de) * 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
SG71094A1 (en) * 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US5981400A (en) * 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
JP3291457B2 (ja) * 1997-10-13 2002-06-10 三洋電機株式会社 半導体装置の製造方法及び液晶表示装置の製造方法
JP3218564B2 (ja) 1998-01-14 2001-10-15 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
FR2774511B1 (fr) * 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
US6120660A (en) * 1998-02-11 2000-09-19 Silicon Genesis Corporation Removable liner design for plasma immersion ion implantation
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
CN1249531A (zh) * 1998-09-04 2000-04-05 佳能株式会社 半导体衬底的制造工艺
JP2000164905A (ja) 1998-09-22 2000-06-16 Canon Inc 光電変換装置の製造方法とその製造装置
US6410436B2 (en) * 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6653209B1 (en) * 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6790785B1 (en) * 2000-09-15 2004-09-14 The Board Of Trustees Of The University Of Illinois Metal-assisted chemical etch porous silicon formation method
WO2002103752A2 (en) * 2000-11-27 2002-12-27 The Board Of Trustees Of The University Of Illinois Metal-assisted chemical etch to produce porous group iii-v materials
JP2002270614A (ja) * 2001-03-12 2002-09-20 Canon Inc Ｓｏｉ基体、その熱処理方法、それを有する半導体装置およびその製造方法
US6743722B2 (en) 2002-01-29 2004-06-01 Strasbaugh Method of spin etching wafers with an alkali solution
US7799675B2 (en) * 2003-06-24 2010-09-21 Sang-Yun Lee Bonded semiconductor structure and method of fabricating the same
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
US7863748B2 (en) * 2003-06-24 2011-01-04 Oh Choonsik Semiconductor circuit and method of fabricating the same
US7632738B2 (en) * 2003-06-24 2009-12-15 Sang-Yun Lee Wafer bonding method
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
US7867822B2 (en) 2003-06-24 2011-01-11 Sang-Yun Lee Semiconductor memory device
US8471263B2 (en) * 2003-06-24 2013-06-25 Sang-Yun Lee Information storage system which includes a bonded semiconductor structure
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
DE10355728B4 (de) * 2003-11-28 2006-04-13 X-Fab Semiconductor Foundries Ag Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung
US8455978B2 (en) 2010-05-27 2013-06-04 Sang-Yun Lee Semiconductor circuit structure and method of making the same
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
JP5700617B2 (ja) 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
WO2010021623A1 (en) * 2008-08-21 2010-02-25 Midwest Research Institute Epitaxial growth of silicon for layer transfer
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
JP5926887B2 (ja) * 2010-02-03 2016-05-25 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8723335B2 (en) 2010-05-20 2014-05-13 Sang-Yun Lee Semiconductor circuit structure and method of forming the same using a capping layer
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
CN103180983B (zh) 2010-10-22 2016-01-13 加州理工学院 用于低热导率和热电能量转换的材料的纳米网声子结构
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US20130019918A1 (en) 2011-07-18 2013-01-24 The Regents Of The University Of Michigan Thermoelectric devices, systems and methods
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9595653B2 (en) 2011-10-20 2017-03-14 California Institute Of Technology Phononic structures and related devices and methods
US10205080B2 (en) 2012-01-17 2019-02-12 Matrix Industries, Inc. Systems and methods for forming thermoelectric devices
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
KR20150086466A (ko) 2012-08-17 2015-07-28 실리시움 에너지, 인크. 열전 디바이스 형성 시스템 및 형성 방법
WO2014070795A1 (en) 2012-10-31 2014-05-08 Silicium Energy, Inc. Methods for forming thermoelectric elements
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
JP6611727B2 (ja) 2014-03-25 2019-11-27 マトリックス インダストリーズ，インコーポレイテッド 熱電デバイス及びシステム
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
JP2019523391A (ja) 2016-05-03 2019-08-22 マトリックス インダストリーズ，インコーポレイテッド 熱電デバイス及びシステム
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
USD819627S1 (en) 2016-11-11 2018-06-05 Matrix Industries, Inc. Thermoelectric smartwatch
WO2018150886A1 (ja) * 2017-02-17 2018-08-23 株式会社村田製作所 固体電解コンデンサ及びその製造方法
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
KR102250895B1 (ko) * 2019-12-23 2021-05-12 주식회사 현대케피코 반도체 소자의 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5190613A (en) * 1988-10-02 1993-03-02 Canon Kabushiki Kaisha Method for forming crystals
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
JPH03215391A (ja) * 1989-06-26 1991-09-20 Canon Inc 結晶の成長方法
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
US5750000A (en) * 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
KR950014609B1 (ko) * 1990-08-03 1995-12-11 캐논 가부시끼가이샤 반도체부재 및 반도체부재의 제조방법
US5403751A (en) * 1990-11-29 1995-04-04 Canon Kabushiki Kaisha Process for producing a thin silicon solar cell
US5403771A (en) * 1990-12-26 1995-04-04 Canon Kabushiki Kaisha Process for producing a solar cell by means of epitaxial growth process
SG93197A1 (en) * 1991-02-15 2002-12-17 Canon Kk Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
JP2812405B2 (ja) * 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
TW211621B (zh) * 1991-07-31 1993-08-21 Canon Kk
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
JP3261685B2 (ja) * 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
DE69331816T2 (de) * 1992-01-31 2002-08-29 Canon Kk Verfahren zur Herstellung eines Halbleitersubstrats
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
TW330313B (en) * 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107546105A (zh) * 2017-06-14 2018-01-05 新华三技术有限公司 器件表面处理方法及系统
CN107546105B (zh) * 2017-06-14 2021-01-01 新华三技术有限公司 器件表面处理方法及系统
CN107611015A (zh) * 2017-09-12 2018-01-19 中国电子科技集团公司第四十六研究所 一种高亮度酸腐蚀硅片的制备方法

Also Published As

Publication number Publication date
DE69432784D1 (de) 2003-07-10
EP0663688A3 (en) 1995-11-29
CA2139187A1 (en) 1995-06-29
DE69432784T2 (de) 2004-05-19
CN1036813C (zh) 1997-12-24
US5980633A (en) 1999-11-09
KR0145786B1 (ko) 1998-11-02
CA2139187C (en) 2000-05-16
ATE242547T1 (de) 2003-06-15
TW330313B (en) 1998-04-21
EP0663688A2 (en) 1995-07-19
US5695557A (en) 1997-12-09
EP0663688B1 (en) 2003-06-04

Similar Documents

Publication Publication Date Title
CN1036813C (zh) 半导体衬底及其制造方法
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1076862C (zh) 绝缘体上的硅(soi)衬底的制造工艺
CN1239754C (zh) 阳极化处理设备
CN1155065C (zh) 半导体衬底的制造方法
CN1136604C (zh) 制造半导体基底部件的方法
CN1058354C (zh) 半导体部件的制造方法
CN1187792C (zh) 清洗多孔体的方法
CN1639869A (zh) 粘合基片及其制造方法、以及其中使用的晶片外周加压用夹具类
CN1082720C (zh) 半导体基片及其制造方法
CN1319252A (zh) 半导体衬底及其制造方法、和使用它的半导体器件及其制造方法
CN1666319A (zh) Ⅲ族氮化物半导体衬底及其生产工艺
CN1249531A (zh) 半导体衬底的制造工艺
CN1723273A (zh) 清洗剂组合物、半导体晶片的清洗和制造方法、以及半导体晶片
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1528009A (zh) 可拆除基片或可拆除结构及其生产方法
CN1169025A (zh) 半导体衬底的制造方法
CN1612290A (zh) 半导体用氮化物衬底的制备方法及氮化物半导体衬底
CN1950938A (zh) 智能剥离分开后的热处理
CN1378238A (zh) 生长GaN晶体基片的方法和GaN晶体基片
CN1914709A (zh) 由选自半导体材料的材料层形成的多层晶片的表面处理
JP5245380B2 (ja) Ｓｏｉウェーハの製造方法
CN1826434A (zh) 制造外延生长层的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee