CN110349843A - 薄膜晶体管及其制备方法、生物识别器件、显示装置 - Google Patents

薄膜晶体管及其制备方法、生物识别器件、显示装置 Download PDF

Info

Publication number
CN110349843A
CN110349843A CN201910684062.1A CN201910684062A CN110349843A CN 110349843 A CN110349843 A CN 110349843A CN 201910684062 A CN201910684062 A CN 201910684062A CN 110349843 A CN110349843 A CN 110349843A
Authority
CN
China
Prior art keywords
monocrystalline silicon
substrate
thin film
tft
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910684062.1A
Other languages
English (en)
Other versions
CN110349843B (zh
Inventor
张珊
曲连杰
齐永莲
赵合彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910684062.1A priority Critical patent/CN110349843B/zh
Publication of CN110349843A publication Critical patent/CN110349843A/zh
Priority to PCT/CN2020/104464 priority patent/WO2021018037A1/zh
Priority to US17/278,855 priority patent/US11830763B2/en
Application granted granted Critical
Publication of CN110349843B publication Critical patent/CN110349843B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本申请提供了一种薄膜晶体管及其制备方法、生物识别器件、阵列基板、显示装置，应用于显示技术领域，以降低在诸如玻璃等非单晶硅材料的衬底基板上制备单晶硅薄膜晶体管的工艺难度。该制备方法包括：提供单晶硅片，单晶硅片包括相对的第一表面和第二表面；在单晶硅片的第一表面与第二表面之间内形成气泡层，气泡层与第二表面之间形成具有目标厚度的单晶硅薄膜；提供基板，通过使单晶硅片在气泡层处断裂，将单晶硅薄膜转移至基板上；图案化转移至基板上的单晶硅薄膜，形成薄膜晶体管的有源层。上述制备方法应用于薄膜晶体管的制备中。

Description

薄膜晶体管及其制备方法、生物识别器件、显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种薄膜晶体管及其制备方法、生物识别器件、阵列基板、显示装置。
背景技术
根据薄膜晶体管(Thin Film Transistor，TFT)有源层的形成材料的不同，薄膜晶体管可分为非晶硅(a-Si：H)、低温多晶硅(Low Temperature Poly-Silicon，LTPS)、高温多晶硅(High Temperature Poly-Silicon，HTPS)、金属氧化物、单晶硅等多种类型。其中，单晶硅的载流子迁移率较高，以单晶硅材料作为有源层的薄膜晶体管的电性能较好。然而，目前在诸如玻璃等非单晶硅材料的衬底基板上制备单晶硅薄膜晶体管比较困难。
发明内容
本申请提供一种薄膜晶体管的制备方法、薄膜晶体管、生物识别器件、阵列基板及显示装置，以降低在诸如玻璃等非单晶硅材料的衬底基板上制备单晶硅薄膜晶体管的工艺难度。
为达到上述目的，本申请采用如下技术方案：
本申请的第一方面提供了一种薄膜晶体管的制备方法，包括：提供单晶硅片，单晶硅片包括相对的第一表面和第二表面；在单晶硅片的第一表面与第二表面之间内形成气泡层，气泡层与第二表面之间形成具有目标厚度的单晶硅薄膜；提供基板，通过使单晶硅片在气泡层处断裂，将单晶硅薄膜转移至基板上；图案化转移至基板上的单晶硅薄膜，形成薄膜晶体管的有源层。
本申请提供的薄膜晶体管的制备方法中，在单晶硅片内形成气泡层，通过使单晶硅片在气泡层处断裂，将单晶硅薄膜转移到基板上，从而在基板上得到具有目标厚度的单晶硅薄膜，而后将单晶硅薄膜形成薄膜晶体管的有源层。上述转移单晶硅薄膜的方法无需在单晶硅片上直接生长单晶硅薄膜所需要的高温高真空等严格的工艺条件，使得上述方法仅需要较宽松的工艺条件即可实施，从而使得上述方法能够适用于在诸如玻璃的非单晶硅材料的衬底基板上制备单晶硅有源层的情形，从而降低了在诸如玻璃等非单晶硅材料的衬底基板上制备单晶硅薄膜晶体管的工艺难度。
在一些实施例中，在单晶硅片的第一表面与第二表面之间内形成气泡层，气泡层与第二表面之间形成具有目标厚度的单晶硅薄膜的步骤，包括：采用离子注入工艺，将气体离子由单晶硅片的第一表面或者第二表面注入至单晶硅片内，离子注入的深度在设定深度范围内，以在单晶硅片的第一表面与第二表面之间形成气泡层，气泡层与第二表面之间形成具有目标厚度的单晶硅薄膜。
在一些实施例中，提供基板，通过使单晶硅片在气泡层处断裂，将单晶硅薄膜转移至基板上的步骤，包括：提供临时承载衬底，将单晶硅片的第二表面与临时承载衬底的表面进行临时键合；对临时键合后的单晶硅片和临时承载衬底进行热处理，使单晶硅片在气泡层处断裂，剥离单晶硅片的第一表面与气泡层之间的部分，使单晶硅薄膜保留在临时承载衬底的表面上；提供基板，将单晶硅薄膜背向临时承载衬底的表面与基板的表面结合；对单晶硅薄膜和临时承载衬底进行解键合，去除临时承载衬底。
在一些实施例中，在将单晶硅薄膜背向临时承载衬底的表面与基板的表面结合的步骤之前，还包括：对单晶硅薄膜背向临时承载衬底的一侧表面进行抛光。
在一些实施例中，在将单晶硅薄膜背向临时承载衬底的表面与基板的表面结合之前，还包括：在所提供的基板的待结合单晶硅薄膜的表面上形成键合胶层。
在一些实施例中，提供基板，通过使单晶硅片在气泡层处断裂，将单晶硅薄膜转移至基板上的步骤，包括：提供基板，将单晶硅片的第二表面与基板的表面结合；对结合后的单晶硅片和基板进行热处理，使单晶硅片在气泡层处断裂，剥离单晶硅片的第一表面与气泡层之间的部分，使单晶硅薄膜保留在基板的表面上。
在一些实施例中，制备方法还包括：对保留在基板的表面上的单晶硅薄膜背向所述基板的一侧表面进行抛光。
在一些实施例中，在将单晶硅片的第二表面与基板的表面结合的步骤之前，还包括：在所提供的基板的待结合单晶硅片的第二表面的表面上形成键合胶层。
在一些实施例中，在提供基板的步骤之前，还包括制备基板的步骤，该步骤包括：在衬底基板的表面上形成栅极层；在栅极层背向衬底基板的一侧形成栅极绝缘层。
在一些实施例中，在提供基板的步骤之前，还包括制备基板的步骤，该步骤包括：在衬底基板的表面上形成阻挡层。
本申请的第二方面提供了一种薄膜晶体管，其特征在于，薄膜晶体管包括：衬底基板，衬底基板为非单晶硅材料的基板；设置于衬底基板上的有源层，有源层为单晶硅层。
本申请所提供的薄膜晶体管的衬底基板为非单晶硅材料的基板，因此上述单晶硅薄膜晶体管可以应用在手机、电脑等以诸如玻璃的非单晶硅材料为衬底基板的显示产品中，由于单晶硅薄膜晶体管的载流子迁移率较高、响应速度快，因此上述显示产品中薄膜晶体管的尺寸得以减小，这样有利于提高上述显示产品的分辨率。
另一方面，上述单晶硅薄膜晶体管还可以设置于手机等显示产品中的指纹识别、压力识别等模组中，由于单晶硅薄膜晶体管的载流子迁移率较高、响应速度快，因此能够提高上述模组的响应速度和灵敏度。
在一些实施例中，衬底基板为玻璃基板或树脂基板。
在一些实施例中，有源层的厚度为1μm～10μm。
本申请的第三方面提供了一种生物识别器件包括多个生物识别传感器，每个生物识别传感器包括至少一个如第二方面所述的薄膜晶体管。
本申请所提供的生物识别器件中每个生物识别传感器包括至少一个如本申请第二方面所提供的薄膜晶体管，由于单晶硅薄膜晶体管的载流子迁移率较高，响应速度快，因此可以提高生物识别传感器的信号转换和传递速度，进而提高生物识别器件的响应速度和灵敏度。
本申请的第四方面提供了一种显示装置，显示装置包括至少一个如第三方面所述的生物识别器件。
上述显示装置所实现的有益效果与生物识别器件的有益效果相同，此处不再赘述。
本申请的第五方面提供了一种阵列基板，包括多个如第三方面所述的薄膜晶体管。
本申请所提供的阵列基板包括多个如第三方面所述的薄膜晶体管，由于单晶硅薄膜晶体管的载流子迁移率较高，响应速度快，并且单晶硅薄膜晶体管的尺寸得以减小，这样有利于阵列基板的高密度化和集成化，提高阵列基板的工作性能。
本申请的第六方面提供了一种显示装置，包括如第五方面所述的阵列基板。
上述显示装置所实现的有益效果与阵列基板的有益效果相同，此处不再赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本申请的一些实施例所提供的薄膜晶体管的制备方法的第一种流程图；
图2A～图2J为本申请的一些实施例所提供的薄膜晶体管的制备方法的第一种步骤示意图；
图3A～图3G为本申请的一些实施例所提供的薄膜晶体管的制备方法的第二种步骤示意图；
图4A为本申请的一些实施例所提供的薄膜晶体管的制备方法中离子注入工艺的第一种示意图；
图4B为本申请的一些实施例所提供的薄膜晶体管的制备方法中离子注入工艺的第二种示意图；
图5为本申请的一些实施例所提供的薄膜晶体管的制备方法的第二种流程图；
图6为本申请的一些实施例所提供的薄膜晶体管的制备方法的第三种流程图；
图7为本申请的一些实施例所提供的薄膜晶体管的制备方法的第四种流程图；
图8为本申请的一些实施例所提供的薄膜晶体管的制备方法的第五种流程图；
图9为本申请的一些实施例所提供的薄膜晶体管的第一种示意图；
图10为本申请的一些实施例所提供的薄膜晶体管的第二种示意图；
图11为本申请的一些实施例所提供的生物识别器件的示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员所获得的所有其它实施例，均属于本申请保护的范围。
薄膜晶体管是显示装置的重要组成部件之一。目前，薄膜晶体管的有源层的材料主要包括低温多晶硅，金属氧化物，单晶硅等，其中，低温多晶硅的载流子迁移率可以达到约100cm2/Vs，金属氧化物的载流子迁移率达到10cm2/Vs～50cm2/Vs，而单晶硅的载流子迁移率可以达到1000cm2/Vs以上，可见由于单晶硅的载流子迁移率极高，采用单晶硅材料作为薄膜晶体管的有源层，可以大幅提升薄膜晶体管的性能。
在相关技术中，诸如手机、电脑等显示产品一般采用玻璃基板作为薄膜晶体管的衬底基板，而在玻璃等非单晶硅材料的衬底基板上制备薄膜晶体管还存在很多困难。目前单晶硅薄膜的制备方法一般采用外延生长薄膜技术，所采用的衬底基板通常为单晶硅材料的衬底基板，由于单晶硅薄膜的制备对衬底基板的选择、温度的控制、薄膜形成速率以及薄膜形成的真空度都有较高的要求，工艺条件较为严格，使得制备单晶硅薄膜难度较大。而由于在玻璃等非单晶硅材料的衬底基板制备单晶硅薄膜很难满足上述严格的工艺条件，例如衬底基板的种类不恰当，温度不好控制等，使得在玻璃等非单晶硅材料的衬底基板上制备单晶硅薄膜的难度进一步增大，因此很难制备得到以玻璃等非单晶硅材料的基板作为衬底基板，以单晶硅材料作为有源层的薄膜晶体管。
本申请的一些实施例提供了一种薄膜晶体管的制备方法，如图1所示，该制备方法包括：
S1、如图2A所示，提供单晶硅片1，单晶硅片1包括相对的第一表面1a和第二表面1b。
S2、如图2B所示，在单晶硅片1的第一表面1a与第二表面1b之间内形成气泡层A，气泡层A与第二表面1b之间形成具有目标厚度的单晶硅薄膜11。
在一些实施例中，单晶硅片1的第一表面1a与第二表面1b之间内所形成的气泡层A由多个空洞组成，多个空洞内充满气体，气泡层A将单晶硅片1分为两部分，一部分为气泡层A与第一表面1a之间的单晶硅主体12，另一部分为气泡层A与第二表面1b之间的单晶硅薄膜11。
需要说明的是，目标厚度为所要形成在基板3上的单晶硅薄膜11的厚度，也就是所要制备得到的薄膜晶体管的有源层11a的厚度。
在一些实施例中，单晶硅主体12的厚度大于单晶硅薄膜11的厚度，在薄膜晶体管的后续制备步骤中，需要通过剥离单晶硅主体12，使得单晶硅主体12与单晶硅薄膜11分离，因此单晶硅主体12需要具有一定的厚度，以具有足够的机械强度，保证剥离的顺利进行。
S3、如图2C～图2I所示，提供基板3，通过使单晶硅片1在气泡层A处断裂，将单晶硅薄膜11转移至基板3上。
在上述步骤中，单晶硅片1在气泡层A处断裂后，得到独立的单晶硅主体12，若该独立的单晶硅主体12的厚度满足设定要求，则该独立的单晶硅主体12还可以继续使用，在下一次薄膜晶体管的制备中用作待形成气泡层的单晶硅片。这样，可以重复利用单晶硅片，节约成本。此处，所提及的“设定要求”是指，在该独立的单晶硅主体12用作下一次薄膜晶体管的制备中所需要的单晶硅片的情形下，该独立的单晶硅主体12具有足以保证单晶硅薄膜剥离的机械强度时，所需要的厚度。
S4、如图2J所示，图案化转移至基板3上的单晶硅薄膜11，形成薄膜晶体管的有源层11a。
在一些实施例中，转移至基板3上的单晶硅薄膜11为覆盖在基板3上的整层单晶硅薄膜11，将该整层单晶硅薄膜11进行图案化，得到多个薄膜晶体管的有源层11a，这样可以提高薄膜晶体管的制备效率，实现大批量快速生产。
在一些实施例中，基板3所包括的衬底基板可以为单晶硅材料的基板，也可以为非单晶硅材料的基板，在衬底基板为非单晶硅材料的基板时，所制备的薄膜晶体管可以应用在以非单晶硅材料为衬底基底的显示产品及功能模组中，在衬底基板为单晶硅材料的基板时，上述制备方法同样适用。
本申请提供的薄膜晶体管的制备方法中，通过在单晶硅片内形成气泡层，通过使单晶硅片在气泡层处断裂，将单晶硅薄膜转移到基板上，从而在基板上得到具有目标厚度的单晶硅薄膜，而后将单晶硅薄膜形成薄膜晶体管的有源层。上述转移单晶硅薄膜的方法无需在单晶硅片上直接生长单晶硅薄膜所需要的高温高真空等严格的工艺条件，使得上述方法仅需要较宽松的工艺条件即可实施，例如对衬底基板的材料选择、温度以及真空度的要求得以降低，从而使得上述方法能够适用于在诸如玻璃的非单晶硅材料的衬底基板上制备单晶硅有源层的情形，从而降低了在诸如玻璃等非单晶硅材料的衬底基板上制备单晶硅薄膜晶体管的工艺难度。
并且，由于降低了在非单晶硅材料的衬底基板上制备单晶硅薄膜晶体管的工艺难度，因此本申请所提供的制备方法能够提高单晶硅薄膜晶体管的制备效率，从而实现基于非单晶硅材料的衬底基板的单晶硅薄膜晶体管的大批量快速生产。
在此基础上，一方面，手机、电脑等显示产品一般以诸如玻璃的非单晶硅材料为衬底基板，上述单晶硅薄膜晶体管的制备方法可以应用在这些显示产品的薄膜晶体管的制备中，由于单晶硅薄膜晶体管的载流子迁移率较高、响应速度快，在单晶硅薄膜晶体管的作用下，显示产品的工作性能得以提高。
另一方面，采用上述单晶硅薄膜晶体管的制备方法所制备得到的薄膜晶体管还可以设置于手机等显示产品中的指纹识别、压力识别等模组中，由于单晶硅薄膜晶体管的载流子迁移率较高、响应速度快，因此能够提高上述模组的响应速度和灵敏度。
此外，上述制备方法所得到的薄膜晶体管的有源层11a的材料为单晶硅，由于单晶硅的载流子迁移率极高，有利于载流子传输，因此所制备得到的单晶硅薄膜晶体管的响应速度快，性能得以提升，在满足相同的响应速度的基础上，相比多晶硅薄膜晶体管或者非晶硅薄膜晶体管，单晶硅薄膜晶体管的有源层的宽长比可以做的更小，从而单晶硅薄膜晶体管的尺寸得以减小。且由于上述方法制备中，可以通过控制气泡层的位置，控制单晶硅薄膜的目标厚度，使得单晶硅薄膜11的厚度可以做到很薄，薄膜晶体管的有源层11a的厚度得以减小，从而薄膜晶体管的体积减小。这样，上述制备方法所得到的薄膜晶体管的体积减小，满足对薄膜晶体管的微小化需求，进而提高了设置有该薄膜晶体管器件的产品的发光亮度和分辨率。
在一些实施例中，如图4A和图4B所示，在单晶硅片1的第一表面1a与第二表面1b之间内形成气泡层A，气泡层A与第一表面1a之间形成具有目标厚度的单晶硅薄膜11的S2，包括：
采用离子注入工艺，将气体离子由单晶硅片1的第一表面1a或者第二表面1b注入至单晶硅片1内，离子注入的深度在设定深度范围内，以在单晶硅片1的第一表面1a与第二表面1b之间形成气泡层A，气泡层A与第二表面1b之间形成具有目标厚度的单晶硅薄膜11。
在上述实施例中，采用离子注入工艺，将一定能量的气体离子注入单晶硅片1内，气体离子与单晶硅片1中的硅原子发生一系列的物理和化学的相互作用，注入的气体离子逐渐损失能量，最后停留在单晶硅片1中，气体离子在单晶硅片1中形成气体，使得在单晶硅片1中形成气泡层A。
示例性的，气体离子为氢离子、氦离子等，以氢离子为例，将氢离子由单晶硅片1的第一表面1a或者第二表面1b注入至单晶硅片1中，当氢离子进入单晶硅片1中，氢离子会打破硅硅键，在硅中形成点缺陷，并有硅氢键形成，进而这些点缺陷形成多重空洞，在空洞内有氢气产生，将空洞填充，从而形成气泡层A。
由于离子注入的深度与注入能量有关，因此根据所要形成的单晶硅薄膜11的目标厚度，得到对应的离子注入深度，进而将相应能量的气体离子注入后，气体离子注入的深度在设定深度范围内，使得气体离子停留在单晶硅片1中，在单晶硅片1的第一表面1a与第二表面1b之间的特定位置形成一层气泡层A，这样所得到的单晶硅薄膜11的厚度即为目标厚度。
在一些实施例中，如图4A所示，气体离子由单晶硅片1的第一表面1a注入至单晶硅片1内，离子注入深度较深，注入能量较高，最终形成气泡层A。如图4B所示，气体离子由单晶硅片1的第二表面1b注入至单晶硅片1内，离子注入深度较浅，注入能量较低，最终形成气泡层A。由于单晶硅薄膜11的厚度为目标厚度，因此无论从单晶硅片1的第一表面1a还是第二表面1b注入，所形成的气泡层A的位置一致。
采用上述方法，通过在单晶硅片1中注入气体离子，形成气泡层A，可以通过控制离子注入的能量，控制离子注入的深度，进而控制所形成的气泡层A的位置，以在后续制备步骤中得到具有目标厚度的单晶硅薄膜11，制备精度较高。
在一些实施例中，如图5所示，提供基板3，通过使单晶硅片1在气泡层A处断裂，将单晶硅薄膜11转移至基板3上的S3，包括：
S31、如图2C和图2D所示，提供临时承载衬底2，将单晶硅片1的第二表面1b与临时承载衬底2的表面进行临时键合。
在上述步骤中，临时承载衬底2起到临时承载单晶硅薄膜11的作用，在将单晶硅薄膜11转移至基板3上后，临时承载衬底2就被去除，因此对临时承载衬底2的材料没有特殊要求，示例性地，临时承载衬底2为单晶硅衬底，或者为表面形成有氧化层的单晶硅衬底。
S32、如图2E所示，对临时键合后的单晶硅片1和临时承载衬底2进行热处理，使单晶硅片1在气泡层A处断裂，剥离单晶硅片1的第一表面1a与气泡层A之间的部分，使单晶硅薄膜11保留在临时承载衬底2的表面上。
在上述步骤中，对临时键合后的单晶硅片1和临时承载衬底2进行热处理，示例性地，热处理的温度为400℃～600℃，在此过程中，单晶硅片1内气泡层A的多个空洞内的气体受热膨胀，空洞内的压强随温度的升高而增大，在气体膨胀产生足够的压力时，单晶硅片1在气泡层A处断裂，使得单晶硅片1的单晶硅主体12与单晶硅薄膜11分离。进而将单晶硅片1的第一表面1a与气泡层A之间的部分剥离，也就是单晶硅主体12去除，得到保留在临时承载衬底2的表面上的单晶硅薄膜11。
S33、如图2F和图2G所示，提供基板3，将单晶硅薄膜11背向临时承载衬底2的表面与基板3的表面结合。
S34、如图2H和图2I所示，对单晶硅薄膜11和临时承载衬底2进行解键合，去除临时承载衬底2。
上述实施例提供了将单晶硅薄膜11转移至基板3上的一种方式，由于临时承载衬底2起到了临时承载单晶硅薄膜11的作用，通过先在临时承载衬底2上得到单晶硅薄膜11，再将保留在临时承载衬底2上的单晶硅薄膜11结合到基板3上，最后去除临时承载衬底2，在对单晶硅片1和临时承载衬底2进行热处理，使单晶硅片1在气泡层A处断裂，以及剥离单晶硅主体12的过程中，均没有直接对基板3进行操作，基板3不会受到诸如温度升高、单晶硅片1断裂以及剥离时对其产生反作用力等不良影响，在基板3上得到单晶硅薄膜11的同时，保证了基板3的完整性。
基于上述转移单晶硅薄膜11的方法，在一些实施例中，请再次参见图5，在将单晶硅薄膜11背向临时承载衬底2的表面与基板3的表面结合的S33之前，还包括：S321、对单晶硅薄膜11背向临时承载衬底2的一侧表面进行抛光。
由于单晶硅薄膜11是通过单晶硅片1在气泡层A处断裂，并将单晶硅主体12剥离所得到的，因此单晶硅薄膜11背向临时承载衬底2的一侧表面的粗糙度较高，光滑性较低，对单晶硅薄膜11进行抛光，可以使单晶硅薄膜11的表面更加平整，降低表面粗糙度，在将单晶硅薄膜11背向临时承载衬底2的表面与基板3的表面结合时，提高结合的牢固性。
示例性的，对单晶硅薄膜11背向临时承载衬底2的一侧表面进行抛光的方法包括等离子刻蚀，化学腐蚀，化学机械平坦化等方式。
在一些实施例中，在将单晶硅薄膜11背向临时承载衬底2的表面与基板3的表面结合之前，还包括：在所提供的基板3的待结合单晶硅薄膜11的表面上形成键合胶层。示例性地，键合胶层的材料为聚酰亚胺。
通过键合胶层，可以使单晶硅薄膜11背向临时承载衬底2的表面与基板3的表面结合的更加稳固，在一些实施例中，基板3包括多个膜层，例如栅极绝缘层等膜层，通过键合胶层，可以避免由于栅极绝缘层的存在而使得单晶硅薄膜11与基板3结合不稳固的问题。
在一些实施例中，如图6所示，提供基板3，使单晶硅片1在气泡层A处断裂，将单晶硅薄膜11转移至基板3上的S3，包括：
S31’、如图3C和图3D所示，提供基板3，将单晶硅片1的第二表面1b与基板3的表面结合；
S32’、如图3E和图3F所示，对结合后的单晶硅片1和基板3进行热处理，使单晶硅片1在气泡层A处断裂，剥离单晶硅片1的第一表面1a与气泡层A之间的部分，使单晶硅薄膜11保留在基板3的表面上。
在上述步骤中，对结合后的单晶硅片1和基板3进行热处理，示例性地，热处理的温度为400℃～600℃，在此过程中，单晶硅片1内微气泡层A的多个空洞内的气体受热膨胀，空洞内的压强随温度的升高而增大，在气体膨胀产生足够的压力时，单晶硅片1在气泡层A处断裂，使得单晶硅片1的单晶硅主体12与单晶硅薄膜11分离。进而将单晶硅片1的第一表面1a与气泡层A之间的部分剥离，也就是单晶硅主体12去除，得到保留在基板3的表面上的单晶硅薄膜11。
上述实施例提供了将单晶硅薄膜11转移至基板3上的另一种方式，在上述方法中，通过直接将单晶硅片1与基板3结合，在单晶硅片1从气泡层A处断裂后，即可在基板3上得到单晶硅薄膜11，制备工艺简单，简化了制备步骤，从而制备效率较高。
上述将单晶硅薄膜11转移至基板3上的方式所对应的薄膜晶体管的制备方法的整体步骤示意图可参见图3A～图3G。
基于上述转移单晶硅薄膜11的方法，在一些实施例中，请再次参见图6，制备方法还包括：S33’、对保留在基板3的表面上的单晶硅薄膜11背向基板3的一侧表面进行抛光。
由于单晶硅薄膜11是通过单晶硅片1在气泡层A处断裂，并将单晶硅主体12剥离所得到的，因此单晶硅薄膜11背向基板3的一侧表面的粗糙度较高，光滑性较低，对单晶硅薄膜11进行抛光，可以使单晶硅薄膜11的表面更加平整，降低表面粗糙度，这样在后续步骤中在单晶硅薄膜11背向基板3的表面上制备薄膜晶体管的其他膜层时，保证所形成的膜层与单晶硅薄膜11的表面结合稳固。
示例性的，对单晶硅薄膜11背向基板3的一侧表面进行抛光的方法包括等离子刻蚀，化学腐蚀，化学机械平坦化等方式。
在一些实施例中，在将单晶硅片1的第二表面1b与基板3的表面结合的步骤之前，还包括：在所提供的基板3的待结合单晶硅片1的第二表面1b的表面上形成键合胶层。
通过键合胶层，可以使单晶硅片1的第二表面1b与基板3的表面结合的更加稳固，在一些实施例中，基板3包括多个膜层，例如阻挡层等膜层，通过键合胶层，可以避免由于阻挡层的存在而使得单晶硅薄膜11与基板3结合不稳固的问题。
以上制备方法介绍了在基板3上形成薄膜晶体管的有源层11a的步骤，下面介绍薄膜晶体管的除有源层11a之外的其余膜层的制备。
在一些实施例中，如图7所示，在提供基板3的步骤之前，还包括制备基板3的步骤，该步骤包括：
S1a、在衬底基板31的表面上形成栅极层32。
S1b、在栅极层32背向衬底基板3的一侧形成栅极绝缘层33。
进一步的，请再次参见图7，在形成薄膜晶体管的有源层11a的S4之后，还包括：
S5、在栅极绝缘层33和有源层11a背向衬底基板31的一侧形成源漏电极层4，其中，源极41和漏极42分别位于有源层11a的两侧，与有源层11a相接。
S6、在源漏电极层4背向衬底基板31的一侧形成钝化层5，钝化层5覆盖源漏电极层4和有源层11a。
通过上述步骤，得到了底栅结构的薄膜晶体管，所制备的薄膜晶体管如图9所示。
在一些实施例中，如图8所示，在提供基板3的步骤之前，还包括制备基板3的步骤，该步骤包括：S1c、在衬底基板31的表面上形成阻挡层34。
进一步的，如图8所示，在形成薄膜晶体管的有源层11a的步骤之后，还包括：
S5’、在有源层11a背向衬底基板31的一侧形成源漏电极层4。
S6’、在源漏电极层4和有源层11a背向衬底基板31的一侧形成栅极绝缘层33。
S7’、在栅极绝缘层33背向衬底基板3的一侧形成栅极层32。
通过上述步骤，得到了顶栅结构的薄膜晶体管，所制备的薄膜晶体管如图10所示。
本申请的一些实施例还提供了一种薄膜晶体管100，如图9和图10所示，包括：衬底基板31，衬底基板31为非单晶硅材料的基板；设置于衬底基板31上的有源层11a，有源层11a为单晶硅层。
本申请所提供的薄膜晶体管的衬底基板为非单晶硅材料的基板，因此上述单晶硅薄膜晶体管可以应用在手机、电脑等以诸如玻璃的非单晶硅材料为衬底基板的显示产品中，由于单晶硅薄膜晶体管的载流子迁移率较高、响应速度快，因此上述显示产品中薄膜晶体管的尺寸得以减小，这样有利于提高上述显示产品的分辨率。
另一方面，上述单晶硅薄膜晶体管还可以设置于手机等显示产品中的指纹识别、压力识别等模组中，由于单晶硅薄膜晶体管的载流子迁移率较高、响应速度快，因此能够提高上述模组的响应速度和灵敏度。
在一些实施例中，本申请提供的薄膜晶体管100为底栅结构的薄膜晶体管，如图9所示，底栅结构的薄膜晶体管还包括：设置于衬底基板31与有源层11a之间的栅极32和栅极绝缘层33，设置于有源层11a背向衬底基板31一侧的源漏电极层4，以及设置于源漏电极层4背向衬底基板31一侧的钝化层5。
在另一些实施例中，本申请提供的薄膜晶体管为顶栅结构的薄膜晶体管，如图10所示，顶栅结构的薄膜晶体管还包括：设置于衬底基板31与有源层11a之间的阻挡层34，设置于有源层11a背向衬底基板31一侧的源漏电极层4，设置于源漏电极层4背向衬底基板31一侧的栅极绝缘层33，及设置于栅极绝缘层33背向衬底基板31一侧的栅极32，
在一些实施例中，衬底基板31为玻璃基板或树脂基板。
在一些实施例中，衬底基板31为柔性基板或刚性基板。
在一些实施例中，本申请所提供的薄膜晶体管是通过上述所提供的薄膜晶体管的制备方法得到的，因此可以通过控制气泡层的位置实现对单晶硅薄膜的厚度的控制，进而可以使得薄膜晶体管的有源层的厚度减小，这样可以实现单晶硅薄膜晶体管的微小化。示例性的，有源层11a的厚度为1μm～10μm。
本申请的一些实施例还提供一种生物识别器件，包括多个生物识别传感器，每个生物识别传感器包括至少一个如上所述的薄膜晶体管。
由于本申请实施例所提供的薄膜晶体管的响应速度快，体积小，性能好，因此可以提高生物识别传感器的信号转换和传递速度，进而提高生物识别器件的响应速度和灵敏度。并且生物识别传感器的体积得以减小，满足了生物识别器件的微小化需求，进而使得生物识别器件所应用的产品的体积变小。
在一些实施例中，生物识别器件为可实现屏下指纹识别的器件，如图11所示，生物识别器件200还包括光源201、透明基板202、导光层204和盖板205，多个生物识别传感器203设置于透明基板202的一侧表面上，呈阵列式排布，光源201设置于透明基板202背向多个生物识别传感器203的一侧，导光层204设置于多个生物识别传感器203背向透明基板202的一侧，盖板205设置于导光层204背向透明基板202的一侧。其中，每个生物识别传感器203包括一个薄膜晶体管，还包括一个光电二极管，薄膜晶体管与光电二极管电连接，薄膜晶体管作为开关，控制光电二极管进行工作。
在一些实施例中，上述生物识别器件200应用在手机中，盖板205为手机前盖玻璃，透明基板202为玻璃基板，光源201为手机背光源。
在一些实施例中，生物识别器件所包括的多个生物识别传感器中，每个生物识别传感器203包括一个薄膜晶体管，多个薄膜晶体管的衬底基板为同一块衬底基板，即为以上所提到的透明基板202。
当用户的手指按压在盖板205上时，光源201发出的光线穿过透明基板202、导光层204和盖板205照射到手指上，进而被反射，一部分反射的光线被多个生物识别传感器203感应，由于指纹谷脊与光源之间的距离不同，多个生物识别传感器203捕捉到反射的光线的时间不同，且指纹谷脊反射光线的角度也不同，因此通过多个生物识别传感器203感应被反射的光线，将光信号转化为电信号，得到指纹谷脊间的差异，可以实现指纹的识别。由于生物识别传感器203的薄膜晶体管的响应速度较快，因此上述生物识别器件200对于指纹的识别速度提升，灵敏度提高。
在一些实施例中，上述生物识别器件还可以为可实现虹膜识别的器件、可实现人脸识别的器件、光学式指纹识别器件，超声波式指纹识别器件和电容式指纹识别器件等，本申请对此并不设限。
本申请还提供了一种显示装置，该显示装置包括至少一个如上所述的生物识别器件。
示例性的，上述显示装置为micro LED(micro Light-Emitting Diode，微型有机发光二极管)显示装置、OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置、柔性显示装置、液晶显示装置等。
另外，本申请所提供的显示装置还可以为液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
上述显示装置的分辨率较高，响应速度较快，能耗低，性能较好。
本申请的一些实施例还提供了一种阵列基板，包括多个如上所述的薄膜晶体管。
本申请所提供的阵列基板包括多个如上所述的薄膜晶体管，由于单晶硅薄膜晶体管的载流子迁移率较高，响应速度快，并且单晶硅薄膜晶体管的尺寸较小，这样有利于阵列基板的高密度化和集成化，提高阵列基板的工作性能。
本申请的一些实施例还提供了一种显示装置，包括如上所述的阵列基板。上述显示装置能实现高分辨率显示，显示效果较好。
示例性的，上述显示装置为micro LED(micro Light-Emitting Diode，微型有机发光二极管)显示装置、OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置、柔性显示装置、液晶显示装置等。
另外，本申请所提供的显示装置还可以为液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种薄膜晶体管的制备方法，其特征在于，包括：
提供单晶硅片，所述单晶硅片包括相对的第一表面和第二表面；
在所述单晶硅片的第一表面与第二表面之间内形成气泡层，所述气泡层与所述第二表面之间形成具有目标厚度的单晶硅薄膜；
提供基板，通过使所述单晶硅片在所述气泡层处断裂，将所述单晶硅薄膜转移至所述基板上；
图案化转移至所述基板上的单晶硅薄膜，形成薄膜晶体管的有源层。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述在所述单晶硅片的第一表面与第二表面之间内形成气泡层，所述气泡层与所述第二表面之间形成具有目标厚度的单晶硅薄膜的步骤，包括：
采用离子注入工艺，将气体离子由所述单晶硅片的第一表面或者第二表面注入至所述单晶硅片内，离子注入的深度在设定深度范围内，以在所述单晶硅片的第一表面与第二表面之间形成气泡层，所述气泡层与所述第二表面之间形成具有目标厚度的单晶硅薄膜。
3.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述提供基板，通过使所述单晶硅片在所述气泡层处断裂，将所述单晶硅薄膜转移至所述基板上的步骤，包括：
提供临时承载衬底，将所述单晶硅片的第二表面与所述临时承载衬底的表面进行临时键合；
对临时键合后的所述单晶硅片和所述临时承载衬底进行热处理，使所述单晶硅片在所述气泡层处断裂，剥离所述单晶硅片的第一表面与气泡层之间的部分，使所述单晶硅薄膜保留在所述临时承载衬底的表面上；
提供所述基板，将所述单晶硅薄膜背向所述临时承载衬底的表面与所述基板的表面结合；
对所述单晶硅薄膜和所述临时承载衬底进行解键合，去除所述临时承载衬底。
4.根据权利要求3所述的薄膜晶体管的制备方法，其特征在于，在所述将所述单晶硅薄膜背向所述临时承载衬底的表面与所述基板的表面结合的步骤之前，还包括：
对所述单晶硅薄膜背向所述临时承载衬底的一侧表面进行抛光。
5.根据权利要求3所述的薄膜晶体管的制备方法，其特征在于，在所述将所述单晶硅薄膜背向所述临时承载衬底的表面与所述基板的表面结合之前，还包括：
在所提供的基板的待结合单晶硅薄膜的表面上形成键合胶层。
6.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述提供基板，通过使所述单晶硅片在所述气泡层处断裂，将所述单晶硅薄膜转移至所述基板上的步骤，包括：
提供所述基板，将所述单晶硅片的第二表面与所述基板的表面结合；
对结合后的所述单晶硅片和所述基板进行热处理，使所述单晶硅片在所述气泡层处断裂，剥离所述单晶硅片的第一表面与气泡层之间的部分，使所述单晶硅薄膜保留在所述基板的表面上。
7.根据权利要求6所述的薄膜晶体管的制备方法，其特征在于，所述制备方法还包括：
对保留在所述基板的表面上的单晶硅薄膜背向所述基板的一侧表面进行抛光。
8.根据权利要求6所述的薄膜晶体管的制备方法，其特征在于，在将所述单晶硅片的第二表面与所述基板的表面结合的步骤之前，还包括：
在所提供的基板的待结合单晶硅片的第二表面的表面上形成键合胶层。
9.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在所述提供基板的步骤之前，还包括制备所述基板的步骤，该步骤包括：
在衬底基板的表面上形成栅极层；
在所述栅极层背向所述衬底基板的一侧形成栅极绝缘层。
10.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在所述提供基板的步骤之前，还包括制备所述基板的步骤，该步骤包括：
在衬底基板的表面上形成阻挡层。
11.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
衬底基板，所述衬底基板为非单晶硅材料的基板；
设置于所述衬底基板上的有源层，所述有源层为单晶硅层。
12.根据权利要求11所述的薄膜晶体管，其特征在于，所述衬底基板为玻璃基板或树脂基板。
13.根据权利要求11所述的薄膜晶体管，其特征在于，所述有源层的厚度为1μm～10μm。
14.一种生物识别器件，其特征在于，所述生物识别器件包括至少一个生物识别传感器，每个所述生物识别传感器包括至少一个如权利要求11～13中任一项所述的薄膜晶体管。
15.一种显示装置，其特征在于，所述显示装置包括至少一个如权利要求14所述的生物识别器件。
16.一种阵列基板，其特征在于，所述阵列基板包括多个如权利要求11～13中任一项所述的薄膜晶体管。
17.一种显示装置，其特征在于，所述显示装置包括如权利要求16所述的阵列基板。
CN201910684062.1A 2019-07-26 2019-07-26 薄膜晶体管及其制备方法、生物识别器件、显示装置 Expired - Fee Related CN110349843B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910684062.1A CN110349843B (zh) 2019-07-26 2019-07-26 薄膜晶体管及其制备方法、生物识别器件、显示装置
PCT/CN2020/104464 WO2021018037A1 (zh) 2019-07-26 2020-07-24 薄膜晶体管及其制备方法、生物识别器件、显示装置
US17/278,855 US11830763B2 (en) 2019-07-26 2020-07-24 Methods of manufacturing thin film transistor, biometric device, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910684062.1A CN110349843B (zh) 2019-07-26 2019-07-26 薄膜晶体管及其制备方法、生物识别器件、显示装置

Publications (2)

Publication Number Publication Date
CN110349843A true CN110349843A (zh) 2019-10-18
CN110349843B CN110349843B (zh) 2021-12-21

Family

ID=68180491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910684062.1A Expired - Fee Related CN110349843B (zh) 2019-07-26 2019-07-26 薄膜晶体管及其制备方法、生物识别器件、显示装置

Country Status (3)

Country Link
US (1) US11830763B2 (zh)
CN (1) CN110349843B (zh)
WO (1) WO2021018037A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021018037A1 (zh) * 2019-07-26 2021-02-04 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
CN1672261A (zh) * 2002-07-29 2005-09-21 信越半导体株式会社 Soi晶片的制造方法
CN101728312A (zh) * 2008-10-22 2010-06-09 株式会社半导体能源研究所 Soi衬底及其制造方法
CN101887842A (zh) * 2009-05-14 2010-11-17 株式会社半导体能源研究所 Soi衬底的制造方法及soi衬底
US8058137B1 (en) * 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US20120299143A1 (en) * 2011-05-23 2012-11-29 Alvin Gabriel Stern Thin, very high transmittance, back-illuminated, silicon-on-saphire semiconductor substrates bonded to fused silica
CN103098196A (zh) * 2010-06-22 2013-05-08 法国原子能源和替代能源委员会 用于转移单晶硅薄膜的方法
CN103972148A (zh) * 2014-05-23 2014-08-06 中国科学院上海微系统与信息技术研究所 一种超薄绝缘体上材料的制备方法
CN108231695A (zh) * 2016-12-15 2018-06-29 上海新微技术研发中心有限公司 复合衬底及其制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
US6762470B2 (en) * 2001-11-30 2004-07-13 Stmicroelectronics, Inc. Fingerprint sensor having a portion of the fluorocarbon polymer physical interface layer amorphized
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US20050082526A1 (en) 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
JP5286684B2 (ja) 2007-03-28 2013-09-11 セイコーエプソン株式会社 薄膜層の剥離方法、薄膜デバイスの転写方法
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
US8637383B2 (en) * 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
WO2011131847A1 (fr) 2010-04-21 2011-10-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de transfert d'au moins une couche micro-technologique
JP5917036B2 (ja) * 2010-08-05 2016-05-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8476146B2 (en) * 2010-12-03 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing wafer distortion through a low CTE layer
JP5977947B2 (ja) * 2011-01-14 2016-08-24 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6454606B2 (ja) 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
CN109786392A (zh) 2017-11-13 2019-05-21 丁欣 显示设备及其制造方法
CN108232169A (zh) 2018-01-22 2018-06-29 邴玉萍 一种镍钴铝酸锂正极材料表面包覆方法
CN110349843B (zh) 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
CN1672261A (zh) * 2002-07-29 2005-09-21 信越半导体株式会社 Soi晶片的制造方法
CN101728312A (zh) * 2008-10-22 2010-06-09 株式会社半导体能源研究所 Soi衬底及其制造方法
US8058137B1 (en) * 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
CN101887842A (zh) * 2009-05-14 2010-11-17 株式会社半导体能源研究所 Soi衬底的制造方法及soi衬底
CN103098196A (zh) * 2010-06-22 2013-05-08 法国原子能源和替代能源委员会 用于转移单晶硅薄膜的方法
US20120299143A1 (en) * 2011-05-23 2012-11-29 Alvin Gabriel Stern Thin, very high transmittance, back-illuminated, silicon-on-saphire semiconductor substrates bonded to fused silica
CN103972148A (zh) * 2014-05-23 2014-08-06 中国科学院上海微系统与信息技术研究所 一种超薄绝缘体上材料的制备方法
CN108231695A (zh) * 2016-12-15 2018-06-29 上海新微技术研发中心有限公司 复合衬底及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
竺士炀等: "用于制备SOI材料的基于硅片键合和双层多孔硅剥离的薄外延硅膜转移技术(英文) ", 《半导体学报》 *
韩伟华等: "利用键合方法转移薄膜材料 ", 《半导体光电》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021018037A1 (zh) * 2019-07-26 2021-02-04 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
US11830763B2 (en) 2019-07-26 2023-11-28 Beijing Boe Display Technology Co., Ltd. Methods of manufacturing thin film transistor, biometric device, and display apparatus

Also Published As

Publication number Publication date
WO2021018037A1 (zh) 2021-02-04
CN110349843B (zh) 2021-12-21
US11830763B2 (en) 2023-11-28
US20220037198A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
WO2001056085A1 (fr) Tranche a semi-conducteurs et son procede de production
CN108878620A (zh) 制造基于led的发射型显示装置的方法
JP5890904B2 (ja) 機械的に柔軟なシリコン基板の製造方法
US8507359B2 (en) Semiconductor device, process for producing same, and display device
TW201001253A (en) Touch sensitive display employing an SOI substrate and integrated sensing circuitry
JP2006049911A (ja) 単層および多層の単結晶シリコンおよびシリコンデバイスをプラスチック上に犠牲ガラスを用いて製造する方法
ATE545158T1 (de) Vorrichtung zur herstellung eines photovoltaischen elements mit stabilisierter effizienz
CN1692488A (zh) 贴合绝缘体基外延硅基片及其制造方法与半导体装置
JP2004260170A (ja) 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法
WO2003092041A3 (en) Method for fabricating a soi substrate a high resistivity support substrate
CN103262231A (zh) 具有强化层的玻璃上半导体基材及其制备方法
CN106601933A (zh) 一种具有规则褶皱结构的可拉伸电子器件的制备方法
US20170317107A1 (en) Novel silicon-based backplane structures and methods for display applications
CN104143496A (zh) 一种基于层转移的晶硅薄膜的制备方法
CN107170759A (zh) 一种阵列基板及其制作方法、显示装置
CN110349843A (zh) 薄膜晶体管及其制备方法、生物识别器件、显示装置
CN1258226C (zh) 半导体装置的制造方法及半导体装置
CN1315194C (zh) 双埋层结构的绝缘体上的硅材料、制备及用途
JPH04212409A (ja) 半導体基板の作製方法
WO2008139684A1 (ja) Ｓｏｉ基板の製造方法及びｓｏｉ基板
JP2009076729A5 (zh)
CN108588831A (zh) 一种钙钛矿纳米单晶的定向转移方法及其转移装置
TW201123456A (en) Method for manufacturing oxide thin film transistor and method for manufacturing display device
CN111223757A (zh) 一种可控层数的大面积黑磷薄膜的制备方法
TW200631067A (en) Three dimensional structure formed by using an adhesive silicon wafer process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20211221

CF01 Termination of patent right due to non-payment of annual fee