JP2004260170A - 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法 - Google Patents

結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法 Download PDF

Info

Publication number
JP2004260170A
JP2004260170A JP2004042608A JP2004042608A JP2004260170A JP 2004260170 A JP2004260170 A JP 2004260170A JP 2004042608 A JP2004042608 A JP 2004042608A JP 2004042608 A JP2004042608 A JP 2004042608A JP 2004260170 A JP2004260170 A JP 2004260170A
Authority
JP
Japan
Prior art keywords
substrate
layer
wafer
die
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004042608A
Other languages
English (en)
Inventor
Yutaka Takato
裕 高藤
James S Flores
エス．フローレス ジェームス
Steven R Droes
アール．ドロース スティーブン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2004260170A publication Critical patent/JP2004260170A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】最大２ｍ2までの面積を有する基板上の結晶シリコンダイアレイ、および、そのアレイの製造方法を提供する。
【解決手段】結晶半導体ウエハー上にダイエリアのアレイを描く工程１２０２と、ダイエリアに水素イオンを注入する工程１２０４と、それぞれのダイごとに、ダイを被覆するようにポリマー層を形成し、ダイエリア第１ウエハー層を含む積層体を形成する工程１２０８と、ダイエリアに透光性キャリアを重合結合する工程１２１０と、ウエハーを熱アニールすることでウエハー中に破損を誘起する工程１２１２と、それぞれのダイごとに、ダイの層厚よりも薄い層厚を有するウエハー積層体第２層を形成する工程１２１４と、それぞれのダイごとに、基板にウエハー積層体第２層を従順に接着する工程１２１８を含むものである。
【選択図】図１２

Description

本発明は、ＩＣ素子の作成に関し、より詳細には、基板上への単結晶シリコン薄膜のアッセンブルに関するものである。
シリコン以外の他の基板材料を使用することは、これまでには製造することができなかった新しいディスプレイ製品の実現を可能にせしめるものとして興味深いものである。
例えば、特にモバイル機器に対して有効であるsystem-on-glass（ＳＯＧ）技術を用いたフラットパネルディスプレイ（Flat Display Panel：ＦＤＰ）は、シリコン以外の他の基板材料を使用することにより実現したものである。
ＳＯＧ技術が進展することによる効果の一例として、ガラスやポリマーのような透明基板上に形成された高性能な薄膜トランジスタ（thin film transfer：ＴＦＴ）を必要とする液晶ディスプレイ（Liquid crystal Display：ＬＣＤ）技術が生じたことが挙げられる。
ＳＯＧ技術は、ディスプレイとマイクロプロセッサーとが一体となったものであり、ＳＯＧ技術を用いることにより、電気システムの小型化と信頼性とを改善し、コスト削減をすることができる。
シリコン以外の他の材料を用いたマイクロシステムは、柔軟性、すなわち、マイクロシステムの外部から圧力に対して、屈曲し、適合することにより、完全な状態を保持する能力を有するものとして興味深いものである。
このようなマイクロシステムの特性は、様々なワン−ユーズプロダクト（one-use pruducts）を生産することを可能にし、幅広い外部環境でその特性を長く維持する頑丈な製品の製造を可能にするであろう。
このように、柔軟性を有するマイクロシステムが実現したことにより、頑丈で、高性能、かつ、安価に製造できる、ＴＦＴマイクロ電子デバイスを用いたマイクロシステムや製品が開発されるようになった。
低温ポリシリコン（Low-temperature polysilicon：ＬＴＰＳ）技術はレーザービームを使用し、多結晶シリコン層、いわゆるポリシリコン層を形成する。ＳＯＧ素子のためのディスプレイドライバやアナログ−デジタルコンバーター（analog-to-digital converters）はこのように作成することができる。
しかし、この手法は、ＬＣＤ素子には依然として比較的高価なものである。加えて、ＬＴＰＳ技術により形成されたポリシリコンＴＦＴでは、中央演算処理装置（cetral processor unit：ＣＰＵ）やデジタル信号処理のような洗練された機能を実現する能力を供給することができない。
したがって、ポリシリコンＴＦＴにより現在生産されている素子の信頼性は、有機発光ダイオードディスプレイ（organic light emitting diode display；ＯＬＥＤ）には不適切であろう。
ＣＰＵやデジタル信号プロセスのように洗練された機能の実現を可能にするＴＦＴを生産するために、ＳＯＧ技術を安価に使用することができれば有利である。
現在のＯＬＥＤｓに対して十分なドライブを有するＴＦＴを生産するために、ＳＯＧ技術を安価に使用することができれば有利である。
もし、柔軟性のある基板上にＴＦＴマイクロ電子デバイスを安価に生産できれば有利である。
本発明は、最大２ｍ2までの基板上に形成された厚さ２０ｎｍ以上の結晶シリコンダイアレイに関する。また、本発明は、上述のアレイの生産方法に関する。
本発明は、シリコンウエハーの高速熱破損と、基板上へのダイの高速物理的配置（rapid mechanical placement）と、基板上へのダイの分子間結合と、を使用することにより達成される。
本発明は、透光性基板、または、フレキシブルな基板上にＴＦＴのようなＩＣ素子を形成するものであっても構わない。
即ち、本発明にかかる方法は、基板上の結晶化半導体薄膜の製造方法を提供するものである。その方法により、結晶化半導体基板上にダイエリアのアレイを描き、ダイエリアに水素イオンを注入する。次に、そのダイエリアを、ポリマー層によって被覆し、それぞれのダイごとにポリマー層とダイエリアウエハー第１層とを含む積層体を形成する。透光性キャリアをダイに重合結合し、結晶ウエハーを熱アニールすることによりウエハー中に破損を誘起する。それぞれのダイごとに、ダイの層厚より薄い層厚を有するウエハー第２層が形成され、それぞれのダイごとに、分子間結合を利用してウエハー第２層を基板上に従順に接着する。
ウエハー第２層は、最大２ｍ2までの面積を有する基板に接着することができ、また、ウエハー第２層は、２０ｎｍ以上の層厚を持つものであっても構わない。
ウエハー第２層は、くぼみや湾曲のある基板境界面にも従順に適合することができる。
本発明に係る方法では、基板は、ガラス基板のような透明な基板であっても構わない。また、基板は、プラスティック基板のようなフレキシブルな基板であっても構わない。
上述した本発明に係る方法と基板上の結晶シリコンダイアレイに関する更なる詳細は、以下に述べる通りである。
結晶シリコンを使用することにより、背景技術に記載したようなＴＦＴ、および、有機発光ダイオードディスプレイの問題を解決することができる。
透光性のフレキシブルな基板上への結晶シリコンの成膜技術は現在でも存在するが、これらの技術には、なお問題や制限が存在する。
結晶シリコンの成膜技術の一つにAlien Technology社の自己整合配置（Fluidic-Self-AssemblyTM：ＦＳＡ）技術がある。ＦＳＡ技術は５０ミクロン以上のシリコン層に最適である。しかし、ＦＳＡ技術により作成される半導体デバイスブロックは、バルクなシリコンＩＣを構成し、結果的にＳＩＯ（Silicon-On-insulator）装置と比較して好ましくない容量性効果（capacitive effect）を示す。
また、ＦＳＡでは、これらのブロックの所望の位置への移動は、ランダムな確率、および、重力に依存している。そのため、８０％以上のブロックが所望の位置に定着せず、リサイクルまたは処理する必要がある。したがって、ＦＳＡは、所望の位置のすべてにブロックを配置にするために膨大な数のブロックが必要となる。
さらに小さいブロックを使用する場合は、液体媒体のランダムな運動によって正確な配置がより一層妨害され、ブロックが所望の位置に定着するまでにより一層の時間を要する。
また、ガラス基板を使用する場合には、正確なサイズの穴をエッチングすることは困難である。
キャピラリーセルフアッセンブリー（Capillary self-assembly）技術のような他の容易なアッセンブル方法では、一般的には液体を必要とし、多くの場合は界面活性剤の使用が必要とするため、工程がさらに複雑かつ高コストになる。また、これらの技術は、やはり液体媒体のランダムな運動の影響を受けやすいものである。
発明者らは、多量の水素注入による水平応力破損（horizontal stress fracture）による結晶シリコン薄膜の製造方法を開発した。
一般的に、結晶シリコン膜は、ウエハー結合（wafer bonding）を用いて基板に移される。ウエハー結合は、２枚の硬い基板の間の接合平面全体に広がる層の移転に依存する。
しかし、そのフィルムは一般的に、それぞれの基板表面にある、例えばくぼみのような接着を悪化させる非平面形状の相違に適合することができない。
一般的に、非平面形状は、基板の表面面積が広くなるにつれて増加する。従って、ウエハー結合は基板表面面積の大きなＦＤＰパネルに対しては非効果的であり、ＦＤＰパネルの大きさは最大１ｍ2までに限定される。
図１は、本発明に係る結晶シリコンダイアレイの結晶シリコンダイ部分の部分断面図である。
図１および図２から図１１は同比率で描画したものではない。
層厚１０４を有する結晶シリコンダイ１０２は基板１０６の上に設けられている。層厚１０４は２０ｎｍ以上である。結晶シリコンダイ１０２は表層１０８を有し、基板１０６は表層１１０を有する。表層１０８と表層１１０は一般的に完全に接している。
図２は、ダイエリアのアレイの部分断面図である。
図２は結晶シリコンダイ１０２の特徴を明瞭に理解できるように、図１に示す結晶シリコンダイの製造工程を描画したものである。
一般的に、結晶シリコンダイ１０２のような結晶シリコンダイは膨大な数の個々のダイを含んでいる。例えば、図２に示すように、アレイ中のダイはシリコンウエハー２０２により形成されている。図２は、その一部分のみを示したものである。図２に示すように、ノッチングすることにより形成されたシリコンウエハー２０２表面上のノッチによって、シリコンウエハー２０２上に個々のダイが形成されている。
ダイ１０２の標準的な面積は１ｃｍ2である。したがって、直径１２インチのウエハー２０２の場合、アレイ中には７３０個のダイを含有することができる。しかしながら、各々のダイは類似するため、アレイの中に含まれるすべてのダイを示す必要はなく、本発明はダイ１０２の図により理解することができる。
しかし、本発明はダイの数を何ら限定するものではない。また、アレイの中の個々のダイは形、大きさ、機能を個々に変えることができる。
図１に戻って、ダイ１０２（と、結晶シリコンダイアレイの残りのダイ（図示していない）と、）は最大２ｍ2以下の面積の基板１０６に設置することができる。比較的大きな基板面積にすることにより、例えば液晶ディスプレイ画面のような大きな平面表示ディスプレイの用途に用いることができる。
図３は、図１に示す結晶シリコンダイの基板中のくぼみの部分断面図である。
図４は、ダイエリアへの水素イオンの注入を示す部分断面図である。
図５は、ダイエリアの上にポリマー層が形成され、それぞれのダイごとに積層体が形成されたダイエリアの部分断面図である。
図６は、ダイエリアの上に第１透光性キャリアが重合結合した部分断面図である。
図７は、結晶ウエハーを熱アニールし、結晶ウエハーの破損を誘起するところを示した部分断面図である。
図８は、第１キャリアを機械的に制御して、レーザーを照射することによりポリマー層積層体を蒸発させてダイを基板の所定の位置に移動するところを示した部分断面図である。
キャリア６０２は、一般的に、基板８０２の上方１ｍｍのところに位置する。１ｍｍという距離は、基板８０２上の正確な位置にダイを配置するために好適な距離である。
図９は、キャリアが次の所望の位置に移動し、図８に示す動作を繰り返すところを示した部分断面図である。
図１０は、すべてのダイが配置され、クリーニングを待つアレイを示した図である。
図４から図１０はダイ１０２の特徴を明確に理解するために図１および図３に示す結晶シリコンダイ１０２の製造工程を記載した図である。
図３に戻って、基板３０２は表層３０４と、くぼみ３０６と、を有する。
くぼみ３０６は深度３０８を有する。表層１０８と表層３０４とは一般的に完全に接触している。よって、くぼみ３０６の存在に関わらず、表層１０８は表層３０４と接触した状態を保つことができ、ダイ１０２は基板３０２に適合することができる。
ダイ１０２が基板に適合できることには、二つの理由がある。
第１の理由は、表層１０８と表層３０４とが接触すれば、ダイ１０２はどのキャリアの表面、または、図８に示したダイの製造工程における基板の表面にも束縛されないことである。すなわち、ダイ１０２はキャリア６０２から引き離される。
第２の理由は、図１に示すように、ダイ１０２は比較的薄く、適合性を有するため、くぼみ３０６のような非平面形状に対してよりよく適合するすることである。
このように、ダイ１０２がキャリアや基板に束縛されないため、ダイ１０２固有の展性で可能な限り、ダイ１０２は基板３０２に適合することができる。
さらに、ダイ１０２は基板３０２と比較して小さい面積しか有さない。したがって、ダイ１０２は基板３０２の表面全体（図示していない）の比較的小さな部分にのみ適合すればよく、ダイ１０２に要求される適合量は少ない。
一方、背景技術で記述のように、二枚の硬い基板の間の接合平面全体に広がるウエハー結合を利用して基板上に移動されるフィルムは、一般的には、二枚の基板の間の基板表面の非平面性の違いに完全に適合することができない。
すなわち、くぼみ３０６はダイ１０２の適合性を説明する目的のために描画したものである。
したがって、このダイアレイの適合性は、例えば、くぼみ３０６等のくぼみに限定されるものではなく、ダイアレイは凸状を含む広く様々な非平面形状に適合することができる。
くぼみ深度３０８が最大１ｍｍまでであることは、上述のように、基板へのダイの移動が行われている間のキャリアと基板間の距離が最大１ｍｍであることに関係している。すなわち、くぼみ深度３０８は、キャリアと、一旦キャリアが限界まで下げられたときの基板上のくぼみ３０６の底との距離である。
このことは、一般的に、キャリアを基板表面に接触させない範囲で可能な限り下げることを意味している。くぼみの直径がキャリアの直径よりも小さく、キャリアをくぼみ内まで下げることができない場合は、くぼみの深度は、くぼみ３０６付近の基板表面からくぼみ３０６の底までの距離とほぼ等しくなる。このケースが図３に示されている。
キャリアの直径よりもくぼみの直径の方が大きい場合（図示していない）場合は、くぼみの最大深度は、くぼみの側面に接触しない範囲でキャリアをくぼみ内に可能な限り沈めたときの、キャリアからくぼみの底までの距離となる。この場合は、くぼみの周囲の基板表面からくぼみの底までの距離は１ｍｍよりも大きくなり、キャリアはくぼみの中に沈みこむこととなる。
一般的に、くぼみの形状やダイのくぼみへの適合性能に関しては、何ら制限されるものではない。すなわち、ダイは、一般的に生産作業上で偶然出くわしたどのようなくぼみ形状を有する基板に対しても適合するのに十分な展性を有する。
アレイは、一般的に、基板上の凸形状に十分に適合することができる。したがって、基板の表面から凸状物が隆起していた場合であっても、基板表面は、キャリアの位置決めに何ら影響することはなく、キャリアをくぼみ上で所望の高さまで下げることができる。上述のように、ダイは一般的に生産作業場で偶然出くわしたどのようなくぼみ形状を有する基板に対しても十分な展性を有する。
くぼみ３０６のような非平面的な表面形状は、一般的に、基板上に意図的に形成するものではない。しかしながら、例えば、ロールトゥーロール法（roll-to-roll processing）（図には示していない。）により基板の非平面形状を故意に形成してももちろん構わない。ロールトゥーロール法によれば、キャリアに対する所定の凸状のカーブ形状を基板に与えることができる。このように、上述のように偶然に形成された非平面形状にダイが適合できることと同様に、基板上に意図的に形成した凹凸形状についても、ダイは同様に適合することができる。
ダイ１０２とアレイに含まれるその他のダイとは、図６，図８、および、図９に図示されたように、確定的過程によって基板１０６上の所望の位置に確実に、正確に配置される。すなわち、ダイの配置が、無作為な可能性や重力に依存していないことを示している。
例えば、図６に示すように、それぞれのダイがポリマー層によって透光性キャリア６０２に接着されており、図８に示すように、キャリア６０２とダイとは基板８０２上の所望の位置の上方のポイントまで機械的に移動される。そして、図８に示すように、ダイは、ポリマー層を蒸発することで基板上の所定の位置に配置される。
ポリマー層はダイの表面全体を覆っていなくともよい。すなわち、ポリマー層はダイの一部を覆っていればよい。
図１と図３に戻って、基板１０６と基板３０２とは透光性の基板であっても、又は、柔軟性を有する基板であってもよいが、何らこれに限定されるものではない。透光性の基板１０６、又は、基板３０２は、ガラスであっても構わない。ガラスの基板１０６、又は、基板３０２を使用することで容易にＬＣＤ素子のような表示素子にダイ１０２を使用できるようになる。
また、フレキシブルな基板１０６、又は、基板３０２は、プラスティックであっても構わない。
図１１は、本発明のＩＣ積層構造体アレイのＩＣ積層構造の部分断面図である。
図１１に示すＩＣ積層構造体は、本発明の一実施例を示すものである。層厚数μｍのシリコン層により構成される他の積層構造体、例えば、バイポーラトランジスタ（bipolar transisters）、光起電性エレメント（photovoltaic elements）、および、電化結合素子（charge-coupled devices：ＣＣＤ）もシリコン層に組み込むことができる。
ＩＣ積層構造体１１０２は、基板１１０５の上に設けられた拡散隔膜１１０４の上に形成されている。図１において述べた、アレイ中のダイの数，形状、寸法、そして、機能に関しては、この積層構造体アレイにおいても同様である。したがって、図１と同様に、積層構造体１１０２のみによって本発明を表現することができる。
しかし、本発明は、積層構造の層数を限定するものではない。また、アレイ中の個々の積層体は相互に形状、寸法、および機能を異にするものであってももちろん構わない。
上述の基板１０６と同様に、基板１１０５は最大２ｍ2までの面積を有することができる。
構造体１１０２は層厚１１０８が２０ｎｍ以上の結晶シリコン層１１０６を有している。
結晶シリコン層１１０６はマイクロ電子構造体（microelectoronic structure）１１１０を有している。
また、マイクロ電子構造体１１１０は、チャンネル領域（channel region）１１１２と、ソース領域（source region）１１１４と、ドレイン領域（drain region）１１１６と、を有している。
また、酸化物層１１１８は結晶シリコン層１１０６の上に設けられ、ゲート電極１１２０は酸化物層１１１８の上に設けられている。
酸化物層１１１８はゲート絶縁体（gate insulator）としての作用を奏する。
酸化物層１１１８はゲート電極１１２０、ソース領域１１１４、ドレイン領域１１１６、および、チャンネル領域１１１２と比較して、層厚が薄い。
結晶シリコン層１１０６は表層１１２２を含み、基板１１０５は表層１１２４を含む。表層１１２２と表層１１２４とは、一般的に完全に接触している。図３について上述したように、結晶シリコンダイ１０２が基板３０２の非平面的表面構造に適合することと同様に、積層構造体１１０２も基板１１０５に適合する。
基板１１０５は透光性基板、または、フレキシブルな基板であっても構わないが、それらに限定されるものではない。
透光性基板１１０５はガラス基板であっても構わない。この構成によればＬＣＤ素子のような表示素子にＩＣ積層構造体アレイを使用することが容易になる。
フレキシブルな基板１１０５はプラスティックの基板であっても構わない。
本発明は、大面積素子、特に表示システム（例えば、ディスプレイマトリクス（display matrix）、補完信号処理（complementary signal process）、または、制御回路（control circuitry））を製造するための、迅速に、かつ、きわめて緻密にシリコン以外の基板上に結晶シリコン薄膜を配置する安価な方法に関するものである。結晶シリコン薄膜は、１０ｎｍまたは１００ｎｍオーダーの厚みを有する。例えば、本発明に係る方法は、層厚２０ｎｍの薄いシリコン薄膜を加工することができる。
さらに、本発明にかかる方法には、例えば比較的熱的耐久性に乏しい安価なガラスやプラスティック素材からなる基板を使用することができる。
本発明の方法によれば、多結晶材料に代わる結晶半導体からなるダイレイヤーを生産することができる。
本発明にかかる方法は、流体を用いることなく、２０ｎｍ程度の薄い層厚を有する半導体膜を迅速に、かつ、効果的に、正確に（すなわち、無作為ではなく）配置する効果を奏する。
背景技術で述べたように、従来の方法では、ダイの配置は液体媒体のランダムな運動と重力とによってダイを配置するものであり、この方法では一般的に層厚数十ミクロンのダイが必要である。
本発明にかかる方法は、単純であり、したがって、比較的安価である。
例えば、本発明にかかる方法は、基板のクリーニング工程を除いては液体を必要とせず、そしてまた、高出力レーザーも必要としない。
本発明の方法においては材料の利用効率がよい。例えば、スクライブライン（scribe lines）はエッチングにより取り除かれ、結晶半導体は再利用することができる。
図１２は、本発明に係る基板上に結晶半導体薄膜のダイのアッセンブル方法を説明したフォローチャート図である。
図１２（図１３、図１５、および、図１６）は明確化のために番号を付したステップ系列として記載しているが、明記している番号は系列の内容とまったく関係のないものである。厳格に系列の順番に従って行う必要性はなく、ステップの一部を省略しても構わず、また、いくつかのステップを平行して行っても構わない。
本発明にかかる方法は、ステップ１２００から開始する。
ステップ１２０２は、結晶半導体ウエハーの上にダイエリアのアレイを第１層厚で描く工程である。
ステップ１２０４は、ダイエリアに水素イオンを注入する工程である。
ステップ１２０６は、２０ｎｍ以上であって、ウエハー第１層の層厚よりも浅い深さで最大イオン濃度になるようにイオンを注入する工程である。
図４は、水素イオンが注入された状態の結晶半導体ウエハーを示す図である。
図４に示す結晶半導体ウエハー中の右下がり斜線が付された層が最高イオン濃度となる層（以下、「最高イオン濃度層」と略すことがある。）である。また、ウエハー第１層のうち、最高イオン濃度層よりも上部の層がウエハー第２層となる。
厳密には、最高イオン濃度層は、ウエハー第２層に対して非常に薄い層である。例えば、最高イオン濃度層の層厚は、数ｎｍ〜数１０ｎｍ程度である。図４は、説明のため、最高イオン濃度層を分厚く記載したものである。
ステップ１２０８は、ダイエリア上をポリマー第１層で被覆し、それぞれのダイごとに、ポリマー層と、第１層厚を有するダイエリアウエハー第１層と、を含む積層体を形成するステップである。図５は、ポリマー第１層で被覆されたシリコンウエハー２０２を示す図である。ステップ１２０８は、図５に示すように、シリコンウエハー２０２に形成されたそれぞれのダイの上にポリマー第１層を形成する工程である。
ステップ１２１０は、ダイエリアに第１透光性キャリアを重合結合するステップである。すなわち、ステップ１２１０は、図６に示すように、シリコンウエハー２０２上に形成されたポリマー第１層を被覆するように第１透光性キャリア６０２を重合結合させる工程である。
ステップ１２１２は、結晶ウエハーを熱アニールして、ウエハー中に破損を誘起する工程である。「ウエハー中に破損誘起する」とは、ウエハー第１層内に面状に形成された最高イオン濃度となる部分に微小気泡（platelet）を形成することである。
ステップ１２１４は、それぞれのダイごとに第１層厚よりも薄い第２層厚でウエハー積層体第２層を形成する工程である。ウエハー第２層とは、ウエハー第１層のうち面状に形成された微小気泡よりも第１透光性キャリア側に位置する部分をいう。
ステップ１２１５は、急速熱アニールして最高水素イオン濃度となる第１深度に破損を誘起し、ウエハー第２層をウエハー積層体から破壊除去し、第１透光性キャリアに接着している積層体ウエハー第２層を残す工程である。
図７は、ウエハー第２層をウエハー積層体から破壊除去し、ウエハー第２層を切り離した状態の図である。
ステップ１２１５において、ウエハー積層体は最高イオン濃度層内に面状に形成された微小気泡の部分で分断される。従って、厳密には、ウエハー第２層とウエハー積層体とには、それぞれ上下に分断された最高イオン濃度層が付着していることとなる。しかし、上述のように、最高イオン濃度層は、ウエハー第２層の層厚に対して非常に薄いものであるため、図７には、分断された最高イオン濃度層は図示していない。
ステップ１２１６は２０ｎｍ以上の第２層厚でウエハー第２層を形成する工程である。
ステップ１２１８は、基板にウエハー積層体第２層を従順に接着する工程である。
ステップ１２０２の第１層厚を有する結晶半導体ウエハーの上にあるダイエリアのアレイを描く工程は、ウエハー上に直交平行線模様を第１層厚よりも深い第２層厚でノッチングする工程を有するものであっても構わない。
ステップ１２０４のダイエリアに水素イオンを注入する工程は、水素イオンとホウ素イオンとの混合物をダイエリアに注入する工程を含むものであっても構わない。その場合、ステップ１２１２でウエハー中に誘起される破損は、２００℃や３００℃といった比較的低温で誘起されるため、ステップ１２０８において使用することができる接着性樹脂の選択肢が広がる。
図１３は、図１２に示した方法のうち、ステップ１２１８をさらに詳細に説明した図である。
この方法は、ステップ１３００から始まる。
ステップ１３０２は、基板にウエハー積層体第２層を従順に接着する工程である。
ステップ１３０４は最大２ｍ2までの面積を持つ基板へウエハー層を接着する工程である。
ステップ１３０６は、第１キャリアを機械的に制御して、ダイを基板上の所望の位置の１ｍｍ上方に静止する工程と、レーザービームをポリマー層積層体に照射する工程と、ポリマー層積層体を蒸発させて、ダイを第１キャリアから切り離す工程と、ダイを基板上の所望の位置に進ませる工程とで構成されている。
ステップ１３０８は、分子間結合を用いてウエハー層に接着する工程である。
ステップ１３１０は、ウエハー積層体第２層の接合界面を平坦化し、ウエハー層の結合界面を親水性にするとともに、基板結合境界面をクリーニングする工程である。
ステップ１３１２は、透光性基板、又は、屈曲性基板から選択した基板に接着する工程である。
ステップ１３０２の基板にウエハー積層体第２層を従順に接着する工程では、最大１ｍｍの深さのくぼみを有する基板の接合界面に従順に接着する工程であっても構わない。基板表面のくぼみ等の非平面特性に関する更なる情報は、図３における説明を参照することができる。
ステップ１３０８で分子間結合を用いてウエハー層に接着する工程に続いて、ステップ１３０９で、ダイの基板への接着を改善するため、レーザーを用いてダイを走査しても構わない。
図１４は、シリコン層を第２キャリアに移動させ、移動した後に、第１キャリアと樹脂層を除去するところを示した部分断面図である。
ステップ１３１０において、ウエハー層積層体の接合界面を平坦化しても構わない。
図１４に示したように、第２透光性キャリアを第２ポリマー層で被覆する工程と、それぞれのダイごとに、第２透光性キャリアにウエハー積層体第２層第１表面を重合結合する工程と、積層体から第１透光性キャリアを除去する工程と、それぞれのダイごとに、第１ポリマー層の下に積層するウエハー積層体第２層第２表面をウエハー積層体第２層の接合界面として使用する工程と、を含んでいてもかまわない。ウエハー積層体第２層第２表面とは、第１透光性キャリアにポリマー層を介して結合しているウエハー積層体第２層の表面をいう。また、ウエハー積層体第２層第１表面とは、ウエハー積層体第２層の第２表面と反対側に設けられたウエハー積層体第２層の表面をいう。
積層体層の表面荒さが、ナノメートルオーダー以下である場合は、ステップ１３１０で、ウエハー層積層接合界面を平坦化する工程において、積層体をを摂氏数百度の水素プラズマ加熱（hydrogen plasma heated）する工程を含んでいても構わない。
ステップ１３１０で、基板層接合界面を親水性にする工程において、酸素分子または水素分子の一方からなる単分子層を接合してもよい。その形成工程の一例としては、積層体を酸化プラズマ内に挿入する工程が挙げられる。
その他、積層体を、ＳＣ１として知られる過酸化水素水と水酸化アンモニウム水との熱混合溶液でクリーニング後、乾燥する工程、または、過酸化水素水に積層体を浸した後、乾燥する工程等があげられる。
ステップ１３１２で接着する透光性基板は、ガラス基板であっても構わない。
ステップ１３１２で接着する柔軟な基板は、プラスティック基板であっても構わない。
図１５は、本発明に係る基板上への結晶半導体薄膜ダイのアッセンブル方法を説明するフォローチャート図である。
この方法は、ステップ１５００から始まる。
ステップ１５０２は、第１層厚を持つ結晶半導体ウエハーに、最高イオン濃度となる、第１層厚より薄く、２０ｎｍ以上の第１深度に、水素イオンを注入する工程である。
ステップ１５０４は、結晶ウエハーをポリマーで被覆し、ポリマー層と第１層厚を有するウエハー第1層からなる積層体を形成する工程である。
ステップ１５０６は積層体の上に透光性キャリアを重合結合する工程である。
ステップ１５０８は、急速熱アニールをすることで基板の破損を誘起する工程である。
ステップ１５１０は、第１層厚よりも薄い第２層厚でウエハー積層体第２層を形成する工程である。
ステップ１５１１は、２０ｎｍ以上の第２層厚でウエハー第２層を形成する工程である。
ステップ１５１２は、第２層厚より深い第２深度までウエハー積層体第２層をノッチングすることによってダイ積層体のアレイを形成する工程である。すなわち、ステップ１５１２は、ウエハー積層体第２層とポリマー層の一部をノッチングする事により、ウエハー積層体第２層に個々のダイを形成する工程である。
ステップ１５１４は、それぞれのダイごとに、基板にウエハー第２層を従順に接着していく工程である。
ステップ１５１６は、それぞれのダイごとに最大２ｍ2までの面積を有する基板にウエハー第２層を接着していく工程である。
図１５に示した方法は、ステップ１５０８が数十ｎｍの荒さの表面を有する破損を形成するものであれば、特に適切である。したがって、ステップ１５１４で基板にウエハー第２層を従順に接着する工程は、積層体層表面を化学的・機械的に研磨する工程を含んでいても構わない。一般的に、化学的・機械的な研磨とは、フォトレジストによりコートした後に、ハロゲンと酸素を混合したガスを用いてリアクティブイオンエッチングによりエッチングして、フォトレジストをはがし、クリーニングするものである。
図１６は、本発明に係る、基板上へのＩＣ積層体のアッセンブル方法を説明するフォローチャート図である。
この方法は、ステップ１６００から始まる。
ステップ１６０２は、第１層厚に形成された結晶半導体基板上にダイエリアのアレイを描く工程である。
ステップ１６０４は、水素イオンをダイエリアの第１層厚よりも薄く、２０ｎｍ以上の第１深度に注入する工程である。
ステップ１６０６は、それぞれのダイごとに、どの構造の部分も第１深度よりも浅い第２深度になるように超微細電子構造を形成する工程である。
ステップ１６０８は、それぞれのダイごとに、基板の上に酸化物層を形成する工程である。
ステップ１６１０は、それぞれのダイごとに、酸化物層をポリマー層で被覆し、ポリマー層と酸化物層と第１層厚を有するダイエリアウエハー第１層とを含む積層体を形成する工程である。
ステップ１６１２は、ダイエリアの上に透光性キャリアを重合結合する工程である。
ステップ１６１４は、急速熱アニールして、基板内部に破損を誘起する工程である。
ステップ１６１６は、それぞれのダイごとに、第１層厚より薄く、第２深度より厚い第２層厚でウエハー積層体を形成する工程である。
ステップ１６１７は、２０ｎｍ以上の第２層厚で基板第２層を形成する工程である。
ステップ１６１８は、それぞれのダイごとに、基板上に形成された拡散バリア上へウエハー積層体第２層を従順に接着する工程である。
ステップ１６２０は、その面積が最大２ｍ2までの基板へウエハー第２層を従順に接着する工程である。
ステップ１６０４で水素イオンを注入する工程は、ステップ１６０８で、それぞれのダイごとに基板を酸化物層で被覆した後に行っても構わない。
また、ステップ１６０８で、それぞれのダイごとに基板を酸化物層で被覆する工程は、酸化物層を等方的に堆積するものであっても構わない。つまり、酸化物層を基板上に均一に形成する工程を含むものであっても構わない。
次に、例えば、ステップ１６０６で形成される微細電子構造を残したまま、ダイエリアから酸化物をエッチングで除去するように、酸化物を選択的にエッチングする。
ステップ１６０８で、それぞれのダイごとに、ウエハーを酸化物層で被覆する工程は、異方的に（すなわち、選択的に）酸化物を堆積するものであっても構わない。例えば、ステップ１６０６で形成した微細電子構造を有するダイエリアのみ酸化物を堆積させても構わない。
ステップ１６２０で従順に接着する工程は、最大１ｍｍまでの深さを有するくぼみを有する拡散バリアの境界界面に、従順に接着するものであっても構わない。基板表面のくぼみ等の非平面特性に関するさらなる情報は、図３の説明を参照することができる。
基板上の結晶シリコンダイアレイに関しては、上述の通りである。
基板上への結晶半導体薄膜ダイのアッセンブル方法に関しても、上述の通りである。
結晶シリコンダイアレイと基板上への結晶半導体薄膜ダイのアッセンブル方法は、ＬＣＤスクリーン等のフラットスクリーンディスプレイ用途へのバックプレーンとして適用できることについて記載した。しかし、本発明はフラットスクリーンディスプレイに限定されるものではない。本発明は、例えば、アナログからデジタルへの変換（analog-to-digital conversion）やデジタル信号処理を有するＣＣＤカメラ等の基板上にシリコン構造を含む幅広い電子用途に適用することができる。
ＩＣ積層体構造等における材料の層厚や構成のいくつかについては実施例により与えた。
同様に、基礎的な概念を明確に説明するための本発明固有のプロセスのいくつかについては規定した。
しかし、本発明はこれらの層厚、構成、特性に限定されるものではない。本発明の他のバリエーションや具体例は技能の熟練により生じるものである。
本発明は、その特定の実施例に関して述べたが、その記載は、本発明の適用例の例示に過ぎず、限定して解釈してはならない。従って、開示された具体例の特徴の適用や組み合わせは、請求項の記載に含まれる発明の範囲内に含まれるものである。
本発明の結晶シリコンダイアレイに係る結晶シリコンダイの部分の部分断面図である。 ダイエリアのアレイを描くところを示す部分断面図である。 図１に示す結晶シリコンダイに用いる基板のくぼみ部分の部分断面図である。 ダイエリアへの水素イオンの注入を示す部分断面図である。 ダイエリアの上にポリマー層が形成され、それぞれのダイごとに積層体が形成されたダイエリアの部分断面図である。 ダイエリアの上に第１透光性キャリアが重合結合した部分断面図である。 結晶ウエハーを熱アニールし、結晶ウエハーの破損を誘起するところを示した部分断面図である。 第１キャリアを機械的コントロールし、レーザーを照射することによりポリマー層積層体を蒸発させてダイを基板の所定の位置に移動するところを示した部分断面図である。 キャリアが所望の地点に移動し、図８に示す動作を繰り返すところを示した部分断面図である。 すべてのダイが配置され、クリーニングを待つアレイを示した図である。 本発明の結晶シリコンダイの集積回路積層構造体の集積回路積層構造の部分断面図である。 本発明の基板上への結晶半導体薄膜ダイのアッセンブル方法を説明したフォローチャート図である。 図１２に示した方法をさらに詳細に説明したフォローチャート図である。 シリコン層を第２キャリアに移動し、移動後、第１キャリアと樹脂を除去するところを示した部分断面図である。 本発明の基板上への結晶半導体薄膜のアッセンブル方法を説明したフォローチャート図である。 本発明の基板上への集積回路積層体のアッセンブル方法を説明したフォローチャート図である。
符号の説明
１０２ 結晶シリコンダイ
１０４、１１０８ 層厚
１０６、３０２、８０２、１１０５、 基板
１０８、１１０、３０４、１１２２、１１２４ 表層
２０２ シリコンウエハー
３０６ くぼみ
３０８ 深度
６０２ キャリア
１１０２ ＩＣ積層構造体
１１０４ 拡散隔膜
１１０６ 結晶シリコン層
１１１０ マイクロ電子構造体
１１１２ チャンネル領域
１１１４ ソース領域
１１１６ ドレイン領域
１１１８ ゲート酸化物層
１１２０ ゲート電極

Claims (37)

  1. 基板上への結晶半導体薄膜ダイのアッセンブル方法であって、
    ウエハーのダイエリアをポリマー第１層で被覆し、それぞれのダイごとに、上記ポリマー層と、第１層厚を有するダイエリアウエハー第１層と、を含む積層体を形成する工程と、
    上記ダイエリアの上に第１透光性キャリアを重合結合する工程と、
    上記結晶ウエハーを熱アニールすることにより上記ウエハー内に破損を誘起する工程と、
    それぞれの上記ダイごとに、上記第１層厚より薄い第２層厚を有するウエハー積層体第２層を形成する工程と、
    それぞれの上記ダイごとに、基板へ上記ウエハー積層体第２層を従順に接着する工程と、
    を有する、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  2. 請求項１に記載の方法において、
    それぞれの上記ダイごとに、上記基板へ上記ウエハー積層体第２層を従順に接着する工程は、
    最大２ｍ2までの面積を有する基板へ、上記ウエハー積層体第２層を従順に接着する工程である、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  3. 請求項２に記載の方法において、
    それぞれの上記ダイごとに、上記第１層厚より薄い上記第２層厚を有する上記ウエハー積層体第２層を形成する工程は、
    ２０ｎｍ以上の第２層厚を有するウエハー第２層を形成する工程である、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  4. 請求項３に記載の方法において、
    上記ダイエリアに水素イオンを注入する工程をさらに有する、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  5. 請求項４に記載の方法において、
    上記ダイエリアに水素イオンを注入する工程は、
    上記第１層厚よりも薄く、２０ｎｍ以上の第１深度で最高イオン濃度となるようにイオンを注入する工程である、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  6. 請求項５に記載の方法において、
    それぞれの上記ダイごとに、上記基板へ上記ウエハー積層体第２層を従順に接着する工程は、
    上記第１キャリアを機械的に制御して、上記基板上の所望の位置の１ｍｍ上方でダイを静止する工程と、
    上記積層ポリマー層にレーザービームを照射する工程と、
    上記第１キャリアから上記ダイを分離するために上記積層ポリマー層を蒸発させ、上記基板上の所望の位置に上記ダイを進ませる工程と、
    を含む、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  7. 請求項６に記載の方法において、
    それぞれの上記ダイごとに、上記基板に上記ウエハー積層体第２層を従順に接着する工程は、
    上記ウエハー層を分子間結合を用いて上記基板に接着する工程である、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  8. 請求項７に記載の方法において、
    それぞれの上記ダイごとに、上記基板に上記ウエハー積層体第２層を従順に接着する工程は、
    最大１ｍｍの深さのくぼみを有する基板の境界面へ上記ウエハー積層体第２層を従順に接着する工程である、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  9. 請求項７に記載の方法において、
    上記結晶ウエハーを熱アニールすることにより上記ウエハー内に破損を誘起する工程は、
    高速熱アニールをすることによって、最高水素イオン濃度となる上記第１深度にわたって上記結晶ウエハー中に破損を誘起する工程と、
    上記積層体から上記ウエハーの大部分を離脱し、それぞれの上記ダイごとに、上記第１透光性キャリアに接着している上記ウエハー積層体第２層を配置する工程と、を有する、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  10. 請求項９に記載の方法において、
    それぞれの上記ダイごとに、上記基板に上記ウエハー積層体第２層を従順に接着する工程は、
    透光性基板またはフレキシブルな基板に上記ウエハー積層体第２層を従順に接着する工程である、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  11. 請求項１０に記載の方法において、
    上記透光性基板に上記ウエハー積層体第２層を従順に接着する工程は、ガラス基板に上記ウエハー積層体第２層を従順に接着する工程である、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  12. 請求項１０に記載の方法において、
    上記フレキシブルな基板に上記ウエハー積層体第２層を従順に接着する工程は、プラスティック基板に上記ウエハー積層体第２層を従順に接着する工程である、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  13. 請求項９に記載の方法において、
    上記ダイエリアに上記水素イオンを注入する工程は、上記ダイエリアに水素イオンとホウ素イオンとの混合物を注入する工程である、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  14. 請求項９に記載の方法において、
    上記ウエハー層を分子間結合を用いて接着する工程は、それぞれの上記ダイごとに、
    上記ウエハー積層体層第２層の境界面を平坦化する工程と、
    上記ウエハー層境界面を親水性にする工程と、
    上記ウエハー層境界面をクリーニングする工程と、を有する、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  15. 請求項１４に記載の方法において、
    上記ウエハー層境界面を平坦化する工程は、
    第２透光性キャリアをポリマー第２層で被覆する工程と、
    それぞれの上記ダイごとに、上記ウエハー積層体第２層の第１表面を上記第２透光性キャリアに重合結合する工程と、
    上記積層体から上記第１透光性キャリアを除去する工程と、
    それぞれの上記ダイごとに、上記ポリマー第１層の下の上記ウエハー積層体第２層の第２表面を、上記ウエハー積層体第２層の接合界面として用いる工程と、
    を有する、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  16. 請求項９に記載の方法において、
    レーザーを用いて上記ダイを走査し、上記基板への上記ダイの接着を改善する工程をさらに有する、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  17. 請求項１に記載の方法において、
    上記結晶半導体ウエハー上に上記ダイエリアのアレイを描く工程をさらに有する、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  18. 請求項１７に記載の方法において、
    上記結晶半導体ウエハー上の上記ダイエリアのアレイを描く工程は、
    第１深度より深い第２深度で上記ウエハー上に直交平行線模様をノッチングする工程を有する、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  19. 基板上への結晶半導体薄膜ダイのアッセンブル方法であって、
    第１層厚を有する結晶半導体ウエハーに、該第１層厚より薄く、２０ｎｍ以上の最高イオン濃度である第１深度へ水素イオンを注入する工程と、
    上記結晶ウエハーをポリマーで被覆し、ポリマー層と上記第１層厚を有する上記ウエハー第１層とを有する積層体を形成する工程と、
    透光性キャリアを上記積層体の上に重合結合する工程と、
    高速熱アニールにより上記ウエハー内に破損を誘起する工程と、
    上記第１層厚より薄い第２層厚を有するウエハー積層体第２層を形成する工程と、
    上記第２層厚より深い第２深度で上記ウエハー積層体第２層をノッチングすることにより、ダイ積層体のアレイを形成する工程と、
    それぞれの上記ダイごとに、上記基板に上記ウエハー第２層を従順に接着していく工程と、
    を有する、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  20. 請求項１９に記載の方法において、
    それぞれの上記ダイごとに、上記基板に上記ウエハー第２層を従順に接着していく工程は、
    最大２ｍ2までの面積を有する基板に上記ウエハー第２層を従順に接着していく工程である、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  21. 請求項２０に記載の方法において、
    上記第１層厚より薄い上記第２層厚を有する上記ウエハー積層体第２層を形成する工程は、
    ２０ｎｍ以上の第２層厚を有するウエハー積層体第２層を形成する工程である、基板上への結晶半導体薄膜ダイのアッセンブル方法。
  22. 基板上への集積回路積層体のアッセンブル方法であって、
    第１層厚で結晶半導体ウエハー上にダイアレイを描く工程と、
    上記第１層厚よりも浅く、２０ｎｍ以上の第１深度へ水素イオンを上記ダイエリアに注入する工程と、
    それぞれのダイごとに、すべての部分が上記第１深度よりも浅い第２深度になるように微細電子構造を形成する工程と、
    それぞれの上記ダイごとに、上記ウエハーの上に酸化物層を被覆するように形成する工程と、
    それぞれの上記ダイごとに、上記酸化物層の上をポリマー層で被覆し、該ポリマー層と、上記酸化物層と、上記第１層厚を有する上記ダイエリアウエハー第１層と、を有する積層体を形成する工程と、
    上記ダイエリアの上に透光性キャリアを被覆するように形成する工程と、
    高速熱アニールにより上記ウエハーの内部に破損を誘起する工程と、
    それぞれの上記ダイごとに、上記第１層厚より薄く、上記第２深度より深い第２層厚を有するウエハー積層体を形成する工程と、
    それぞれの上記ダイごとに、上記基板上に形成された拡散バリアにウエハー積層体第２層を従順に接着する工程と、
    を有する、基板上への集積回路積層体のアッセンブル方法。
  23. 請求項２２に記載の方法において、
    それぞれの上記ダイごとに、上記基板上に形成された上記拡散バリアに上記ウエハー積層体第２層を従順に接着する工程は、
    最大２ｍ2の面積を有する基板に上記ウエハー第２層を接着する工程である、基板上への集積回路積層体のアッセンブル方法。
  24. 請求項２３に記載の方法において、
    それぞれの上記ダイごとに、上記第１層厚より薄く、上記第２深度より深い上記第２層厚を有する上記ウエハー積層体を形成する工程は、
    ２０ｎｍ以上の第２層厚を有するウエハー第２層を形成する工程である、基板上への集積回路積層体のアッセンブル方法。
  25. 請求項２４に記載の方法において、
    それぞれの上記ダイごとに、上記基板上に形成された上記拡散バリアに上記ウエハー積層体第２層を従順に接着する工程は、
    最大１ｍｍの深さのくぼみを有する拡散バリア境界面に上記ウエハー積層体第２層を従順に接着する工程である、基板上への集積回路積層体のアッセンブル方法。
  26. 基板上の結晶シリコンダイアレイであって、
    最大２ｍ2までの面積を有する基板と、
    ２０ｎｍ以上の層厚を有する複数のダイと、
    を有する、基板上の結晶シリコンダイアレイ。
  27. 請求項２６に記載のアレイにおいて、
    それぞれの上記ダイが、上記基板表面に被覆され、上記基板表面と完全に接触している表面を有する、基板上の結晶シリコンダイアレイ。
  28. 請求項２７に記載のアレイにおいて、
    上記基板表面が、最大１ｍｍまでの深さのくぼみを有する、基板上の結晶シリコンダイアレイ。
  29. 請求項２７に記載のアレイにおいて、
    上記基板が、透光性基板、または、フレキシブルな基板からなる、基板上の結晶シリコンダイアレイ。
  30. 請求項２９に記載のアレイにおいて、上記透光性基板がガラスからなる、基板上の結晶シリコンダイアレイ。
  31. 請求項２９に記載のアレイにおいて、上記フレキシブルな基板がプラスティックからなる、基板上の結晶シリコンダイアレイ。
  32. 基板上の集積回路積層体のアレイであって、
    最大２ｍ2までの面積を有する基板と、
    上記基板上に、上記基板を被覆するように形成された拡散バリアと、
    上記拡散バリアのそれぞれの部分を被覆する複数の上記結晶シリコン層構造体と、
    からなり、
    上記結晶シリコン層構造体の層厚が、２０ｎｍ以上であり、
    微細電子構造を有する、基板上の集積回路積層体アレイ。
  33. 請求項３２に記載のアレイにおいて、
    それぞれの上記構造体が、上記拡散バリア表面に被覆され、上記拡散バリア表面に完全に接触しているシリコン層表面を有する、基板上の集積回路積層体アレイ。
  34. 請求項３３に記載のアレイにおいて、
    上記拡散バリアの表面が、最大１ｍｍまでの深さのくぼみを有する、基板上の集積回路積層体アレイ。
  35. 請求項３３に記載のアレイにおいて、
    上記基板が、透光性基板またはフレキシブルな基板からなる、基板上の集積回路積層体アレイ。
  36. 請求項３５に記載のアレイにおいて、上記透光性基板がガラスからなる、基板上の集積回路積層体アレイ。
  37. 請求項３５に記載のアレイにおいて、上記フレキシブルな基板がプラスティックからなる、基板上の集積回路積層体アレイ。


JP2004042608A 2003-02-27 2004-02-19 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法 Pending JP2004260170A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/376,776 US6759277B1 (en) 2003-02-27 2003-02-27 Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates

Publications (1)

Publication Number Publication Date
JP2004260170A true JP2004260170A (ja) 2004-09-16

Family

ID=32595001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004042608A Pending JP2004260170A (ja) 2003-02-27 2004-02-19 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法

Country Status (2)

Country Link
US (2) US6759277B1 (ja)
JP (1) JP2004260170A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US8048728B2 (en) 2007-04-13 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing display device, and SOI substrate
WO2011158438A1 (ja) * 2010-06-14 2011-12-22 シャープ株式会社 半導体装置の製造方法、及び表示装置の製造方法
US8222117B2 (en) 2007-03-26 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and method for manufacturing SOI substrate
KR101825141B1 (ko) * 2016-05-17 2018-02-02 연세대학교 산학협력단 전기적으로 변색 가능한 광자결정 구조의 반사형 디스플레이 소자 및 그 제조방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2240280C1 (ru) 2003-10-10 2004-11-20 Ворлд Бизнес Ассошиэйтс Лимитед Способ формирования упорядоченных волнообразных наноструктур (варианты)
US7023055B2 (en) * 2003-10-29 2006-04-04 International Business Machines Corporation CMOS on hybrid substrate with different crystal orientations using silicon-to-silicon direct wafer bonding
US7659619B1 (en) * 2004-10-13 2010-02-09 Sun Microsystems, Inc. Structures for Z-aligned proximity communication
US7655542B2 (en) * 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
JP5498670B2 (ja) 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
TWI437696B (zh) 2007-09-21 2014-05-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
US7842583B2 (en) * 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
US7833885B2 (en) 2008-02-11 2010-11-16 Applied Materials, Inc. Microcrystalline silicon thin film transistor
US8076222B2 (en) * 2008-02-11 2011-12-13 Applied Materials, Inc. Microcrystalline silicon thin film transistor
FR2936357B1 (fr) * 2008-09-24 2010-12-10 Commissariat Energie Atomique Procede de report de puces sur un substrat.
US7666709B1 (en) * 2008-12-10 2010-02-23 Stats Chippac, Ltd. Semiconductor device and method of placing semiconductor die on a temporary carrier using fiducial patterns
KR101651206B1 (ko) * 2009-05-26 2016-08-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작 방법
WO2013006077A1 (en) * 2011-07-06 2013-01-10 Wostec, Inc. Solar cell with nanostructured layer and methods of making and using
CN103608925B (zh) 2011-07-13 2017-06-13 应用材料公司 制造薄膜晶体管器件的方法
EP2740162B1 (en) 2011-08-05 2019-07-03 Wostec, Inc. Light emitting diode with nanostructured layer, method of making a light emitting diode and nanomask used in the method.
CN103828061B (zh) 2011-10-07 2018-02-13 应用材料公司 使用氩气稀释来沉积含硅层的方法
WO2013089578A1 (en) 2011-12-12 2013-06-20 Wostec, Inc. Sers-sensor with nanostructured surface and methods of making and using
WO2013109157A1 (en) 2012-01-18 2013-07-25 Wostec, Inc. Arrangements with pyramidal features having at least one nanostructured surface and methods of making and using
US9134250B2 (en) 2012-03-23 2015-09-15 Wostec, Inc. SERS-sensor with nanostructured layer and methods of making and using
US9500789B2 (en) 2013-03-13 2016-11-22 Wostec, Inc. Polarizer based on a nanowire grid
KR102340755B1 (ko) * 2013-12-17 2021-12-17 도쿄엘렉트론가부시키가이샤 기판 상의 자가조립 단층 또는 주기적 유기실리케이트의 스핀온 코팅을 위한 시스템 및 방법
WO2015199573A1 (en) 2014-06-26 2015-12-30 Wostec, Inc. Wavelike hard nanomask on a topographic feature and methods of making and using
US10672427B2 (en) 2016-11-18 2020-06-02 Wostec, Inc. Optical memory devices using a silicon wire grid polarizer and methods of making and using
US10361235B2 (en) 2016-11-23 2019-07-23 Industrial Technology Research Institute Image sensor
WO2018156042A1 (en) 2017-02-27 2018-08-30 Wostec, Inc. Nanowire grid polarizer on a curved surface and methods of making and using
CN109809357A (zh) * 2017-11-21 2019-05-28 锐迪科微电子（上海）有限公司 一种mems器件的晶圆级封装方法
FR3094559B1 (fr) 2019-03-29 2024-06-21 Soitec Silicon On Insulator Procédé de transfert de paves d’un substrat donneur sur un substrat receveur
US10910272B1 (en) * 2019-10-22 2021-02-02 Sandisk Technologies Llc Reusable support substrate for formation and transfer of semiconductor devices and methods of using the same
CN111146146B (zh) * 2019-12-30 2022-09-06 长春理工大学 一种基底可多次利用的高效散热半导体衬底的制备方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254690A (ja) * 1994-01-26 1995-10-03 Commiss Energ Atom 半導体板形成方法
JPH10233352A (ja) * 1996-12-18 1998-09-02 Canon Inc 半導体部材の製造方法および半導体部材
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JPH11312811A (ja) * 1998-02-25 1999-11-09 Seiko Epson Corp 薄膜デバイスの剥離方法、薄膜デバイスの転写方法、薄膜デバイス、アクティブマトリクス基板および液晶表示装置
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法
JP2001332383A (ja) * 2000-03-17 2001-11-30 Seiko Epson Corp 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法
WO2001093325A1 (fr) * 2000-05-30 2001-12-06 Commissariat A L'energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP2002009291A (ja) * 2000-06-21 2002-01-11 Sharp Corp 半導体装置およびその製造方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2002182580A (ja) * 2000-12-15 2002-06-26 Sony Corp 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
JP2002231909A (ja) * 2001-01-31 2002-08-16 Canon Inc 薄膜半導体装置の製造方法
WO2002071475A1 (fr) * 2001-03-02 2002-09-12 Commissariat A L'energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
WO2002084721A2 (fr) * 2001-04-13 2002-10-24 Commissariat A L'energie Atomique Substrat ou structure demontable et procede de realisation
JP2002353424A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4035065A (en) * 1975-09-24 1977-07-12 Nasa Lightweight reflector assembly
US4604519A (en) * 1983-05-13 1986-08-05 Rca Corporation Intensified charge coupled image sensor having an improved CCD support
US4891522A (en) * 1988-10-11 1990-01-02 Microtronics Associates, Inc. Modular multi-element high energy particle detector
US5266828A (en) * 1988-10-14 1993-11-30 Matsushita Electric Industrial Co., Ltd. Image sensors with an optical fiber array
JPH04348540A (ja) * 1991-05-27 1992-12-03 Sony Corp フリップチップボンダー
US5559504A (en) * 1993-01-08 1996-09-24 Kabushiki Kaisha Toshiba Surface shape sensor, identification device using this sensor, and protected system using this device
US6228686B1 (en) * 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5510273A (en) * 1995-04-03 1996-04-23 Xerox Corporation Process of mounting semiconductor chips in a full-width-array image
GB9521855D0 (en) * 1995-10-25 1996-01-03 Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuitry
US5748161A (en) * 1996-03-04 1998-05-05 Motorola, Inc. Integrated electro-optical package with independent menu bar
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
JP2000223419A (ja) * 1998-06-30 2000-08-11 Sony Corp 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
US6627478B2 (en) * 1999-05-24 2003-09-30 Tessera, Inc. Method of making a microelectronic assembly with multiple lead deformation using differential thermal expansion/contraction
US6387829B1 (en) * 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
JP4604307B2 (ja) * 2000-01-27 2011-01-05 ソニー株式会社 撮像装置とその製造方法及びカメラシステム
JP2002162652A (ja) * 2000-01-31 2002-06-07 Fujitsu Ltd シート状表示装置、樹脂球状体、及びマイクロカプセル
DE10004891C2 (de) * 2000-02-04 2002-10-31 Astrium Gmbh Fokalfläche und Detektor für optoelektronische Bildaufnahmesysteme, Herstellungsverfahren und optoelektronisches Bildaufnahmesystem
DE20006642U1 (de) * 2000-04-11 2000-08-17 Agilent Technologies Inc Optische Vorrichtung
US6791072B1 (en) * 2002-05-22 2004-09-14 National Semiconductor Corporation Method and apparatus for forming curved image sensor module
US6881943B1 (en) * 2002-10-28 2005-04-19 National Semiconductor Corporation Convex image sensor and method of forming the sensor
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254690A (ja) * 1994-01-26 1995-10-03 Commiss Energ Atom 半導体板形成方法
JPH10233352A (ja) * 1996-12-18 1998-09-02 Canon Inc 半導体部材の製造方法および半導体部材
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JPH11312811A (ja) * 1998-02-25 1999-11-09 Seiko Epson Corp 薄膜デバイスの剥離方法、薄膜デバイスの転写方法、薄膜デバイス、アクティブマトリクス基板および液晶表示装置
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法
JP2001332383A (ja) * 2000-03-17 2001-11-30 Seiko Epson Corp 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法
WO2001093325A1 (fr) * 2000-05-30 2001-12-06 Commissariat A L'energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP2002009291A (ja) * 2000-06-21 2002-01-11 Sharp Corp 半導体装置およびその製造方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2002182580A (ja) * 2000-12-15 2002-06-26 Sony Corp 素子の選択転写方法、画像表示装置の製造方法及び液晶表示装置の製造方法
JP2002231909A (ja) * 2001-01-31 2002-08-16 Canon Inc 薄膜半導体装置の製造方法
WO2002071475A1 (fr) * 2001-03-02 2002-09-12 Commissariat A L'energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
JP2002353424A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 基板装置の製造方法及び基板装置、電気光学装置の製造方法及び電気光学装置、並びに電子機器
WO2002084721A2 (fr) * 2001-04-13 2002-10-24 Commissariat A L'energie Atomique Substrat ou structure demontable et procede de realisation
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US8101466B2 (en) 2007-03-26 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and method for manufacturing SOI substrate
US8222117B2 (en) 2007-03-26 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and method for manufacturing SOI substrate
US9111997B2 (en) 2007-03-26 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and method for manufacturing SOI substrate
US8048728B2 (en) 2007-04-13 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing display device, and SOI substrate
US8748243B2 (en) 2007-04-13 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing display device, and SOI substrate
WO2011158438A1 (ja) * 2010-06-14 2011-12-22 シャープ株式会社 半導体装置の製造方法、及び表示装置の製造方法
US8951888B2 (en) 2010-06-14 2015-02-10 Sharp Kabushiki Kaisha Method for fabricating semiconductor device, and method for fabricating display device
KR101825141B1 (ko) * 2016-05-17 2018-02-02 연세대학교 산학협력단 전기적으로 변색 가능한 광자결정 구조의 반사형 디스플레이 소자 및 그 제조방법
US10203581B2 (en) 2016-05-17 2019-02-12 Industry-Academic Cooperation Foundation, Yonsei University Electrochromic photonic-crystal reflective display device and method of manufacturing the same

Also Published As

Publication number Publication date
US6759277B1 (en) 2004-07-06
US7791190B2 (en) 2010-09-07
US20040238851A1 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
JP2004260170A (ja) 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法
TWI581355B (zh) 轉置微元件的方法
TWI362547B (en) Peeling method and method for manufacturing display device using the peeling method
JP5547212B2 (ja) 半導体装置の製造方法
TWI360200B (en) A peelable adhesive medium
US20100003804A1 (en) Electronic Device and Method for Manufacturing Same
WO2018032621A1 (zh) 微元件的转移方法、装置及电子设备
JP2003345267A (ja) 表示装置及びその製造方法
US20210125847A1 (en) Transfer Head for Transferring Micro Element and Transferring Method of Micro Element
WO2016150120A1 (en) Flexible device and fabrication method thereof, display apparatus
TW201039297A (en) Method for isolating a flexible substrate from a carrier and method for fabricating an electric device
WO2018120765A1 (zh) 柔性面板的制作方法、柔性面板及显示装置
JP2007114788A (ja) ダミーガラス基板と表示装置の製造方法
US7592239B2 (en) Flexible single-crystal film and method of manufacturing the same
CN1720614A (zh) 制造显示器的方法
JP4566626B2 (ja) 半導体基板の分断方法および半導体チップの選択転写方法
JP2003234455A (ja) 電子デバイスの製造方法、電子デバイスおよび電子デバイス装置
CN110098145B (zh) 单晶硅薄膜及其制作方法
JP2009231533A (ja) 剥離方法、剥離装置および半導体装置の製造方法
JP2009537076A (ja) 絶縁体上半導体構造を形成するための方法
WO2021018037A1 (zh) 薄膜晶体管及其制备方法、生物识别器件、显示装置
US20110309467A1 (en) Semiconductor device and manufacturing method thereof
WO2008139898A1 (ja) 半導体装置の製造方法および半導体装置
CN1536419A (zh) 转印薄膜元件于塑料基板上及制造柔性显示器装置的方法
JP4043010B2 (ja) 薄膜形成装置および薄膜形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706