CN110098145B - 单晶硅薄膜及其制作方法 - Google Patents
单晶硅薄膜及其制作方法 Download PDFInfo
- Publication number
- CN110098145B CN110098145B CN201910264767.8A CN201910264767A CN110098145B CN 110098145 B CN110098145 B CN 110098145B CN 201910264767 A CN201910264767 A CN 201910264767A CN 110098145 B CN110098145 B CN 110098145B
- Authority
- CN
- China
- Prior art keywords
- silicon wafer
- thin film
- ion
- silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提出了单晶硅薄膜及其制作方法。该制作单晶硅薄膜的方法包括:在第一硅片的第一表面上离子注入形成离子层;在第二硅片的第二表面上热氧化形成氧化层;将第一硅片与第二硅片键合;对键合后的第一硅片与第二硅片进行退火处理,并剥离离子层;对剥离后的单晶硅进行研磨,以获得单晶硅薄膜。本发明所提出的制作方法,可实现在多种不同的衬底表面形成纳米级厚度的单晶硅薄膜,从而能解决单晶硅薄膜应用到玻璃衬底或柔性衬底上的技术难题,并且,该制作方法获得的单晶硅薄膜的迁移率可大于1000cm2/V·s。
Description
技术领域
本发明涉及半导体薄膜材料制作技术领域,具体的,本发明涉及单晶硅薄膜及其制作方法。
背景技术
现有显示产品的分辨率要求越来越高,对于半导体器件就需要更高的迁移率,尤其是电流驱动器件的迁移率提升,无论是有机发光二极管(OLED)还是微发光二极管(MicroLED),都是迁移率越高越好。另一个技术需求场景是,现有的屏幕驱动都是单独驱动的,无论是独立的集成电路(IC)还是直接放在显示面板(panel)的内部,都会占用显示空间和体积,一个主流方向是将驱动程序集成到panel内部,因此需要低功耗的半导体器件,也就要求足够高的迁移率,尤其是能达到现有硅基的半导体器件。
目前的薄膜半导体材料主要有,硅(Si)、氧化物(Oxide)和其他新型材料。其中,Oxide半导体材料的迁移率一般在几十以内,勉强可以对应低分辨率电流型器件的需求,而Si材料主要是非晶硅和低温多晶硅。现阶段的低温多晶硅的迁移率小于1,而无法应用于电流型器件,仅能应用在小尺寸的电流型器件,例如OLED或者Micro LED,当分辨率进一步提升或者尺寸增大时,也难以对应。为此非常有必要继续开发高迁移率薄膜技术。只有单晶硅才希望将迁移率提升到几百到上千的水平,但是大部分是体材料的单晶硅,而薄膜晶体管(TFT)器件所需的是薄膜材料,目前还没有一种能对应玻璃基的薄膜材料。
发明内容
本发明是基于发明人的下列发现而完成的:
本发明人在研究过程中,提出一种在硅衬底上制作出单晶硅薄膜的方法,将预先离子注入的一个硅片与另一个预先热氧化后的硅片进行键合,键合后再对两个硅片进行退火处理,由于注入的离子结合后会形成气体,可使离子注入层与硅片剥离开,从而可在玻璃、聚酰亚胺等材料的衬底上形成单晶硅薄膜。
有鉴于此,本发明的一个目的在于提出一种可在多种衬底表面形成纳米级厚度的单晶硅薄膜的制作方法。
在本发明的第一方面,本发明提出了一种制作单晶硅薄膜的方法。
根据本发明的实施例,所述方法包括:在第一硅片的第一表面上离子注入形成离子层;在第二硅片的第二表面上热氧化形成氧化层;将所述第一硅片与所述第二硅片键合;对所述键合后的所述第一硅片与所述第二硅片进行退火处理,并剥离所述离子层;对所述剥离后的单晶硅进行研磨,以获得所述单晶硅薄膜。
发明人经过研究发现,采用本发明实施例的制作方法,可实现在多种不同的衬底表面形成纳米级厚度的单晶硅薄膜,从而能解决单晶硅薄膜应用到玻璃衬底或柔性衬底上的技术难题,并且,该制作方法获得的单晶硅薄膜的迁移率可大于1000cm2/V·s。
另外,根据本发明上述实施例的制作方法,还可以具有如下附加的技术特征:
根据本发明的实施例,所述离子注入的离子包括H、O、He和N中的至少一种。
根据本发明的实施例,所述离子层的厚度小于1微米。
根据本发明的实施例,所述形成离子层的步骤包括:先对第一硅片的第一表面离子注入第一离子形成阻挡层,所述第一离子包括O和N中的至少一种;再对所述第一硅片的所述第一表面离子注入第二离子形成离子层,所述第二离子包括H和He中的至少一种。
根据本发明的实施例,所述热氧化为干氧方式和湿氧方式交替进行。
根据本发明的实施例,所述氧化层的厚度为100~500纳米。
根据本发明的实施例,在所述热氧化形成氧化层的步骤之后,所述方法进一步包括:在所述第二硅片的第四表面形成衬底,所述衬底由聚酰亚胺形成。
根据本发明的实施例,所述键合为阳极键合。
根据本发明的实施例,所述键合的步骤包括:将所述第一硅片的所述第一表面与所述第二硅片的所述第二表面键合。
根据本发明的实施例,所述键合的步骤包括:将所述第一硅片的第三表面与所述第二硅片的所述第二表面键合。
根据本发明的实施例,所述退火处理的温度为350~500摄氏度。
根据本发明的实施例,所述第一硅片和所述第二硅片的形状为长方形。
在本发明的第二方面,本发明提出了一种单晶硅薄膜。
根据本发明的实施例,所述单晶硅薄膜是通过上述的方法制作的。
发明人经过研究发现,本发明实施例的单晶硅薄膜,其可在聚酰亚胺、玻璃等衬底的表面制作而成,从而能在刚性或柔性的衬底上制作出该单晶硅薄膜,进一步实现单晶硅薄膜的迁移率大于1000cm2/V·s的技术效果。本领域技术人员能够理解的是,前面针对制作单晶硅薄膜的方法所描述的特征和优点,仍适用于该单晶硅薄膜,在此不再赘述。
另外,根据本发明上述实施例的单晶硅薄膜,还可以具有如下附加的技术特征:
根据本发明的实施例,单晶硅薄膜的厚度为50~100纳米。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述的方面结合下面附图对实施例的描述进行解释,其中:
图1是本发明一个实施例的制作单晶硅薄膜的方法流程示意图;
图2是本发明一个实施例的制作方法各步骤的示意图;
图3是本发明另一个实施例的制作方法步骤S100的示意图;
图4是本发明另一个实施例的带有衬底的第二硅片的截面结构示意图;
图5是本发明另一个实施例的制作方法各步骤的示意图;
图6是本发明另一个实施例的单晶硅薄膜的截面结构示意图;
图7是现有技术的硅片的切割和拼接示意图;
图8是本发明一个实施例的硅片的切割和拼接示意图。
附图标记
100 第一硅片
110 离子层
120 阻挡层
130 非离子层
200 第二硅片
220 氧化层
300 衬底
具体实施方式
下面详细描述本发明的实施例,本技术领域人员会理解,下面实施例旨在用于解释本发明,而不应视为对本发明的限制。除非特别说明,在下面实施例中没有明确描述具体技术或条件的,本领域技术人员可以按照本领域内的常用的技术或条件或按照产品说明书进行。
在本发明的一个方面,本发明提出了一种制作单晶硅薄膜的方法。根据本发明的实施例,参考图1,该制作方法包括:
S100:在第一硅片的第一表面上离子注入形成离子层。
在该步骤中,参考图2的(1),在第一硅片100的第一表面a上离子注入可以形成离子层110。如此,在后续退火过程中离子层110中的离子结合后会形成气体逸出,从而有利于离子层110与未离子注入的第一硅片100部分剥离。
在本发明的一些实施例中,离子注入的离子可选择H、O、He和N中的至少一种,具体例如H,如此,采用上述离子半径小且能量高的离子注入第一硅片100的第一表面a,如此,可以形成深度在1微米以内的离子层100。在本发明的一些实施例中,对于离子注入选择H离子的情况,离子层100的厚度可小于1微米,如此,深度在1微米以内的离子注入层的深度分布更小,从而使后续剥离后的表面更平坦,减小研磨量,且使成本更低。在一些具体示例中,可通过调节H离子的注入浓度,最终实现100nm以下的单晶硅薄膜。
根据本发明的实施例,离子注入的具体工艺参数,例如离子强度、离子浓度和注入时间等,本领域技术人员可根据离子注入的具体离子种类、注入深度等实际情况进行相应地选择和调整。在此不再赘述。
在本发明的另一些实施例中,步骤S100可包括:
S110:先对第一硅片的第一表面离子注入第一离子形成阻挡层。
在该步骤中,参考图3的(1-1),先对第一硅片100的第一表面a离子注入第一离子形成阻挡层120,且第一离子可包括O和N中的至少一种。由于H等离子半径小且能量高的离子注入深度分布较大,会造成后续剥离后的表面非常不平坦,从而造成研磨量和成本的增加。所以,可先向第一硅片100的第一表面a注入O或N等比H离子半径大的离子,其注入深度会更浅且更均匀,并且,O或N离子还能在注入区域与非注入区域的界面处与Si 反应形成SiO2或Si3N4的阻挡层120。
S120:再对第一硅片的第一表面离子注入第二离子形成离子层。
在该步骤中,参考图3的(1-2),再对第一硅片100的第一表面a离子注入第二离子形成离子层110,且第二离子包括H和He中的至少一种。如此,即使形成的离子层110的厚度大于1微米,在步骤S110形成的阻挡层120基础上,离子半径小且能量高的H离子形成的离子层110的注入深度分布更小,从而使后续剥离后的表面更平坦,进而使研磨量更小且成本更低。
S200:在第二硅片的第二表面上热氧化形成氧化层。
在该步骤中,参考图2的(2),在第二硅片200的第二表面c上热氧化形成氧化层220。在本发明的一些实施例中,氧化层220的厚度可以为100~500纳米,如此,上述厚度的SiO2形成的氧化层220能与Si更容易键合并形成一体。
在一些具体示例中,在完成步骤S200之后,参考图4,可进一步在第二硅片200的第四表面d形成衬底300,且衬底300可由聚酰亚胺(PI)形成。如此,在后续剥离步骤之后,可直接在衬底300的表面形成纳米级厚度的单晶硅薄膜,PI的引入可减少单晶硅薄膜在硅片上的应力,且能比较容易地粘合到玻璃基板上,从而应对后续载体是玻璃的刚性基板。
S300:将第一硅片与第二硅片键合。
在该步骤中,将步骤S100获得的第一硅片100与步骤S200获得的第二硅片200进行键合处理。如此,可使离子层110与另一个基底键合连接。在本发明的一些实施例中,键合处理可以为阳极键合的方式,如此,可使Si与SiO2之间的键合强度更强、且可使键合成一体的材料可耐候后续较高的加工温度而不会分离。
在本发明的一些实施例中,参考图2的(3),步骤S300具体可为,将第一硅片100的第一表面a与第二硅片200的第二表面c进行键合处理。如此,将第二硅片200的第二表面c上键合的离子层110作为单晶硅薄膜。
在本发明的另一些实施例中,参考图5的(3),步骤S300也可为,将第一硅片100的第三表面b与第二硅片200的第二表面c进行键合处理。如此,将第二硅片200的第二表面c上键合的非离子层130作为单晶硅薄膜,由于离子注入处理或多或少会对单晶硅薄膜造成损伤而容易产生缺陷,所以,键合在第二硅片200的第二表面c上的单晶硅薄膜是未经离子注入过的,从而可以保留单晶硅的特性,也能避免离子注入对单晶硅薄膜的损伤,从而使最终制作出的单晶硅薄膜的迁移率更高。
S400:对键合后的第一硅片与第二硅片进行退火处理,并剥离离子层。
在该步骤中,对步骤S300键合后的第一硅片100与第二硅片200,继续进行退火处理,如此,离子层110中的离子结合后在高温下会从离子层110逸出,从而可使离子层110与第一硅片100易剥离。并且,该步骤获得的产品可参考图2的(3)。
在本发明的一些实施例中,退火处理的温度为350~500摄氏度,如此,在上述退火温度下H2、O2、He和N2气体更容易从离子层110逸出,从而使离子层110与第一硅片100 更易剥离。
S500:对剥离后的单晶硅进行研磨,以获得单晶硅薄膜。
在该步骤中,由于步骤S400剥离后的单晶硅表面平坦性较差,需要进行化学和机械的研磨,从而使制作出的单晶硅薄膜的表面性能更好。
在本发明的一些实施例中,对于形成有聚酰亚胺的衬底300的情况,在步骤S500之前,可以先将剥离下来的带有单晶硅薄膜的聚酰亚胺的衬底300,其结构可以参考图6,贴合或层压到玻璃基板上,再进行化学机械的研磨,如此,可在玻璃基板上形成纳米级厚度的单晶硅薄膜。
在本发明的一些实施例中,为了实现柔性基板,还可直接在硅片的一个表面上离子注入厚度在1微米以内的离子层,再在硅片的同一表面上热氧化形成100~500纳米的氧化层,然后在氧化层远离离子层的表面涂覆一层PI并烘干后,继续进行退火并剥离,如此,可直接在柔性的PI衬底上形成单晶硅薄膜,从而应对后续载体是柔性基板的产品。
在本发明的一些实施例中,第一硅片100和第二硅片200的形状可以为长方形。如此,相对于常见的圆形(图7中箭头为切割方向)、六角型(其材料浪费率为14%)和四边形(其材料浪费率为37%),可以将如图8所示的硅锭沿着长轴切割成长方形的硅片,再将相同或相似尺寸的硅片进行拼接,从而可具有更大的拼接单元和拼接密合度,进而能提升硅材料的利用率,也就使制作出的单晶硅薄膜的成本更低。
综上所述,根据本发明的实施例,本发明提出了一种制作方法,可实现在多种不同的衬底表面形成纳米级厚度的单晶硅薄膜,从而能解决单晶硅薄膜应用到玻璃衬底或柔性衬底上的技术难题,并且,该制作方法获得的单晶硅薄膜的迁移率可大于1000cm2/V·s。
在本发明的另一个方面,本发明提出了一种单晶硅薄膜。根据本发明的实施例,该单晶硅薄膜是通过上述的方法制作的。
在本发明的一些实施例中,单晶硅薄膜的厚度可以为50~100纳米,如此,在多种不同基底上形成的上述纳米级厚度的单晶硅薄膜,可具有更高的迁移率。
综上所述,根据本发明的实施例,本发明提出了一种单晶硅薄膜,其可在聚酰亚胺、玻璃等衬底的表面制作而成,从而能在刚性或柔性的衬底上制作出该单晶硅薄膜,进一步实现单晶硅薄膜的迁移率大于1000cm2/V·s的技术效果。本领域技术人员能够理解的是,前面针对制作单晶硅薄膜的方法所描述的特征和优点,仍适用于该单晶硅薄膜,在此不再赘述。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (12)
1.一种制作单晶硅薄膜的方法,其特征在于,包括:
在第一硅片的第一表面上离子注入形成离子层;
在第二硅片的第二表面上热氧化形成氧化层;
将所述第一硅片与所述第二硅片键合;
对所述键合后的所述第一硅片与所述第二硅片进行退火处理,并剥离所述离子层;
对所述剥离后的单晶硅进行研磨,以获得所述单晶硅薄膜,
形成所述离子层之前,先对所述第一硅片的所述第一表面离子注入第一离子,以在所述第一硅片的一定深度处形成阻挡层,所述第一离子包括O和N中的至少一种;
对所述第一硅片的所述第一表面离子注入第二离子形成离子层,所述离子层位于所述阻挡层朝向所述第一表面一侧,所述第二离子包括H和He中的至少一种。
2.根据权利要求1所述的方法,其特征在于,所述离子层的厚度小于1微米。
3.根据权利要求1所述的方法,其特征在于,所述热氧化为干氧方式和湿氧方式交替进行。
4.根据权利要求1所述的方法,其特征在于,所述氧化层的厚度为100~500纳米。
5.根据权利要求1所述的方法,其特征在于,在所述热氧化形成氧化层的步骤之后,所述方法进一步包括:
在所述第二硅片的第四表面形成衬底,所述衬底由聚酰亚胺形成。
6.根据权利要求1所述的方法,其特征在于,所述键合为阳极键合。
7.根据权利要求1所述的方法,其特征在于,所述键合的步骤包括:
将所述第一硅片的所述第一表面与所述第二硅片的所述第二表面键合。
8.根据权利要求1所述的方法,其特征在于,所述键合的步骤包括:
将所述第一硅片的第三表面与所述第二硅片的所述第二表面键合。
9.根据权利要求1所述的方法,其特征在于,所述退火处理的温度为350~500摄氏度。
10.根据权利要求1所述的方法,其特征在于,所述第一硅片和所述第二硅片的形状为长方形。
11.一种单晶硅薄膜,其特征在于,通过权利要求1~10中任一项所述的方法制作的。
12.根据权利要求11所述的单晶硅薄膜,其特征在于,所述单晶硅薄膜的厚度为50~100纳米。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910264767.8A CN110098145B (zh) | 2019-04-03 | 2019-04-03 | 单晶硅薄膜及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910264767.8A CN110098145B (zh) | 2019-04-03 | 2019-04-03 | 单晶硅薄膜及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110098145A CN110098145A (zh) | 2019-08-06 |
CN110098145B true CN110098145B (zh) | 2021-08-17 |
Family
ID=67444277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910264767.8A Active CN110098145B (zh) | 2019-04-03 | 2019-04-03 | 单晶硅薄膜及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110098145B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111477543A (zh) * | 2020-04-23 | 2020-07-31 | 济南晶正电子科技有限公司 | 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板 |
CN111624460B (zh) * | 2020-06-28 | 2022-10-21 | 西安奕斯伟材料科技有限公司 | 一种单晶硅缺陷分布区域的检测方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG161151A1 (en) * | 2008-10-22 | 2010-05-27 | Semiconductor Energy Lab | Soi substrate and method for manufacturing the same |
CN101789466B (zh) * | 2010-02-10 | 2011-12-07 | 上海理工大学 | 太阳能电池制作方法 |
CN102543834A (zh) * | 2012-02-14 | 2012-07-04 | 上海先进半导体制造股份有限公司 | 绝缘层上的半导体结构及其制造方法 |
CN105957831A (zh) * | 2016-07-06 | 2016-09-21 | 中国科学院上海微系统与信息技术研究所 | 一种用于制造支撑衬底上的单晶材料薄层结构的方法 |
CN107195534B (zh) * | 2017-05-24 | 2021-04-13 | 中国科学院上海微系统与信息技术研究所 | Ge复合衬底、衬底外延结构及其制备方法 |
-
2019
- 2019-04-03 CN CN201910264767.8A patent/CN110098145B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110098145A (zh) | 2019-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI767788B (zh) | 工程基板結構 | |
JP5374494B2 (ja) | ガラスを主成分とする基板の製造方法および該基板を採用した装置 | |
US8372728B2 (en) | Process for fabricating a multilayer structure with trimming using thermo-mechanical effects | |
JP5349291B2 (ja) | 結晶ドナーからへき開されたドニー層を使用して厚膜および薄膜デバイスを製造するシステムおよび方法 | |
JP5296281B2 (ja) | 脆弱化された基板およびそのような基板の製造方法 | |
US8557679B2 (en) | Oxygen plasma conversion process for preparing a surface for bonding | |
CN100435278C (zh) | 具有受控机械强度的可拆除基片及其生产方法 | |
US7713369B2 (en) | Detachable substrate or detachable structure and method for the production thereof | |
KR101291956B1 (ko) | 증착된 장벽층을 구비한 유리 절연체 상의 반도체 | |
JP2006049911A (ja) | 単層および多層の単結晶シリコンおよびシリコンデバイスをプラスチック上に犠牲ガラスを用いて製造する方法 | |
KR20070065235A (ko) | 개선된 이온 주입 공정을 이용하여 제조된 반도체 온글래스 절연체 | |
CN101836298A (zh) | 超薄单晶半导体tft及其制造工艺 | |
JP5890904B2 (ja) | 機械的に柔軟なシリコン基板の製造方法 | |
WO2007111008A1 (ja) | 半導体素子の転写方法及び半導体装置の製造方法並びに半導体装置 | |
JP2009516929A (ja) | ガラス絶縁体上の大面積半導体 | |
US8951887B2 (en) | Process for fabricating a semiconductor structure employing a temporary bond | |
CN110098145B (zh) | 单晶硅薄膜及其制作方法 | |
JP2005505935A (ja) | 超小型構成部品を含む薄膜層を製造するための方法 | |
JP2003249631A (ja) | 半導体基板の製造方法および半導体基板ならびに半導体装置 | |
US20140308801A1 (en) | Anything on Glass | |
JP2961522B2 (ja) | 半導体電子素子用基板およびその製造方法 | |
US9082716B2 (en) | Method of manufacturing semiconductor device | |
JP2000150379A (ja) | 結晶質半導体層を有する積層体の製造方法 | |
US20230377935A1 (en) | Temporary bonding method | |
JP4959552B2 (ja) | 可撓性単結晶フィルム及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |