JP5349291B2 - 結晶ドナーからへき開されたドニー層を使用して厚膜および薄膜デバイスを製造するシステムおよび方法 - Google Patents

Description

本発明は一般に、膜デバイス製造の分野に関する。本発明は特に、結晶ドナーからへき開されたドニー層を使用した厚膜および薄膜デバイスを製造するシステムおよび方法に向けられている。

本出願は、参照としてその全体が本明細書に組み込まれる、２００６年４月７日に出願された米国特許非仮出願第１１／４００，６６８号、「Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｔｈｉｃｋ ａｎｄ Ｔｈｉｎ Ｆｉｌｍ Ｄｅｖｉｃｅｓ Ｕｓｉｎｇ ａ Ｄｏｎｅｅ Ｌａｙｅｒ Ｃｌｅａｖｅｄ Ｆｒｏｍ ａ Ｃｒｙｓｔａｌｌｉｎｅ Ｄｏｎｏｒ」の優先権の利益を主張するものである。

我々が使用する電子デバイスの性能を犠牲にせずに、そのサイズ、重さ、およびコストを低減することは絶えず存在する必要性と要望である。一部の例だけを挙げてもディスプレイ、電子機器、センサおよび光学コンポーネントなどの広範なデバイスが、高耐久性、軽量、携帯、小型フォームファクタ、低消費電力、および低コストのデバイスを製造する方法論から恩恵をこうむるであろう。さらに、これらのデバイスを物理的に可撓的に、かつ／または順応的に製造できれば、新しい斬新な市場と機会が取り組まれ、切り開かれるであろう。

これらのニーズに対処するため、これまでの取り組み方は新しく、斬新で費用のかかる技術を開発することによりこれらのデバイスを実現することを試みてきた。これらは、可撓性基板のポリマー／プラスチック・フォイルおよび金属フォイルを使用できるように、製造工程のパラメータを適応させることを試みた。しかし、ポリマー／プラスチックでは、製造中に基板がさらされる最高温度が厳しく制限される。金属フォイルはこの温度制限は免れるが、デバイスの性能を低下させる多くの他の問題に悩まされる。デバイスの性能よりも基板の選択の幅に適合するように製造工程のパラメータを適応させる結果、デバイスは理想的なものとはならなかった。

前述のニーズを満たす要望に加えて、シリコン・オン・インシュレータ（ＳＯＩ）およびその他の種類の半導体材料オン・インシュレータ（ＳＭＯＩ）のウエーハはエレクトロニクス産業における次世代テクノロジーにとって集中的な調査と関心の主題である。ＳＭＯＩ技術は次世代テクノロジーを可能にする鍵となる多くの恩恵をもたらす。ＳＭＯＩウエーハは以下のような多くの用途にとって有益である。特に、
・例えばメモリ、高速プロセッサおよびサーバ、ビデオ会議システム、直接映画配信およびディスプレイなどの高帯域幅電子機器；
・例えば携帯用コンピュータ、携帯電話、電子手帳、時計、ＰＤＡなどの低電圧、低電力ＣＭＯＳ；
・例えば自動制御、電源スイッチ、ディスプレイおよびオーディオの電源などの高電圧、高電力デバイス；および、
・他の用途、例えばスマートセンサおよびコントローラ、ＭＥＭＳ、光エレクトロニクス、放射線硬化デバイス、スマートパワー回路およびイントリンシック・ゲッタリング層である。

半導体層の厚さと絶縁体の厚さに応じて、ＳＭＯＩ技術はさらに薄体ＣＭＯＳ、完全空乏型ＣＭＯＳ、部分空乏型ＣＭＯＳ、バイポーラ電源などの範疇に区分できる。現在は、国際半導体技術ロードマップ（www.itrs.net）は、２０１１年頃には薄体ＣＭＯＳ（シリコン層の厚さが１０ｎｍ未満）を有する必要があるものと予測している。

その上、ＳＭＯＩ基板は現在、不透明な基板、不透明基板を有するＳＯＩ、不透明基板を有するゲルマニウム・オン・インシュレータ、透明基板を有するシリコン・オンサファイア、および不透明基板を有するシリコン−ゲルマニウム・オン・インシュレータを含む多くの異なる趣向で製造されている。変形形態は可視光線に対して不透過性、または透過性であってもよい。バックリットディスプレイ、マイクロディスプレイ、ヘッドマウントディスプレイなどのある用途では、バックライトが透過するための透明基板が必要である。これに対して、主流の電子機器は通常不透明基板を使用している。

ＳＭＯＩウエーハは低い表面粗さ、低い欠陥密度、絶縁体層内の低いピンホール密度、高い絶縁破壊電界、低い界面気泡密度、半導体膜層内の低い金属汚染物、および低い酸素含有量を有する必要がある。さらに、より広範に産業界に受け入れられるため、ＳＭＯＩウエーハは従来のバルクシリコンウエーハよりもコストを大幅に低減し、僅かな割増価格しか要求しないことが必要である。残念なことに、製造中のほとんどのＳＭＯＩ技術はあまりにも特殊であり、したがって、そうでなければＳＭＯＩ技術が受け入れられる筈の市場区分全体に供給するには高価すぎる。

１つの態様では、本発明はデバイス構造の製造方法に向けられている。方法は第１の表面と、前記第１の表面とほぼ平行な第１のへき開面とを有し、第１の表面と第１のへき開面との間に第１のドニー層を画定するようにする結晶ドナーを準備するステップを含む。少なくとも１つのデバイスは、デバイスが第１のドニー層とモノリシックになるように第１の表面上に製造される。少なくとも１つのデバイスは、電子式、光電子式、または光学式のいずれか１つである。第１のドニー層はこれを結晶ドナーから遊離させるために結晶ドナーからへき開される。

別の態様では、本発明は後に超小型電子素子をその上に製造する半導体下地基板の製造方法に向けられている。この方法は、表面と、表面とほぼ平行なへき開面とを有し、表面とへき開面との間にドニー層を画定するようにする雲母状／ラメラ状結晶ドナーを準備するステップを含む。表面と向き合うヘテロエピタキシャル層が形成される。ヘテロエピタキシャル層は、後に超小型電子素子をその上に製造するように構成される。ドニー層は、前記雲母状／ラメラ状結晶ドナーからドニー層を遊離するように雲母状／ラメラ状結晶ドナーからへき開される。

さらなる態様では、本発明は、複数のドニー層を有する少なくとも１つの結晶ドナーから、各々がデバイス層を有する電子構造を製造するシステムに向けられている。このシステムは、細長いハンドルを繰り出すための第１のロールを備える。少なくとも１つの結晶ドナーが第１のロールの下流に位置している。少なくとも１つの結晶ドナーは複数のドニー層を含む。ドニー層貼着装置は第１のロールの下流に作用的に配置され、複数のドニー層の各々を細長いハンドルに互いに連続的に貼着するために作用的に構成される。ドニー層へき開装置はドニー層貼着装置に対して作用的に配置され、複数のドニー層の各々を結晶ドナーから互いに連続的にへき開するように作用的に構成される。

さらに別の態様では、本発明はデバイス構造に向けられている。デバイス構造は、第１のへき開面と、第１のへき開面から間隔を置いた第２の表のへき開面とを有する第１のへき開結晶ドニー層を含む第１のコンポーネント層を備える。第１のへき開面と向き合う第１のデバイス層は、第１のへき開結晶ドニー層とモノリシックになるように形成される。第１のデバイス層は電子式、光電子式、および光学式の少なくとも１つである。

本発明を説明する目的で、図面は本発明の１つまたは複数の実施形態の表示を含む。しかし、本発明は図示した正確な構成および手段に限定されるものではないことを理解されたい。

Ａ．デバイス構造
次に図面を参照すると、図１は本開示によって製造されたデバイス構造１００を示す。高レベルでは、デバイス構造００は結晶「ドニー」層１０４と、「デバイス」層１０８と、「ハンドル」１１２とを備える。以下に詳細に記載するように、ドニー層１０４は、少なくとも１つのへき開されたドニー層を、より一般的には、本質的に２つ以上のドニー層を提供することができる結晶材料の塊である結晶「ドナー」（図２Ａのドナー２００を参照）からへき開された結晶層である。本開示はその最も広義において、その原子構造が結晶であること、およびデバイス構造１００などのデバイス構造を作製するために使用されるのに適した結晶面１１６などの結晶面を付与するためにへき開されてもよいこと以外にはドナーに対していかなる限定も行わない。ドナーは自然に出現する鉱物、または人工的に製造される実質的にいかなる結晶塊であってもよい。

本発明者によって現在使用されるドナー塊の２つの等級には、ドナー塊が比較的脆弱なへき開面によって画定される複数の薄板状シートから製造される雲母状およびラメラ状の等級がある。雲母状とラメラ状の等級は互いに極めて類似している。主な相違点は、雲母状の等級の結晶構造がラメラ状の等級よりも小さいことである。これらの等級は極めて類似しているので、本開示および添付の特許請求の範囲は「雲母状／ラメラ状」という用語を、本開示の文脈では双方とも互いにほとんど分離できないことを表すために「スーパー」等級として用いる。ドニー層１０４を付与するドナーに適した材料の部分的リストが、２００５年４月８日に出願された米国特許仮出願第６０／６６９、２４０号明細書「Ｎｏｖｅｌ Ｍｅｔｈｏｄ Ａｎｄ Ｕｓｅｓ Ｏｆ Ｔｒａｎｓｆｅｒｒｅｄ Ｔｈｉｎ Ｃｒｙｓｔａｌｌｉｎｅ Ｆｉｌｍｓ」（以下、「’２４０号出願」）に記載されており、この明細書は本開示に元来開示されているかのように参照として全体が本明細書に組み込まれている。

デバイス層１０８は、例えば特に、ダイオード、トランジスタ、エレクトロルミネセンス・デバイス、およびエネルギー感知デバイスなどの公知の、または今後開発される実質的にいかなる種類の１つまたは複数の電子、光電子、および／または光学デバイス１２０も含むことができる。当業者は容易に理解するように、デバイス層１０８は典型的には導体、（必要に応じてドープされた）半導体、透明、不透明、反射性、屈折性、フィルタリング、エネルギー感知、および／または絶縁性などの、表面１１６に向き合うバリア層の様々な層の集塊であり、ドニー層１０４とモノリシックに形成される。まさに、電子および光電子用途の文脈では、デバイス層１０８は、各々が機能的な電気、光学および／または光電子デバイス１２０を含む１つまたは複数のデバイス副層（図示せず）と、各々が電気デバイスを互いに、および／またはデバイス構造１００の外部の他のデバイスと接続するための配線を含む１つまたは複数の配線副層（図示せず）とを含んでいてもよい。それに加えて、当業者はこの開示全体を読んだ後には、デバイス層１０８が、図１２Ａから図１６Ｄに関連して以下に記載するシリコン・オン・インシュレータ（ＳＩＯ）および半導体材料オン・インシュレータ（ＳＭＯＩ）層を含んでもよいことを理解する。その結果、当業者はデバイス構造１００を、特にディスプレイ、マイクロプロセッサ、照明器具およびエネルギーセンサを含む極めて多様なあらゆるデバイスの製造に使用できることを容易に理解する。上記の背景技術の項目、および’２４０号出願はデバイス構造１００用の確かにすべてではないがより多くの用途を列挙している。

ハンドル１１２はへき開によってモノリシックのドニー層１０４／デバイス層１０８をドナーから遊離させる際のバッキング基板またはプラットフォームの機能を果たす。ハンドル１１２は、デバイス構造１００と適応する広範な多様な材料のいずれかから製造され、そうでなければこれを含む。例えば、ハンドル１１２は特に有機ポリマー、無機ポリマー、有機金属ポリマー、有機／無機混合ポリマー、ケイ酸、金属、紙、ガラスおよび／または繊維から製造されるものでよい。ハンドル１１２は比較的剛性でも可撓性でもよい。ハンドル１１２が可撓性である場合は、以下に詳細に記載するように、これをロールツーロール工程で使用できる。’２４０号出願はハンドル１１２用に／ハンドル１１２内で使用できる多くの材料の幾つかを列挙している。環境に応じて、ハンドル１１２は、切り離すべき（堆積膜の典型的な意味での）表面欠陥がない場合でも分離層の機能を果たすことができる。

図２Ａ〜２Ｄおよび図３は、図１のデバイス構造１００を製造するために使用できる本開示の方法３００を図示し、説明している。（図面を参照して本開示を読み易くするため、参照符号は参照する要素を含む図面の番号で始まる。例外は、図１の同様の要素が図２Ａ〜２Ｄでも同じ符号で繰り返されることである。）方法３００は、図２Ａに示すような適切な結晶ドナー２００を準備するステップ３０５で開始され得る。この場合も、結晶ドナー２００は、ドニー層１０４（図１をも参照）などの少なくとも１つのドニー層を付与するためにへき開されることができる実質的にいかなる結晶塊でもよい。ステップ３０５でドナー２００を準備するためには、一般に例えばドニー層１０４などのドニー層（１つまたは複数）を遊離させる際に使用されるへき開面（１つまたは複数）の強度が保証され、ドナーからドニー層（１つまたは複数）をへき開するために利用されるステップが計画される必要がある。

ステップ３１０で、図２Ｂに示すように、デバイス層１０８は、ドニー層１０４の表面１１６でもあるドナー２００の自由表面２０４に向き合うように、かつ、ドニー層とモノリシックになるように製造される。当業者が明確に理解するように、実際はステップ３１０は、機能デバイス（１つまたは複数）１２０を作製するために必要な手順（１つまたは複数）で実行される膜／層の形成（成長、蒸着、コーティングなど）ドーピング、酸化、除去（エッチング、アブレーションなど）ステップのいずれか１つまたは複数を含む幾つかのサブステップを含む。当業者は、ステップ３１０で利用される工程および手段はあまりにも変化に富んでいるので、このステップをこれ以上詳細に記載することは実際的ではないことを容易に理解するであろう。すなわち、これらの工程と手段とは当技術分野で広く普及しているので、これ以上の詳細は不要である。

ステップ３１０でハンドル１１２をデバイス層に貼着し易くするため、および／またはその他の何らかの理由で望ましいバリア層、平坦化層および／またはその他のいずれかの層（図示せず）を含めてデバイス層１０８が製造された後、次いでステップ３１５で、図２Ｃに示すようにデバイス層にハンドルを貼着することができる。ハンドル１１２をデバイス層１０８に貼着するには多くの様式がある。それらの様式には、エポキシ、接着剤、室温加硫、シリコーン、ウレタンなどを使用した化学結合が含まれる。これらの化学物質はプラズマ、光線（紫外光および赤外光を含む）、熱、圧力、嫌気的環境などを利用して硬化／活性化されることができる。結合は例えば化学物質、活性化プラズマ処理、真空工程などを使用した表面処置で開始することもできる。貼着工程にはさらに、マイクロ波、陽極、融着、接着、共融、レジスト、はんだ、熱圧着および／または低温ガラスなどのその他の結合技法も含まれる。当業者は、これらのリストは例示的なものであり、限定的ではないことを容易に理解するであろう。

ハンドル１１２がデバイス層１０８に適切に固着された後、ステップ３２０で、ドナーの結晶材料に適したいずれかのへき開工程および手段を利用して、結晶ドニー層１０４を（矢印２０８で示すように）ドナー２００から遊離させることができる。へき開は、ドナー２００のへき開面２１２のいずれか１つなどの材料の自然結晶面に沿って材料を分離する工程である。自然面に沿った分離によって、材料の原子構造の規則性により、可能な最もクリーンな表面が生成される。へき開された表面は本質的に、原子レベルの平滑さのため完全に平滑である。これに関連して、必要ならばドニー層１０４が平坦化層、すなわち表面粗さが低い層として作用することもできる。’２４０号出願は、ステップ３２０でドニー層１０４をドナーから遊離させるために使用できる幾つかのへき開方法および手段を記載している。これらも網羅的なものではなく、例示的なものであるに過ぎない。

へき開に続いて、デバイス構造１００は当技術分野でよく知られている方法および手段を用いて最終製品を作製するためにさらに処理、または使用される。さらなる処理には特に、ドニー層１０４のへき開されたばかりの表面２１６上に第２のデバイス層（図示せず）を製造するステップ、へき開されたばかりの表面上に１つまたは複数のバリア層（図示せず）を形成するステップ、またはドニー層を除去しハンドル１１２とは反対側のデバイス層１０８の側でさらに処理／製造するステップが含まれ得る。当業者は電子構造にさらなる多様な処理が施されることを容易に理解するであろう。すべての処理が完了した後、デバイス構造１００を、同じドニー層１０４上で並行して作製され、パッケージされ、または最終製品を作製する際にその他の態様で使用され得たその他のデバイス構造（図示せず）から分離、例えばダイシングすることができる。デバイス構造１００の後処理の種類は多く、それぞれが関連分野の通常の技術の範囲内である。

ドナー２００用に使用される幾つかの結晶塊には、各々のへき開面２１２をへき開前に脆弱にする必要があり得ることに留意されたい。各へき開面２１２を脆弱化するため、へき開動作の促進／迅速化を補助するため、へき開中、またはへき開の開始前にドナー２００に応力、歪み、せん断、張力、およびその他の形態の機械的、化学的、電気的、放射線による処置を施してもよい。この処置は、流動的、時間変化、空間変化または連続的なものでよく、１回、または複数回行ってもよく、または処置に適合するように、基本的にドナー２００の選択からへき開ステップ３２０までのどの時点での段階で行ってもよい。’２４０号出願はこれらの処置の幾つかをより詳細に記載し、図示している。

図４Ａは本開示により製造された代替デバイス構造４００を示す。図１のデバイス構造１００はドナーからドニー層１０４をへき開する前に掲載されたデバイス層１０８を有していたのに対して、図４Ａのデバイス構造４００を作製する第１のステップは基本的に、ハンドル４０４を結晶ドナー４１２（図４Ｂ）のドニー層４０８に貼着するステップ、およびデバイス層４２０をその上に製造するのに適する結晶面４１６を作製する（図４Ａ）ためにドニー層（およびハンドル）を結晶ドナー（図４Ｃ）から遊離させるステップである。ドナー４１２、ハンドル４０４、およびデバイス層４２０は、図１〜３に関連して前述したドナー２００、ハンドル１１２、およびデバイス層１０８とそれぞれ同じでよい。それに加えて、例えばへき開面脆弱化処置などのデバイス４００を作製するために用いられる工程および手段、ハンドル４０４をドニー層４０８に貼着するための工程および手段、ドニー層をドナー４１２から遊離させるための工程および手段、ならびにデバイス層４２０を製造するための工程および手段は図１〜３に関連して前述したそれらの工程および手段と同じでよい。この場合も、特に前述し、参照として本明細書に組み込まれている’２４０号出願の記載されている工程および方法は例示的なものであり、限定的なものではない。

次に図５を参照すると、この図は、ハンドル１１２を貼着し、ドナーからドニー層１０４をへき開する前にデバイス層１０８が形成される、図１〜３のデバイス構造１００を製造するために使用できるロールツーロール（Ｒ２Ｒ）システム５００を示す。Ｒ２Ｒシステム５００は、各結晶ドナー５１６の自由表面５１２上のデバイス層５０８を製造するために作用的に構成されたデバイス−層製造装置５０４を含むことができる。この場合も、各デバイス層５０８は図１〜３のデバイス層１０８でよい。その結果、デバイス−層製造装置５０４は、例えば堆積／成長チャンバ、エッチングチャンバ、アブレーションチャンバ、コーティングチャンバ、化学的−機械的研磨装置など、各デバイス層５０８を製造するために必要な１つまたは複数のいずれかの処理ステーション５２０を含むことができる。各結晶ドナー５１６は図２Ａ〜２Ｄ、および図３のドナー２００と同じものでよく、したがって実質的にいかなる結晶材料でもよいが、この実施例では各ドナーはフッ素雲母、フッ素金雲母（ＫＭｇ_３（ＡｌＳｉ_３Ｏ_１０）Ｆ_２）の薄板状シートの塊である。フッ素金雲母は薄板状シート間に比較的非常に脆弱なへき開面を有しており、したがってへき開面を脆弱化するための何らかの有効な処置は必要ない。しかし、１つまたは複数のへき開脆弱化処置が必要ならば、処理ステーション５２０の上流、下流、および／または間に対応する処置ステーション（１つまたは複数）を設けることも可能であろう。

この実施例では各ドナー５１６はフッ素金雲母の塊を含む何十枚、何百枚、または何千枚の薄板状シートであるため、デバイス層製造装置５０４は、処理ステーション５２０の間で（またはステーション内で）ドナー５１６を移動するために、この場合はベルト式コンベヤ５２４であるコンベヤを含んでいてもよい。勿論、ベルト式コンベヤ５２４の代替実施形態および処理ステーション５２０の直線的配置を用いてもよい。例えば、この構成の代わりに１つまたは複数のフレキシブルな製造ステーション、および対応するロボットアーム（１つまたは複数）、またはその他の搬送手段を使用してもよい。図示した構成は、ドナーの組成が対応する複数のドニー層５２８を供給するための単一のドナーを複数回へき開できる多重の薄板状であるため、ドナー５１６がリサイクル可能であることを示すために便宜的に示したものである。

Ｒ２Ｒシステム５００は、互いに連結されて可撓性連鎖を形成する一連の比較的剛性のセブメント（図示せず）を含む、いずれかの適宜の可撓性材料からなるものでよい可撓性ハンドル５３６を繰り出す繰り出しリール５３２をも含むことができる。Ｒ２Ｒシステム５００はさらに、それぞれ、各ドニー層５２８（および対応するデバイス層５０８）を可撓性ハンドル５３６に貼着し、そのドニー層を対応するドナー５１６からへき開するためのドニー層貼着装置５４０とドニー層へき開装置５４４とを含む。当業者が容易に理解するように、貼着装置５４０は、デバイス層１０８へのハンドル１１２の貼着に関連して図１〜３に関して前述したどの工程を利用してもよい。同様に、へき開装置５４４が図１〜３に関連して前述し、’２４０号出願により詳細に記載されているどのへき開工程を利用してもよいことを当業者は容易に理解するであろう。貼着装置５４０およびへき開装置５４４は互いに緊密に連係して動作することに留意されたい。例えば、各ドニー層５２８がへき開され、対応するデバイス層５０８がへき開工程によってハンドル５３６に貼着されるように強制的に接触する工程を実施することが考えられる。その実施例は、へき開の前に各デバイス層５０８および／またはハンドル５３６に粘着層を備え、かつ、デバイス層を強制的に（図５の）上方に押し上げるレーザブレードによって各ドニー層５２８がへき開されることにより、粘着性によってモノリシックなデバイス層／ドニー層構造がハンドルに接着する工程である。

デバイス層５０８とドニー層５２８とが可撓性ハンドル５３６に貼着され、対応するそれぞれのドナー５１６から遊離された後、可撓性ハンドルおよびデバイス層とドニー層（すなわち「完成した」デバイス構造５４８）とは巻取りリール５５２によって巻き取ることができる。巻取りリール５５２が一杯になると、これはさらなる処理または取扱いのために別の作業領域に移送されてもよい。あるいは、電子構造が１つまたは複数の追加の処理および／または取扱いステーションに直接送られてもよい。当業者は容易に理解するように、Ｒ２Ｒシステム５００は、本開示のデバイス構造１００、５４８を作製する工程に含まれる広義の概念の幾つかを説明するために提示されたものである。勿論、多くの可能な変形形態がある。

加えて、図４Ａ〜Ｄのデバイス構造４００と同様の電子構造、すなわち、デバイス層（４２０）を製造する前に、結晶ドナー（４１２）からへき開されたドニー層（４０８）を有する電子構造を作製するシステムに適応するようにＲ２Ｒシステム５００を修正する必要があることを当業者は容易に理解するであろう。この場合、対応するデバイス層（５０８）を製造する前にドニー層（５２８）を遊離させることができるように、貼着装置５４０およびへき開装置５４４をデバイス層製造装置５０４の上流に移動することもできよう。次いで、各デバイス層（５０８）が対応するそれぞれのドニー層（５２８）および可撓性ハンドル５３６の一部とモノリシックになるようにデバイス層を製造するために、デバイス層製造装置５０４を修正することができよう。処理ステーション５２０の種類（１つまたは複数）に応じて、デバイス層（５０８）を製造する前に、デバイス層の自由表面（５１２）が異なる向き、例えば図５に関して下方にではなく上方に面するようにドニー層（５２８）の向きを変えることが望ましいこともある。

本開示のデバイス構造がＲ２Ｒを使用して、またはバッチ工程などのその他の工程を利用して製造されるかに関わりなく、ドナー、移送される結晶膜および「完成した」電子構造がとる幾何形状には無限の数があることを当業者は容易に理解するであろう。例えば、これらの各品目は正方形、長方形、三角形、六角形、またはその他のほとんどすべての幾何形状のものでもよく、それらうちのあるものはドナーとして使用される下層の結晶の自然な形状に直に関連していてもよく、あるものは関連していなくてもよい。関連していない場合は、形状は、自然のへき開面から少なくともある程度逸れる経路に沿って構造を切断し、またはその他の様式で成形した結果でよい。

例えば図１および４Ａのそれぞれのデバイス構造１００、４００のいずれかの、本開示により製造された所定の電子構造の形状および機能性に応じて、複数のこのような構造を、互いに並行して相互作用および／または動作するように集塊構造になるように配置し、かつ機能的に、例えば電気的および／または光学的に相互接続してもよい。図６はこのような集塊構造６００を示す。図６は、図示したよりも多くの集塊構造を有してもよい集塊構造６００の６つのデバイス構造６０４Ａ〜Ｆを示す。各デバイス構造６０４Ａ〜Ｆは図１の「後へき開デバイス層」型（１００）でもよく、図４Ａの「前へき開デバイス層」型（４００）でもよい。集塊構造６００では、デバイス構造６０４Ａ〜Ｆは双方とも３層に積層され、並置される。各デバイス構造６０４Ａ〜Ｆはその製造様式に応じて様々な順序で積層されたドニー層６０８、デバイス層６１２、およびハンドル６１６を含んでいてもよい。

積層は、例えば同様のデバイス構造の複数の層、例えば異なるカラーのピクセルアレイ層を作製するため、異なってはいるが連携する複数の層、例えばエレクトロルミネセンス層とアクティブバックプレーンを作製するため、または同様でありかつ連携する電子構造を含む複数の層、例えばエレクトロルミネセンス・デバイス層およびアクティブバックプレーンと連携する異なるカラーのピクセル層を作製するために利用できる。配列の配置は、並列デバイス構造が機能的に同様である場合は典型的には「タイリング」と言われ、並列デバイス構造が機能的に異なる場合は「貼着」と言われることに留意されたい。当業者は積層、タイリングおよび／または貼着を使用できる状況を容易に理解するであろう。これに関連して、積層された集塊構造、例えば構造６００の設計者は、各ハンドル６１６、デバイス層６１２、およびドニー層６０８の各々の材料を、このような層が透明である必要があるのか不透明でもよいのかを考慮しつつ選択する必要がある。

Ｂ．デバイス構造の実施例
Ｂ．１．アクティブマトリクスバックプレーン用の可撓性ＴＦＴ構造
アクティブマトリクス・ディスプレイ駆動方式には典型的には典型的にはダイオード／薄膜トランジスタ（ＴＦＴ）、または従来の厚膜（基板、ＣＭＯＳ）トランジスタが必要である。これらはさらに以下のように細分化することができる。すなわち、１）（金属−絶縁体−金属ダイオード、リングダイオード、バックツーバックダイオードなどの）２端子薄膜ダイオード、または２）例えばＣｄＳｅ、アモルファスシリコン、高温ポリシリコン（ＨＴＰＳ）、低温ポリシリコン、超低温ポリシリコン、単結晶シリコン、ポリマーなどから製造される３端子ＴＦＴである。ＴＦＴはＰＭＯＳまたはＮＭＯＳの趣向のものでよい。これらは平坦な構造または段状構造を有することができる。これらはボトムゲート／トップゲートでよい。上記から明らかであるように、各々が最適なデバイス性能のために適合された、ほぼ無限の種類のデバイスアーキテクチャが現在使用されている。

ＴＦＴ（および薄膜ダイオード）がディスプレイ産業で普及しており、フレキシブルディスプレイが次世代のディスプレイ技術の目標であるため、可撓性基板上のＴＦＴデバイス層を作製する実施例を提示するのが適切である。図７Ａ〜Ｃを参照すると、図７Ａは完成した電子ＴＦＴデバイス構造の可撓性基板として各々使用できる多くの薄板状シート７０４を含む、例えばフッ素金雲母塊などの雲母状／ラメラ状ドナー７００を示す。ＴＦＴ７１０を含むＴＦＴデバイス層７０８はドナー７００の自由表面７１２上に形成される。雲母状／ラメラ状ドナー７００は、ＴＦＴデバイス層７０８の製造中に基本的に損傷しにくい結晶材料から製造されることに留意されたい。さらに、へき開の前に（以下を参照）、ドナー７００はＴＦＴデバイス層７０８を製造するための比較的剛性の基板を供給することにも留意されたい。ＴＦＴ７００は典型的には、以下のように製造される自己整合トップゲートＴＦＴである。

最初に、バリア酸化層７１６がドナー７００の自由表面７１２に堆積される。次いで従来の処理工程を利用して、アモルファスシリコンがバリア酸化層７１６上に堆積され、ポリシリコン層７２０に結晶化される。次いで、ゲート酸化層７２４がポリシリコン層７２０上に堆積され、ゲート電極層７２８がゲート酸化層上に堆積される。ゲート構造７３２は所望の加工寸法および設計規則に従ってパターン形成され、ソースおよびドレン領域７３６Ｓ、７３６Ｄが露出される。ソースおよびドレン領域７３６Ｓ、７３６Ｄは露出された後、適宜にドープされ、所望の加工寸法および設計規則に従ってパターン形成される。接触隔離酸化物７４０が堆積され、接触ホール７４４Ｓ、７４４Ｄがパターン形成され、エッチングされる。パターン形成された金属層７４８が次いで堆積される。必要に応じて、ピクセルとの接触を確立するために、酸化インジウムスズ（ＩＴＯ）またはその他の透明電極（図示せず）を堆積することができる。ＴＦＴデバイス層７０８の製造後、例えばエポキシ接着剤７５６を使用して、図７Ｂの示すように比較的可撓性のハンドル７５２がＴＦＴデバイス層に貼着される。ハンドル７５２が貼着され、接着剤７５６が適当に硬化した後、図７Ｃに示すようにへき開によってドニー層７６０をドナー７００から遊離させることができる。その結果、可撓性基板、すなわち可撓性ハンドル７５２上にＴＦＴデバイス層７０８が形成される可撓性ＴＦＴ構造７６４が生ずる。所望、または必要ならば、ドニー層７６０を除去してもよい。当業者はこの実施例が単に例示的なものであり、決して限定的なものではないことを理解するであろう。

Ｂ．２ 可撓性エレクトロルミネセンス構造
高電界の衝突−励起をベースにしたエレクトロルミネセンス（ＥＬ）・デバイスには特に、薄膜型ＥＬ（ＴＦＥＬ）、厚膜型ＥＬ、薄膜・厚膜混成型ＥＬ（ＴＤＦＥＬ）、反転ＴＦＥＬ（ＩＴＦＥＬ）および直立構造などの多くの種類がある。これらのデバイスは単色とカラーの各々を入手することができ、受動マトリクス（ＰＭ）または能動マトリクス（ＡＭ）方式のいずれかを利用して駆動される。ＥＬデバイスおよびディスプレイは、ＬＣＤ、ＯＬＥＤなどの競合するディスプレイ技術に対して多くの利点を有するソリッドステートデバイスである。これらは頑健で動作環境からの影響を受けず、デバイスの寿命が長く、より広い温度範囲で動作可能であり、衝撃耐性があり、一般に通常の摩耗および断裂に対する耐性がある。

絶縁体層の絶縁特性の安定した最適な品質、および高い蛍光体発光効率を実現するため、絶縁体および発光体層は高温で堆積される必要がある。原子層堆積および原子層エピタキシなどの工程が一般に利用される。より安定した均一なＥＬ発光のために、発光体の堆積前に絶縁体層の上面に平坦化層を堆積／積層／ゾル−ゲル法により作製することも稀ではない。さらに、発光体層の最適な発光特性を活性化するため、発光体層の焼結／アニールが行われる。これらの高温工程のすべてが専ら高歪点基板を使用するので、これまではすべてのデバイスが剛性基板上にあった。

可撓性のデバイスを作製する従来の技術と極度に不適合なこれらの処理要件は、本開示の技術の恩恵の幾つかを際立たせる機能を果たす。まさに、剛性のＥＬ構造を作製するために現在使用されている多くの従来技術を利用して可撓性ＥＬ構造を作製するために、本開示の技術を利用できる。本開示の技術は単色またはカラーのデバイス、および受動マトリクスまたは能動マトリクス駆動方式用に確立された製造工程に容易に適応し、したがって可撓性ディスプレイの分野への新規参入が可能になる。

次に図８Ａ〜Ｃを参照すると、これらの図は本開示の技術を使用した可撓性ＥＬ構造８００（図８Ｃ）の作製中の様々な段階を示す。図８Ａに示すように、この実施例の可撓性ＥＬ構造８００の作製は、この場合は最初に比較的脆弱なへき開面に沿って互いに固着される複数の薄板状シート８０８を有するフッ素金雲母の塊である、雲母状／ラメラ状ドナー８０４から開始される。ドナー８０４が備えられると、ＥＬデバイス層８１２をドナーの自由表面８１６上に製造できる。この実施例では、ＥＬデバイス層８１２は「ボトム」電極層８２０、第１の誘電体層８２４、発光体層８２８、第２の誘電体層８３２、および「トップ」電極８３６を含む。フッ素金雲母ドナー８０４は比較的高温に耐え得るので、ＥＬデバイス層８１２を製造するために従来のＥＬデバイス形成技術を使用することができる。図８Ｂに示すように、ＥＬデバイス層８１２が比較的高温で形成された後、いずれかの適宜の貼着技術を使用して可撓性ハンドル８４０がＥＬデバイス層に固着される。可撓性ハンドル８４０は典型的には、ＥＬデバイス層８１２を製造するために使用されたばかりの温度には耐えることができない材料から製造されることに留意されたい。

可撓性ハンドル８４０が図８Ｃに見られるようにＥＬデバイス層８１２に確実に貼着された後、ドニー層８４４、すなわち雲母状／ラメラ状ドナー８０４の薄板状シート８０８の１枚（または必要ならば数枚）がドナーからへき開されて、ＥＬ構造８００がドナーから遊離する。ＥＬ構造８００がドナー８０４から遊離された後、必要ならばブラックマトリクス８４８がＥＬデバイス層８１２の反対側のドニー層８４４上に形成されてもよい。そこで必要に応じてＥＬ構造８００が使用されてもよい。

図９は図８Ａ〜ＣのＥＬデバイス８００の１つの変形形態を示す。図９のＥＬ構造９００では、図８Ｃのドニー層８４４と基本的に同様にドナー（図示せず）からへき開されたドニー層９０４はＥＬ構造の誘電体層９０８として機能する。図９のＥＬ構造９００を図８ＣのＥＬ構造８００と比較すると、誘電体層９０８は第１の誘電体層８２４に相当する。図９のＥＬ構造９００は先ずドナー上に部分的なＥＬデバイス層９１２を製造し、可撓性ハンドル９１６を部分的ＥＬデバイス層に固着し、ドニー層９０４をドナーからへき開することによって作製され得る。この実施例では、部分的ＥＬデバイス層９１２は発光体層９１６と、第２の誘電体層９２０（ドニー層９０４が第１の誘電体層）と、「トップ」電極層９２４とを含む。ドニー層９０４がへき開された後、「ボトム」電極９２８をドニー層上に形成し、必要ならブラックマトリクス層９３２が付加されてもよい。

公開された層移設技術は結晶面のへき開を含むので、ドニー層、例えばドニー層８４４、９０４は複数の機能を果たす。これはＥＬデバイス層がその上に製造される可撓性プラットフォームを形成するだけではなく、真性平坦化層としても機能でき、さらに例えばＥＬ構造９００内の誘電体層としても機能し得る。この誘電体層が結晶質であることによって、堆積された誘電体よりも良好で安定した特性を与える。

前述のＴＦＴおよびＥＬの実施例は、本出願に開示した技術を使用して製造できる多くのディスプレイ構造のほんの幾つかに過ぎないことを当業者は明確に理解するであろう。前述のように、かつ参照として全体が本明細書に組み込まれている’２４０号出願に記載されているように、開示されている技術を使用して製造できるディスプレイ構造は極めて多様であり、電子産業の多くの部門にわたっている。

Ｂ．３ 電子デバイス
上記のへき開／層移設技術は電子産業にも応用できる。前述のＴＦＴおよびＥＬデバイスの製造と同様に、例えばレジスタ、コンデンサ、インダクタ、バス線、電極などの電気回路のほとんどのコンポーネントはＣＭＯＳ、ＭＯＳ、ＦＥＴ、ＭＯＳＦＥＴ、ＢＪＴ、ＪＦＥＴおよびその他の半導体技術を使用して小型化、実現化が可能である。その結果、実質的にいかなる種類の電子デバイスも、本出願に開示されている技術を部分的に使用して製造され得る。これらの技術を使用して製造された電子デバイスにより、これらのデバイスおよび／またはそのコンポーネントがフレキシブルで、電力消費量が低く、より携帯可能／移動可能になる。このような電子デバイスの例には、特に、携帯電話、携帯ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リアおよびフロント型画像プロジェクタ、ディジタル信号処理装置、個人用携帯情報端末、電子手帳および電子看板が含まれるが、これらに限定されない。’２４０号出願は、本明細書に開示されている技術を使用して製造できるこれらの、およびその他の電子デバイスの多様なコンポーネントを非網羅的に列挙している。これらのコンポーネントは図１のデバイス構造１００、図５のデバイス構造４００、または同様の構造および／または従来製造されている構造を有する構造の積層および／またはタイリングされた集塊の形態をとることができる。開示された技術の電子産業への利用可能性は基本的に電子産業自体と同様に広範にわたる。

Ｂ．４ 可撓性放射線検出器
本開示の技術は、例えば特に可視光線、赤外線、紫外線、ｘ線センサなどのような電磁エネルギー検出器などの可撓性で順応性のあるセンサ／検出器および圧力センサを作製するためにも使用できる。’２４０号出願は、本開示の技術を使用して製造できる検出器／センサの種類と構成の代表的なリストを含む。一例を説明するため、図１０は、各々が図１のデバイス構造１００、および図４のデバイス構造４００とそれぞれ同様に製造されるピクセル構造１００４および増幅器構造１００８を含む可撓性で順応性のあるｘ線検出器１０００を示す。図示した実施例では、ピクセル構造１００４はドニー層１０１２と、ピクセルデバイス層１０１６と、透明ハンドル１０２０とを含み、また増幅器構造１００８はドニー層１０２４と、増幅器デバイス層１０２８と、ハンドル１０３２とを含む。デバイス層１０１６と増幅器デバイス層１０２８は各々、このような層を製造するための従来の技術を使用して作製できる。

ピクセル構造１００４と増幅器構造１００８とが作製された後、これらは全体的に図６の集塊構造６００の方法で互いに積層され、公知の技術をこの積層構造に採用することによって互いに機能的に相互接続される。ピクセル構造１００４が、例えば電荷結合デバイスまたはＣＭＯＳ検出器の場合のように可視光線に反応する場合は、ｘ線が当たると可視光線検出器用の可視光光子を生成するためにシンチレーション層１０３６を備えることができる。シンチレーション層１０３６はピクセル構造１００４と増幅器構造１００８とを積層する前に備えてもよく積層の後に備えてもよい。可撓性ドニー層１０１２、１０２４およびハンドル１０２０、１０３２に関連する本開示の技術を使用して作製されたｘ線検出器１０００の有用な特徴は、検出器自体が可撓性であり、矢印１０４０で示されるように所望の湾曲形状に曲がったり、その他の態様で撓んだりすることができることである。このような湾曲したｘ線検出器は、例えばｘ線検出器１０００が従来のｘ線検出器よりも検査中の人体または身体部位の形状によりぴったりと適合するヒト用ｘ線デバイスのために使用できる。

当業者は容易に理解するように、ｘ線検出器１０００は、本開示の技術を使用して作製できる多くの種類のセンサ／検出器デバイスの単なる例示に過ぎない。上記参照として本明細書に組み込まれている’２４０号出願には他の実施例が記載されている。これらの実施例も決して網羅的なものではないことも理解されよう。

Ｂ．５ 可撓性レーザダイオード
本明細書に開示されている技術の、上記に例示したディスプレイ、電子素子およびセンサ／検出器産業への多くの用途に加えて、これらの技術は光学および光電子産業での広範な用途にも使用できる。例えば、可撓性基板上に高品質の光学薄膜を有することが望ましいことが多い。しかし、高品質、高性能の膜を実現するには一般に高い基板／成長チャンバ温度が必要である。加えて、フォトニック結晶などのメサ構造は、従来の可撓性基板を使用できないようにする化学物質およびプラズマエッチング液を使用する。高温耐性、エッチ耐性があるドニー層を供給する高温耐性、エッチ耐性があるドナーに関連した本開示の技術を使用することで、従来の技術のこれらの欠点が克服される。

その結果、特に、フィルタ、反射膜、ダイクロイックミラー、偏光子、回折格子、２Ｄ−３Ｄメサ構造（フォトニック結晶）、通信回路などの可撓性で順応性のある単層および多層の光薄膜を作製するために本開示の技術を使用することができる。これらの技術の使用によって、さらに放射源および検出器など可撓性／順応性のある光電子デバイスを直接実現する基盤がもたらされる。

それとの関連で、図１１は図１のデバイス構造１００に基づいて作製できる可撓性レーザダイオード構造１１００を示す。すなわち、レーザダイオード構造１１００は、レーザダイオード層を製造するのに必要な比較的高温に耐性を有する材料からなるドニー層１１０８上にレーザダイオード層１１０４を作製することによって製造することができる。このような材料の一例は上記のフッ素金雲母結晶材料である。フッ素金雲母結晶のドニー層１１０８は、１枚（または複数枚の）薄板状シートをこのようなシートの多層塊、すなわちフッ素金雲母結晶ドナー（図示しないが、図２Ａ〜Ｄのドナー２００と同様である）からへき開することによって得られることができる。

レーザダイオード層１１０４は従来の方法でドニー層１１０８上に形成されることができ、ダブルヘテロ構造、量子井戸、分離閉じ込めダブルヘテロ構造、分布帰還、垂直共振型面発光、垂直外部共振型面発光ダイオードなどの多くの種類のレーザダイオードの種類のうちいずれかを含むことができる。所望の種類のレーザダイオード層１１０４が形成された後、ドニー層１１０８のドナーからのへき開を補助するため、ハンドル１１１２をレーザダイオード層１１０４に固着してもよい。ハンドル１１１２とドニー層１１０８のいずれかが、レーザダイオード層１１０４から発光される波長の一部または全部を透過するように選択されてもよいことを付記しておく。レーザダイオード構造１１１０が製造された後、（矢印１１１６で示すように）所望の湾曲構造に撓ませ、所望の湾曲を保つ支持構造（図示せず）に取り付けることができる。このような湾曲は、例えばレンズ構造を使用する代わりに、例えば、レーザダイオード層１１０４からの発光を分散させるために有用であることがある。勿論、例えばハンドル１１１２の貼着前、または貼着後に１つまたは複数のレンズ層（図示せず）をレーザダイオード構造１１００に付加してもよい。当然ながら、湾曲は他の理由のために所望され得る。加えて、前記のレーザダイオードの実施例が、光学および光電子産業で活用できる本開示の基本原理を説明するために提示されたことを当業者は明確に理解するであろう。当業者の知識に十分含まれるこれらの基本原理には他の多くの用途がある。

前述の記載に照らして、当業者は電子、光電子および光学デバイス構造を製造する際に本明細書で開示している技術を使用して以下の、およびその他の利点を理解するであろう。例えば、本開示の技術によって特定のニーズに対する「最善の」解決手段が可能になる。これらの技術によってデバイスの性能を基板の選択と切り離すことが可能になるので、デバイスを製造するのに用いられる工程を、基板に対するこれらの工程の影響を不要に懸念せずに特定の用途とデバイスに適応させ、最適化することが可能である。ドナー材料の選択に応じて、本明細書で公開した技術は実質的にすべての従来のプロセス化学および温度範囲に適応する。例えば、これらの技術は、例えば０℃〜１２００℃の範囲の温度で実行される液相、気相、固相エピタキシなどの低温および高温単結晶成長工程に適応する。加えて、これらの技術はエキシマレーザアニールなどの現在浮上してきている技術に適応し、多くの将来の技術にも同様に適応すると考えられる。

特にディスプレイおよび集積回路技術で使用されるＴＦＴの文脈で、公開された技術によって例えば以下が可能になる。
・キャリヤの高い移動性
・キャリヤの移動性および粒子サイズの安定性および反復性
・高品質／最良品質のゲート酸化物
・高品質の透明および不透明電極
加えて、ドニー層は、原子レベルでのへき開の結果として原子レベルの表面粗さが低いことにより高品質の膜およびデバイスをその上に製造するための自然の平坦化層として機能することができる。ドナーは多数回再利用でき、後続の処理の前に研磨を必要としないドニー層がそのつど得られる。本明細書で開示している技術を使用して製造されたデバイスは、よく知られ、よく類別されたデバイス層製造工程およびツールを使用できるので、高い信頼性を有することができる。公開された技術は低温／室温工程を利用する。したがって、デバイス構造には熱応力がまったく、または僅かしか誘発されない。その結果、本明細書に開示した技術により、リソグラフィ中の位置合わせ精度、基板の寸法安定性、パターン、薄型基板の取扱いなどに関連する製造上の問題なく可撓性で順応性のあるデバイスを実現することができる。

さらに、本明細書で公開された工程によって、金属フォイル、ポリマーおよびプラスチックなどの可撓性基板上のデバイスを製造することが可能になる。これらの工程は、結晶面に沿った結晶ドナーのへき開に基づいており、したがって予測可能性と反復性が高く、容易であり得る。新規の技術は比較的少ない処理ステップを含み、作製されたデバイスを直接移設することが可能である。ドニー層上へのデバイス層の製造には基板の準備がほとんど、またはまったく含まれない。これらの技術によってさらに、現在不可能であるか、法外に高価なデバイスを実際に実現することが可能になる。

本明細書で公開された技術は製造と生産から検査と分析に及ぶすべての既存の技術および資本の基盤を利用し、活用しており、したがって、容易に統合可能であり、ひいては低コストである。何十億ドルの再投資および／または困難な技術的ハードルを越える必要がなく、そのため大幅なコスト削減と市場導入までの時間の短縮をもたらす。デバイス層がその上に製造されるドニー層は、複数の目的に使用されるように選択または設計できる。例えば、ドニー層は、基板として動作し、導電性陰極として作動するようドープされ、誘電体層として動作し、平坦化層として動作し、湿度や湿気からのバリア保護層として動作し、ディスプレイのコントラストを高めるためのブラックマトリクスとして動作するようにカラードープされ、直視の用途およびヘッドマウントディスプレイ用に透明であり、紫外線を吸収し、ひいては紫外線から保護することなどができる。

本明細書で開示された技術には、様々な機能を付加し、またはデバイスをタイリングして極めて大型のデバイスを作製し、またはデバイスを積層して構成し、三次元集積化によって三次元デバイスを作製することによってユニークなデバイスを作製するのに向いている。さらに、本明細書で公開された技術は既存の技術を基盤にしているので、納入業者と供給業者との仕様共通化合意が容易に策定されて、コストをさらに削減し、入手可能性を高めることができる。

Ｃ．半導体オン・インシュレータ
本開示の技術は前述のような様々な電子構造を作製することに加えて、従来のシリコン・オン・インシュレータ（ＳＯＩ）基板とほぼ同様に使用できる広範な半導体材料オン・インシュレータ（ＳＭＯＩ）基板を製造するために使用できる。まさに、本開示の技術は、例えば特にガラス上の結晶シリコン、プラスチック上の結晶シリコン、および金属上の結晶シリコンなどの「何かの上の半導体材料」（ＳＭＯＡ）基板を製造するために使用できる。上記の参照として本明細書に組み込まれている’２４０号出願は、本開示により製造されたＳＭＯＩおよびＳＭＯＡ基板の多くの変形形態および用例の幾つかを記載している。

ＳＭＯＩおよびＳＭＯＡ基板を作製するために本開示の技術を使用することの利点の幾つかには、特に、低い転位密度、ドニー層の適合的な性質による低い応力、下層の開始ドナー基板の原子レベルの平坦さによる超平坦かつ超低ＲＭＳ表面粗さ、超薄層の元素または化合物半導体材料、可撓性／順応性があり、飛散防止の性質を有するような基板を作製できることが含まれる。本開示の技術によってさらに、ＳＭＯＩおよびＳＭＯＡ基板を安価に製造することができ、それによって製造コスト、および従来のＳＯＩ技術の制約によりこれまでは手が届かなかった市場の用途が開拓される。加えて、本明細書で公開されている技術によって、例えば１ｎｍ未満から数百ミクロンを超える実質的に任意の厚さのヘテロエピタキシャル半導体層を形成することが可能になる。この広い範囲の下限では、本開示の技術によってＳＭＯＩ半導体層を３０ｎｍ以下にすることが容易に可能になり、これは現在のシリコン層移設工程が通常達成可能であるよりも小さい。

図１２Ａ〜Ｃ、１３Ａ〜Ｃ、１４Ａ〜Ｃ、１５Ａ〜Ｃ、および１６Ａ〜Ｄは本開示の技術を使用して製造された様々なＳＭＯＩ基板を示す。図１２Ａを参照すると、この図は極めて基本的なＳＭＯＩ基板１２００を示す。最も簡単な構造では、ＳＭＯＩ構造１２００はドニー層１２０４と、ドニー層上に形成されたヘテロエピタキシャル半導体層１２０８とを含む。図１〜９に関連して上に開示した電子構造と同様に、ドニー層１２０４は、この場合は半導体層１２０８のヘテロエピタキシャル成長と適合する薄板状層を有する雲母状／ラメラ状の塊であるドナー１２１２からドニー層をへき開することによって形成される。雲母状／ラメラ状材料の格子定数は材料によって異なることに留意されたい。その結果、ドナー１２１２用の特定の材料の選択は、半導体層１２０８用に選択される半導体材料（例えば特にＳｉ、Ｇｅ、ＳｉＧｅ、およびドープされた変形形態などの元素、ドープ、化合物など）によって異なる。

加えて、多くの場合、ドナー１２１２用に選択される材料の格子定数は、その材料の組成を変えることによって特定の用途向けに適合させることができることに留意されたい。例えば、フッ素金雲母（ＫＭｇ_３（ＡｌＳｉ_３Ｏ_１０）Ｆ_２）として知られる複合合成ケイ化フッ素はａ＝５．３０８Å、ｂ＝９．１８３Å、およびｃ＝１０．１３９Åの格子定数を有する。フッ素分子を水酸分子と、またはカリウムをソジウムと置き換えることによって格子定数を容易に変えることができる。ドニー層１２０４の結晶格子はヘテロエピタキシャル半導体層１２０８の格子構造に適応しながらある種の整合性を有することができることにも留意されたい。

半導体層１２０８を、帯域溶融再結晶化およびエキシマレーザアニールなどのシード層技術を含む実質的に任意のヘテロエピタキシャル成長技術を使用して形成してよい。さらに、ヘテロエピタキシャル層を多孔性シリコン上に成長させることもできる。したがって、アモルファスシリコンの下層のシード層（図示せず）を使用してベースのヘテロエピタキシャル層を成長させることが考えられる。この結晶シード層の形成に続いて、従来の高速エピタキシを使用してもよい。半導体層１２０８が形成された後、ドニー層１２０４をドナー１２１２からへき開してＳＭＯＩ構造１２００を遊離させることができる。ドニー層１２０４が良好な誘電体である場合は、ＳＭＯＩ構造１２００を、その上に機能回路を製造するためのＳＭＯＩ基板として使用してもよい。

あるいは、必要ならば半導体層１２０８の一部を酸化物に転換して誘電体層１２１６を形成してもよく、あるいは酸化物層を半導体層上に形成して誘電体層を供給してもよい。誘電体層１２１６はＳＭＯＩの絶縁体として機能できる。誘電体層１２１６の所望の厚さが従来の熱酸化および堆積／成長酸化物の実際的な限度を超える場合は、誘電性ハンドルを付加的に、または代替として使用してもよい。

図１２Ｂ〜Ｃに示すように、必要があればハンドル１２２０（図１２Ｂ）、１２２４（図１２Ｃ）をドニー層１２０４または半導体層１２０８（または、存在する場合は誘電体層１２１６）に固着してもよい。ハンドル１２２０、１２２４は参照として本明細書に組み込まれている上記の’２４０号出願に列挙されている技術のようないずれかの適宜の技術を使用して固着することができる。図１２Ｂでは、ＳＭＯＩ構造１２００とハンドル１２２０との組合せが、その上に電気デバイス層を製造するためのＳＭＯＩ基板１２２８として機能することができる。図１２Ｃでは、ドニー層１２０４を除去して半導体層１２０８の結晶半導体材料を露出させることができる。この場合は、半導体層１２０８、ハンドル１２２４、および（存在する場合は）誘電体層１２１６がＳＭＯＩ構造１２３２として機能することができる。ドニー層１２０４を、特にプラズマエッチング、化学エッチング、液体エッチング、気体エッチング、レーザ支援エッチング、研削、研磨、および化学−機械研磨などのいずれかの適宜の技術によって除去してもよい。必要ならば、ＳＭＯＩ基板１２００、１２２８、１２３２のいずれかに１つまたは複数の付加的な処置を施してもよいことに留意されたい。例えば、これらの基板１２００、１２２８、１２３２のいずれかをアニールして、微分抵抗を低減し、かつ界面トラップを軽減してもよい。図１２Ｃの基板１２３２を熱アニールし、かつ／または一時的処置（すなわちアセンブリを数日間放置）を施して、半導体層１２０８とハンドル１２２４との結合を強化してもよい。当業者は容易に理解するように、前記の例示的ＳＭＯＩ基板１２００、１２２８、１２３２の各々で、様々な層のうちのいずれか１つまたは複数はその基板の用途に適合するように透明であってもよい。

図１２Ａ〜Ｃは、ドニー層１２０４をドナー１２１２からへき開する前にヘテロエピタキシャル半導体層１２０８が形成された工程を示すのに対して、図１３Ａ〜Ｃは、半導体層１３１２（図１３Ｃ）を形成する前にドニー層１３０４がドナー１３０８（図１３Ａ〜Ｂ）からへき開されるＳＭＯＩ基板１３００（図１３Ｃ）を示す。この実施例では、少なくともドニー層１３０４がＳＭＯＩの絶縁体として機能する。図１３Ａでは、雲母状／ラメラ状の塊のドナー１３０８が備えられ、（ドナーとハンドルとの間にコーティングまたはビンディング層を有し、または有さない）ハンドル１３１６が、前記の、または’２４０号出願に記載の方法などのいずれかの適宜の方法でドナーに固着される。矢印１３２０は、貼着工程でのハンドル１３１６とドナー１３０８との接合を示す。

ハンドル１３１６がドナー１３０８に固着されると、図１３Ｂに矢印１３２４で示すようにドニー層１３０４をドナーからへき開することができる。次いで、図１３Ｃに示すように、ドニー層のへき開されたばかりの表面１３２８上にヘテロエピタキシャル形成して、ＳＭＯＩ基板１３００を形成することができる。他の例と同様に、ＳＭＯＩ基板を形成する際に使用されるボンディング、へき開、およびヘテロエピタキシ技術は機能的最終製品を作製するためのいずれかの適宜の技術でよい。

このようにＳＭＯＩ基板１３００を形成する注目すべき利点の幾つかには、ドニー層１３０４の雲母状／ラメラ状材料が、現在使用されているアモルファス二酸化シリコン絶縁体よりも良好な熱拡散能力を示すこと、雲母状／ラメラ状材料の熱伝導率がへき開面の方向で二酸化シリコンよりも大幅に高いこと、ドニー層の結晶質の性質が可能な最良のバルク誘電体分離を可能にし、かつバッチ毎の安定したデバイス性能を可能にすること、ドニー層の結晶質の性質が可能な最良の放射線硬化ＳＭＯＩチップを可能にすること、ドニー層のへき開された表面１３２８の原子レベルの平坦さが極めて高品質で平坦なヘテロエピタキシャル半導体層１３１２を可能にすること（この平坦さは現在および次世代のリソグラフィ／露光システムにとって極めて望ましい）、および伝統的なＳＯＩ技術で従来可能であるよりも極めて厚い絶縁体を供給できること、が含まれる。

シリコン・ゲルマニウム化合物（ＳｉＧｅ）半導体は現在、次世代の電子機器の開発における主要な関心対象である。図１４Ａ〜Ｃは、本開示の技術を使用したＳｉＧｅベースのＳＭＯＩ基板１４００（図１４Ｃ）の幾つかの実施形態の作製を示す。図１４Ａを参照すると、雲母状／ラメラ状ドナー１４０４が準備され、ドナー上にヘテロエピタキシャル層１４０８が形成される。半導体層１４０８は厚さ全体がＳｉＧｅでもよく、または幾つかの層がＳｉおよびＳｉＧｅであってもよい。半導体層１４０８がＳｉＧｅだけを含む場合は、表面酸化層１４１６を有するハンドル１４１２を図１４Ｂに示すように半導体層に結合してもよい。しかし、半導体層１４０８が幾つかの層、例えば（近位のドナー１４０４から）ＳｉＧｅ−ＳｉまたはＳｉ−ＳｉＧｅ−Ｓｉを含む場合は、ドナーから遠位のシリコン層１４２０を酸化物に現場で転換して、ハンドル１４１２の結合前に絶縁体として機能するようにしてもよい。この場合は、図１４Ｂで、ハンドル１４１２は表面酸化層１４１６を含んでいてもよく、含んでいなくてもよい。

ハンドル１４１２（および備えられる場合は表面酸化層１４１６）が半導体層１４０８に固着された後、ドニー層１４２４が矢印１４２８で示すようにドナー１４０４からへき開される。次いで、図１４Ｃに示すように、いずれかの適宜の除去技術を使用してドニー層１４２４（図１４Ｂ）を除去することによって、半導体層１４０８、ハンドル１４１２、存在する場合は表面酸化層１４１６、およびシリコン層の転換された酸化シリコン（図示せず）を含むＳＭＯＩ基板１４００を作製することができる。

炭化シリコン（ＳｉＣ）は可視光線ダイオードを製造するための貴重な基板材料である。また、ＳｉＣはシリコンをベースにした半導体回路およびその他の用途の次世代の代替物として高温電子機器で使用するために現在盛んに研究されている。しかし、ＳｉＣの広範囲の採用は、高コストと限定された利用可能性によって妨げられている。しかし、図１５Ａ〜Ｃは、ＳＭＯＩであるＳｉＣオン・インシュレータ、およびＳＭＯＡであるいずれかの材料上のＳｉＯを形成するための技術を示す。

特に図１５Ａを参照すると、ドニー層１５０４を供給する雲母状／ラメラ状ドナー１５００が準備される。シリコンのヘテロエピタキシャル半導体層１５０８がドニー層１５０４の自由表面１５１２上に形成される。半導体層１５０８の少なくとも一部が公知の技術を使用してＳｉＣに転換される（矢印１５１６で示す）。ＳｉＣ転換に続いて、任意選択で表面酸化層１５２４を有してよいハンドル１５２０が図１５Ｂに示すように半導体層１５０８に固着される。本開示で提示される他の例と同様に、いずれかの適宜の貼着技術を使用して、ハンドル１５２０（および存在する場合は表面酸化層１５２４）を半導体層１５０８に固着してもよい。次いで、図１５Ｂの矢印１５２８で示すように、ドニー層１５０４がドナー１５００からへき開される。次いで、除去の時点で知られているいずれかの適宜の除去技術を使用してドニー層１５０４が半導体層１５０８から除去される。ドニー層１５０４の除去の結果、それ自体は図１５Ｃに示されるＳＭＯＩ／ＳＭＯＡ基板１５３２が得られる。表面酸化層１５２４が存在する場合は、基板１５３２をＳＭＯＩであると見なしてもよい。それが通常であるように、（表面酸化層１５２４を有していない）ハンドル１５２０が絶縁体である場合も同じことが言える。すなわち、一実施形態はハンドル１５２０上に直に、すなわち表面酸化層１５２４がなく半導体層１５０８だけを有しており、少なくとも理論上はハンドル１５２０は実質的に任意の材料であることが可能なので、基板１５３２のこの実施形態もＳＭＯＡと呼んでよい。

図１５ＣのＳＭＯＩ／ＳＭＯＡ基板１５３２に関連して、炭化シリコンはシリコンよりも大幅に高い熱伝導率を有す。これは次世代の電子機器で使用されることが提案されている魅力的な特徴の１つである。すなわち、炭化シリコンが広く採用されるには、シリコンをベースにした産業で使用される工程を大幅に段取り替えする必要がある。図１６Ａ〜Ｄは、シリコンのインフラストラクチャの大部分を保持でき、半導体チップから熱を除去するために炭化シリコンの高い熱伝導率を利用できる混合型Ｓｉ／ＳｉＣ基板１６００（図１６Ｄ）の作製を示す。

図１６Ａでは、少なくとも１つのドニー層１６０８を有する雲母状／ラメラ状ドナー１６０４が準備される。次いで、従来の技術などのいずれかの適宜の技術を使用して、ドナー１６０４（およびドニー層１６０８）の自由表面１６１６上に所望の厚さにヘテロエピタキシャルシリコン層１６１２が形成される。次いで、これも形成の時点で知られているいずれかの適宜の技術を使用してシリコン層１６１２上に熱酸化層１６２０を形成できる。

図１６Ｂを参照すると、熱酸化層１６２０が形成された後、炭化シリコン層１６２８を含むハンドル１６２４が備えられ、その時点で知られているいずれかの適宜のボンディング技術を使用して熱酸化層に固着される（ハンドル１６２４／ＳｉＣ層１６２８の接合は逆矢印１６３２で示されている）。このようにして、従来のシリコンベースの処理とは別個に、ＳｉＣ層１６２８を含めるようにハンドル１６２４を処理することができる。

ハンドル１６２４がＳｉＣ層１６２８、熱酸化層１６２０、およびＳｉ層１６１２の貼着によってドニー層１６０８に固着された後、図１６Ｃに示すように、上記の、および／または上記の参照として本明細書に組み込まれている’２４０号出願に記載されている技術の１つなどの適宜のへき開技術を使用してドニー層１６０８をドナー１６０４からへき開することができる。

へき開の後、その時点で知られているいずれかの適宜の技術を使用して、図１６Ｄの混合型Ｓｉ／ＳｉＣ基板１６００を生成するようにドニー層１６０８がへき開される。混合型Ｓｉ／ＳｉＣ基板１６００が作製された後、従来のＳｉ処理技術、およびこのような技術のベース層としてのＳｉ層１６１２を使用して電気デバイスおよびその他の構造（図示せず）を製造できる。

ＳｉＣ層１６２８は、ダイアモンドまたはダイアモンド状の層、またはより一般的には金属、窒化物、炭化物または適切な熱伝導率を有するいずれかの材料で置き換えてよいことが当業者には明らかであろう。この例では、ＳｉＣ層１６２８またはその代替の他の材料層の主な機能は、基板１６００上に後に形成される電気デバイスからの熱エネルギーを伝達するヒートシンクとして作用することである。

本発明を例示的実施形態に関して記載し、図示してきたが、本発明の趣旨および範囲から逸脱せずに上記のおよびその他の様々な変形、省略および追加が可能であることが当業者は理解されたい。

図１は本開示の技術を使用して製造されたデバイス構造の概略断面図である。 図１のデバイス構造を製造するために使用できる本発明の方法のステップを示す概略断面図である。 図１のデバイス構造を製造するために使用できる本発明の方法のステップを示す概略断面図である。 図１のデバイス構造を製造するために使用できる本発明の方法のステップを示す概略断面図である。 図１のデバイス構造を製造するために使用できる本発明の方法のステップを示す概略断面図である。 図２Ａ〜２Ｄに示した方法を表す流れ図である。 本開示の技術を使用して製造された別のデバイス構造の概略断面図である。 図４Ａのデバイス構造を作製する段階を示す概略断面図である。 図４Ａのデバイス構造を作製する段階を示す概略断面図である。 図１のデバイス構造を製造するために使用できるロールツーロール処理システムを示す高レベルの概略図である。 本開示の技術により製造された複数のデバイス構造の積層の断面図である。 可撓性基板上に薄膜トランジスタ層を含む、本開示により製造されるデバイス構造の作製段階を示す断面図である。 可撓性基板上に薄膜トランジスタ層を含む、本開示により製造されるデバイス構造の作製段階を示す断面図である。 可撓性基板上に薄膜トランジスタ層を含む、本開示により製造されるデバイス構造の作製段階を示す断面図である。 可撓性基板上のエレクトロルミネセンス・デバイスを含む、本開示によって製造されるデバイス構造の作製段階を示す断面図である。 可撓性基板上のエレクトロルミネセンス・デバイスを含む、本開示によって製造されるデバイス構造の作製段階を示す断面図である。 可撓性基板上のエレクトロルミネセンス・デバイスを含む、本開示によって製造されるデバイス構造の作製段階を示す断面図である。 可撓性基板上のエレクトロルミネセンス・デバイス層を含む、本開示により製造される代替デバイス構造の断面図である。 本開示により製造される可撓性ｘ線検出器構造の断面図である。 本開示により製造される可撓性レーザダイオード構造の断面図である。 本開示の技術を使用して製造される半導体材料オン・インシュレータ（ＳＭＯＩ）基板を示す断面図である。 本開示の技術を使用して製造される半導体材料オン・インシュレータ（ＳＭＯＩ）基板を示す断面図である。 本開示の技術を使用して製造される半導体材料オン・インシュレータ（ＳＭＯＩ）基板を示す断面図である。 本開示の技術を使用して製造される代替のＳＭＯＩ基板を示す断面図であり、このような基板の形成ステップを示す。 本開示の技術を使用して製造される代替のＳＭＯＩ基板を示す断面図であり、このような基板の形成ステップを示す。 本開示の技術を使用して製造される代替のＳＭＯＩ基板を示す断面図であり、このような基板の形成ステップを示す。 本開示の技術を使用して製造される別の代替のＳＭＯＩ基板を示す断面図であり、このような基板の形成ステップを示す。 本開示の技術を使用して製造される別の代替のＳＭＯＩ基板を示す断面図であり、このような基板の形成ステップを示す。 本開示の技術を使用して製造される別の代替のＳＭＯＩ基板を示す断面図であり、このような基板の形成ステップを示す。 本開示の技術を使用して製造されるさらに別の代替のＳＭＯＩ基板を示す断面図であり、このような基板の形成ステップを示す。 本開示の技術を使用して製造されるさらに別の代替のＳＭＯＩ基板を示す断面図であり、このような基板の形成ステップを示す。 本開示の技術を使用して製造されるさらに別の代替のＳＭＯＩ基板を示す断面図であり、このような基板の形成ステップを示す。 本開示の技術を使用して製造されるさらに別の代替のＳＭＯＩ基板を示す断面図であり、このような基板の形成ステップを示す。 本開示の技術を使用して製造されるさらに別の代替のＳＭＯＩ基板を示す断面図であり、このような基板の形成ステップを示す。 本開示の技術を使用して製造されるさらに別の代替のＳＭＯＩ基板を示す断面図であり、このような基板の形成ステップを示す。 本開示の技術を使用して製造されるさらに別の代替のＳＭＯＩ基板を示す断面図であり、このような基板の形成ステップを示す。

Claims (51)

1. 層移設による電子的なおよび／または光電子的なデバイス構造の作製方法であって、
   （ａ）第１の自由表面と、互いに間隔を隔てられ且つ前記第１の自由表面とほぼ平行な複数の真性へき開面とを有する結晶ドナーを準備するステップを有し、前記第１の自由表面と前記複数の真性へき開面の一つとが第１のドニー層を画定し、
   （ｂ）前記方法はさらに、少なくとも１つのデバイスが前記第１のドニー層とモノリシックになるように、電子式および光電子式のいずれかである前記少なくとも１つのデバイスを含むデバイス層を、前記第１の自由表面上に製造するステップと、
   （ｃ）前記第１のドニー層を前記結晶ドナーから遊離させるために、前記第１のドニー層を前記結晶ドナーからへき開するステップとを含む方法。
2. ステップ（ｃ）がステップ（ｂ）の前に実行される請求項１に記載の方法。
3. ステップ（ｃ）がステップ（ｂ）の後に実行される請求項１に記載の方法。
4. ステップ（ｃ）の前に、ステップ（ｃ）を補助するために前記ドニー層にハンドルを取り付けるステップをさらに含む請求項３に記載の方法。
5. ステップ（ｃ）が、第１のハンドルを前記第１のドニー層に固着するステップを含み、前記第１のハンドルはステップ（ｃ）の直後に前記第１のドニー層に対して固着状態に保たれる請求項１に記載の方法。
6. 前記第１のハンドルを前記第１のドニー層に固着する前記ステップが、前記第１のハンドルを前記デバイス層に取り付けるステップを含む請求項５に記載の方法。
7. 前記第１のハンドルを前記第１のドニー層に固着する前記ステップが、前記第１のハンドルを前記第１のドニー層に取り付けるステップを含む請求項５に記載の方法。
8. 前記第１のハンドルが細長い部材の一部であり、前記第１のハンドルを前記第１のドニー層に固着する前記ステップがロールツーロール工程によって実行される請求項５に記載の方法。
9. ステップ（ｃ）が前記ロールツーロール工程によって実行される請求項８に記載の方法。
10. ステップ（ｂ）が前記ロールツーロール工程によって実行される請求項９に記載の方法。
11. ステップ（ｂ）が少なくとも１つのトランジスタを製造するステップを含む請求項１に記載の方法。
12. ステップ（ｂ）が少なくとも１つの薄膜トランジスタを形成するステップを含む請求項１１に記載の方法。
13. ステップ（ｂ）が少なくとも１つの厚膜トランジスタを形成するステップを含む請求項１１に記載の方法。
14. ステップ（ｂ）が少なくとも１つのエレクトロルミネセンス・デバイスを形成するステ
    ップを含む請求項１に記載の方法。
15. ステップ（ｂ）が、１）センサ、および２）検出器の少なくとも１つを形成するステップを含む請求項１に記載の方法。
16. ステップ（ａ）からステップ（ｃ）が第１のデバイスコンポーネントを形成するために用いられ、方法がさらに、
    （ｄ）第２のデバイス層と、前記第２のデバイス層に対して固着された第２のハンドルとを備える第２のデバイスコンポーネントを準備するステップと、
    （ｅ）前記第１のデバイスコンポーネントと第２のデバイスコンポーネントとを互いに積層するステップとを含む請求項１に記載の方法。
17. ステップ（ｃ）の後に前記第１のドニー層のほぼすべてを除去するステップをさらに含む請求項１に記載の方法。
18. ステップ（ａ）が、複数枚の薄板状シートを含む雲母状／ラメラ状ドナーを準備するステップを含み、前記第１のドニー層が前記複数の薄板状シートの少なくとも１枚である請求項１に記載の方法。
19. 前記雲母状／ラメラ状ドナーが複数のフッ素金雲母シートを含む請求項１８に記載の方法。
20. 前記第１のドニー層が雲母状／ラメラ状材料を含み、ステップ（ｂ）が、前記第１のドニー層上にヘテロエピタキシャル半導体オン・インシュレータ層を形成するステップを含む請求項１に記載の方法。
21. 後に超小型電子素子をその上に製造する半導体下地基板の製造方法であって、
    （ａ）表面と、前記表面とほぼ平行な第１のへき開面とを有し、前記表面と前記へき開面との間にドニー層を画定するようにする雲母状／ラメラ状結晶ドナーを準備するステップと、
    （ｂ）前記表面と向き合うヘテロエピタキシャル層を形成し、前記ヘテロエピタキシャル層が後に超小型電子素子をその上に製造するように構成されるステップと、
    （ｃ）前記ドニー層を前記雲母状／ラメラ状結晶ドナーから除去するように、前記ドニー層を前記雲母状／ラメラ状結晶ドナーからへき開するステップとを含む方法。
22. 前記ヘテロエピタキシャル層が自由側を有し、方法がさらに前記自由側のヘテロエピタキシャル層に酸化物層を付加するステップを含む請求項２１に記載の方法。
23. 前記酸化物層を付加する前記ステップが、前記自由側の直ぐ近傍の前記ヘテロエピタキシャル層の一部を酸化物に転換するステップを含む請求項２２に記載の方法。
24. 前記酸化物層を付加する前記ステップが前記ヘテロエピタキシャル層上に前記酸化物層を形成するステップを含む請求項２２に記載の方法。
25. ステップ（ｂ）がステップ（ｃ）の前に実行される請求項２１に記載の方法。
26. ステップ（ｃ）の前に、ステップ（ｃ）を補助するために前記ドニー層にハンドルを取り付けるステップをさらに含む請求項２５に記載の方法。
27. 前記ドニー層にハンドルを取り付ける前記ステップが、前記ドニー層に透明ハンドルを
    取り付けるステップを含む請求項２６に記載の方法。
28. ステップ（ｂ）の前にシード層を形成するステップを含みさらに、ステップ（ｂ）が前記シード層の上の前記ヘテロエピタキシャル層を形成するステップを含む請求項２１に記載の方法。
29. ステップ（ｂ）が、３０ｎｍ未満の厚さを有するように前記ヘテロエピタキシャル層を形成するステップを含む請求項２１に記載の方法。
30. ステップ（ｂ）の後のステップ（ｃ）が実行され、方法が、ステップ（ｂ）とステップ（ｃ）との間にステップ（ｃ）を補助するため前記ドニー層の反対側の前記ヘテロエピタキシャル層に対してハンドルを固着するステップをさらに含む請求項２１に記載の方法。
31. ステップ（ｃ）の後に、前記ドニー層のほぼすべてを除去するステップをさらに含む請求項３０に記載の方法。
32. 前記ドニー層にハンドルを取り付ける前記ステップが、前記ドニー層に透明ハンドルを取り付けるステップを含む請求項３０に記載の方法。
33. ステップ（ａ）が複数の薄板状シートを備えるフッ素金雲母ドナーを準備するステップを含み、前記ドニー層が前記複数の薄板状シートの少なくとも１枚を含む請求項２１に記載の方法。
34. 電子的なおよび／または光電子的な複数のデバイス構造を製造する方法であって、
    （ａ）複数のドニー層を画定する複数の真性へき開面を有する結晶ドナーを準備するステップと、
    （ｂ）前記複数のドニー層の各々の上にデバイス層を形成するステップと、
    （ｃ）前記複数のドニー層の１つを前記結晶ドナーから遊離させるために、前記複数の真性へき開面の対応するそれぞれ１つに沿って前記複数のドニー層の各々を前記結晶ドナーから互いに連続的にへき開するステップとを含む方法。
35. ステップ（ａ）が、前記複数のドニー層にそれぞれ対応する複数の薄板状シートを有する雲母状／ラメラ状ドナーを準備するステップを含む請求項３４に記載の方法。
36. 前記複数のドニー層の１つが前記結晶ドナーからへき開される前に、前記複数のドニー層の各々を細長いハンドルに貼着するステップをさらに含む請求項３４に記載の方法。
37. 前記複数のドニー層がロールツーロール工程で連続的にへき開される請求項３６に記載の方法。
38. 前記デバイス層の各々が前記ロールツーロール工程で製造される請求項３７に記載の方法。
39. 前記複数のドニー層の各々を前記細長いハンドルに貼着する前記ステップが、ステップ（ｂ）の後に実行される請求項３６に記載の方法。
40. 各々がデバイス層を有する電子構造を製造するシステムであって、
    （ａ）細長いハンドルを繰り出すための第１のロールと、
    （ｂ）前記第１のロールの下流に位置し、対応するそれぞれの真性へき開面により分離される複数のドニー層を含む少なくとも１つの結晶ドナーと、
    （ｃ）前記第１のロールの下流に作用的に配置され、前記複数のドニー層の各々を前記細長いハンドルに互いに連続的に貼着するために作用的に構成されたドニー層貼着装置と、
    （ｄ）前記ドニー層貼着装置に対して作用的に配置され、前記複数のドニー層の各々を、前記複数の真性へき開面の対応するそれぞれ１つに沿って前記結晶ドナーから互いに連続的にへき開するように作用的に構成されたドニー層へき開装置とを備えるシステム。
41. 各々のデバイス層の少なくとも一部を前記複数のドニー層の各々の上の製造するように作用的に構成された少なくとも１つの製造装置をさらに備える請求項４０に記載のシステム。
42. 前記少なくとも１つの結晶ドナーが薄板状シートの雲母状／ラメラ状の塊を含む請求項４０に記載のシステム。
43. 前記少なくとも１つの結晶ドナーが複数のフッ素金雲母シートを含む請求項４２に記載のシステム。
44. デバイス構造であって、
    前記デバイス構造は第１のコンポーネント層を備え、前記第１のコンポーネント層は、
    （ａ）第１のへき開面と、前記第１のへき開面から間隔を置いた第２の表のへき開面とを有する第１のへき開結晶ドニー層を有し、前記第１のへき開面および第２の表のへき開面の各々は、結晶ドナーの対応する真性へき開面に沿ってへき開することにより形成される、
    （ｂ）前記第１のコンポーネント層はさらに、前記第１のへき開面と向き合い、前記第１のへき開結晶ドニー層とモノリシックになるように形成される第１のデバイス層であって、電子式、光電子式、および光学式の少なくとも１つである第１のデバイス層、を含む、デバイス構造。
45. 前記第１のへき開結晶ドニー層が雲母状／ラメラ状材料からなる薄板状シートを含む請求項４４に記載のデバイス構造。
46. 前記第１のデバイス層が少なくとも１つのトランジスタを含む請求項４４に記載のデバイス構造。
47. 前記少なくとも１つのトランジスタが薄膜トランジスタである請求項４６に記載のデバイス構造。
48. 前記少なくとも１つのトランジスタが厚膜トランジスタである請求項４６に記載のデバイス構造。
49. 前記第１のデバイス層が少なくとも１つのエレクトロルミネセンス・デバイスを含む請求項４４に記載のデバイス構造。
50. 前記第１のデバイス層が少なくとも１つのエネルギーセンサである請求項４４に記載のデバイス構造。
51. 前記第１のコンポーネント層に取り付けられた第２のコンポーネント層をさらに備え、前記第２のコンポーネント層が、
    （ａ）第２のへき開面と、前記第２のへき開面から間隔を置いた第２の表のへき開面とを有する第２のへき開結晶ドニーと、
    （ｂ）前記第２のへき開面と向き合い、前記第２のへき開結晶ドニー層とモノリシックになるように形成される第２のデバイス層とを含む請求項４４に記載のデバイス構造。

Images