JP4834992B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4834992B2 JP4834992B2 JP2004373277A JP2004373277A JP4834992B2 JP 4834992 B2 JP4834992 B2 JP 4834992B2 JP 2004373277 A JP2004373277 A JP 2004373277A JP 2004373277 A JP2004373277 A JP 2004373277A JP 4834992 B2 JP4834992 B2 JP 4834992B2
- Authority
- JP
- Japan
- Prior art keywords
- fine particles
- organic semiconductor
- conductive path
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、半導体装置及びその製造方法に関する。
現在、多くの電子機器に用いられている薄膜トランジスタ（Thin Film Transistor，ＴＦＴ）を含む電界効果型トランジスタ（Field Effect Transistor, ＦＥＴ）は、例えば、シリコン半導体基板あるいはシリコン半導体層に形成されたチャネル形成領域及びソース／ドレイン領域、シリコン半導体基板表面あるいはシリコン半導体層表面に形成されたＳｉＯ2から成るゲート絶縁層、並びに、ゲート絶縁層を介してチャネル形成領域に対向して設けられたゲート電極から構成されている。あるいは又、基体上に形成されたゲート電極、ゲート電極上を含む基体上に形成されたゲート絶縁層、並びに、ゲート絶縁層上に形成されたチャネル形成領域及びソース／ドレイン領域から構成されている。そして、これらの構造を有する電界効果型トランジスタ（ＦＥＴ）の作製には、非常に高価な半導体製造装置が使用されており、製造コストの低減が強く要望されている。
そこで、近年、スピンコート法、印刷法、スプレー法に例示される真空技術を用いない方法に基づき製造が可能な有機半導体材料を用いたＦＥＴの研究、開発に注目が集まっている。
ところで、ディスプレイ装置をはじめとして、多くの電子機器に組み込まれることが要求されるが故に、ＦＥＴには高速動作が要求される。例えば、映像信号を随時必要なデータに変換し、更に、オン／オフのスイッチング動作を高速で行うことができるＦＥＴが必要とされる。
然るに、有機半導体材料を用いた場合、例えばＦＥＴの特性指標である移動度は、典型的な値として１０-3〜１ｃｍ2／Ｖｓが得られているに過ぎない（例えば、C. D. Dimitrakopoulos, et al., Adv. Mater. (2002), 14, 99 参照）。この値は、アモルファスシリコンの移動度である数ｃｍ2／Ｖｓやポリシリコンの移動度であるおおよそ１００ｃｍ2／Ｖｓに比べて低く、ディスプレイ装置用ＦＥＴで要求される移動度１〜３ｃｍ2／Ｖｓに達していない。従って、有機半導体材料を用いたＦＥＴにおいては、移動度の改善が大きな課題となっている。
有機半導体材料を用いたＦＥＴにおける移動度は、分子内の電荷移動及び分子間の電荷移動によって決定される。分子内の電荷移動は、単結合を挟んで隣接する多重結合の間で原子軌道が重なり合い、電子が非局在化して共役系を形成することによって可能となる。分子間の電荷の移動は、分子間の結合、ファン・デル・ワールス力による分子軌道の重なりによる伝導、あるいは又、分子間のトラップ準位を介してのホッピング伝導によって行われる。
この場合、分子内での移動度をμintra、分子間の結合による移動度をμinter、分子間のホッピング伝導による移動度をμhopとすると、以下の関係にある。有機半導体材料では、遅い分子間の電荷移動が全体としての移動度を制限しているため、電荷の移動度が小さい。
μintra≫μinter＞μhop
そこで、有機半導体材料を用いたＦＥＴにおける移動度を改善するために、種々の検討がなされている。
例えば、有機半導体材料であるペンタセン薄膜を蒸着法にて成膜する場合、蒸着における堆積速度を極端に抑え、しかも、基板温度を室温とすることにより、分子の配向性を向上させ、移動度として０．６ｃｍ2／Ｖｓを達成している（C. D. Dimitrakopoulos, et al., IBM J. Res. & Dev. (2001), 45, 11 参照）。この方法は、材料の結晶性を向上させ、分子間のホッピング伝導を抑えることにより、移動度の改善を目指すものである。然るに、移動度は改善されるものの、分子間の移動が全体としての移動度を制限していることに変わりはなく、満足できるほどの大きな移動度は得られていない。
積極的に分子内での電荷移動を利用する有機半導体トランジスタとして、ルーセントテクノロジー社から、Self-Assembled Monolayer Field-Effect Transistor（ＳＡＭＦＥＴ）が提案されている。即ち、自己組織化によって単分子膜から成る半導体層をソース電極とドレイン電極との間に形成し、ゲート長１．５ｎｍのＳＡＭＦＥＴを実現している。このＳＡＭＦＥＴにあっては、ソース電極とドレイン電極とを結ぶ方向に配向した単分子層によってチャネル形成領域を構成しているが故に、チャネル形成領域内での電荷の移動が分子内での移動のみである。その結果、ポリシリコン以上の移動度である２９０ｃｍ2／Ｖｓを達成している（J. H. Schoen, et al., Nature (2001), 413, 713；Appl. Phys. Lett. (2002), 80, 847 参照）。しかしながら、このようなチャネル構造にあっては、ゲート長が単分子膜の厚さで決定されるため、ゲート長が数ｎｍと非常に短く、そのため、ソース領域とドレイン領域との間の耐圧が低くなり、駆動電圧を高くすることができないという問題がある。また、単分子膜を破壊しないように、単分子膜の上の電極形成においては、基板温度を−１７２゜Ｃ〜−３０゜Ｃに冷却する必要があり、プロセスコストが高くなる等、この方法は実用的ではない。
また、有機／無機混成材料を用いたチャネル材料が、特開２０００−２６０９９９に提案されている。即ち、特開２０００−２６０９９９に開示された技術にあっては、無機成分と有機成分が層状構造を形成し、無機の結晶性固体の高いキャリア移動度特性を利用する一方、有機成分が無機材料の自己組織化を促進させる働きを利用して、低温処理条件下で基板に材料を付着することを可能にする。そして、移動度として１〜１００ｃｍ2／Ｖｓが期待されているものの、実際に達成された移動度は０．２５ｃｍ2／Ｖｓである。これは、一般的にスピンコーティング法にて形成された有機半導体材料よりも高い移動度であるが、蒸着法等で形成された有機半導体材料と同程度であり、アモルファスシリコン以上の移動度は得られていない。
従って、本発明の目的は、従来の有機半導体材料を用いた電界効果型トランジスタ（ＦＥＴ）と比較して十分に高いキャリア移動度を有する半導体装置及びその製造方法を提供することにある。
上記の目的を達成するための本発明の半導体装置は、導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成された導電路が基体上に形成された半導体装置であって、
該微粒子は、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列されていることを特徴とする。
該微粒子は、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列されていることを特徴とする。
本発明の半導体装置にあっては、導電路を配線や電極として用いることができるし、導電路に加えられる電界によって導電路の導電性が制御される構成とすることもできる。そして、後者の場合、本発明の半導体装置は、ゲート電極、ゲート絶縁層、チャネル形成領域、及び、ソース／ドレイン電極を有する電界効果型トランジスタ（ＦＥＴ）から成り、導電路によってチャネル形成領域が構成されている構造とすることができる。このような構造にあっては、共役系を有する有機半導体分子として可視部付近の光に対して光吸収性のある色素の使用により、光センサ等としても動作可能である。
上記の目的を達成するための本発明の第１の態様に係る半導体装置の製造方法は、導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成される導電路を基体上に形成する工程を含む半導体装置の製造方法であって、
微粒子と有機半導体分子とを結合させる前に、微粒子を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列する、微粒子配列・充填工程を備えていることを特徴とする。
微粒子と有機半導体分子とを結合させる前に、微粒子を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列する、微粒子配列・充填工程を備えていることを特徴とする。
本発明の第１の態様に係る半導体装置の製造方法にあっては、得られた導電路を配線や電極として用いることができるし、導電路の導電性を制御するための電界を生成させる制御部を形成する工程を更に含むこともできる。そして、後者の場合、制御部としてのゲート電極、ゲート絶縁層、チャネル形成領域、及び、ソース／ドレイン電極を有する電界効果型トランジスタ（ＦＥＴ）から成り、導電路によってチャネル形成領域が構成されている半導体装置とすることができる。
そして、この場合、本発明の第１の態様に係る半導体装置の製造方法によって得られるボトムゲート型の電界効果型トランジスタ（ＦＥＴ）は、
（Ａ）支持体上に形成されたゲート電極、
（Ｂ）ゲート電極上に形成されたゲート絶縁層（基体に相当する）、
（Ｃ）ゲート絶縁層上に形成されたソース／ドレイン電極、並びに、
（Ｄ）ソース／ドレイン電極の間であってゲート絶縁層上に形成され、導電路によって構成されたチャネル形成領域、
を備えている。
（Ａ）支持体上に形成されたゲート電極、
（Ｂ）ゲート電極上に形成されたゲート絶縁層（基体に相当する）、
（Ｃ）ゲート絶縁層上に形成されたソース／ドレイン電極、並びに、
（Ｄ）ソース／ドレイン電極の間であってゲート絶縁層上に形成され、導電路によって構成されたチャネル形成領域、
を備えている。
あるいは又、この場合、本発明の第１の態様に係る半導体装置の製造方法によって得られるボトムゲート型の電界効果型トランジスタ（ＦＥＴ）は、
（Ａ）支持体上に形成されたゲート電極、
（Ｂ）ゲート電極上に形成されたゲート絶縁層（基体に相当する）、
（Ｃ）ゲート絶縁層上に形成され、導電路によって構成されたチャネル形成領域を含むチャネル形成領域構成層、並びに、
（Ｄ）チャネル形成領域構成層上に形成されたソース／ドレイン電極、
を備えている。
（Ａ）支持体上に形成されたゲート電極、
（Ｂ）ゲート電極上に形成されたゲート絶縁層（基体に相当する）、
（Ｃ）ゲート絶縁層上に形成され、導電路によって構成されたチャネル形成領域を含むチャネル形成領域構成層、並びに、
（Ｄ）チャネル形成領域構成層上に形成されたソース／ドレイン電極、
を備えている。
上記の目的を達成するための本発明の第２の態様に係る半導体装置の製造方法は、より具体的には、トップゲート型の電界効果型トランジスタ（ＦＥＴ）の製造方法であり、
基体上にソース／ドレイン電極を形成した後、
ソース／ドレイン電極の間の基体上にチャネル形成領域を形成し、
次いで、ソース／ドレイン電極及びチャネル形成領域上にゲート絶縁層を形成した後、
ゲート絶縁層上にゲート電極を形成する工程から成り、
チャネル形成領域は、導電路によって構成されており、
該導電路は、導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成され、ゲート電極に印加される電圧によって導電性が制御され、
微粒子と有機半導体分子とを結合させる前に、微粒子を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列することを特徴とする。
基体上にソース／ドレイン電極を形成した後、
ソース／ドレイン電極の間の基体上にチャネル形成領域を形成し、
次いで、ソース／ドレイン電極及びチャネル形成領域上にゲート絶縁層を形成した後、
ゲート絶縁層上にゲート電極を形成する工程から成り、
チャネル形成領域は、導電路によって構成されており、
該導電路は、導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成され、ゲート電極に印加される電圧によって導電性が制御され、
微粒子と有機半導体分子とを結合させる前に、微粒子を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列することを特徴とする。
本発明の第１の態様あるいは第２の態様に係る半導体装置の製造方法によって得られるトップゲート型の電界効果型トランジスタ（ＦＥＴ）は、
（Ａ）基体上に形成されたソース／ドレイン電極、
（Ｂ）ソース／ドレイン電極の間の基体上に形成され、導電路によって構成されたチャネル形成領域、
（Ｃ）ソース／ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層、並びに、
（Ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えている。
（Ａ）基体上に形成されたソース／ドレイン電極、
（Ｂ）ソース／ドレイン電極の間の基体上に形成され、導電路によって構成されたチャネル形成領域、
（Ｃ）ソース／ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層、並びに、
（Ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えている。
上記の目的を達成するための本発明の第３の態様に係る半導体装置の製造方法は、トップゲート型の電界効果型トランジスタ（ＦＥＴ）の製造方法であり、
基体上にチャネル形成領域を構成するチャネル形成領域構成層を形成した後、
チャネル形成領域構成層上に、チャネル形成領域を挟むようにソース／ドレイン電極を形成し、
次いで、ソース／ドレイン電極及びチャネル形成領域上にゲート絶縁層を形成した後、
ゲート絶縁層上にゲート電極を形成する工程から成り、
チャネル形成領域は、導電路によって構成されており、
該導電路は、導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成され、ゲート電極に印加される電圧によって導電性が制御され、
微粒子と有機半導体分子とを結合させる前に、微粒子を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列することを特徴とする。
基体上にチャネル形成領域を構成するチャネル形成領域構成層を形成した後、
チャネル形成領域構成層上に、チャネル形成領域を挟むようにソース／ドレイン電極を形成し、
次いで、ソース／ドレイン電極及びチャネル形成領域上にゲート絶縁層を形成した後、
ゲート絶縁層上にゲート電極を形成する工程から成り、
チャネル形成領域は、導電路によって構成されており、
該導電路は、導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成され、ゲート電極に印加される電圧によって導電性が制御され、
微粒子と有機半導体分子とを結合させる前に、微粒子を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列することを特徴とする。
本発明の第１の態様あるいは第３の態様に係る半導体装置の製造方法によって得られるトップゲート型の電界効果型トランジスタ（ＦＥＴ）は、
（Ａ）基体上に形成され、導電路によって構成されたチャネル形成領域を含むチャネル形成領域構成層、
（Ｂ）チャネル形成領域構成層上に形成されたソース／ドレイン電極、
（Ｃ）ソース／ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層、並びに、
（Ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えている。
（Ａ）基体上に形成され、導電路によって構成されたチャネル形成領域を含むチャネル形成領域構成層、
（Ｂ）チャネル形成領域構成層上に形成されたソース／ドレイン電極、
（Ｃ）ソース／ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層、並びに、
（Ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えている。
上記の目的を達成するための本発明の第４の態様に係る半導体装置の製造方法は、トップゲート型の電界効果型トランジスタ（ＦＥＴ）の製造方法であり、
ゲート絶縁層を構成する基体の一方の面上にソース／ドレイン電極を形成した後、
ソース／ドレイン電極の間の基体の一方の面上にチャネル形成領域を形成し、
次いで、ソース／ドレイン電極及びチャネル形成領域上に電気絶縁性の支持体を形成した後、
ゲート絶縁層を構成する基体の他方の面上にゲート電極を形成する工程から成り、
チャネル形成領域は、導電路によって構成されており、
該導電路は、導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成され、ゲート電極に印加される電圧によって導電性が制御され、
微粒子と有機半導体分子とを結合させる前に、微粒子を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列することを特徴とする。
ゲート絶縁層を構成する基体の一方の面上にソース／ドレイン電極を形成した後、
ソース／ドレイン電極の間の基体の一方の面上にチャネル形成領域を形成し、
次いで、ソース／ドレイン電極及びチャネル形成領域上に電気絶縁性の支持体を形成した後、
ゲート絶縁層を構成する基体の他方の面上にゲート電極を形成する工程から成り、
チャネル形成領域は、導電路によって構成されており、
該導電路は、導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成され、ゲート電極に印加される電圧によって導電性が制御され、
微粒子と有機半導体分子とを結合させる前に、微粒子を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列することを特徴とする。
本発明の第１の態様あるいは第４の態様に係る半導体装置の製造方法によって得られるトップゲート型の電界効果型トランジスタ（ＦＥＴ）は、
（Ａ）電気絶縁性の支持体上に形成され、導電路によって構成されたチャネル形成領域を含むチャネル形成領域構成層、
（Ｂ）チャネル形成領域構成層上に形成されたソース／ドレイン電極、
（Ｃ）ソース／ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層（基体に相当する）、並びに、
（Ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えている。
（Ａ）電気絶縁性の支持体上に形成され、導電路によって構成されたチャネル形成領域を含むチャネル形成領域構成層、
（Ｂ）チャネル形成領域構成層上に形成されたソース／ドレイン電極、
（Ｃ）ソース／ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層（基体に相当する）、並びに、
（Ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えている。
上記の目的を達成するための本発明の第５の態様に係る半導体装置の製造方法は、トップゲート型の電界効果型トランジスタ（ＦＥＴ）の製造方法であり、
ゲート絶縁層を構成する基体の一方の面上にチャネル形成領域を構成するチャネル形成領域構成層を形成した後、
チャネル形成領域構成層上に、チャネル形成領域を挟むようにソース／ドレイン電極を形成し、
次いで、ソース／ドレイン電極及びチャネル形成領域上に電気絶縁性の支持体を形成した後、
ゲート絶縁層を構成する基体の他方の面上にゲート電極を形成する工程から成り、
チャネル形成領域は、導電路によって構成されており、
該導電路は、導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成され、ゲート電極に印加される電圧によって導電性が制御され、
微粒子と有機半導体分子とを結合させる前に、微粒子を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列することを特徴とする。
ゲート絶縁層を構成する基体の一方の面上にチャネル形成領域を構成するチャネル形成領域構成層を形成した後、
チャネル形成領域構成層上に、チャネル形成領域を挟むようにソース／ドレイン電極を形成し、
次いで、ソース／ドレイン電極及びチャネル形成領域上に電気絶縁性の支持体を形成した後、
ゲート絶縁層を構成する基体の他方の面上にゲート電極を形成する工程から成り、
チャネル形成領域は、導電路によって構成されており、
該導電路は、導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成され、ゲート電極に印加される電圧によって導電性が制御され、
微粒子と有機半導体分子とを結合させる前に、微粒子を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列することを特徴とする。
本発明の第１の態様あるいは第５の態様に係る半導体装置の製造方法によって得られるトップゲート型の電界効果型トランジスタ（ＦＥＴ）は、
（Ａ）電気絶縁性の支持体上に形成されたソース／ドレイン電極、
（Ｂ）ソース／ドレイン電極の間に形成され、導電路によって構成されたチャネル形成領域、
（Ｃ）ソース／ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層（基体に相当する）、並びに、
（Ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えている。
（Ａ）電気絶縁性の支持体上に形成されたソース／ドレイン電極、
（Ｂ）ソース／ドレイン電極の間に形成され、導電路によって構成されたチャネル形成領域、
（Ｃ）ソース／ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層（基体に相当する）、並びに、
（Ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えている。
本発明の第１の態様〜第５の態様に係る半導体装置の製造方法（以下、これらを総称して、単に、本発明の半導体装置の製造方法と呼ぶ）において、微粒子配列・充填工程は、微粒子を含む溶液から成る薄膜を基体上に形成した後、薄膜に含まれる溶媒を蒸発させる工程から成ることが、微粒子を最密充填にて配列させ得るといった観点から好ましい。そして、この場合、薄膜に含まれる溶媒を蒸発させる工程において、蒸発速度を制御しながら薄膜に含まれる溶媒を蒸発させることが望ましい。あるいは又、この場合、微粒子を含む溶液から成る薄膜を形成する前に、基体の表面処理を行うことが望ましい。あるいは又、この場合、微粒子を含む溶液から成る薄膜を形成する工程において、微粒子を含む溶液と基体との間の濡れ性を制御することが望ましい。
あるいは又、本発明の半導体装置の製造方法においては、微粒子配列・充填工程は、微粒子を含む溶液に基づき薄膜を成膜した後、該薄膜を基体上に転写する工程から成ることが、微粒子を最密充填にて配列させるといった観点から好ましい。より具体的には、微粒子配列・充填工程は、水面に微粒子を含む溶液に基づき薄膜を成膜した後、薄膜に含まれる溶媒を蒸発させることで形成した微粒子膜を、基体上に転写する工程から成ることが好ましく、更には、薄膜に含まれる溶媒を蒸発させる工程において、蒸発速度を制御しながら薄膜に含まれる溶媒を蒸発させることが、一層好ましい。
また、本発明の半導体装置の製造方法においては、微粒子配列・充填工程の実行後、有機半導体分子を接触させる工程を少なくとも１回行うことによって、微粒子と有機半導体分子とを結合させることが好ましい。尚、１回行うことによって結合体の単一層を形成することができるし、２回以上繰り返すことで結合体の積層構造を形成することができる。
本発明の半導体装置あるいは本発明の第１の態様〜第５の態様に係る半導体装置の製造方法（以下、これらを総称して、単に、本発明と呼ぶ場合がある）にあっては、微粒子の平均粒径をｒAVE、微粒子の粒径の標準偏差をσとしたとき、σ／ｒAVE≦０．５を満足することが好ましい。尚、ｒAVEの範囲として、５．０×１０-10ｍ≦ｒAVE≦１．０×１０-6ｍ、好ましくは５．０×１０-10ｍ≦ｒAVE≦１．０×１０-8ｍであることが望ましい。微粒子の形状として球形を挙げることができるが、本発明はこれに限るものではなく、例えば球形の他に、三角形、四面体、立方体、直方体、円錐、円柱等を挙げることができる。尚、微粒子の形状が球形以外の場合の微粒子の平均粒径は、球形以外の微粒子の測定された体積と同じ体積を有する球を想定し、係る球の直径の平均値を微粒子の平均粒径とすればよい。
有機半導体分子と結合する前の微粒子の表面は、鎖状の絶縁性有機分子から成る保護膜によって被覆されていることが、微粒子同士の凝集を防止するといった観点から好ましい。保護膜を構成する分子は微粒子に対して結合しているが、その結合力の大小が、保護膜によって被覆されている微粒子（実際には、保護膜によって被覆されている微粒子の集合体あるいはクラスター）を製造する際の集合体（クラスター）の最終的な径分布に大きく影響する。保護膜を構成する絶縁性有機分子の一端には、微粒子と化学的に反応（結合）する官能基を有することが好ましい。例えば、官能基としてチオール基（−ＳＨ）を挙げることができ、このチオール基を末端に持つ分子の１つとしてアルカンチオール［例えば、ドデカンチオール（Ｃ12Ｈ25ＳＨ）］を挙げることができる。ドデカンチオールのチオール基が金等の微粒子と結合すると、水素原子が離脱してＣ12Ｈ25Ｓ−Ａｕとなると考えられている。あるいは又、保護膜を構成する絶縁性有機分子として、アルキルアミン分子［例えば、ドデシルアミン（Ｃ12Ｈ25ＮＨ2）］を挙げることもできる。
微粒子を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列させた後、有機半導体分子を接触させると、有機半導体分子が保護膜を構成する有機分子と置換する結果、微粒子と有機半導体分子との化学的な結合体が形成される。
上述の好ましい形態を含む本発明の半導体装置にあっては、有機半導体分子が末端に有する官能基が微粒子と化学的に結合していることが好ましい。そして、この場合、有機半導体分子が両端に有する官能基によって有機半導体分子と微粒子とが化学的に（交互に）結合することで、ネットワーク状の導電路が構築されていることが好ましく、更には、微粒子と有機半導体分子との結合体の単一層によって導電路が構成されていることが好ましい。あるいは又、この場合、有機半導体分子が両端に有する官能基によって有機半導体分子と微粒子とが３次元的に化学的に（交互に）結合することで、ネットワーク状の導電路が構築されていることが好ましく、更には、微粒子と有機半導体分子との結合体の積層構造によって導電路が構成されていることが好ましい。
一方、本発明の半導体装置の製造方法にあっては、有機半導体分子を、その末端の官能基によって微粒子と化学的に結合させることが好ましい。そして、この場合、有機半導体分子が両端に有する官能基によって有機半導体分子と微粒子とを化学的に（交互に）結合させることで、ネットワーク状の導電路を構築することが好ましく、更には、微粒子と有機半導体分子との結合体の単一層によって導電路を構成することが好ましい。あるいは又、この場合、有機半導体分子が両端に有する官能基によって有機半導体分子と微粒子とを３次元的に化学的に（交互に）結合させることで、ネットワーク状の導電路を構築することが好ましく、更には、微粒子と有機半導体分子との結合体の積層構造によって導電路が構成されていることが好ましい。
本発明にあっては、このようにネットワーク状の導電路を構築することで、導電路内の電荷移動が、有機半導体分子の主鎖に沿った分子の軸方向で支配的に起こる構造となる結果、分子の軸方向の移動度、例えば非局在化したπ電子による高い移動度を最大限に利用することができるので、単分子層トランジスタに匹敵する、今までにない高い移動度を実現することが可能となる。
本発明にあっては、微粒子は、導体としての金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）といった金属から成り、あるいは、これらの金属から構成された合金から成り、あるいは又、半導体としての硫化カドミウム（ＣｄＳ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）、ガリウム砒素（ＧａＡｓ）、酸化チタン（ＴｉＯ2）、又は、シリコン（Ｓｉ）から成る構成とすることができる。尚、導体としての微粒子とは、体積抵抗率が１０-4Ω・ｍ（１０ -2 Ω・ｃｍ）のオーダー以下である材料から成る微粒子を指す。また、半導体としての微粒子とは、体積抵抗率が１０-4Ω・ｍ（１０ -2 Ω・ｃｍ）乃至乃至１０12Ω・ｍ（１０ 14 Ω・ｃｍ）のオーダーを有する材料から成る微粒子を指す。
本発明にあっては、有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端に、チオール基（−ＳＨ）、アミノ基（−ＮＨ2）、イソシアノ基（−ＮＣ）、シアノ基（−ＣＮ）、チオアセチル基（−ＳＣＯＣＨ3）、又は、カルボキシ基（−ＣＯＯＨ）を有することが好ましい。尚、チオール基、アミノ基、イソシアノ基、シアノ基、チオアセチル基は、Ａｕ等の導体としての微粒子に結合する官能基であり、カルボキシ基は半導体としての微粒子に結合する官能基である。また、分子の両端に位置する官能基は異なっていてもよく、両端の官能基の微粒子に対する結合性は近い方がより好ましい。
具体的には、有機半導体分子として、例えば、構造式（１）の４，４’−ビフェニルジチオール（ＢＰＤＴ）、構造式（２）の４，４’−ジイソシアノビフェニル、構造式（３）の４，４’−ジイソシアノ−ｐ−テルフェニル、及び構造式（４）の２，５−ビス（５’−チオアセチル−２’−チオフェニル）チオフェン、構造式（５）の４，４’−ジイソシアノフェニル、構造式（６）のベンジジン（ビフェニル−４，４'−ジアミン）、構造式（７）のＴＣＮＱ（テトラシアノキノジメタン）、構造式（８）のビフェニル−４，４'−ジカルボン酸、構造式（９）の１，４−ジ（４−チオフェニルアセチリニル）−２−エチルベンゼン、構造式（１０）の１，４−ジ（４−イソシアノフェニルアセチリニル）−２−エチルベンゼン、あるいは、Bovine Serum Albumin、Horse Radish Peroxidase、antibody-antigen を例示することができる。これらは、いずれも、π共役系分子であって、少なくとも２箇所で微粒子と化学的に結合する官能基を有していることが好ましい。
構造式（１）：４，４’−ビフェニルジチオール
構造式（２）：４，４’−ジイソシアノビフェニル
構造式（３）：４，４’−ジイソシアノ−ｐ−テルフェニル
構造式（４）：２，５−ビス（５’−チオアセチル−２’−チオフェニル）チオフェン
構造式（５）：４，４’−ジイソシアノフェニル
構造式（６）：ベンジジン（ビフェニル−４，４'−ジアミン）
構造式（７）：ＴＣＮＱ（テトラシアノキノジメタン）
構造式（８）：ビフェニル−４，４'−ジカルボン酸
構造式（９）：１，４−ジ（４−チオフェニルアセチリニル）−２−エチルベンゼン
構造式（１０）：１，４−ジ（４−イソシアノフェニルアセチリニル）−２−エチルベンゼン
また、有機半導体分子として、構造式（１１）で表されるデンドリマーも用いることができる。
構造式（１１）：デンドリマー
本発明にあっては、基体は、酸化ケイ素系材料（例えば、ＳｉＯXやスピンオンガラス（ＳＯＧ））；窒化ケイ素（ＳｉＮY）；酸化アルミニウム（Ａｌ2Ｏ3）；金属酸化物高誘電絶縁膜から構成することができる。基体をこれらの材料から構成する場合、基体を、以下に挙げる材料から適宜選択された支持体上に（あるいは支持体の上方に）形成すればよい。即ち、支持体として、あるいは又、上述した基体以外の基体として、ポリメチルメタクリレート（ポリメタクリル酸メチル，ＰＭＭＡ）やポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド、ポリカーボネート、ポリエチレンテレフタレート（ＰＥＴ）に例示される有機ポリマー（高分子材料から構成された可撓性を有するプラスチック・フィルムやプラスチック・シート、プラスチック基板といった高分子材料の形態を有する）を挙げることができ、あるいは又、雲母を挙げることができる。このような可撓性を有する高分子材料から構成された基体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への半導体装置の組込みあるいは一体化が可能となる。あるいは又、基体（あるいは支持体）として、各種ガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン基板を挙げることができる。電気絶縁性の支持体としては、以上に説明した材料から適切な材料を選択すればよい。支持体として、その他、導電性基板（金等の金属、高配向性グラファイトから成る基板）を挙げることができる。また、本発明にあっては、半導体装置の構成、構造によっては、半導体装置が支持体上に設けられているが、この支持体も上述した材料から構成することができる。また、半導体装置を樹脂にて封止してもよい。
ここで、雲母とは、岩波書店出版の理化学辞典第５版によれば、輝石、角閃石にみられるＳｉＯ3鎖の重合が更に進み，全ＳｉＯ4４面体原子団が３つの頂点を共有して（Ｓｉ4Ｏ10）の２次元シートを成す層状ケイ酸塩の代表であり、金雲母（phlogopite）、アナイト（annite）等の３個の８面体６配位イオンをもつ三８面体（trioctahedral）型と、白雲母（muscovite）、パラゴナイト（paragonite）等の二８面体（dioctahedral）型が存在する。基体（あるいは支持体）として雲母を用いれば、雲母と金属層等との間の密着性は良好であるが故に、所謂密着層の形成は不要となる。また、雲母は、高い弾力性、電気絶縁性、耐熱性を有しているし、劈開することによって広範囲に亙り原子レベルで平坦な表面を容易に得ることができ、基体（あるいは支持体）として最適な材料である。
本発明にあっては、微粒子は充填状態にて配列されているが、より好ましくは、微粒子は最密充填状態にて配列されていることが好ましい。ここで、より具体的には、「微粒子は充填状態にて配列されている」とは、微粒子と結合した有機半導体分子から成る導電路が、例えば少なくともソース／ドレイン電極間に形成される程度に、微粒子が配列している状態を云う。多少の空乏、格子の欠陥等があってもよいことは云うまでもない。また、「微粒子が最密充填状態にて配列されている」とは、微粒子を剛体とみなしたとき、その２次元平面、あるいは、３次元空間を物理的に占め得る最大の密度で規則的に配列している状態を云う。但し、ここでは、微粒子間には有機半導体分子が必ず存在するため、微粒子同士は接触していない。隣り合う微粒子間の表面間距離は、用いる有機半導体分子の長軸方向の長さと同じかそれ以下である。
更には、本発明にあっては、微粒子は基体の表面と略平行な面内において２次元的に規則的に配列されているが、より具体的には、このような２次元的に規則配列した層が、単層であっても、３次元的な最密充填状態で多層に存在していてもよい。「２次元的に規則的に配列されている」とは、少なくとも概ね微粒子１層分の厚みの空間内に粒径の揃った微粒子が充填状態で、好ましくは最密充填状態で、配列していることを意味する。尚、「基体の表面と略平行な面内、あるいは又、基体の表面と平行な面内」とは、基体の製造方法等によって基体の表面に微小凹凸が存在する場合、係る微小凹凸に対して実質的に平行であることを意味する。
本発明において、半導体装置を電界効果型トランジスタ（ＦＥＴ）とする場合、ゲート電極やソース／ドレイン電極、各種の配線を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン等の導電性物質を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、ゲート電極やソース／ドレイン電極、各種の配線を構成する材料として、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料（導電性高分子）を挙げることもできる。ゲート電極やソース／ドレイン電極、各種の配線を構成する材料は、微粒子と同じ材料であってもよいし、異なる材料であってもよい。
ゲート電極やソース／ドレイン電極、配線の形成方法として、これらを構成する材料にも依るが、物理的気相成長法（ＰＶＤ法）；ＭＯＣＶＤ法を含む各種の化学的気相成長法（ＣＶＤ法）；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法といった各種コーティング法；スタンプ法；リフトオフ法；シャドウマスク法；電解メッキ法や無電解メッキ法あるいはこれらの組合せといったメッキ法；及び、スプレー法の内のいずれかと、必要に応じてパターニング技術との組合せを挙げることができる。尚、物理的気相成長法（ＰＶＤ法）として、（ａ）電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着等の各種真空蒸着法、（ｂ）プラズマ蒸着法、（ｃ）２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタリング法、（ｄ）ＤＣ（direct current）法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法を挙げることができる。
本発明において、半導体装置を電界効果型トランジスタ（ＦＥＴ）とする場合、ゲート絶縁層を構成する材料として酸化ケイ素系材料、窒化ケイ素（ＳｉＮY）、金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）やポリビニルフェノール（ＰＶＰ）、ポリビニルアルコール（ＰＶＡ）にて例示される有機系絶縁材料を挙げることができるし、これらの組み合わせを用いることもできる。尚、酸化ケイ素系材料として、二酸化シリコン（ＳｉＯX）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率ＳｉＯ2系材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。
また、ゲート絶縁層の形成方法として、上述の各種ＰＶＤ法；各種ＣＶＤ法；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；上述した各種コーティング法；浸漬法；キャスティング法；及び、スプレー法の内のいずれかを挙げることができる。あるいは又、ゲート絶縁層は、ゲート電極の表面を酸化あるいは窒化することによって形成することができるし、ゲート電極の表面に酸化膜や窒化膜を成膜することで得ることもできる。ゲート電極の表面を酸化する方法として、ゲート電極を構成する材料にも依るが、Ｏ2プラズマを用いた酸化法、陽極酸化法を例示することができる。また、ゲート電極の表面を窒化する方法として、ゲート電極を構成する材料にも依るが、Ｎ2プラズマを用いた窒化法を例示することができる。あるいは又、例えば、Ａｕ電極に対しては、一端をメルカプト基で修飾された直鎖状炭化水素のように、ゲート電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的にゲート電極表面を被覆することで、ゲート電極の表面に絶縁膜を形成することもできる。
本発明の半導体装置を、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体に多数の半導体装置を集積したモノリシック集積回路としてもよいし、各半導体装置を切断して個別化し、ディスクリート部品として使用してもよい。
本発明においては、平滑な基体上での微粒子自身による自己組織化現象を積極的に利用して、微粒子の２次元規則配列化を達成させる。即ち、本発明によれば、微粒子が、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列されており、しかも、これらの微粒子が有機半導体分子と結びついて導電路が形成されているので、微粒子内の導電路と有機半導体分子内の分子骨格に沿った導電路とが連結したネットワーク状の導電路を形成することができる。従って、導電路内の電荷移動が有機半導体分子の主鎖に沿った分子の軸方向で支配的に起こる構造となる。導電路には分子間の電子移動が含まれないため、従来の有機半導体材料を用いた半導体装置における低い移動度の原因であった分子間の電子移動によって移動度が制限されることがない。そのため、有機半導体分子内の軸方向の電荷移動を最大限に利用することができる。例えば、主鎖に沿って形成された共役系を有する分子を有機半導体分子として用いる場合、非局在化したπ電子による高い移動度を利用できる。
また、導電路は、常圧下で２００゜Ｃ以下の低温プロセスで一層毎に形成することが可能であるが故に、所望の厚さを有する導電路を容易に形成でき、低コストで半導体装置を作製できる。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例１は、本発明の半導体装置、及び、本発明の第１の態様に係る半導体装置の製造方法に関する。実施例１の半導体装置の模式的な一部断面図を図１の（Ａ）に示し、導電路２０の概念図を図１の（Ｂ）に示す。
実施例１の半導体装置においては、図１の（Ｂ）に概念図を示すように、導体から成る微粒子２１と、これらの微粒子２１と結合した有機半導体分子２２とによって構成された導電路２０が基体（具体的には、ゲート絶縁層１３）上に形成されている。そして、微粒子２１は、基体（ゲート絶縁層１３）の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列されている。具体的には、実施例１の半導体装置は、ボトムゲート型であり、且つ、一種のボトムコンタクト型のＦＥＴ（より具体的には、ＴＦＴ）であり、導電路２０に加えられる電界によって導電路２０の導電性が制御される。尚、電荷移動の概念図を図１の（Ａ）に矢印で示す。
実施例１の半導体装置は、より具体的には、図１の（Ａ）に模式的な一部断面図を示すように、
（Ａ）支持体１０上に形成されたゲート電極１２、
（Ｂ）支持体１０及びゲート電極１２上に形成されたゲート絶縁層１３（基体に相当する）、
（Ｃ）ゲート絶縁層１３上に形成されたソース／ドレイン電極１４、並びに、
（Ｄ）ソース／ドレイン電極１４の間であってゲート絶縁層１３上に形成され、導電路２０によって構成されたチャネル形成領域１５、
から構成されている。
（Ａ）支持体１０上に形成されたゲート電極１２、
（Ｂ）支持体１０及びゲート電極１２上に形成されたゲート絶縁層１３（基体に相当する）、
（Ｃ）ゲート絶縁層１３上に形成されたソース／ドレイン電極１４、並びに、
（Ｄ）ソース／ドレイン電極１４の間であってゲート絶縁層１３上に形成され、導電路２０によって構成されたチャネル形成領域１５、
から構成されている。
実施例１の半導体装置の製造方法は、導体から成る微粒子２１と、これらの微粒子２１と結合した有機半導体分子２２とによって構成される導電路２０を基体（具体的には、ゲート絶縁層１３）上に形成する工程を含む半導体装置の製造方法であって、微粒子２１と有機半導体分子２２とを結合させる前に、微粒子２１を、基体（ゲート絶縁層１３）の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列する微粒子配列・充填工程を備えている。尚、実施例１の半導体装置の製造方法にあっては、導電路２０の導電性を制御するための電界を生成させる制御部（具体的には、ゲート電極１２）を形成する工程を更に含む。
実施例１においては、導体から成る微粒子２１として金微粒子（金ナノ粒子）を使用し、有機半導体分子２２として、共役結合を有する有機半導体分子であって、分子の両端にチオール基（−ＳＨ）を有する４，４’−ビフェニルジチオール（ＢＰＤＴ）を用いる。また、基体は、ゲート絶縁層１３（具体的には、ＳｉＯ2）から成る。
本発明の半導体装置、及び、本発明の第１の態様に係る半導体装置の製造方法は、基本に、例えば金属から成る微粒子の２次元規則配列の達成が所謂有機トランジスタの性能向上に繋がるという考え方に基づいている。そして、微粒子の２次元規則配列（微粒子が、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列されていること）を達成するために、実施例１においては、
（１）微粒子を含む溶液（例えば、微粒子コロイド溶液）を、例えばキャスト法やＬＢ法で塗布し、塗布された微粒子コロイド溶液中の溶媒の蒸発速度を適切に制御することにより微粒子の密なる充填状態の配列を達成し、
しかも、
（２）微粒子のサイズばらつきが少ない、粒径の揃った微粒子を用いることにより、微粒子の２次元ネットワークを広い範囲において、且つ、長距離秩序を有する形態で達成する、
という２つの新しい手法を採用している。
（１）微粒子を含む溶液（例えば、微粒子コロイド溶液）を、例えばキャスト法やＬＢ法で塗布し、塗布された微粒子コロイド溶液中の溶媒の蒸発速度を適切に制御することにより微粒子の密なる充填状態の配列を達成し、
しかも、
（２）微粒子のサイズばらつきが少ない、粒径の揃った微粒子を用いることにより、微粒子の２次元ネットワークを広い範囲において、且つ、長距離秩序を有する形態で達成する、
という２つの新しい手法を採用している。
平滑な基体上での微粒子自身による自己組織化現象を積極的に利用して、２次元規則配列化を達成させるためには、微粒子コロイド溶液を基体上に滴下した際の微粒子コロイド溶液中に含まれる溶媒の蒸発条件、及び、微粒子のサイズばらつきの度合いは、非常に重要な因子である。溶媒の蒸発速度が早すぎると、自己組織化による２次元規則配列化が達成される前に、微粒子がその場に取り残されてしまい、基体上を自由に動けなくなってしまう。一方、微粒子のサイズがまちまちだと、２次元配列に空隙ができ、最密充填にはならない。尚、「微粒子を最密充填に並べること」と、「その並び方に秩序性を持たせること」は同じことではない。
微粒子間を、一種、架橋する役割を果たす有機半導体分子は、その両端に、微粒子と結合可能な官能基を有している。ところで、微粒子間の距離が有機半導体分子の全長よりも長く、しかも、微粒子が基体上に固定され、移動できないような状態にあっては、導電パスがそこで切れることになり、その結果、有機半導体分子と微粒子によって構成された導電路の数が減少し、半導体装置の特性の劣化につながる。優れた特性を有する半導体装置を得ようとしたとき、この半導体装置が例えば電界効果型トランジスタ（ＦＥＴ）から構成されている場合、一方のソース／ドレイン電極から他方のソース／ドレイン電極まで、切れ目無く導電路が繋がっている必要がある。また、導電路の数がＦＥＴの特性向上に大きく影響する。
導電路の数を増加させるためには、微粒子同士が有機半導体分子の長さより近い距離で隣接しており、更には、微粒子が六方最密充填様に２次元規則配列していることが望ましい。より具体的には、有機半導体分子と結合する前の微粒子の表面は、鎖状の絶縁性有機分子から成る保護膜によって被覆されている。従って、微粒子間距離は、最も近接した場合でも、保護膜を構成する分子の長さの２倍程度（実際は分子が若干先端で重なるためそれよりは短くなる）離れている。そのようにして決められた微粒子間距離よりも、これらの微粒子を、一種、架橋する有機半導体分子の長さは長くないことが好ましい。
微粒子を金ナノ粒子から構成する場合を例にとり、以下、説明を行うが、微粒子は金ナノ粒子に限定するものではない。
《微粒子の基体への塗布》
金ナノ粒子の塗布法に関しては、金ナノ粒子を溶媒に分散させたコロイド溶液（以下、金ナノ粒子コロイド溶液と呼ぶ）を基体上に滴下して、溶媒が蒸発するときに、金ナノ粒子間に働く横毛管力による自己組織化現象を利用して２次元規則配列を達成する手法（キャスト法）が古くから採られてきた。このキャスト法は、プロセスが非常に簡便である反面、溶媒の蒸発速度が早すぎると、金ナノ粒子の自己組織化の速度を溶媒の蒸発速度が上回ってしまうため、金ナノ粒子がその場に取り残されてしまい、結果として金ナノ粒子の分布にムラができてしまうといった難点がある。
金ナノ粒子の塗布法に関しては、金ナノ粒子を溶媒に分散させたコロイド溶液（以下、金ナノ粒子コロイド溶液と呼ぶ）を基体上に滴下して、溶媒が蒸発するときに、金ナノ粒子間に働く横毛管力による自己組織化現象を利用して２次元規則配列を達成する手法（キャスト法）が古くから採られてきた。このキャスト法は、プロセスが非常に簡便である反面、溶媒の蒸発速度が早すぎると、金ナノ粒子の自己組織化の速度を溶媒の蒸発速度が上回ってしまうため、金ナノ粒子がその場に取り残されてしまい、結果として金ナノ粒子の分布にムラができてしまうといった難点がある。
実施例１においては、微粒子を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列する工程（微粒子配置・充填工程）は、微粒子を含む溶液から成る薄膜を基体上に形成した後（即ち、キャスト法を実行した後）、薄膜に含まれる溶媒を蒸発させる工程から成り、薄膜に含まれる溶媒を蒸発させる工程においては、蒸発速度を制御しながら薄膜に含まれる溶媒を蒸発させる。また、微粒子を含む溶液から成る薄膜を形成する前に、基体の表面処理を行う。更には、微粒子を含む溶液から成る薄膜を形成する工程において、微粒子を含む溶液と基体との間の濡れ性を制御する。
実施例１においては、金ナノ粒子コロイド溶液に蒸気圧の低い有機物を混合することで、溶媒の蒸発速度を制御する（遅くする）（X. M. Lin, et al., J. Phys. Chem. B, 2001, 105, 3353 参照）。具体的には、アルキルアミン分子（例えば、ドデシルアミン）あるいはアルカンチオール分子（例えば、ドデカンチオール）から成る保護膜によって表面が被覆された金ナノ粒子コロイド溶液（溶媒：トルエン）を用いる場合、ドデカンチオールのようなトルエンに溶解し、且つ、蒸発し難い有機物を金ナノ粒子コロイド溶液に混入させることにより、金ナノ粒子コロイド溶液における溶媒蒸発速度を遅くすることができる。
こうして得られた金ナノ粒子の配列状態を示す走査型電子顕微鏡写真像を図８に掲げる。また、図９に、金ナノ粒子の粒径分布ヒストグラムを示す。尚、金ナノ粒子の平均粒径ｒAVEは９．２ｎｍ、標準偏差σは６．０５ｎｍである。図８に示す走査型電子顕微鏡写真像から、金ナノ粒子が基体上に密に詰まった状態にて配置されていることがわかる。但し、２次元的であって規則的な配列は達成されていない。２次元規則配列は、後述する《粒径の均一化》を同時に考慮することによって達成される。
あるいは又、溶媒の蒸気を満たした閉空間（シャーレ等）内でキャスト法を実行することで微粒子を含む溶液から成る薄膜を基体上に形成した後（即ち、キャスト法を実行した後）、薄膜に含まれる溶媒を蒸発させる。この工程において蒸発速度を制御しながら薄膜に含まれる溶媒を蒸発させることができるので、金ナノ粒子を基体上に密に詰まった状態にて配置させることもできる。
あるいは又、単純なキャスト法ではなく、リソグラフィ技術等によって基体表面に凹部を予め形成しておき、この凹部を含む基体表面に金ナノ粒子溶液を滴下させ、溶媒を蒸発させる方法、あるいは、基体表面に置かれたＯリング等によって囲まれた基体表面部分に金ナノ粒子溶液を滴下させ、溶媒を蒸発させる方法を採用することもできる（N. D. Denkov, et al., Langmuir, 1992, 8, 3183 参照）。これらの方法を採用することで、一般的に見られる液滴の周辺部からの溶媒の蒸発とは異なり、中心部から溶媒の蒸発が始まる結果、均一なナノ粒子単層膜を形成することが可能となる。
あるいは又、微粒子配列・充填工程は、微粒子を含む溶液に基づき薄膜を成膜した後、該薄膜を基体上に転写する工程、即ち、所謂ＬＢ（Langmuir-Blodgett）法に類似した方法から構成してもよい。即ち、親水性溶媒（例えば水）上に疎水性表面を有する金ナノ粒子を単層で２次元規則配列を有するように浮かべ、あるいは、これとは逆に、疎水性溶媒上に親水性表面を有する金ナノ粒子を単層で２次元規則配列を有するように浮かべ、それをＬＢ法のように基体上に転写する方法を採用してもよい（V. Santhanam, et al., Langmuir, 2003, 19, 7881 参照）。
一例として、後述する《粒径の均一化》を行った平均粒径１２．２ｎｍの、疎水性表面を有する金ナノ粒子を用いて、ＬＢ法に類似した方法により、即ち、水面に金ナノ粒子を含む溶液に基づき薄膜を成膜した後、薄膜に含まれる溶媒（具体的にはトルエン）を蒸発させることで形成した金ナノ粒子薄膜を、基体上に転写した。このとき、蒸発速度を制御しながら薄膜に含まれる溶媒を蒸発させた。具体的には、蒸発速度の制御は、水を入れた容器にガラス板で蓋をしてガラス板の隙間から金ナノ粒子を含む溶液を滴下することにより行った。このとき、水面と蓋の距離が約５ｍｍになるように水の量を調節した。２５ｃｍ×１５ｃｍの大きさの容器を用いた場合、５０マイクロリットルのナノ粒子溶液を滴下すると、薄膜に含まれる溶媒は３０秒〜１分ほどの時間で蒸発した。
水面に金ナノ粒子を含む溶液を滴下して薄膜を成膜した後、薄膜に含まれるトルエンを蒸発させることで形成した金ナノ粒子薄膜を、シリコン基板上に転写して得られた金ナノ粒子薄膜の光学顕微鏡写真像及び走査型電子顕微鏡写真像を、それぞれ、図１０及び図１１に示す。図１０の光学顕微鏡写真像から、観察したほぼ全面に亙って、亀裂や空隙、あるいは、多層膜に起因するムラの無い、均一な金ナノ粒子薄膜が形成されていることが判る。また、図１１の走査型電子顕微鏡写真像から、明るい点として観察された個々の金ナノ粒子が２次元規則配列している様子が判る。以上の観察結果から、後述する《粒径の均一化》を行った金ナノ粒子を用い、且つ、ＬＢ法に類似した方法によって金ナノ粒子薄膜を形成することにより、２次元的に規則的に、且つ、充填状態にて配列した金ナノ粒子層の形成を、１００μｍを超える広い領域において達成することが可能であることが確認された。
キャスト法における溶媒蒸発の際に、より効果的に自己組織化を促進させる２つの手段を、以下、説明する。
［基体の表面処理］
第１の手段は、基体と金ナノ粒子との相互作用を考慮した手段である。自己組織化によって金ナノ粒子の２次元様の構造を形成させる際、金ナノ粒子と基体との相互作用が重要となる。金ナノ粒子の表面状態は、主にその表面を被覆している保護膜を構成する分子の性質によって決定される。それ故、様々な保護膜を有する金ナノ粒子、例えば表面に疎水性を有する保護膜（保護膜を構成する分子が例えばアルキル基を有するもの）が形成された金ナノ粒子を用い、あるいは、表面に親水性を有する保護膜（保護膜を構成する分子が、例えばカルボキシ基、アミノ基あるいは水酸基を有するもの）が形成された金ナノ粒子を用い、更には、微粒子を含む溶液から成る薄膜を形成する前に基体の表面処理を行うことで基体の表面状態を最適化し、金ナノ粒子及び基体の振る舞いを変えることができ、キャスト法の実行に最も適した条件を得ることが可能となる（T. Teranishi, et al., Adv. Mater., 2001, 13, 1699 参照）。ここで、ＳｉＯ2から成る基体の表面を親水化処理する場合、プラズマアッシング処理や、ピランハ溶液処理、酸素プラズマ処理、ＵＶ−オゾン処理による水酸基の導入を挙げることができる。一方、ＳｉＯ2から成る基体の表面を疎水化処理する場合、例えば、末端に疎水基を有する処理剤（例えば、ヘキサメチルジシラザン［（ＣＨ3）3ＳｉＮＨＳｉ（ＣＨ3）3］、オクタデシルトリクロロシラン［Ｃ18Ｈ37ＳｉＣｌ3］）による表面処理を行えばよい。
第１の手段は、基体と金ナノ粒子との相互作用を考慮した手段である。自己組織化によって金ナノ粒子の２次元様の構造を形成させる際、金ナノ粒子と基体との相互作用が重要となる。金ナノ粒子の表面状態は、主にその表面を被覆している保護膜を構成する分子の性質によって決定される。それ故、様々な保護膜を有する金ナノ粒子、例えば表面に疎水性を有する保護膜（保護膜を構成する分子が例えばアルキル基を有するもの）が形成された金ナノ粒子を用い、あるいは、表面に親水性を有する保護膜（保護膜を構成する分子が、例えばカルボキシ基、アミノ基あるいは水酸基を有するもの）が形成された金ナノ粒子を用い、更には、微粒子を含む溶液から成る薄膜を形成する前に基体の表面処理を行うことで基体の表面状態を最適化し、金ナノ粒子及び基体の振る舞いを変えることができ、キャスト法の実行に最も適した条件を得ることが可能となる（T. Teranishi, et al., Adv. Mater., 2001, 13, 1699 参照）。ここで、ＳｉＯ2から成る基体の表面を親水化処理する場合、プラズマアッシング処理や、ピランハ溶液処理、酸素プラズマ処理、ＵＶ−オゾン処理による水酸基の導入を挙げることができる。一方、ＳｉＯ2から成る基体の表面を疎水化処理する場合、例えば、末端に疎水基を有する処理剤（例えば、ヘキサメチルジシラザン［（ＣＨ3）3ＳｉＮＨＳｉ（ＣＨ3）3］、オクタデシルトリクロロシラン［Ｃ18Ｈ37ＳｉＣｌ3］）による表面処理を行えばよい。
［微粒子を含む溶液と基体との間の濡れ性の制御］
第２の手段は、微粒子を含む溶液と基体との間の濡れ性を制御することである。基体に対して溶液中の溶媒の濡れ性が良ければ溶媒は基体上を広がり、濡れ性が悪ければ溶媒は集まる。一般的に溶媒が基体に対してより広い範囲に広がった方が、基体上に微粒子を含む溶液から成る薄膜を形成した後、広い面積の薄膜の全体から溶媒が均一に蒸発する。濡れ性は、異なる溶媒を混合し、その混合比率を調整することにより、変化させることができ、これによって、基体上に金ナノ粒子を並べるのに最も適した濡れ性を得ることが可能となる。例えば、ＳｉＯ2から成る基体上に金ナノ粒子のトルエン溶液をキャスト法にて塗布し、微粒子を含む溶液から成る薄膜を基体上に形成する場合、金ナノ粒子のトルエン溶液にエタノールを或る程度混合したとき、溶液が最も基体上で広がる。
第２の手段は、微粒子を含む溶液と基体との間の濡れ性を制御することである。基体に対して溶液中の溶媒の濡れ性が良ければ溶媒は基体上を広がり、濡れ性が悪ければ溶媒は集まる。一般的に溶媒が基体に対してより広い範囲に広がった方が、基体上に微粒子を含む溶液から成る薄膜を形成した後、広い面積の薄膜の全体から溶媒が均一に蒸発する。濡れ性は、異なる溶媒を混合し、その混合比率を調整することにより、変化させることができ、これによって、基体上に金ナノ粒子を並べるのに最も適した濡れ性を得ることが可能となる。例えば、ＳｉＯ2から成る基体上に金ナノ粒子のトルエン溶液をキャスト法にて塗布し、微粒子を含む溶液から成る薄膜を基体上に形成する場合、金ナノ粒子のトルエン溶液にエタノールを或る程度混合したとき、溶液が最も基体上で広がる。
《粒径の均一化》
サイズの揃った金ナノ粒子の作製方法は過去に数多く報告されているが、本発明においては、予め作製しておいた金ナノ粒子を改良することで得た均一な粒径を有する金ナノ粒子を用いている。実施例１においては、Leff らが提案した方法（ドデシルアミン（Ｃ12Ｈ25ＮＨ2）を保護膜とする金ナノ粒子の作製法。D. V. Leff, et al., Langmuir, 1996, 12, 4723 参照）を採用した。そして、作製した金ナノ粒子コロイド溶液に対して、Lin らの提案している方法（X. M. Lin, et al., J. Nanoparticle Res., 2000, 2, 157 参照）を改良した方法を適用することにより金ナノ粒子の粒径の均一化を行った。
サイズの揃った金ナノ粒子の作製方法は過去に数多く報告されているが、本発明においては、予め作製しておいた金ナノ粒子を改良することで得た均一な粒径を有する金ナノ粒子を用いている。実施例１においては、Leff らが提案した方法（ドデシルアミン（Ｃ12Ｈ25ＮＨ2）を保護膜とする金ナノ粒子の作製法。D. V. Leff, et al., Langmuir, 1996, 12, 4723 参照）を採用した。そして、作製した金ナノ粒子コロイド溶液に対して、Lin らの提案している方法（X. M. Lin, et al., J. Nanoparticle Res., 2000, 2, 157 参照）を改良した方法を適用することにより金ナノ粒子の粒径の均一化を行った。
具体的には、以下の調製方法にて金ナノ粒子を得た。即ち、四塩化金酸（ＨＡｕＣｌ4・３Ｈ2Ｏ）をイオン交換水に溶解する。次いで、この溶液を激しく攪拌しながら、トルエンに溶解した臭化テトラオクチルアンモニウム（Ｎ（Ｃ8Ｈ17）4Ｂｒ）をこの溶液中に添加する。次いで、トルエンに溶解したドデシルアミン（Ｃ12Ｈ25ＮＨ2）をこの混合物中に加える。その後、激しく攪拌しているこの混合物中に、水素化ホウ素ナトリウム（ＮａＢＨ4）をイオン交換水に溶解した溶液を滴下する。そして、１２時間攪拌を続けた後、静置後、水層を分液漏斗で除去する。次いで、この溶液にトルエンとドデシルアミンを加えて、１３０゜Ｃで１時間、加熱還流する。その後、室温まで静置した後、エバポレーターで液量を減量し、次いで、エタノールを加えて、冷凍庫内で１２時間静置する。そして、沈澱した金ナノ粒子を濾過により分離し、エタノールで洗浄後、トルエンに溶解する。
このように粒径を揃えた金ナノ粒子を用いて、更には、前述した溶媒蒸発速度制御方法（金ナノ粒子コロイド溶液に蒸気圧の低い有機物を混合することで溶媒の蒸発速度を制御する方法）で、微粒子を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列させた後、微粒子と有機半導体分子とを結合させたときの粒子配列状態を図１２の走査型電子顕微鏡写真像に示す。また、図１３に、金ナノ粒子の粒径分布ヒストグラムを示す。尚、金ナノ粒子の平均粒径ｒAVEは５．１ｎｍ、標準偏差σは０．６１ｎｍ、σ／ｒAVE＝０．１２である。図１２の走査型電子顕微鏡写真像から明らかなように、金ナノ粒子が密に詰まった状態となっているだけでなく、図８の走査型電子顕微鏡写真像と比較して、金ナノ粒子が周期性を持って２次元規則配列を取っていることが判る。即ち、微粒子を用いた有機半導体トランジスタにおいて、図１２に示すように、微粒子を、広い範囲に亙って最密充填させた２次元ネットワークの形成が可能となる。
《金ナノ粒子と有機半導体分子との化学的な結合》
金ナノ粒子の保護膜分子としてはアルカンチオール分子（例えばドデカンチオール）が良く知られているが、一般に、金（Ａｕ）と硫黄（Ｓ）の結合力は強く、有機半導体分子で金ナノ粒子間を架橋する際に、保護膜を構成する分子を有機半導体分子で置き換えるのに時間がかかると考えられている。保護膜を構成する分子が、より弱く金（Ａｕ）と結合していれば（言い換えれば、置換され易いならば）、金ナノ粒子と有機半導体分子の結合が、よりスムーズに進行すると考えられる。
金ナノ粒子の保護膜分子としてはアルカンチオール分子（例えばドデカンチオール）が良く知られているが、一般に、金（Ａｕ）と硫黄（Ｓ）の結合力は強く、有機半導体分子で金ナノ粒子間を架橋する際に、保護膜を構成する分子を有機半導体分子で置き換えるのに時間がかかると考えられている。保護膜を構成する分子が、より弱く金（Ａｕ）と結合していれば（言い換えれば、置換され易いならば）、金ナノ粒子と有機半導体分子の結合が、よりスムーズに進行すると考えられる。
実施例１においては、それ故、金（Ａｕ）との結合力の弱いアルキルアミン分子（ドデシルアミン等）から成る保護膜で金ナノ粒子の表面を被覆した。金ナノ粒子コロイド溶液に過剰のチオール分子を混ぜたとき、アルカンチオール分子から成る保護膜によって被覆された金ナノ粒子よりも、アルキルアミン分子から成る保護膜によって被覆された金ナノ粒子の方が、より素早く、チオール分子によって保護膜が置換されることが、分析により明らかになった。尚、図１４には、金ナノ粒子を配列させた基板を４，４’−ビフェニルジチオール（ＢＰＤＴ）の溶液に浸漬した時間による金ナノ粒子のプラズモン吸収の変化を示す。図１４から、浸漬後、１分経過すると、殆どの金粒子が４，４’−ビフェニルジチオール（ＢＰＤＴ）によってリンクされていることが判る。また、４，４’−ビフェニルジチオール（ＢＰＤＴ）溶液に金ナノ粒子を配列させた基板を浸漬する前と浸漬した後のＸＰＳ（Ｘ線光電子分光）スペクトルを図１５に示す。図１５から、浸漬後、金粒子と４，４’−ビフェニルジチオールとの間に結合（Ａｕ−Ｓ）が形成されていることが判る。
実施例１においては、有機半導体分子２２が末端に有する官能基が微粒子２１と化学的に結合している。あるいは又、有機半導体分子２２を、その末端の官能基によって、微粒子２１と化学的に結合させる。より具体的には、有機半導体分子２２が両端に有する官能基（実施例１においては、共役結合を有する有機半導体分子であって、４，４’−ビフェニルジチオール（ＢＰＤＴ）の両端に有するチオール基［−ＳＨ］）によって有機半導体分子２２と微粒子２１とが化学的に（交互に）結合することで、あるいは、３次元的に化学的に（交互に）結合することで、ネットワーク状の導電路２０が構築されている。そして、微粒子２１と有機半導体分子２２との結合体の単一層によって導電路２０が構成され、あるいは又、微粒子２１と有機半導体分子２２との結合体の積層構造によって導電路２０が構成されている。
即ち、微粒子２１を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列させた後、有機半導体分子２２を接触させる工程を１回行うことによって、微粒子２１と有機半導体分子２２との結合体の単一層を形成することができ、２回以上行うことによって、微粒子２１と有機半導体分子２２との結合体から成る層が積層され、結合体の積層構造を得ることができる。あるいは又、微粒子配列・充填工程を複数回、繰り返すことによって、微粒子２１を、３次元的に規則的に、且つ、充填状態にて配列させた後、有機半導体分子２２を接触させる工程を少なくとも１回行うことによって、微粒子２１と有機半導体分子２２との結合体から成る層が積層された結合体の積層構造を得ることができる。
即ち、チャネル形成領域１５の形成工程においては、微粒子２１の層を１層形成した後に、微粒子２１に有機半導体分子２２を接触させ、微粒子２１と有機半導体分子２２との結合体を形成させることにより、結合体の層が１層分形成される。このように、結合体の１層ずつの形成によってチャネル形成領域１５を形成することができるので、この工程を何回繰り返すかで、所望の厚さを有するチャネル形成領域１５を形成することができる。そして、こうして得られたチャネル形成領域１５は、微粒子２１と有機半導体分子２２とがネットワーク状に結合された結合体から構成され、ゲート電極１２に印加されるゲート電圧によってキャリア移動が制御される。具体的には、例えば、ゲート電極１２に印加するゲート電圧を０ボルトとした場合、ソース／ドレイン電極１４の間にソース／ドレイン電流が流れる。更には、ゲート電極１２に印加するゲート電圧の向き（プラス又はマイナス）及び値を制御することで、ソース／ドレイン電極１４の間に流れるソース／ドレイン電流を制御することができる。以下の実施例２〜実施例６において得られる半導体装置においても同様である。
ここで、チャネル形成領域１５においては、微粒子２１が有機半導体分子２２によって２次元的あるいは３次元的に結びつけられ、微粒子２１内の導電路と有機半導体分子２２内の分子骨格に沿った導電路とが連結したネットワーク状の導電路２０が形成されている。そして、図１の（Ｂ）の概念図に示すように、この導電路２０には、従来の有機半導体から成るチャネル形成領域における低い移動度の原因であった分子間の電子移動が含まれず、しかも、分子内の電子移動は分子骨格に沿って形成された共役系を通じて行われるので、高い移動度が期待される。チャネル形成領域１５における電子伝導は、図１の（Ａ）の矢印に示すように、ネットワーク状の導電路２０を通って行われ、チャネル形成領域１５の導電性はゲート電極１２に印加されるゲート電圧によって制御される。
チャネル形成領域１５は、結合体の単一層としてもよいし、２層以上、１０層程度の結合体の積層構造としてもよい。１層の厚さは、微粒子の粒径（数ｎｍ）と概ね同じである。微粒子２１を平均粒径約１０ｎｍの金（Ａｕ）から構成し、１０層の結合体の積層構造とする場合、チャネル形成領域１５の厚さはおおよそ１００ｎｍとなる。従って、このような場合、ソース／ドレイン電極１４の厚さは、１００ｎｍ以上の厚さとすることが好ましい。尚、結合体の１層ずつを独立して形成することによってチャネル形成領域１５を得ることができるので、各結合体毎、又は、結合体の積層構造毎に、微粒子２１を構成する材料や微粒子２１の平均粒径、有機半導体分子２２を変えて、チャネル形成領域１５の特性を制御してもよい。
以下、図２の（Ａ）〜（Ｄ）を参照して、実施例１の半導体装置の製造方法の概要を説明する。
［工程−１００］
先ず、支持体上にゲート電極１２を形成する。具体的には、ガラス基板１０の表面に形成されたＳｉＯ2から成る絶縁層１１上に、ゲート電極１２を形成すべき部分が除去されたレジスト層（図示せず）を、リソグラフィ技術に基づき形成する。その後、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ゲート電極１２としての金（Ａｕ）層を、順次、真空蒸着法にて全面に成膜し、その後、レジスト層を除去する。こうして、所謂リフトオフ法に基づき、ゲート電極１２を得ることができる。
先ず、支持体上にゲート電極１２を形成する。具体的には、ガラス基板１０の表面に形成されたＳｉＯ2から成る絶縁層１１上に、ゲート電極１２を形成すべき部分が除去されたレジスト層（図示せず）を、リソグラフィ技術に基づき形成する。その後、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ゲート電極１２としての金（Ａｕ）層を、順次、真空蒸着法にて全面に成膜し、その後、レジスト層を除去する。こうして、所謂リフトオフ法に基づき、ゲート電極１２を得ることができる。
［工程−１１０］
次に、ゲート電極１２を含む支持体（より具体的には絶縁層１１）上にゲート絶縁層１３を形成する。具体的には、ＳｉＯ2から成るゲート絶縁層１３を、スパッタリング法に基づきゲート電極１２及び絶縁層１１上に形成する。ゲート絶縁層１３の成膜を行う際、ゲート電極１２の一部をハードマスクで覆うことによって、ゲート電極１２の取出部（図示せず）をフォトリソグラフィ・プロセス無しで形成することができる。
次に、ゲート電極１２を含む支持体（より具体的には絶縁層１１）上にゲート絶縁層１３を形成する。具体的には、ＳｉＯ2から成るゲート絶縁層１３を、スパッタリング法に基づきゲート電極１２及び絶縁層１１上に形成する。ゲート絶縁層１３の成膜を行う際、ゲート電極１２の一部をハードマスクで覆うことによって、ゲート電極１２の取出部（図示せず）をフォトリソグラフィ・プロセス無しで形成することができる。
［工程−１２０］
次に、ゲート絶縁層１３の上に金（Ａｕ）層から成るソース／ドレイン電極１４を形成する。具体的には、ゲート絶縁層１３上に、ソース／ドレイン電極１４を形成すべき部分が除去されたレジスト層をリソグラフィ技術に基づき形成する。そして、［工程−１００］と同様にして、レジスト層及びゲート絶縁層１３上に、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極１４としての金（Ａｕ）層を、順次、真空蒸着法にて成膜し、その後、レジスト層を除去する。こうして、所謂リフトオフ法に基づき、ソース／ドレイン電極１４を得ることができる（図２の（Ａ）参照）。
次に、ゲート絶縁層１３の上に金（Ａｕ）層から成るソース／ドレイン電極１４を形成する。具体的には、ゲート絶縁層１３上に、ソース／ドレイン電極１４を形成すべき部分が除去されたレジスト層をリソグラフィ技術に基づき形成する。そして、［工程−１００］と同様にして、レジスト層及びゲート絶縁層１３上に、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極１４としての金（Ａｕ）層を、順次、真空蒸着法にて成膜し、その後、レジスト層を除去する。こうして、所謂リフトオフ法に基づき、ソース／ドレイン電極１４を得ることができる（図２の（Ａ）参照）。
［工程−１３０］
その後、微粒子２１を含む溶液から成る薄膜を形成した後、薄膜に含まれる溶媒を蒸発させる。尚、薄膜に含まれる溶媒を蒸発させる工程において、蒸発速度を制御しながら薄膜に含まれる溶媒を蒸発させる。具体的には、先に説明した《粒径の均一化》によって得られたサイズの揃った微粒子２１である金ナノ粒子から調製した金ナノ粒子コロイド溶液を使用して、先に説明した《微粒子の基体への塗布》を実行することによって、金（Ａｕ）から成る微粒子２１を、基体（ゲート絶縁層１３）の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列させる。この状態を模式的に図２の（Ｂ）に示す。尚、ドデシルアミンあるいはドデカンチオールから成る保護膜によって表面が被覆された金ナノ粒子を０．０５重量％分散させ、ドデカンチオールを０．６３重量％混入させた金ナノ粒子コロイド溶液（溶媒：トルエン）を使用することで、金ナノ粒子コロイド溶液における溶媒蒸発速度を遅くする。また、先に説明した［基体の表面処理］及び／又は［微粒子を含む溶液と基体との間の濡れ性の制御］といった各種を処理を行ってもよい。
その後、微粒子２１を含む溶液から成る薄膜を形成した後、薄膜に含まれる溶媒を蒸発させる。尚、薄膜に含まれる溶媒を蒸発させる工程において、蒸発速度を制御しながら薄膜に含まれる溶媒を蒸発させる。具体的には、先に説明した《粒径の均一化》によって得られたサイズの揃った微粒子２１である金ナノ粒子から調製した金ナノ粒子コロイド溶液を使用して、先に説明した《微粒子の基体への塗布》を実行することによって、金（Ａｕ）から成る微粒子２１を、基体（ゲート絶縁層１３）の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列させる。この状態を模式的に図２の（Ｂ）に示す。尚、ドデシルアミンあるいはドデカンチオールから成る保護膜によって表面が被覆された金ナノ粒子を０．０５重量％分散させ、ドデカンチオールを０．６３重量％混入させた金ナノ粒子コロイド溶液（溶媒：トルエン）を使用することで、金ナノ粒子コロイド溶液における溶媒蒸発速度を遅くする。また、先に説明した［基体の表面処理］及び／又は［微粒子を含む溶液と基体との間の濡れ性の制御］といった各種を処理を行ってもよい。
［工程−１４０］
次いで、先に説明した《金ナノ粒子と有機半導体分子との化学的な結合》を実行する。具体的には、４，４’−ビフェニルジチオールから成る有機半導体分子２２をモル濃度数ｍＭにてトルエンに溶解した溶液にゲート絶縁層１３を含む全体を浸漬した後、トルエンで洗浄して溶液を置換し、その後、溶媒を蒸発させる。このとき、保護膜を構成するドデシルアミンが４，４’−ビフェニルジチオールから成る有機半導体分子２２によって置換され、有機半導体分子２２が、その末端にあるチオール基（−ＳＨ）によって金ナノ粒子から成る微粒子２１の表面に化学的に結合する。１個の微粒子２１の表面には、多数の有機半導体分子２２が微粒子２１を包み込むように結合する。そして、それらの内の一部が、もう一方の分子末端にあるチオール基によって他の微粒子２１とも結合するため、有機半導体分子２２によって微粒子２１が２次元ネットワーク状に連結された１層目の結合体層２３が形成される。この状態を、模式的に図２の（Ｃ）に示す。
次いで、先に説明した《金ナノ粒子と有機半導体分子との化学的な結合》を実行する。具体的には、４，４’−ビフェニルジチオールから成る有機半導体分子２２をモル濃度数ｍＭにてトルエンに溶解した溶液にゲート絶縁層１３を含む全体を浸漬した後、トルエンで洗浄して溶液を置換し、その後、溶媒を蒸発させる。このとき、保護膜を構成するドデシルアミンが４，４’−ビフェニルジチオールから成る有機半導体分子２２によって置換され、有機半導体分子２２が、その末端にあるチオール基（−ＳＨ）によって金ナノ粒子から成る微粒子２１の表面に化学的に結合する。１個の微粒子２１の表面には、多数の有機半導体分子２２が微粒子２１を包み込むように結合する。そして、それらの内の一部が、もう一方の分子末端にあるチオール基によって他の微粒子２１とも結合するため、有機半導体分子２２によって微粒子２１が２次元ネットワーク状に連結された１層目の結合体層２３が形成される。この状態を、模式的に図２の（Ｃ）に示す。
こうして、有機半導体分子２２が両端に有する官能基によって有機半導体分子２２と微粒子２１とが化学的に（交互に）結合することで、ネットワーク状の導電路２０が構築される。図２の（Ｃ）に示す状態にあっては、微粒子２１と有機半導体分子２２との結合体の単一層によって導電路２０が構築されている。
［工程−１５０］
次に、必要に応じて、［工程−１３０］及び［工程−１４０］を所望の回数だけ繰り返す。こうして、有機半導体分子２２が両端に有する官能基によって有機半導体分子２２と微粒子２１とが３次元的に化学的に（交互に）結合することで、ネットワーク状の導電路２０が構築され、微粒子２１と有機半導体分子２２との結合体の積層構造によって導電路２０が構成されている構造を得ることができる。尚、図２の（Ｄ）には、［工程−１４０］及び［工程−１５０］を３回、繰り返し、微粒子２１と有機半導体分子２２との結合体の３層の積層構造を得た状態を示している。
次に、必要に応じて、［工程−１３０］及び［工程−１４０］を所望の回数だけ繰り返す。こうして、有機半導体分子２２が両端に有する官能基によって有機半導体分子２２と微粒子２１とが３次元的に化学的に（交互に）結合することで、ネットワーク状の導電路２０が構築され、微粒子２１と有機半導体分子２２との結合体の積層構造によって導電路２０が構成されている構造を得ることができる。尚、図２の（Ｄ）には、［工程−１４０］及び［工程−１５０］を３回、繰り返し、微粒子２１と有機半導体分子２２との結合体の３層の積層構造を得た状態を示している。
［工程−１６０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、実施例１の半導体装置を完成させる。
最後に、全面にパッシベーション膜（図示せず）を形成することで、実施例１の半導体装置を完成させる。
実施例１の半導体装置においては、隣接する微粒子２１の距離がどの微粒子２１にあってもほぼ同一となり、微粒子間を単一種の有機半導体分子で繋ぐことが容易となる。その結果、ソース／ドレイン電極１４間の導電パスの数を増加させることができるので、半導体装置の特性向上及び半導体装置の均一性向上を図ることができる。しかも、基体処理のプロセスが簡略化され、キャスト法という浸漬法に比べて比較的短時間で完了する手段を用いて微粒子配列・充填工程を実行するので、プロセス時間を短縮することが可能となる。更には、実施例１の半導体装置の製造方法における各工程の温度を２００゜Ｃ以下に抑えることができるので、半導体装置を構成する全てを有機化合物から構成することも可能となる。
実施例２は、実施例１の変形である。実施例２の半導体装置は、ボトムゲート型であり、且つ、一種のトップコンタクト型のＦＥＴ（具体的には、ＴＦＴ）である。
以下、図３の（Ａ）及び（Ｂ）を参照して、実施例２の半導体装置の製造方法の概要を説明する。
［工程−２００］
先ず、実施例１の［工程−１００］と同様にして、支持体上にゲート電極１２を形成した後、実施例１の［工程−１１０］と同様にして、ゲート電極１２を含む支持体（より具体的には絶縁層１１）上にゲート絶縁層１３を形成する。
先ず、実施例１の［工程−１００］と同様にして、支持体上にゲート電極１２を形成した後、実施例１の［工程−１１０］と同様にして、ゲート電極１２を含む支持体（より具体的には絶縁層１１）上にゲート絶縁層１３を形成する。
［工程−２１０］
次に、実施例１の［工程−１３０］〜［工程−１４０］を実行することで、微粒子２１を、基体に相当するゲート絶縁層１３の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列し、次いで、微粒子２１と有機半導体分子２２とを化学的に結合させる。こうして、有機半導体分子２２によって微粒子２１が２次元ネットワーク状に連結された１層目の結合体層２３から成る導電路２０を形成することができ、チャネル形成領域構成層１５Ａを得ることができる。即ち、ソース／ドレイン電極１４を形成すべきゲート絶縁層１３の部分の上にチャネル形成領域１５を形成することができる。この状態を、模式的に図３の（Ａ）に示す。更に、必要に応じて、実施例１の［工程−１５０］と同様に、実施例１の［工程−１３０］及び［工程−１４０］を所望の回数だけ繰り返す。
次に、実施例１の［工程−１３０］〜［工程−１４０］を実行することで、微粒子２１を、基体に相当するゲート絶縁層１３の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列し、次いで、微粒子２１と有機半導体分子２２とを化学的に結合させる。こうして、有機半導体分子２２によって微粒子２１が２次元ネットワーク状に連結された１層目の結合体層２３から成る導電路２０を形成することができ、チャネル形成領域構成層１５Ａを得ることができる。即ち、ソース／ドレイン電極１４を形成すべきゲート絶縁層１３の部分の上にチャネル形成領域１５を形成することができる。この状態を、模式的に図３の（Ａ）に示す。更に、必要に応じて、実施例１の［工程−１５０］と同様に、実施例１の［工程−１３０］及び［工程−１４０］を所望の回数だけ繰り返す。
［工程−２２０］
その後、チャネル形成領域構成層１５Ａの上に、チャネル形成領域１５を挟むようにソース／ドレイン電極１４を形成する（図３の（Ｂ）参照）。具体的には、全面に、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極１４としての金（Ａｕ）層を、順次、真空蒸着法に基づき形成する。ソース／ドレイン電極１４の成膜を行う際、チャネル形成領域構成層１５Ａの一部をハードマスクで覆うことによって、ソース／ドレイン電極１４をフォトリソグラフィ・プロセス無しで形成することができる。
その後、チャネル形成領域構成層１５Ａの上に、チャネル形成領域１５を挟むようにソース／ドレイン電極１４を形成する（図３の（Ｂ）参照）。具体的には、全面に、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極１４としての金（Ａｕ）層を、順次、真空蒸着法に基づき形成する。ソース／ドレイン電極１４の成膜を行う際、チャネル形成領域構成層１５Ａの一部をハードマスクで覆うことによって、ソース／ドレイン電極１４をフォトリソグラフィ・プロセス無しで形成することができる。
［工程−２３０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、実施例２の半導体装置を完成させる。
最後に、全面にパッシベーション膜（図示せず）を形成することで、実施例２の半導体装置を完成させる。
実施例３は、本発明の第１の態様及び第２の態様に係る半導体装置の製造方法に関する。実施例３においては、実施例１と異なり、基体を、ＳｉＯ2の代わりに、劈開した雲母（具体的には、表面が平滑で、且つ、０．０５ｍｍ程度以上の厚さになるよう劈開し、表面に付いた微細なゴミを窒素ガス等を吹きつけ、除去し、必要に応じて雲母中に含まれる水分を除去し、表面を清浄化するために５００゜Ｃ程度で数時間アニールを行ったもの）から構成する。実施例３においても、実施例１と同様に、導体から成る微粒子４１として金微粒子（金ナノ粒子）を使用し、有機半導体分子４２として、共役結合を有する有機半導体分子であって、分子の両端にチオール基（−ＳＨ）を有する４，４’−ビフェニルジチオール（ＢＰＤＴ）を用いる。尚、後述する実施例４〜実施例６においても同様とする。
実施例３の半導体装置の製造方法によって得られる半導体装置は、図４の（Ｃ）に模式的な一部断面図を示すように、トップゲート型であって、一種のボトムコンタクト型のＦＥＴ（より具体的には、ＴＦＴ）であり、
（Ａ）基体３０上に形成されたソース／ドレイン電極３４、
（Ｂ）ソース／ドレイン電極３４の間の基体３０上に形成され、導電路４０によって構成されたチャネル形成領域３５、
（Ｃ）ソース／ドレイン電極３４及びチャネル形成領域３５上に形成されたゲート絶縁層３３、並びに、
（Ｄ）ゲート絶縁層３３上に形成されたゲート電極３２、
を備えている。
（Ａ）基体３０上に形成されたソース／ドレイン電極３４、
（Ｂ）ソース／ドレイン電極３４の間の基体３０上に形成され、導電路４０によって構成されたチャネル形成領域３５、
（Ｃ）ソース／ドレイン電極３４及びチャネル形成領域３５上に形成されたゲート絶縁層３３、並びに、
（Ｄ）ゲート絶縁層３３上に形成されたゲート電極３２、
を備えている。
ここで、導電路４０は、実施例１と同様に、導体から成る微粒子（具体的には、金ナノ粒子）４１と、これらの微粒子４１と結合した有機半導体分子４２とによって構成されており、微粒子４１は、基体３０の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列されている。そして、ゲート電極３２に印加されるゲート電圧に基づき、導電路４０に加えられる電界によって導電路４０の導電性が制御される。
以下、図４の（Ａ）〜（Ｃ）を参照して、実施例３の半導体装置の製造方法を説明する。
［工程−３００］
先ず、劈開した雲母から成る基体３０上にソース／ドレイン電極３４を形成する（図４の（Ａ）参照）。具体的には、基体３０上に、ソース／ドレイン電極３４としての金（Ａｕ）層を真空蒸着法に基づき形成する。ソース／ドレイン電極３４の成膜を行う際、基体３０の一部をハードマスクで覆うことによって、ソース／ドレイン電極３４をフォトリソグラフィ・プロセス無しで形成することができる。尚、雲母と金層との間の密着性は良好であるが故に、密着層の形成は不要である。
先ず、劈開した雲母から成る基体３０上にソース／ドレイン電極３４を形成する（図４の（Ａ）参照）。具体的には、基体３０上に、ソース／ドレイン電極３４としての金（Ａｕ）層を真空蒸着法に基づき形成する。ソース／ドレイン電極３４の成膜を行う際、基体３０の一部をハードマスクで覆うことによって、ソース／ドレイン電極３４をフォトリソグラフィ・プロセス無しで形成することができる。尚、雲母と金層との間の密着性は良好であるが故に、密着層の形成は不要である。
［工程−３１０］
その後、ソース／ドレイン電極３４の間の基体３０上に、導電路４０によって構成されたチャネル形成領域３５を形成する。具体的には、実施例１の［工程−１３０］〜［工程−１４０］を実行することで、微粒子４１を、基体３０の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列し、次いで、微粒子４１と有機半導体分子４２とを化学的に結合させる。こうして、有機半導体分子４２によって微粒子４１が２次元ネットワーク状に連結された１層目の結合体層から成る導電路４０を形成することができる。即ち、ソース／ドレイン電極３４の間の基体３０上にチャネル形成領域３５を形成することができる。この状態を、模式的に図４の（Ｂ）に示す。更に、必要に応じて、実施例１の［工程−１５０］と同様に、実施例１の［工程−１３０］及び［工程−１４０］を所望の回数だけ繰り返す。
その後、ソース／ドレイン電極３４の間の基体３０上に、導電路４０によって構成されたチャネル形成領域３５を形成する。具体的には、実施例１の［工程−１３０］〜［工程−１４０］を実行することで、微粒子４１を、基体３０の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列し、次いで、微粒子４１と有機半導体分子４２とを化学的に結合させる。こうして、有機半導体分子４２によって微粒子４１が２次元ネットワーク状に連結された１層目の結合体層から成る導電路４０を形成することができる。即ち、ソース／ドレイン電極３４の間の基体３０上にチャネル形成領域３５を形成することができる。この状態を、模式的に図４の（Ｂ）に示す。更に、必要に応じて、実施例１の［工程−１５０］と同様に、実施例１の［工程−１３０］及び［工程−１４０］を所望の回数だけ繰り返す。
［工程−３２０］
次いで、ソース／ドレイン電極３４及びチャネル形成領域３５上にゲート絶縁層３３を形成する。具体的には、ＰＶＡをスピンコーティング法にて全面に成膜することで、ゲート絶縁層３３を得ることができる。
次いで、ソース／ドレイン電極３４及びチャネル形成領域３５上にゲート絶縁層３３を形成する。具体的には、ＰＶＡをスピンコーティング法にて全面に成膜することで、ゲート絶縁層３３を得ることができる。
［工程−３３０］
その後、ゲート絶縁層３３上にゲート電極３２を形成する。具体的には、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ゲート電極３２としての金（Ａｕ）層を、順次、真空蒸着法にて全面に成膜する。ゲート電極３２の成膜を行う際、ゲート絶縁層３３の一部をハードマスクで覆うことによって、ゲート電極３２をフォトリソグラフィ・プロセス無しで形成することができる。こうして、図４の（Ｃ）に示す構造を得ることができる。
その後、ゲート絶縁層３３上にゲート電極３２を形成する。具体的には、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ゲート電極３２としての金（Ａｕ）層を、順次、真空蒸着法にて全面に成膜する。ゲート電極３２の成膜を行う際、ゲート絶縁層３３の一部をハードマスクで覆うことによって、ゲート電極３２をフォトリソグラフィ・プロセス無しで形成することができる。こうして、図４の（Ｃ）に示す構造を得ることができる。
実施例４は、本発明の第１の態様及び第３の態様に係る半導体装置の製造方法に関する。
実施例４の半導体装置の製造方法によって得られる半導体装置は、図５の（Ｃ）に模式的な一部断面図を示すように、トップゲート型であって、一種のトップコンタクト型のＦＥＴ（より具体的には、ＴＦＴ）であり、
（Ａ）基体３０上に形成され、導電路４０によって構成されたチャネル形成領域３５を含むチャネル形成領域構成層３５Ａ、
（Ｂ）チャネル形成領域構成層３５Ａ上に形成されたソース／ドレイン電極３４、
（Ｃ）ソース／ドレイン電極３４及びチャネル形成領域３５上に形成されたゲート絶縁層３３、並びに、
（Ｄ）ゲート絶縁層３３上に形成されたゲート電極３２、
を備えている。
（Ａ）基体３０上に形成され、導電路４０によって構成されたチャネル形成領域３５を含むチャネル形成領域構成層３５Ａ、
（Ｂ）チャネル形成領域構成層３５Ａ上に形成されたソース／ドレイン電極３４、
（Ｃ）ソース／ドレイン電極３４及びチャネル形成領域３５上に形成されたゲート絶縁層３３、並びに、
（Ｄ）ゲート絶縁層３３上に形成されたゲート電極３２、
を備えている。
ここで、導電路４０は、実施例１と同様に、導体から成る微粒子（具体的には、金ナノ粒子）４１と、これらの微粒子４１と結合した有機半導体分子４２とによって構成されており、微粒子４１は、基体３０の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列されている。そして、ゲート電極３２に印加されるゲート電圧に基づき、導電路４０に加えられる電界によって導電路４０の導電性が制御される。
以下、図５の（Ａ）〜（Ｃ）を参照して、実施例４の半導体装置の製造方法を説明する。
［工程−４００］
先ず、劈開した雲母から成る基体３０上にチャネル形成領域３５を構成するチャネル形成領域構成層３５Ａを形成する。具体的には、実施例１の［工程−１３０］〜［工程−１４０］を実行することで、微粒子４１を、基体３０の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列し、次いで、微粒子４１と有機半導体分子４２とを化学的に結合させる。こうして、有機半導体分子４２によって微粒子４１が２次元ネットワーク状に連結された１層目の結合体層から成る導電路４０を形成することができる。即ち、基体３０上にチャネル形成領域３５を構成するチャネル形成領域構成層３５Ａを形成することができる。この状態を、模式的に図５の（Ａ）に示す。更に、必要に応じて、実施例１の［工程−１５０］と同様に、実施例１の［工程−１３０］及び［工程−１４０］を所望の回数だけ繰り返す。
先ず、劈開した雲母から成る基体３０上にチャネル形成領域３５を構成するチャネル形成領域構成層３５Ａを形成する。具体的には、実施例１の［工程−１３０］〜［工程−１４０］を実行することで、微粒子４１を、基体３０の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列し、次いで、微粒子４１と有機半導体分子４２とを化学的に結合させる。こうして、有機半導体分子４２によって微粒子４１が２次元ネットワーク状に連結された１層目の結合体層から成る導電路４０を形成することができる。即ち、基体３０上にチャネル形成領域３５を構成するチャネル形成領域構成層３５Ａを形成することができる。この状態を、模式的に図５の（Ａ）に示す。更に、必要に応じて、実施例１の［工程−１５０］と同様に、実施例１の［工程−１３０］及び［工程−１４０］を所望の回数だけ繰り返す。
［工程−４１０］
その後、チャネル形成領域構成層３５Ａの上に、チャネル形成領域３５を挟むようにソース／ドレイン電極３４を形成する。具体的には、全面に、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極３４としての金（Ａｕ）層を、順次、真空蒸着法に基づき形成する（図５の（Ｂ）参照）。ソース／ドレイン電極３４の成膜を行う際、チャネル形成領域構成層３５Ａの一部をハードマスクで覆うことによって、ソース／ドレイン電極３４をフォトリソグラフィ・プロセス無しで形成することができる。
その後、チャネル形成領域構成層３５Ａの上に、チャネル形成領域３５を挟むようにソース／ドレイン電極３４を形成する。具体的には、全面に、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極３４としての金（Ａｕ）層を、順次、真空蒸着法に基づき形成する（図５の（Ｂ）参照）。ソース／ドレイン電極３４の成膜を行う際、チャネル形成領域構成層３５Ａの一部をハードマスクで覆うことによって、ソース／ドレイン電極３４をフォトリソグラフィ・プロセス無しで形成することができる。
［工程−４２０］
次いで、ソース／ドレイン電極３４及びチャネル形成領域３５上に、実施例３の［工程−３２０］と同様にして、ゲート絶縁層３３を形成する。
次いで、ソース／ドレイン電極３４及びチャネル形成領域３５上に、実施例３の［工程−３２０］と同様にして、ゲート絶縁層３３を形成する。
［工程−４３０］
その後、ゲート絶縁層３３上にゲート電極３２を形成する。具体的には、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ゲート電極３２としての金（Ａｕ）層を、順次、真空蒸着法にて全面に成膜する。ゲート電極３２の成膜を行う際、ゲート絶縁層３３の一部をハードマスクで覆うことによって、ゲート電極３２をフォトリソグラフィ・プロセス無しで形成することができる。こうして、図５の（Ｃ）に示す構造を得ることができる。
その後、ゲート絶縁層３３上にゲート電極３２を形成する。具体的には、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ゲート電極３２としての金（Ａｕ）層を、順次、真空蒸着法にて全面に成膜する。ゲート電極３２の成膜を行う際、ゲート絶縁層３３の一部をハードマスクで覆うことによって、ゲート電極３２をフォトリソグラフィ・プロセス無しで形成することができる。こうして、図５の（Ｃ）に示す構造を得ることができる。
実施例５は、本発明の第１の態様及び第４の態様に係る半導体装置の製造方法に関する。
実施例５の半導体装置の製造方法によって得られる半導体装置は、図６の（Ｃ）に模式的な一部断面図を示すように、トップゲート型であって、一種のボトムコンタクト型のＦＥＴ（より具体的には、ＴＦＴ）であり、
（Ａ）電気絶縁性の支持体５０上に形成され、導電路４０によって構成されたチャネル形成領域５５を含むチャネル形成領域構成層５５Ａ、
（Ｂ）チャネル形成領域構成層５５Ａ上に形成されたソース／ドレイン電極５４、
（Ｃ）ソース／ドレイン電極５４及びチャネル形成領域５５上に形成されたゲート絶縁層５３（基体５３Ａに相当する）、並びに、
（Ｄ）ゲート絶縁層５３上に形成されたゲート電極５２、
を備えている。
（Ａ）電気絶縁性の支持体５０上に形成され、導電路４０によって構成されたチャネル形成領域５５を含むチャネル形成領域構成層５５Ａ、
（Ｂ）チャネル形成領域構成層５５Ａ上に形成されたソース／ドレイン電極５４、
（Ｃ）ソース／ドレイン電極５４及びチャネル形成領域５５上に形成されたゲート絶縁層５３（基体５３Ａに相当する）、並びに、
（Ｄ）ゲート絶縁層５３上に形成されたゲート電極５２、
を備えている。
ここで、導電路４０は、実施例１と同様に、導体から成る微粒子（具体的には、金ナノ粒子）４１と、これらの微粒子４１と結合した有機半導体分子４２とによって構成されており、微粒子４１は、基体５３Ａであるゲート絶縁層５３の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列されている。そして、ゲート電極５２に印加されるゲート電圧に基づき、導電路４０に加えられる電界によって導電路４０の導電性が制御される。
以下、図６の（Ａ）〜（Ｃ）を参照して、実施例５の半導体装置の製造方法を説明する。
［工程−５００］
先ず、ゲート絶縁層５３を構成する基体５３Ａの一方の面上にソース／ドレイン電極５４を形成する。具体的には、劈開した雲母から成る基体５３Ａ上に、ソース／ドレイン電極５４としての金（Ａｕ）層を真空蒸着法に基づき形成する。ソース／ドレイン電極５４の成膜を行う際、基体５３Ａの一部をハードマスクで覆うことによって、ソース／ドレイン電極５４をフォトリソグラフィ・プロセス無しで形成することができる。尚、雲母と金層との間の密着性は良好であるが故に、密着層の形成は不要である。
先ず、ゲート絶縁層５３を構成する基体５３Ａの一方の面上にソース／ドレイン電極５４を形成する。具体的には、劈開した雲母から成る基体５３Ａ上に、ソース／ドレイン電極５４としての金（Ａｕ）層を真空蒸着法に基づき形成する。ソース／ドレイン電極５４の成膜を行う際、基体５３Ａの一部をハードマスクで覆うことによって、ソース／ドレイン電極５４をフォトリソグラフィ・プロセス無しで形成することができる。尚、雲母と金層との間の密着性は良好であるが故に、密着層の形成は不要である。
［工程−５１０］
その後、ソース／ドレイン電極５４の間の基体５３Ａの一方の面上に、導電路４０によって構成されたチャネル形成領域５５を形成する。具体的には、実施例１の［工程−１３０］〜［工程−１４０］を実行することで、微粒子４１を、基体５３Ａの表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列し、次いで、微粒子４１と有機半導体分子４２とを化学的に結合させる。こうして、有機半導体分子４２によって微粒子４１が２次元ネットワーク状に連結された１層目の結合体層から成る導電路４０を形成することができる。即ち、ソース／ドレイン電極５４の間の基体５３Ａ上にチャネル形成領域５５を形成することができる。この状態を、模式的に図６の（Ａ）に示す。更に、必要に応じて、実施例１の［工程−１５０］と同様に、実施例１の［工程−１３０］及び［工程−１４０］を所望の回数だけ繰り返す。
その後、ソース／ドレイン電極５４の間の基体５３Ａの一方の面上に、導電路４０によって構成されたチャネル形成領域５５を形成する。具体的には、実施例１の［工程−１３０］〜［工程−１４０］を実行することで、微粒子４１を、基体５３Ａの表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列し、次いで、微粒子４１と有機半導体分子４２とを化学的に結合させる。こうして、有機半導体分子４２によって微粒子４１が２次元ネットワーク状に連結された１層目の結合体層から成る導電路４０を形成することができる。即ち、ソース／ドレイン電極５４の間の基体５３Ａ上にチャネル形成領域５５を形成することができる。この状態を、模式的に図６の（Ａ）に示す。更に、必要に応じて、実施例１の［工程−１５０］と同様に、実施例１の［工程−１３０］及び［工程−１４０］を所望の回数だけ繰り返す。
［工程−５２０］
次いで、ソース／ドレイン電極５４及びチャネル形成領域５５上に電気絶縁性の支持体（パッシベーション膜）５０を形成する。電気絶縁性の支持体５０は、例えば、ＰＶＤ法にて成膜された酸化ケイ素系材料（例えば、ＳｉＯX）や窒化ケイ素（ＳｉＮY）から構成することができる。こうして、図６の（Ａ）に示す構造を得ることができる。尚、その後、パッシベーション膜５０上に剛性の高い支持体（図示せず）を密着させることが好ましい。
次いで、ソース／ドレイン電極５４及びチャネル形成領域５５上に電気絶縁性の支持体（パッシベーション膜）５０を形成する。電気絶縁性の支持体５０は、例えば、ＰＶＤ法にて成膜された酸化ケイ素系材料（例えば、ＳｉＯX）や窒化ケイ素（ＳｉＮY）から構成することができる。こうして、図６の（Ａ）に示す構造を得ることができる。尚、その後、パッシベーション膜５０上に剛性の高い支持体（図示せず）を密着させることが好ましい。
［工程−５３０］
その後、雲母から成る基体５３Ａを劈開し、あるいは、エッチングすることで、薄層化し、ゲート絶縁層５３を得る（図６の（Ｂ）参照）。
その後、雲母から成る基体５３Ａを劈開し、あるいは、エッチングすることで、薄層化し、ゲート絶縁層５３を得る（図６の（Ｂ）参照）。
［工程−５４０］
次いで、ゲート絶縁層５３を構成する基体５３Ａの他方の面上にゲート電極５２を形成する。具体的には、ゲート絶縁層５３を構成する基体５３Ａの他方の面上に、ゲート電極５２としての金（Ａｕ）層を真空蒸着法に基づき形成する。ゲート電極５２の成膜を行う際、ゲート絶縁層５３を構成する基体５３Ａの他方の面の一部をハードマスクで覆うことによって、ゲート電極５２をフォトリソグラフィ・プロセス無しで形成することができる。尚、雲母と金層との間の密着性は良好であるが故に、密着層の形成は不要である。
次いで、ゲート絶縁層５３を構成する基体５３Ａの他方の面上にゲート電極５２を形成する。具体的には、ゲート絶縁層５３を構成する基体５３Ａの他方の面上に、ゲート電極５２としての金（Ａｕ）層を真空蒸着法に基づき形成する。ゲート電極５２の成膜を行う際、ゲート絶縁層５３を構成する基体５３Ａの他方の面の一部をハードマスクで覆うことによって、ゲート電極５２をフォトリソグラフィ・プロセス無しで形成することができる。尚、雲母と金層との間の密着性は良好であるが故に、密着層の形成は不要である。
実施例６は、本発明の第１の態様及び第５の態様に係る半導体装置の製造方法に関する。
実施例６の半導体装置の製造方法によって得られる半導体装置は、図７の（Ｃ）に模式的な一部断面図を示すように、トップゲート型であって、一種のトップコンタクト型のＦＥＴ（より具体的には、ＴＦＴ）であり、
（Ａ）電気絶縁性の支持体５０上に形成されたソース／ドレイン電極５４、
（Ｂ）ソース／ドレイン電極５４の間に形成され、導電路４０によって構成されたチャネル形成領域５５、
（Ｃ）ソース／ドレイン電極５４及びチャネル形成領域５５上に形成されたゲート絶縁層５３（基体５３Ａに相当する）、並びに、
（Ｄ）ゲート絶縁層５３上に形成されたゲート電極５２、
を備えている。
（Ａ）電気絶縁性の支持体５０上に形成されたソース／ドレイン電極５４、
（Ｂ）ソース／ドレイン電極５４の間に形成され、導電路４０によって構成されたチャネル形成領域５５、
（Ｃ）ソース／ドレイン電極５４及びチャネル形成領域５５上に形成されたゲート絶縁層５３（基体５３Ａに相当する）、並びに、
（Ｄ）ゲート絶縁層５３上に形成されたゲート電極５２、
を備えている。
ここで、導電路４０は、実施例１と同様に、導体から成る微粒子（具体的には、金ナノ粒子）４１と、これらの微粒子４１と結合した有機半導体分子４２とによって構成されており、微粒子４１は、基体５３Ａであるゲート絶縁層５３の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列されている。そして、ゲート電極５２に印加されるゲート電圧に基づき、導電路４０に加えられる電界によって導電路４０の導電性が制御される。
以下、図７の（Ａ）〜（Ｃ）を参照して、実施例６の半導体装置の製造方法を説明する。
［工程−６００］
先ず、ゲート絶縁層を構成する基体５３Ａ（劈開した雲母から成る）の一方の面上に、チャネル形成領域５５を構成するチャネル形成領域構成層５５Ａを形成する。具体的には、実施例１の［工程−１３０］〜［工程−１４０］を実行することで、微粒子４１を、基体５３Ａの表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列し、次いで、微粒子４１と有機半導体分子４２とを化学的に結合させる。こうして、有機半導体分子４２によって微粒子４１が２次元ネットワーク状に連結された１層目の結合体層から成る導電路４０を形成することができる。即ち、基体５３Ａ上にチャネル形成領域５５を構成するチャネル形成領域構成層５５Ａを形成することができる。更に、必要に応じて、実施例１の［工程−１５０］と同様に、実施例１の［工程−１３０］及び［工程−１４０］を所望の回数だけ繰り返す。
先ず、ゲート絶縁層を構成する基体５３Ａ（劈開した雲母から成る）の一方の面上に、チャネル形成領域５５を構成するチャネル形成領域構成層５５Ａを形成する。具体的には、実施例１の［工程−１３０］〜［工程−１４０］を実行することで、微粒子４１を、基体５３Ａの表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列し、次いで、微粒子４１と有機半導体分子４２とを化学的に結合させる。こうして、有機半導体分子４２によって微粒子４１が２次元ネットワーク状に連結された１層目の結合体層から成る導電路４０を形成することができる。即ち、基体５３Ａ上にチャネル形成領域５５を構成するチャネル形成領域構成層５５Ａを形成することができる。更に、必要に応じて、実施例１の［工程−１５０］と同様に、実施例１の［工程−１３０］及び［工程−１４０］を所望の回数だけ繰り返す。
［工程−６１０］
その後、チャネル形成領域構成層５５Ａの上に、チャネル形成領域５５を挟むようにソース／ドレイン電極５４を形成する。具体的には、全面に、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極５４としての金（Ａｕ）層を、順次、真空蒸着法に基づき形成する。ソース／ドレイン電極５４の成膜を行う際、チャネル形成領域構成層５５Ａの一部をハードマスクで覆うことによって、ソース／ドレイン電極５４をフォトリソグラフィ・プロセス無しで形成することができる。
その後、チャネル形成領域構成層５５Ａの上に、チャネル形成領域５５を挟むようにソース／ドレイン電極５４を形成する。具体的には、全面に、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極５４としての金（Ａｕ）層を、順次、真空蒸着法に基づき形成する。ソース／ドレイン電極５４の成膜を行う際、チャネル形成領域構成層５５Ａの一部をハードマスクで覆うことによって、ソース／ドレイン電極５４をフォトリソグラフィ・プロセス無しで形成することができる。
［工程−６２０］
次いで、ソース／ドレイン電極５４及びチャネル形成領域５５上に電気絶縁性の支持体（パッシベーション膜）５０を形成する。電気絶縁性の支持体５０は、例えば、ＰＶＤ法にて成膜された酸化ケイ素系材料（例えば、ＳｉＯX）や窒化ケイ素（ＳｉＮY）から構成することができる。こうして、図７の（Ａ）に示す構造を得ることができる。尚、その後、パッシベーション膜５０上に剛性の高い支持体（図示せず）を密着させることが好ましい。
次いで、ソース／ドレイン電極５４及びチャネル形成領域５５上に電気絶縁性の支持体（パッシベーション膜）５０を形成する。電気絶縁性の支持体５０は、例えば、ＰＶＤ法にて成膜された酸化ケイ素系材料（例えば、ＳｉＯX）や窒化ケイ素（ＳｉＮY）から構成することができる。こうして、図７の（Ａ）に示す構造を得ることができる。尚、その後、パッシベーション膜５０上に剛性の高い支持体（図示せず）を密着させることが好ましい。
［工程−６３０］
その後、雲母から成る基体５３Ａを劈開し、あるいは、エッチングすることで、薄層化し、ゲート絶縁層５３を得る（図７の（Ｂ）参照）。
その後、雲母から成る基体５３Ａを劈開し、あるいは、エッチングすることで、薄層化し、ゲート絶縁層５３を得る（図７の（Ｂ）参照）。
［工程−６４０］
次いで、ゲート絶縁層５３を構成する基体５３Ａの他方の面上にゲート電極５２を形成する。具体的には、ゲート絶縁層５３を構成する基体５３Ａの他方の面上に、ゲート電極５２としての金（Ａｕ）層を真空蒸着法に基づき形成する。ゲート電極５２の成膜を行う際、ゲート絶縁層５３を構成する基体５３Ａの他方の面の一部をハードマスクで覆うことによって、ゲート電極５２をフォトリソグラフィ・プロセス無しで形成することができる。尚、雲母と金層との間の密着性は良好であるが故に、密着層の形成は不要である。
次いで、ゲート絶縁層５３を構成する基体５３Ａの他方の面上にゲート電極５２を形成する。具体的には、ゲート絶縁層５３を構成する基体５３Ａの他方の面上に、ゲート電極５２としての金（Ａｕ）層を真空蒸着法に基づき形成する。ゲート電極５２の成膜を行う際、ゲート絶縁層５３を構成する基体５３Ａの他方の面の一部をハードマスクで覆うことによって、ゲート電極５２をフォトリソグラフィ・プロセス無しで形成することができる。尚、雲母と金層との間の密着性は良好であるが故に、密着層の形成は不要である。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。半導体装置の構造や構成、製造条件は例示であり、適宜変更することができる。本発明によって得られた電界効果型トランジスタ（ＦＥＴ）を、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体や支持部材に多数のＦＥＴを集積したモノリシック集積回路としてもよいし、各ＦＥＴを切断して個別化し、ディスクリート部品として使用してもよい。微粒子は、金（Ａｕ）に限定するものではなく、他の金属（例えば、銀や白金）、あるいは、半導体としての硫化カドミウム、セレン化カドミウム、シリコンだけでなく、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］、ポリチオフェン、ポリアニリン等の導電性有機材料から構成することもできる。また、有機半導体分子も４，４’−ビフェニルジチオール（ＢＰＤＴ）に限定するものではない。
１０，５０・・・支持体、１１・・・絶縁層、１２，３２，５２・・・ゲート電極、１３，３３，５３・・・ゲート絶縁層、１４，３４，５４・・・ソース／ドレイン電極、１５，３５，５５・・・チャネル形成領域、１５Ａ，３５Ａ，５５Ａ・・・チャネル形成領域構成層、２０，４０・・・導電路、２１，４１・・・微粒子、２２，４２・・・有機半導体分子、２３・・・結合体層、３０，５３Ａ・・・基体
Claims (16)
- 導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成される導電路を基体上に形成する工程を含む半導体装置の製造方法であって、
微粒子を、基体の表面と平行な面内において２次元的に規則的に、且つ、充填状態にて配列した後、有機半導体分子の溶液に微粒子を浸漬することで微粒子と有機半導体分子とを化学的に結合させ、以て、微粒子内の導電路と有機半導体分子内の分子骨格に沿った導電路とが連結したネットワーク状の導電路を形成する微粒子配列・充填・導電路形成工程を備えていることを特徴とする半導体装置の製造方法。 - 微粒子配列・充填・導電路形成工程は、微粒子を含む溶液から成る薄膜を基体上に形成した後、薄膜に含まれる溶媒を蒸発させる工程から成ることを特徴とする請求項１に記載の半導体装置の製造方法。
- 微粒子配列・充填・導電路形成工程は、微粒子を含む溶液に基づき薄膜を成膜した後、該薄膜を基体上に転写する工程から成ることを特徴とする請求項１に記載の半導体装置の製造方法。
- 微粒子配列・充填・導電路形成工程の実行後、有機半導体分子を接触させる工程を少なくとも１回行うことによって、微粒子と有機半導体分子とを結合させることを特徴とする請求項１に記載の半導体装置の製造方法。
- 微粒子の平均粒径をｒAVE、微粒子の粒径の標準偏差をσとしたとき、σ／ｒAVE≦０．５を満足することを特徴とする請求項１に記載の半導体装置の製造方法。
- 有機半導体分子を、その末端の官能基によって、微粒子と化学的に結合させることを特徴とする請求項１に記載の半導体装置の製造方法。
- 微粒子は、導体としての金、銀、白金、銅、アルミニウム、パラジウム、クロム、ニッケル、又は、鉄から成り、あるいは、これらの金属から構成された合金から成ることを特徴とする請求項１に記載の半導体装置の製造方法。
- 微粒子は、半導体としての硫化カドミウム、セレン化カドミウム、テルル化カドミウム、ガリウム砒素、酸化チタン、又は、シリコンから成ることを特徴とする請求項１に記載の半導体装置の製造方法。
- 有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端に、チオール基（−ＳＨ）、アミノ基（−ＮＨ2）、イソシアノ基（−ＮＣ）、シアノ基（−ＣＮ）、チオアセチル基（−ＳＣＯＣＨ3）、又は、カルボキシ基（−ＣＯＯＨ）を有することを特徴とする請求項１に記載の半導体装置の製造方法。
- 基体は、酸化ケイ素系材料、酸化アルミニウム、又は、有機ポリマーから成ることを特徴とする請求項１に記載の半導体装置の製造方法。
- 基体は、雲母から成ることを特徴とする請求項１に記載の半導体装置の製造方法。
- 導電路の導電性を制御するための電界を生成させる制御部を形成する工程を更に含むことを特徴とする請求項１に記載の半導体装置の製造方法。
- 基体上にソース／ドレイン電極を形成した後、
ソース／ドレイン電極の間の基体上にチャネル形成領域を形成し、
次いで、ソース／ドレイン電極及びチャネル形成領域上にゲート絶縁層を形成した後、
ゲート絶縁層上にゲート電極を形成する工程から成り、
チャネル形成領域は、導電路によって構成されており、
該導電路は、導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成され、ゲート電極に印加される電圧によって導電性が制御され、
微粒子を、基体の表面と平行な面内において２次元的に規則的に、且つ、充填状態にて配列した後、微粒子と有機半導体分子とを結合させ、以て、微粒子内の導電路と有機半導体分子内の分子骨格に沿った導電路とが連結したネットワーク状の導電路を形成することを特徴とする半導体装置の製造方法。 - 基体上にチャネル形成領域を構成するチャネル形成領域構成層を形成した後、
チャネル形成領域構成層上に、チャネル形成領域を挟むようにソース／ドレイン電極を形成し、
次いで、ソース／ドレイン電極及びチャネル形成領域上にゲート絶縁層を形成した後、
ゲート絶縁層上にゲート電極を形成する工程から成り、
チャネル形成領域は、導電路によって構成されており、
該導電路は、導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成され、ゲート電極に印加される電圧によって導電性が制御され、
微粒子を、基体の表面と平行な面内において２次元的に規則的に、且つ、充填状態にて配列した後、有機半導体分子の溶液に微粒子を浸漬することで微粒子と有機半導体分子とを化学的に結合させ、以て、微粒子内の導電路と有機半導体分子内の分子骨格に沿った導電路とが連結したネットワーク状の導電路を形成することを特徴とする半導体装置の製造方法。 - ゲート絶縁層を構成する基体の一方の面上にソース／ドレイン電極を形成した後、
ソース／ドレイン電極の間の基体の一方の面上にチャネル形成領域を形成し、
次いで、ソース／ドレイン電極及びチャネル形成領域上に電気絶縁性の支持体を形成した後、
ゲート絶縁層を構成する基体の他方の面上にゲート電極を形成する工程から成り、
チャネル形成領域は、導電路によって構成されており、
該導電路は、導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成され、ゲート電極に印加される電圧によって導電性が制御され、
微粒子を、基体の表面と平行な面内において２次元的に規則的に、且つ、充填状態にて配列した後、有機半導体分子の溶液に微粒子を浸漬することで微粒子と有機半導体分子とを化学的に結合させ、以て、微粒子内の導電路と有機半導体分子内の分子骨格に沿った導電路とが連結したネットワーク状の導電路を形成することを特徴とする半導体装置の製造方法。 - ゲート絶縁層を構成する基体の一方の面上にチャネル形成領域を構成するチャネル形成領域構成層を形成した後、
チャネル形成領域構成層上に、チャネル形成領域を挟むようにソース／ドレイン電極を形成し、
次いで、ソース／ドレイン電極及びチャネル形成領域上に電気絶縁性の支持体を形成した後、
ゲート絶縁層を構成する基体の他方の面上にゲート電極を形成する工程から成り、
チャネル形成領域は、導電路によって構成されており、
該導電路は、導体又は半導体から成る微粒子と、該微粒子と結合した有機半導体分子とによって構成され、ゲート電極に印加される電圧によって導電性が制御され、
微粒子を、基体の表面と平行な面内において２次元的に規則的に、且つ、充填状態にて配列した後、有機半導体分子の溶液に微粒子を浸漬することで微粒子と有機半導体分子とを化学的に結合させ、以て、微粒子内の導電路と有機半導体分子内の分子骨格に沿った導電路とが連結したネットワーク状の導電路を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004373277A JP4834992B2 (ja) | 2003-12-26 | 2004-12-24 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003434349 | 2003-12-26 | ||
| JP2003434349 | 2003-12-26 | ||
| JP2004373277A JP4834992B2 (ja) | 2003-12-26 | 2004-12-24 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005210107A JP2005210107A (ja) | 2005-08-04 |
| JP2005210107A5 JP2005210107A5 (ja) | 2007-09-27 |
| JP4834992B2 true JP4834992B2 (ja) | 2011-12-14 |
Family
ID=34914326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004373277A Expired - Fee Related JP4834992B2 (ja) | 2003-12-26 | 2004-12-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4834992B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7687372B2 (en) * | 2005-04-08 | 2010-03-30 | Versatilis Llc | System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor |
| KR101223718B1 (ko) * | 2005-06-18 | 2013-01-18 | 삼성디스플레이 주식회사 | 나노 도전성 막의 패터닝 방법 |
| JP4940618B2 (ja) * | 2005-10-07 | 2012-05-30 | ソニー株式会社 | 半導体装置 |
| JP2007273949A (ja) * | 2006-03-30 | 2007-10-18 | Korea Univ Industrial & Academic Collaboration Foundation | ナノ粒子を用いたトップゲート型薄膜トランジスタおよびその製造方法 |
| JP4957735B2 (ja) * | 2006-05-18 | 2012-06-20 | ソニー株式会社 | 有機電子デバイス及びその製造方法、並びに、有機半導体分子 |
| JP4967503B2 (ja) * | 2006-07-28 | 2012-07-04 | ソニー株式会社 | 有機薄膜トランジスタ、有機薄膜トランジスタの形成方法 |
| JP2008155357A (ja) * | 2006-11-28 | 2008-07-10 | Institute Of Physical & Chemical Research | 構造体およびその製造方法 |
| JP6004092B2 (ja) * | 2013-04-18 | 2016-10-05 | 富士電機株式会社 | 積層体および積層体の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003264326A (ja) * | 2002-03-08 | 2003-09-19 | Japan Science & Technology Corp | 分子集積回路素子及びその製造方法 |
| JP4736324B2 (ja) * | 2002-04-22 | 2011-07-27 | コニカミノルタホールディングス株式会社 | 半導体素子及びその製造方法 |
-
2004
- 2004-12-24 JP JP2004373277A patent/JP4834992B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005210107A (ja) | 2005-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4586334B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| CN100440534C (zh) | 半导体装置及其制造方法 | |
| CN102024846B (zh) | 3端子电子器件和2端子电子器件 | |
| US8093109B2 (en) | Method for forming semiconductor thin film and method for manufacturing electronic device | |
| CN100590862C (zh) | 配线和有机晶体管及其制造方法 | |
| US20130056835A1 (en) | Transistor structures and methods of fabrication thereof | |
| CN101689607A (zh) | 结合界面导电簇的薄膜晶体管 | |
| US8309992B2 (en) | Switching element including carbon nanotubes and method for manufacturing the same | |
| JP4547864B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP4834992B2 (ja) | 半導体装置の製造方法 | |
| JP4876520B2 (ja) | 不揮発性半導体メモリ及びその製造方法 | |
| JP2725587B2 (ja) | 電界効果型トランジスタ | |
| JP4940618B2 (ja) | 半導体装置 | |
| JP4696520B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP4639703B2 (ja) | 電子装置の製造方法、並びに、半導体装置の製造方法 | |
| JP5510413B2 (ja) | 半導体装置及びその製造方法 | |
| JP5310567B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPWO2009096525A1 (ja) | 薄膜トランジスタ | |
| JP2006108400A (ja) | 半導体装置 | |
| Wu et al. | Organic Thin Film Transistors with Contacts Printed from Metal Nanoparticles | |
| JP2006100618A (ja) | 半導体装置及びその製造方法 | |
| JP2007214542A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110812 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |