JP2006100618A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006100618A
JP2006100618A JP2004285665A JP2004285665A JP2006100618A JP 2006100618 A JP2006100618 A JP 2006100618A JP 2004285665 A JP2004285665 A JP 2004285665A JP 2004285665 A JP2004285665 A JP 2004285665A JP 2006100618 A JP2006100618 A JP 2006100618A
Authority
JP
Japan
Prior art keywords
electrode
layer
fine particles
conductive path
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004285665A
Other languages
English (en)
Inventor
Daisuke Yasuhara
大介 保原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004285665A priority Critical patent/JP2006100618A/ja
Publication of JP2006100618A publication Critical patent/JP2006100618A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 微粒子とこの微粒子に結合した有機半導体分子とによって導電路が形成され、その導電性が電界によって制御されるように構成された半導体装置及びその製造方法であって、デバイス構造を工夫することによって性能が向上した半導体装置及びその製造方法を提供することにある。
【解決手段】 金などの微粒子10と、この微粒子に結合した有機半導体分子13との結合体を電極2の上に層状に形成し、電極2の反対側の結合体層の面上に電極6を設け、電極2と電極6との間の結合体層の膜厚方向に形成された導電路の導電性を、ゲート電極4を通じて制御する縦型電界効果トランジスタを形成する。上記結合体層では微粒子10と有機半導体分子13とが交互に結合したネットワーク型の導電路が形成される。この導電路では、有機半導体分子内の導電路が微粒子内の導電路によって連結され、有機半導体分子内の移動度を最大限に利用することができる。
【選択図】 図1

Description

本発明は、導体又は半導体からなる微粒子と有機半導体分子とによって導電路が形成されている導電体及びその製造方法、並びにそれを用いた半導体装置及びその製造方法に関するものである。
薄膜トランジスタ(Thin Film Transistor;以下、TFTと略記する)は、電子回路、特にディスプレイ等のアクティブマトリックス回路におけるスイッチング素子として広く用いられている。
現在、大部分のTFTは、半導体層(チャネル層)としてアモルファスシリコン(a−Si)または多結晶シリコン(poly−Si)を用いるSi系無機半導体トランジスタである。これらの製造は、半導体層形成にプラズマCVD法(Chemical Vapor Deposition;化学気相成長法)などを用いるため、プロセスコストが高い。また、350℃程度の高温での熱処理が必要であることから、プロセスコストが高くなるとともに、基板が制約される。
近年、スピンコーティングや浸漬などの低い温度下での低コストのプロセスで製造でき、プラスチック等の耐熱性のないフレキシブルな基板等へも製膜することができることから、有機半導体材料を用いた有機半導体トランジスタの開発が盛んに行われている。
しかしながら、有機半導体材料では、TFTの特性指標である移動度は、典型的な値として10-3〜1cm2/Vsが得られているにすぎない(C.D.Dimitrakopoulosら, Adv. Mater., 14, 99 (2002))。この値は、a-Siの移動度である数cm2/Vsやpoly−Siの移動度である約100cm2/Vsに比べて低く、ディスプレイ用TFTで要求される移動度1〜3cm2/Vsに達していない。このため、移動度を改善することが有機半導体材料開発の大きな課題となっている。
有機半導体材料の移動度は、分子内の電荷移動及び分子間の電荷移動によって決定される。分子内の電荷移動は、π電子が非局在化して共役系を形成することによって可能となる。分子間の電荷移動は、分子間の結合、ファンデルワールス力による分子軌道の重なりによる伝導、又は、分子間のトラップ準位を介してのホッピング伝導によって行われる。
この場合、分子内での移動度をμ-intra、分子間の結合による移動度をμ-inter、分子間のホッピング伝導の移動度をμ-hopとすると、
μ-intra ≫ μ-inter > μ-hop
の関係がある。有機半導体材料では、遅い分子間の電荷移動が全体としての移動度を制限しているため、電荷の移動度が小さくなっている。
そこで、後述の特許文献1では、導体または半導体からなる微粒子と、この微粒子と結合した有機半導体分子とによってネットワーク型の導電路を形成し、この導電路の導電性を電界によって制御できるように構成した半導体装置及びその製造方法が提案されている。
図8は、特許文献1に開示されている絶縁ゲート型電界効果トランジスタの断面図(a)と、要部拡大図(b)と、電荷移動のイメージ図(c)である。この電界効果トランジスタでは、ソース電極104とドレイン電極105との間に、金などの微粒子107と、4,4’−ビフェニルジチオールなどの有機半導体分子108とがネットワーク状に結合した結合体層によってチャネル層106が形成されている。
図8(b)に示すように、上記の結合体層では、有機半導体分子108が両端にある官能基によって微粒子107と結合し、これによって微粒子107と有機半導体分子108とが交互に連結され、微粒子107内の導電路と有機半導体分子108内の導電路とが接続された導電路が形成される。
そして、微粒子107には多数の有機半導体分子108が結合できるので、図8(c)に示すように、全体としては二次元または三次元網目状に連結されたネットワーク型の導電路109が形成される。チャネル層106における電気伝導は、このネットワーク型の導電路109を通じて行われ、チャネル層106の導電性はゲート電極102に印加する電圧によって制御される。
上記の導電路は、有機半導体分子内の導電路が微粒子内の導電路によって連結され、有機半導体分子内の移動度を最大限に利用することができるネットワーク型の導電路であり、高い移動度が期待される。
一方、電界効果トランジスタなどの半導体装置のデバイス構造を工夫することによって半導体装置としての性能改善をはかる提案もなされている。例えば、後述の特許文献2などでは、有機薄膜の縦方向、すなわち膜厚方向に電流を流す縦型有機電界効果トランジスタが提案されている。
図9は、特許文献2に開示されている縦型有機電界効果トランジスタの平面図(a)と、断面図(b)とである。但し、断面図(b)は、平面図(a)のA−A’線の位置における断面図である。
この縦型有機電界効果トランジスタでは、絶縁体からなる基板111の上に、ソース電極113と有機半導体層116とドレイン電極114とが、基板111に垂直な方向に積層して形成され、これらの積層体の側部にゲート絶縁膜115を介してゲート電極112が設けられている。ゲート絶縁膜115はゲート電極112の上部にも形成され、その一部を貫通して設けられたゲート電極コンタクト117を通じてゲート電極112に電圧を印加するように構成されている。
このトランジスタの動作時には、ゲート電極112に印加された電圧によって、ゲート絶縁膜115と有機半導体層116との界面にチャネルが形成され、電流はゲート絶縁膜115に沿って有機半導体層116中を積層方向(膜厚方向)に流れる。
このような縦型有機電界効果トランジスタでは、チャネル長を有機半導体層116の厚さで制御でき、1μm以下のチャネルを容易に形成できる。また、ゲート電極と、ソースまたはドレイン電極との間の寄生容量が極めて小さくなるため、安定な動作が可能になることが指摘されている。
特開2004−88090号公報(第11−14頁、図1及び2) 特開2004−15007号公報(第7−9頁、図1)
前述したように、特許文献1に開示されている導電路は、有機半導体分子内の導電路が微粒子内の導電路によって連結され、有機半導体分子内の移動度を最大限に利用することができるネットワーク型の導電路である。
しかしながら、特許文献1に開示されている絶縁ゲート型電界効果トランジスタは、微粒子109と有機半導体分子112とがネットワーク状に結合した結合体層の横方向、すなわち結合体層を形成した基板面に平行な方向に電流を流す横型電界効果トランジスタの構造をとっている。
電界効果トランジスタを横型構造で作製する場合、ゲート長が数十nmのものを作製しようとすると、複雑でコストのかかる微細加工技術を用いる製造工程が必要になる。更に、ゲート長を数nmから数十nmの範囲で所望の長さに制御することも容易ではない。
また、ソース電極104およびドレイン電極105と結合体層106との接合部において、電極との間隔が有機半導体分子108の分子長より大きい微粒子107が存在すると、この微粒子107を有機半導体分子108で電極に連結することができなくなり、ソースおよびドレイン電極と結合体層106との電気的な接続が不十分になって、半導体装置としての性能が低下する。
また、後述するように、上記結合体層における縦方向の導電路の形成は微粒子109の固定化と同時に行われるのに対し、横方向の導電路は微粒子109を固定した後に有機半導体分子112を作用させることによって形成される。このため、有機半導体分子112によって微粒子109の間を連結する効果的なネットワークを形成するには、隣り合う微粒子の表面間の距離が有機半導体分子の分子長にほぼ等しく、かつ広い範囲で一定であるように固定しておく必要がある。しかしながらゲート絶縁膜103の表面は完全な平坦面ではなく、その上に固定化された微粒子間の間隔にばらつきが生じ、ネットワーク化の効率が落ちて、半導体装置の性能が低下してしまう可能性がある。また、種々の表面分析法を用いても、微粒子間のネットワーク化、すなわち有機半導体分子と微粒子の結合や導電路形成を直接的に確認すること自体が難しいという問題点がある。
これらの問題点は、電界効果トランジスタなどの半導体装置のデバイス構造を工夫することによって改善できる可能性がある。しかしながら、微粒子と有機半導体分子とによってネットワーク型の導電路を形成し、この導電路の導電性を電界によって制御できるように構成された半導体装置であって、横型電界効果トランジスタ以外のデバイス構造をとるものは、まだ提案されていない。
本発明は、このような状況に鑑みてなされたものであって、その目的は、微粒子とこの微粒子に結合した有機半導体分子とによって導電路が形成され、その導電性が電界によって制御されるように構成された半導体装置及びその製造方法であって、デバイス構造を工夫することによって性能が向上した半導体装置及びその製造方法を提供することにある。
即ち、本発明は、導体又は半導体からなる微粒子と、この微粒子に結合した有機半導体分子との結合体が第1電極に接して層状に形成され、前記第1電極とは反対側の前記結合体層の面上に第2電極が設けられ、かつ、前記結合体層を介して前記第1電極と前記第2電極との間に形成された導電路の導電性が、電界によって制御されるように構成された、半導体装置に係わり、また、前記半導体装置の製造方法であって、
基体上に前記第1電極を設ける工程と、
前記第1電極に接して、導体又は半導体からなる微粒子と、この微粒子に結合した有 機半導体分子との結合体を層状に形成する工程と、
前記第1電極とは反対側の前記結合体層の面上に第2電極を形成する工程と、
前記結合体層を介して前記第1電極と前記第2電極との間に形成された導電路の導電 性を、電界によって制御する制御部を形成する工程と
を有する、半導体装置の製造方法に係わるものである。
本発明の半導体装置によれば、導体又は半導体からなる微粒子と、この微粒子に結合した有機半導体分子との結合体が第1電極に接して層状に形成され、前記第1電極とは反対側の前記結合体層の面上に第2電極が設けられているので、前記微粒子が前記有機半導体分子によって三次元的に連結される。この結果、前記有機半導体分子内の導電路が前記微粒子内の導電路によって連結され、前記有機半導体分子内の移動度を最大限に利用することができるネットワーク型の前記導電路が形成される。
しかも、前記結合体層の膜厚方向に形成された前記導電路に沿って電流を流す縦型構造をとっているため、前記導電路の長さを前記結合体層の厚さによって制御できる。この結果、導電路をより短くすることが可能であり、かつ、その導電路の長さを容易に制御できるため、例えば数nm程度の短いゲート長(ソース電極とドレイン電極との間隔)の電界効果トランジスタを作製することが可能になり、半導体装置をより低電圧で高速に駆動できるなど、半導体装置の性能向上を達成できる。
また、前記結合体層が前記第1電極に接して層状に形成されるので、前記微粒子、とくに前記第1電極の表面近傍の前記微粒子は、前記第1電極の表面に沿って配列する。
従って、前記第1電極として、表面が原子レベルで平担な金単結晶薄膜などのような、平坦性に優れた金属単結晶などを用いる場合には、前記微粒子が前記第1電極の表面の平坦性を反映して規則正しく配列し、前記微粒子の配列がよくそろった、欠陥の少ない、微粒子が最密充填でパッキングされて固定された前記結合体層が形成され、伝導パスが増加し、半導体装置の性能や信頼性が向上する。一方、前記第1電極に凹凸や欠陥がある場合でも、表面付近の前記微粒子はその凹凸や欠陥に応じて配列するので、前記結合体層と前記第1電極との電気的な接続は良好に保たれる。
更に、前記第2電極が、前記第1電極とは反対側の前記結合体層の平坦な面上に沿って設けられるので、前記第2電極と前記結合体層との電気的な接続も良好になる。
本発明において、前記微粒子と前記有機半導体分子との結合体は、単一層又は複数層を成して前記導電路を形成しているのがよい。この際、前記微粒子の層の積層数によって前記結合体の厚さが制御されているのがよい。
具体的には、前記微粒子の層を形成した後に前記有機半導体分子を接触させる工程によって、前記結合体の層を形成し、この工程を1回行うことによって前記結合体の単一層を形成し、この工程を2回以上繰り返すことで複数層を形成する。このように、導電路が形成される前記結合体層を1層ずつ形成し、この繰り返しの回数を適切に選ぶことで、所望の厚さの前記結合体層を容易に形成することができる。実施の形態1において後述するように、前記結合体層における縦方向の導電路の形成は、前記微粒子の層を形成する工程と同時に行われるので、前記微粒子の配列における欠陥などの有無に関わりなく確実に行うことができ、半導体装置の製造歩留まりが向上する。
この際、前記結合体層の厚さが数nm〜数百nmであるのがよい。このように短い導電路の長さは、横型のデバイス構造では容易に制御できない長さである。縦型のデバイス構造をとる本発明の半導体装置では、前記結合体層の1層分の厚さを単位として短い導電路の長さを容易に制御できるため、半導体装置をより低電圧で高速に駆動できるなど、半導体装置の性能向上を達成できる。
また、前記第1及び第2電極に接して前記微粒子との結合性の良い下地層がそれぞれ設けられ、これらの下地層に結合して前記微粒子の層が形成されているのがよい。前記下地層を構成する分子は、一方の端部で前記第1及び第2電極に結合できるとともに、もう一方の端部で前記微粒子と結合でき、前記微粒子を前記第1及び第2電極に固定する機能を有する分子である。
また、前記第1及び前記第2電極をソース及びドレイン電極とし、ゲート電極に印加された電圧による電界が、前記ソース電極と前記ドレイン電極との間の前記導電路に作用する縦型の絶縁ゲート型電界効果トランジスタとして構成されるのがよい。
この場合、前記ソース及び前記ドレイン電極が対向して設けられ、前記導電路からなるチャネル領域の側部に、ゲート絶縁層を介して前記ゲート電極が設けられているのがよい。これは、縦型電界効果トランジスタの一般的な構造である。
或いは、前記ソース及び前記ドレイン電極が対向して設けられ、前記導電路からなるチャネル領域内に、ゲート絶縁層を介して前記ゲート電極が埋め込まれているのがよい。これは、SIT(静電誘導トランジスタ:Static Induction Transistor)型と呼ばれる構造で、優れた制御性が得られる構造である。
或いは、前記ソース及び前記ドレイン電極が、前記結合体層の面方向において対向する位置からずれた位置に設けられ、前記導電路からなるチャネル領域に接したゲート絶縁層を介して前記結合体層の外側位置に前記ゲート電極が設けられているのがよい。これは、トップ&ボトムコンタクト型トランジスタと呼ばれる構造で、前記結合体層の厚さだけでなく、ソース電極とドレイン電極との横方向における位置ずれの大きさを変えることによってもチャネル長を制御することが可能な構造である。
次に、本発明の好ましい実施の形態を図面参照下に具体的かつ詳細に説明する。
実施の形態1
実施の形態1では、前記第1及び前記第2電極をソース及びドレイン電極とし、前記制御部としてゲート電極を設け、このゲート電極に印加された電圧による電界が、前記ソース電極と前記ドレイン電極との間の前記導電路に作用する縦型の絶縁ゲート型電界効果トランジスタを形成する。この際、ソース電極およびドレイン電極を対向して設け、その間に微粒子と有機半導体分子との結合体からなる導電路を形成し、その導電路からなるチャネル領域の側部に、ゲート絶縁層を介してゲート電極を設ける。
図1は、実施の形態1に基づく縦型の絶縁ゲート型電界効果トランジスタを示す概略断面図であり、縦型電界効果トランジスタとしてよく用いられるデバイス構造を示している。このトランジスタを作製するには、公知の技術で基板1の上に、前記第1電極である電極2(例えば、ソース電極)、ゲート絶縁層3と5、およびゲート電極4を形成しておき、その上に微粒子10と有機半導体分子13との結合体からなる結合体層9を形成し、その上に前記第2電極である電極6(例えば、ドレイン電極)を形成するものである。なお、ここでは、後述する分子はんだ層は図示及び説明を省略している。
基板1としては、シリコン基板、例えばポリイミドやポリカーボネートやポリエチレンテレフタラート(PET)などのプラスチック基板、ガラス基板、または石英基板など、通常の基板材料をすべて用いることができる。プラスチック基板を用いると、例えば曲面形状をもつディスプレイのように、フレキシブルな形状の半導体装置を製造できる。
基板1上に形成されたトランジスタは、図1に示すように、個別化されたディスクリート部品として利用してもよいし、ディスプレイ装置に適用する場合のように、同一基板上に多数のトランジスタを集積したモノリシック集積回路として利用してもよい。
電極2および電極6の材料としては、例えば、金、パラジウム、白金、クロム、ニッケル、導電性高分子等の導電性物質、又はこれらを組み合わせたものを用いることができる。
ゲート電極4の材料としては、例えば、導電性高分子、金、白金、アルミニウム、ニッケル、チタン等の導電性物質、又はこれらを組み合わせたものを用いることができる。
ゲート絶縁膜3の材料としては、例えば、酸化ケイ素SiO2 、ポリメチルメタクリレート(PMMA)、スピンオンガラス(SOG)、窒化ケイ素Si34 、金属酸化物高誘電絶縁膜など、又はこれらを組み合わせたものを用いることができる。
また、ゲート電極4の材料としてアルミニウムなど陽極酸化により絶縁性酸化物を生成するような金属を用いる場合には、ゲート電極4を陽極として陽極酸化することによって、ゲート絶縁層5を形成することができる。
本実施の形態によれば、作製工程における処理温度を200℃以下に抑えることができるので、上記の材料をすべて有機化合物で構成することもでき、プラスチック基板のようなフレキシブルな基板の上に低コストで半導体装置を作製できる。
結合体層9は、微粒子10と有機半導体分子13とがネットワーク状に結合された結合体でによって形成されている。
微粒子10は、粒子径10nm以下の微粒子で、その材料としては、例えば、金、銀、白金等の導体や、硫化カドミウム、セレン化カドミウム、シリコン等の半導体を用いることができる。
有機半導体13としては、分子骨格に共役結合を有する有機半導体分子であって、分子の末端に微粒子10と化学的に結合できる官能基、例えばチオール基−SH、アミノ基−NH2、イソシアノ基−NC、チオアセトキシル基−SCOCH3 、カシボキシル基−COOH等を有するものを用いる。チオール基、アミノ基、イソシアノ基及びチオアセトキシル基は、金などの導体微粒子に結合する官能基であり、カシボキシル基は、半導体微粒子に結合する官能基である。
具体的には、有機半導体13として、例えば、下記の4,4’−ビフェニルジチオールを挙げることができる。
結合体層9では、微粒子10が有機半導体分子13によって二次元または三次元的に結びつけられ、微粒子10内の導電路と有機半導体分子13内の分子骨格に沿った導電路とが連結したネットワーク型の導電路が形成されている。
図1(b)の拡大図に示したように、上記の導電路では、有機半導体分子内の導電路が微粒子内の導電路によって連結され、しかも、分子内の電子移動は、分子骨格に沿って形成されたπ電子共役系を通じて行われるので、高い移動度が期待される。
結合体層9における電子伝導は、ネットワーク型の導電路を通って行われ、結合体層9の導電性はゲート電極4に印加する電圧によって制御される。
基板1上の結合体層9を作製する領域の表面には、結合体層9を形成する微粒子10を1層分だけ固定するために働く分子はんだ層(図示していない)が設けられている。微粒子10を固定する役割を担う分子としては、微粒子10に結合できる官能基と、電極2や6に結合できる官能基とをあわせ持つ分子を用いる。
例えば、微粒子8と電極2および6が金でできている場合には、金に対して親和性のあるチオール基を有する4,4’−ビフェニルジチオールなどを用いる。
結合体層9の形成工程では、微粒子10の層を1層形成した後に、微粒子10に有機半導体分子13を接触させ、微粒子10と有機半導体分子13との結合体を形成することにより、結合体の層が1層分形成される。このようにして結合体層9は、1層ずつ形成されるので、この工程を何回繰り返すかで、所望の厚さをもつ結合体層9を形成することができる。
結合体層9は、1層ずつ独立に形成されるので、各結合体層ごと又は複数の結合体層ごとに、微粒子10を構成する材料や微粒子10の粒子径又は有機半導体分子13変えて、結合体層の特性をコントロールしてもよい。
図2と図3は、図1に示した縦型の絶縁ゲート型電界効果トランジスタの作製工程を示すフロー図である。以下、微粒子10として金微粒子を用い、電極2および電極6として金電極を用いることを想定して、その作製工程を説明する。
工程1
まず、図2(a)に示すように、公知の方法を用いて、基板1の上にソースまたはドレイン電極として用いる前記第1電極として電極2を形成する。
基板1としては、例えば、シリコン基板や、ポリイミドやポリカーボネートなどのプラスチック基板や、ガラス基板や、石英基板などを用いる。
基板1の上に金を蒸着して電極2を形成する。電極2の材料としては、金以外に、例えば、パラジウム、白金、クロム、ニッケルなどの金属や、導電性高分子などの導電性有機化合物を用いることができ、蒸着法、スパッタ法、メッキ法、スピンコート法、スクリーン印刷法、またはインクジェット法などの方法によって、導電性薄膜を形成し電極2とする。
工程2
次に、図2(b)に示すように、電極2の上にゲート絶縁層3をパターニングして形成する。ゲート絶縁層3の材料としては、酸化ケイ素系材料、窒化ケイ素系材料、他の金属酸化物などの無機物系絶縁材料、あるいはポリビニルフェノール(PVP)、ポリビニルアルコール(PVA)、ポリイミドなどの有機物系絶縁材料、あるいは有機物系材料と無機物系材料とを組み合わせた絶縁材料などを用いることができる。そして、ゲート絶縁層3を、その材料に応じて、CVD法、蒸着法、スパッタ法、メッキ法、スピンコート法、スクリーン印刷法、またはインクジェット法などによってパターニングして形成する。
工程3
次に、図2(c)に示すように、ゲート絶縁層3の上にゲート電極4をパターニングして形成する。ゲート電極4の材料としては、金属や導電性有機化合物などを用いることができ、蒸着法、スパッタ法、メッキ法、スピンコート法、スクリーン印刷法、またはインクジェット法などによって、ゲート電極4をパターニングして形成する。金属としては、アルミニウムなど、陽極酸化により絶縁性酸化物を生成するような金属を含む。
工程4
次に、図2(d)に示すように、ゲート電極4を被覆するように、ゲート絶縁層5を形成する。ゲート絶縁層5の材料としては、酸化ケイ素系材料、窒化ケイ素系材料、他の金属酸化物などの無機物系絶縁材料、あるいはポリビニルフェノール(PVP)、ポリビニルアルコール(PVA)、ポリイミドなどの有機物系絶縁材料、あるいは有機物系材料と無機物系材料とを組み合わせた絶縁材料などを用いる。そして、ゲート絶縁層5を、その材料に応じて、CVD法、蒸着法、スパッタ法、メッキ法、スピンコート法、スクリーン印刷法、またはインクジェット法などによってパターニングして形成する。
また、ゲート電極4の材料としてアルミニウムなど陽極酸化により絶縁性酸化物を生成するような金属を用いた場合には、ゲート電極4を陽極として陽極酸化することによって、ゲート絶縁層5を形成することができる。
それぞれソースまたはドレイン電極として用いる電極2および後述する電極6と、ゲート電極4との間のリーク電流が、装置の性能に悪影響を与えないよう程度に小さくなるように、ゲート絶縁層3およびゲート絶縁層5の厚さは十分な厚さとし、例えば、約2nm以上とする。この条件に加えて、絶縁層3とゲート電極4と絶縁層5とを合わせた厚さは、後述する結合体層9の厚さとほぼ等しくなるように形成する。
工程5
次に、図2(e)に示すように、電極2の表面にリンカー分子8からなる分子はんだ層7を、浸漬法(自己組織化法)、スピンコート法、または蒸着法などによって形成する。分子はんだ層7は、前記下地層であり、電極2に結合していないリンカー分子8は溶媒による洗浄などによって除去することで、リンカー分子8の単分子層とする。
リンカー分子8としては、分子の両端にそれぞれ電極2および金微粒子10と強固な結合を形成し得る官能基を有するものを用いる。例えば、金電極に対して強い結合力をもつ官能基は、チオール基、アミノ基およびシアノ基などである。導電性高分子の電極に対しては、高分子表面と共有結合を形成する官能基などがよい。電極2と金微粒子10とをそれぞれ構成する材料に応じて、リンカー分子8の両端の官能基は同一であっても、異なっていてもよい。但し、電極2と結合体層9との間の導電性を妨げないように、リンカー分子8は、有機半導体分子13と同様の導電性を有する半導体分子であるか、または、その分子長が十分に短いこと、例えば1nm程度以下であることが望ましい。
工程6
次に、図3(f)に示すように、電極2の上のリンカー分子8からなる分子はんだ層7に金微粒子10を結合させ、1層分の金微粒子10からなる微粒子層10aを形成する。微粒子層10aの形成には、キャスティング法、浸漬法、スピンコーティング法、ラングミュア−ブロジェット法などを用いる。リンカー分子8に直接結合していない金微粒子10は溶媒による洗浄で除去する。
なお、金微粒子10は、その粒子径が10nmまたはそれ以下のコロイド粒子である。この金微粒子10をトルエンやクロロフォルム等の溶媒に安定に分散させるためには、金微粒子同士が凝集して沈殿してしまうのを防止する保護膜分子を付着させ、保護膜11で被覆した状態にしておく必要があり、分子はんだ層7の上にはこの状態で導入する。リンカー分子8はこの保護膜分子の一部を置換して金微粒子10と結合するが、図3(f)に示すように、保護膜分子の大部分は、まだ、金微粒子10に結合したままである。
図4は、上記のようにして、リンカー分子8であるビフェニルジチオール分子の単分子層からなり、金電極2の表面に形成された分子はんだ層7の上に、浸漬法によって形成された金微粒子10からなる微粒子層10aの走査型電子顕微鏡写真である。この写真中で明るく輝いているのは、直径が5〜8nm程度の大きさの金微粒子10である。写真では、これらの明るい粒として観察される微粒子10が、1つ1つ独立して(隣の微粒子10と間隔を空けて)分散していることから、電極表面全体にわたって微粒子層10aはほぼ単一層であり、2層以上が重なった多層構造がほとんどできていないことがわかる。
工程7
次に、図3(g)に示すように、1層分の金微粒子層10aが固定された基板1を有機半導体分子13の溶液に浸漬し、有機半導体分子13を金微粒子10の表面に結合させる。このとき、金微粒子10に結合している保護膜分子が有機半導体分子13によって置換される。有機半導体分子13としては、分子の両端に金微粒子10と強固な結合を形成し得る官能基を有するものを用いる。例えば、金微粒子10に対して強い結合力をもつ官能基は、チオール基、アミノ基およびシアノ基などである。この両端の官能基は同一であっても異なっていてもよい。また、有機半導体分子13は、リンカー分子8と同一分子であってもよい。
微粒子層10aを構成している金微粒子10には、1個の金微粒子10に対して多数の有機半導体分子13が表面を覆うように結合する。これらの有機半導体分子13の一部は、もう一方の分子末端にある官能基を用いて隣接する他の金微粒子10とも結合するため、金微粒子10が有機半導体分子13によって二次元ネットワーク状に連結された1層目の結合体層9aが形成される。
この結合体層9aの表面には、一方の分子末端にある官能基で金微粒子10に結合し、他方の分子末端にある官能基が未反応である有機半導体分子13が多数存在しているので、結合体層9aの表面は、金微粒子10に対して強い結合力を有している。
工程8
次に、図示省略するが、図3(f)に示した工程6と同様にして金微粒子10を導入し、1層目の結合体層9aの上に金微粒子10を結合させ、1層分の金微粒子10からなる2層目の金微粒子層10bを固定する。このとき、新たに導入された2層目の金微粒子10は、一方の分子末端にある官能基によって、1層目の金微粒子10に結合している有機半導体分子13の、他方の分子末端にある官能基と結合する。この結果、1層目の金微粒子10と2層目の金微粒子層10とが有機半導体分子13によって連結され、1層目の金微粒子層10aと2層目の金微粒子層とを上下に連結する縦方向の導電路が形成される。このように、新しい金微粒子層の形成と、その金微粒子層への縦方向の導電路の形成は同時に行われる。
なお、工程6と同様に、金微粒子10が微粒子同士で凝集するのを防止するために、金微粒子10は、保護膜11で被覆した状態で結合体層9aの上に導入する。保護膜分子の一部は上記の結合形成で有機半導体分子13によって置換されるが、保護膜分子のかなりの部分は、まだ、金微粒子10に結合したままである。
工程9
次に、図示省略するが、図3(g)に示した工程7と同様にして、2層目の金微粒子層の金微粒子10に有機半導体分子13を結合させる。このとき、残存していた保護膜11を形成している保護膜分子が有機半導体分子13によって置換される。工程7と同様に、2層目の金微粒子層を形成する金微粒子10に、多数の有機半導体分子13が金微粒子10の表面を包み込むように結合する。それらのうちの一部が、もう一方の分子末端にある官能基を用いて、隣接する他の金微粒子10とも結合するため、有機半導体分子13によって金微粒子10がネットワーク状に連結された2層目の結合体層9bが形成される。ただし、金微粒子層を上下に連結する縦方向の導電路はかなりの部分が既に工程8で形成されているので、工程9では主として2層目の金微粒子層内の金微粒子10を横方向に連結する導電路が形成される。
この後、工程8と工程9とを繰り返し行い、有機半導体分子13によりネットワーク化された結合体層9の厚さ(ゲート長に相当)が所望の大きさになるまで、工程8と工程9とを繰り返し行う。
その後、結合体層9の表面にリンカー分子15を結合させ、リンカー分子15からなる分子はんだ層14を形成する。リンカー分子15としては、分子の両端にそれぞれ電極6および金微粒子10と強固な結合を形成し得る官能基を有するものを用いる。例えば、金電極に対して強い結合力をもつ官能基は、チオール基、アミノ基およびシアノ基などである。導電性高分子の電極に対しては、高分子表面と共有結合を形成する官能基などがよい。電極6と金微粒子10とをそれぞれ構成する材料に応じて、リンカー分子15の両端の官能基は同一であっても、異なっていてもよい。但し、電極6と結合体層9との間の導電性を妨げないように、リンカー分子15は、有機半導体分子13と同様の導電性を有する半導体分子であるか、または、その分子長が十分に短いこと、例えば1nm程度以下であることが望ましい。
次に、図3(h)に示すように、分子はんだ層14の上に前記第2電極として、ドレインまたはソース電極となる電極6を、金属や有機物からなる導電性薄膜を蒸着法、スパッタ法、メッキ法、スピンコート法、スクリーン印刷法、インクジェット法などによって形成して、縦型の電界効果トランジスタの作製を終了する。
図5は、実施の形態1に基づく縦型の絶縁ゲート型電界効果トランジスタの他の例を示す概略断面図である。このトランジスタは、結合体層9の両側にゲート絶縁膜を介して2つのゲート電極4を設けたダブルゲート型のデバイス構造を有している。ゲート電極4を二重に設けることにより制御性を向上させ、ゲート電極を駆動する駆動電圧を低減させ、リーク電流を低減させることができる。
以上に述べてきたように、本実施の形態によれば、結合体層9の膜厚方向に形成された導電路に沿って電流を流す縦型構造をとっているため、導電路の長さを結合体層9の厚さによって制御できる。すなわち、結合体層9を構成する微粒子層の一層分の厚さを単位として、微粒子層の積層数によって導電路の長さを制御できる。この結果、数nm程度の短いゲート長(ソース電極とドレイン電極との間隔)の電界効果トランジスタを作製することが可能になり、電界効果トランジスタをより低電圧で高速に駆動できるなど、半導体装置の性能向上を達成できる。
また、結合体層9が前記第1電極である電極2の上に層状に形成されるので、微粒子10、とくに電極2の表面近傍の微粒子10は、電極2の表面に沿って配列する。
従って、電極2として、表面が原子レベルで平担な金単結晶薄膜などのような、平坦性に優れた金属単結晶などを用いる場合には、微粒子10が電極2の表面の平坦性を反映して規則正しく配列し、微粒子10の配列がよくそろった、欠陥の少ない、微粒子が最密充填でパッキングされて固定された結合体層9が形成され、伝導パスが増加し、半導体装置の性能や信頼性が向上する。一方、電極2の表面に凹凸や欠陥がある場合でも、表面付近の微粒子10はその凹凸や欠陥に応じて配列するので、結合体層9と電極2との電気的な接続は良好に保たれる。
更に、前記第2電極である電極6が、電極2とは反対側の結合体層9の平坦な面上に沿って設けられるので、電極6と結合体層9との電気的な接続も良好になる。
特許文献1に示されている従来の横型の半導体装置では、ゲート絶縁膜の上に微粒子層を形成した後に、有機半導体分子によって保護膜分子を置換して、電極と微粒子との電気的接続を形成する。これに対し、本実施の形態による縦型の半導体装置では、上記のように、微粒子層を電極2または6に固定する工程が、微粒子層を電極2または6に電気的な接続する工程を兼ねており、電極に微粒子を固定した時点で電極との電気的な接続も形成されるので、操作が簡便であり、かつ、微粒子層と電極との電気的接続を確実にとることができるというメリットがある。
また、従来の横型の半導体装置では、分子はんだ層または微粒子層に積層して1層分の微粒子を固定化する工程の後に、有機半導体分子で微粒子を横方向にネットワーク化し、導電路を形成する工程を行うため、効果的な導電路を形成するには、予め互いの距離を適切に保って微粒子を配置しておく必要があることは、従来技術の項において先述した通りである。これに対し、本実施の形態による縦型の半導体装置では、分子はんだ層または微粒子層に積層して1層分の微粒子を固定化する工程と同時に、有機半導体分子で微粒子を縦方向にネットワーク化し、導電路を形成する工程が自動的に行われる。したがって、微粒子の配列における欠陥構造の有無に関わらず、積層方向(縦方向)における微粒子間の導電路は確実に形成されるので、装置の信頼性と製造歩留まりが向上する。
実施の形態2
縦型の絶縁ゲート型電界効果トランジスタには、ゲート電極の構造や配置の異なる、いくつかのデバイス構造がある。実施の形態2では、前記第1及び前記第2電極をソース及びドレイン電極とし、前記制御部としてゲート電極を設け、このゲート電極に印加された電圧による電界が、前記ソース電極と前記ドレイン電極との間の前記導電路に作用する縦型電界効果トランジスタを形成する。この際、ソース電極およびドレイン電極を対向して設け、その間に微粒子と有機半導体分子との結合体からなる導電路を形成し、その導電路からなるチャネル領域内にゲート絶縁層を介してゲート電極を埋め込む。この構造は、SIT型と呼ばれる構造で、優れた制御性が得られる構造である。
図6は、実施の形態2に基づく縦型の絶縁ゲート型電界効果トランジスタを示す概略断面図であり、SIT型のデバイス構造を示している。このトランジスタでは、絶縁層15で覆われたワイヤー状のゲート電極14を電極2(例えば、ソース電極)と電極6(例えば、ドレイン電極)との間に適当な間隔で配置して構成する。なお、図6では分子はんだ層は図示省略しているが、電極2および電極6と結合体層9との界面に設けられている。
実施の形態3
実施の形態3では、前記第1及び前記第2電極をソース及びドレイン電極とし、前記制御部としてゲート電極を設け、このゲート電極に印加された電圧による電界が、前記ソース電極と前記ドレイン電極との間の前記導電路に作用する縦型の絶縁ゲート型電界効果トランジスタを形成する。この際、ソース及びドレイン電極を、結合体層の面方向において対向する位置からずれた位置に設け、前記導電路からなるチャネル領域に接したゲート絶縁層を介して前記結合体層の外側位置にゲート電極を設ける。これは、トップ&ボトムコンタクト型トランジスタと呼ばれる構造で、縦型電界効果トランジスタの特徴を生かして良好な特性が得られる構造である。
図7は、実施の形態3に基づく縦型の絶縁ゲート型電界効果トランジスタを示す概略断面図であり、トップ&ボトムコンタクト型トランジスタのデバイス構造を示している。このトランジスタでは、ソースおよびドレイン電極の一方を結合体層9のボトムの位置に配置し、他方を結合体層9のトップの位置に配置している。したがって、結合体層の厚さだけでなく、ソース電極とドレイン電極との横方向における距離の大きさを変えることによってもチャネル長を制御することが可能である。
なお、図7では、分子はんだ層は図示省略しているが、電極2および電極6と結合体層9との界面や、ゲート絶縁膜3と結合体層9との界面に設けられている。この際、電極2の上に設けられる分子はんだ層と、ゲート絶縁膜3の上に設けられる分子はんだ層とは異なる材質のリンカー分子が設けられるが、両方に結合できる官能基を持つリンカー分子があれば、電極2からゲート絶縁膜3まで連続して分子はんだ層を設けてもよい。
以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
本発明の半導体装置及びその製造方法は、種々の電子回路、特にディスプレイのアクティブマトリックス回路などのスイッチング素子として広く用いられている薄膜トランジスタ(TFT)などの半導体装置及びその製造方法として用いられ、その低コスト化や、プラスチック等の耐熱性のないフレキシブルな基板への適用などの新規な用途の開発に貢献することができる。
本発明の実施の形態1に基づく縦型の絶縁ゲート型電界効果トランジスタの構造を示す断面図である。 同、縦型電界効果トランジスタの作製工程を示すフロー図である。 同、縦型電界効果トランジスタの作製工程を示すフロー図である。 同、4,4’−ビフェニルジチオールの単分子膜上に固定された金微粒子層の走査型電子顕微鏡写真である。 同、他の縦型電界効果トランジスタの構造を示す断面図である。 本発明の実施の形態2に基づく縦型の絶縁ゲート型電界効果トランジスタの構造を示す断面図である。 本発明の実施の形態3に基づく縦型の絶縁ゲート型電界効果トランジスタの構造を示す断面図である。 特許文献1に開示されている絶縁ゲート型電界効果トランジスタの断面図(a)と、要部拡大図(b)と、電荷移動のイメージ図(c)とである。 特許文献2に開示されている縦型有機トランジスタの平面図(a)と、断面図(b)とである。
符号の説明
1…基板、2…ソース電極、3、5…ゲート絶縁膜、4…ゲート電極、
6…ドレイン電極、7…分子はんだ層、8…リンカー分子、9…結合体層、
9a…1層目の結合体層、9b…2層目の結合体層、10…金などの微粒子、
10a…1層目の微粒子層、10b…2層目の微粒子層、11…保護膜、
13…4,4’−ビフェニルジチオールなどの有機半導体分子、14…分子はんだ層、
15…リンカー分子、101…基板、102…ゲート電極、103…ゲート絶縁膜、
104…ソース電極、105…ドレイン電極、106…結合体層(チャネル層)、
107…金などの微粒子、
108…4,4’−ビフェニルジチオールなどの有機半導体分子、
109…ネットワーク型の導電路、111…絶縁体基板、112…ゲート電極、
113…ソース電極、114…ドレイン電極、115…ゲート絶縁膜、
116…有機半導体層、117…ゲート電極コンタクト

Claims (18)

  1. 導体又は半導体からなる微粒子と、この微粒子に結合した有機半導体分子との結合体が第1電極に接して層状に形成され、前記第1電極とは反対側の前記結合体層の面上に第2電極が設けられ、かつ、前記結合体層を介して前記第1電極と前記第2電極との間に形成された導電路の導電性が、電界によって制御されるように構成された、半導体装置。
  2. 前記微粒子と前記有機半導体分子との結合体は、単一層又は複数層を成して前記導電路を形成している、請求項1に記載した半導体装置。
  3. 前記微粒子の層の積層数によって前記結合体の厚さが制御されている、請求項2に記載した半導体装置の製造方法。
  4. 前記結合体層の厚さが数nm〜数百nmである、請求項3に記載した半導体装置の製造方法。
  5. 前記第1及び第2電極に接して前記微粒子との結合性の良い下地層がそれぞれ設けられ、これらの下地層に結合して前記微粒子の層が形成されている、請求項1に記載した半導体装置。
  6. 前記第1及び前記第2電極をソース及びドレイン電極とし、ゲート電極に印加された電圧による電界が、前記ソース電極と前記ドレイン電極との間の前記導電路に作用する縦型電界効果トランジスタとして構成された、請求項1に記載した半導体装置。
  7. 前記ソース及び前記ドレイン電極が対向して設けられ、前記導電路からなるチャネル領域の側部に、ゲート絶縁層を介して前記ゲート電極が設けられている、請求項6に記載した半導体装置。
  8. 前記ソース及び前記ドレイン電極が対向して設けられ、前記導電路からなるチャネル領域内に、ゲート絶縁層を介して前記ゲート電極が埋め込まれている、請求項6に記載した半導体装置。
  9. 前記ソース及び前記ドレイン電極が、前記結合体層の面方向において対向する位置からずれた位置に設けられ、前記導電路からなるチャネル領域に接したゲート絶縁層を介して前記結合体層の外側位置に前記ゲート電極が設けられている、請求項6に記載した半導体装置。
  10. 請求項1に記載した半導体装置の製造方法であって、
    基体上に前記第1電極を設ける工程と、
    前記第1電極に接して、導体又は半導体からなる微粒子と、この微粒子に結合した有 機半導体分子との結合体を層状に形成する工程と、
    前記第1電極とは反対側の前記結合体層の面上に第2電極を形成する工程と、
    前記結合体層を介して前記第1電極と前記第2電極との間に形成された導電路の導電 性を、電界によって制御する制御部を形成する工程と
    を有する、半導体装置の製造方法。
  11. 前記微粒子と前記有機半導体分子との結合体の単一層又は複数層によって前記導電路を形成する、請求項10に記載した半導体装置の製造方法。
  12. 前記微粒子の層を形成した後に前記有機半導体分子を接触させる工程によって、前記結合体の層を形成し、この工程を少なくとも1回行うことによって、前記結合体の単一層又は複数層を形成する、請求項11に記載した半導体装置の製造方法。
  13. 前記微粒子の層の積層数によって前記結合体層の厚さを制御する、請求項12に記載した半導体装置の製造方法。
  14. 前記第1及び第2電極に接して前記微粒子と結合性の良い下地層をそれぞれ設け、これらの下地層に結合して前記微粒子の層を形成する、請求項10に記載した半導体装置の製造方法。
  15. 前記第1及び前記第2電極をソース及びドレイン電極とし、前記制御部としてゲート電極を設け、このゲート電極に印加された電圧による電界が、前記ソース電極と前記ドレイン電極との間の前記導電路に作用する縦型電界効果トランジスタを形成する、請求項10に記載した半導体装置の製造方法。
  16. 前記ソース及び前記ドレイン電極を対向して設け、前記導電路からなるチャネル領域の側部に、ゲート絶縁層を介して前記ゲート電極を設ける、請求項15に記載した半導体装置の製造方法。
  17. 前記ソース及び前記ドレイン電極を対向して設け、前記導電路からなるチャネル領域内に、ゲート絶縁層を介して前記ゲート電極を埋め込む、請求項15に記載した半導体装置の製造方法。
  18. 前記ソース及び前記ドレイン電極を、前記結合体層の面方向において対向する位置からずれた位置に設け、前記導電路からなるチャネル領域に接してゲート絶縁層を設け、このゲート絶縁層を介して前記結合体層の外側位置に前記ゲート電極を設ける、請求項15に記載した半導体装置の製造方法。
JP2004285665A 2004-09-30 2004-09-30 半導体装置及びその製造方法 Pending JP2006100618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004285665A JP2006100618A (ja) 2004-09-30 2004-09-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004285665A JP2006100618A (ja) 2004-09-30 2004-09-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006100618A true JP2006100618A (ja) 2006-04-13

Family

ID=36240121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004285665A Pending JP2006100618A (ja) 2004-09-30 2004-09-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006100618A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009154145A1 (ja) * 2008-06-19 2009-12-23 ソニー株式会社 機能性分子素子及びその製造方法、並びに機能性分子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003316292A (ja) * 2002-04-19 2003-11-07 Ricoh Co Ltd 表示装置
JP2004015007A (ja) * 2002-06-11 2004-01-15 Nippon Hoso Kyokai <Nhk> 有機トランジスタ及びその製造方法
JP2004055653A (ja) * 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子
JP2004088090A (ja) * 2002-07-02 2004-03-18 Sony Corp 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003316292A (ja) * 2002-04-19 2003-11-07 Ricoh Co Ltd 表示装置
JP2004015007A (ja) * 2002-06-11 2004-01-15 Nippon Hoso Kyokai <Nhk> 有機トランジスタ及びその製造方法
JP2004088090A (ja) * 2002-07-02 2004-03-18 Sony Corp 半導体装置及びその製造方法
JP2004055653A (ja) * 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009154145A1 (ja) * 2008-06-19 2009-12-23 ソニー株式会社 機能性分子素子及びその製造方法、並びに機能性分子装置
JP2010003830A (ja) * 2008-06-19 2010-01-07 Sony Corp 機能性分子素子及びその製造方法、並びに機能性分子装置
US8698132B2 (en) 2008-06-19 2014-04-15 Sony Corporation Functional molecular element, manufacturing method thereof, and functional molecular device

Similar Documents

Publication Publication Date Title
US7579223B2 (en) Semiconductor apparatus and process for fabricating the same
US7906803B2 (en) Nano-wire capacitor and circuit device therewith
JP5231327B2 (ja) 薄膜トランジスタ
CN101771022B (zh) 采用石墨烯的电路结构及其制造方法
KR101202568B1 (ko) 절연 게이트형 전계 효과 트랜지스터의 제조 방법
TW200425513A (en) Field effect transistor and manufacturing method thereof
KR20070110262A (ko) 유기 전계효과 트랜지스터 및 반도체장치
US20100012936A1 (en) Manufacturing method of flexible semiconductor device and flexible semiconductor device
JP5231324B2 (ja) 薄膜トランジスタ
CN1387267A (zh) 具有短沟道的有机半导体器件
JP4723675B2 (ja) 半導体装置とその製造方法および画像表示装置
US8617943B2 (en) Method for making a semiconductor device on a flexible substrate
JP5231326B2 (ja) 薄膜トランジスタ
US9596762B2 (en) Method of fabricating a circuit board
JP5231325B2 (ja) 薄膜トランジスタ
JP4834992B2 (ja) 半導体装置の製造方法
JP2006100618A (ja) 半導体装置及びその製造方法
JP2008140883A (ja) 有機薄膜トランジスタ
JP4696520B2 (ja) 電界効果型トランジスタ及びその製造方法
JP2006147909A (ja) 半導体装置及びその製造方法
JP4358580B2 (ja) 有機電界効果トランジスタ及びその製造方法
JP2023534611A (ja) 電子デバイスのための非線形構成要素を含む回路
JP5310567B2 (ja) 薄膜トランジスタ及びその製造方法
JP2007214542A (ja) 半導体装置および半導体装置の製造方法
JP2006080257A (ja) 電子装置及びその製造方法、並びに、半導体装置の製造方法

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070601

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208