JP2006147909A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006147909A
JP2006147909A JP2004337174A JP2004337174A JP2006147909A JP 2006147909 A JP2006147909 A JP 2006147909A JP 2004337174 A JP2004337174 A JP 2004337174A JP 2004337174 A JP2004337174 A JP 2004337174A JP 2006147909 A JP2006147909 A JP 2006147909A
Authority
JP
Japan
Prior art keywords
semiconductor device
molecule
island pattern
semiconductor
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004337174A
Other languages
English (en)
Inventor
Ryoichi Yasuda
亮一 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004337174A priority Critical patent/JP2006147909A/ja
Publication of JP2006147909A publication Critical patent/JP2006147909A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 容易に作製することができ、信頼性の高い半導体装置及びその製造方法を提供すること。
【解決手段】 基体1上に導体又は半導体材料を印刷法又は/及び塗布法によって島状パターン6に形成する工程と、この島状パターン6に有機半導体分子7を結合させて導電路8を形成する工程と、この導電路8を電界によって制御する制御部を形成する工程とを有する、半導体装置の製造方法。基体1と、導体又は半導体材料の印刷又は/及び塗布によって前記基体上に形成された島状パターン6と、この島状パターン6に有機半導体分子7が結合されて形成された導電路8と、この導電路8を電界によって制御する制御部とを有する、半導体装置。
【選択図】 図1

Description

本発明は、薄膜トランジスタ等の半導体装置及びその製造方法に関するものである。
薄膜トランジスタ(Thin Film Transistor;以下、TFTと略記する)は、電子回路、特にディスプレイ等のアクティブマトリックス回路におけるスイッチング素子として広く用いられている。
現在、大部分のTFTは、半導体層(チャネル層)としてアモルファスシリコン(a−Si)又は多結晶シリコン(poly−Si)を用いるSi系無機半導体トランジスタである。これらの製造は、半導体層形成にプラズマ化学気相成長法(Chemical Vapor Deposition;以下、CVDと略記する)などを用いるため、プロセスコストが高い。また、350℃程度の高温で熱処理が必要であることから、プロセスコストが高くなると共に、基体が制約される。
近年、低コストのプロセスで製造できる等の理由から、有機半導体材料を用いた有機半導体トランジスタの開発が盛んに行われている(例えば、後記の特許文献1又は特許文献2参照。)。
例えば、特許文献1による有機半導体トランジスタは、図10に示すように、公知の技術で基板50上にゲート電極51、ゲート絶縁膜52、ソース電極53、ドレイン電極54を先に形成しておき、その上にナノメートルサイズ(10-9m)の微粒子55と有機半導体分子56との結合体からなるチャネル層57を形成するものである。チャネル層57は、微粒子55と有機半導体分子56とがネットワーク状に結合された結合体で形成され、ゲート電極51のゲート電圧によってキャリア移動が制御される。
一方、特許文献2による有機半導体トランジスタは、支持体上に有機半導体チャネル(有機半導体層)で連結されたソース電極及びドレイン電極を有し、その上にゲート絶縁層を介してゲート電極を有するトップゲート型、或いは、支持体上にまずゲート電極を有し、ゲート絶縁層を介して有機半導体チャネルで連結されたソース電極とドレイン電極を有するボトムゲート型である。また、ソース電極及びドレイン電極を連結する有機半導体層中に、電界が付与されないときには前記電極の少なくとも一方と絶縁状態にある導電性領域を有する。
上記の導電性領域は、図11に示すように、ゲート絶縁層58上に導電性材料からなる薄膜が形成され、この薄膜をパターン化することによって形成される。そして、導電性領域59を含むゲート絶縁層58上に有機半導体材料からなる有機半導体層60を形成する。
国際公開番号WO 2004/006337 A1(15頁3行目〜21頁11行目、Fig.1A) 特開2004−6827号公報(3頁第13段落目〜4頁第16段落目、図2)
しかしながら、図10に示すような特許文献1による有機半導体トランジスタでは、電子又はホール担体の散乱要因等を低減して高性能化を図るため、微粒子55を整然(オードリング)と並べて配置する必要があるが、そのためには、微粒子55の作製や調整(粒子直径の均一化など)、基板50やゲート絶縁膜52等の平坦性などが要求され、またゲート絶縁膜52上に分子はんだ層(図10では図示省略した。)を設け、この分子はんだ層を介して微粒子55を配置する必要があり、その分、工程が多くなってしまうのが現状である。
また、図11に示すような特許文献2による有機半導体トランジスタでは、上述したように、導電膜を成膜後、これをパターニングすることによって導電性領域59を形成するが、この際に均一な厚みの膜を作製しなければならず、また、基板の平坦性が重要となり、その製造プロセスが煩雑である。さらに、パターニング精度の信頼性に劣るなど、問題点を残している。
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、容易に作製することができ、信頼性の高い半導体装置及びその製造方法を提供することにある。
即ち、本発明は、基体上に導体又は半導体材料を印刷法又は/及び塗布法によって島状パターンに形成する工程と、この島状パターンに有機半導体分子を結合させて導電路を形成する工程と、この導電路を電界によって制御する制御部を形成する工程とを有する、半導体装置の製造方法に係るものである。
また、基体と、導体又は半導体材料の印刷又は/及び塗布によって前記基体上に形成された島状パターンと、この島状パターンに有機半導体分子が結合されて形成された導電路と、この導電路を電界によって制御する制御部とを有する、半導体装置に係るものである。
本発明によれば、前記基体上に前記導体又は半導体材料を印刷法又は/及び塗布法によって前記島状パターンに形成し、前記島状パターンに前記有機半導体分子を結合させて前記導電路を形成するので、上記の特許文献1による有機半導体トランジスタのように、微粒子の作製や調整(粒子直径の均一化など)、基板やゲート絶縁膜等の平坦化或いは分子はんだ層の形成などを特に考慮する必要がない。
また、上記の特許文献2による有機半導体トランジスタは導電膜の成膜後、パターニングを行うことによって導電性領域を形成するため、均一な厚みの膜を作製しなければならず、また、基板の平坦性が重要となり、その製造プロセスが煩雑である。さらに、パターニング精度の信頼性に劣るなど、問題点を残している。これに対し、本発明によれば、前記基体上に前記導体又は半導体材料を印刷法又は/及び塗布法によって前記島状パターンに形成し、前記島状パターンに前記有機半導体分子を結合させて前記導電路を形成するので、前記基体に多少の凹凸が存在していても、確実かつ容易に前記島状パターンを形成でき、前記導電路を信頼性良く形成できる。
従って、上記の特許文献1又は特許文献2による有機半導体トランジスタと比べて信頼性の高い半導体装置を容易に作製することができる。
また、前記島状パターンが前記有機半導体分子によって結び付けられて前記導電路が形成されているので、前記島状パターン内の導電路と前記有機半導体分子内の分子骨格に沿った導電路とが連結したネットワーク型の前記導電路を形成することができる。
これにより、前記導電路内の電荷移動が、前記有機半導体分子の主鎖に沿った分子の軸方向で支配的に起こる構造となる。前記導電路には、分子間の電子移動が含まれないため、前記有機半導体分子内の軸方向の電荷移動を最大限に利用することができる。例えば、主軸に沿って形成された共役系を有する分子を前記有機半導体分子として用いる場合、非局在化したπ電子による高い移動度を利用できる。
本発明において、前記基体上に第1電極及び第2電極を対向して形成し、これらの両電極に沿って並置された複数の微細線パターンに前記島状パターンを形成するのがよい。
また、前記有機半導体分子が末端に有する官能基が前記島状パターン又は/及び前記第1電極及び第2電極と化学結合し、前記有機半導体分子が両端に有する前記官能基によって、前記有機半導体分子と前記島状パターンとが交互に結合し、前記島状パターン内の導電路と前記有機半導体分子内の導電路とが二次元又は三次元的に結合されたネットワーク型の導電路が形成されているのがよい。
これにより、前記導電路内の電荷移動が、有機半導体分子の主鎖に沿った分子の軸方向で支配的に起こる構造となる、分子の軸方向の移動度、例えば非局在化したπ電子による高い移動度を最大限に利用することができる。
そして、単分子層トランジスタに匹敵する、今までにない高い移動度を実現できる有機半導体トランジスタが提供できる。
具体的には、前記導電路を有するチャネル領域を形成し、このチャネル領域の両側にソース電極及びドレイン電極を設け、これらの両電極間にゲート電極を設けた絶縁ゲート(例えばMOS:Metal Oxide Semiconductor)型電界効果トランジスタを製造するのが望ましい。この構造は、共役系をもつ有機半導体分子として可視部付近の光に対して光吸収性のある色素の使用により、光センサ等としても動作可能である。
前記有機半導体分子を印刷法又は浸漬法によって前記島状パターンと接触させることにより、前記島状パターンに前記有機半導体分子を容易に結合させることができる。
前記島状パターンを形成する前記導体としては金、銀、白金、銅又はアルミニウムを用いることができ、前記半導体としては硫化カドミウム、セレン化カドミウム又はシリコンを用いることができる。
また、前記島状パターンの径又は幅を数10〜数100nmとするのが好ましい。
さらに、前記導電路は、常温下で200℃以下の低温プロセスで形成可能であるので、所望の厚さを持つチャネル層を容易に形成でき、プラスチック基体のようなフレキシブルな基体の上に低コストで半導体装置を作製できる。
また、前記ソース電極及びドレイン電極が前記島状パターンと同じ材料からなるのがよい。
本発明では、前記島状パターンと前記有機半導体分子との結合体の単一層又は複数層によって前記導電路を形成するのがよい。
具体的には、この場合、前記島状パターンの層を形成した後に前記有機半導体分子を接触させる工程を1回行うことによって前記結合体の単一層を形成し、又はこの工程を2回以上繰り返すことで複数層を形成する。
前記有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端にチオール基(−SH)、アミノ基(−NH2)、イソシアノ基(−NC)、チオアセトキシル基(−SCOCH3)又はカルボキシル基(−COOH)を有する分子であるのがよい。例えば、下記構造式(1)の4,4’−ビフェニルジチオール(BPDT)、下記構造式(2)の4,4’−ジイソシアノビフェニル、下記構造式(3)の4,4’−ジイソシアノ−p−テルフェニル、及び下記構造式(4)の2,5−ビス(5’−チオアセトキシル−2’−チオフェニル)チオフェン、下記構造式(5)の4,4’−ジイソシアノフェニル等、或いはBovin Serum Albumin、Horse Redish Peroxidase、antibody-antigen等が挙げられる。これらはいずれも、π共役系分子であって、少なくとも2箇所で前記島状パターンと化学的に結合する官能基を有しているのが好ましい。
Figure 2006147909
Figure 2006147909
Figure 2006147909
Figure 2006147909
Figure 2006147909
また、前記有機半導体分子として、下記構造式(6)で表されるデンドリマー等も用いることができる。
Figure 2006147909
以下、本発明の好ましい実施の形態を図面を参照して説明する。
第1の実施の形態:MOS型電界効果トランジスタ
図1は、第1の実施の形態によるMOS型有機電界効果トランジスタを例示する概略断面図(a)、概略平面図(b)である。また、図2は要部拡大断面図である。
図1は、TFTとしてよく用いられるMOS型電界効果トランジスタのデバイス構造の1つであり、公知の技術で基体(基板)1上にゲート絶縁膜2、ゲート電極3、ソース電極4、ドレイン電極5を先に形成しておき、その上に島状パターン6と有機半導体分子7との結合体からなるチャネル層8が形成されている。即ち、島状パターン6は、基体1上に対向して形成されたソース電極4及びドレイン電極5に沿って並置された複数の微細線パターンに形成されている。
基体1としては、例えば、ポリイミドやポリカーボネートやポリエチレンテレフタラート(PET)などのプラスチック基体、ガラス、石英、又はシリコン基体等を用いる。プラスチック基体を用いると、例えば曲面形状をもつディスプレイのように、フレキシブルな形状の半導体装置を製造できる。
基体1上に形成されたトランジスタは、ディスプレイ装置として応用する場合のように、基体1ごと多数のトランジスタを集積したモノリシック集積回路として利用してもよいし、各トランジスタを切断して個別化し、ディスクリート部品として利用しても良い。
ゲート絶縁膜2の材料としては、例えばポリメチルメタクリレート(PMMA)、スピンオンガラス(SOG)、酸化ケイ素(SiO2)、窒化ケイ素(Si34)、金属酸化物高誘電絶縁膜等、又はこれらを組み合わせたものを用いることができる。
ゲート電極3の材料としては、例えば、導電性高分子、金、白金、アルミニウム、ニッケル、チタン、ポリシリコン等の導電性物質、又はこれらを組み合わせたものを用いることができる。
ソース電極4及びドレイン電極5の材料としては、例えば、金、パラジウム、白金、クロム、ニッケル、導電性高分子等の導電性物質、又はこれらを組み合わせたものを用いることができる。
本実施の形態によれば、作製工程における処理温度を200℃以下に抑えることができるので、上記の材料を全て有機化合物で構成することもできる。
チャネル層8は、島状パターン6と有機半導体分子7とがネットワーク状に結合された結合体で形成され、ゲート電極3のゲート電圧によってキャリア移動が制御される。
島状パターン6の材料としては、例えば、金、銀、白金等の導体や、硫化カドミウム、セレン化カドミウム、シリコン等の半導体を用いることができる。また、その径又は幅は数10〜数100nmであるのが好ましい。
有機半導体分子7としては、分子骨格に共役結合を有する有機半導体分子であって、分子の末端に島状パターン6と化学的に結合できる官能基、例えばチオール基(−SH)、アミノ基(−NH2)、イソシアノ基(−NC)、チオアセトキシル基(−SCOCH3)、カルボキシル基(−COOH)等を有するものを用いる。チオール基、アミノ基、イソシアノ基及びチオアセトキシル基は、金等の導体材料からなる島状パターン6に結合する官能基であり、カルボキシル基は、半導体材料からなる島状パターン6に結合する官能基である。
具体的には、有機半導体分子7として、例えば、上記構造式(1)の4,4’−ビフェニルジチオール、上記構造式(2)の4,4’−ジイソシアノビフェニル、上記構造式(3)の4,4’−ジイソシアノ−p−テルフェニル、上記構造式(4)の2,5−ビス(5’−チオアセトキシル−2’−チオフェニル)チオフェン、上記構造式(5)の4,4’−ジイソシアノフェニル等、或いはBovin Serum Albumin、Horse Redesh Peroxidase、antibody-antigen等を挙げることができる。
また、有機半導体分子7として、上記構造式(6)で表されるデンドリマー等も用いることができる。
チャネル層8では、島状パターン6が有機半導体分子7によって二次元又は三次元的に結び付けられ、島状パターン6内の導電路と有機半導体分子7内の分子骨格に沿った導電路とが連結したネットワーク型の導電路が形成されている。
図2の拡大図に示すように、上記の導電路には分子間の電子移動が含まれず、しかも、分子内の電子移動は、分子骨格に沿って形成された共役系を通じて行われるので、高い移動度が期待される。
チャネル層8における電子伝導は、ネットワーク型の前記導電路を通って行われ、チャネル層8の導電性はゲート電極3に印加する電圧によって制御される。
チャネル層8の形成工程では、島状パターン6の層を1層形成した後に、島状パターン6に有機半導体分子7を印刷法又は浸漬法によって接触させ、島状パターン6と有機半導体分子7との結合体を形成させることにより、結合体の層が1層分形成される。このようにしてチャネル層8は、1層ずつ形成されるので、この工程を何回繰り返すかで、所望の厚さをもつチャネル層8を形成することができる。
チャネル層8は、1層ずつ独立に形成されるので、各結合体層ごと又は複数の結合体層ごとに、島状パターン6を構成する材料や島状パターン6の径又は幅、或いは有機半導体分子7を変えて、チャネル層8の特性をコントロールしてもよい。
MOS型電界効果トランジスタには、図1のボトムゲート型以外にも色々な構造が考えられ、どのタイプの構造であってもよい。例えば、ゲート絶縁膜2付きの基体1上に、先にソース電極4、ドレイン電極5及びチャネル層8を形成しておき、その上にゲート絶縁膜2及びゲート電極3を形成することも可能で、その場合の構造は、例えば図3のトップゲート型になる。
第2の実施の形態:MOS型トランジスタの作製
以下、図4〜図5及び図6〜図7を用いて、図1に示した第1の実施の形態のMOS型電界効果トランジスタの作製工程を説明する。ここでは、各電極3、4、5と島状パターン6の材料として金を用い、有機半導体分子7として4,4’−ビフェニルジチオールを用いることにする。
初めに、公知の方法を用いて、図4(a)及び図6(a)に示すように、基体(基板)1の上にゲート絶縁膜2を形成する。次いで、図4(b)及び図6(b)に示すように、基体1の裏面にゲート電極3、ゲート絶縁膜2上にソース電極4及びドレイン電極5を形成する。
基体1としては、例えば、ポリイミドやポリカーボネートなどのプラスチック基体、ガラス、石英、又はシリコン基体等を用いることができる。また、基体1の表面の汚染物質を取り除くため、基板1表面に酸素プラズマ又はオゾンを照射させる処理を施す。
ゲート絶縁膜2はスピンコーティング法、スパッタ法、浸漬法、キャスティング法等により形成することができる。ゲート絶縁膜2の材料としては、例えば、ポリメチルメタクリレート(PMMA)、スピンオンガラス(SOG)、酸化ケイ素(SiO2)、窒化ケイ素(Si34)、金属酸化物高誘電絶縁膜等、又はこれらを組み合わせたものを用いることができる。
ゲート電極3は、基体1上に、他の部分をマスクしながら金を蒸着して形成することができる。ゲート電極3の材料としては、金以外に、例えば、導電性高分子、白金、アルミニウム、ニッケル、チタン等の導電性物質、又はこれらを組み合わせたものを用いることができ、リフトオフ法、シャドウマスク法、スクリーン印刷法、インクジェット印刷法等で形成することも勿論可能である。
ソース電極4及びドレイン電極5は、ゲート絶縁膜2上に、他の部分をマスクしながら金を蒸着して形成することができる。ソース電極4及びドレイン電極5の材料としては、金以外に、例えば、パラジウム、白金、クロム、ニッケル、導電性高分子等の導電性物質、又はこれらを組み合わせたものを用いることができ、リフトオフ法、シャドウマスク法、スクリーン印刷法、インクジェット法等で形成することも勿論可能である。
次に、図4(c)及び図7(c)に示すように、前記チャネル層を作製する領域8’に、金を印刷法又は/及び塗布法によって島状パターン6に形成する。即ち、ソース電極4及びドレイン電極5に沿って並置された複数の微細線パターンに島状パターン6を形成する。ゲート絶縁膜2に固定されていない余剰の金は洗浄して洗い流す。
なお、島状パターンの径又は幅を数10〜数100nmとするのが好ましい。また、互いに隣接する島状パターン6間の距離は集積化の観点からは、なるべく狭い方が好ましい。
次に、図5(d)に示すように、有機半導体分子7としての4,4’−ビフェニルジチオールをトルエンに溶解したモル濃度数mM以下の溶液7’に基体1を浸漬し、半日から1日経過した後、基体1を溶液7’から取り出す。このとき、4,4’−ビフェニルジチオール7は、分子の末端にあるチオール基の反応を通して金からなる島状パターン6の表面に結合する。次いで、島状パターン6と化学結合していない余剰の4,4’−ビフェニルジチオールをトルエンにて軽く洗い流す作業を1回以上行い、自然乾燥させ、トルエンを除去する。
これにより、図5(e)及び図7(d)に示すように、本発明に基づく半導体装置を製造することができる。金からなる島状パターン6の表面には、多数の4,4’−ビフェニルジチオール分子7が島状パターン6を包み込むように結合する。それらのうちの一部が、もう一方の分子末端にあるチオール基の反応を通して他の島状パターン6とも結合するため、4,4’−ビフェニルジチオール分子7によって島状パターン6が二次元ネットワーク状に連結された結合体層(チャネル層)8が形成される。
この後、図4(c)と図5(d)とを繰り返し行うことで、三次元的なネットワーク型の導電路が形成されたチャネル層を形成することができる。この繰り返しの回数を適切に選ぶことで、所望の厚さのチャネル層8を形成することができる。
なお、各結合体層を同一材料で形成してもよく、或いは、各結合体層ごと又は複数の結合体層ごとに、島状パターン6を構成する材料や島状パターン6の径又は幅、若しくは有機半導体分子7を変えて、チャネル層8の特性をコントロールしても良い。
第3の実施の形態
本発明に基づく半導体装置は、図8に示すように、プラスチック基体のようなフレキシブルな基体1の上に、ゲート絶縁膜(図示省略)、ゲート電極(図示省略)、ソース電極4、ドレイン電極5及び島状パターン6と有機半導体分子7との結合体からなるチャネル層8が形成されていてもよい。これによれば、より低コストに、また可撓性で折曲可能な半導体装置を作製できる。
以下、本発明の具体的な実施例について説明するが、本発明はこの実施例に限定されるものではない。
実施例1
シリコン酸化膜(厚さ150nm)が形成された厚み数μmのシリコン基体を用意し、基体裏面に金原子からなるゲート電極を作製した。また、基体表面の汚染物質を取り除くため、基体表面に酸素プラズマ又はオゾンを照射させる処理を施した。
次いで、上記のシリコン酸化膜付きの基体上に、数百nmから数十nmの間隔で長さ800μm、幅500nmの金からなる島状パターンを複数本、ほぼ平行に並置された微細線として、インクジェット法によって作製した。但し、両端の島状パターンはソース電極及びドレイン電極として用いるために幅を5μmにした。なお、インクの組成は、平均粒径5nmの金微粒子を1mM、バインダーをレジスト、溶媒をトルエン又はエタノールとした。
次に、有機半導体分子としての4,4’−ビフェニルジチオール(HSC6464SH)をトルエンに溶かした約1.0×10-3mol/l溶液中に、上記のようにしてゲート絶縁膜、ゲート電極、ソース電極、ドレイン電極及び島状パターンを形成した基体を半日から1日浸漬した後、この基体を溶液から取り出し、島状パターンと化学結合していない余剰の4,4’−ビフェニルジチオールをトルエンにて軽く洗い流す作業を1回若しくは数回行った。その後、基体を自然乾燥させ、トルエンを除去した。
以上のようにして、図1に示すような、金からなる島状パターンと有機半導体分子によって導電路が形成され、この導電路の導電性が電界によって制御されるように構成した半導体装置である電界効果トランジスタを容易に作製することができた。
実施例2
シリコン酸化膜付きのシリコン基体に代わって、ポリエーテルスルフォン(PES、[OC66SO266n)やポリジメチルシロキサン(PDMS、[Si(CH32O]n)からなるフレキシブル基体を用いたこと以外は実施例1と同様にして、図8に示すような、本発明に基づく半導体装置としての電界効果トランジスタを作製した。その結果、実施例1と同様にして容易に作製することができたと同時に、より低コスト化を実現することができた。
実施例3
実施例1において金からなる島状パターンを文献(D. S. Gray, J Tien and C. S. Chen Adv. Maler, 16, No.5, 393 (2004))の方法に従って波形に作製し、断線を防いだ。
以上、本発明を実施の形態及び実施例について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。
例えば、前記島状パターンは図1に示すように、基体1上に対向して形成されたソース電極4及びドレイン電極5に沿って並置された複数の微細線パターンに形成されているのが好ましいが、これに限らず、例えば図9に示すようなパターン等、種々のパターンに形成されていてもよい。
また、前記島状パターンを形成する方法として上述のインクジェット法に代えて、スクリーン印刷法等でもよく、或いはこれらを併用することも勿論可能である。
第1の実施の形態による、本発明に基づくMOS型電界効果トランジスタの概略図である。 同、本発明に基づく半導体装置(MOS型電界効果トランジスタ)の要部拡大断面図である。 同、本発明に基づく半導体装置の他の例を示す概略断面図である。 第2の実施の形態による、本発明に基づく半導体装置の製造方法の一例を工程順に示す概略断面図である。 同、本発明に基づく半導体装置の製造方法の一例を工程順に示す概略断面図である。 同、本発明に基づく半導体装置の製造方法の一例を工程順に示す概略平面図である。 同、本発明に基づく半導体装置の製造方法の一例を工程順に示す概略平面図である。 第3の実施の形態による、本発明に基づく半導体装置の他の例を示す概略斜視図である。 本発明の実施の形態による、本発明に基づく半導体装置の更に他の例を示す概略断面図である。 従来例による、有機半導体トランジスタの概略断面図である。 他の従来例による、有機半導体トランジスタの概略断面図である。
符号の説明
1…基体(基板)、2…ゲート絶縁膜、3…ゲート電極、4…ソース電極、
5…ドレイン電極、6…島状パターン、7…有機半導体分子、8…チャネル層

Claims (22)

  1. 基体上に導体又は半導体材料を印刷法又は/及び塗布法によって島状パターンに形成する工程と、この島状パターンに有機半導体分子を結合させて導電路を形成する工程と、この導電路を電界によって制御する制御部を形成する工程とを有する、半導体装置の製造方法。
  2. 前記基体上に第1電極及び第2電極を対向して形成し、これらの両電極に沿って並置された複数の微細線パターンに前記島状パターンを形成する、請求項1に記載した半導体装置の製造方法。
  3. 前記有機半導体分子を前記島状パターン又は/及び前記第1電極及び第2電極と化学結合させる、請求項1又は2に記載した半導体装置の製造方法。
  4. 前記有機半導体分子の両端を前記島状パターンと結合させ、ネットワーク型の前記導電路を形成する、請求項3に記載した半導体装置の製造方法。
  5. 前記島状パターンと前記有機半導体分子との結合体の単一層又は複数層によって前記導電路を二次元又は三次元に形成する、請求項4に記載した半導体装置の製造方法。
  6. 前記導電路を有するチャネル領域を形成し、このチャネル領域の両側にソース電極及びドレイン電極を設け、これらの両電極間にゲート電極を設けた絶縁ゲート型電界効果トランジスタを製造する、請求項2に記載した半導体装置の製造方法。
  7. 前記有機半導体分子を印刷法又は浸漬法によって前記島状パターンと接触させる、請求項1に記載した半導体装置の製造方法。
  8. 金、銀、白金、銅又はアルミニウムを前記導体として、硫化カドミウム、セレン化カドミウム又はシリコンを前記半導体として用いて、前記島状パターンを形成する、請求項1に記載した半導体装置の製造方法。
  9. 前記島状パターンの径又は幅を数10〜数100nmとする、請求項1に記載した半導体装置の製造方法。
  10. 前記有機半導体分子として、共役結合を有する有機半導体分子であって、分子の両端にチオール基、アミノ基、イソシアノ基、チオアセトキシル基又はカルボキシル基を有する分子を用いる、請求項1に記載した半導体装置の製造方法。
  11. 前記導電路をフレキシブルな基板上に形成する、請求項1に記載した半導体装置の製造方法。
  12. 基体と、導体又は半導体材料の印刷又は/及び塗布によって前記基体上に形成された島状パターンと、この島状パターンに有機半導体分子が結合されて形成された導電路と、この導電路を電界によって制御する制御部とを有する、半導体装置。
  13. 前記基体上に第1電極及び第2電極が対向して形成され、これらの両電極に沿って並置された複数の微細線パターンに前記島状パターンが形成されている、請求項12に記載した半導体装置。
  14. 前記有機半導体分子が前記島状パターン又は/及び前記第1電極及び第2電極と化学結合されている、請求項12又は13に記載した半導体装置。
  15. 前記有機半導体分子の両端が前記島状パターンと結合され、ネットワーク型の前記導電路が形成されている、請求項14に記載した半導体装置。
  16. 前記島状パターンと前記有機半導体分子との結合体の単一層又は複数層によって前記導電路が二次元又は三次元に形成されている、請求項15に記載した半導体装置。
  17. 前記導電路を有するチャネル領域が形成され、このチャネル領域の両側にソース電極及びドレイン電極が設けられ、これらの両電極間にゲート電極が設けられた絶縁ゲート型電界効果トランジスタである、請求項13に記載した半導体装置。
  18. 前記有機半導体分子が印刷又は浸漬によって前記島状パターンと接触され、前記島状パターンに結合されている、請求項12に記載した半導体装置。
  19. 前記島状パターンを構成する前記導体が金、銀、白金、銅又はアルミニウムであり、前記半導体が硫化カドミウム、セレン化カドミウム又はシリコンである、請求項12に記載した半導体装置。
  20. 前記島状パターンの径又は幅が数10〜数100nmである、請求項12に記載した半導体装置。
  21. 前記有機半導体分子が、共役結合を有する有機半導体分子であって、分子の両端にチオール基、アミノ基、イソシアノ基、チオアセトキシル基又はカルボキシル基を有する分子である、請求項12に記載した半導体装置。
  22. 前記導電路がフレキシブルな基板上に形成されている、請求項12に記載した半導体装置。
JP2004337174A 2004-11-22 2004-11-22 半導体装置及びその製造方法 Pending JP2006147909A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004337174A JP2006147909A (ja) 2004-11-22 2004-11-22 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004337174A JP2006147909A (ja) 2004-11-22 2004-11-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006147909A true JP2006147909A (ja) 2006-06-08

Family

ID=36627234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004337174A Pending JP2006147909A (ja) 2004-11-22 2004-11-22 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006147909A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193009A (ja) * 2007-02-08 2008-08-21 Sony Corp 半導体装置及びその製造方法
CN102683588A (zh) * 2011-03-10 2012-09-19 中国科学院微电子研究所 一种有机场效应晶体管结构及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193009A (ja) * 2007-02-08 2008-08-21 Sony Corp 半導体装置及びその製造方法
CN102683588A (zh) * 2011-03-10 2012-09-19 中国科学院微电子研究所 一种有机场效应晶体管结构及其制备方法

Similar Documents

Publication Publication Date Title
US9356247B2 (en) Semiconductor device and method for manufacturing the same
US7626197B2 (en) Semiconductor device including conductive network of protective film molecules and fine particles
US8847313B2 (en) Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
JP4163250B2 (ja) 異方性形状部材のマウント方法
JP4228204B2 (ja) 有機トランジスタの製造方法
JP5127155B2 (ja) 配線および有機トランジスタとその製法
JP2008517468A (ja) ナノワイヤを基礎にした電子デバイスにおけるゲート開閉形態および改良された接点のための方法、システム、および装置
JP2004274015A (ja) フォトレジスト層のマイクログルーブに従って配列された半導体層を含む有機装置
JP2003258265A (ja) 有機薄膜トランジスタ
JP4547864B2 (ja) 電界効果型トランジスタ及びその製造方法
KR101213946B1 (ko) 박막트랜지스터 및 그제조방법 및 이를 구비한액정표시장치 및 그제조방법
JP2006147910A (ja) 導電性パターン及びその形成方法
JP4706236B2 (ja) 半導体装置及びその製造方法
JP2006147909A (ja) 半導体装置及びその製造方法
TWI240373B (en) Method of self-assembling electronic circuitry and circuits formed thereby
US20080035912A1 (en) Field-Effect Transistor, Method of Manufacturing the Same, and Electronic Device Using the Same
JP4834992B2 (ja) 半導体装置の製造方法
JP4699090B2 (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
US11380861B2 (en) Monomolecular transistor
JP2006100618A (ja) 半導体装置及びその製造方法
US20030047796A1 (en) Narrow channel field effect transistor and method of making the same
US20100051909A1 (en) Molecular electronic devices and methods of fabricating same
JP2010153898A (ja) 半導体装置及びその製造方法
Friedman Unconventional nanowire electronics: Macroelectronic and noncrystalline substrate applications

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125