JP2006080257A - 電子装置及びその製造方法、並びに、半導体装置の製造方法 - Google Patents

電子装置及びその製造方法、並びに、半導体装置の製造方法 Download PDF

Info

Publication number
JP2006080257A
JP2006080257A JP2004261908A JP2004261908A JP2006080257A JP 2006080257 A JP2006080257 A JP 2006080257A JP 2004261908 A JP2004261908 A JP 2004261908A JP 2004261908 A JP2004261908 A JP 2004261908A JP 2006080257 A JP2006080257 A JP 2006080257A
Authority
JP
Japan
Prior art keywords
cluster
organic semiconductor
fine particles
forming
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004261908A
Other languages
English (en)
Other versions
JP4639703B2 (ja
JP2006080257A5 (ja
Inventor
Shinichiro Kondo
眞一郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004261908A priority Critical patent/JP4639703B2/ja
Publication of JP2006080257A publication Critical patent/JP2006080257A/ja
Publication of JP2006080257A5 publication Critical patent/JP2006080257A5/ja
Application granted granted Critical
Publication of JP4639703B2 publication Critical patent/JP4639703B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】微粒子と有機半導体分子との結合によって構成される導電路を、一層簡素に、短時間にて形成する半導体装置の製造方法を提供する。
【解決手段】所謂ボトムゲート/ボトムコンタクト型の電界効果型トランジスタの製造方法、基体11上にゲート電極12を形成した後、基体11及びゲート電極12上にゲート絶縁層13を形成し、次いで、ゲート絶縁層13上にソース/ドレイン電極14を形成した後、ソース/ドレイン電極14間に、導電路23から成るチャネル形成領域15を形成する工程から成り、このチャネル形成領域15を形成する工程は、導体又は半導体から成る微粒子を含む溶液と有機半導体分子とを混合することによって、微粒子と有機半導体分子とが結合(反応)して成るクラスター20を得た後、該クラスター20をソース/ドレイン電極14の間のゲート絶縁層13の部分に配置する工程から成る。
【選択図】 図1

Description

本発明は、電子装置及びその製造方法、並びに、半導体装置の製造方法に関する。
現在、多くの電子機器に用いられている薄膜トランジスタ(Thin Film Transistor,TFT)を含む電界効果型トランジスタ(FET)は、例えば、シリコン半導体基板あるいはシリコン半導体層に形成されたチャネル形成領域及びソース/ドレイン領域、シリコン半導体基板表面あるいはシリコン半導体層表面に形成されたSiO2から成るゲート絶縁層、並びに、ゲート絶縁層を介してチャネル形成領域に対向して設けられたゲート電極から構成されている。あるいは又、基体上に形成されたゲート電極、ゲート電極上を含む基体上に形成されたゲート絶縁層、並びに、ゲート絶縁層上に形成されたチャネル形成領域及びソース/ドレイン領域から構成されている。そして、これらの構造を有する電界効果型トランジスタの作製には、非常に高価な半導体製造装置が使用されており、製造コストの低減が強く要望されている。
そこで、近年、スピンコート法、印刷法、スプレー法に例示される真空技術を用いない方法に基づき製造が可能な有機半導体材料を用いたFETの研究、開発に注目が集まっている。
ところで、ディスプレイ装置をはじめとして、多くの電子機器に組み込まれることが要求されるが故に、FETには高速動作が要求される。例えば、映像信号を随時必要なデータに変換し、更に、オン/オフのスイッチング動作を高速で行うことができるFETが必要とされる。そこで、有機半導体材料を用いたFETにおける移動度を改善するために、種々の検討がなされている。
例えば、国際公開第2004/006337A1には、導体又は半導体から成る微粒子と、この微粒子と結合した有機半導体分子とによって導電路が形成され、この導電路の導電性が電界によって制御されるように構成された半導体装置が開示されている。そして、このような微粒子と有機半導体分子とが結合して成る導電路といった構造を採用することで、導電路内の電荷移動が有機半導体分子の主鎖に沿った分子の軸方向で支配的に起こり、導電路には分子間の電子移動が含まれないため、従来の有機半導体の低い移動度の原因であった分子間の電子移動によって移動度が制限されることがなくなる。
国際公開第2004/006337A1
しかしながら、この国際公開に開示された技術にあっては、微粒子の層を1層形成した後、微粒子に有機半導体分子を接触させ、微粒子と有機半導体分子との結合体を形成させることにより、結合体の層を1層分、形成するといった操作を、所望の厚さのチャネル形成領域が形成されるまで繰り返すことによって、チャネル形成領域を形成する必要がある。
しかしながら、このような操作は、煩雑で、しかも、時間を要する操作である。
従って、本発明の目的は、微粒子と有機半導体分子との結合によって構成される導電路を、一層簡素な方法で、しかも、短時間にて形成することを可能とする電子装置の製造方法、係る電子装置の製造方法によって得られた電子装置、係る電子装置の製造方法を適用した半導体装置の製造方法を提供することにある。
上記の目的を達成するための電子装置の製造方法は、
導体又は半導体から成る微粒子を含む溶液と有機半導体分子とを混合することによって、微粒子と有機半導体分子とが結合(反応)して成るクラスターを得た後、
該クラスターを2つの電極間に配置することによって、2つの電極間に導電路を形成することを特徴とする。
本発明の電子装置の製造方法、あるいは、後述する本発明の電子装置、本発明の第1の態様〜第4の態様に係る半導体装置の製造方法において、微粒子を含む溶液における溶媒として、トルエン、クロロホルム、ヘキサンといった無極性又は極性の低い有機溶媒を例示することができる。微粒子を含む溶液と有機半導体分子とを混合する方法は、使用する微粒子を含む溶液と使用する有機半導体分子とに基づき、適宜、決定すればよい。使用する微粒子を含む溶液及び有機半導体分子によっては、微粒子を含む溶液に粉末状の有機半導体分子を投入し、軽く混ぜ合わせるだけで、微粒子と有機半導体分子とが結合して成るクラスターを得ることができる場合もある。また、クラスターを2つの電極間に配置する方法として、塗布法を例示することができる。尚、塗布法には、浸漬法やキャスト法、LB(Langmuir-Blodgett)法等が包含される。以下の説明においても、「塗布法」あるいは「塗布」、「塗布する」という用語を同様の意味で用いる場合がある。塗布法を1回実行することでクラスターを2つの電極間に配置してもよいし、2回以上の複数回、実行することでクラスターを2つの電極間に配置してもよい。2つの電極間に配置されるクラスターの数は、クラスターの大きさ、2つの電極間の距離に依存し、最低、1つである。また、配置の状態は、クラスターが1次元状に配列された状態(線状に配列された状態)、クラスターが2次元状に配列された状態(面状に配列された状態)、クラスターが3次元状に配列された状態(立体的に配列された状態)のいずれであってもよく、例えば、クラスターを2つの電極間に配置する方法に依存する。
本発明の電子装置の製造方法、あるいは、後述する本発明の電子装置、本発明の第1の態様〜第4の態様に係る半導体装置の製造方法にあっては、クラスターを得た後、該クラスターと溶媒とを混合したクラスター混合溶液を2つの電極間に塗布し、次いで、クラスター混合溶液を乾燥させることで、クラスターを2つの電極間に配置する態様とすることができる。尚、係る溶媒として、例えば、揮発性の高いトルエン等の有機溶媒を例示することができる。
このような態様を含む本発明の電子装置の製造方法、あるいは、後述する本発明の電子装置、本発明の第1の態様〜第4の態様に係る半導体装置の製造方法にあっては、クラスターを2つの電極間に配置した後、有機半導体分子を溶解した有機半導体分子溶液を2つの電極間に配置されたクラスターに塗布し、次いで、有機半導体分子溶液を乾燥させる態様とすることができる。尚、有機半導体分子溶液における溶媒として、エタノール、トルエン等を例示することができる。また、有機半導体分子溶液をクラスターに塗布する方法は、例えば浸漬法やキャスト法といった、使用する有機半導体分子溶液に応じて、適宜、決定すればよい。更には、有機半導体分子溶液の乾燥方法は、使用する溶媒に応じて、自然乾燥法、熱風乾燥機を使用した乾燥法等から、適宜、決定すればよい。
上記の目的を達成するための電子装置は、導体又は半導体から成る微粒子を含む溶液と有機半導体分子とを混合することによって得られ、微粒子と有機半導体分子とが結合(反応)して成るクラスターが、2つの電極間に配置され、以て、2つの電極間に導電路が形成されていることを特徴とする。
上述した各種の態様を含む本発明の電子装置の製造方法、あるいは、本発明の電子装置にあっては、導電路の導電性は、導電路に加えられる電界によって制御される構成とすることができる。
あるいは又、上述した各種の態様を含む本発明の電子装置の製造方法、あるいは、本発明の電子装置にあっては、電子装置は、ゲート電極、ゲート絶縁層、チャネル形成領域、及び、ソース/ドレイン電極を有する電界効果型トランジスタから成り、ソース/ドレイン電極が2つの電極に相当し、導電路によってチャネル形成領域が構成される構成とすることができる。
上記の目的を達成するための本発明の第1の態様に係る半導体装置の製造方法は、所謂ボトムゲート/ボトムコンタクト型の電界効果型トランジスタの製造方法であって、
基体上にゲート電極を形成した後、基体及びゲート電極上にゲート絶縁層を形成し、次いで、
ゲート絶縁層上にソース/ドレイン電極を形成した後、
ソース/ドレイン電極間に、導電路から成るチャネル形成領域を形成する工程から成り、
チャネル形成領域を形成する工程は、導体又は半導体から成る微粒子を含む溶液と有機半導体分子とを混合することによって、微粒子と有機半導体分子とが結合(反応)して成るクラスターを得た後、該クラスターをソース/ドレイン電極の間のゲート絶縁層の部分に配置する工程から成ることを特徴とする。
本発明の第1の態様に係る半導体装置の製造方法によって得られるボトムゲート/ボトムコンタクト型の電界効果型トランジスタは、
(A)基体上に形成されたゲート電極、
(B)ゲート電極及び基体上に形成されたゲート絶縁層、
(C)ゲート絶縁層上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極の間であってゲート絶縁層上に形成され、導電路によって構成されたチャネル形成領域、
を備えている。
上記の目的を達成するための本発明の第2の態様に係る半導体装置の製造方法は、所謂ボトムゲート/トップコンタクト型の電界効果型トランジスタの製造方法であって、
基体上にゲート電極を形成した後、基体及びゲート電極上にゲート絶縁層を形成し、次いで、
ゲート絶縁層上に、導電路から成るチャネル形成領域を構成するチャネル形成領域構成層を形成した後、
チャネル形成領域構成層上にソース/ドレイン電極を形成する工程から成り、
チャネル形成領域構成層を形成する工程は、導体又は半導体から成る微粒子を含む溶液と有機半導体分子とを混合することによって、微粒子と有機半導体分子とが結合(反応)して成るクラスターを得た後、該クラスターをゲート絶縁層の上に配置する工程から成ることを特徴とする。
本発明の第2の態様に係る半導体装置の製造方法によって得られるボトムゲート/トップコンタクト型の電界効果型トランジスタは、
(A)基体上に形成されたゲート電極、
(B)ゲート電極及び基体上に形成されたゲート絶縁層、
(C)ゲート絶縁層上に形成され、導電路によって構成されたチャネル形成領域を含むチャネル形成領域構成層、並びに、
(D)チャネル形成領域構成層上に形成されたソース/ドレイン電極、
を備えている。
上記の目的を達成するための本発明の第3の態様に係る半導体装置の製造方法は、所謂トップゲート/トップコンタクト型の電界効果型トランジスタの製造方法であって、
基体上に、導電路から成るチャネル形成領域を構成するチャネル形成領域構成層を形成した後、
チャネル形成領域構成層上に、チャネル形成領域を挟むようにソース/ドレイン電極を形成し、次いで、
ソース/ドレイン電極及びチャネル形成領域上にゲート絶縁層を形成した後、
ゲート絶縁層上にゲート電極を形成する工程から成り、
チャネル形成領域構成層を形成する工程は、導体又は半導体から成る微粒子を含む溶液と有機半導体分子とを混合することによって、微粒子と有機半導体分子とが結合(反応)して成るクラスターを得た後、該クラスターを基体の上に配置する工程から成る特徴とする。
本発明の第3の態様に係る半導体装置の製造方法によって得られるトップゲート/トップコンタクト型の電界効果型トランジスタは、
(A)基体上に形成され、導電路によって構成されたチャネル形成領域を含むチャネル形成領域構成層、
(B)チャネル形成領域構成層上に形成されたソース/ドレイン電極、
(C)ソース/ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層上に形成されたゲート電極、
を備えている。
上記の目的を達成するための本発明の第4の態様に係る半導体装置の製造方法は、所謂トップゲート/ボトムコンタクト型の電界効果型トランジスタの製造方法であって、
基体上にソース/ドレイン電極を形成した後、
ソース/ドレイン電極の間の基体上に、導電路から成るチャネル形成領域を形成し、次いで、
ソース/ドレイン電極及びチャネル形成領域上にゲート絶縁層を形成した後、
ゲート絶縁層上にゲート電極を形成する工程から成り、
チャネル形成領域を形成する工程は、導体又は半導体から成る微粒子を含む溶液と有機半導体分子とを混合することによって、微粒子と有機半導体分子とが結合(反応)して成るクラスターを得た後、該クラスターをソース/ドレイン電極の間の基体の部分の上に配置する工程から成ることを特徴とする。
本発明の第4の態様に係る半導体装置の製造方法によって得られるトップゲート/ボトムコンタクト型の電界効果型トランジスタは、
(A)基体上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極の間の基体上に形成され、導電路によって構成されたチャネル形成領域、
(C)ソース/ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層上に形成されたゲート電極、
を備えている。
上述した各種の構成を含む本発明の電子装置の製造方法あるいは本発明の電子装置、本発明の第1の態様〜第4の態様に係る半導体装置の製造方法(以下、これらを総称して、単に本発明と呼ぶ場合がある)にあっては、有機半導体分子が末端に有する官能基が微粒子と化学的に結合し、以て、クラスターが形成されることが好ましい。そして、この場合、有機半導体分子が両端に有する官能基によって有機半導体分子と微粒子とが化学的に(交互に)結合することで、微粒子と有機半導体分子とが3次元的なネットワーク状に結合し、以て、クラスターが形成されることが一層好ましい。
本発明において、有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端に、チオール基(−SH)、アミノ基(−NH2)、イソシアノ基(−NC)、シアノ基(−CN)、チオアセトキシル基(−SCOCH3)、又は、カルボキシル基(−COOH)を有することが好ましい。尚、チオール基、アミノ基、イソシアノ基、シアノ基、チオアセトキシル基は、Au等の導体としての微粒子に結合する官能基であり、カルボキシル基は半導体としての微粒子に結合する官能基である。また、分子の両端に位置する官能基は異なっていてもよく、両端の官能基の微粒子に対する結合性は近い方がより好ましい。尚、有機半導体分子は、π共役系分子であって、少なくとも2箇所で微粒子と化学的に結合する官能基を有していることが最も好ましい。
具体的には、有機半導体分子として、例えば、構造式(1)の4,4’−ビフェニルジチオール(BPDT)、構造式(2)の4,4’−ジイソシアノビフェニル、構造式(3)の4,4’−ジイソシアノ−p−テルフェニル、及び構造式(4)の2,5−ビス(5’−チオアセトキシル−2’−チオフェニル)チオフェン、構造式(5)の4,4’−ジイソシアノフェニル、構造式(6)のベンジジン(ビフェニル−4,4'−ジアミン)、構造式(7)のTCNQ(テトラシアノキノジメタン)、構造式(8)のビフェニル−4,4'−ジカルボン酸、構造式(9)の1,4−ジ(4−チオフェニルアセチリニル)−2−エチルベンゼン、構造式(10)の1,4−ジ(4−イソシアノフェニルアセチリニル)−2−エチルベンゼン、あるいは、Bovine Serum Albumin、Horse Radish Peroxidase、Antibody-antigen を例示することができる。
構造式(1):4,4’−ビフェニルジチオール
Figure 2006080257
構造式(2):4,4’−ジイソシアノビフェニル
Figure 2006080257
構造式(3):4,4’−ジイソシアノ−p−テルフェニル
Figure 2006080257
構造式(4):2,5−ビス(5’−チオアセトキシル−2’−チオフェニル)チオフェン
Figure 2006080257
構造式(5):4,4’−ジイソシアノフェニル
Figure 2006080257
構造式(6):ベンジジン(ビフェニル−4,4'−ジアミン)
Figure 2006080257
構造式(7):TCNQ(テトラシアノキノジメタン)
Figure 2006080257
構造式(8):ビフェニル−4,4'−ジカルボン酸
Figure 2006080257
構造式(9):1,4−ジ(4−チオフェニルアセチリニル)−2−エチルベンゼン
Figure 2006080257
構造式(10):1,4−ジ(4−イソシアノフェニルアセチリニル)−2−エチルベンゼン
Figure 2006080257
また、有機半導体分子として、構造式(11)で表されるデンドリマーも用いることができる。
構造式(11):デンドリマー
Figure 2006080257
本発明にあっては、微粒子は、導体としての金(Au)、銀(Ag)、白金(Pt)、銅(Cu)、アルミニウム(Al)、パラジウム(Pd)、クロム(Cr)、ニッケル(Ni)、鉄(Fe)といった金属から成り、あるいは、これらの金属から構成された合金から成り、あるいは又、半導体としての硫化カドミウム(CdS)、セレン化カドミウム(CdSe)、テルル化カドミウム(CdTe)、ガリウム砒素(GaAs)、酸化チタン(TiO2)、又は、シリコン(Si)から成る構成とすることができる。尚、導体としての微粒子とは、体積抵抗率が10-4Ω・m(10-6Ω・cm)のオーダー以下である材料から成る微粒子を指す。また、半導体としての微粒子とは、体積抵抗率が10-4Ω・m(10-6Ω・cm)乃至1012Ω・m(1010Ω・cm)のオーダーを有する材料から成る微粒子を指す。
本発明において、微粒子の形状として球形を挙げることができるが、これに限るものではなく、その他、例えば、四面体、立方体、直方体、円錐、円柱状(ロッド)、三角柱、ファイバー状、毛玉状のファイバー等を挙げることができる。
有機半導体分子と結合する前の微粒子の表面は、鎖状の絶縁性有機分子から成る保護膜によって被覆されていることが、微粒子同士の凝集を防止するといった観点から好ましい。保護膜を構成する分子は微粒子に対して結合しているが、その結合力の大小が、保護膜によって被覆されている微粒子(実際には、保護膜によって被覆されている微粒子の集合体)を製造する際の最終的な径分布に大きく影響する。保護膜を構成する絶縁性有機分子の一端には、微粒子と化学的に反応(結合)する官能基を有することが好ましい。例えば、官能基としてチオール基(−SH)を挙げることができ、このチオール基を末端に持つ分子の1つとしてアルカンチオール[例えば、ドデカンチオール(C1225SH)]を挙げることができる。ドデカンチオールのチオール基が金等の微粒子と結合すると、水素原子が離脱してC1225S−Auとなると考えられている。あるいは又、保護膜を構成する絶縁性有機分子として、アルキルアミン分子[例えば、ドデシルアミン(C1225NH2)]を挙げることもできる。
本発明における微粒子と有機半導体分子とが結合して成るクラスターとは、より具体的には、微粒子と微粒子とが有機半導体分子を介して3次元的に結合したものであり、例えば、微粒子が、有機半導体分子を介して相互に数千個から数百万個程度、集まったものであり、その大きさは、0.1μmオーダーから1μmオーダーである。2つの電極間やゲート絶縁層上、あるいは、基体上にクラスターを配置したとき、クラスターとクラスターとの間、あるいは、クラスターと電極(あるいはソース/ドレイン電極)との間は、クラスターの表面に存在する有機半導体分子によって、あるいは、場合によっては、それに加えて、有機半導体分子を溶解した有機半導体分子溶液をクラスターに塗布し、乾燥することによって、相互に結合される。
本発明にあっては、基体を、酸化ケイ素系材料(例えば、SiOXやスピンオンガラス(SOG));窒化ケイ素(SiNY);酸化アルミニウム(Al23);金属酸化物高誘電絶縁膜から構成することができる。基体をこれらの材料から構成する場合、基体を、以下に挙げる材料から適宜選択された支持体上に(あるいは支持体の上方に)形成すればよい。即ち、支持体として、あるいは又、上述した基体以外の基体として、ポリメチルメタクリレート(ポリメタクリル酸メチル,PMMA)やポリビニルアルコール(PVA)、ポリビニルフェノール(PVP)、ポリエーテルスルホン(PES)、ポリイミド、ポリカーボネート、ポリエチレンテレフタレート(PET)に例示される有機ポリマー(高分子材料から構成された可撓性を有するプラスチック・フィルムやプラスチック・シート、プラスチック基板といった高分子材料の形態を有する)を挙げることができ、あるいは又、雲母を挙げることができる。このような可撓性を有する高分子材料から構成された基体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への半導体装置の組込みあるいは一体化が可能となる。あるいは又、基体(あるいは支持体)として、各種ガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン基板を挙げることができる。電気絶縁性の支持体としては、以上に説明した材料から適切な材料を選択すればよい。支持体として、その他、導電性基板(金等の金属、高配向性グラファイトから成る基板)を挙げることができる。また、本発明において、電子装置や半導体装置の構成、構造によっては、電子装置や半導体装置が支持体上に設けられているが、この支持体も上述した材料から構成することができる。また、電子装置や半導体装置を樹脂にて封止してもよい。
本発明の第1の態様〜第4の態様に係る半導体装置の製造方法において、ゲート電極やソース/ドレイン電極、各種の配線を構成する材料として、白金(Pt)、金(Au)、パラジウム(Pd)、クロム(Cr)、ニッケル(Ni)、アルミニウム(Al)、銀(Ag)、タンタル(Ta)、タングステン(W)、銅(Cu)、チタン(Ti)、インジウム(In)、錫(Sn)等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン等の導電性物質を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、ゲート電極やソース/ドレイン電極、各種の配線を構成する材料として、ポリ(3,4−エチレンジオキシチオフェン)/ポリスチレンスルホン酸[PEDOT/PSS]といった有機材料(導電性高分子)を挙げることもできる。ゲート電極やソース/ドレイン電極、各種の配線を構成する材料は、微粒子と同じ材料であってもよいし、異なる材料であってもよい。
ゲート電極やソース/ドレイン電極、配線の形成方法として、これらを構成する材料にも依るが、物理的気相成長法(PVD法);MOCVD法を含む各種の化学的気相成長法(CVD法);スピンコート法;スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法といった各種印刷法;エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法といった各種コーティング法;スタンプ法;リフトオフ法;シャドウマスク法;電解メッキ法や無電解メッキ法あるいはこれらの組合せといったメッキ法;及び、スプレー法の内のいずれかと、必要に応じてパターニング技術との組合せを挙げることができる。尚、PVD法として、(a)電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着等の各種真空蒸着法、(b)プラズマ蒸着法、(c)2極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタリング法、(d)DC(direct current)法、RF法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法を挙げることができる。
ゲート絶縁層を構成する材料として酸化ケイ素系材料、窒化ケイ素(SiNY)、金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート(PMMA)やポリビニルフェノール(PVP)、ポリビニルアルコール(PVA)にて例示される有機系絶縁材料を挙げることができるし、これらの組み合わせを用いることもできる。尚、酸化ケイ素系材料として、二酸化シリコン(SiOX)、BPSG、PSG、BSG、AsSG、PbSG、酸化窒化シリコン(SiON)、SOG(スピンオングラス)、低誘電率SiO2系材料(例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機SOG)を例示することができる。
また、ゲート絶縁層の形成方法として、上述の各種PVD法;各種CVD法;スピンコート法;上述の各種印刷法;上述した各種コーティング法;浸漬法;キャスティング法;及び、スプレー法の内のいずれかを挙げることができる。あるいは又、ゲート絶縁層は、ゲート電極の表面を酸化あるいは窒化することによって形成することができるし、ゲート電極の表面に酸化膜や窒化膜を成膜することで得ることもできる。ゲート電極の表面を酸化する方法として、ゲート電極を構成する材料にも依るが、O2プラズマを用いた酸化法、陽極酸化法を例示することができる。また、ゲート電極の表面を窒化する方法として、ゲート電極を構成する材料にも依るが、N2プラズマを用いた窒化法を例示することができる。あるいは又、例えば、Au電極に対しては、一端をメルカプト基で修飾された直鎖状炭化水素のように、ゲート電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的にゲート電極表面を被覆することで、ゲート電極の表面に絶縁膜を形成することもできる。
本発明の電子装置の製造方法によって得られた電子装置、本発明の電子装置、本発明の半導体装置の製造方法によって得られた半導体装置を、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体に多数の電子装置や半導体装置を集積したモノリシック集積回路としてもよいし、各電子装置や半導体装置を切断して個別化し、ディスクリート部品として使用してもよい。尚、本発明の電子装置の製造方法によって得られた電子装置、あるいは、本発明の電子装置として、薄膜トランジスタ(Thin Film Transistor,TFT)を含む電界効果型トランジスタ(FET)を挙げることができる。
本発明にあっては、微粒子と有機半導体分子とを結合させる結果、導電路内の電荷移動が、有機半導体分子の主鎖に沿った分子の軸方向で支配的に起こる構造となる結果、分子の軸方向の移動度、例えば非局在化したπ電子による高い移動度を最大限に利用することができるので、単分子層トランジスタに匹敵する、今までにない高い移動度を実現することが可能となる。
しかも、微粒子を含む溶液と有機半導体分子との混合によって得られたクラスターを2つの電極間やゲート絶縁層上、あるいは、基体上に配置するといった簡単な操作を行うだけでよく、国際公開第2004/006337A1に開示されたような煩雑で、しかも、時間を要する操作は不要である。
更には、クラスターには、多量の「微粒子−有機半導体分子」の伝導パスが存在する。仮に100nm角の立方体クラスターを仮定し、その中に、粒径5nmの微粒子が立方格子状に積まれたとすると、8千もの微粒子が立方体クラスター中に存在することになる。そして、これらの微粒子間を多数の有機半導体分子が結合、架橋している。従って、国際公開第2004/006337A1に開示された半導体装置よりも、格段に伝導パスの数が多くなる結果、電流量も多くなる。
しかも、チャネル形成領域等の形成に、高温のプロセスや真空プロセスは不要であり、所望の厚さを有する導電路を容易に形成でき、低コストで半導体装置を作製できる。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例1は、本発明の電子装置及びその製造方法に関する。
図1の(A)に、微粒子21と有機半導体分子22とが結合して成るクラスター20(導電路23を含む)の一部分を平面的な概念図に示し、図1の(B)に、導電路23の一部を拡大した概念図を示す。
実施例1においては、導体から成る微粒子21を含む溶液として、金微粒子(金ナノ粒子)を30重量%含むトルエン溶液原液をトルエンで200倍に希釈したトルエン溶液を用いた。金ナノ粒子の平均粒径は5.3nm、標準偏差は2.4nmである。また、有機半導体分子22として、共役結合を有する有機半導体分子であって、分子の両端にチオール基(−SH)を有する粉末状の4,4’−ビフェニルジチオール(BPDT)[構造式(1)を参照]を用いた。
実施例1においては、上記トルエン溶液10ミリリットルに、粉末状のBPDT200ミリグラムを投入して、混合することによって、短時間のうちに金微粒子とBPDTとが反応し、微粒子と有機半導体分子とが結合して成る、3次元的にネットワーク化されたクラスター20が形成され、溶液下部に沈殿物として析出した。金微粒子のトルエン溶液の濃度が適切な場合には、金微粒子のトルエン溶液独特のワインレッド色が、BPDTとの反応の後には消え、若しくは、薄くなる。即ち、こうして、有機半導体分子22が末端に有する官能基(実施例1においては、共役結合を有する有機半導体分子であって、4,4’−ビフェニルジチオール(BPDT)の両端に有するチオール基[−SH])が微粒子21と化学的に結合し、より具体的には、有機半導体分子22が両端に有する官能基(チオール基)によって有機半導体分子22と微粒子21とが化学的に(交互に)結合することで、微粒子21と有機半導体分子22とが3次元的なネットワーク状に結合し、クラスター20が形成される。
クラスター20の走査型電子顕微鏡写真を図2の(A)及び(B)に示す。1μm弱の径を有する繭状の形のクラスター表面に、非常に多くの金微粒子が認められる。
一方、p型不純物をドープしたシリコン半導体基板の裏面にゲート電極として金電極を形成し、表面(オモテメン)に、厚さ0.15μmのSiO2から成るゲート絶縁層を形成し、このゲート絶縁層上に櫛形電極から成るソース/ドレイン電極を形成した、試験用の基板を準備した。櫛形電極から成るソース/ドレイン電極の間の隙間を5μmとした。
そして、得られたクラスター20を2つの電極間に配置した。具体的には、沈殿したクラスター20を櫛形電極から成るソース/ドレイン電極上に載せて、自然乾燥させた。そして、得られた試験用半導体装置のトランジスタ特性を測定した。その結果を図3に示す。この試験用半導体装置は、あくまでも試験用であり、半導体装置として最適化されているわけでは決してないが、p型に変調がかかっていることが分かる。即ち、導電路23の導電性は、導電路23に加えられる電界(より具体的には、ゲート電極によって導電路23に加えられる電界)に基づき制御されることが判る。尚、図3において、横軸はソース/ドレイン電極間に印加した電圧(Vsd:単位はボルト)、縦軸はソース/ドレイン電極間を流れる電流(Isd:単位は10-9アンペア)であり、[Vg」は、ゲート電極に印加した電圧(単位はボルト)である。
実施例2は、本発明の電子装置及びその製造方法、本発明の第1の態様に係る半導体装置の製造方法に関する。図4の(A)に実施例2の電子装置、あるいは、実施例2の半導体装置の製造方法によって得られた半導体装置(具体的には、ボトムゲート/ボトムコンタクト型のTFT)の一部端面図としての概念図を示し、図4の(B)には、その部分的斜視図としての概念図を示す。
実施例2の電子装置も、導体から成る微粒子21を含む溶液と有機半導体分子22とを混合することによって得られ、微粒子21と有機半導体分子22とが結合して成るクラスター20が、2つの電極14間に配置され、以て、2つの電極14間に導電路23が形成されている。そして、導電路23の導電性は、導電路23に加えられる電界(具体的には、ゲート電極12によって導電路23に加えられる電界)に基づき制御される。
あるいは又、実施例2の半導体装置の製造方法によって得られるボトムゲート/ボトムコンタクト型の電界効果型トランジスタ、更には、実施例2の電子装置を具現化した電子装置は、
(A)基体11上に形成されたゲート電極12、
(B)ゲート電極12及び基体11上に形成されたゲート絶縁層13、
(C)ゲート絶縁層13上に形成されたソース/ドレイン電極14(電子装置における2つの電極に相当する)、並びに、
(D)ソース/ドレイン電極14の間であってゲート絶縁層13上に形成され、導電路23によって構成されたチャネル形成領域15、
を備えている。
以下、実施例2の電子装置の製造方法、半導体装置の製造方法(ボトムゲート/ボトムコンタクト型の電界効果型トランジスタの製造方法)を説明する。
[工程−200]
実施例2においても、実施例1と同じ、導体から成る微粒子21を含む溶液として、金微粒子(金ナノ粒子)のトルエン溶液を用いた。また、有機半導体分子22としてBPDTを用いた。そして、実施例1と同様の方法で、金微粒子(金ナノ粒子)のトルエン溶液に粉末状のBPDTを投入して、混合することによって、有機半導体分子22が末端に有する官能基が微粒子21と化学的に結合し(より具体的には、有機半導体分子22が両端に有する官能基によって有機半導体分子22と微粒子21とが化学的に(交互に)結合することで、微粒子21と有機半導体分子22とが3次元的なネットワーク状に結合し)、クラスター20が形成された。
[工程−210]
一方、ガラス基板の表面に形成されたSiO2から成る基体11上にゲート電極12を形成した。具体的には、基体11上に、ゲート電極12を形成すべき部分が除去されたレジスト層(図示せず)を、リソグラフィ技術に基づき形成する。その後、密着層としてのチタン(Ti)層(図示せず)、及び、ゲート電極12としての金(Au)層を、順次、真空蒸着法にて全面に成膜し、その後、レジスト層を除去する。こうして、所謂リフトオフ法に基づき、ゲート電極12を得ることができる。
[工程−220]
次に、ゲート電極12を含む基体11上にゲート絶縁層13を形成する。具体的には、SiO2から成るゲート絶縁層13を、スパッタリング法に基づきゲート電極12及び基体11上に形成する。ゲート絶縁層13の成膜を行う際、ゲート電極12の一部をハードマスクで覆うことによって、ゲート電極12の取出部(図示せず)をフォトリソグラフィ・プロセス無しで形成することができる。
[工程−230]
次に、ゲート絶縁層13の上に金(Au)層から成るソース/ドレイン電極14を形成する。具体的には、ゲート絶縁層13上に、ソース/ドレイン電極14を形成すべき部分が除去されたレジスト層をリソグラフィ技術に基づき形成する。そして、[工程−210]と同様にして、レジスト層及びゲート絶縁層13上に、密着層としてのチタン(Ti)層(図示せず)、及び、ソース/ドレイン電極14としての金(Au)層を、順次、真空蒸着法にて成膜し、その後、レジスト層を除去する。こうして、所謂リフトオフ法に基づき、ソース/ドレイン電極14を得ることができる。
[工程−240]
その後、[工程−200]において得られたクラスター20を2つの電極間であるソース/ドレイン電極14の間に配置することによって、2つの電極間であるソース/ドレイン電極14の間に導電路23を形成する。あるいは又、ソース/ドレイン電極14間に、導電路23から成るチャネル形成領域15を形成する。具体的には、[工程−200]において得られたクラスター20を、ソース/ドレイン電極14の間のゲート絶縁層13の部分に配置する。クラスター20の配置は、クラスターと溶媒とを混合したクラスター混合溶液を2つの電極間に塗布し、次いで、クラスター混合溶液を乾燥させることで行う。より具体的には、[工程−200]において得られたクラスター20とトルエンから成る溶媒とを混合したクラスター混合溶液を準備する。尚、必要であれば、フィルタリングして所望のサイズのクラスター20を選択する。そして、このクラスター混合溶液に基体11等の全体を浸漬することで、このクラスター混合溶液を2つの電極(ソース/ドレイン電極14)間に塗布し、次いで、クラスター混合溶液を自然乾燥させる。クラスター20とクラスター20、あるいは、クラスター20と電極(ソース/ドレイン電極14)とは、クラスター20の表面に存在する有機半導体分子30によって、相互に結合される。
必要に応じて、[工程−240]を複数回、繰り返せば、クラスター20が3次元状に配列された状態(立体的に配列された状態)を得ることができる。
あるいは又、クラスター20を2つの電極間(ソース/ドレイン電極14の間)に配置した後、BPDTから成る有機半導体分子をトルエンやエタノール等の有機溶媒に溶解した有機半導体分子溶液を2つの電極間(ソース/ドレイン電極14の間)に配置されたクラスター20(具体的には、チャネル形成領域15)に塗布し、次いで、有機半導体分子溶液を乾燥させてもよい。これによって、クラスター20とクラスター20との間や、クラスター20と電極(ソース/ドレイン電極14)との間の結合を一層強固なものとすることができる。
[工程−250]
最後に、全面にパッシベーション膜(図示せず)を形成することで、実施例2の半導体装置を完成させる。
チャネル形成領域15においては、微粒子21が有機半導体分子22によって3次元的に結びつけられ、微粒子21内の導電路と有機半導体分子22内の分子骨格に沿った導電路とが連結したネットワーク状の導電路23が形成されている。そして、図1の(B)の概念図に示すように、この導電路23には、従来の有機半導体から成るチャネル形成領域における低い移動度の原因であった分子間の電子移動が含まれず、しかも、分子内の電子移動は分子骨格に沿って形成された共役系を通じて行われるので、高い移動度が期待される。チャネル形成領域15における電子伝導は、ネットワーク状の導電路23を通って行われ、チャネル形成領域15の導電性はゲート電極12に印加されるゲート電圧によって制御される。
実施例3も本発明の電子装置に関し、更には、実施例3は本発明の第2の態様に係る半導体装置の製造方法に関する。図5の(A)に実施例3の半導体装置の製造方法によって得られた半導体装置(具体的には、ボトムゲート/トップコンタクト型のTFT)の一部端面図としての概念図を示す。
尚、実施例3の電子装置は、実質的に、実施例2の電子装置と同様の構成、構造を有するので、その説明は省略する。
実施例3の半導体装置の製造方法によって得られるボトムゲート/トップコンタクト型の電界効果型トランジスタ、更には、実施例3の電子装置を具現化した電子装置は、
(A)基体11上に形成されたゲート電極12、
(B)ゲート電極12及び基体11上に形成されたゲート絶縁層13、
(C)ゲート絶縁層13上に形成され、導電路23によって構成されたチャネル形成領域15を含むチャネル形成領域構成層15A、並びに、
(D)チャネル形成領域構成層15A上に形成されたソース/ドレイン電極14、
を備えている。
以下、実施例3の電子装置の製造方法、半導体装置の製造方法(ボトムゲート/トップコンタクト型の電界効果型トランジスタの製造方法)を説明する。
[工程−300]
先ず、実施例2の[工程−200]と同様にして、クラスター20を得ておく。また、実施例2の[工程−210]と同様にして、基体11上にゲート電極12を形成した後、実施例2の[工程−220]と同様にして、ゲート電極12及び基体11上にゲート絶縁層13を形成する。
[工程−310]
次に、ゲート絶縁層13上に、導電路23から成るチャネル形成領域15を構成するチャネル形成領域構成層15Aを形成する。即ち、クラスター20をゲート絶縁層13の上に配置する。具体的には、クラスター20の配置は、クラスターと溶媒とを混合したクラスター混合溶液をゲート絶縁層13上に塗布し、次いで、クラスター混合溶液を乾燥させることで行う。より具体的には、[工程−200]において得られたクラスター20とトルエンから成る溶媒とを混合したクラスター混合溶液を準備する。尚、必要であれば、フィルタリングして所望のサイズのクラスター20を選択する。そして、このクラスター混合溶液に基体11等の全体を浸漬することで、このクラスター混合溶液をゲート絶縁層13上に塗布し、次いで、クラスター混合溶液を自然乾燥させる。クラスター20とクラスター20とは、クラスター20の表面に存在する有機半導体分子30によって、相互に結合される。
必要に応じて、[工程−310]を複数回、繰り返せば、クラスター20が3次元状に配列された状態(立体的に配列された状態)を得ることができる。
[工程−320]
その後、チャネル形成領域構成層15Aの上に、チャネル形成領域15を挟むようにソース/ドレイン電極14を形成する(図5の(A)参照)。具体的には、密着層としてのチタン(Ti)層(図示せず)、及び、ソース/ドレイン電極14としての金(Au)層を、順次、真空蒸着法に基づき形成する。ソース/ドレイン電極14の成膜を行う際、チャネル形成領域構成層15Aの一部をハードマスクで覆うことによって、ソース/ドレイン電極14をフォトリソグラフィ・プロセス無しで形成することができる。こうして、クラスター20を2つの電極間であるソース/ドレイン電極14の間に配置することによって、2つの電極間であるソース/ドレイン電極14の間に導電路23を形成することができる。あるいは又、ソース/ドレイン電極14間に、導電路23から成るチャネル形成領域15を形成することができる。
[工程−330]
最後に、全面にパッシベーション膜(図示せず)を形成することで、実施例3の半導体装置を完成させる。
尚、[工程−310]の完了後、あるいは、[工程−320]の完了後、即ち、クラスター20をゲート絶縁層13上に配置した後、実施例2と同様に、BPDTから成る有機半導体分子を溶解した有機半導体分子溶液をクラスター20に塗布し、次いで、有機半導体分子溶液を乾燥させてもよい。これによって、クラスター20とクラスター20との間や、クラスター20と電極(ソース/ドレイン電極14)との間の結合を一層強固なものとすることができる。
実施例4も本発明の電子装置に関し、更には、実施例4は本発明の第3の態様に係る半導体装置の製造方法に関する。図5の(B)に実施例4の半導体装置の製造方法によって得られた半導体装置(具体的には、トップゲート/トップコンタクト型のTFT)の一部端面図としての概念図を示す。
尚、実施例4の電子装置は、実質的に、実施例2の電子装置と同様の構成、構造を有するので、その説明は省略する。
実施例4の半導体装置の製造方法によって得られるトップゲート/トップコンタクト型の電界効果型トランジスタ、更には、実施例4の電子装置を具現化した電子装置は、
(A)基体11上に形成され、導電路23によって構成されたチャネル形成領域15を含むチャネル形成領域構成層15A、
(B)チャネル形成領域構成層15A上に形成されたソース/ドレイン電極14、
(C)ソース/ドレイン電極14及びチャネル形成領域15上に形成されたゲート絶縁層13、並びに、
(D)ゲート絶縁層13上に形成されたゲート電極12、
を備えている。
以下、実施例4の電子装置の製造方法、半導体装置の製造方法(トップゲート/トップコンタクト型の電界効果型トランジスタの製造方法)を説明する。
[工程−400]
先ず、実施例2の[工程−200]と同様にして、クラスター20を得ておく。
[工程−410]
一方、ガラス基板の表面に形成されたSiO2から成る基体11上に、導電路23から成るチャネル形成領域15を構成するチャネル形成領域構成層15Aを形成する。即ち、クラスター20を基体11の上に配置する。具体的には、クラスター20の配置は、クラスターと溶媒とを混合したクラスター混合溶液を基体11上に塗布し、次いで、クラスター混合溶液を乾燥させることで行う。より具体的には、[工程−200]において得られたクラスター20とトルエンから成る溶媒とを混合したクラスター混合溶液を準備する。尚、必要であれば、フィルタリングして所望のサイズのクラスター20を選択する。そして、このクラスター混合溶液に基体11の全体を浸漬することで、このクラスター混合溶液を基体11上に塗布し、次いで、クラスター混合溶液を自然乾燥させる。クラスター20とクラスター20とは、クラスター20の表面に存在する有機半導体分子30によって、相互に結合される。
必要に応じて、[工程−410]を複数回、繰り返せば、クラスター20が3次元状に配列された状態(立体的に配列された状態)を得ることができる。
[工程−420]
次いで、チャネル形成領域構成層15A上に、チャネル形成領域15を挟むようにソース/ドレイン電極14を形成する。具体的には、密着層としてのチタン(Ti)層(図示せず)、及び、ソース/ドレイン電極14としての金(Au)層を、順次、真空蒸着法に基づき形成する。ソース/ドレイン電極14の成膜を行う際、チャネル形成領域構成層15Aの一部をハードマスクで覆うことによって、ソース/ドレイン電極14をフォトリソグラフィ・プロセス無しで形成することができる。
[工程−430]
次いで、ソース/ドレイン電極14及びチャネル形成領域15上に、ゲート絶縁層13を形成する。具体的には、PVAをスピンコーティング法にて全面に成膜することで、ゲート絶縁層13を得ることができる。
[工程−440]
その後、ゲート絶縁層13上にゲート電極12を形成する。具体的には、密着層としてのチタン(Ti)層(図示せず)、及び、ゲート電極12としての金(Au)層を、順次、真空蒸着法にて成膜する。ゲート電極12の成膜を行う際、ゲート絶縁層13の一部をハードマスクで覆うことによって、ゲート電極12をフォトリソグラフィ・プロセス無しで形成することができる。こうして、図5の(B)に示す構造を得ることができる。
[工程−450]
最後に、全面にパッシベーション膜(図示せず)を形成することで、実施例4の半導体装置を完成させる。
尚、[工程−410]の完了後、あるいは、[工程−420]の完了後、即ち、クラスター20を基体11上に配置した後、実施例2と同様に、BPDTから成る有機半導体分子を溶解した有機半導体分子溶液をクラスター20に塗布し、次いで、有機半導体分子溶液を乾燥させてもよい。これによって、クラスター20とクラスター20との間や、クラスター20と電極(ソース/ドレイン電極14)との間の結合を一層強固なものとすることができる。
実施例5も本発明の電子装置及びその製造方法に関し、更には、実施例5は本発明の第4の態様に係る半導体装置の製造方法に関する。図5の(C)に実施例5の半導体装置の製造方法によって得られた半導体装置(具体的には、トップゲート/ボトムコンタクト型のTFT)の一部端面図としての概念図を示す。
尚、実施例5の電子装置及びその製造方法は、実質的に、実施例2の電子装置と同様の構成、構造を有するので、その説明は省略する。
実施例5の半導体装置の製造方法によって得られるトップゲート/ボトムコンタクト型の電界効果型トランジスタ、更には、実施例5の電子装置を具現化した電子装置は、
(A)基体11上に形成されたソース/ドレイン電極14、
(B)ソース/ドレイン電極14の間の基体11上に形成され、導電路23によって構成されたチャネル形成領域15、
(C)ソース/ドレイン電極14及びチャネル形成領域15上に形成されたゲート絶縁層13、並びに、
(D)ゲート絶縁層13上に形成されたゲート電極12、
を備えている。
以下、実施例5の電子装置の製造方法、半導体装置の製造方法(トップゲート/ボトムコンタクト型の電界効果型トランジスタの製造方法)を説明する。
[工程−500]
先ず、実施例2の[工程−200]と同様にして、クラスター20を得ておく。
[工程−510]
一方、ガラス基板の表面に形成されたSiO2から成る基体11上に、ソース/ドレイン電極を形成する。具体的には、基体11上に、密着層としてのチタン(Ti)層(図示せず)、ソース/ドレイン電極14としての金(Au)層を真空蒸着法に基づき形成する。ソース/ドレイン電極14の成膜を行う際、基体11の一部をハードマスクで覆うことによって、ソース/ドレイン電極14をフォトリソグラフィ・プロセス無しで形成することができる。
[工程−520]
その後、ソース/ドレイン電極14の間の基体11上に、導電路23から成るチャネル形成領域15を形成する。即ち、クラスター20をソース/ドレイン電極14の間の基体11の部分の上に配置する。具体的には、クラスター20の配置は、クラスターと溶媒とを混合したクラスター混合溶液を基体11上に塗布し、次いで、クラスター混合溶液を乾燥させることで行う。より具体的には、[工程−200]において得られたクラスター20とトルエンから成る溶媒とを混合したクラスター混合溶液を準備する。尚、必要であれば、フィルタリングして所望のサイズのクラスター20を選択する。そして、このクラスター混合溶液に基体11等の全体を浸漬することで、このクラスター混合溶液をソース/ドレイン電極14の間の基体11の部分の上に塗布し、次いで、クラスター混合溶液を自然乾燥させる。クラスター20とクラスター20、あるいは、クラスター20と電極(ソース/ドレイン電極14)とは、クラスター20の表面に存在する有機半導体分子30によって、相互に結合される。
必要に応じて、[工程−520]を複数回、繰り返せば、クラスター20が3次元状に配列された状態(立体的に配列された状態)を得ることができる。
[工程−530]
次に、ソース/ドレイン電極14及びチャネル形成領域15上に、実施例4の[工程−430]と同様にして、ゲート絶縁層13を形成する。
[工程−540]
その後、実施例4の[工程−440]と同様にして、ゲート絶縁層13上にゲート電極12を形成する。こうして、図5の(C)に示す構造を得ることができる。
[工程−550]
最後に、全面にパッシベーション膜(図示せず)を形成することで、実施例5の半導体装置を完成させる。
尚、[工程−520]の完了後、実施例2と同様に、BPDTから成る有機半導体分子を溶解した有機半導体分子溶液をクラスター20に塗布し、次いで、有機半導体分子溶液を乾燥させてもよい。これによって、クラスター20とクラスター20との間や、クラスター20と電極(ソース/ドレイン電極14)との間の結合を一層強固なものとすることができる。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。半導体装置の構造や構成、製造条件は例示であり、適宜変更することができる。本発明によって得られた電界効果型トランジスタ(TFT)を、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体や支持部材に多数のTFTを集積したモノリシック集積回路としてもよいし、各TFTを切断して個別化し、ディスクリート部品として使用してもよい。微粒子は、金(Au)に限定するものではなく、他の金属(例えば、銀や白金)、あるいは、半導体としての硫化カドミウム、セレン化カドミウム、又は、シリコンから構成することもできる。また、有機半導体分子も4,4’−ビフェニルジチオール(BPDT)に限定するものではない。
実施例3あるいは実施例4にて説明した半導体装置の製造方法にあっては、[工程−310]あるいは[工程−410]の後、[工程−320]あるいは[工程−420]を実行するのではなく、ソース/ドレイン電極14を形成すべき部分に位置するクラスター20に、例えば、レーザを照射することで(図6の(A)あるいは(B)を参照)、クラスター20を構成する金微粒子を溶着させ、ソース/ドレイン電極14を形成することもできる。このような方法によれば、チャネル形成領域15とソース/ドレイン電極14との間に段差が無くなる結果、半導体装置のトランジスタ特性の向上を図ることができる。
クラスターを2つの電極間やゲート絶縁層上、あるいは、基体上に配置する前に、クラスターを配置するための下地である2つの電極間やゲート絶縁層上、あるいは、基体に前処理を施してもよい。前処理として、BPDTから成る有機半導体分子をトルエンやエタノール等の有機溶媒に溶解した有機半導体分子溶液に下地を浸漬する方法を例示することができる。
図1の(A)は、微粒子と有機半導体分子とが結合して成るクラスター(導電路を含む)の一部分を平面的な概念図として示した図であり、図1の(B)は、導電路の一部を拡大した概念図である。 図2の(A)及び(B)は、クラスターの走査型電子顕微鏡写真である。 図3は、実施例1にて得られた試験用半導体装置のトランジスタ特性を測定した結果を示すグラフである。 図4の(A)は、実施例2の電子装置、あるいは、実施例2の半導体装置の製造方法によって得られた半導体装置の一部端面図としての概念図であり、図4の(B)は、その部分的斜視図としての概念図である。 図5の(A)、(B)及び(C)は、実施例3、実施例4、及び、実施例5の電子装置、あるいは、実施例3、実施例4、及び、実施例5の半導体装置の製造方法によって得られた半導体装置の一部端面図としての概念図である。 図6の(A)は、実施例3にて説明した半導体装置の製造方法の変形例を説明するための基体等の一部端面図としての概念図であり、図6の(B)は、実施例4にて説明した半導体装置の製造方法の変形例を説明するための基体等の一部端面図としての概念図である。
符号の説明
11・・・基体、12・・・ゲート電極、13・・・ゲート絶縁層、14・・・ソース/ドレイン電極、15・・・チャネル形成領域、21・・・微粒子、22・・・有機半導体分子、20・・・クラスター、23・・・導電路、30・・・有機半導体分子

Claims (22)

  1. 導体又は半導体から成る微粒子を含む溶液と有機半導体分子とを混合することによって、微粒子と有機半導体分子とが結合して成るクラスターを得た後、
    該クラスターを2つの電極間に配置することによって、2つの電極間に導電路を形成することを特徴とする電子装置の製造方法。
  2. クラスターを得た後、該クラスターと溶媒とを混合したクラスター混合溶液を2つの電極間に塗布し、次いで、クラスター混合溶液を乾燥させることで、クラスターを2つの電極間に配置することを特徴とする請求項1に記載の電子装置の製造方法。
  3. クラスターを2つの電極間に配置した後、有機半導体分子を溶解した有機半導体分子溶液を2つの電極間に配置されたクラスターに塗布し、次いで、有機半導体分子溶液を乾燥させることを特徴とする請求項1に記載の電子装置の製造方法。
  4. 導電路の導電性は、導電路に加えられる電界によって制御されることを特徴とする請求項1に記載の電子装置の製造方法。
  5. ゲート電極、ゲート絶縁層、チャネル形成領域、及び、ソース/ドレイン電極を有する電界効果型トランジスタから成り、
    ソース/ドレイン電極が2つの電極に相当し、
    導電路によってチャネル形成領域が構成されることを特徴とする請求項1に記載の電子装置の製造方法。
  6. 有機半導体分子が末端に有する官能基が微粒子と化学的に結合し、以て、クラスターが形成されることを特徴とする請求項1に記載の電子装置の製造方法。
  7. 有機半導体分子が両端に有する官能基によって有機半導体分子と微粒子とが化学的に結合することで、微粒子と有機半導体分子とが3次元的なネットワーク状に結合し、以て、クラスターが形成されることを特徴とする請求項6に記載の電子装置の製造方法。
  8. 有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端に、チオール基(−SH)、アミノ基(−NH2)、イソシアノ基(−NC)、シアノ基(−CN)、チオアセトキシル基(−SCOCH3)、又は、カルボキシル基(−COOH)を有することを特徴とする請求項1に記載の電子装置の製造方法。
  9. 微粒子は、導体としての金、銀、白金、銅、アルミニウム、パラジウム、クロム、ニッケル、又は、鉄から成り、あるいは、これらの金属から構成された合金から成ることを特徴とする請求項1に記載の電子装置の製造方法。
  10. 微粒子は、半導体としての硫化カドミウム、セレン化カドミウム、テルル化カドミウム、ガリウム砒素、酸化チタン、又は、シリコンから成ることを特徴とする請求項1に記載の電子装置の製造方法。
  11. 導体又は半導体から成る微粒子を含む溶液と有機半導体分子とを混合することによって得られ、微粒子と有機半導体分子とが結合して成るクラスターが、2つの電極間に配置され、以て、2つの電極間に導電路が形成されていることを特徴とする電子装置。
  12. 導電路の導電性は、導電路に加えられる電界によって制御されることを特徴とする請求項11に記載の電子装置。
  13. ゲート電極、ゲート絶縁層、チャネル形成領域、及び、ソース/ドレイン電極を有する電界効果型トランジスタから成り、
    ソース/ドレイン電極が2つの電極に相当し、
    導電路によってチャネル形成領域が構成されていることを特徴とする請求項11に記載の電子装置。
  14. 有機半導体分子が末端に有する官能基が微粒子と化学的に結合し、以て、クラスターが形成されることを特徴とする請求項11に記載の電子装置。
  15. 有機半導体分子が両端に有する官能基によって有機半導体分子と微粒子とが化学的に結合することで、微粒子と有機半導体分子とが3次元的なネットワーク状に結合し、以て、クラスターが形成されることを特徴とする請求項14に記載の電子装置。
  16. 有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端に、チオール基(−SH)、アミノ基(−NH2)、イソシアノ基(−NC)、シアノ基(−CN)、チオアセトキシル基(−SCOCH3)、又は、カルボキシル基(−COOH)を有することを特徴とする請求項11に記載の電子装置。
  17. 微粒子は、導体としての金、銀、白金、銅、アルミニウム、パラジウム、クロム、ニッケル、又は、鉄から成り、あるいは、これらの金属から構成された合金から成ることを特徴とする請求項11に記載の電子装置。
  18. 微粒子は、半導体としての硫化カドミウム、セレン化カドミウム、テルル化カドミウム、ガリウム砒素、酸化チタン、又は、シリコンから成ることを特徴とする請求項11に記載の電子装置。
  19. 基体上にゲート電極を形成した後、基体及びゲート電極上にゲート絶縁層を形成し、次いで、
    ゲート絶縁層上にソース/ドレイン電極を形成した後、
    ソース/ドレイン電極間に、導電路から成るチャネル形成領域を形成する工程から成り、
    チャネル形成領域を形成する工程は、導体又は半導体から成る微粒子を含む溶液と有機半導体分子とを混合することによって、微粒子と有機半導体分子とが結合して成るクラスターを得た後、該クラスターをソース/ドレイン電極の間のゲート絶縁層の部分に配置する工程から成ることを特徴とする半導体装置の製造方法。
  20. 基体上にゲート電極を形成した後、基体及びゲート電極上にゲート絶縁層を形成し、次いで、
    ゲート絶縁層上に、導電路から成るチャネル形成領域を構成するチャネル形成領域構成層を形成した後、
    チャネル形成領域構成層上にソース/ドレイン電極を形成する工程から成り、
    チャネル形成領域構成層を形成する工程は、導体又は半導体から成る微粒子を含む溶液と有機半導体分子とを混合することによって、微粒子と有機半導体分子とが結合して成るクラスターを得た後、該クラスターをゲート絶縁層の上に配置する工程から成ることを特徴とする半導体装置の製造方法。
  21. 基体上に、導電路から成るチャネル形成領域を構成するチャネル形成領域構成層を形成した後、
    チャネル形成領域構成層上に、チャネル形成領域を挟むようにソース/ドレイン電極を形成し、次いで、
    ソース/ドレイン電極及びチャネル形成領域上にゲート絶縁層を形成した後、
    ゲート絶縁層上にゲート電極を形成する工程から成り、
    チャネル形成領域構成層を形成する工程は、導体又は半導体から成る微粒子を含む溶液と有機半導体分子とを混合することによって、微粒子と有機半導体分子とが結合して成るクラスターを得た後、該クラスターを基体の上に配置する工程から成る特徴とする半導体装置の製造方法。
  22. 基体上にソース/ドレイン電極を形成した後、
    ソース/ドレイン電極の間の基体上に、導電路から成るチャネル形成領域を形成し、次いで、
    ソース/ドレイン電極及びチャネル形成領域上にゲート絶縁層を形成した後、
    ゲート絶縁層上にゲート電極を形成する工程から成り、
    チャネル形成領域を形成する工程は、導体又は半導体から成る微粒子を含む溶液と有機半導体分子とを混合することによって、微粒子と有機半導体分子とが結合して成るクラスターを得た後、該クラスターをソース/ドレイン電極の間の基体の部分の上に配置する工程から成ることを特徴とする半導体装置の製造方法。
JP2004261908A 2004-09-09 2004-09-09 電子装置の製造方法、並びに、半導体装置の製造方法 Expired - Fee Related JP4639703B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004261908A JP4639703B2 (ja) 2004-09-09 2004-09-09 電子装置の製造方法、並びに、半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004261908A JP4639703B2 (ja) 2004-09-09 2004-09-09 電子装置の製造方法、並びに、半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2006080257A true JP2006080257A (ja) 2006-03-23
JP2006080257A5 JP2006080257A5 (ja) 2007-08-02
JP4639703B2 JP4639703B2 (ja) 2011-02-23

Family

ID=36159477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004261908A Expired - Fee Related JP4639703B2 (ja) 2004-09-09 2004-09-09 電子装置の製造方法、並びに、半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4639703B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085578B2 (en) 2009-03-13 2011-12-27 Paul Scherrer Institut Method and system for coding and read out of information in a microscopic cluster comprising coupled functional islands

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003089515A1 (fr) * 2002-04-22 2003-10-30 Konica Minolta Holdings, Inc. Composition de semi-conducteur organique, element semi-conducteur organique et procede pour les produire
JP2004088090A (ja) * 2002-07-02 2004-03-18 Sony Corp 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003089515A1 (fr) * 2002-04-22 2003-10-30 Konica Minolta Holdings, Inc. Composition de semi-conducteur organique, element semi-conducteur organique et procede pour les produire
JP2004088090A (ja) * 2002-07-02 2004-03-18 Sony Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085578B2 (en) 2009-03-13 2011-12-27 Paul Scherrer Institut Method and system for coding and read out of information in a microscopic cluster comprising coupled functional islands

Also Published As

Publication number Publication date
JP4639703B2 (ja) 2011-02-23

Similar Documents

Publication Publication Date Title
Cao et al. Current trends in shrinking the channel length of organic transistors down to the nanoscale
US8288764B2 (en) Organic electronic device, method for production thereof, and organic semiconductor molecule
Yoon et al. Gate dielectric chemical structure− organic field-effect transistor performance correlations for electron, hole, and ambipolar organic semiconductors
US9520572B2 (en) Electronic device and method of manufacturing semiconductor device
KR101413208B1 (ko) 전극 피복 재료, 전극 구조체 및 반도체 장치
JP5181487B2 (ja) 半導体装置
Kraft et al. Printed and organic diodes: devices, circuits and applications
JP4547864B2 (ja) 電界効果型トランジスタ及びその製造方法
Gupta et al. Covalent assembly of gold nanoparticles: an application toward transistor memory
JP4622424B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
Metzger Monolayer rectifiers
Vuillaume Nanometer-scale organic thin film transistors from self-assembled monolayers
JP4834992B2 (ja) 半導体装置の製造方法
JP4639703B2 (ja) 電子装置の製造方法、並びに、半導体装置の製造方法
JP4940618B2 (ja) 半導体装置
JP4696520B2 (ja) 電界効果型トランジスタ及びその製造方法
JP2004356538A (ja) 有機半導体トランジスタ
Metzger Six unimolecular rectifiers and what lies ahead
Metzger Unimolecular rectifiers and what lies ahead
JP4957735B2 (ja) 有機電子デバイス及びその製造方法、並びに、有機半導体分子
JP2007214542A (ja) 半導体装置および半導体装置の製造方法
JP5310567B2 (ja) 薄膜トランジスタ及びその製造方法
JP2007335827A (ja) 微粒子層構造体及びその形成方法、半導体装置、並びに、分離領域
Colleaux Novel Solution Processable Dielectrics for Organic and Graphene Transistors
Jeong Analyses of device characteristics in low voltage p-, new material n-, and dual-channel organic field-effect transistors

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070618

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees