KR101413208B1 - 전극 피복 재료, 전극 구조체 및 반도체 장치 - Google Patents

전극 피복 재료, 전극 구조체 및 반도체 장치 Download PDF

Info

Publication number
KR101413208B1
KR101413208B1 KR1020097010423A KR20097010423A KR101413208B1 KR 101413208 B1 KR101413208 B1 KR 101413208B1 KR 1020097010423 A KR1020097010423 A KR 1020097010423A KR 20097010423 A KR20097010423 A KR 20097010423A KR 101413208 B1 KR101413208 B1 KR 101413208B1
Authority
KR
South Korea
Prior art keywords
formula
functional group
electrode
organic molecule
metal ion
Prior art date
Application number
KR1020097010423A
Other languages
English (en)
Other versions
KR20090082419A (ko
Inventor
마사키 무라타
노부히데 요네야
노리오 키무라
Original Assignee
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼가이샤 filed Critical 소니 가부시끼가이샤
Publication of KR20090082419A publication Critical patent/KR20090082419A/ko
Application granted granted Critical
Publication of KR101413208B1 publication Critical patent/KR101413208B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/12—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances organic substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/331—Metal complexes comprising an iron-series metal, e.g. Fe, Co, Ni
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/791—Starburst compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31533—Of polythioether
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal
    • Y10T428/31692—Next to addition polymer from unsaturated monomers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

게이트 전극(13), 게이트 절연층(14), 유기 반도체 재료층(17)으로 구성된 채널 형성 영역(16) 및, 금속으로 이루어지는 소스/드레인 전극(15)을 가지는 전계 효과형 트랜지스터로 이루어지는 반도체 장치에 있어서, 채널 형성 영역(16)을 구성하는 유기 반도체 재료층(17)과 접하는 소스/드레인 전극(15)의 부분은, 전극 피복 재료(21)로 피복되어 있으며, 전극 피복 재료(21)는, 금속 이온과 결합할 수 있는 관능기 및, 금속으로 이루어지는 소스/드레인 전극(15)과 결합하는 관능기를 가지는 유기 분자로 이루어지는 것에 의해, 낮은 컨택트 저항, 높은 이동도를 달성할 수 있다.

Description

전극 피복 재료, 전극 구조체 및 반도체 장치{ELECTRODE COATING MATERIAL, ELECTRODE STRUCTURE AND SEMICONDUCTOR DEVICE}
본 발명은, 전극 피복 재료, 전극 구조체 및, 반도체 장치에 관한 것이다.
종래의 실리콘 반도체 기판 등으로 반도체 장치를 제조하는 경우, 포토리소그래피 기술이나 각종 박막 형성 기술이 이용되고 있다. 그런데, 이들 생산 기술은 복잡하며, 반도체 장치의 제조에 긴 시간을 필요로 하고, 반도체 장치의 제조 코스트의 저감에 대한 큰 장해로 되어 있다. 또, 종래의 반도체 장치는 소위 벌크이며, 가요성이나 유연성이 요구되는 분야에의 응용이 곤란하다.
이와 같은 종래의 실리콘 반도체 기판 등에 의거하는 반도체 장치를 대신하는 전자 소자, 예를 들면 전계 효과형 트랜지스터(FET)로서, 도전성 고분자 재료를 이용한 소자의 연구, 개발이 예의 진행되고 있으며, 유연하고 또한 저렴한 플라스틱·일렉트로닉스라는 새로운 분야가 개척되고 있다. 그리고, 채널 형성 영역이 유기 반도체 재료층으로 구성된 소위 유기 전계 효과형 트랜지스터가, 예를 들면 일본 특개평(特開平)10-270712호나 일본특개 2000-269515호로부터 주지이다.
그런데, 이들 특허공개공보에 개시된 기술에 있어서는, 채널 형성 영역을 구성하는 유기 반도체 재료층은, 금속으로 이루어지는 소스/드레인 전극과 직접 접촉하고 있다. 따라서, 이와 같은 형태에 있어서는, 금속과 유기 반도체 재료층의 계면에서의 전자 수수(授受; transfer)에는 현저한 에너지 손실을 수반한다. 즉, 금속과 유기 반도체 재료와의 접합 계면에서의 전자 수수는, 자유 전자가 존재하는 금속 계면과, 양자화(量子化)된 공간을 가지는 유기 반도체 재료층의 계면, 나아가서는, 그 접합 계면에서의 양자(兩者)의 거리나 방향의 차이에 따라서, 큰 영향을 받기 때문에, 현상(現狀)에서는, 매우 비효율적이다. 그리고, 그 결과 컨택트 저항의 값이 크고, 또 이동도가 낮다는 문제가 생기고 있다.
따라서, 본 발명의 목적은, 낮은 컨택트 저항의 값을 얻는 것을 가능하게 하는 전극 피복 재료 및, 전극 구조체와, 낮은 컨택트 저항, 높은 이동도를 달성할 수 있는 반도체 장치를 제공하는 것에 있다.
상기의 목적을 달성하기 위한 본 발명의 제1 양태(態樣)∼제4 양태에 따른 반도체 장치는, 게이트 전극, 게이트 절연층, 유기 반도체 재료층으로 구성된 채널 형성 영역 및, 금속으로 이루어지는 소스/드레인 전극을 가지는 전계 효과형 트랜지스터로 이루어지는 반도체 장치이며, 채널 형성 영역을 구성하는 유기 반도체 재료층과 접하는 소스/드레인 전극의 부분은, 전극 피복 재료로 피복되어 있다. 또, 상기의 목적을 달성하기 위한 본 발명의 제1 양태∼제4 양태에 따른 전극 구조체는, 전극 및, 그 전극의 표면을 피복하는 전극 피복 재료로 이루어진다.
그리고, 상기의 목적을 달성하기 위한 본 발명의 제1 양태에 따른 전극 피복 재료, 본 발명의 제1 양태에 따른 반도체 장치에서의 전극 피복 재료, 본 발명의 제1 양태에 따른 전극 구조체에서의 전극 피복 재료는, 식 (1)로 표현되는 유기 분자로 이루어지며,
식 (1)중의 관능기 Y가, 금속으로 이루어지는 전극(혹은 소스/드레인 전극)의 표면과 결합하는 것을 특징으로 한다.
또, 상기의 목적을 달성하기 위한 본 발명의 제2 양태에 따른 전극 피복 재료, 본 발명의 제2 양태에 따른 반도체 장치에서의 전극 피복 재료, 본 발명의 제2 양태에 따른 전극 구조체에서의 전극 피복 재료는, 식 (1)로 표현되는 유기 분자로 이루어지며,
식 (1)중의 관능기 Y가, 금속으로 이루어지는 전극(혹은 소스/드레인 전극)의 표면과 결합하고,
식 (1)중의 질소 원자, 관능기 R1 및 관능기 R2로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하는 것을 특징으로 한다.
즉, 본 발명의 제2 양태에 따른 전극 피복 재료, 본 발명의 제2 양태에 따른 반도체 장치, 혹은 본 발명의 제2 양태에 따른 전극 구조체(이하, 이들을 총칭해서 간단히, 본 발명의 제2 양태라고 부르는 경우가 있다)에 있어서,
●　식 (1)중의 질소 원자가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (1)중의 관능기 R1이 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (1)중의 관능기 R2가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (1)중의 질소 원자 및 관능기 R1이 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (1)중의 질소 원자 및 관능기 R2가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (1)중의 관능기 R1 및 관능기 R2가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (1)중의 질소 원자, 관능기 R1 및 관능기 R2가 금속 이온과 결합해서 킬레이트를 형성한다.
나아가서는, 상기의 목적을 달성하기 위한 본 발명의 제3 양태에 따른 전극 피복 재료, 본 발명의 제3 양태에 따른 반도체 장치에서의 전극 피복 재료, 본 발명의 제3 양태에 따른 전극 구조체에서의 전극 피복 재료는, 제1 유기 분자 및 제2 유기 분자로 이루어지는 전극 피복 재료로서,
제1 유기 분자는, 식 (1)로 표현되는 유기 분자로 이루어지고,
제2 유기 분자는, 식 (6)으로 표현되는 유기 분자로 이루어지며,
식 (1)중의 관능기 Y가, 금속으로 이루어지는 전극(혹은 소스/드레인 전극)의 표면과 결합하고,
식 (1)중의 질소 원자, 관능기 R1 및 관능기 R2로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하며,
식 (6)중의 관능기 R'1, 관능기 R'2와 관능기 R'1에 인접한 질소 원자로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하고, 및/또는 식 (6)중의 관능기 R'3, 관능기 R'4와 관능기 R'3에 인접한 질소 원자로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하는 것을 특징으로 한다.
즉, 본 발명의 제3 양태에 따른 전극 피복 재료, 본 발명의 제3 양태에 따른 반도체 장치, 혹은 본 발명의 제3 양태에 따른 전극 구조체(이하, 이들을 총칭해서 간단히, 본 발명의 제3 양태라고 부르는 경우가 있다)에 있어서,
●　식 (1)중의 질소 원자가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (1)중의 관능기 R1이 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (1)중의 관능기 R2가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (1)중의 질소 원자 및 관능기 R1이 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (1)중의 질소 원자 및 관능기 R2가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (1)중의 관능기 R1 및 관능기 R2가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (1)중의 질소 원자, 관능기 R1 및 관능기 R2가 금속 이온과 결합해서 킬레이트를 형성한다.
또,
●　식 (6)중의 관능기 R'1이 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (6)중의 관능기 R'2가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (6)중의 관능기 R'1에 인접한 질소 원자(편의상, 인접 질소 원자 A라고 부른다)가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (6)중의 관능기 R'1 및 관능기 R'2가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (6)중의 관능기 R'1 및 인접 질소 원자 A가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (6)중의 관능기 R'2 및 인접 질소 원자 A가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (6)중의 관능기 R'1, 관능기 R'2 및 인접 질소 원자 A가 금속 이온과 결합해서 킬레이트를 형성한다.
혹은 또, 또는, 나아가서는,
●　식 (6)중의 관능기 R'3이 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (6)중의 관능기 R'4가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (6)중의 관능기 R'3에 인접한 질소 원자(편의상, 인접 질소 원자 B라고 부른다)가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (6)중의 관능기 R'3 및 관능기 R'4가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (6)중의 관능기 R'3 및 인접 질소 원자 B가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (6)중의 관능기 R'4 및 인접 질소 원자 B가 금속 이온과 결합해서 킬레이트를 형성하거나, 혹은 또,
●　식 (6)중의 관능기 R'3, 관능기 R'4 및 인접 질소 원자 B가 금속 이온과 결합해서 킬레이트를 형성한다.
또, 식 (1)중의 질소 원자, 관능기 R1 및 관능기 R2로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하고, 나아가서는, 이러한 금속 이온과, 식 (6)중의 관능기 R'1, 관능기 R'2 및 관능기 R'1에 인접한 질소 원자로 이루어지는 군에서 선택된 적어도 1종류가 결합해서 킬레이트를 형성함으로써, 제1 유기 분자와 제2 유기 분자가 결합한다. 또, 식 (6)중의 관능기 R'1, 관능기 R'2 및 관능기 R'1에 인접한 질소 원자로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하고, 이러한 금속 이온과, 식 (6)중의 관능기 R'3, 관능기 R'4 및 관능기 R'3에 인접한 질소 원자로 이루어지는 군에서 선택된 적어도 1종류가 결합해서 킬레이트를 형성함으로써, 제2 유기 분자와 제2 유기 분자가 결합하고, 제2 유기 분자의 결합체가 연장(延; elongation)되어 간다.
또, 상기의 목적을 달성하기 위한 본 발명의 제4 양태에 따른 전극 피복 재료, 본 발명의 제4 양태에 따른 반도체 장치에서의 전극 피복 재료, 본 발명의 제4 양태에 따른 전극 구조체에서의 전극 피복 재료는, 금속 이온과 결합할 수 있는 관능기 및, 금속으로 이루어지는 전극(혹은 소스/드레인 전극)과 결합하는 관능기를 가지는 유기 분자로 이루어지는 것을 특징으로 한다. 또한, 본 발명의 제4 양태에 따른 전극 피복 재료, 본 발명의 제4 양태에 따른 반도체 장치, 혹은 본 발명의 제4 양태에 따른 전극 구조체(이하, 이들을 총칭해서 간단히, 본 발명의 제4 양태라고 부르는 경우가 있다)에서는, 금속 이온과 결합할 수 있는 관능기와, 금속 이온과의 결합에 의해서, 킬레이트가 형성되는 구성으로 할 수 있고, 혹은 또, 금속 이온과 결합할 수 있는 관능기는, 피리딘 혹은 그의 유도체, 또는 비피리딘 혹은 그의 유도체, 또는 테르피리딘 혹은 그의 유도체이며, 금속으로 이루어지는 전극(혹은 소스/드레인 전극)과 결합하는 관능기는, 티올기, 혹은 또, 카르복실기, 시아노기, 이소시아노기, 티오시아나토기, 아미노기, 실라놀기, 히드록실기, 피리딘류, 티오펜류 등인 구성으로 할 수도 있다. 나아가서는, 금속 이온과 결합할 수 있는 관능기로서, 피리딜기나 올리고피리딜기, 티오페닐기, 디티올라토(dithiolato)기, 옥살라토(oxalato)기 등의, 질소 원자, 황 원자, 산소 원자에 의한 1좌(座; dentate), 2좌 혹은 3좌의 배위자를 들 수가 있다.
[화학식 1]
Figure 112009030541950-pct00001
[화학식 2]
Figure 112009030541950-pct00002
단,
●　식 (1)중의 X는, 이하의 식 (2-1) 내지 (2-10)중 어느것인가 혹은 없음(無; nil)이며,
●　식 (1)중의 Y는, 이하의 식 (3-1) 내지 (3-12)중 어느것인가이며,
●　식 (1)중의 R1은, 이하의 식 (4-1) 내지 (4-19)중 어느것인가이며,
●　식 (1)중의 R2는, 이하의 식 (4-1) 내지 (4-19)중 어느것인가이며,
●　Z1은, 이하의 식 (5-1) 내지 (5-18)중 어느것인가이며,
●　Z2는, 이하의 식 (5-1) 내지 (5-18)중 어느것인가이며,
●　Z3은, 이하의 식 (5-1) 내지 (5-18)중 어느것인가이며,
●　Z4는, 이하의 식 (5-1) 내지 (5-18)중 어느것인가이며,
●　Z5는, 이하의 식 (5-1) 내지 (5-18)중 어느것인가이며,
●　Z6은, 이하의 식 (5-1) 내지 (5-18)중 어느것인가이며,
●　식 (6)중의 X'는, 이하의 식 (7-1) 내지 (7-13)중 어느것인가이며,
●　식 (6)중의 R'1은, 이하의 식 (8-1) 내지 (8-19)중 어느것인가이며,
●　식 (6)중의 R'2는, 이하의 식 (8-1) 내지 (8-19)중 어느것인가이며,
●　식 (6)중의 R'3은, 이하의 식 (8-1) 내지 (8-19)중 어느것인가이며,
●　식 (6)중의 R'4는, 이하의 식 (8-1) 내지 (8-19)중 어느것인가이며,
●　Z'1은, 이하의 식 (9-1) 내지 (9-18)중 어느것인가이며,
●　Z'2는, 이하의 식 (9-1) 내지 (9-18)중 어느것인가이며,
●　Z'3은, 이하의 식 (9-1) 내지 (9-18)중 어느것인가이며,
●　Z'4는, 이하의 식 (9-1) 내지 (9-18)중 어느것인가이며,
●　Z'5는, 이하의 식 (9-1) 내지 (9-18)중 어느것인가이며,
●　Z'6은, 이하의 식 (9-1) 내지 (9-18)중 어느것인가이며,
●　n, m은 1이상의 정수(整數)이다.
[화학식 3]
Figure 112009030541950-pct00003
[화학식 4]
Figure 112009030541950-pct00004
[화학식 5]
Figure 112009030541950-pct00005
[화학식 6]
Figure 112009030541950-pct00006
[화학식 7]
Figure 112009030541950-pct00007
[화학식 8]
Figure 112009030541950-pct00008
[화학식 9]
Figure 112009030541950-pct00009
혹은 또, 식 (1)중의 X는, π공액계(conjugated system)나 σ공액계로 구성되는 분자 구조를 가지고, π공액계로서, 구체적으로는, 페닐기, 비닐기(에티닐기) 등 탄소계 불포화기를 들 수 있으며, σ공액계로서, 술피드기, 디술피드기, 시릴기 등을 들 수 있고, 나아가서는, π공액계와 σ공액계와의 복합계이더라도 좋다.
또한, 식 (1)중의 X는, 유기 분자를 강직한(rigid) π공액 구조체로 한다는 관점에서, 양측의 결합 부위에 대해서 회전 이외의 자유도를 가지지 않는 것이 바람직하다.
본 발명의 제2 양태, 본 발명의 제3 양태, 혹은 또, 본 발명의 제4 양태에 있어서, 금속 이온을 구성하는 금속으로서, 넓게는, 알칼리 금속, 알칼리 토류 금속, 전이금속, 희토류 금속을 들 수 있으며, 구체적으로는, 예를 들면 철(Fe), 코발트(Co), 구리(Cu), 니켈(Ni), 은(Ag), 백금(Pt), 팔라듐(Pd), 루테늄(Ru), 티타늄(Ti), 아연(Zn), 마그네슘(Mg), 망간(Mn)을 들 수가 있다.
본 발명의 제1 양태∼제4 양태(이하, 이들을 총칭해서 간단히, 본 발명이라고 부르는 경우가 있다)에 있어서, 전극(혹은 소스/드레인 전극)의 표면을 전극 피복 재료로 피복하는 방법으로서, 예를 들면 티올기와 같은 치환기를 가지는 관능기 Y가 전극(혹은 소스/드레인 전극)의 표면과 결합할 수 있는 것을 이용해서, 자기집합(self-assembled) 단분자막으로서의 전극 피복 재료로 이루어지는 층을 전극(혹은 소스/드레인 전극)의 표면에 형성하는 방법을 들 수 있으며, 나아가서는, 전극(혹은 소스/드레인 전극)의 표면과 관능기 Y와의 결합을 형성한 다음, 금속 이온의 용액에 침지(浸漬)함으로써 킬레이트를 형성하는 방법을 들 수가 있다.
또, 본 발명에 있어서, 전극이나 소스/드레인 전극을 구성하는 금속으로서, 금(Au), 은(Ag), 구리(Cu), 팔라듐(Pd), 백금(Pt), 크로뮴(Cr), 니켈(Ni), 알루미늄(Al), 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 인듐(In), 주석(Sn) 등의 금속, 혹은 이들 금속 원소를 포함하는 합금, 이들 금속으로 이루어지는 도전성 입자, 이들 금속을 포함하는 합금의 도전성 입자를 들 수 있으며, 소스/드레인 전극을, 이들 원소를 포함하는 층의 적층 구조로 할 수도 있다. 또한, 본 발명의 제1 양태∼제4 양태에 따른 반도체 장치에 있어서, 게이트 전극이나 각종 배선을 구성하는 재료로서, 이들 재료 외에, 불순물을 함유한 폴리실리콘 등의 도전성 물질, 폴리(3，4-에틸렌디옥시티오펜)/폴리스틸렌술폰산[PEDOT/PSS]라는 유기 재료(도전성 고분자)나, 탄소계 재료를 들 수도 있다. 소스/드레인 전극이나 게이트 전극, 각종 배선을 구성하는 재료는, 동일한 재료이더라도 좋고, 다른 재료이더라도 좋다.
소스/드레인 전극이나 게이트 전극, 배선의 형성 방법으로서, 이들을 구성하는 재료에도 의존하지만, 물리적 기상 성장법(PVD법); MOCVD법을 포함하는 각종 화학적 기상 성장법(CVD법); 스핀 코트법; 스크린 인쇄법이나 잉크젯 인쇄법, 오프셋 인쇄법, 그라비어 인쇄법이라는 각종 인쇄법; 에어 닥터 코터법, 블레이드 코터법, 로드 코터법, 나이프 코터법, 스퀴즈 코터법, 리버스 롤 코터법, 트랜스퍼 롤 코터법, 그라비어 코터법, 키스 코터법, 캐스트 코터법, 스프레이 코터법, 캐필러리 코터법, 슬릿 오리피스 코터법, 캘린더 코터법, 침지법 등의 각종 코팅법; 스탬프법; 리프트·오프법; 에칭법; 섀도우 마스크법; 전해 도금법이나 무전해 도금법 혹은 이들의 조합이라는 도금법; 및, 스프레이법 중의 어느것인가와, 필요에 따라서 패터닝 기술과의 조합을 들 수 있다. 또한, PVD법으로서, (a) 전자빔 가열법, 저항 가열법, 플래시 증착 등의 각종 진공 증착법, (b) 플라즈마 증착법, (c) 2극 스퍼터링법, 직류 스퍼터링법, 직류 마그네트론 스퍼터링법, 고주파 스퍼터링법, 마그네트론 스퍼터링법, 이온 빔 스퍼터링법, 바이어스 스퍼터링법 등의 각종 스퍼터링법, (d) DC(direct current)법, RF법, 다음극법, 활성화 반응법, 전계 증착법, 고주파 이온 플레이팅법, 반응성 이온 플레이팅법 등의 각종 이온 플레이팅법을 들 수가 있다.
게이트 절연층을 구성하는 재료로서 산화 규소계 재료, 질화 규소(SiNY), 금속 산화물 고유전 절연막으로 예시되는 무기계 절연 재료 뿐만 아니라, 폴리메틸 메타크릴레이트(PMMA)나 폴리비닐 페놀(PVP), 폴리비닐 알콜(PVA)로 예시되는 유기계 절연 재료를 들 수 있으며, 이들 조합을 이용할 수도 있다. 또한, 산화 규소계 재료로서, 산화 실리콘(SiOX), BPSG, PSG, BSG, AsSG, PbSG, 산화 질화 실리콘(SiON), SOG(스핀 온 글래스), 저유전율 SiO2계 재료(예를 들면, 폴리아릴 에테르, 시클로퍼플루오로카본 폴리머 및 벤조시클로부텐, 환상(環狀) 불소 수지, 폴리테트라플루오로에틸렌, 불화 아릴 에테르, 불화 폴리이미드, 아몰퍼스 카본, 유기 SOG)를 예시할 수가 있다.
게이트 절연층의 형성 방법으로서, 상술한 각종 PVD법; 각종 CVD법; 스핀 코트법; 상술한 각종 인쇄법; 상술한 각종 코팅법; 침지법; 캐스팅법 및; 스프레이법중의 어느것인가를 들 수 있다. 혹은 또, 게이트 절연층은, 게이트 전극의 표면을 산화 혹은 질화하는 것에 의해서 형성할 수 있으며, 게이트 전극의 표면에 산화막이나 질화막을 성막함으로써 얻을 수도 있다. 게이트 전극의 표면을 산화하는 방법으로서, 게이트 전극을 구성하는 재료에도 의존하지만, O2 플라즈마를 이용한 산화법, 양극(陽極) 산화법을 예시할 수가 있다. 또, 게이트 전극의 표면을 질화하는 방법으로서, 게이트 전극을 구성하는 재료에도 의존하지만, N2 플라즈마를 이용한 질화법을 예시할 수가 있다. 혹은 또, 예를 들면 Au 전극에 대해서는, 일단(一端)을 멜캅토기로 수식된 직쇄상(直鎖狀) 탄화 수소와 같이, 게이트 전극과 화학적으로 결합을 형성할 수 있는 관능기를 가지는 절연성 분자에 의해서, 침지법 등의 방법으로 자기 조직적으로(self-assembledly) 게이트 전극 표면을 피복함으로써, 게이트 전극의 표면에 게이트 절연층을 형성할 수도 있다.
채널 형성 영역을 구성하는 유기 반도체 재료층과 접하는 소스/드레인 전극의 부분은, 전극 피복 재료로 피복되어 있지만, 구체적으로는, 적어도 소스/드레인 전극의 측면은 전극 피복 재료로 피복되어 있다. 소스/드레인 전극의 측면 및 꼭대기면(頂面)이 전극 피복 재료로 피복되어 있어도 좋다. 혹은 또, 소스/드레인 전극의 측면은 전극 피복 재료로 피복되어 있으며, 소스/드레인 전극의 꼭대기면은, 후술하는 절연막을 구성하는 절연 재료로 피복되어 있어도 좋다.
채널 형성 영역으로서의 유기 반도체 재료층을 구성하는 유기 반도체 재료는, 공액 결합을 가지는 유기 반도체 분자로서, 분자의 양단(兩端)에, 티올기(-SH), 아미노기(-NH2), 이소시아노기(-NC), 시아노기(-CN), 티오아세톡실기(-SCOCH3), 또는 카르복시기(-COOH)를 가지는 것이 바람직하다. 분자의 양단에 위치하는 관능기는 달라도 좋다.
구체적으로는, 채널 형성 영역으로서의 유기 반도체 재료층을 구성하는 유기 반도체 재료로서, 펜타센 및 그의 유도체(TIPS-펜타센 등), 나프타센 및 그의 유도체(루브렌, 헥사프로필나프타센), P3HT, PQT, F8T2, 구조식 (11)의 4, 4'-비페닐디티올(BPDT), 구조식 (12)의 4，4'-디이소시아노비페닐, 구조식 (13)의 4，4'-디이소시아노-p-테르페닐 및, 구조식 (14)의 2，5-비스(5'-티오아세틸-2'-티오페닐)티오펜, 구조식 (15)의 4，4'-디이소시아노페닐, 구조식 (16)의 벤지딘(비페닐-4，4'-디아민), 구조식 (17)의 TCNQ(테트라시아노퀴노디메탄), 구조식 (18)의 비페닐-4，4'-디카르본산, 구조식 (19)의 1，4-디(4-티오페닐아세티리닐)-2-에틸벤젠, 구조식 (20)의 1，4-디(4-이소시아노페닐아세티리닐)-2-에틸벤젠을 예시할 수가 있다.
구조식 (11): 4，4'-비페닐디티올
[화학식 10]
Figure 112009030541950-pct00010
구조식 (12): 4，4'-디이소시아노비페닐
[화학식 11]
Figure 112009030541950-pct00011
구조식 (13): 4，4'-디이소시아노-p-테르페닐
[화학식 12]
Figure 112009030541950-pct00012
구조식 (14): 2，5-비스(5'-티오아세틸-2'-티오페닐)티오펜
[화학식 13]
Figure 112009030541950-pct00013
구조식 (15): 4，4'-디이소시아노페닐
[화학식 14]
Figure 112009030541950-pct00014
구조식 (16): 벤지딘(비페닐-4，4'-디아민)
[화학식 15]
Figure 112009030541950-pct00015
구조식 (17): TCNQ(테트라시아노퀴노디메탄)
[화학식 16]
Figure 112009030541950-pct00016
구조식 (18): 비페닐-4，4'-디카르본산
[화학식 17]
Figure 112009030541950-pct00017
구조식 (19): 1，4-디(4-티오페닐아세티리닐)-2-에틸벤젠
[화학식 18]
Figure 112009030541950-pct00018
구조식 (20): 1，4-디(4-이소시아노페닐아세티리닐)-2-에틸벤젠
[화학식 19]
Figure 112009030541950-pct00019
또, 유기 반도체 분자로서, 구조식 (21)로 표현되는 덴드리머도 이용할 수가 있다.
구조식 (21): 덴드리머
[화학식 20]
Figure 112009030541950-pct00020
혹은 또, 유기 반도체 재료로서, 구조식 (22)로 표현되는 유기 분자를 이용할 수도 있다. 또한, 구조식 (22)중의 「X」는, 식 (23-1), 식 (23-2), 식 (23-3), 식 (23-4)중 어느것인가로 표현되고, 구조식 (22)중의 「Y1」, 「Y2」의 각각은, 식 (24-1)∼식 (24-9)중 어느것인가로 표현되며, 「Z1」, 「Z2」, 「Z3」, 「Z4」의 각각은, 식 (25-1)∼식 (25-11)중 어느것인가로 표현된다. 여기서, 「n」의 값은, 0 혹은 정(正)의 정수이다. 또, X는, 식 (23-1), 식 (23-2), 식 (23-3), 식 (23-4)중 어느것인가로 표현되는 유닛이 1회 이상, 반복해서 결합한 것이며, 다른 유닛에 의한 반복을 포함한다. 나아가서는, 측쇄 Z1, Z2, Z3, Z4는, 반복중에 있어서 다른 것으로 변화해도 좋다.
[화학식 21]
Figure 112009030541950-pct00021
[화학식 22]
Figure 112009030541950-pct00022
[화학식 23]
Figure 112009030541950-pct00023
[화학식 24]
Figure 112009030541950-pct00024
또한, 유기 반도체 재료층은, CVD법, 스탬프법, 증착법, 도포법, 스핀 코트법, 잉크젯법, 침지법 등에 의거해서 형성할 수 있으며, 이것에 의해서, π공액 착체(錯體), π공액 착체 올리고머, π공액 착체 폴리머에 의거하는 단층 혹은 다층의 유기 반도체 재료층을 형성할 수 있다. 유기 반도체 재료층의 두께로서, 수십㎚ 내지 수㎛를 예시할 수가 있다.
반도체 장치의 구체적인 구성, 구조로서, 반도체 장치를 보텀 게이트/보텀 컨택트형의 전계 효과형 트랜지스터(FET)로 구성하는 경우, 이러한 보텀 게이트/보텀 컨택트형의 전계 효과형 트랜지스터는,
(A) 지지체 위에 형성된 게이트 전극,
(B) 게이트 전극 위에 형성된 게이트 절연층,
(C) 게이트 절연층 위에 형성된 소스/드레인 전극 및,
(D) 소스/드레인 전극 사이로서 게이트 절연층 위에 형성된 채널 형성 영역
을 구비하고 있다.
혹은 또, 반도체 장치를 탑 게이트/보텀 컨택트형의 전계 효과형 트랜지스터(FET)로 구성하는 경우, 이러한 탑 게이트/보텀 컨택트형의 전계 효과형 트랜지스터는,
(A) 지지체 위에 형성된 소스/드레인 전극,
(B) 소스/드레인 전극 사이의 지지체 위에 형성된 채널 형성 영역,
(C) 채널 형성 영역 위에 형성된 게이트 절연층 및,
(D) 게이트 절연층 위에 형성된 게이트 전극
을 구비하고 있다.
지지체로서, 각종 유리 기판이나, 표면에 절연막이 형성된 각종 유리 기판, 석영 기판, 표면에 절연막이 형성된 석영 기판, 표면에 절연막이 형성된 실리콘 기판을 들 수가 있다. 혹은 또, 지지체로서, 폴리메틸 메타크릴레이트(폴리메타크릴산 메틸, PMMA)나 폴리비닐 알콜(PVA), 폴리비닐 페놀(PVP), 폴리에틸렌 나프탈레이트(PEN), 폴리술폰(PSF), 폴리에테르 술폰(PES), 폴리이미드, 폴리카보네이트, 폴리에틸렌 테레프탈레이트(PET)로 예시되는 유기 폴리머(고분자 재료로 구성된 가요성을 가지는 플라스틱·필름이나 플라스틱·시트, 플라스틱 기판이라는 고분자 재료의 형태를 가진다)를 들 수 있으며, 혹은 또, 운모(雲母; mica)를 들 수 있다. 이와 같은 가요성을 가지는 고분자 재료로 구성된 지지체를 사용하면, 예를 들면 곡면 형상을 가지는 디스플레이 장치나 전자 기기에의 반도체 장치의 실장(組入; assemble) 혹은 일체화가 가능하게 된다. 나아가서는, 지지체로서, 그 밖에, 도전성 기판(금 등의 금속, 고배향성(高配向性) 그래파이트로 이루어지는 기판)을 들 수가 있다. 또, 반도체 장치의 구성, 구조에 따라서는, 반도체 장치가 지지 부재 위에 설치되어 있지만, 이 지지 부재도 상술한 재료로 구성할 수가 있다. 여기서, 절연막으로서, 규소 함유계 재료(SiOX, SiNY 등), 산화 알류미늄, 금속 산화물, 금속염 등 절연체, 혹은, 폴리메틸 메타크릴레이트(PMMA), 폴리비닐 페놀(PVP) 등의 유기 고분자를 예시할 수가 있다. 지지체의 표면은, 평활한 것이 바람직하지만, 유기 반도체 재료층의 도전성에 기여하지 않을 정도의 러프니스(roughness)가 존재해도 문제 없다.
또, 지지체를 구성하는 재료에 따라서는, 유기 반도체 재료층의 안정성에 악영향을 미치는 경우가 있으며, 이와 같은 경우에는, 지지체 표면에 밀착층으로서, 예를 들면 실란 커플링법에 의한 실라놀 유도체를 형성시키거나, CVD법 등에 의해 절연체의 금속염·금속 착체의 박막을 형성하는 것이 바람직하다.
채널 형성 영역은, 유기 반도체 재료층으로 구성되어 있지만, 경우에 따라서는, 유기 반도체 재료층중에 도체 또는 반도체로 이루어지는 미립자가 포함되어 있어도 좋다. 즉, 채널 형성 영역은, 도체 또는 반도체로 이루어지는 미립자 및, 그 미립자와 결합한 유기 반도체 분자로 이루어지는 구성으로 할 수도 있다. 구체적으로는, 유기 반도체 분자가 말단(末端)에 가지는 관능기가, 미립자와 화학적으로 결합하고 있는 것이 바람직하며, 나아가서는, 유기 반도체 분자가 양단에 가지는 관능기에 의해서 유기 반도체 분자와 미립자가 화학적으로(교대로) 결합함으로써, 네트워크모양의 도전로가 구축되어 있는 것이 바람직하다. 미립자와 유기 반도체 분자와의 결합체의 단일층에 의해서 도전로가 구성되어 있어도 좋고, 미립자와 유기 반도체 분자와의 결합체의 적층 구조에 의해서 3차원적인 네트워크모양의 도전로가 구성되어 있어도 좋다. 이와 같이 네트워크모양의 도전로를 구축함으로써, 도전로내의 전하 이동이, 유기 반도체 분자의 주쇄(主鎖)를 따른 분자의 축방향에서 지배적으로 일어나며, 도전로에는 분자 사이의 전자 이동이 포함되지 않는 구조로 되는 결과, 종래의 유기 반도체 재료를 이용한 반도체 장치에서의 낮은 이동도의 원인이었던 분자 사이의 전자 이동에 의해서 이동도가 제한되는 일이 없어지며, 분자의 축방향의 이동도, 예를 들면 비국재화(非局在化)한 π전자에 의한 높은 이동도를 최대한으로 이용할 수 있으므로, 지금까지 없는 높은 이동도를 실현하는 것이 가능하게 된다.
미립자는, 도체로서의 금(Au), 은(Ag), 백금(Pt), 구리(Cu), 알루미늄(Al), 팔라듐(Pd), 크로뮴(Cr), 니켈(Ni), 철(Fe)이라는 금속으로 이루어지거나, 혹은 이들 금속으로 구성된 합금으로 이루어지거나, 혹은 또, 반도체로서의 황화 카드뮴(CdS), 셀렌화 카드뮴(CdSe), 텔루르화 카드뮴(CdTe), 갈륨 비소(GaAs), 산화 티탄(TiO2), 또는 실리콘(Si)으로 이루어지는 구성으로 할 수가 있다. 또한, 도체로서의 미립자라 함은, 체적 저항율이 10-4Ω·m(10-2Ω·㎝)의 오더 이하인 재료로 이루어지는 미립자를 가리킨다. 또, 반도체로서의 미립자라 함은, 체적 저항율이 10-4Ω·m(10-2Ω·㎝) 내지 1012Ω·m(1014Ω·㎝)의 오더를 가지는 재료로 이루어지는 미립자를 가리킨다. 미립자의 평균 입경 RAVE의 범위는, 5.0×10-10m≤RAVE, 바람직하게는 5.0×10-10m≤RAVE≤1.0×10-6m, 보다 바람직하게는 5.0×10-10m≤RAVE≤1.0×10-8m인 것이 바람직하다. 미립자의 형상으로서 구형(球形)을 들 수 있지만, 이것에 한정되는 것은 아니며, 그 밖에, 예를 들면 삼각형, 사면체, 입방체, 직방체, 원뿔, 원기둥모양(로드), 삼각기둥, 파이버모양, 곱슬마디모양의(毛玉狀; fuzzball-shaped) 파이버 등을 들 수가 있다. 또한, 미립자의 형상이 구형 이외인 경우의 미립자의 평균 입경 RAVE는, 구형 이외의 미립자의 측정된 체적과 동일한 체적을 가지는 구(球)를 상정하고, 이러한 구의 직경의 평균값을 미립자의 평균 입경 RAVE로 하면 좋다. 미립자의 평균 입경 RAVE는, 예를 들면 투과형 전자 현미경(TEM)으로 관찰된 미립자의 입경을 계측함으로써 얻을 수가 있다.
본 발명의 반도체 장치를, 디스플레이 장치나 각종 전자 기기에 적용, 사용하는 경우, 지지체에 다수의 반도체 장치를 집적한 모놀리식 집적 회로로 해도 좋으며, 각 반도체 장치를 절단해서 개별화하고, 디스크리트 부품으로서 사용해도 좋다. 또, 반도체 장치를 수지로 봉지(封止; seal)해도 좋다.
또한, 본 발명에 있어서는, 금속으로 이루어지는 전극의 표면과 결합하는 전극 피복 재료(즉, 금속으로 이루어지는 전극의 표면과 결합하기 전의 전극 피복 재료)를 나타내는 식과, 금속으로 이루어지는 전극의 표면과 결합한 후의 전극 피복 재료를 나타내는 식은, 전극 피복 재료가 전극의 표면과 결합하기 때문에, 다른 경우가 있다. 이와 같은 경우에 있어서는, 상술한 각종 식은, 금속으로 이루어지는 전극의 표면과 결합하기 전의 전극 피복 재료를 나타내는 식이다.
본 발명에 있어서는, 무기물과 유기물의 중간 화합물이며, 예를 들면 강직한 π공액계를 가지는 유기-무기 하이브리드 화합물을 전극 피복 재료로서 이용하고, 게다가 전극 피복 재료를 전극(혹은 소스/드레인 전극)과 직접 결합시킴으로써, 나아가서는, 예를 들면 유기 반도체 재료층을 구성하는 유기 반도체 재료와 소스/드레인 전극을 전극 피복 재료를 거쳐서 결합시키는 것에 의해서, 반도체 재료층을 구성하는 유기 반도체 재료와 소스/드레인 전극 사이의 전자 수수가 용이하게 되며, 결과로서, 예를 들면 반도체 장치에서의 고이동도, 저컨택트 저항을 달성할 수가 있다.
또, 금속 이온과 유기 배위자에 의한 착형성(錯形成; complex-forming) 반응에서, 양자를 적절히 조합하면, 높은 확률로 금속-배위자 결합을 형성시킬 수 있다. 특히, 금속 이온과 배위 결합할 수 있는 관능기를 2개 이상 가지는 유기 배위자와 금속 이온을 반응시키면, 차례차례(逐次的)로 반응이 진행하기 때문에, 주쇄 위에 금속 이온이 늘어선(배열된) 고분자 착체를 생성할 수가 있다.
또한, 유기 분자를 전자 이동 매체로 한 경우, 전자 이동의 효율은,
알칸계 분자(σ결합)＜알켄·알킨계 분자(π결합)
인 것이 널리 알려져 있으며, 나아가서는 유기 금속 이온종을 가지는 알켄·알킨 화합물군(d-π결합)을 가미하면,
σ결합＜π결합＜＜d-π결합
으로 되며, 전자 이동의 일어나기 쉬움은, d-π결합에 의해서, 접합된 분자군이 가장 적합하다.
도 1의 (a) 및 (b)는, 실시예 1의 반도체 장치의 모식적인 일부 단면도이며, 도 1의 (c)는, 실시예 1의 반도체 장치의 채널 형성 영역 및 그 근방의 개념도,
도 2는, 실시예 2의 반도체 장치의 모식적인 일부 단면도,
도 3의 (a) 및 (b)는 각각, 실시예 3 및 실시예 4의 반도체 장치의 채널 형성 영역 및 그 근방의 개념도,
도 4는, 실시예 4에서의 π공액 철(鐵) 폴리머의 합성 스킴을 도시하는 도 면,
도 5는, 실시예 1 및 실시예 3의 보텀 게이트/보텀 컨택트형의 TFT 시작품(試作品)에서의 이동도와 채널 길이의 관계를 도시하는 그래프.
이하, 도면을 참조해서, 실시예에 의거하여 본 발명을 설명한다.
(실시예 1)
실시예 1은, 본 발명의 제1 양태에 따른 전극 피복 재료, 본 발명의 제1 양태에 따른 전극 구조체 및, 본 발명의 제1 양태에 따른 반도체 장치에 관한 것이다. 여기서, 실시예 1의 반도체 장치, 혹은 후술하는 실시예 2∼실시예 4의 반도체 장치는, 게이트 전극(13), 게이트 절연층(14), 유기 반도체 재료층(17)으로 구성된 채널 형성 영역(16) 및, 금속으로 이루어지는 소스/드레인 전극(15)을 가지는 전계 효과형 트랜지스터로 이루어진다. 그리고, 채널 형성 영역(16)을 구성하는 유기 반도체 재료층(17)과 접하는 소스/드레인 전극(15)의 부분은, 전극 피복 재료(21, 121, 221)로 피복되어 있다. 또, 실시예 1, 혹은 후술하는 실시예 2∼실시예 4의 전극 구조체는, 전극(15) 및, 이 전극(15)의 표면을 피복하는 전극 피복 재료(21, 121, 221)로 이루어진다.
실시예 1의 반도체 장치는, 보다 구체적으로는, 보텀 게이트/보텀 컨택트형의 전계 효과형 트랜지스터(FET), 보다 구체적으로는 박막 트랜지스터(TFT)로 구성되어 있으며, 이 보텀 게이트/보텀 컨택트형의 TFT는, 도 1의 (b)에 모식적인 일부 단면도를 도시하는 바와 같이,
(A) 지지체(10) 위에 형성된 게이트 전극(13),
(B) 게이트 전극(13) 위에 형성된 게이트 절연층(14),
(C) 게이트 절연층(14) 위에 형성된 소스/드레인 전극(15) 및,
(D) 소스/드레인 전극(15) 사이로서 게이트 절연층(14) 위에 형성된 채널 형성 영역(16)
을 구비하고 있다.
그리고, 전극 피복 재료(21)는, 식 (1)로 표현되는 유기 분자로 이루어지며, 식 (1)중의 관능기 Y가, 금속으로 이루어지는 전극(15)(혹은 소스/드레인 전극(15))의 표면과 결합한다.
여기서, 실시예 1에서, 식 (1)중의 X는 없음((無)이고, 식 (1)중의 Y는, 식 (3-1), 즉 「-SH」이며, 식 (1)중의 R1 및 R2의 각각은 식 (4-1)이고, Z1, Z2, Z3, Z4, Z5 및 Z6의 각각은, 식 (5-1), 즉 「-H」이다. 전극 피복 재료(21)는, 보다 구체적으로는, 식 (31)로 표현되는 유기 분자(테르피리딘티올)로 이루어진다. 또한, 금속으로 이루어지는 전극의 표면과 결합한 후의 전극 피복 재료(21)에 있어서는, 식 (31)의 「-SH-」로부터 「H」가 떼어져(제거되어), 「-S-」로 된다.
[화학식 25]
Figure 112009030541950-pct00025
또, 게이트 전극(13)은 알루미늄(Al)층으로 이루어지고, 게이트 절연층(14) 은 SiO2로 이루어지며, 소스/드레인 전극(15)은 금(Au)층으로 이루어지고, 채널 형성 영역(16)은 펜타센으로 이루어진다. 채널 형성 영역(16) 및 그 근방의 개념도를 도 1의 (c)에 도시하지만, 소스/드레인 전극(15)의 표면은, 전극 피복 재료(21)에 의해서 피복되어 있다. 또한, 도 1의 (c)에서, 식 (31)로 표현되는 유기 분자를 동그라미(丸印)로 모식적으로 도시한다.
이하, 실시예 1의 반도체 장치를 제조하기 위한 방법의 개요를 설명한다.
[공정-100]
우선, 지지체(10) 위에 게이트 전극(13)을 형성한다. 구체적으로는, 유리 기판(11)의 표면에 형성된 SiO2로 이루어지는 절연막(12) 위에, 게이트 전극(13)을 형성해야 할 부분이 제거된 레지스트층(도시하지 않음)을, 리소그래피 기술에 의거해서 형성한다. 그 후, 밀착층으로서의 두께 0.5㎚의 크로뮴(Cr)층(도시하지 않음) 및, 게이트 전극(13)으로서의 두께 25㎚의 알루미늄(Al)층을 순차(順次), 진공 증착법으로 전면(全面)에 성막하고, 그 후, 레지스트층을 제거한다. 이렇게 해서, 소위 리프트·오프법에 의거하여, 게이트 전극(13)을 얻을 수가 있다.
[공정-110]
다음에, 게이트 전극(13)을 포함하는 지지체(10)(보다 구체적으로는, 유리 기판(11)의 표면에 형성된 절연막(12)) 위에, 게이트 절연층(14)을 형성한다. 구체적으로는, 두께 150㎚의 SiO2로 이루어지는 게이트 절연층(14)을, 스퍼터링법에 의거해서 게이트 전극(13) 및 절연막(12) 위에 형성한다. 게이트 절연층(14)의 성 막을 행할 때, 게이트 전극(13)의 일부를 하드 마스크로 덮는 것에 의해서, 게이트 전극(13)의 취출부(取出部; lead portion)(도시하지 않음)를 포토리소그래피·프로세스 없이 형성할 수가 있다.
[공정-120]
그 후, 게이트 절연층(14) 위에, 금(Au)층으로 이루어지는 소스/드레인 전극(15)을 형성한다. 구체적으로는, 밀착층으로서의 두께 약 0.5㎚의 티타늄(Ti)층(도시하지 않음) 및, 소스/드레인 전극(15)으로서 두께 약 25㎚의 금(Au)층을 순차, 진공 증착법에 의거해서 형성한다. 이들 층의 성막을 행할 때, 게이트 절연층(14)의 일부를 하드 마스크로 덮는 것에 의해서, 소스/드레인 전극(15)을 포토리소그래피·프로세스 없이 형성할 수가 있다.
[공정-130]
그 다음에, UV 오존 발생 장치를 이용해서 SiO2로 이루어지는 게이트 절연층(14)의 표면에 OH기를 생성시킨 후, 헥사메틸디실라잔(HMDS) 10%의 톨루엔 용액에 전체를 침지하고, 게이트 절연층(14)의 표면에, 후공정에서 형성할 유기 반도체 재료층(17)의 하지층(下地層; underlying layer)으로서의 HMDS의 단층막을 형성한다. 또한, 도면에서는, HMDS의 단층막의 도시를 생략하고 있다.
[공정-140]
그 후, 전극(소스/드레인 전극(15))의 표면을 전극 피복 재료(21)에 의해서 피복한다(도 1의 (a) 참조). 구체적으로는, 0.1밀리·몰/리터의 식 (31)로 표현한 테르피리딘디술피드의 클로로포름 용액에, 전체를 18시간 침지함으로써, 테르피리딘 티올 자기집합 단분자막인 전극 피복 재료(21)에 의해서 전극(소스/드레인 전극(15))의 표면을 피복했다.
[공정-150]
그 다음에, 진공 증착 장치를 이용해서, 펜타센을 전면에 퇴적시키고, 채널 형성 영역(16)을 형성했다(도 1의 (b) 참조). 소스/드레인 전극(15) 사이에 위치하는 게이트 절연층(14) 위쪽의 채널 형성 영역(16)의 두께를 50㎚로 했다.
[공정-160]
마지막으로, 전면에 패시베이션막(도시하지 않음)을 형성함으로써, 보텀 게이트/보텀 컨택트형의 FET(구체적으로는, TFT)를 얻을 수가 있다.
(실시예 2)
실시예 2는, 실시예 1의 변형이다. 실시예 2에서는, 반도체 장치를, 탑 게이트/보텀 컨택트형의 FET(구체적으로는, TFT)로 했다. 즉, 실시예 2의 반도체 장치인 탑 게이트/보텀 컨택트형의 TFT는, 도 2의 (b)에 모식적인 일부 단면도를 도시하는 바와 같이,
(A) 지지체(10) 위에 형성된 소스/드레인 전극(15),
(B) 소스/드레인 전극(15) 사이의 지지체(10) 위에 형성된 채널 형성 영역(16),
(C) 채널 형성 영역(16) 위에 형성된 게이트 절연층(14) 및,
(D) 게이트 절연층(14) 위에 형성된 게이트 전극(13)
을 구비하고 있다.
그리고, 소스/드레인 전극(15)의 표면은, 전극 피복 재료(21)에 의해서 피복되어 있다.
이하, 실시예 2의 반도체 장치를 제조하기 위한 방법의 개요를 설명한다.
[공정-200]
우선, 실시예 1의 [공정-120]과 마찬가지 방법으로, 절연막(12) 위에 소스/드레인 전극(15)을 형성한다.
[공정-210]
그 다음에, 실시예 1의 [공정-130]과 마찬가지로 해서, 지지체(보다 구체적으로는 절연막(12))의 표면에 HMDS의 단층막을 형성한다.
[공정-220]
그 후, 실시예 1의 [공정-140]과 마찬가지로 해서, 전극(소스/드레인 전극(15))의 표면을 전극 피복 재료(21)에 의해서 피복한다(도 2의 (a) 참조).
[공정-230]
다음에, 실시예 1의 [공정-150]과 마찬가지로 해서, 두께 50㎚의 펜타센을 전면에 퇴적시키고, 채널 형성 영역(16)을 형성한다.
[공정-240]
그 후, 실시예 1의 [공정-110]과 마찬가지로 해서, 전면에 게이트 절연층(14)을 형성한 후, 실시예 1의 [공정-100]과 마찬가지로 해서, 게이트 절연층(14) 위에 게이트 전극(13)을 형성한다(도 2의 (b) 참조).
[공정-250]
마지막으로, 전면에 패시베이션막(도시하지 않음)을 형성함으로써, 탑 게이트/보텀 컨택트형의 FET(구체적으로는, TFT)를 얻을 수가 있다.
(실시예 3)
실시예 3은, 본 발명의 제2 양태에 따른 전극 피복 재료, 본 발명의 제2 양태에 따른 전극 구조체 및, 본 발명의 제2 양태에 따른 반도체 장치에 관한 것이고, 나아가서는 본 발명의 제4 양태에 따른 전극 피복 재료, 본 발명의 제4 양태에 따른 전극 구조체 및, 본 발명의 제4 양태에 따른 반도체 장치에 관한 것이다. 실시예 3의 반도체 장치는, 보다 구체적으로는, 보텀 게이트/보텀 컨택트형의 FET로 구성되어 있으며, 이 보텀 게이트/보텀 컨택트형의 FET(보다 구체적으로는, TFT)는, 도 1의 (b)에 모식적인 일부 단면도를 도시한 것과 마찬가지 구성, 구조를 가진다. 혹은 또, 실시예 3의 반도체 장치는, 보다 구체적으로는, 탑 게이트/보텀 컨택트형의 FET로 구성되어 있으며, 이 탑 게이트/보텀 컨택트형의 FET(보다 구체적으로는, TFT)는, 도 2의 (b)에 모식적인 일부 단면도를 도시한 것과 마찬가지 구성, 구조를 가진다. 따라서, 실시예 3의 반도체 장치의 구체적인 구성, 구조의 설명은 생략한다.
그리고, 전극 피복 재료(121)는, 식 (1)로 표현되는 유기 분자로 이루어지며, 식 (1)중의 관능기 Y가, 금속으로 이루어지는 전극(15)(혹은 소스/드레인 전극(15))의 표면과 결합하고, 식 (1)중의 질소 원자, 관능기 R1 및 관능기 R2로 이루 어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성한다.
여기서, 실시예 3에서, 식 (1)중의 X는 없음이고, 식 (1)중의 Y는, 식 (3-1), 즉 「-SH」이며, 식 (1)중의 R1 및 R2의 각각은 식 (4-1)이고, Z1, Z2, Z3, Z4, Z5 및 Z6의 각각은, 식 (5-1), 즉 「-H」이며, 금속 이온은 철(Fe) 이온이다. 전극 피복 재료(121)는, 보다 구체적으로는, 식 (32)로 표현되는 유기 분자로 이루어진다. 그리고, 식 (1)중의 질소 원자, 관능기 R1 및 관능기 R2가 금속 이온과 결합해서 킬레이트를 형성한다. 또한, 금속으로 이루어지는 전극의 표면과 결합한 후의 전극 피복 재료(121)에 있어서는, 식 (32)의 「-SH-」로부터 「H」가 떼어져, 「-S-」로 된다.
[화학식 26]
Figure 112009030541950-pct00026
혹은 또, 전극 피복 재료(121)는, 금속 이온과 결합할 수 있는 관능기 및, 금속으로 이루어지는 전극(혹은 소스/드레인 전극(15))과 결합하는 관능기를 가지는 유기 분자로 이루어진다. 그리고, 금속 이온과 결합할 수 있는 관능기와, 금속 이온과의 결합에 의해서, 킬레이트가 형성된다. 여기서, 금속 이온과 결합할 수 있는 관능기는 테르피리딘이며, 금속으로 이루어지는 전극(혹은 소스/드레인 전 극(15))과 결합하는 관능기는 티올기이다.
또, 게이트 전극(13)은 알루미늄(Al)층으로 이루어지고, 게이트 절연층(14)은 SiO2로 이루어지며, 소스/드레인 전극(15)은 금(Au)층으로 이루어지고, 채널 형성 영역(16)은 펜타센으로 이루어진다. 채널 형성 영역(16) 및 그 근방의 개념도를 도 3의 (a)에 도시하지만, 소스/드레인 전극(15)의 표면은 전극 피복 재료(121)에 의해서 피복되어 있다. 또한, 도 3의 (a)에서, 식 (32)로 표현되는 유기 분자를 마름모꼴(菱形)로 모식적으로 도시한다.
실시예 3의 반도체 장치는, 실시예 1의 [공정-140]에 계속되거나, 혹은 또, 실시예 2의 [공정-220]에 계속되며, 이하의 처리를 행함으로써 얻을 수가 있다.
즉, 클로로포름으로 전체를 세정 후, 0.1몰/리터의 테트라플루오로보레이트 철(Ⅱ)(Fe2+(BF4)2 -)의 에탄올 용액에 전체를 1일 침지함으로써, 테르피리딘 티올의 테르피리딘 부위에 Fe2+ 이온을 결합시킨다.
이 처리를 제외하고, 실시예 3의 반도체 장치는, 실시예 1혹은 실시예 2에서 설명한 반도체 장치의 제조 방법에 의거해서 제조할 수 있으므로, 상세한 설명은 생략한다.
(실시예 4)
실시예 4는, 본 발명의 제3 양태에 따른 전극 피복 재료, 본 발명의 제3 양태에 따른 전극 구조체 및, 본 발명의 제3 양태에 따른 반도체 장치에 관한 것이 고, 나아가서는 본 발명의 제4 양태에 따른 전극 피복 재료, 본 발명의 제4 양태에 따른 전극 구조체 및, 본 발명의 제4 양태에 따른 반도체 장치에 관한 것이다. 실시예 4의 반도체 장치는, 보다 구체적으로는, 보텀 게이트/보텀 컨택트형의 FET로 구성되어 있으며, 이 보텀 게이트/보텀 컨택트형의 FET(보다 구체적으로는, TFT)는, 도 1의 (b)에 모식적인 일부 단면도를 도시한 것과 마찬가지 구성, 구조를 가진다. 혹은 또, 실시예 4의 반도체 장치는, 보다 구체적으로는, 탑 게이트/보텀 컨택트형의 FET로 구성되어 있으며, 이 탑 게이트/보텀 컨택트형의 FET(보다 구체적으로는, TFT)는, 도 2의 (b)에 모식적인 일부 단면도를 도시한 것과 마찬가지 구성, 구조를 가진다. 따라서, 실시예 4의 반도체 장치의 구체적인 구성, 구조의 설명은 생략한다.
그리고, 전극 피복 재료(221)는, 제1 유기 분자 및 제2 유기 분자로 이루어지고, 제1 유기 분자는, 식 (1)로 표현되는 유기 분자로 이루어지며, 제2 유기 분자는, 식 (6)으로 표현되는 유기 분자로 이루어진다. 그리고, 식 (1)중의 관능기 Y가, 금속으로 이루어지는 전극(혹은 소스/드레인 전극)의 표면과 결합하고, 식 (1)중의 질소 원자, 관능기 R1 및 관능기 R2로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하며, 식 (6)중의 관능기 R'1, 관능기 R'2와 관능기 R'1에 인접한 질소 원자(인접 질소 원자 A)로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하고, 및/또는(실시예 4에서는, 보다 구체적으로는, 「및」), 식 (6)중의 관능기 R'3, 관능기 R'4와 관능기 R'3에 인접한 질소 원자(인접 질소 원자 B)로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성한다.
여기서, 식 (1)중의 X는 없음이고, 식 (1)중의 Y는, 식 (3-1), 즉 「-SH」이며, 식 (1)중의 R1 및 R2의 각각은 식 (4-1)이고, Z1, Z2, Z3, Z4, Z5 및 Z6의 각각은, 식 (5-1), 즉 「-H」이며, 금속 이온은 철(Fe) 이온이다. 그리고, 식 (1)중의 질소 원자, 관능기 R1 및 관능기 R2가 금속 이온과 결합해서 킬레이트를 형성한다. 즉, 제1 유기 분자는, 구체적으로는, 실시예 3에서 설명한 식 (32)로 표현되는 유기 분자로 이루어진다.
한편, 식 (6)중의 X'는, 식 (7-5)이고(단, n=1), 식 (6)중의 R'1, R'2, R'3 및 R'4의 각각은, 식 (8-1)이며, Z'1, Z'2, Z'3, Z'4, Z'5 및 Z'6의 각각은, 식 (9-1), 즉 「-H」이고, 금속 이온은 철(Fe) 이온이다. 그리고, 식 (6)중의 관능기 R'1, 관능기 R'2 및 인접 질소 원자 A가 금속 이온과 결합해서 킬레이트를 형성하고, 식 (6)중의 관능기 R'3, 관능기 R'4 및 인접 질소 원자 B가 금속 이온과 결합해서 킬레이트를 형성한다. 즉, 제2 유기 분자는, 구체적으로는, 도 4의 우측에 도시한 식 (33)으로 표현되는 유기 분자로 이루어진다.
혹은 또, 실시예 4에서도, 전극 피복 재료(221)는, 금속 이온과 결합할 수 있는 관능기, 및 금속으로 이루어지는 전극(혹은 소스/드레인 전극(15))과 결합하는 관능기를 가지는 유기 분자로 이루어진다. 그리고, 금속 이온과 결합할 수 있 는 관능기와, 금속 이온과의 결합에 의해서, 킬레이트가 형성된다. 여기서, 금속 이온과 결합할 수 있는 관능기는 테르피리딘이며, 금속으로 이루어지는 전극(혹은 소스/드레인 전극(15))과 결합하는 관능기는 티올기이다.
또, 게이트 전극(13)은 알루미늄(Al)층으로 이루어지고, 게이트 절연층(14)은 SiO2로 이루어지며, 소스/드레인 전극(15)은 금(Au)층으로 이루어지고, 채널 형성 영역(16)은 펜타센으로 이루어진다. 채널 형성 영역(16) 및 그 근방의 개념도를 도 3의 (b)에 도시하지만, 소스/드레인 전극(15)의 표면은 전극 피복 재료(221)에 의해서 피복되어 있다.
미리 π공액 철 폴리머{[Fe-BL1]2+·2BF4 -}를 조제해 둔다. 구체적으로는, 테트라플루오로보레이트 철(Ⅱ)과 유기 분자 BL1(도 4의 스킴 참조)을 1:1의 비율로, 에탄올과 클로로포름의 1:1 혼합 용액중에서 혼합함으로써, π공액 철 폴리머(도 4의 스킴에서의 식 (33)을 참조)를 얻을 수가 있다.
그리고, 실시예 4의 반도체 장치는, 실시예 1의 [공정-140]에 계속되거나, 혹은 또, 실시예 2의 [공정-220]에 계속되며, 이하의 처리를 행함으로써 얻을 수가 있다.
즉, 우선 실시예 3과 마찬가지로 해서, 클로로포름으로 전체를 세정 후, 0.1몰/리터의 테트라플루오로보레이트 철(Ⅱ)(Fe2+(BF4)2 -)의 에탄올 용액에 전체를 1일 침지함으로써, 테르피리딘 티올의 테르피리딘 부위에 Fe2+ 이온을 결합시킨다.
다음에, 에탄올로 세정 후, 식 (33)으로 표현되는 π공액 철 폴리머를 포함하는 에탄올과 클로로포름의 1:1 혼합 용액중에 전체를 15분간 침지하는 조작을, 2회 반복했다. 이렇게 해서, 도 3의 (b)에 도시하는 바와 같이, 소스/드레인 전극(15)의 표면은 전극 피복 재료(221)에 의해서 피복된 상태로 된다. 또한, 도 3의 (b)에서, 식 (32)로 표현되는 제1 유기 분자를 마름모꼴로 모식적으로 도시하고, 식 (33)으로 표현되는 제2 유기 분자를 삼각형으로 모식적으로 도시한다.
이상의 처리를 제외하고, 실시예 4의 반도체 장치는, 실시예 1 혹은 실시예 2에서 설명한 반도체 장치의 제조 방법에 의거해서 제조할 수 있으므로, 상세한 설명은 생략한다.
실시예 1, 실시예 3 및 실시예 4에서 보텀 게이트/보텀 컨택트형의 TFT를 시작(試作)했다. 또한, 각 실시예에서, 채널 길이가 각각, 10㎛, 20㎛, 50㎛, 70㎛, 100㎛인 5종류의 TFT를 시작했다. 채널폭은, 모든 시작품에서 5.6㎜로 했다.
얻어진 TFT 시작품의 컨택트 저항값 R(단위: ㏀)의 평균값, 포화 영역에서의 이동도 μ1(단위: ㎠·V-1·s-1)의 평균값, 선형 영역에서의 이동도 μ2(단위: ㎠·V-1·s-1)의 평균값의 측정 결과를, 이하의 표 1에 나타낸다. 또, 실시예 1 및 실시예 3의 보텀 게이트/보텀 컨택트형의 TFT 시작품에서의 이동도와 채널 길이의 관계(단, Vd=-5볼트)를 도 5에 도시한다. 또한, 도 5에서, 「A」로 나타내는 검은색 동그라미는, 실시예 3의 포화 영역에서의 이동도 μ1의 측정 결과를 나타내고, 「B 」로 나타내는 검은색 삼각형은, 실시예 3의 선형 영역에서의 이동도 μ2의 측정 결과를 나타내며, 「C」로 나타내는 검은색 동그라미는, 실시예 1의 포화 영역에서의 이동도 μ1의 측정 결과를 나타내고, 「D」로 나타내는 검은색 삼각형은, 실시예 1의 선형 영역에서의 이동도 μ2의 측정 결과를 나타낸다.
[표 1]
Figure 112009030541950-pct00027
비교를 위해서, 실시예 1에서, [공정-140]을 생략한 보텀 게이트/보텀 컨택트형의 TFT를 시작해서 컨택트 저항값을 측정한 결과, 30㏀∼40㏀으로 매우 높은 값이었다. 또, μ1, μ2의 값은 각각,
μ1=0.05
μ2=0.03
이었다.
이와 같이, 전극과 유기-무기 하이브리드 화합물(π공액 착체, π공액 착체 올리고머, 혹은 π공액 착체 폴리머)로 이루어지는 전극 피복 재료를 직접, 화학적으로 결합시킴으로써, 금속으로 이루어지는 소스/드레인 전극과, 유기 반도체 재료층으로 구성된 채널 형성 영역 사이의 전자 이동을, 전극 피복 재료가 보조하는 결 과, 컨택트 저항의 대폭적인 저감, 높은 이동도를 실현할 수 있었다. 또, 공액 착체 폴리머에서는, 주쇄중을 흐르는 전하의 이동 속도는, 통상의 유기 도전성 고분자보다도 빠르다는 것이 나타내어져 있으며, 충분한 도전성의 향상은 이론적으로도 뒷받침되고 있다. 또, 도 5로부터, 채널 길이가 10㎛인 경우에서도, 이동도의 저하는 그다지 없다는 것을 알 수 있다.
이상, 본 발명을 바람직한 실시예에 의거해서 설명했지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 반도체 장치의 구조나 구성, 형성 조건, 제조 조건은 예시이며, 적당히 변경할 수가 있다. 본 발명에 의해서 얻어진 전계 효과형 트랜지스터(FET)를, 디스플레이 장치나 각종 전자 기기에 적용, 사용하는 경우, 지지체나 지지 부재에 다수의 FET를 집적한 모놀리식 집적 회로로 해도 좋고, 각 FET를 절단해서 개별화하여, 디스크리트 부품으로서 사용해도 좋다. 실시예에서는, 전극을 오로지 소스/드레인 전극으로 했지만, 전극은, 소스/드레인 전극에 한정되는 것은 아니며, 유기 도전성 고분자(도전성 물질) 혹은 유기 반도체 재료로 이루어지는 층에 전극으로부터 전류를 흐르게 하거나, 혹은 또, 전압을 인가하는 것이 요구되는 분야에서의 전극에 대해서, 본 발명의 전극 피복 재료를 널리 적용할 수가 있다.
경우에 따라서는, 전극 피복 재료를, 제1 유기 분자 및, 제3 유기 분자로 구성할 수도 있다. 여기서, 제1 유기 분자는, 전술한 바와 같이, 식 (1)로 표현되는 유기 분자로 이루어진다. 한편, 제3 유기 분자는, 식 (100-1), 식 (100-2), 또는 식 (100-3)으로 표현되는 유기 분자로 이루어진다. 그리고, 식 (1)중의 관능기 Y 가, 금속으로 이루어지는 전극의 표면과 결합하고, 식 (1)중의 질소 원자, 관능기 R1 및 관능기 R2로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하고, 또한 식 (100-1), 식 (100-2), 또는 식 (100-3)의 관능기 Y'1, 관능기 Y'2, 관능기 Y'3 및 관능기 Y'4로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합한다.
단, 식 (1)중의 X는, 전술한 바와 같이, 식 (2-1) 내지 (2-10)중 어느것인가 혹은 없음이고, 식 (1)중의 Y는, 식 (3-1) 내지 (3-12)중 어느것인가이며, 식 (1)중의 R1 및 R2의 각각은, 식 (4-1) 내지 (4-19)중 어느것인가이고, Z1, Z2, Z3, Z4, R5 및 Z6의 각각은, 식 (5-1) 내지 (5-18)중 어느것인가이다. 한편, 식 (100-1), 식 (100-2), 또는 식 (100-3)중의 X"는, 전술한 바와 같이, 식 (2-1) 내지 (2-10)중 어느것인가이고, 식 (100-1), 식 (100-2), 또는 식 (100-3)중의 Y"1, Y"2, Y"3 및 Y"4의 각각은, 이하의 식 (101-1) 내지 (101-15)중 어느것인가이며, W"1 및 W"2의 각각은, 이하의 식 (102-1) 내지 (102-18)중 어느것인가이고, n, m은 1이상의 정수이다.
[화학식 27]
Figure 112009030541950-pct00028
[화학식 28]
Figure 112009030541950-pct00029
[화학식 29]
Figure 112009030541950-pct00030
본 발명은, 전극 피복 재료, 전극 구조체 및 반도체 장치에 관한 기술 분야에 이용가능하다.

Claims (18)

  1. 삭제
  2. 삭제
  3. 제1 유기 분자 및 제2 유기 분자로 이루어지는 전극 피복 재료로서,
    제1 유기 분자는, 식 (1)로 표현되는 유기 분자로 이루어지고,
    제2 유기 분자는, 식 (6)으로 표현되는 유기 분자로 이루어지며,
    식 (1)중의 관능기 Y가, 금속으로 이루어지는 전극의 표면과 결합하고,
    식 (1)중의 질소 원자, 관능기 R1 및 관능기 R2로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하며,
    식 (6)중의 관능기 R'1, 관능기 R'2와 관능기 R'1에 인접한 질소 원자로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하고, 또는 식 (6)중의 관능기 R'3, 관능기 R'4와 관능기 R'3에 인접한 질소 원자로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하는 것을 특징으로 하는 전극 피복 재료.
    [화학식 11]
    Figure 112012098605803-pct00041
    단, 식 (1)중의 X는, 이하의 식 (2-1) 내지 (2-10)중 어느것인가 혹은 없음이고, 식 (1)중의 Y는, 이하의 식 (3-1) 내지 (3-12)중 어느것인가이며, 식 (1)중의 R1 및 R2의 각각은, 이하의 식 (4-1) 내지 (4-19)중 어느것인가이고, Z1, Z2, Z3, Z4, Z5 및 Z6의 각각은, 이하의 식 (5-1) 내지 (5-18)중 어느것인가이며, 식 (6)중의 X'는, 이하의 식 (7-1) 내지 (7-13)중 어느것인가이고, 식 (6)중의 R'1, R'2, R'3및 R'4의 각각은, 이하의 식 (8-1) 내지 (8-19)중 어느것인가이며, Z'1, Z'2, Z'3, Z'4, Z'5 및 Z'6의 각각은, 이하의 식 (9-1) 내지 (9-18)중 어느것인가이고, n, m은 1이상의 정수이다.
    [화학식 12]
    Figure 112012098605803-pct00042
    [화학식 13]
    Figure 112012098605803-pct00043
    [화학식 14]
    Figure 112012098605803-pct00044
    [화학식 15]
    Figure 112012098605803-pct00045
    [화학식 16]
    Figure 112012098605803-pct00046
    [화학식 17]
    Figure 112012098605803-pct00047
    [화학식 18]
    Figure 112012098605803-pct00048
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 전극 및, 그 전극의 표면을 피복하는 전극 피복 재료로 이루어지는 전극 구조체로서,
    전극 피복 재료는, 제1 유기 분자 및 제2 유기 분자로 이루어지고,
    제1 유기 분자는, 식 (1)로 표현되는 유기 분자로 이루어지며,
    제2 유기 분자는, 식 (6)으로 표현되는 유기 분자로 이루어지며,
    식 (1)중의 관능기 Y가, 금속으로 이루어지는 전극의 표면과 결합하고,
    식 (1)중의 질소 원자, 관능기 R1 및 관능기 R2로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하며,
    식 (6)중의 관능기 R'1, 관능기 R'2와 관능기 R'1에 인접한 질소 원자로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하고, 또는 식 (6)중의 관능기 R'3, 관능기 R'4와 관능기 R'3에 인접한 질소 원자로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하는 것을 특징으로 하는 전극 구조체.
    [화학식 29]
    Figure 112012098605803-pct00059
    단, 식 (1)중의 X는, 이하의 식 (2-1) 내지 (2-10)중 어느것인가 혹은 없음이고, 식 (1)중의 Y는, 이하의 식 (3-1) 내지 (3-12)중 어느것인가이며, 식 (1)중의 R1 및 R2의 각각은, 이하의 식 (4-1) 내지 (4-19)중 어느것인가이고, Z1, Z2, Z3, Z4, Z5 및 Z6의 각각은, 이하의 식 (5-1) 내지 (5-18)중 어느것인가이며, 식 (6)중의 X'는, 이하의 식 (7-1) 내지 (7-13)중 어느것인가이고, 식 (6)중의 R'1, R'2, R'3 및 R'4의 각각은, 이하의 식 (8-1) 내지 (8-19)중 어느것인가이며, Z'1, Z'2, Z'3, Z'4, Z'5 및 Z'6의 각각은, 이하의 식 (9-1) 내지 (9-18)중 어느것인가이고, n, m은 1이상의 정수이다.
    [화학식 30]
    Figure 112012098605803-pct00060
    [화학식 31]
    Figure 112012098605803-pct00061
    [화학식 32]
    Figure 112012098605803-pct00062
    [화학식 33]
    Figure 112012098605803-pct00063
    [화학식 34]
    Figure 112012098605803-pct00064
    [화학식 35]
    Figure 112012098605803-pct00065
    [화학식 36]
    Figure 112012098605803-pct00066
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 게이트 전극, 게이트 절연층, 유기 반도체 재료층으로 구성된 채널 형성 영역 및, 금속으로 이루어지는 소스/드레인 전극을 가지는 전계 효과형 트랜지스터로 이루어지는 반도체 장치로서,
    채널 형성 영역을 구성하는 유기 반도체 재료층과 접하는 소스/드레인 전극의 부분은, 전극 피복 재료로 피복되어 있으며,
    전극 피복 재료는, 제1 유기 분자 및 제2 유기 분자로 이루어지고,
    제1 유기 분자는, 식 (1)로 표현되는 유기 분자로 이루어지며,
    제2 유기 분자는, 식 (6)으로 표현되는 유기 분자로 이루어지고,
    식 (1)중의 관능기 Y가, 금속으로 이루어지는 소스/드레인 전극의 표면과 결합하며,
    식 (1)중의 질소 원자, 관능기 R1 및 관능기 R2로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하고,
    식 (6)중의 관능기 R'1, 관능기 R'2와 관능기 R'1에 인접한 질소 원자로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하며, 또는 식 (6)중의 관능기 R'3, 관능기 R'4와 관능기 R'3에 인접한 질소 원자로 이루어지는 군에서 선택된 적어도 1종류가 금속 이온과 결합해서 킬레이트를 형성하는 것을 특징으로 하는 반도체 장치.
    [화학식 47]
    Figure 112012098605803-pct00077
    단, 식 (1)중의 X는, 이하의 식 (2-1) 내지 (2-10)중 어느것인가 혹은 없음이고, 식 (1)중의 Y는, 이하의 식 (3-1) 내지 (3-12)중 어느것인가이며, 식 (1)중의 R1 및 R2의 각각은, 이하의 식 (4-1) 내지 (4-19)중 어느것인가이고, Z1, Z2, Z3, Z4, Z5 및 Z6의 각각은, 이하의 식 (5-1) 내지 (5-18)중 어느것인가이며, 식 (6)중의 X'는, 이하의 식 (7-1) 내지 (7-13)중 어느것인가이고, 식 (6)중의 R'1, R'2, R'3 및 R'4의 각각은, 이하의 식 (8-1) 내지 (8-19)중 어느것인가이며, Z'1, Z'2, Z'3, Z'4, Z'5 및 Z'6의 각각은, 이하의 식 (9-1) 내지 (9-18)중 어느것인가이고, n, m은 1이상의 정수이다.
    [화학식 48]
    Figure 112012098605803-pct00078
    [화학식 49]
    Figure 112012098605803-pct00079
    [화학식 50]
    Figure 112012098605803-pct00080
    [화학식 51]
    Figure 112012098605803-pct00081
    [화학식 52]
    Figure 112012098605803-pct00082
    [화학식 53]
    Figure 112012098605803-pct00083
    [화학식 54]
    Figure 112012098605803-pct00084
  16. 삭제
  17. 삭제
  18. 삭제
KR1020097010423A 2006-11-22 2007-11-21 전극 피복 재료, 전극 구조체 및 반도체 장치 KR101413208B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00315845 2006-11-22
JP2006315845A JP5151122B2 (ja) 2006-11-22 2006-11-22 電極被覆材料、電極構造体、及び、半導体装置
PCT/JP2007/072581 WO2008062843A1 (fr) 2006-11-22 2007-11-21 Matériau de recouvrement d'électrode, structure d'électrode et dispositif semi-conducteur

Publications (2)

Publication Number Publication Date
KR20090082419A KR20090082419A (ko) 2009-07-30
KR101413208B1 true KR101413208B1 (ko) 2014-06-27

Family

ID=39429773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097010423A KR101413208B1 (ko) 2006-11-22 2007-11-21 전극 피복 재료, 전극 구조체 및 반도체 장치

Country Status (7)

Country Link
US (1) US8895960B2 (ko)
EP (1) EP2091077B1 (ko)
JP (1) JP5151122B2 (ko)
KR (1) KR101413208B1 (ko)
CN (1) CN101542698B (ko)
TW (1) TW200838006A (ko)
WO (1) WO2008062843A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5532553B2 (ja) * 2008-06-11 2014-06-25 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
JP5549073B2 (ja) * 2008-12-12 2014-07-16 ソニー株式会社 有機半導体装置およびその製造方法
WO2011051234A1 (en) 2009-10-26 2011-05-05 Imec Method for fabricating organic devices
JP2011216647A (ja) * 2010-03-31 2011-10-27 Dainippon Printing Co Ltd パターン形成体の製造方法、機能性素子の製造方法および半導体素子の製造方法
FR2960703B1 (fr) * 2010-05-28 2012-05-18 Commissariat Energie Atomique Dispositif optoelectronique avec electrode enterree
CN102610756B (zh) * 2012-03-31 2014-07-16 上海交通大学 一种溶液法低电压高性能有机薄膜晶体管及其制备方法
US20160141531A1 (en) * 2013-06-26 2016-05-19 Sharp Kabushiki Kaisha Thin film transistor
KR102369769B1 (ko) 2014-02-19 2022-03-02 메르크 파텐트 게엠베하 시클릭 아민 표면 개질제 및 상기 시클릭 아민 표면 개질제를 포함하는 유기 전자 소자
JP6330408B2 (ja) * 2014-03-20 2018-05-30 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
KR102439505B1 (ko) 2015-06-11 2022-09-02 삼성디스플레이 주식회사 박막 트랜지스터 기판
CN105185835A (zh) * 2015-07-30 2015-12-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN107316815B (zh) * 2017-06-30 2019-12-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR102469279B1 (ko) * 2017-11-28 2022-11-22 주식회사 엘지화학 기상 증착 장치 및 이를 이용한 증착 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100519A (ja) * 2004-09-29 2006-04-13 Sony Corp 半導体装置及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6146547A (en) * 1987-02-02 2000-11-14 Chisso Corporation 2-substituted-alkyl ether and liquid crystal composition
GB9619284D0 (en) * 1996-09-16 1996-10-30 Celltech Therapeutics Ltd Chemical compounds
GB9622363D0 (en) * 1996-10-28 1997-01-08 Celltech Therapeutics Ltd Chemical compounds
KR100303934B1 (ko) 1997-03-25 2001-09-29 포만 제프리 엘 낮은작동전압을필요로하는유기반도체를갖는박막전장효과트랜지스터
JP3773688B2 (ja) 1999-03-10 2006-05-10 株式会社リコー ネットワークに接続可能な機器
US6900382B2 (en) * 2002-01-25 2005-05-31 Konarka Technologies, Inc. Gel electrolytes for dye sensitized solar cells
EP1470598A2 (en) * 2002-01-25 2004-10-27 Konarka Technologies, Inc. Structures and materials for dye sensitized solar cells
DE10228772A1 (de) * 2002-06-27 2004-01-15 Infineon Technologies Ag Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren mit Palladiumkontakten durch Verwendung von Nitrilen und Isonitrilen
GB0224871D0 (en) * 2002-10-25 2002-12-04 Plastic Logic Ltd Self-aligned doping of source-drain contacts
JP2004288836A (ja) * 2003-03-20 2004-10-14 Toshiba Corp 有機薄膜トランジスタおよびその製造方法
EP1486551B1 (en) * 2003-06-13 2016-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and light emitting device
JP4214223B2 (ja) * 2003-06-17 2009-01-28 独立行政法人産業技術総合研究所 三端子素子の分子トランジスタ
US20070178710A1 (en) * 2003-08-18 2007-08-02 3M Innovative Properties Company Method for sealing thin film transistors
JP4774679B2 (ja) * 2004-03-31 2011-09-14 大日本印刷株式会社 有機半導体装置
WO2006019502A2 (en) * 2004-06-21 2006-02-23 Dynamic Organic Light, Inc. Materials and methods of derivitzation of electrodes for improved electrical performance of oled display devices
JP5109223B2 (ja) * 2004-08-04 2012-12-26 ソニー株式会社 電界効果型トランジスタ
KR101030010B1 (ko) * 2004-09-18 2011-04-20 삼성모바일디스플레이주식회사 청색 발광 고분자 및 이를 채용한 유기 전계 발광 소자
JP4910314B2 (ja) * 2005-06-13 2012-04-04 ソニー株式会社 機能性分子素子及び機能性分子装置
KR101240656B1 (ko) * 2005-08-01 2013-03-08 삼성디스플레이 주식회사 평판표시장치와 평판표시장치의 제조방법
KR101186725B1 (ko) * 2006-02-21 2012-09-28 삼성전자주식회사 불소계 고분자 박막을 포함하는 유기 박막 트랜지스터 및 이의 제조방법
JP5127155B2 (ja) * 2006-05-12 2013-01-23 株式会社日立製作所 配線および有機トランジスタとその製法
KR20090040896A (ko) * 2006-08-23 2009-04-27 이데미쓰 고산 가부시키가이샤 방향족 아민 유도체 및 이들을 이용한 유기 전기발광 소자
KR101151159B1 (ko) * 2006-09-19 2012-06-01 삼성전자주식회사 포스페이트계 자기조립단분자막을 포함하는 유기 박막트랜지스터 및 그 제조방법
KR20080040119A (ko) * 2006-11-02 2008-05-08 삼성전자주식회사 디클로로포스포릴기를 함유하는 자기조립단분자막 형성화합물을 이용한 유기박막 트랜지스터의 제조방법
JP5181487B2 (ja) * 2007-02-08 2013-04-10 ソニー株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100519A (ja) * 2004-09-29 2006-04-13 Sony Corp 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Langmuir, 04 August 2006, Vol.22, pp.7631-7638 *

Also Published As

Publication number Publication date
EP2091077A1 (en) 2009-08-19
KR20090082419A (ko) 2009-07-30
TWI368342B (ko) 2012-07-11
JP5151122B2 (ja) 2013-02-27
US20100314611A1 (en) 2010-12-16
TW200838006A (en) 2008-09-16
EP2091077A4 (en) 2011-08-10
JP2008130920A (ja) 2008-06-05
WO2008062843A1 (fr) 2008-05-29
US8895960B2 (en) 2014-11-25
CN101542698A (zh) 2009-09-23
CN101542698B (zh) 2011-06-08
EP2091077B1 (en) 2014-01-29

Similar Documents

Publication Publication Date Title
KR101413208B1 (ko) 전극 피복 재료, 전극 구조체 및 반도체 장치
JP5109223B2 (ja) 電界効果型トランジスタ
Halik et al. Relationship between molecular structure and electrical performance of oligothiophene organic thin film transistors
US8288764B2 (en) Organic electronic device, method for production thereof, and organic semiconductor molecule
CN102867914B (zh) 电子器件和半导体器件的制造方法
US20080105866A1 (en) Method of fabricating organic thin film transistor using self assembled monolayer-forming compound containing dichlorophosphoryl group
US20060076556A1 (en) Semiconductor device and method for manufacturing the same
JP4547864B2 (ja) 電界効果型トランジスタ及びその製造方法
JP4826074B2 (ja) 電界効果型トランジスタ
WO2011052434A1 (ja) 半導体装置および半導体装置の製造方法
JP5510523B2 (ja) 電極被覆材料、電極構造体、及び、半導体装置
WO2011148699A1 (ja) 有機半導体装置およびその製造方法
JP4892810B2 (ja) 電界効果型トランジスタ
JP5110143B2 (ja) 電界効果型トランジスタ
WO2011065083A1 (ja) 有機薄膜トランジスタ、およびその製造方法
US20120199822A1 (en) Organic transistor
JP4957735B2 (ja) 有機電子デバイス及びその製造方法、並びに、有機半導体分子
JP4639703B2 (ja) 電子装置の製造方法、並びに、半導体装置の製造方法
CN101326653B (zh) 有机半导体器件和有机半导体薄膜
JP5194401B2 (ja) 電荷移動錯体薄膜、及び、電界効果型トランジスタ
JP2006108400A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee