JP4940618B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4940618B2 JP4940618B2 JP2005294634A JP2005294634A JP4940618B2 JP 4940618 B2 JP4940618 B2 JP 4940618B2 JP 2005294634 A JP2005294634 A JP 2005294634A JP 2005294634 A JP2005294634 A JP 2005294634A JP 4940618 B2 JP4940618 B2 JP 4940618B2
- Authority
- JP
- Japan
- Prior art keywords
- fine particles
- semiconductor device
- linker molecule
- conductive path
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
(A)導体から成る第1の微粒子、
(B)第2の微粒子、並びに、
(C)第1の微粒子及び第2の微粒子と結合したリンカー分子、
から形成された導電路を有し、
該導電路の導電性は、該導電路に加えられる電界によって制御されることを特徴とする。
・・・第1の微粒子=リンカー分子=第2の微粒子=リンカー分子=第1の微粒子=リンカー分子=第2の微粒子=リンカー分子=第1の微粒子・・・
というネットワーク構造が形成されている。尚、記号「=」を、微粒子とリンカー分子とが結合している状態を示すために用いる。以下においても同様である。
E ∝ h2/mR2
と表現することができる。ここで、hはプランク定数、mは電子の有効質量である。この式から半導体のバンドギャップは、微粒子の半径Rに対して、R-2に比例して大きくなることがわかる(所謂、量子ドット効果であり、図15の(B)参照)。通常、バルクの半導体材料のバンドギャップの値は1eV程度以上あり、微粒子のギャップ値はそれよりも大きな値を有している。そして、この値は、室温の熱ゆらぎエネルギー(25ミリeV)と比較しても十分に大きい。このように、第2の微粒子[半導体]の粒径を制御、規定することによって、第2の微粒子[半導体]のバンドギャップの値を制御することができ、云い換えれば、第2の微粒子[半導体]は量子ドットとして振る舞う(即ち、量子ドット効果を有する)と云える。
E ∝ h2/mR2
と表現することができ、その準位間隔が100ミリeV程度になる。但し、このとき、クーロン反発力による帯電効果Uは0.4eV程度以上あり(尚、U ∝ q2/εRであり、εは誘電率である)、第2の微粒子[導体]の性質を決めるのはクーロン・ブロッケード効果が主になっている。そして、この値は、室温の熱ゆらぎエネルギー(25ミリeV)と比較しても十分に大きい。
構造式(2):4,4’−ジイソシアノビフェニル
構造式(3):4,4’−ジイソシアノ−p−テルフェニル
構造式(4):2,5−ビス(5’−チオアセチル−2’−チオフェニル)チオフェン
構造式(5):4,4’−ジイソシアノフェニル
構造式(6):ベンジジン(ビフェニル−4,4'−ジアミン)
構造式(7):TCNQ(テトラシアノキノジメタン)
構造式(8):ビフェニル−4,4'−ジカルボン酸
構造式(9):1,4−ジ(4−チオフェニルアセチリニル)−2−エチルベンゼン
構造式(10):1,4−ジ(4−イソシアノフェニルアセチリニル)−2−エチルベンゼン
[2]・・・第1の微粒子=有機半導体分子から成るリンカー分子=第2の微粒子[導体]=有機半導体分子から成るリンカー分子=第1の微粒子=有機半導体分子から成るリンカー分子=第2の微粒子[導体]=有機半導体分子から成るリンカー分子=第1の微粒子・・・・・・・
[3]・・・第1の微粒子=導電性を有する線状の分子から成るリンカー分子=第2の微粒子[半導体]=導電性を有する線状の分子から成るリンカー分子=第1の微粒子=導電性を有する線状の分子から成るリンカー分子=第2の微粒子[半導体]=導電性を有する線状の分子から成るリンカー分子=第1の微粒子・・・・・・・・・
[4]・・・第1の微粒子=導電性を有する線状の分子から成るリンカー分子=第2の微粒子[導体]=導電性を有する線状の分子から成るリンカー分子=第1の微粒子=導電性を有する線状の分子から成るリンカー分子=第2の微粒子[導体]=導電性を有する線状の分子から成るリンカー分子=第1の微粒子・・・・・・・・・・・
金ナノ粒子の塗布法に関しては、金ナノ粒子を溶媒に分散させたコロイド溶液(以下、金ナノ粒子コロイド溶液と呼ぶ)を下地上に滴下して、溶媒が蒸発するときに、金ナノ粒子間に働く横毛管力による自己組織化現象を利用して2次元規則配列を達成する手法(キャスティング法)が古くから採られてきた。このキャスティング法は、プロセスが非常に簡便である反面、溶媒の蒸発速度が早すぎると、金ナノ粒子の自己組織化の速度を溶媒の蒸発速度が上回ってしまうため、金ナノ粒子がその場に取り残されてしまい、結果として金ナノ粒子の分布にムラができてしまうといった難点がある。
第1の手段は、下地と第1の微粒子との相互作用を考慮した手段である。自己組織化によって第1の微粒子の2次元様の構造を形成させる際、第1の微粒子と下地との相互作用が重要となる。第1の微粒子の表面状態は、主にその表面を覆っている層を構成する分子の性質によって決定される。それ故、様々な層を有する第1の微粒子、例えば表面に疎水性を有する層(層を構成する分子が例えばアルキル基を有するもの)が形成された第1の微粒子を用い、あるいは、表面に親水性を有する層(層を構成する分子が、例えばカルボキシ基、アミノ基あるいは水酸基を有するもの)が形成された第1の微粒子を用い、更には、第1の微粒子を含む溶液から成る薄膜を形成する前に下地の表面処理を行うことで下地の表面状態を最適化し、第1の微粒子及び下地の振る舞いを変えることができ、キャスティング法の実行に最も適した条件を得ることが可能となる(T. Teranishi, et al., Adv. Mater., 2001, 13, 1699 参照)。ここで、SiO2から成る下地の表面を親水化処理する場合、プラズマアッシング処理や、ピランハ溶液処理、酸素プラズマ処理、UV−オゾン処理による水酸基の導入を挙げることができる。一方、SiO2から成る下地の表面を疎水化処理する場合、例えば、末端に疎水基を有する処理剤(例えば、ヘキサメチルジシラザン[(CH3)3SiNHSi(CH3)3]、オクタデシルトリクロロシラン[C18H37SiCl3])による表面処理を行えばよい。
第2の手段は、第1の微粒子を含む溶液と下地との間の濡れ性を制御することである。下地に対して溶液中の溶媒の濡れ性が良ければ溶媒は下地上を広がり、濡れ性が悪ければ溶媒は集まる。一般的に溶媒が下地に対してより広い範囲に広がった方が、下地上に第1の微粒子を含む溶液から成る薄膜を形成した後、広い面積の薄膜の全体から溶媒が均一に蒸発する。濡れ性は、異なる溶媒を混合し、その混合比率を調整することにより、変化させることができ、これによって、下地上に第1の微粒子を並べるのに最も適した濡れ性を得ることが可能となる。例えば、SiO2から成る下地上に第1の微粒子のトルエン溶液をキャスティング法にて塗布し、第1の微粒子を含む溶液から成る薄膜を下地上に形成する場合、第1の微粒子のトルエン溶液にエタノールを或る程度混合したとき、溶液が最も下地上で広がる。
(A)支持体上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)全面に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層上に、チャネル形成領域と対向して形成されたゲート電極、
を挙げることができる。
(A)支持体上に形成されたゲート電極、
(B)ゲート電極及び支持体上に形成されたゲート絶縁層、
(C)ゲート絶縁層上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極とソース/ドレイン電極との間に位置するゲート絶縁層の部分の上に、ゲート電極と対向して形成されたチャネル形成領域、
を挙げることができる。
(A)支持体50上に形成されたソース/ドレイン電極54、
(B)ソース/ドレイン電極54とソース/ドレイン電極54との間に位置する支持体50の部分の上に形成されたチャネル形成領域53、
(C)全面に形成されたゲート絶縁層52、並びに、
(D)ゲート絶縁層52上に、チャネル形成領域53と対向して形成されたゲート電極51、
から成る。
(A)支持体50上に形成されたゲート電極51、
(B)ゲート電極51及び支持体50上に形成されたゲート絶縁層152、
(C)ゲート絶縁層152上に形成されたソース/ドレイン電極54、並びに、
(D)ソース/ドレイン電極54とソース/ドレイン電極54との間に位置するゲート絶縁層152の部分の上に、ゲート電極51と対向して形成されたチャネル形成領域53、
から成る。
・・・第1の微粒子=リンカー分子=第2の微粒子[半導体]=リンカー分子=第1の微粒子=リンカー分子=第2の微粒子[半導体]=リンカー分子=第1の微粒子・・・
といったネットワーク構造を得ることができる。
先ず、絶縁材料であるSiOXから成る下地構成微粒子42が略規則性をもって配列された下地層41を形成する。具体的には、シリカ(SiO2)ナノ粒子のコロイド溶液(溶媒:シクロヘキサン)を基体40の全面を覆うように滴下し、スピンコーターによって過剰の溶液及びナノ粒子を除去するといったスピンコート法に基づき、下地層41を形成することができる(図3の(A)参照)。尚、こうして得られた下地構成微粒子42が略規則性をもって配列された状態を、例えば、模式的に図11の(A)に示すが、下地構成微粒子42は、正三角形の頂点に位置するように密に、接触状態にて配列されている。
次いで、下地層41の上に、導体から成る第1の微粒子10を配列させる(図3の(B)参照)。
次いで、第2の微粒子[半導体]20に結合したリンカー分子30を第1の微粒子10に結合させる(図3の(C)参照)。そのために、先ず、リンカー分子30の他端が有する官能基YL(アミノ基)と結合した第2の微粒子[半導体]20を含む溶液を調製する。
・・・第1の微粒子10=リンカー分子30=第2の微粒子[半導体]20=リンカー分子30=第1の微粒子10=リンカー分子30=第2の微粒子[半導体]20=リンカー分子30=第1の微粒子10・・・
といったネットワーク構造を得ることができる(図12の(B)あるいは図13の(B)参照)。尚、図12の(B)、図13の(B)あるいは図14の(B)において、第1の微粒子10と第1の微粒子10との間に存在するリンカー分子、第2の微粒子、リンカー分子を線分で示す。図3の(C)に示す状態にあっては、第1の微粒子10、リンカー分子30、第2の微粒子[半導体]20の結合体の単一層によって導電路1が構築されている。
次に、必要に応じて、[工程−120]を所望の回数だけ繰り返す。こうして、第1の微粒子10、リンカー分子30、第2の微粒子[半導体]20とが3次元的に化学的に結合することで、ネットワーク状の導電路1が構築される。
・・・第1の微粒子10=リンカー分子30=第2の微粒子[導体]120=リンカー分子30=第1の微粒子10=リンカー分子30=第2の微粒子[導体]120=リンカー分子30=第1の微粒子10・・・
といったネットワーク構造を得ることができる。
先ず、実施例1の[工程−100]と同様にして、下地層41を形成した後、実施例1の[工程−110]と同様にして、下地層41の上に、導体から成る第1の微粒子10を配列させる。
次いで、第2の微粒子[導体]120に結合したリンカー分子30を第1の微粒子10に結合させる。そのために、先ず、リンカー分子30の他端が有する官能基YL(チオール基)と結合した第2の微粒子[導体]120を含む溶液を調製する。
・・・第1の微粒子10=リンカー分子30=第2の微粒子[導体]120=リンカー分子30=第1の微粒子10=リンカー分子30=第2の微粒子[導体]120=リンカー分子30=第1の微粒子10・・・
といったネットワーク構造を得ることができる。
次に、必要に応じて、[工程−210]を所望の回数だけ繰り返す。こうして、第1の微粒子10、リンカー分子30、第2の微粒子[導体]120とが3次元的に化学的に結合することで、ネットワーク状の導電路1が構築される。
・・・第1の微粒子10=リンカー分子130=第2の微粒子[半導体]20=リンカー分子130=第1の微粒子10=リンカー分子130=第2の微粒子[半導体]20=リンカー分子130=第1の微粒子10・・・
といったネットワーク構造を得ることができる。
・・・第1の微粒子10=リンカー分子130=第2の微粒子[導体]120=リンカー分子130=第1の微粒子10=リンカー分子130=第2の微粒子[導体]120=リンカー分子130=第1の微粒子10・・・
といったネットワーク構造を得ることができる。
(A)支持体50の上に形成されたソース/ドレイン電極54、
(B)ソース/ドレイン電極54とソース/ドレイン電極54との間に位置する支持体50の部分の上に形成されたチャネル形成領域53、
(C)全面に(より具体的には、ソース/ドレイン電極54の上及びチャネル形成領域53の上に)形成されたゲート絶縁層52、並びに、
(D)ゲート絶縁層52の上に、チャネル形成領域53と対向して形成されたゲート電極51、
から成る。
下地構成微粒子42の平均粒径 :20nm
第1の微粒子10の平均粒径 :10nm
第1の保護膜11の長軸方向の長さ: 2nm
下地構成微粒子42の平均粒径 :20nm
第1の微粒子10の平均粒径 :10nm
第1の保護膜11の長軸方向の長さ: 2nm
ソース/ドレイン電極を支持体上に形成し、
ソース/ドレイン電極の間の支持体上にチャネル形成領域を形成し、
次いで、ソース/ドレイン電極及びチャネル形成領域上にゲート絶縁層を形成した後、
ゲート絶縁層上にゲート電極を形成する、
各工程から成る。そして、実施例5にあっては、第1の微粒子を、支持体の表面と略平行な面内において2次元的に規則的に、且つ、充填状態にて配列する。
先ず、銅微粒子が含まれた銅ペーストをスクリーン印刷法にて支持体50上に印刷し、焼成することで、ソース/ドレイン電極54を形成することができる(図7の(A)参照)。
その後、少なくとも、ソース/ドレイン電極54とソース/ドレイン電極54との間に位置する支持体50の部分の上に(実施例5においては、ソース/ドレイン電極54とソース/ドレイン電極54との間の支持体50の部分の上に)、電気的絶縁材料であるSiOXから成る下地構成微粒子42が略規則性をもって配列された下地層41を形成する。具体的には、シリカ(SiO2)ナノ粒子のコロイド溶液(溶媒:シクロヘキサン)を支持体50の全面を覆うように滴下し、スピンコーターによって過剰の溶液及びナノ粒子を除去するといったスピンコート法に基づき、下地層41を形成することができる。
次に、下地層41の上に、実施例1、実施例2、実施例3あるいは実施例4にて説明した方法に基づき、導電路1を有するチャネル形成領域53を形成する(図7の(B)参照)。尚、図7〜図10にあっては、第1の微粒子、リンカー分子、第2の微粒子として、代表して、第1の微粒子10、リンカー分子30、第2の微粒子20を図示した。
その後、全面に(より具体的には、ソース/ドレイン電極54の上、及び、チャネル形成領域53の上)にゲート絶縁層52を形成する。具体的には、SiO2から成るゲート絶縁層52を、スパッタリング法に基づき全面に形成する。
次いで、銅微粒子が含まれた銅ペーストをスクリーン印刷法にてゲート絶縁層52の上に印刷し、焼成することで、ゲート電極51を形成することができる(図7の(C)参照)。
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極54の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極54に接続された配線(図示せず)が絶縁層上に形成された実施例5の電界効果型トランジスタを完成させることができる。
(A)支持体50の上に形成されたチャネル形成領域53、
(B)支持体50の上に形成されたチャネル形成領域53の延在部53A上に設けられたソース/ドレイン電極54、
(C)全面に(より具体的には、ソース/ドレイン電極54の上及びチャネル形成領域53の上に)形成されたゲート絶縁層52、並びに、
(D)ゲート絶縁層52の上に、チャネル形成領域53と対向して形成されたゲート電極51、
から成る。
支持体上にチャネル形成領域を構成するチャネル形成領域構成層を形成した後、
チャネル形成領域構成層上に、チャネル形成領域を挟むようにソース/ドレイン電極を形成し、次いで、
ソース/ドレイン電極及びチャネル形成領域上にゲート絶縁層を形成した後、
ゲート絶縁層上にゲート電極を形成する、
各工程から成る。そして、実施例6にあっても、第1の微粒子を、支持体の表面と略平行な面内において2次元的に規則的に、且つ、充填状態にて配列する。
先ず、実施例5の[工程−510]と同様にして、支持体50上に、電気的絶縁材料であるSiOXから成る下地構成微粒子42が略規則性をもって配列された下地層41を形成する。
その後、実施例5の[工程−520]と同様にして、下地層41の上に、実施例1、実施例2、実施例3あるいは実施例4にて説明した方法に基づき、導電路1を有するチャネル形成領域53、及び、その延在部53Aを形成する(図8の(A)参照)。
次いで、実施例5の[工程−500]と同様にして、ソース/ドレイン電極54を形成し(図8の(B)参照)、実施例5の[工程−530]と同様にして、全面にゲート絶縁層52を形成し、更には、実施例5の[工程−540]と同様にして、ゲート電極51の形成を行い(図8の(C)参照)、更には、実施例5の[工程−550]と同様にして、実施例6の半導体装置を完成させる。
(A)支持体50の上に形成されたゲート電極51、
(B)ゲート電極51の上及び支持体50の上に形成されたゲート絶縁層152、
(C)ゲート絶縁層152の上に形成されたソース/ドレイン電極54、並びに、
(D)ソース/ドレイン電極54とソース/ドレイン電極54との間に位置するゲート絶縁層152の部分の上に、ゲート電極51と対向して形成されたチャネル形成領域53、
から成る。
支持体上にゲート電極を形成した後、
全面にゲート絶縁層を形成し、次いで、
ゲート絶縁層上にソース/ドレイン電極を形成した後、
ソース/ドレイン電極とソース/ドレイン電極との間のゲート絶縁層の部分にチャネル形成領域を形成する、
各工程から成る。そして、実施例7にあっては、第1の微粒子を、ゲート絶縁層の表面と略平行な面内において2次元的に規則的に、且つ、充填状態にて配列する。
先ず、支持体50上にゲート電極51を形成する。具体的には、表面に形成されたSiO2から成る絶縁膜を備えたガラス基板から成る支持体50の上に、ゲート電極51を形成すべき部分が除去されたレジスト層(図示せず)を、リソグラフィ技術に基づき形成する。その後、密着層としてのチタン(Ti)層(図示せず)、及び、ゲート電極51としての金(Au)層を、順次、真空蒸着法にて全面に成膜し、その後、レジスト層を除去する。こうして、所謂リフトオフ法に基づき、ゲート電極51を得ることができる。
次に、ゲート電極51を含む支持体50上にゲート絶縁層152を形成する(図9の(A)参照)。具体的には、実施例5の[工程−530]と同様にして、SiO2から成る下層ゲート絶縁膜152Aをスパッタリング法に基づきゲート電極51及び支持体50上に形成した後、実施例5の[工程−510]と同様にして、ゲート電極51の上及び支持体50の上に、SiO2から成るゲート絶縁層構成微粒子152Bから成る微粒子層152Cを形成する。
次に、ゲート絶縁層152の上に金(Au)層から成るソース/ドレイン電極54を形成する(図9の(B)参照)。具体的には、ゲート絶縁層152上に、ソース/ドレイン電極54を形成すべき部分が除去されたレジスト層をリソグラフィ技術に基づき形成する。そして、[工程−700]と同様にして、レジスト層及びゲート絶縁層152上に、密着層としてのチタン(Ti)層(図示せず)、及び、ソース/ドレイン電極54としての金(Au)層を、順次、真空蒸着法にて成膜し、その後、レジスト層を除去する。こうして、所謂リフトオフ法に基づき、ソース/ドレイン電極54を得ることができる。
その後、実施例5の[工程−520]と同様にして、微粒子層152Cの上に、実施例1、実施例2、実施例3あるいは実施例4にて説明した方法に基づき、導電路1を有するチャネル形成領域53を形成する(図9の(C)参照)。
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極54の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極54に接続された配線(図示せず)が絶縁層上に形成された実施例7の半導体装置(電界効果型トランジスタ)を完成させることができる。
(A)支持体50の上に形成されたゲート電極51、
(B)ゲート電極51の上及び支持体50の上に形成されたゲート絶縁層152、
(C)ゲート絶縁層152の部分の上に、ゲート電極51と対向して形成されたチャネル形成領域53、並びに、
(D)チャネル形成領域53の延在部53A上に形成されたソース/ドレイン電極54、
から成る。
支持体上にゲート電極を形成した後、
全面にゲート絶縁層を形成し、次いで、
ゲート絶縁層上にチャネル形成領域及びその延在部を形成した後、
チャネル形成領域の延在部上にソース/ドレイン電極を形成する、
各工程から成る。そして、実施例8にあっても、第1の微粒子を、ゲート絶縁層の表面と略平行な面内において2次元的に規則的に、且つ、充填状態にて配列する。
先ず、支持体50上に、実施例7の[工程−700]と同様にしてゲート電極51を形成した後、実施例7の[工程−710]と同様にして、ゲート電極51の上及び支持体50の上に、ゲート絶縁層152(下層ゲート絶縁膜152A、並びに、SiO2から成るゲート絶縁層構成微粒子152Bから成る微粒子層152Cから構成されている)を形成する。その後、実施例5の[工程−520]と同様にして、ゲート絶縁層152の上に、実施例1、実施例2、実施例3あるいは実施例4にて説明した方法に基づき、導電路1を有するチャネル形成領域53を形成する(図10の(A)参照)。
その後、実施例7の[工程−720]と同様にして、ゲート絶縁層152の上にソース/ドレイン電極54を形成する(図10の(B)参照)。
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極54の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極54に接続された配線(図示せず)が絶縁層上に形成された実施例8の半導体装置(電界効果型トランジスタ)を完成させることができる。
Claims (15)
- (A)導体から成る第1の微粒子、
(B)第2の微粒子、並びに、
(C)第1の微粒子及び第2の微粒子と結合したリンカー分子、
から形成された導電路を有し、
該導電路の導電性は、該導電路を構成する第2の微粒子及びリンカー分子に加えられる電界によって制御されることを特徴とする半導体装置。 - 導電路に加えられる電界によって、第2の微粒子及びリンカー分子は導電性を示すことを特徴とする請求項1に記載の半導体装置。
- 第2の微粒子は、量子ドットとして振る舞うことを特徴とする請求項2に記載の半導体装置。
- 第2の微粒子は、半導体から成ることを特徴とする請求項3に記載の半導体装置。
- 第2の微粒子は、硫化カドミウム、セレン化カドミウム、テルル化カドミウム、ガリウム砒素、酸化チタン、又は、シリコンから成ることを特徴とする請求項4に記載の半導体装置。
- 第2の微粒子の平均粒径は、1nm乃至10nmであることを特徴とする請求項3に記載の半導体装置。
- 第2の微粒子は、クーロン・ブロッケード効果を有することを特徴とする請求項2に記載の半導体装置。
- 第2の微粒子は、金属若しくは合金から成ることを特徴とする請求項7に記載の半導体装置。
- 第2の微粒子は、金、銀、白金、銅、アルミニウム、パラジウム、クロム、ニッケル、又は、鉄から成り、あるいは、これらの金属から構成された合金から成ることを特徴とする請求項8に記載の半導体装置。
- 第2の微粒子の平均粒径は、2nm以下であることを特徴とする請求項7に記載の半導体装置。
- リンカー分子は、有機半導体分子から成ることを特徴とする請求項2に記載の半導体装置。
- リンカー分子は、導電性を有する線状の分子から成ることを特徴とする請求項2に記載の半導体装置。
- 第1の微粒子の平均粒径は、2nm乃至10nmであることを特徴とする請求項1に記載の半導体装置。
- 第1の微粒子は、金、銀、白金、銅、アルミニウム、パラジウム、クロム、ニッケル、又は、鉄から成り、あるいは、これらの金属から構成された合金から成ることを特徴とする請求項13に記載の半導体装置。
- チャネル形成領域、ソース/ドレイン電極、ゲート絶縁層及びゲート電極を有する電界効果型トランジスタから成り、
導電路によってチャネル形成領域が構成されており、
導電路の導電性は、ゲート電極に印加される電圧によって生成された電界によって制御されることを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005294634A JP4940618B2 (ja) | 2005-10-07 | 2005-10-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005294634A JP4940618B2 (ja) | 2005-10-07 | 2005-10-07 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007103829A JP2007103829A (ja) | 2007-04-19 |
JP2007103829A5 JP2007103829A5 (ja) | 2008-11-13 |
JP4940618B2 true JP4940618B2 (ja) | 2012-05-30 |
Family
ID=38030446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005294634A Expired - Fee Related JP4940618B2 (ja) | 2005-10-07 | 2005-10-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4940618B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4365872B2 (ja) | 2007-05-31 | 2009-11-18 | 株式会社東芝 | 乱数生成装置 |
US8361891B2 (en) * | 2008-12-11 | 2013-01-29 | Xerox Corporation | Processes for forming channels in thin-film transistors |
JP2011100779A (ja) * | 2009-11-04 | 2011-05-19 | V Technology Co Ltd | 半導体装置及びその製造方法 |
TW201438247A (zh) * | 2013-03-06 | 2014-10-01 | Sk Innovation Co Ltd | 具有一致圖案排列之奈米粒子的單電子電晶體及其製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349275A (ja) * | 1999-06-01 | 2000-12-15 | Nec Corp | 単一電子素子とその製造方法 |
US6888665B2 (en) * | 2001-08-09 | 2005-05-03 | North Carolina State University | Electronic devices and methods using moleculary-bridged metal nanoparticles |
EP1498456A4 (en) * | 2002-04-22 | 2009-06-10 | Konica Corp | ORGANIC SEMICONDUCTOR COMPOSITION, ORGANIC SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD THEREFOR |
JP4635410B2 (ja) * | 2002-07-02 | 2011-02-23 | ソニー株式会社 | 半導体装置及びその製造方法 |
JP4328561B2 (ja) * | 2003-05-30 | 2009-09-09 | キヤノン株式会社 | 有機半導体トランジスタ |
JP4834992B2 (ja) * | 2003-12-26 | 2011-12-14 | ソニー株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-10-07 JP JP2005294634A patent/JP4940618B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007103829A (ja) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1519418B1 (en) | Semiconductor device and method for manufacturing same | |
JP4586334B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
US8093109B2 (en) | Method for forming semiconductor thin film and method for manufacturing electronic device | |
US10096733B2 (en) | Methods for the preparation of colloidal nanocrystal dispersion | |
JP2007305839A (ja) | 配線および有機トランジスタとその製法 | |
JP4876520B2 (ja) | 不揮発性半導体メモリ及びその製造方法 | |
JP4834992B2 (ja) | 半導体装置の製造方法 | |
JP4940618B2 (ja) | 半導体装置 | |
JP4696520B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP5369516B2 (ja) | 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 | |
JP4639703B2 (ja) | 電子装置の製造方法、並びに、半導体装置の製造方法 | |
JP5510413B2 (ja) | 半導体装置及びその製造方法 | |
JP4967503B2 (ja) | 有機薄膜トランジスタ、有機薄膜トランジスタの形成方法 | |
JP2006108400A (ja) | 半導体装置 | |
KR20150060353A (ko) | 메모리 소자 및 이의 제조방법 | |
KR20150061194A (ko) | 메모리 소자 및 이의 제조방법 | |
KR20150065970A (ko) | 메모리 소자 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080929 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |