JP2007305839A - 配線および有機トランジスタとその製法 - Google Patents

配線および有機トランジスタとその製法 Download PDF

Info

Publication number
JP2007305839A
JP2007305839A JP2006133585A JP2006133585A JP2007305839A JP 2007305839 A JP2007305839 A JP 2007305839A JP 2006133585 A JP2006133585 A JP 2006133585A JP 2006133585 A JP2006133585 A JP 2006133585A JP 2007305839 A JP2007305839 A JP 2007305839A
Authority
JP
Japan
Prior art keywords
metal
metal atom
fine particle
electrode
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006133585A
Other languages
English (en)
Other versions
JP5127155B2 (ja
Inventor
Yuji Suwa
雄二 諏訪
Tomihiro Hashizume
富博 橋詰
Masashige Fujimori
正成 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006133585A priority Critical patent/JP5127155B2/ja
Priority to TW096105742A priority patent/TW200746488A/zh
Priority to KR1020070019398A priority patent/KR101287680B1/ko
Priority to CN200710084824A priority patent/CN100590862C/zh
Priority to US11/687,767 priority patent/US7872254B2/en
Priority to EP07005966A priority patent/EP1855331A3/en
Publication of JP2007305839A publication Critical patent/JP2007305839A/ja
Application granted granted Critical
Publication of JP5127155B2 publication Critical patent/JP5127155B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14Conductive material dispersed in non-conductive inorganic material
    • H01B1/16Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】塗布による安価な有機トランジスタを作成しようとするとき、安価な電極材料では半導体との接触抵抗が大きく、接触抵抗の小さい電極材料は高価であるという問題がある。これを解決するために、材料費も製造コストも安価に済み、且つ半導体との接触抵抗が小さい高性能な有機トランジスタ及びその製造方法を提供すること。
【解決手段】電極本体は主に安価な第1の金属で作成し、その表面を高価だが高性能な第2の金属の薄膜で覆う構造を作成する。この構造を安価に安定に得るために、第1の金属と第2の金属の合金において第2の金属が表面偏析しやすいという性質を利用する。
【選択図】図2

Description

本発明は塗布により作成する配線および有機FETおよびその製法に関する。
液晶や有機EL(Electro Luminescence)素子を用いた薄型表示装置では、画素を駆動する素子として、アモルファスシリコン、又は多結晶シリコンをチャネルに用いた薄膜トランジスタ(TFT)が使用されている。一方、有機ELを画素に使用した表示装置では、可塑性のある表示装置の実現や製造コスト低減の為、駆動回路に使用するTFTも有機物で形成することを目的とした研究が広くなされている。アモルファスシリコンや多結晶シリコンを用いたTFTは可塑性が無い為、これらを使用した表示装置も可塑性を持たせることが出来ない。また、製造プロセスに真空設備を使う為、製造コストも高くなる。TFTを有機物で形成することが可能であれば、可塑性のある表示装置が実現可能である。また、使用する有機物によっては印刷技術等の所謂ウェットプロセスによって製造可能であり、製造に真空設備の必要がなくなることから製造コストの低減も実現できる。
有機分子はモノマーやオリゴマーの様に分子量の小さい有機分子(低分子)と、ポリマーに分類される分子量の大きな有機分子(高分子)に大別される。有機分子でチャネルを形成したTFT(有機TFT)も、チャネルがどちらの分子で形成されるかにより2種類に大別できる。低分子をチャネルに使用する有機TFTは、有機分子の結晶性を良好に保つことが出来れば、チャネルを流れるキャリアの移動度をアモルファスシリコンと同程度まで上げられることが実証されており、有機TFTとして動作速度の速いTFTを得やすい特長を持つ。しかし、チャネルの形成には有機分子の真空蒸着が一般的に用いられる為、製造コストを下げにくい欠点を持つ。一方、高分子をチャネルに使用する有機TFTは、製造にウェットプロセスの適用が容易である為、製造コストを低減できる。しかし、チャネルを流れるキャリアの移動度は低分子をチャネルに使用する有機TFTに比べ、せいぜい1/10程度の大きさしか実現できておらず、TFTの性能が低いという欠点を持つ。
一般に、有機分子をチャネルに用いた場合、TFTの動作速度がシリコン系のTFTに比べ遅い、という課題がある。これはチャネルを流れるキャリアの移動度が小さいことが原因であり、チャネル内でのキャリアの散乱が大きな原因の一つであることが知られている。キャリアの散乱を低減する為、低分子ではチャネルを形成する結晶の結晶粒を大きくし、チャネル両端の電極間をキャリアが伝導する時に経由する結晶粒界の数を少なくすることが広く行なわれる。チャネルに単結晶を用いることは、粒界の影響を排除できる為、最も望ましい。高分子の場合、チャネルを流れるキャリアと平行方向に高分子をできる限り伸張させることにより、高分子内でのキャリア散乱を低減することが一般的である。
可塑性のある表示装置を実現するためには、画素を駆動する周辺回路も含めて可塑性を持つ必要がある。画素を駆動する回路に使用するTFTは10V・s/cm程度以上のキャリア移動度を有するものが要求されるが、現状でこの要求を満たすことが実証されている有機TFTは、分子量の小さな有機分子をチャネルに用いたTFTのみである。例えば、サイエンス誌、第303巻、第1644項(2004年)(Science, 303, 1644(2004))(非特許文献1)では、rubrene分子の単結晶をチャネルに用いた有機TFTで15(cm/V・s)のキャリア移動度が得られている。また、アプライドフィジクスレタース誌、第84巻、第3061項(2004年)(Applied Physics Letters, 84, 3061(2004))(非特許文献2)では、高純度化したペンタセン(pentacene)分子の単結晶に対し、室温で35(cm/V・s)のキャリア移動度が報告されている。しかし、こうした高い移動度は単結晶試料に対してのものであり、単結晶やTFT試料の作製に特別な注意を払って得られるものである。低分子をチャネルに用いる場合、より一般的には、真空蒸着により形成された有機分子の薄膜結晶を用いるが、この方法ではチャネルに単結晶を形成することは難しく、また、真空を使う為、コストや量産性の面で不利である。
このように有機TFTは、アプリケーション側から要求される性能と、生産面から要求されるコスト及び量産性を両立できないという課題を有する。即ち、TFTの性能を上げ易い低分子からなる有機TFTは製造に真空蒸着を用いることが一般的であり、製造面で不利である。一方、製造コストを抑え易い、高分子からなる有機TFTは、TFTの性能が著しく低く、限られた用途にしか適用することができない。
こうした課題を解決する手段として、低分子を溶媒に溶解し、塗布することによりチャネルの半導体層を形成する方法がある。低分子のTFTへの適用例として最も代表的な有機分子であるペンタセンについては、例えば、ジャーナルオブアプライドフィシクス誌、第79巻、第2136項(1996年)(Journal of Applied Physics, 79, 2136(1996))(非特許文献3)、あるいは、ジャーナルオブアメリカンケミカルソサイアティ誌、第124巻、第8812項、(2002)(Journal of American Chemical Society, 124, 8812(2002))(非特許文献4)では、ペンタセン分子の誘導体を合成し、溶媒に対する溶解性を上げた溶液を用いて薄膜を形成する技術について報告している。また、シンセティックメタルス誌,第153巻,第1項(2005年)(Synthetic Metals, 153, 1(2005))(非特許文献5)では、ペンタセン分子を直接溶媒に溶解して塗布により薄膜を形成する技術についての記述がある。更に前記の非特許文献2及びジャパニーズジャーナルオブアプライドフィジクス誌,第43巻,第2B号,第L315項(2004)(Japanese Journal of Applied Physics, 43, L315(2004))(非特許文献6)にもペンタセン分子を有機溶媒に溶解する手順についての記述がある。これらの技術により低分子有機薄膜を真空装置を使わずに塗布により成膜することが可能であり,要求される性能を低コストで実現できる可能性が開ける。
更に、有機FETを塗布により安価に製造するためには、有機半導体ばかりではなく、金属線による配線及び電極も塗布によって作成することが望ましい。そのためには金属を微粒子にし、有機物などで覆うことで溶媒への溶解性を持たせ、その様な微粒子が溶解した金属インクまたはペーストを印刷によって所定の場所に分配し、その後に所定の温度で処理をすることによって有機物を除去し、金属の配線や電極を形成するという方法がある。現在、銀や金のペーストで印刷によって配線を行う方法は確立されている。
サイエンス誌、第303巻、第1644項(2004年)(Science, 303, 1644(2004)) アプライドフィジクスレタース誌、第84巻、第3061項(2004年)(Applied Physics Letters, 84, 3061(2004)) ジャーナルオブアプライドフィシクス誌、第79巻、第2136項(1996年)(Journal of Applied Physics, 79, 2136(1996)) ジャーナルオブアメリカンケミカルソサイアティ誌、第124巻、第8812項、(2002)(Journal of American Chemical Society, 124, 8812(2002)). シンセティックメタルス誌,第153巻,第1項(2005年)(Synthetic Metals, 153, 1(2005)) ジャパニーズジャーナルオブアプライドフィジクス誌,第43巻,第2B号,第L315項(2004)(Japanese Journal of Applied Physics, 43, L315(2004))
半導体と金属の界面にはショットキー障壁が生じ、電流を流す際に接触抵抗として働くことが知られている。この障壁の大きさは、金属のフェルミ準位と半導体のキャリアがドープされるバンドの準位との相対的な位置関係に左右される。シリコンなどの無機半導体と比較して基本的に移動度が低い有機半導体では、電極との接触抵抗を小さくすることはより一層重要な課題である。
シリコンなどでは、このショットキーバリアの低減のために、金属との接触界面近傍の半導体中のドーパント濃度を制御して、半導体中の電子準位を金属のフェルミ準位に近づける方向にシフトするという方法が可能であった。このとき、ドーパント濃度の空間分布を制御するためには、イオン打ち込み法が使われる。しかし、有機半導体に対してイオン打ち込みをすると分子構造を壊してしまって回復できないのではないかという心配がある上に、この方法自身コストがかかる方法で、安価に製造できるところに利点のある塗布型有機トランジスタが、高価なものになってしまうという問題がある。
高移動度が得られる有機半導体の例として知られているペンタセンの場合、組み合わせる電極材料としては金が最も接触抵抗を小さく保てる材料であることがわかっている。しかし、金は材料として高価なので、FETの配線と電極全てを金で作成したらFETが高価なものになってしまう。一方、銅で作成すればコストは安く抑えられるが、ショットキー障壁が大きくて半導体との接触抵抗が大きくなってしまい、性能が十分に得られないという問題がある。
ペンタセン以外の有機半導体との組み合わせで考えた場合、どのような金属材料を電極として使えば最も接触抵抗が小さくなるかは、有機半導体材料によって異なるが、多くの有機材料の電子状態は価電子帯や伝導帯の位置で見る限りペンタセンに似た傾向があるため、最も適した金属材料もやはり金であるという可能性は少なくない。従って、ペンタセン以外の有機半導体を使用するとしても、塗布型有機FETを作成する場合は同様の問題、すなわち電極材料として、接触抵抗が小さいなどの性能、製造コスト、材料コスト、安定性(耐腐食性)等の複数の要求を同時に満たす金属材料が存在しない、という問題が発生し得る。
そこで本発明では、このように両立することが困難な要求を同時に満たし、十分な性能を持ちながら安価に製造できる、塗布型有機トランジスタ及びその製造方法を提供する。
本発明では、上記の課題を解決するために、電極材料として2種類の金属を使用する。例えばコストと性能という矛盾する2つの要求を満たすためには、コストが安いけれど性能が十分でない第1の金属材料と、十分な性能だが高価な第2の金属材料を組み合わせて使用する。デバイス全体に渡る配線は基本的に安価な第1の金属で行い、その配線の全ての表面または少なくとも有機半導体と接触する電極の界面に性能の高い高価な第2の金属の薄膜を配置する。こうすることで、配線及び電極のほとんどの部分は安価な材料で作成することができ、且つ性能面で重要な接触面を高性能な材料で作るため性能も十分に確保できる。
そのような構造を作成する方法自体も安価でなければならない。そのための一つの方法は、2種類の金属の合金から、表面偏析を利用して電極表面に第2の金属を析出させ、表面に第2の金属の薄膜を形成することである。ここで言う合金とは2種類の金属が溶け合って出来たもので、2種類の原子の配置は無秩序に分散しているものを考える。2種類の原子が特定の原子配列パターンを持った物質である必要は無い。
偏析を促すためには所定の温度で熱処理を行うが、それだけでなく同時に表面に第3の材料(主に金属以外のもの)を吸着させることで更に表面偏析を促す効果を高めることも可能である。また別の方法として、一旦、第1の金属だけで電極を形成した後に、表面に第2の金属薄膜を配置する方法もある。
第1の金属の材料は安価で塗布による電極形成などが行い易い物質である必要がある。できれば金属自体の抵抗率が低く耐腐食性も高いほうが良いが、必須ではない。具体的な材料の候補としては、Ag、Cu,Fe,Al,Niなどが考えられる。
有機半導体としてペンタセンまたはそれに類似した電子状態の物質を使用することを前提として考えると、第2の金属材料の具体的な候補には、電気陰性度が高いものほど接触抵抗を低くできる可能性があって良い。そのような点から考えると、Au、W、Pb、Pt、Rh,Pd,Ir,Ru,Os,Moなどの金属が有望である。この中で鉛(Pb)は材料としての価格も安く性能も期待できるので単独で電極とすることも可能だが、毒性のために取り扱いに注意が必要な点が問題である。
電極形成に表面偏析を利用するためには、第1の金属と第2の金属を組み合わせて使用したとき、第2の金属が表面に偏析するような物質の組み合わせでなければならない。上記のそれぞれの材料候補の中で、実際に望みどおりの表面偏析が起こることがわかっている組み合わせとしては、(CuとAu),(NiとAu),(NiとPd)という組み合わせがある。この中でも特に銅(Cu)と金(Au)の組み合わせは、銅が安価でシリコンデバイスでも使用されている材料である点、金とペンタセンとの接触抵抗が比較的低いことが実際に確かめられている点、金は耐腐食性という観点からも優れている点などから、非常に有望である。
本発明により、トランジスタの中の配線及び電極を安価に製造でき、且つ半導体との接触抵抗が低く、耐腐食性が高いという高性能なものとすることができる。塗布によって作成する有機トランジスタは安価に大量に作成できるところに最も重要な価値があるが、本発明はこの塗布の工程の中の一つとして組み込むことができるので、安価で高性能な有機トランジスタの作成に寄与することができる。
(実施例1)
実施例1では有機半導体としてペンタセンを使用し、金と銅の合金から電極を作成することによって性能と低コストを両立する有機トランジスタを実現する方法について説明する。
金はペンタセンとの接触抵抗が比較的小さく、ペンタセンとの組み合わせでは性能面で最も優れた電極材料であるが原料が高価であることが問題である。銅はペンタセンとの接触抵抗が比較的大きいのでその点ではあまり好ましくないが、原料が金と比べればはるかに安価である点、シリコンデバイスにおいても配線及び電極材料として使用されているという実績がある点などは好ましい点である。また、大気中でのデバイス構造の安定性・耐腐食性の観点からは、銅もそれほど不安定なわけではないが、金は化学反応が非常に起こりにくく安定であるという利点がある。この金と銅の両者の利点だけをうまく利用するために、主に銅(第1の金属)で出来た配線・電極の表面を、金(第2の金属)の薄膜が覆う構造を作成する。この構造を安価に作成するために、あらかじめ金と銅が混合した合金を用いて塗布による電極形成を行い、適切な温度で熱処理を行うことにより、金を表面偏析させる。
図1(a)は銅原子11と金原子12が不規則に分散した合金の微粒子の周りを有機物16で覆い溶媒に溶解できるようにした粒子の模式図である。金属微粒子を有機物で覆って溶解性を高めることは、金属のインクまたはペーストを作成するために通常用いられる方法である。合金の微粒子の中に不規則に分散している銅原子11と金原子12の比率についてみると、金原子12の数は銅原子11の数の20%から0.01%程度の量でばらついている。
金原子12の比率は小さければ小さいほど原材料の価格を安く抑えることができて良いが、小さすぎると電極を形成した後表面偏析をさせても表面に集まる金原子12の密度が十分でなくなり、接触抵抗の低減や耐腐食性の向上が十分に得られない。従って必要十分な性能が得られる範囲で出来るだけ金原子12の比率を低くすることが理想的である。その最適な比率は電極の体積と表面積の関係に依存する。体積が原子数nの3乗に比例するのに比べて表面積はnの2乗に比例するので、電極の体積が小さければ小さいほど、表面を覆うのに必要な金原子数の比率は大きくなる。ただし合金中に含まれる金原子を100%表面に偏析させることが可能とは限らないので、厳密にこの関係式が成り立つわけではなく、有機FETの具体的な構造とサイズによってその都度最適値は変化しうる。
図1(b)はこの合金の微粒子からなる金属インクを、例えば、ガラス、ポリイミドなどの基板20の上に塗布し、溶媒を蒸発させた後の状況の模式図である。微粒子を覆う有機物があるので、基板上の堆積物全体としては金属の塊にはなっていない。
図2(a)は、図1(b)の構造に対して50℃から300℃の間の所定の温度で1時間程度熱処理を行うことによって、有機分子を焼いて取り除き金属だけを残した状態の断面の模式図である。銅原子11と金原子12は不規則に分布している。ただし、これは有機物16の有機分子の除去だけが行われ、後述の金原子12の表面偏析がまだ起こっていないと仮定した場合の断面の模式図で、一つの熱処理でその2つが同時進行した場合には図2(a)の様な状態を経由するとは限らない。
図2(b)は上記の熱処理よりも、やや高温で熱処理を行って金原子を表面偏析させ、表面が金原子12の1原子層で覆われた場合の断面の模式図である。1原子層で表面を覆ってもまだ金原子が余る場合には、図2(b)のように内部に不規則に分布するかもしれないし、表面に部分的に積層するかもしれない。これは第1の金属と第2の金属がどのような種類の組み合わせであるかによっても変わる。
表面に形成する金薄膜の厚さは、表面第1層の銅原子が全て金原子で置き換わった場合を1原子層として、0.5原子層〜5原子層程度あれば良い。銅電極のショットキーバリアによる接触抵抗を低減するためには、銅のフェルミ準位でなく金のフェルミ準位とペンタセンが接続する構造になることが必要で、そのためには界面の金原子層はバルクの金に近いフェルミ準位を持つ必要があり、金薄膜はある程度厚みがあった方が良い。金属内の電子状態の遮蔽長が短いことなどから考えると、金薄膜の厚さは5原子層ぐらいあればかなり良いと考えられるが、それより薄くても効果はある。
表面偏析を利用して表面に金薄膜を形成する場合、1原子層の薄膜は出来やすいが、それ以上の厚みの薄膜が出来るかどうかは2種類の金属の組み合わせ次第である。コストの観点からは出来るだけ薄い層で性能が発揮できる方が良く、0.5原子層(表面第1層の金原子数と銅原子数が同数)程度でもある程度性能向上(接触抵抗低減)は期待できるので、作成すべき金薄膜の厚さの最低限度はこの程度である。
なお、金属インクの金属微粒子の周りの有機分子を取り除くための熱処理の温度が表面偏析を促すための熱処理の温度よりも低い場合は、まず有機分子を取り除いて図2(a)のような状態を作り、その後に表面偏析を起こさせて図2(b)のような構造に変化させることが可能だが、有機分子を取り除くのに必要な熱処理の方が高温の場合は、図2(a)のような状態を経由することはなく、同時に表面偏析が起こって図2(b)のような状態が直接得られる。また、図2(a)の状態を経由しなければならない理由はないので、2つの熱処理のうちどちらがより高温だったとしても、高温な方の温度で処理を行えば、熱処理は1回で済むので都合が良い。
図2(c)は上記の金薄膜を持つ電極上にペンタセン結晶30を形成させた構造の断面の模式図である。表面に金薄膜が形成された銅電極の上にペンタセン結晶30が乗った構造であり、ペンタセン結晶30と接触しているのは金薄膜なので、単純な銅電極よりも接触抵抗が低減される。
図3(a)−(c)に具体的なFET構造を作成する手順の例を示す。まず図3(a)に示すように、基板20上にゲート電極13とそれを覆う形の絶縁体層21を形成する。ゲート電極13は半導体とは直接接触しないので、接触抵抗低減のための本発明の方法を適用する必要はない。ただし、本発明の方法は安価な材料コストで耐腐食性をも向上させるのであるから、ゲート電極13を本発明の方法によって形成しても構わない。
次に、絶縁体層21の上に、図2(a)に示したように、銅原子11と金原子12が不規則に分散した合金の微粒子の周りを有機物16で覆った合金の微粒子からなる金属インクを塗布にしてソース電極14及びドレイン電極15を形成する。ソース電極14及びドレイン電極15の中で銅原子11と金原子12は不規則に分布している状態である。
次に熱処理を行って金原子を表面偏析させ、図3(b)に示すように、ソース電極14及びドレイン電極15の表面を金原子12が覆う構造を作成する。この様な構造の場合は、ソース電極14及びドレイン電極15は平面上に凸型に盛り上がった構造となるが、金原子12は表面全体を覆うように偏析する。ここで、塗布された合金の金属インクを熱処理する際に、合金の微粒子を覆う有機分子の除去と金原子12の表面偏析が同時に進行した場合には、図3(a)の構造は経由しなくても構わない。
最後にペンタセン30を塗布し、溶媒を蒸発させることによって結晶化させ、図3(c)のようなFET構造を完成させる。デバイス全体としては、FETでない配線部分にはペンタセン30(有機半導体)を塗布しない部分もある。この場合、そのような露出した部分の配線も本発明の方法で作成されていれば、露出した部分の配線も、表面が金で覆われているので耐腐食性が良いという利点がある。
図4(a)−(c)に、本発明のFET構造を利用して液晶ディスプレイ用の駆動回路を作成する例を平面図で示す。まず図4(a)のように基板上にゲート電極13のパターンを作成する。次に絶縁体層を塗布し、このパターン全体を覆う。図4ではわかりやすさのためにこの絶縁体層は図示しない。この状態は図3(a)において基板20、ゲート電極13、絶縁体層21までを形成した状態に対応する。図4(a)は画素18がR,GおよびBの3要素からなるものとされ、ゲート電極13も、これに対応して、131R,131Gおよび131Bとされる。各ゲート電極131R,131Gおよび131Bは配線17により接続される。画素18も同様であるが、図が煩雑になるので、参照符号は配線17およびゲート電極132Bのみにとどめた。
次に図4(b)に示すようなパターンで、金属インクの塗布と熱処理によってソース電極14,14および14、および、ドレイン電極151R,151Gおよび151Bを形成する。ここで、ソース電極14,14および14は各画素18,18,---に共通に設け、ドレイン電極151R,151Gおよび151Bは各画素18,18,---に独立に設ける。この状態は図3(b)に対応する。
最後に、図4(c)に示すように、FET構造となるべき部分にペンタセン30を塗布し、結晶化させる。ここで、ペンタセン30は共通のソース電極14,14および14と、これに対応する各画素の独立のドレイン電極151R,151Gおよび151Bを、各画素の独立の各ゲート電極131R,131Gおよび131Bをまたぐ形で接続するものである。このペンタセンを塗った部分の断面構造が図3(c)に対応する。
ここに更に液晶層と透明電極を重ね合わせる。
配線17,17,---を走査線として、順次、所定の周期で各ゲート電極131R,131Gおよび131Bに電圧を印加し、各画素18,18,---を順次活性化するとともに、共通のソース電極14,14および14に走査線に対応した電圧を与え、各ゲート電極13の個々の四角い領域に溜まる電荷を制御することにより、液晶ディスプレイの画素のオン、オフを制御することが可能となる。
(実施例2)
実施例2では、金属インクを塗布して電極を作成する際に合金の微粒子から成るインクを使用するのではなく、第1の金属のインクと第2の金属のインクをそれぞれ用意して、その2つのインクを混合してから塗布することにより、最終的に合金のインクを使ったのと同様の電極構造を作成する。実施例1と同様、金原子12と銅原子11を例にして説明する。
図5(a)は金原子12を有機分子16で覆った微粒子を模式的に示す図である。図5(b)は銅原子11を有機分子16で覆った微粒子を模式的に示す図である。ここで、金原子12を有機分子16で覆った微粒子を溶媒に溶かした金のインクと、銅原子11を有機分子16で覆った微粒子を溶媒に溶かした銅のインクを混合する。ここで、金の微粒子と銅の微粒子を覆う有機分子は同じものとしたが、これは、それぞれ別の種類のものでも構わない。しかし、両方の微粒子が溶解することの出来る共通した溶媒が必要である。また、両者を混合した際には、相分離すること無く適度な分散が保たれるものでなければならない。2種類の金属インクを混合する際に、それぞれのインク量を調節することは容易であり、最終的な電極構造に必要な金属材料の比率をここで与えればよい。
図5(c)は、上述した混合したインクを基板20に塗布し、溶媒を蒸発させた状態を模式的に示す図である。図1(b)と対照して分るように、実施例1が、それぞれの微粒子に銅原子11、金原子12が混在していたのに対して、実施例2では、それぞれの微粒子が銅原子11、金原子12のみからなるものである点において異なる。したがって、実施例2では、2種類の金属インクを混合する際に、それぞれのインク量を調節して電極構造に必要な金属材料の比率を決めることになる。
有機分子を除去するための熱処理の際には、金属原子は十分に拡散して混じりあうことが期待できるため、この熱処理によって図2(a)または図2(b)と同様の構造を得ることができる。その後は実施例1と同様の方法により、有機トランジスタを作成する。
(実施例3)
実施例3では、第1の金属と第2の金属が混合した電極で第2の金属の表面偏析を促す方法として、熱処理を行うだけでなく電極表面に第3の物質を吸着させることによって、より一層表面偏析を効率的に行わせる。
図6(a)は、図2(a)と同じであるが、金属インクの有機分子除去のための熱処理だけでは第2の金属の表面偏析が起こらず、第1の金属と第2の金属が不規則に分散したままとなっている状態の電極の断面を示す模式図である。
図6(b)は、図6(a)に示す電極の表面に、第3の物質40を吸着させた状態の電極の断面を示す模式図である。表面に異物が吸着すると、表面の電子状態が変化し、原子配置が変化したり表面の原子にかかる力が変化したりする。その変化の内容は電極の材料(第1の金属及び第2の金属)と吸着した第3の物質40の組み合わせ、及び表面の構造(結晶の方位など)によってさまざまに異なる。
第3の物質40に必要な性質は、まず、目的の電極の表面に吸着して第2の金属の表面偏析を促すことができるということである。物質が表面に吸着することによって引き起こされる表面付近の原子配置の変化と電子状態の変化は、第2の金属の表面偏析を促す方向に働くこともあれば、その逆に働くこともある。促す方向の例として例えばフィジカルレビューレターズ誌、第90巻、第156101ページでは、水素吸着によって半導体中のドーパント原子が表面偏析することが観測されていることが紹介されている。このように、表面偏析を促す効果を及ぼす吸着物は珍しくはない。
第3の物質40として、もう一つ重要な性質は、第2の金属の表面偏析が完了した後、容易に表面から除去できるか、あるいは、そのままそこに残しておいて有機半導体と電極の界面に存在することになっても接触抵抗の増大につながらない材料であることである。例えば、水素原子やハロゲンの原子であれば表面偏析を促した後、ある程度の熱処理で表面から除去することができるので、このような目的に使用することが可能である。表面から除去せずに残して使用する物質の場合には、接触抵抗が増大しないだけでなく、積極的に接触抵抗を低減するような物質であれば、より好ましい。
第3の物質40に、更に望まれる性質は、まず材料が安価であることである。また、第3の物質を使用することによる余分な工程ができるだけ単純で、製造コストがあまり増大しないことである。
これらの要求を満たす材料として、分子材料による自己組織化単分子膜がある。自己組織化単分子膜は、材料となる分子を溶媒に溶かして塗布するだけで一定の面密度で自己組織的に配列して電極表面に吸着するので、塗布による有機トランジスタ作成の一連の工程の中の一つの塗布工程として実施することが可能で、原子サイズの位置あわせも必要がなく、材料費も安い。また、フィジカルレビューB誌、第54巻、第14321ページに提案されているように、分子材料の選択によっては電極と有機半導体の間のショットキーバリアを低減し、従って接触抵抗を低減する働きを持たせることが可能である。自己組織化単分子膜の材料となる分子としては、例えばエタンチオールやプロパンチオール、ブタンチオールなどのアルキルチオール類が考えられる。
図6(b)は、図6(a)に示す基板20の上に形成した合金の電極の上に、塗布によって単分子膜40を作成し、適切な温度(50℃から200℃)で熱処理をすることにより、第2の金属を表面偏析させた状態の断面を示す模式図である。単分子膜40を付加しない場合よりも容易に表面偏析を促すことができる。このとき、単分子膜40を形成する分子材料には、電極と有機半導体の界面にあってショットキー障壁を低減する性質を持ち、且つ、第2の金属の表面偏析を促す性質を持つものをあらかじめ選定して用いる。
図6(c)は、単分子膜40を残したまま、その上に重ねて有機半導体30を積んで有機半導体を形成した状態の断面を示す模式図である。このとき、第2の金属の薄膜と単分子膜の2つの効果により電極と有機半導体の接触抵抗は低減される。
電極と半導体の界面がこのような構造になるようにして、後は実施例1と同様の方法によって有機トランジスタを作成する。
(実施例4)
実施例4では、電極表面を覆う金属薄膜を表面偏析によって作成するのではなく、第1の金属で電極を形成した後に第2の金属の薄層を形成する。ここでも、銅原子11と金原子12を例にして説明する。
図7(a)は、基板20の上に銅原子11のみによる電極を作成した状態の断面を示す模式図である。これはどのような方法で作成しても良いが、銅原子11のみによる銅のインクを塗布し熱処理を行うのが安価で効率の良い方法である。
図7(b)は、銅原子11のみによる電極の上に金原子12のみによるインクを塗布した状態の断面を示す模式図である。この状態から、その後に、金原子12の微粒子の周囲の有機物16を除去するための熱処理を行う。
この熱処理の際には、金属原子は拡散運動をするので、金原子12と銅原子11はある程度混ざり合う可能性があるが、金原子12にとっては表面が安定な位置なので、最初から表面にあった金原子12が全て銅電極内部に拡散してしまうことはなく、一定量は表面に残って金の薄膜を形成する。この熱処理時の金原子の拡散により、微粒子だった金が表面上に薄く広がり、薄膜を形成することができる。
図7(c)は、実施例4により電極表面を覆う金属薄膜構造を形成した最終的な構造を示す模式的な断面図である。
実施例4の手順では、一旦、電極を作成した後に、もう一度金属薄膜を形成するという作業が必要なので工程の数は増えるが、金原子12と銅原子11が均一に分散した合金から熱処理をスタートして金原子12を表面偏析させるよりも、金原子12を最初から表面上に置いて熱処理をスタートさせるので、金原子12の移動距離が短く、効率良く薄膜の金層を形成できる。
また、金原子と銅原子の組み合わせとは異なる金属原子の組み合わせとする場合、第2の金属原子の表面偏析が起こりにくい組み合わせだった場合でも、第2の金属原子を最初から表面に配置して電極を形成するので、第2の金属原子の薄膜が表面を覆う構造を作成できるという利点がある。ただしそのような金属の組み合わせの場合には、熱処理の温度と時間に注意をして、金属原子の拡散が大きくなり過ぎないようにしなければならない。
このような電極の作成方法により、後は実施例1と同様の方法によって有機トランジスタを作成する。
(実施例5)
実施例5では、電極表面を覆う金属薄膜を、電極本体となる1種類目の金属を塗布した後、続けて薄膜となる第2の金属を塗布し、その後に熱処理を施すという手順で作成する。ここでも、銅原子11と金原子12を例として説明する。
図8(a)は基板20の上に銅原子11の微粒子を含むインクを塗布して溶媒を蒸発させた状態を示す模式的な図である。
図8(b)は、図8(a)に示す銅原子11の微粒子の層の上に金原子12の微粒子を含むインクを塗布し、溶媒を蒸発させた状態示す模式的な図である。このとき、実施例2で説明したと同様に、銅原子11の微粒子を含むインクの量に対する金原子12の微粒子を含むインクの量は、最終的な電極構造で必要な銅及び金の量におおよそ比例するようにする。この後、熱処理を行うことによって銅の微粒子及び金の微粒子の周囲の有機物16を除去する。
図8(c)は、実施例5によって形成される電極構造を示す模式的な図である。
実施例5では、実施例4で説明した、一旦熱処理をして銅の電極を形成してから金を塗布し再び熱処理する方法と比較して、熱処理が1回だけですむので、工程の数が少なくてすむという利点がある。金のインクと銅のインクを完全に混ぜてしまってから塗布する方法と比較すると、塗布する工程が2段階必要な分だけ複雑だが、銅原子11及び金原子12が熱処理によって拡散をスタートする時の最初の位置が最終的に到達すべき位置に近いので、その分だけ最終的な電極構造の形成が効率的に行える。また、第2の金属の薄膜が覆うのは電極表面だけで十分で、配線全体に対しては必要がないという場合、第2の金属インクを塗布するときに塗布する場所を電極の場所だけに限定することができるので、高価な材料をより一層節約することができる。
また、第1の金属と第2の金属の組み合わせが、表面偏析を起こさない組み合わせであった場合でも、あらかじめ第2の金属を表面付近に配置してから熱処理を行うので、この方法で第2の金属が表面に分布する電極を作ることができる。ただし、そのように表面偏析が無い場合には、実施例4と比較すると2種類の金属の混ざり方が大きく、効率は悪くなる。
このような電極の作成方法により、後は実施例1と同様の方法によって有機トランジスタを作成する。
(a)は銅原子11と金原子12が不規則に分散した合金の微粒子の周りを有機物16で覆い溶媒に溶解できるようにした粒子の模式図、(b)はこの合金の微粒子からなる金属インクを、基板の上に塗布し、溶媒を蒸発させた後の状況の模式図である。 (a)は、図1(b)の構造に対して50℃から300℃の間の所定の温度で1時間程度熱処理を行うことによって、有機分子を焼いて取り除き金属だけを残した状態の断面の模式図、(b)は、図2(a)の熱処理よりも、やや高温で熱処理を行って金原子を表面偏析させ、表面が金原子12の1原子層で覆われた場合の断面の模式図、(c)は、図2(b)の金薄膜を持つ電極上にペンタセン結晶を形成させた構造の断面の模式図である。 (a)はFET構造のソース及びドレインを合金の塗布によって形成した状態の断面の模式図、(b)は熱処理を行ってソースおよびドレイン内部の金原子を表面偏析させた状態の断面の模式図、(c)は有機半導体を載せて完成したFET構造の断面の模式図である。 (a)は本発明のFET構造を利用して液晶ディスプレイ用の駆動回路を作成するために基板上にゲート電極のパターンを作成した状態の模式図、(b)は、図4(a)のパターンに対応させて、ソース電極、ドレイン電極を作成した状態の模式図、(c)はFET構造となるべき部分にペンタセンを塗布し、結晶化させた状態の模式図である。 (a)は金原子を含む微粒子のインクの模式図、(b)は銅原子を含む微粒子のインクの模式図、(c)は金原子を含む微粒子のインク及び銅原子を含む微粒子のインクを混合して塗布し、溶媒を蒸発させたあとの状態の断面の模式図である。 (a)は金原子と銅原子が混合した電極の断面の模式図、(b)は単分子層を吸着させ、熱処理を行うことによって金原子を表面偏析させた状態の断面の模式図、(c)は単分子層の上に更に有機半導体を乗せた構造の断面の模式図である。 (a)は基板上の銅原子の電極の断面の模式図、(b)は銅原子の電極に金原子を含む微粒子のインクを塗布して溶媒を蒸発させた状態の断面の模式図、(c)は熱処理を行って銅原子の電極の表面に金原子の薄膜を形成した状態の断面の模式図である。 (a)は基板上に銅原子を含む微粒子のインクを塗布して溶媒を蒸発させた状態の模式図、(b)は更に金原子を含む微粒子のインクを塗布して溶媒を蒸発させた状態の模式図、(c)は熱処理を行って銅原子の電極とその表面の金原子の薄膜を形成した状態の断面の模式図である。
符号の説明
11…銅原子,12…金原子、16…溶解性を高めるための有機物、20…基板,30…有機半導体,13…ゲート電極,14…ソース,15…ドレイン、21…絶縁体、40…単分子膜。

Claims (11)

  1. 絶縁層上に設けられた電気配線であって、
    前記電気配線の本体が第1の金属からなり、その表面を厚さ0.5原子層から5原子層の第2の金属の薄膜が覆う構造を持つことを特徴とする電気配線。
  2. 上記第1の金属がAg、Cu,Fe,Al,Niのいずれかであり、上記第2の金属がAu、W、Pb、Pt、Rh,Pd,Ir,Ru,Os,Moのいずれかであり、前記第1の金属と第2の金属を組み合わせたとき、第2の金属が表面に偏析する組み合わせとされた請求項1記載の電気配線。
  3. 基板、該基板上に設けられたゲート電極、該ゲート電極を覆う形で設けられた絶縁層、該絶縁層上で前記ゲート電極を挟む形に設けられたソース電極及びドレイン電極および当該ソース電極及びドレイン電極を覆う形で設けられた有機半導体よりなる有機トランジスタであって、
    前記ソース電極及びドレイン電極の本体が第1の金属からなり、当該本体の表面を厚さ0.5原子層から5原子層の第2の金属の薄膜が覆う構造を持つことを特徴とする有機トランジスタ。
  4. 上記第1の金属がAg、Cu,Fe,Al,Niのいずれかであり、上記第2の金属がAu、W、Pb、Pt、Rh,Pd,Ir,Ru,Os,Moのいずれかであり、前記第1の金属と第2の金属を組み合わせたとき、第2の金属が表面に偏析する組み合わせとされた請求項3記載の有機トランジスタ。
  5. 前記ソース電極及びドレイン電極の本体が第1の金属からなり、その表面を厚さ0.5原子層から5原子層の第2の金属の薄膜が覆う構造を持つとともに、前記ソース電極及びドレイン電極の外表面と前記有機半導体との接触部に自己組織化単分子膜が介在している請求項3記載の有機トランジスタ。
  6. 基板を準備する工程と、
    前記基板上にゲート電極を形成する工程と、
    前記ゲート電極を覆う形で絶縁層を形成する工程と、
    前記絶縁層上で前記ゲート電極を挟む形でソース電極及びドレイン電極を形成する工程と、
    前記ソース電極及びドレイン電極を覆う形で有機半導体を形成する工程と、
    よりなる有機トランジスタの作成方法であって、
    前記ソース電極及びドレイン電極を形成する領域に第1の金属原子と第2の金属原子とを所定の比率で包含させるとともに所定の有機物で微粒子とした微粒子インクを塗布する工程と、
    前記ソース電極及びドレイン電極を形成する領域を50℃から300℃の間の所定の温度で所定の時間熱処理を行い、前記微粒子インク中の有機物を除去すると同時に、前記第2の金属原子を第1の金属原子の表面に厚さ0.5原子層から5原子層の厚さで偏析させる工程と、
    よりなることを特徴とする有機トランジスタの作成方法。
  7. 前記第1の金属原子と第2の金属原子の処理の工程が以下の工程に変更された請求項6記載の有機トランジスタの作成方法:
    前記第1の金属原子と第2の金属原子とが所定の比率で包含されるとともに所定の有機物で微粒子とされた微粒子インクに代えて、前記第1の金属原子を所定の有機物で微粒子とした微粒子インクを前記ソース電極及びドレイン電極を形成する領域に塗布する工程と、
    前記ソース電極及びドレイン電極を形成する領域を50℃から300℃の間の所定の温度で所定の時間熱処理を行い、前記微粒子インク中の有機物を除去する工程と、
    前記有機物の除去の工程後に、前記ソース電極及びドレイン電極を形成する領域に前記第2の金属原子を所定の有機物で微粒子とした微粒子インクを塗布する工程と、
    前記ソース電極及びドレイン電極を形成する領域を50℃から300℃の間の所定の温度で所定の時間熱処理を行い、前記微粒子インク中の有機物を除去すると同時に、前記第2の金属原子による薄膜を第1の金属原子の表面に形成させる工程。
  8. 前記第1の金属原子と第2の金属原子の処理の工程が以下の工程に変更された請求項6記載の有機トランジスタの作成方法:
    前記第1の金属原子と第2の金属原子とが所定の比率で包含されるとともに所定の有機物で微粒子とされた微粒子インクに代えて、前記第1の金属原子を所定の有機物で微粒子とした微粒子インクを前記ソース電極及びドレイン電極を形成する領域に塗布する工程と、
    前記第1の金属原子を所定の有機物で微粒子とした微粒子インクが塗布された前記ソース電極及びドレイン電極を形成する領域に、前記第2の金属原子を所定の有機物で微粒子とした微粒子インクを塗布する工程と、
    前記ソース電極及びドレイン電極を形成する領域を50℃から300℃の間の所定の温度で所定の時間熱処理を行い、前記それぞれの微粒子インク中の有機物を除去すると同時に、前記第2の金属原子による薄膜を第1の金属原子の表面に形成させる工程。
  9. 基板を準備する工程と、
    前記基板上にゲート電極を形成する工程と、
    前記ゲート電極を覆う形で絶縁層を形成する工程と、
    前記絶縁層上で前記ゲート電極を挟む形でソース電極及びドレイン電極を形成する工程と、
    前記ソース電極及びドレイン電極の外表面に自己組織化単分子膜を形成する工程と、
    前記自己組織化単分子膜のソース電極及びドレイン電極に対応する領域を覆う形で有機半導体を形成する工程と、
    よりなる有機トランジスタの作成方法であって、
    前記ソース電極及びドレイン電極を形成する領域に第1の金属原子と第2の金属原子とを所定の比率で包含させるとともに所定の有機物で微粒子とした微粒子インクを塗布する工程と、
    前記ソース電極及びドレイン電極を形成する領域を50℃から300℃の間の所定の温度で所定の時間熱処理を行い、前記微粒子インク中の有機物を除去する工程と、
    前記熱処理後に前記ソース電極及びドレイン電極の表面に、塗布によって自己組織化単分子膜を形成する工程と、
    前記ソース電極及びドレイン電極の表面に形成された自己組織化単分子膜を50℃から200℃の間の所定の温度で所定の時間熱処理を行い、前記第2の金属原子を第1の金属原子の表面に厚さ0.5原子層から5原子層の厚さで偏析させる工程と、
    よりなることを特徴とする有機トランジスタの作成方法。
  10. 前記第1の金属原子と第2の金属原子の処理の工程が以下の工程に変更された請求項9記載の有機トランジスタの作成方法:
    前記第1の金属原子と第2の金属原子とが所定の比率で包含されるとともに所定の有機物で微粒子とされた微粒子インクに代えて、前記第1の金属原子を所定の有機物で微粒子とした微粒子インクを前記ソース電極及びドレイン電極を形成する領域に塗布する工程と、
    前記ソース電極及びドレイン電極を形成する領域を50℃から300℃の間の所定の温度で所定の時間熱処理を行い、前記微粒子インク中の有機物を除去する工程と、
    前記有機物の除去の工程後に、前記ソース電極及びドレイン電極を形成する領域に前記第2の金属原子を所定の有機物で微粒子とした微粒子インクを塗布する工程と、
    前記ソース電極及びドレイン電極を形成する領域を50℃から300℃の間の所定の温度で所定の時間熱処理を行い、前記微粒子インク中の有機物を除去すると同時に、前記第2の金属原子による薄膜を第1の金属原子の表面に形成させる工程。
  11. 前記第1の金属原子と第2の金属原子の処理の工程が以下の工程に変更された請求項9記載の有機トランジスタの作成方法:
    前記第1の金属原子と第2の金属原子とが所定の比率で包含されるとともに所定の有機物で微粒子とされた微粒子インクに代えて、前記第1の金属原子を所定の有機物で微粒子とした微粒子インクを前記ソース電極及びドレイン電極を形成する領域に塗布する工程と、
    前記第1の金属原子を所定の有機物で微粒子とした微粒子インクが塗布された前記ソース電極及びドレイン電極を形成する領域に、前記第2の金属原子を所定の有機物で微粒子とした微粒子インクを塗布する工程と、
    前記ソース電極及びドレイン電極を形成する領域を50℃から300℃の間の所定の温度で所定の時間熱処理を行い、前記それぞれの微粒子インク中の有機物を除去すると同時に、前記第2の金属原子による薄膜を第1の金属原子の表面に形成させる工程。
JP2006133585A 2006-05-12 2006-05-12 配線および有機トランジスタとその製法 Expired - Fee Related JP5127155B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006133585A JP5127155B2 (ja) 2006-05-12 2006-05-12 配線および有機トランジスタとその製法
TW096105742A TW200746488A (en) 2006-05-12 2007-02-15 Wiring and organic transistor and manufacturing method thereof
KR1020070019398A KR101287680B1 (ko) 2006-05-12 2007-02-27 배선 및 유기 트랜지스터와 그 제법
CN200710084824A CN100590862C (zh) 2006-05-12 2007-02-27 配线和有机晶体管及其制造方法
US11/687,767 US7872254B2 (en) 2006-05-12 2007-03-19 Wiring and organic transistor, and manufacturing method thereof
EP07005966A EP1855331A3 (en) 2006-05-12 2007-03-22 Wiring and organic transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006133585A JP5127155B2 (ja) 2006-05-12 2006-05-12 配線および有機トランジスタとその製法

Publications (2)

Publication Number Publication Date
JP2007305839A true JP2007305839A (ja) 2007-11-22
JP5127155B2 JP5127155B2 (ja) 2013-01-23

Family

ID=38043026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006133585A Expired - Fee Related JP5127155B2 (ja) 2006-05-12 2006-05-12 配線および有機トランジスタとその製法

Country Status (6)

Country Link
US (1) US7872254B2 (ja)
EP (1) EP1855331A3 (ja)
JP (1) JP5127155B2 (ja)
KR (1) KR101287680B1 (ja)
CN (1) CN100590862C (ja)
TW (1) TW200746488A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152335A (ja) * 2007-12-20 2009-07-09 Hitachi Ltd 半導体装置及びその製造方法
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
JP2012216564A (ja) * 2011-03-31 2012-11-08 Dainippon Printing Co Ltd 有機半導体素子およびその製造方法
WO2015098192A1 (ja) * 2013-12-27 2015-07-02 シャープ株式会社 半導体装置及び表示装置
WO2015102110A1 (ja) * 2014-01-06 2015-07-09 コニカミノルタ株式会社 機能材料の積層方法及び機能材料積層体
WO2017187885A1 (ja) * 2016-04-26 2017-11-02 国立大学法人東北大学 有機素子用電極及び有機素子

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5151122B2 (ja) * 2006-11-22 2013-02-27 ソニー株式会社 電極被覆材料、電極構造体、及び、半導体装置
US20080311738A1 (en) * 2007-06-18 2008-12-18 Lakshmi Supriya Method of forming an interconnect joint
US9099568B2 (en) * 2013-03-14 2015-08-04 Nthdegree Technologies Worldwide Inc. Three-terminal printed devices interconnected as circuits
JP2015179726A (ja) * 2014-03-19 2015-10-08 ソニー株式会社 膜および膜構造体
US20180149609A1 (en) * 2016-11-30 2018-05-31 Saint-Gobain Performance Plastics Corporation Electrode and method for making an electrode
US11024717B2 (en) * 2018-03-22 2021-06-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing semiconductor device
CN108878540A (zh) * 2018-07-12 2018-11-23 南方科技大学 一种底栅薄膜晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124162A (ja) * 1982-12-29 1984-07-18 Sharp Corp 薄膜トランジスタ
JP2004146430A (ja) * 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3637378A (en) * 1966-11-03 1972-01-25 Teeg Research Inc Radiation-sensitive element, provided with flexible base and methods for exposing and processing the same
US5587111A (en) * 1990-03-29 1996-12-24 Vacuum Metallurgical Co., Ltd. Metal paste, process for producing same and method of making a metallic thin film using the metal paste
KR100252310B1 (ko) * 1997-01-28 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터의제조방법
KR100399283B1 (ko) * 2001-05-02 2003-09-26 권영수 고성능 유기 박막 트랜지스트의 소자 구조 및 그 제조방법.
US7629017B2 (en) * 2001-10-05 2009-12-08 Cabot Corporation Methods for the deposition of conductive electronic features
EP1448725A4 (en) 2001-10-05 2008-07-23 Cabot Corp LOW VISCOSIS PRECURSOR COMPOSITIONS AND METHOD FOR APPLYING ELECTRONICALLY CONDUCTIVE STRUCTURAL ELEMENTS
US6963080B2 (en) * 2001-11-26 2005-11-08 International Business Machines Corporation Thin film transistors using solution processed pentacene precursor as organic semiconductor
US7285440B2 (en) * 2002-11-25 2007-10-23 International Business Machines Corporation Organic underlayers that improve the performance of organic semiconductors
US6967131B2 (en) * 2003-10-29 2005-11-22 International Business Machines Corp. Field effect transistor with electroplated metal gate
US20050129843A1 (en) * 2003-12-11 2005-06-16 Xerox Corporation Nanoparticle deposition process
JP4407311B2 (ja) * 2004-02-20 2010-02-03 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2006269599A (ja) * 2005-03-23 2006-10-05 Sony Corp パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法
US7521710B2 (en) * 2006-02-16 2009-04-21 Idemitsu Kosan Co., Ltd. Organic thin film transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59124162A (ja) * 1982-12-29 1984-07-18 Sharp Corp 薄膜トランジスタ
JP2004146430A (ja) * 2002-10-22 2004-05-20 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機tft装置およびそれらの製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152335A (ja) * 2007-12-20 2009-07-09 Hitachi Ltd 半導体装置及びその製造方法
JP4691545B2 (ja) * 2007-12-20 2011-06-01 株式会社日立製作所 半導体装置の製造方法
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
US8853017B2 (en) 2008-08-07 2014-10-07 Sony Corporation Organic thin film transistor, production method thereof, and electronic device
JP2012216564A (ja) * 2011-03-31 2012-11-08 Dainippon Printing Co Ltd 有機半導体素子およびその製造方法
WO2015098192A1 (ja) * 2013-12-27 2015-07-02 シャープ株式会社 半導体装置及び表示装置
US9864248B2 (en) 2013-12-27 2018-01-09 Sharp Kabushiki Kaisha Semiconductor device and display device
WO2015102110A1 (ja) * 2014-01-06 2015-07-09 コニカミノルタ株式会社 機能材料の積層方法及び機能材料積層体
JPWO2015102110A1 (ja) * 2014-01-06 2017-03-23 コニカミノルタ株式会社 機能材料の積層方法及び機能材料積層体
WO2017187885A1 (ja) * 2016-04-26 2017-11-02 国立大学法人東北大学 有機素子用電極及び有機素子

Also Published As

Publication number Publication date
JP5127155B2 (ja) 2013-01-23
EP1855331A2 (en) 2007-11-14
EP1855331A3 (en) 2011-10-19
CN100590862C (zh) 2010-02-17
KR20070109801A (ko) 2007-11-15
US7872254B2 (en) 2011-01-18
KR101287680B1 (ko) 2013-07-24
TW200746488A (en) 2007-12-16
CN101071803A (zh) 2007-11-14
US20070275500A1 (en) 2007-11-29
TWI368341B (ja) 2012-07-11

Similar Documents

Publication Publication Date Title
JP5127155B2 (ja) 配線および有機トランジスタとその製法
JP4586334B2 (ja) 電界効果型トランジスタ及びその製造方法
EP2251918A1 (en) Semiconductor device
JP5273050B2 (ja) スイッチング素子及びその製造方法
EP1977462A1 (en) Transistor structures and methods of fabrication thereof
JP2005520356A (ja) 高性能有機半導体デバイスの製造方法
JP2008500745A (ja) 基板上の結晶質材料の製造
KR20100047851A (ko) 반도체 장치와 그 제조 방법 및 화상 표시 장치
EP2828892A1 (en) Electroconductive thin film, coating liquid for forming electroconductive thin film, field-effect transistor, and method for producing field-effect transistor
JP2013070081A (ja) スイッチング素子及びその製造方法
JP5022950B2 (ja) 有機薄膜トランジスタおよびその製造方法
WO2010053171A1 (ja) スイッチング素子及びその製造方法
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
JP4834992B2 (ja) 半導体装置の製造方法
JP4443944B2 (ja) トランジスタとその製造方法
JP2010141161A (ja) 有機半導体装置およびその製造方法
JP5082423B2 (ja) 半導体装置及びその製造方法
WO2008032637A1 (fr) Transistor organique, et procédé de fabrication d'un transistor organique
JP2006332474A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2008140883A (ja) 有機薄膜トランジスタ
JP4696520B2 (ja) 電界効果型トランジスタ及びその製造方法
JP2008300419A (ja) 有機薄膜トランジスタ
WO2009096525A1 (ja) 薄膜トランジスタ
WO2009090966A1 (ja) 薄膜トランジスタ及びその製造方法
JP2008060233A (ja) 有機トランジスタ及び有機トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121030

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees