JP4696520B2 - 電界効果型トランジスタ及びその製造方法 - Google Patents
電界効果型トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP4696520B2 JP4696520B2 JP2004292388A JP2004292388A JP4696520B2 JP 4696520 B2 JP4696520 B2 JP 4696520B2 JP 2004292388 A JP2004292388 A JP 2004292388A JP 2004292388 A JP2004292388 A JP 2004292388A JP 4696520 B2 JP4696520 B2 JP 4696520B2
- Authority
- JP
- Japan
- Prior art keywords
- fine particles
- forming region
- channel forming
- source
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
(A)支持体の上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)全面に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層の上に、チャネル形成領域と対向して形成されたゲート電極、
から成る電界効果型トランジスタであって、
少なくとも、ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分とチャネル形成領域との間には、下地層が形成されており、
下地層は、電気的絶縁材料から成る下地層構成微粒子が略規則性をもって配列されて成り、
チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
下地層の微粒子配列状態に基づき、チャネル形成領域構成微粒子が略規則性をもって配列されていることを特徴とする。
(A)支持体の上に形成されたゲート電極、
(B)ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
(C)ゲート絶縁層の上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極とソース/ドレイン電極との間に位置するゲート絶縁層の部分の上に、ゲート電極と対向して形成されたチャネル形成領域、
から成る電界効果型トランジスタであって、
ゲート絶縁層は、電気的絶縁材料から成るゲート絶縁層構成微粒子が略規則性をもって配列された微粒子層を備え、
チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
微粒子層の微粒子配列状態に基づき、チャネル形成領域構成微粒子が略規則性をもって配列されていることを特徴とする。
(A)支持体の上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)ソース/ドレイン電極の上及びチャネル形成領域の上に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層の上に、チャネル形成領域と対向して形成されたゲート電極、
から成る電界効果型トランジスタであって、
チャネル形成領域は、導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
ソース/ドレイン電極は、チャネル形成領域構成微粒子が溶融した層から構成されていることを特徴とする。
(A)支持体の上に形成されたゲート電極、
(B)ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
(C)ゲート絶縁層の上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極とソース/ドレイン電極との間に位置するゲート絶縁層の部分の上に、ゲート電極と対向して形成されたチャネル形成領域、
から成る電界効果型トランジスタであって、
チャネル形成領域は、導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
ソース/ドレイン電極は、チャネル形成領域構成微粒子が溶融した層から構成されていることを特徴とする。
ゲート電極と、ゲート絶縁層と、ソース/ドレイン電極と、チャネル形成領域とを備えた電界効果型トランジスタであって、
チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
ソース/ドレイン電極、ゲート電極、ゲート絶縁層のいずれか、若しくは、全てが、微粒子から成ることを特徴とする。
(A)支持体の上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)全面に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層の上に、チャネル形成領域と対向して形成されたゲート電極、
から成る電界効果型トランジスタの製造方法であって、
少なくとも、ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に、電気的絶縁材料から成る下地層構成微粒子が略規則性をもって配列された下地層を形成する工程と、
下地層の上に、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成する工程、
を含み、
下地層の微粒子配列状態に基づき、チャネル形成領域構成微粒子を略規則性をもって配列させることを特徴とする。
(A)支持体の上に形成されたゲート電極、
(B)ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
(C)ゲート絶縁層の上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極とソース/ドレイン電極との間に位置するゲート絶縁層の部分の上に、ゲート電極と対向して形成されたチャネル形成領域、
から成る電界効果型トランジスタの製造方法であって、
電気的絶縁材料から成るゲート絶縁層構成微粒子が略規則性をもって配列された微粒子層を備えたゲート絶縁層を、ゲート電極の上及び支持体の上に形成する工程と、
微粒子層の上に、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成する工程、
を含み、
微粒子層の微粒子配列状態に基づき、チャネル形成領域構成微粒子を略規則性をもって配列させることを特徴とする。
(A)支持体の上に形成されたソース/ドレイン電極、
(B)ソース/ドレイン電極とソース/ドレイン電極との間に位置する支持体の部分の上に形成されたチャネル形成領域、
(C)ソース/ドレイン電極の上及びチャネル形成領域の上に形成されたゲート絶縁層、並びに、
(D)ゲート絶縁層の上に、チャネル形成領域と対向して形成されたゲート電極、
から成る電界効果型トランジスタの製造方法であって、
支持体の上に導体から成るチャネル形成領域構成微粒子から構成された層を形成した後、
ソース/ドレイン電極を形成すべき領域におけるチャネル形成領域構成微粒子から構成された層を溶融することで、ソース/ドレイン電極を形成し、併せて、チャネル形成領域構成微粒子から構成された層に有機半導体分子を接触させることで、チャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成する、
工程を含むことを特徴とする。
(A)支持体の上に形成されたゲート電極、
(B)ゲート電極の上及び支持体の上に形成されたゲート絶縁層、
(C)ゲート絶縁層の上に形成されたソース/ドレイン電極、並びに、
(D)ソース/ドレイン電極とソース/ドレイン電極との間に位置するゲート絶縁層の部分の上に、ゲート電極と対向して形成されたチャネル形成領域、
から成る電界効果型トランジスタの製造方法であって、
ゲート絶縁層の上に導体から成るチャネル形成領域構成微粒子から構成された層を形成した後、
ソース/ドレイン電極を形成すべき領域におけるチャネル形成領域構成微粒子から構成された層を溶融することで、ソース/ドレイン電極を形成し、併せて、チャネル形成領域構成微粒子から構成された層に有機半導体分子を接触させることで、チャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成する、
工程を含むことを特徴とする。
ゲート電極と、ゲート絶縁層と、ソース/ドレイン電極と、チャネル形成領域とを備え、チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有する電界効果型トランジスタの製造方法であって、
ソース/ドレイン電極、ゲート電極、ゲート絶縁層のいずれか、若しくは、全てを、微粒子から形成することを特徴とする。
(1)ソース/ドレイン電極を形成すべき領域におけるチャネル形成領域構成微粒子から構成された層を溶融することで、ソース/ドレイン電極を形成し、その後、チャネル形成領域構成微粒子から構成された層に有機半導体分子を接触させることで、チャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域を形成してもよいし、
(2)チャネル形成領域構成微粒子から構成された層に有機半導体分子を接触させることで、チャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有するチャネル形成領域及びチャネル形成領域延在部を形成し、その後、ソース/ドレイン電極を形成すべき領域におけるチャネル形成領域構成微粒子から構成された層(チャネル形成領域延在部)を溶融することで、ソース/ドレイン電極を形成してもよく、この手順(2)の方が手順(1)よりも好ましい。
(1)ソース/ドレイン電極が微粒子から成る形態
(2)ゲート電極が微粒子から成る形態
(3)ゲート絶縁層が微粒子から成る形態
(4)ソース/ドレイン電極が微粒子から成り、ゲート電極が、ソース/ドレイン電極を構成する微粒子と同種あるいは別種の微粒子から成る形態
(5)ソース/ドレイン電極が微粒子から成り、ゲート絶縁層が、ソース/ドレイン電極を構成する微粒子と別種の微粒子から成る形態
(6)ゲート電極が微粒子から成り、ゲート絶縁層が、ゲート電極を構成する微粒子と別種の微粒子から成る形態
(7)ソース/ドレイン電極が微粒子から成り、ゲート電極が、ソース/ドレイン電極を構成する微粒子と同種あるいは別種の微粒子から成り、ゲート絶縁層が、ソース/ドレイン電極及びゲート電極を構成する微粒子と別種の微粒子から成る形態
の7つの形態を挙げることができる。
(A)支持体11の上に形成されたソース/ドレイン電極14、
(B)ソース/ドレイン電極14とソース/ドレイン電極14との間に位置する支持体11の部分の上に形成されたチャネル形成領域15、
(C)全面に(より具体的には、ソース/ドレイン電極14の上及びチャネル形成領域15の上に)形成されたゲート絶縁層13、並びに、
(D)ゲート絶縁層13の上に、チャネル形成領域15と対向して形成されたゲート電極12、
から成る。
下地層構成微粒子31の平均粒径 :7nm
チャネル形成領域構成微粒子21の平均粒径:5nm
有機半導体分子22の長軸方向の長さ :2nm
下地層構成微粒子31の平均粒径 :14nm
チャネル形成領域構成微粒子21の平均粒径: 5nm
有機半導体分子22の長軸方向の長さ : 2nm
先ず、少なくとも、ソース/ドレイン電極14とソース/ドレイン電極14との間に位置する支持体11の部分の上に(実施例1においては、支持体11の全面に)、電気的絶縁材料であるSiOXから成る下地層構成微粒子31が略規則性をもって配列された下地層30を形成する。具体的には、シリカ(SiO2)ナノ粒子のコロイド溶液(溶媒:シクロヘキサン)を支持体11の全面を覆うように滴下し、スピンコーターによって過剰の溶液及びナノ粒子を除去するといったスピンコート法に基づき、下地層30を形成することができる。尚、こうして得られた下地層構成微粒子31が略規則性をもって配列された状態を、模式的に図7の(A)に示す。
次いで、下地層30の上に、導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有するチャネル形成領域15、及び、チャネル形成領域15の延在部15Aを形成する。
次に、必要に応じて、[工程−110]を所望の回数だけ繰り返す。こうして、有機半導体分子22が両端に有する官能基によって有機半導体分子22とチャネル形成領域構成微粒子21とが3次元的に化学的に(交互に)結合することで、ネットワーク状の導電路20が構築され、チャネル形成領域構成微粒子21と有機半導体分子22との結合体の積層構造によって導電路20が構成されている構造を得ることができる。
その後、銅微粒子が含まれた銅ペーストをスクリーン印刷法にてチャネル形成領域15の延在部15Aの上に印刷し、焼成することで、ソース/ドレイン電極14を形成することができる(図1の(B)参照)。
その後、全面に(より具体的には、ソース/ドレイン電極14の上、及び、チャネル形成領域15の上)にゲート絶縁層13を形成する。具体的には、SiO2から成るゲート絶縁層13を、スパッタリング法に基づき全面に形成する。
次いで、銅微粒子が含まれた銅ペーストをスクリーン印刷法にてゲート絶縁層13の上に印刷し、焼成することで、ゲート電極12を形成することができる(図1の(C)参照)。
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極14の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極14に接続された配線(図示せず)が絶縁層上に形成された実施例1の電界効果型トランジスタを完成させることができる。
(A)支持体11の上に形成されたソース/ドレイン電極14、
(B)ソース/ドレイン電極14とソース/ドレイン電極14との間に位置する支持体11の部分の上に形成されたチャネル形成領域15、
(C)全面に(より具体的には、ソース/ドレイン電極14の上及びチャネル形成領域15の上に)形成されたゲート絶縁層13、並びに、
(D)ゲート絶縁層13の上に、チャネル形成領域15と対向して形成されたゲート電極12、
から成る。
先ず、実施例1の[工程−130]と同様にして、銅微粒子が含まれた銅ペーストをスクリーン印刷法にて支持体11の上に印刷し、焼成することで、ソース/ドレイン電極14を形成することができる(図2の(A)参照)。
その後、実施例1の[工程−100]と同様にして、ソース/ドレイン電極14とソース/ドレイン電極14との間に位置する支持体11の部分の上に、下地層30を形成する。
次に、実施例1の[工程−110]〜[工程−120]と同様にして、下地層30の上に、導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有するチャネル形成領域15を形成する(図2の(B)参照)。
その後、実施例1の[工程−140]、[工程−150]と同様にして、ゲート絶縁層13の形成、ゲート電極12の形成を行い(図2の(C)参照)、更には、実施例1の[工程−160]と同様にして、実施例2の電界効果型トランジスタを完成させる。
(A)支持体11の上に形成されたゲート電極12、
(B)ゲート電極12の上及び支持体11の上に形成されたゲート絶縁層43、
(C)ゲート絶縁層43の上に形成されたソース/ドレイン電極14、並びに、
(D)ソース/ドレイン電極14とソース/ドレイン電極14との間に位置するゲート絶縁層43の部分の上に、ゲート電極12と対向して形成されたチャネル形成領域15、
から成る。
先ず、支持体11上に、実施例1の[工程−150]と同様にしてゲート電極12を形成した後、実施例1の[工程−140]と同様にして、ゲート電極12の上及び支持体11の上に、SiO2から成る下層ゲート絶縁膜43Aを形成する。
その後、実施例1の[工程−100]と同様にして、下層ゲート絶縁膜43Aの上に、SiOXから成るゲート絶縁層構成微粒子51が略規則性をもって配列された微粒子層50を形成する。
次に、実施例1の[工程−110]〜[工程−120]と同様にして、微粒子層50の上に、導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有するチャネル形成領域15、及び、チャネル形成領域15の延在部15Aを形成する(図3の(A)参照)。
その後、実施例1の[工程−130]と同様にして、チャネル形成領域15の延在部15Aの上にソース/ドレイン電極14を形成する(図3の(B)参照)。
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極14の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極14に接続された配線(図示せず)が絶縁層上に形成された実施例3の電界効果型トランジスタを完成させることができる。
(A)支持体11の上に形成されたゲート電極12、
(B)ゲート電極12の上及び支持体11の上に形成されたゲート絶縁層43、
(C)ゲート絶縁層43の上に形成されたソース/ドレイン電極14、並びに、
(D)ソース/ドレイン電極14とソース/ドレイン電極14との間に位置するゲート絶縁層43の部分の上に、ゲート電極12と対向して形成されたチャネル形成領域15、
から成る。
先ず、支持体11上に、実施例1の[工程−150]と同様にしてゲート電極12を形成した後、実施例1の[工程−140]と同様にして、ゲート電極12の上及び支持体11の上に、SiO2から成る下層ゲート絶縁膜43Aを形成する。
その後、実施例1の[工程−100]と同様にして、下層ゲート絶縁膜43Aの上に、SiOXから成るゲート絶縁層構成微粒子51が略規則性をもって配列された微粒子層50を形成する(図4の(A)参照)。
その後、実施例1の[工程−130]と同様にして、ゲート絶縁層43の上(より具体的には、微粒子層50の上)にソース/ドレイン電極14を形成する(図4の(B)参照)。
次に、実施例2の[工程−220]と同様にして、微粒子層50の上に、導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有するチャネル形成領域15を形成する(図4の(C)参照)。
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極14の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極14に接続された配線(図示せず)が絶縁層上に形成された実施例4の電界効果型トランジスタを完成させることができる。
(A)支持体11の上に形成されたソース/ドレイン電極64、
(B)ソース/ドレイン電極64とソース/ドレイン電極64との間に位置する支持体11の部分の上に形成されたチャネル形成領域15、
(C)ソース/ドレイン電極64の上及びチャネル形成領域15の上に形成されたゲート絶縁層13、並びに、
(D)ゲート絶縁層13の上に、チャネル形成領域15と対向して形成されたゲート電極12、
から成る。
先ず、実施例1の[工程−100]と同様にして、支持体11の上に下地層30を形成する。
次いで、実施例1の[工程−110]〜[工程−120]と同様にして、下地層30の上に、導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有するチャネル形成領域15を形成する(図5の(A)参照)。
その後、ソース/ドレイン電極64を形成すべき領域におけるチャネル形成領域構成微粒子21から構成された層(チャネル形成領域延在部15A)にレーザを照射することで係る層(チャネル形成領域延在部15A)を溶融させ(より具体的には、チャネル形成領域構成微粒子21を溶融させ、有機半導体分子22を蒸発させることで)、ソース/ドレイン電極64を形成する(図5の(B)参照)。
次に、実施例1の[工程−140]、[工程−150]と同様にして、全面に(より具体的には、ソース/ドレイン電極64の上、及び、チャネル形成領域15の上)にゲート絶縁層13を形成した後、銅微粒子が含まれた銅ペーストをスクリーン印刷法にてゲート絶縁層13の上に印刷し、焼成することで、ゲート電極12を形成する(図5の(C)参照)。
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極64の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極64に接続された配線(図示せず)が絶縁層上に形成された実施例5の電界効果型トランジスタを完成させることができる。
(A)支持体11の上に形成されたゲート電極12、
(B)ゲート電極12の上及び支持体11の上に形成されたゲート絶縁層13、
(C)ゲート絶縁層13の上に形成されたソース/ドレイン電極64、並びに、
(D)ソース/ドレイン電極64とソース/ドレイン電極64との間に位置するゲート絶縁層13の部分の上に、ゲート電極12と対向して形成されたチャネル形成領域15、
から成る。
先ず、支持体11上に、実施例1の[工程−150]と同様にしてゲート電極12を形成した後、実施例1の[工程−140]と同様にして、ゲート電極12の上及び支持体11の上に、SiO2から成る下層ゲート絶縁膜43Aを形成する。
その後、実施例1の[工程−100]と同様にして、下層ゲート絶縁膜43Aの上に、SiOXから成るゲート絶縁層構成微粒子51が略規則性をもって配列された微粒子層50を形成する。
次に、実施例1の[工程−110]〜[工程−120]と同様にして、微粒子層50の上に、導体から成るチャネル形成領域構成微粒子21と、該チャネル形成領域構成微粒子21と結合した有機半導体分子22とによって構成された導電路20を有するチャネル形成領域15を形成する(図6の(A)参照)。
その後、ソース/ドレイン電極64を形成すべき領域におけるチャネル形成領域構成微粒子21から構成された層(チャネル形成領域延在部15A)にレーザを照射することで係る層(チャネル形成領域延在部15A)を溶融させ(より具体的には、チャネル形成領域構成微粒子21を溶融させ、有機半導体分子22を蒸発させることで)、ソース/ドレイン電極64を形成する(図6の(B)参照)。
最後に、全面にパッシベーション膜である絶縁層(図示せず)を形成し、ソース/ドレイン電極64の上方の絶縁層に開口部を形成し、開口部内を含む全面に配線材料層を形成した後、配線材料層をパターニングすることによって、ソース/ドレイン電極64に接続された配線(図示せず)が絶縁層上に形成された実施例6の電界効果型トランジスタを完成させることができる。
Claims (12)
- (A)支持体の上に形成されたソース/ドレイン電極、
(B)該ソース/ドレイン電極と該ソース/ドレイン電極との間に位置する該支持体の部分の上に形成されたチャネル形成領域、
(C)該ソース/ドレイン電極の上、及び、該チャネル形成領域の上に形成されたゲート絶縁層、並びに、
(D)該ゲート絶縁層の上に、該チャネル形成領域と対向して形成されたゲート電極、
から成る電界効果型トランジスタであって、
少なくとも、該ソース/ドレイン電極と該ソース/ドレイン電極との間に位置する該支持体の部分と該チャネル形成領域との間には、下地層が形成されており、
該下地層は、電気的絶縁材料から成る下地層構成微粒子が略規則性をもって配列されて成り、
該チャネル形成領域は、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
該下地層の微粒子配列状態に基づき、該チャネル形成領域構成微粒子が略規則性をもって配列されていることを特徴とする電界効果型トランジスタ。 - (A)支持体の上に形成されたゲート電極、
(B)該ゲート電極の上及び該支持体の上に形成されたゲート絶縁層、
(C)該ゲート絶縁層の上に形成されたソース/ドレイン電極、並びに、
(D)該ソース/ドレイン電極と該ソース/ドレイン電極との間に位置する該ゲート絶縁層の部分の上に、該ゲート電極と対向して形成されたチャネル形成領域、
から成る電界効果型トランジスタであって、
該ゲート絶縁層は、電気的絶縁材料から成るゲート絶縁層構成微粒子が略規則性をもって配列された微粒子層を備え、
該チャネル形成領域は、該微粒子層上に形成されており、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有し、
該微粒子層の微粒子配列状態に基づき、該チャネル形成領域構成微粒子が略規則性をもって配列されていることを特徴とする電界効果型トランジスタ。 - 前記有機半導体分子が末端に有する官能基が、前記チャネル形成領域構成微粒子と化学的に結合していることを特徴とする請求項1又は請求項2に記載の電界効果型トランジスタ。
- 前記チャネル形成領域構成微粒子は、導体としての金、銀、白金、銅、アルミニウム、パラジウム、クロム、ニッケル、又は、鉄から成り、あるいは、これらの金属から構成された合金から成ることを特徴とする請求項1又は請求項2に記載の電界効果型トランジスタ。
- 前記チャネル形成領域構成微粒子は、半導体としての硫化カドミウム、セレン化カドミウム、テルル化カドミウム、ガリウム砒素、酸化チタン、又は、シリコンから成ることを特徴とする請求項1又は請求項2に記載の電界効果型トランジスタ。
- 前記有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端に、チオール基(−SH)、アミノ基(−NH2)、イソシアノ基(−NC)、シアノ基(−CN)、チオアセチル基(−SCOCH3)、又は、カルボキシ基(−COOH)を有することを特徴とする請求項1又は請求項2に記載の電界効果型トランジスタ。
- (A)支持体の上に形成されたソース/ドレイン電極、
(B)該ソース/ドレイン電極と該ソース/ドレイン電極との間に位置する該支持体の部分の上に形成されたチャネル形成領域、
(C)該ソース/ドレイン電極の上、及び、該チャネル形成領域の上に形成されたゲート絶縁層、並びに、
(D)該ゲート絶縁層の上に、該チャネル形成領域と対向して形成されたゲート電極、
から成る電界効果型トランジスタの製造方法であって、
少なくとも、該ソース/ドレイン電極と該ソース/ドレイン電極との間に位置する該支持体の部分の上に、電気的絶縁材料から成る下地層構成微粒子が略規則性をもって配列された下地層を形成する工程と、
該下地層の上に、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有する該チャネル形成領域を形成する工程、
を含み、
該下地層の微粒子配列状態に基づき、該チャネル形成領域構成微粒子を略規則性をもって配列させることを特徴とする電界効果型トランジスタの製造方法。 - (A)支持体の上に形成されたゲート電極、
(B)該ゲート電極の上及び該支持体の上に形成されたゲート絶縁層、
(C)該ゲート絶縁層の上に形成されたソース/ドレイン電極、並びに、
(D)該ソース/ドレイン電極と該ソース/ドレイン電極との間に位置する該ゲート絶縁層の部分の上に、該ゲート電極と対向して形成されたチャネル形成領域、
から成る電界効果型トランジスタの製造方法であって、
電気的絶縁材料から成るゲート絶縁層構成微粒子が略規則性をもって配列された微粒子層を備えた該ゲート絶縁層を、該ゲート電極の上及び該支持体の上に形成する工程と、
該微粒子層の上に、導体又は半導体から成るチャネル形成領域構成微粒子と、該チャネル形成領域構成微粒子と結合した有機半導体分子とによって構成された導電路を有する該チャネル形成領域を形成する工程、
を含み、
該微粒子層の微粒子配列状態に基づき、該チャネル形成領域構成微粒子を略規則性をもって配列させることを特徴とする電界効果型トランジスタの製造方法。 - 前記有機半導体分子を、その末端の官能基によって、前記チャネル形成領域構成微粒子と化学的に結合させることを特徴とする請求項7又は請求項8に記載の電界効果型トランジスタの製造方法。
- 前記チャネル形成領域構成微粒子は、導体としての金、銀、白金、銅、アルミニウム、パラジウム、クロム、ニッケル、又は、鉄から成り、あるいは、これらの金属から構成された合金から成ることを特徴とする請求項7又は請求項8に記載の電界効果型トランジスタの製造方法。
- 前記チャネル形成領域構成微粒子は、半導体としての硫化カドミウム、セレン化カドミウム、テルル化カドミウム、ガリウム砒素、酸化チタン、又は、シリコンから成ることを特徴とする請求項7又は請求項8に記載の電界効果型トランジスタの製造方法。
- 前記有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端に、チオール基(−SH)、アミノ基(−NH2)、イソシアノ基(−NC)、シアノ基(−CN)、チオアセチル基(−SCOCH3)、又は、カルボキシ基(−COOH)を有することを特徴とする請求項7又は請求項8に記載の電界効果型トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004292388A JP4696520B2 (ja) | 2004-10-05 | 2004-10-05 | 電界効果型トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004292388A JP4696520B2 (ja) | 2004-10-05 | 2004-10-05 | 電界効果型トランジスタ及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006108354A JP2006108354A (ja) | 2006-04-20 |
JP2006108354A5 JP2006108354A5 (ja) | 2007-09-27 |
JP4696520B2 true JP4696520B2 (ja) | 2011-06-08 |
Family
ID=36377724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004292388A Expired - Fee Related JP4696520B2 (ja) | 2004-10-05 | 2004-10-05 | 電界効果型トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4696520B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4876520B2 (ja) * | 2005-10-07 | 2012-02-15 | ソニー株式会社 | 不揮発性半導体メモリ及びその製造方法 |
JP2008034578A (ja) * | 2006-07-28 | 2008-02-14 | Sony Corp | 半導体装置およびその製造方法 |
JP2009187681A (ja) * | 2008-02-01 | 2009-08-20 | Tokyo Electron Ltd | 有機薄膜の形成方法及び有機デバイス |
CN113659005A (zh) * | 2021-08-10 | 2021-11-16 | 南京大学 | 基于纳米粒子点阵的柔性场效应晶体管及制备方法和应用 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003089515A1 (fr) * | 2002-04-22 | 2003-10-30 | Konica Minolta Holdings, Inc. | Composition de semi-conducteur organique, element semi-conducteur organique et procede pour les produire |
JP2004031933A (ja) * | 2002-05-09 | 2004-01-29 | Konica Minolta Holdings Inc | 有機薄膜トランジスタの製造方法及び、それにより製造された有機薄膜トランジスタと有機薄膜トランジスタシート |
JP2004088090A (ja) * | 2002-07-02 | 2004-03-18 | Sony Corp | 半導体装置及びその製造方法 |
-
2004
- 2004-10-05 JP JP2004292388A patent/JP4696520B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003089515A1 (fr) * | 2002-04-22 | 2003-10-30 | Konica Minolta Holdings, Inc. | Composition de semi-conducteur organique, element semi-conducteur organique et procede pour les produire |
JP2004031933A (ja) * | 2002-05-09 | 2004-01-29 | Konica Minolta Holdings Inc | 有機薄膜トランジスタの製造方法及び、それにより製造された有機薄膜トランジスタと有機薄膜トランジスタシート |
JP2004088090A (ja) * | 2002-07-02 | 2004-03-18 | Sony Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006108354A (ja) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4586334B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
EP1519418B1 (en) | Semiconductor device and method for manufacturing same | |
JP5544796B2 (ja) | 3端子型電子デバイス及び2端子型電子デバイス | |
JP4289385B2 (ja) | 有機電子デバイス及びその製造方法 | |
JP4876520B2 (ja) | 不揮発性半導体メモリ及びその製造方法 | |
JP5589271B2 (ja) | 半導体薄膜の形成方法及び電子デバイスの製造方法 | |
US8895960B2 (en) | Electrode covering material, electrode structure and semiconductor device | |
JP4547864B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP4940618B2 (ja) | 半導体装置 | |
JP4834992B2 (ja) | 半導体装置の製造方法 | |
JP4696520B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP2006100519A (ja) | 半導体装置及びその製造方法 | |
JP5082423B2 (ja) | 半導体装置及びその製造方法 | |
JP4639703B2 (ja) | 電子装置の製造方法、並びに、半導体装置の製造方法 | |
JP2004356538A (ja) | 有機半導体トランジスタ | |
JP4957735B2 (ja) | 有機電子デバイス及びその製造方法、並びに、有機半導体分子 | |
JP4967503B2 (ja) | 有機薄膜トランジスタ、有機薄膜トランジスタの形成方法 | |
JP2006108400A (ja) | 半導体装置 | |
JP2010010525A (ja) | 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法 | |
JP2007214542A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007335827A (ja) | 微粒子層構造体及びその形成方法、半導体装置、並びに、分離領域 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110214 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |