JPH07254690A - 半導体板形成方法 - Google Patents

半導体板形成方法

Info

Publication number
JPH07254690A
JPH07254690A JP7010980A JP1098095A JPH07254690A JP H07254690 A JPH07254690 A JP H07254690A JP 7010980 A JP7010980 A JP 7010980A JP 1098095 A JP1098095 A JP 1098095A JP H07254690 A JPH07254690 A JP H07254690A
Authority
JP
Japan
Prior art keywords
substrate
support
irradiation
plate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7010980A
Other languages
English (en)
Other versions
JP3905930B2 (ja
Inventor
Michel Bruel
ブリュエル ミシェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JPH07254690A publication Critical patent/JPH07254690A/ja
Application granted granted Critical
Publication of JP3905930B2 publication Critical patent/JP3905930B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00—Severing by tearing or breaking
    • Y10T225/10—Methods
    • Y10T225/12—With preliminary weakening

Abstract

(57)【要約】 【目的】 支持体上へ特定の寸法と厚さとを有する少な
くとも１個の半導体板を配置するための方法を得る。 【構成】 半導体基板の１つの面に対して、そこにおい
て基板を剥離させるための面に沿って微小気泡の膜を生
成するように不活性ガスまたは水素ガスイオンイオンを
衝撃すること、前記基板の前記表面と支持体とを一体化
すること、配置すべき板に対応する基板表面の領域を、
支持体を通してレーザービームで照射し、前記微小気泡
の膜の対応する領域において、板の剥離を引き起こし、
また板の支持体への付着を強化すること、前記板を基板
から引き剥がし、それを支持体上へ保持するように前記
基板を前記支持体から分離すること、の工程を含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は支持体、特に非導電性支
持体上へ、１個または複数個の半導体板を設置するため
の方法に関する。
【０００２】
【従来の技術】非常に多数の電子制御装置において、半
導体部品が配置される面積はそれらを支持する要素の面
積に比べて制限されている。これは例えば、アクティブ
マトリックスフラットスクリーンの場合に見られ、そこ
においてはスクリーンの各画像要素（または画素）が１
個のトランジスタによって制御されるようになってい
る。このような型の装置のために現在用いられている技
術は画素を制御するためのトランジスタを作製するため
に、水素化アモルファスシリコンまたは多結晶シリコン
を使用するものである。
【０００３】それらのトランジスタの作製中に、その上
に画素が形成される支持体の表面全体がアモルファス半
導体または、場合によっては多結晶材料の膜で以て覆わ
れる。次に、この膜のほとんどの部分がエッチされて、
ほんのわずかな領域だけがトランジスタ用に残される。
制御トランジスタによって占められる表面は、画素表面
の小さな部分（２０％以下）に過ぎない。スクリーンの
光学的透過損失を最小化するために、この寄生的な占有
および相互接続のための領域を削減する試みが行われて
いる。
【０００４】画素制御用トランジスタを作製するための
この伝統的な方法では、このように初期に配置されたシ
リコン膜の主要部分が失われる。現在までにこのことに
対して多大な注目が払われることはなかった。それはア
モルファスシリコンまたは多結晶シリコン膜を配置する
コストが小さいからである。しかし、高品質の半導体材
料、特に単結晶シリコンを使用する必要がある場合に
は、このことはもはや正しくない。このようにシリコン
膜の主要部分を失うことは重大な欠点となる。
【０００５】
【発明の概要】本発明はこの問題を解決することができ
る。本発明は、半導体材料、特に単結晶シリコンを小さ
い板の形で、装置実現のためにちょうど足りる表面積を
持って、必要とされる場所に設置されることを許容す
る。このように、本発明は単結晶シリコンの使用を可能
とし、シリコンの使用量が少ないことのためにより低コ
ストとなる技術的に高度な方法を提供する。更に、本方
法は大面積のアクティブマトリックススクリーンに適用
できる。
【０００６】本発明の方法は、資料ＦＲ−Ａ−２，６８
１，４７２に記載されている情報から得られる技術を使
用している。本資料は半導体材料でできた薄膜を作製す
るための方法を開示しており、３つの工程を含んでい
る。第１段階では、半導体材料でできた板の１つの面
へ、イオン衝撃によって微小な気泡（ｍｉｃｒｏｂｕｂ
ｂｌｅ）を含む膜を形成する。第２段階では、この板の
表面を補弾材（ｓｔｉｆｆｅｎｅｒ）と一体化する。第
３段階では、この板と補弾材とで構成されるユニットを
十分高温に加熱し、板中の結晶の再配置および微小な気
泡の中の圧力効果によって微小気泡の膜のレベルにおい
て板の剥離を引き起こさせる。こうして、補弾材に付着
した薄膜が得られる。
【０００７】従って本発明の目的は、支持体上へ特定の
寸法と厚さとを有する少なくとも１個の半導体板を設置
するための方法であって、 −半導体基板の１つの面に対して、そこにおいて基板を
剥離させるための面に沿って微小気泡の膜を生成するよ
うにイオンを衝撃することであって、その打ち込みイオ
ンエネルギーは前記半導体板の特定の厚さに対応する深
さに微小気泡の膜を得ることのできる大きさであり、ま
た前記イオンは不活性ガスイオンまたは水素ガスイオン
から選ばれたものであるイオン衝撃工程、 −前記基板の前記表面と前記支持体とを一体化すること
（ｒｅｎｄｅｒｉｎｇｉｎｔｅｇｒａｌ）、 −配置すべき板に対応する基板表面の領域を、支持体を
通してレーザービームで照射することであって、この支
持体を通るビームによって運ばれる照射エネルギーが、
前記微小気泡の膜の対応する領域において、板の剥離を
引き起こし、また板の支持体への付着を強化するのに十
分な温度をもたらす強さであるようなレーザービーム照
射工程、 −前記板を基板から引き剥がし、それを支持体上へ保持
するように前記基板を前記支持体から分離すること、の
工程を含む方法を得ることである。
【０００８】”一体化すること”というのは前記基板と
前記支持体との間で十分な結合エネルギーを提供し、以
降の操作においてそれらが結合状態で留まるようにする
任意の操作と理解される。例えば、それらの操作とし
て、原子間結合を生成することのできる表面処理や接着
操作等が含まれる。更に、分離というのは、引っ張り力
を及ぼす引き離し操作等の任意の分離操作を含む。
【０００９】本方法は、イオン衝撃段階の前または後に
おいて、前記基板表面をエッチして、基板表面上に前記
板の寸法に対応する面を区切る溝を形成する工程を含む
ことが好ましい。
【００１０】前記溝の深さは微小気泡の膜の前記深さよ
りも深いことが好ましい。
【００１１】もし、その基板によって支持体上へ複数個
の板を供給するつもりであれば、配置すべき板に対応す
る基板表面の領域の照射は照射ビームで基板を走査する
ことによって行うことができ、あるいは照射すべき領域
に対応する開口を有するマスクを通して一括して照射す
ることができる。
【００１２】本発明それ自体および本発明のその他の特
徴や利点については、非限定的な例示実施例についての
以下の詳細な説明を、図面を参照しながら読むことによ
ってより容易に理解されよう。
【００１３】
【実施例】以下の説明では、１つの実施例として、フラ
ットアクティブマトリックス表示スクリーンの構築の一
部を構成する意図で、ガラスの支持体上に１組の半導体
単結晶シリコン板を設置することに関して行う。
【００１４】図１は、フラットスクリーンのガラス支持
体上へ転写すべき小さい薄板の供給源として用いられる
単結晶シリコンでできた単結晶基板１を示している。板
は、辺の長さが約１０ミクロンないし４０ミクロンの面
を有し、厚さは約１ミクロンである。それらの板は、１
００ないし１０００ミクロンのピッチでＸおよびＹの直
交方向に沿ってガラス支持体表面上に規則正しく配置さ
れる。
【００１５】これらの半導体板を残りの基板から剥離す
るのを容易にするために、本発明の方法に委ねられた基
板表面２には、第１の切断方向に沿って掘られた溝３
と、第１の方向に直交する第２の方向に沿って掘られた
溝４とがエッチされて形成される。これらの溝３および
４は幅が３ミクロン、深さが２ミクロンでよい。それら
は基板１の表面を区画し、所望の板の面に対応する表面
を備えた、図１に示される領域５を一括して区切ってい
る。
【００１６】溝３および４は必須ではないが、板を基板
から引き剥がすのを容易にし、それらの板の寸法を全体
で定義することができる。それらはまた、イオン衝撃工
程の前後いずれにおいて形成してもよい。
【００１７】半導体基板１の表面２は次に、イオン衝撃
工程において、所望される板の厚さの関数であるエネル
ギーを有する水素イオン（プロトンまたはＨ2+）６で以
て衝撃される。一例として、基板１を１００ｋｅＶのエ
ネルギーのプロトンで衝撃することができ、このエネル
ギーは約８００オングストロームの厚さに対応する。イ
オン衝撃中のプロトンのドーズ量は約５×１０16プロト
ン／ｃｍ2 であり、イオン打ち込み中の基板温度は１５
０℃ないし３５０℃に保たれる。
【００１８】水素イオンの代わりに不活性ガスイオンを
用いることも可能であり、その場合は既に引用した資料
ＦＲ−Ａ−２，６８１，４７２に指示されているよう
に、イオン打ち込みパラメーターを調節しなければなら
ない。
【００１９】このイオン衝撃によって、半導体基板１の
表面２の下に微小気泡の膜７が生成される。基板を前処
理する時に、溝３および４の深さはこの微小気泡の膜の
深さよりも大きくとってある。
【００２０】次に半導体板を固定すべき支持体が半導体
基板の表面２に取り付けられる。この実施例では、この
支持体はガラスでできている。本方法を実施する場合に
使用されるはずの照射ビームに対してこの支持体は透明
である。基板および支持体は原子間結合によって一体化
される。
【００２１】図２はこの照射配置を示しており、支持体
１０が見える。この支持体上へ配置すべき半導体基板１
の領域がガラス支持体１０を通して選択的に照射され
る。図２は、基板表面２の領域２１および２２を２つの
照射ビームをそれぞれ別々に、逐次的に用いて照射する
ものとして示している。それらの領域の照射は次の条件
を満たすものである必要がある。この照射に曝されるシ
リコン膜で吸収されるパワー密度と照射時間とは、照射
される表面の温度が周辺の表面温度の上昇を伴わずに約
６００℃以上に断熱的に上昇できるものである。照射さ
れた領域でのこの温度上昇は、水素イオンの侵入深さに
対応した位置（微小気泡の膜のレベル）での剥離と、温
度上昇に基づく原子間結合エネルギーの増大によるそれ
ら領域と支持体との間の結合エネルギー増大とをもたら
す。
【００２２】図３は図２の拡大詳細図であるが、照射さ
れた領域の１つについて、２本の溝４間の微小気泡の膜
７の部分へ向かっての温度上昇の伝搬の様子を波線で示
している。
【００２３】照射ビームはＹＡＧレーザーによって供給
することができる。一例として、板の剥離を促進し、そ
れの支持体への接着性を増進できるＹＡＧレーザーから
取り出される照射ビームは、３０ｎｓのパルス長を有
し、パルス１個当たり０．２ないし０．４Ｊのエネルギ
ーを供給する。照射は走査によって行うこともでき、そ
うすれば配置すべき各板を連続的に照射することができ
る。更に、マスクを用いることによってすべての板を同
時に一括して照射することもできる。その様子は図４に
示され、そこには図２のガラス支持体１０の上に半導体
基板１が乗った構造が示されている。この場合には、領
域２１と２２（図示されたものでは）は、マスク３５の
開口３４を通り抜けた共通光源３０からの照射ビーム３
１と３２とによってそれぞれ同時に照射される。それら
の開口３４は、得るべき板の面と同一の大きさを有し、
同じピッチに従って配置される。
【００２４】図５に示された次の工程は、半導体基板１
と支持体１０とを互いに分離させることである。このこ
とは、照射された領域では半導体基板から剥離し、照射
されなかった部分では温度上昇が無いために結合エネル
ギーが低いために剥離が起こらないために可能となる。
このように、選ばれた場所に半導体板２０を接着搭載さ
れた支持体１０が得られる。このように転写が行われた
後には、基板１の表面２には、転写された板に対応して
わずかな凹み２５ができている。
【００２５】簡単のために、２個の半導体板を転写する
場合についての図面を示しているが、明らかなように、
このような転写はもっと数多くの板について行われるこ
とができ、特に、アクティブマトリックスフラットスク
リーンを実現するために必要なすべての半導体板の転写
についても可能である。
【００２６】第１組の板の転写の後、この半導体基板を
用いて第２の組の板の転写を行うことができ、更に第３
組、等々と続けることができる。この手順は、最初に半
導体基板に対して全面に一様なイオン打ち込みが行われ
ていれば、与えられた表面のすべての板が使用され尽く
すまで繰り返すことができる。その後、供せられた基板
表面が再び研磨されて、本発明の方法を新しく適用する
ことができる。
【００２７】本発明は、画像センサーおよびアクティブ
マトリックス印刷ヘッドセンサーを実現するために有利
に適用できる。
【図面の簡単な説明】
【図１】本発明の設置方法に従ってイオン衝撃される半
導体基板を示す図。
【図２】本発明の設置方法に従って、支持体への接着力
を強化し、半導体基板からの板の剥離を促進するための
基板照射工程を示す図。
【図３】図２の基板の詳細図。
【図４】本発明の設置方法に従う照射工程の変形例を示
す図。
【図５】前記基板を前記支持体から取り外す、本発明の
設置方法の最終工程を示す図。
【符号の説明】
１ 単結晶半導体基板 ２ 表面 ３，４ 溝 ５ 半導体板領域 ６ イオンビーム ７ 微小気泡の膜 １０ 支持体 １１，１２ 照射ビーム ２０ 半導体板 ２１，２２ 照射領域 ２５ 凹み ３０ 光源 ３１，３２ 照射ビーム ３４ 開口 ３５ マスク

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 支持体上へ特定の寸法と厚さとを有する
    少なくとも１個の半導体板を設置するための方法であっ
    て、 半導体基板の１つの面に対して、そこにおいて基板を剥
    離させるための面に沿って微小気泡の膜を生成するよう
    にイオンを衝撃することであって、その打ち込みイオン
    エネルギーは前記半導体板の特定の厚さに対応する深さ
    に微小気泡の膜を得ることのできる大きさであり、また
    前記イオンは不活性ガスイオンまたは水素ガスイオンか
    ら選ばれたものであるイオン衝撃工程、 前記基板の前記表面と支持体とを一体化すること、 配置すべき板に対応する基板表面の領域を、支持体を通
    してレーザービームで照射することであって、この支持
    体を通るビームによって運ばれる照射エネルギーが、前
    記微小気泡の膜の対応する領域において、板の剥離を引
    き起こし、また板の支持体への付着を強化するのに十分
    な温度をもたらす強さであるようなレーザービーム照射
    工程、 前記板を基板から引き剥がし、それを支持体上へ保持す
    るように前記基板を前記支持体から分離すること、の工
    程を含む方法
  2. 【請求項２】 請求項第１項記載の方法であって、更
    に、前記イオン衝撃の前または後に、前記基板表面に溝
    をエッチして、前記板の寸法に対応する面を前記基板表
    面に区切る工程を含む方法。
  3. 【請求項３】 請求項第２項記載の方法であって、前記
    溝の深さが前記微小気泡の膜の深さよりも深い方法。
  4. 【請求項４】 請求項第１項記載の方法であって、支持
    体上に複数個の板を設けるために、配置すべき板に対応
    する基板表面の領域を照射ビームで走査することによっ
    て照射を行う方法。
  5. 【請求項５】 請求項第１項記載の方法であって、支持
    体上に複数個の板を設けるために、配置すべき板に対応
    する基板表面の領域の照射を、照射すべき領域に対応す
    る開口を持つマスクを通した照射によって一括して行う
    方法。
  6. 【請求項６】 請求項第１項記載の方法であって、前記
    照射ビームがＹＡＧレーザービームである方法。
  7. 【請求項７】 請求項第１項記載の方法であって、前記
    半導体基板が単結晶シリコンを含み、前記イオン衝撃が
    １５０℃ないし３５０℃の基板温度において水素イオン
    を用いて行われ、前記照射ビームが照射される基板領域
    の温度を６００℃以上に加熱する方法。
  8. 【請求項８】 アクティブマトリックスフラットスクリ
    ーンの画素を制御するためのトランジスタを実現するた
    めに請求項第１項記載の方法を適用すること。
  9. 【請求項９】 画像センサーの実現のために請求項第１
    項記載の方法を適用すること。
  10. 【請求項１０】 アクティブマトリックス印刷ヘッドを
    実現するために請求項第１項記載の方法を適用するこ
    と。
JP01098095A 1994-01-26 1995-01-26 半導体板形成方法 Expired - Lifetime JP3905930B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9400836 1994-01-26
FR9400836A FR2715501B1 (fr) 1994-01-26 1994-01-26 Procédé de dépôt de lames semiconductrices sur un support.

Publications (2)

Publication Number Publication Date
JPH07254690A true JPH07254690A (ja) 1995-10-03
JP3905930B2 JP3905930B2 (ja) 2007-04-18

Family

ID=9459420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01098095A Expired - Lifetime JP3905930B2 (ja) 1994-01-26 1995-01-26 半導体板形成方法

Country Status (5)

Country Link
US (1) US5559043A (ja)
EP (1) EP0665588B1 (ja)
JP (1) JP3905930B2 (ja)
DE (1) DE69508817T2 (ja)
FR (1) FR2715501B1 (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100345354B1 (ko) * 1997-03-26 2002-09-18 캐논 가부시끼가이샤 박막형성방법
JP2003504845A (ja) * 1999-06-30 2003-02-04 コミツサリア タ レネルジー アトミーク 薄膜の製造方法、およびかくして得られた膜構造物
JP2004165679A (ja) * 1998-02-25 2004-06-10 Seiko Epson Corp 薄膜デバイスの転写方法
JP2004228373A (ja) * 2003-01-23 2004-08-12 Seiko Epson Corp デバイスの製造方法とデバイス、電気光学装置、及び電子機器
JP2004228374A (ja) * 2003-01-23 2004-08-12 Seiko Epson Corp デバイスの製造方法とデバイス、電気光学装置、及び電子機器
US6790747B2 (en) 1997-05-12 2004-09-14 Silicon Genesis Corporation Method and device for controlled cleaving process
JP2004260170A (ja) * 2003-02-27 2004-09-16 Sharp Corp 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法
JP2004532515A (ja) * 2001-03-02 2004-10-21 コミサリヤ・ア・レネルジ・アトミク 特殊基板における薄膜製造方法およびその適用
JP2005203595A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
US6939729B2 (en) 2000-12-14 2005-09-06 Sony Corporation Method of transferring a device, a method of producing a device holding substrate, and a device holding substrate
KR100481994B1 (ko) * 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP2006135356A (ja) * 1996-08-27 2006-05-25 Seiko Epson Corp 薄膜トランジスタの転写方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
US7229899B2 (en) 1997-12-30 2007-06-12 Commissariat A L'energie Atomique Process for the transfer of a thin film
JP2007527108A (ja) * 2003-07-10 2007-09-20 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 応力が加わる系のための基板アセンブリ
JP2007329470A (ja) * 2006-05-18 2007-12-20 Soi Tec Silicon On Insulator Technologies 半導体オンインシュレータ型ウエハを製造する方法及び半導体オンインシュレータウエハ
US7439092B2 (en) 2005-05-20 2008-10-21 Commissariat A L'energie Atomique Thin film splitting method
US7615463B2 (en) 2001-10-11 2009-11-10 Commissariat A L'energie Atomique Method for making thin layers containing microcomponents
US7670930B2 (en) 2006-03-29 2010-03-02 Commissariat A L 'energie Atomique Method of detaching a thin film by melting precipitates
US7713369B2 (en) 2001-04-13 2010-05-11 Commissariat A L'energie Atomique Detachable substrate or detachable structure and method for the production thereof
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP2011187596A (ja) * 2010-03-08 2011-09-22 Stanley Electric Co Ltd 半導体発光素子の製造方法
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US5759904A (en) * 1996-11-06 1998-06-02 Southwest Research Institute Suppression of transient enhanced diffusion in ion implanted silicon
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
FR2766620B1 (fr) 1997-07-22 2000-12-01 Commissariat Energie Atomique Realisation de microstructures ou de nanostructures sur un support
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
DE19750167B4 (de) * 1997-11-12 2006-08-31 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung integrierter Schaltkreise
EP0926709A3 (en) 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US6180495B1 (en) * 1998-04-03 2001-01-30 Motorola, Inc. Silicon carbide transistor and method therefor
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6171965B1 (en) * 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
DE19921230B4 (de) * 1999-05-07 2009-04-02 Giesecke & Devrient Gmbh Verfahren zum Handhaben von gedünnten Chips zum Einbringen in Chipkarten
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
JP2001189288A (ja) * 1999-12-20 2001-07-10 Ind Technol Res Inst イオン注入利用の基板ダイシング法
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6906847B2 (en) * 2000-12-07 2005-06-14 Reflectivity, Inc Spatial light modulators with light blocking/absorbing areas
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7163826B2 (en) * 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
FR2842650B1 (fr) * 2002-07-17 2005-09-02 Soitec Silicon On Insulator Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
WO2004071948A2 (en) * 2003-02-10 2004-08-26 Reveo, Inc. Micro-nozzle, nano-nozzle, manufacturing methods therefor, applications therefor
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
EP1482548B1 (en) * 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
DE10340409B4 (de) * 2003-09-02 2007-05-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Trägerwafer und Verfahren zum Bearbeiten eines Halbleiterwafers unter Verwendung eines Trägerwafers
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7542197B2 (en) * 2003-11-01 2009-06-02 Silicon Quest Kabushiki-Kaisha Spatial light modulator featured with an anti-reflective structure
FR2866983B1 (fr) * 2004-03-01 2006-05-26 Soitec Silicon On Insulator Realisation d'une entite en materiau semiconducteur sur substrat
EP1571705A3 (fr) * 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
US20070264796A1 (en) * 2006-05-12 2007-11-15 Stocker Mark A Method for forming a semiconductor on insulator structure
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
JP5220335B2 (ja) * 2007-04-11 2013-06-26 信越化学工業株式会社 Ｓｏｉ基板の製造方法
CN101657882B (zh) * 2007-04-13 2012-05-30 株式会社半导体能源研究所 显示器件、用于制造显示器件的方法、以及soi衬底
KR101499175B1 (ko) * 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
SG183670A1 (en) 2009-04-22 2012-09-27 Semiconductor Energy Lab Method of manufacturing soi substrate
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR101731809B1 (ko) * 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
CN111799365B (zh) * 2020-06-29 2022-03-25 上海新硅聚合半导体有限公司 基于同一衬底制备不同厚度薄膜的方法及其结构、及应用器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082793A (en) * 1965-09-28 1992-01-21 Li Chou H Method for making solid state device utilizing ion implantation techniques
FR2506344B2 (fr) * 1980-02-01 1986-07-11 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2475068B1 (fr) * 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
JPS5830145A (ja) * 1981-08-17 1983-02-22 Sony Corp 半導体装置の製造方法
US4837172A (en) * 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5372952A (en) * 1992-04-03 1994-12-13 National Semiconductor Corporation Method for forming isolated semiconductor structures
US5304509A (en) * 1992-08-24 1994-04-19 Midwest Research Institute Back-side hydrogenation technique for defect passivation in silicon solar cells
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481994B1 (ko) * 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP2006135356A (ja) * 1996-08-27 2006-05-25 Seiko Epson Corp 薄膜トランジスタの転写方法
US6534383B1 (en) 1997-03-26 2003-03-18 Canon Kabushiki Kaisha Thin film formation process by clearing the implanted layer with laser radiation
KR100345354B1 (ko) * 1997-03-26 2002-09-18 캐논 가부시끼가이샤 박막형성방법
US6790747B2 (en) 1997-05-12 2004-09-14 Silicon Genesis Corporation Method and device for controlled cleaving process
US7229899B2 (en) 1997-12-30 2007-06-12 Commissariat A L'energie Atomique Process for the transfer of a thin film
JP2004165679A (ja) * 1998-02-25 2004-06-10 Seiko Epson Corp 薄膜デバイスの転写方法
JP2003504845A (ja) * 1999-06-30 2003-02-04 コミツサリア タ レネルジー アトミーク 薄膜の製造方法、およびかくして得られた膜構造物
JP4942890B2 (ja) * 1999-06-30 2012-05-30 エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ 薄膜の製造方法、およびかくして得られた膜構造物
US6939729B2 (en) 2000-12-14 2005-09-06 Sony Corporation Method of transferring a device, a method of producing a device holding substrate, and a device holding substrate
JP2004532515A (ja) * 2001-03-02 2004-10-21 コミサリヤ・ア・レネルジ・アトミク 特殊基板における薄膜製造方法およびその適用
US7713369B2 (en) 2001-04-13 2010-05-11 Commissariat A L'energie Atomique Detachable substrate or detachable structure and method for the production thereof
US7615463B2 (en) 2001-10-11 2009-11-10 Commissariat A L'energie Atomique Method for making thin layers containing microcomponents
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
JP2004228373A (ja) * 2003-01-23 2004-08-12 Seiko Epson Corp デバイスの製造方法とデバイス、電気光学装置、及び電子機器
US7408207B2 (en) 2003-01-23 2008-08-05 Seiko Epson Corporation Device manufacturing method and device, electro-optic device, and electronic equipment
JP2004228374A (ja) * 2003-01-23 2004-08-12 Seiko Epson Corp デバイスの製造方法とデバイス、電気光学装置、及び電子機器
JP2004260170A (ja) * 2003-02-27 2004-09-16 Sharp Corp 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法
JP2007527108A (ja) * 2003-07-10 2007-09-20 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 応力が加わる系のための基板アセンブリ
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP2005203595A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP4666277B2 (ja) * 2004-01-16 2011-04-06 セイコーエプソン株式会社 電気光学装置の製造方法
US7439092B2 (en) 2005-05-20 2008-10-21 Commissariat A L'energie Atomique Thin film splitting method
US7670930B2 (en) 2006-03-29 2010-03-02 Commissariat A L 'energie Atomique Method of detaching a thin film by melting precipitates
JP2007329470A (ja) * 2006-05-18 2007-12-20 Soi Tec Silicon On Insulator Technologies 半導体オンインシュレータ型ウエハを製造する方法及び半導体オンインシュレータウエハ
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9356181B2 (en) 2006-09-08 2016-05-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9640711B2 (en) 2006-09-08 2017-05-02 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US11444221B2 (en) 2008-05-07 2022-09-13 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
JP2011187596A (ja) * 2010-03-08 2011-09-22 Stanley Electric Co Ltd 半導体発光素子の製造方法

Also Published As

Publication number Publication date
EP0665588B1 (fr) 1999-04-07
DE69508817D1 (de) 1999-05-12
DE69508817T2 (de) 1999-10-07
FR2715501B1 (fr) 1996-04-05
US5559043A (en) 1996-09-24
EP0665588A1 (fr) 1995-08-02
JP3905930B2 (ja) 2007-04-18
FR2715501A1 (fr) 1995-07-28

Similar Documents

Publication Publication Date Title
JP3905930B2 (ja) 半導体板形成方法
KR100654164B1 (ko) 지지체 상에 박막을 형성하는 방법 및 이 방법에 의해서 제조되는 구조물
US6830993B1 (en) Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
JP5296281B2 (ja) 脆弱化された基板およびそのような基板の製造方法
KR100742790B1 (ko) 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치
JP4759919B2 (ja) 電気光学装置の製造方法
RU2121733C1 (ru) Способ изготовления монокристаллических кремниевых площадок на кварцевой подложке
US7381285B2 (en) Manufacturing method of a device
DE60203426T2 (de) Verfahren zur Herstellung einer Anzeigevorrichtung
EP1686626A3 (en) Method of separating thin film device, method of transferring thin film device, thin film device, active matrix substrate and liquid crystal display device
JP2004311955A (ja) 超薄型電気光学表示装置の製造方法
MXPA01011852A (es) Aplanado superficial de peliculas de silicio delgadas, durante y despues del proceso por el metodo de solidificacion lateral en secuencia.
EP0867920B1 (en) Thin film formation process
US20180033609A1 (en) Removal of non-cleaved/non-transferred material from donor substrate
JPH0629212A (ja) 半導体装置の製造方法
DE19750167B4 (de) Verfahren zur Herstellung integrierter Schaltkreise
JP2679676B2 (ja) Ｓｏｉ基板の製造方法および半導体装置の製造方法
JP5231772B2 (ja) 透過型液晶表示素子基板の製造方法
JP3810168B2 (ja) 半導体基板の製造方法
JPH0864836A (ja) 薄膜半導体装置の製造方法
JP2612722B2 (ja) 半導体装置の製造方法
JP2002314050A (ja) 半導体薄膜製造装置
JP2003068997A (ja) 電気光学装置の製造方法
JPS60196703A (ja) 光導波路形成方法
JPS59123224A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060508

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100119

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140119

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term