JPS5830145A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5830145A JPS5830145A JP12846981A JP12846981A JPS5830145A JP S5830145 A JPS5830145 A JP S5830145A JP 12846981 A JP12846981 A JP 12846981A JP 12846981 A JP12846981 A JP 12846981A JP S5830145 A JPS5830145 A JP S5830145A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- glass pane
- semiconductor substrate
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、８ Ｉ ８ （８ｅｍｉｃｏｎｄｕｃｔｏｒ
ｏｎ ＩｎｓｕｌａｔｉｎｇＳｕｂｓｔｒａｔｅ ）
構造を有する半導体装置の製造方法に関するものである
。
ｏｎ ＩｎｓｕｌａｔｉｎｇＳｕｂｓｔｒａｔｅ ）
構造を有する半導体装置の製造方法に関するものである
。
この種の半導体装置として、従来、８０８ （Ｓｉｌｉ
ｃｏｎ（ｋｌ ５ａｐｐｈｉｒｅ又は８１１ｉｃｏｎＯ
ｎ ８ｐｉｎｅｌ ）構造のものがよく知られている。
ｃｏｎ（ｋｌ ５ａｐｐｈｉｒｅ又は８１１ｉｃｏｎＯ
ｎ ８ｐｉｎｅｌ ）構造のものがよく知られている。
このＳＯ８は、サファイア又はスピネルの表面にシリコ
ン単結晶を気相成長させタモので、ヘテロ・工、ピタキ
７ヤルの一種である。
ン単結晶を気相成長させタモので、ヘテロ・工、ピタキ
７ヤルの一種である。
従って、このような８０８のシリコンエピタキシャル層
には、シリコンとサファイア又はシリコンとスピネルと
の格子不整合による多種多様な格子欠陥が本質的に存在
しており、このため素子の特性的な面で問題があった。
には、シリコンとサファイア又はシリコンとスピネルと
の格子不整合による多種多様な格子欠陥が本質的に存在
しており、このため素子の特性的な面で問題があった。
例えば、転位だけでも、通常、その密度は１００１
以上である。
以上である。
本発明はこのような問題点に鑑みてなされたものであっ
て、構造的にはＳＯ８と同等の効果を有し、しかも特性
的に優れた８Ｉ８型の半導体装置を簡単に製造する方法
を提供しようとするものであるＯ 以下、本発明を実施例１こつき図面を参照して説明する
。
て、構造的にはＳＯ８と同等の効果を有し、しかも特性
的に優れた８Ｉ８型の半導体装置を簡単に製造する方法
を提供しようとするものであるＯ 以下、本発明を実施例１こつき図面を参照して説明する
。
まず、＃！１図に示すように、高濃度不純物を有するシ
リコン基板（１）に低淡度のシリコンエピタキシャル層
（２）を成長させる。例えば、前者をＮ層、後者をＮ層
とＴる。このシリコンエピタキシャル層（２）の厚みは
、既述したＳＯ８の代替品として本例の装置を用いる場
合には１μ以下であるのが嵐＜、０．４μ程度であるの
が特に好ましいロ一方１本例のような構成は、従来周知
のＣＣＤ （ＣｈａｒｇｅＣｏｕｐｌｅｄ Ｄｅｖｉｃ
ｅ ）として用イテも効果的テアリ、この場合には、シ
リコンエピタキシャル層（２）の厚みを１〜１０μｓ度
とするのが曳い。
リコン基板（１）に低淡度のシリコンエピタキシャル層
（２）を成長させる。例えば、前者をＮ層、後者をＮ層
とＴる。このシリコンエピタキシャル層（２）の厚みは
、既述したＳＯ８の代替品として本例の装置を用いる場
合には１μ以下であるのが嵐＜、０．４μ程度であるの
が特に好ましいロ一方１本例のような構成は、従来周知
のＣＣＤ （ＣｈａｒｇｅＣｏｕｐｌｅｄ Ｄｅｖｉｃ
ｅ ）として用イテも効果的テアリ、この場合には、シ
リコンエピタキシャル層（２）の厚みを１〜１０μｓ度
とするのが曳い。
次に、第２図に示すように、Ｎ層（２）の表面に、石英
ガラス、サファイア等からなる絶縁基板（３）を密接さ
せる。そして、この状態で、絶縁基板（３）側からレー
ザ光（４）を照射Ｔる。使用するレーザは、例えば、波
長が１．０６μのＮｄ：ＹＡＧレーザで良い。このレー
ザ光（４）は、ガラスやサファイア等からなる絶縁基板
（３）では殆ど吸収されず、その大部分がＸ層（２）の
衆面近傍で吸収されてこのＮ層（２）が局部的ｉこ加熱
され、融解する。そして、このＮ層（２）の冷却過程で
Ｎ層（２）が絶縁基板（３）に溶着する。
ガラス、サファイア等からなる絶縁基板（３）を密接さ
せる。そして、この状態で、絶縁基板（３）側からレー
ザ光（４）を照射Ｔる。使用するレーザは、例えば、波
長が１．０６μのＮｄ：ＹＡＧレーザで良い。このレー
ザ光（４）は、ガラスやサファイア等からなる絶縁基板
（３）では殆ど吸収されず、その大部分がＸ層（２）の
衆面近傍で吸収されてこのＮ層（２）が局部的ｉこ加熱
され、融解する。そして、このＮ層（２）の冷却過程で
Ｎ層（２）が絶縁基板（３）に溶着する。
次に、Ｎ層（１）のみをエツチングしてＮ層（２）を殆
どエツチングしないような選択的エツチング液ヲ用いて
、第３図に示すように、Ｎ層（１）のみをエツチング除
去する。このようなエツチング液は、そのエツチング速
度が半導体基体の不純物濃度に強く依存するようなもの
であって、例えば、ＨＰ ：ＨＮＯ。
どエツチングしないような選択的エツチング液ヲ用いて
、第３図に示すように、Ｎ層（１）のみをエツチング除
去する。このようなエツチング液は、そのエツチング速
度が半導体基体の不純物濃度に強く依存するようなもの
であって、例えば、ＨＰ ：ＨＮＯ。
： ＣＨ，Ｃ００Ｈ＝ １ ： ５ ： ８の組成のも
のを用いることができる。上記組成のエツチング液は、
Ｎ層（１）のエツチング速度がＮ層（２）のエツチング
速度よりも１０１倍大きい。なお、このＮ層層（１）を
除去する工程は、加工精度が向上すれば、機械的研摩に
よって行うことも可能である。
のを用いることができる。上記組成のエツチング液は、
Ｎ層（１）のエツチング速度がＮ層（２）のエツチング
速度よりも１０１倍大きい。なお、このＮ層層（１）を
除去する工程は、加工精度が向上すれば、機械的研摩に
よって行うことも可能である。
次に、上述のようにして絶縁基板（３）上に残されたシ
リコンエピタキシャル層（２）に、第４図に示すように
、所定の半導体素子（５）を形成する。
リコンエピタキシャル層（２）に、第４図に示すように
、所定の半導体素子（５）を形成する。
このようにして製造された半導体装置は、従来のｓｏｓ
ｍのものと構造的には殆ど同様であり、従って、ＳＯＳ
型の有Ｔる構造的な利点を殆どそのまま有している。し
かも、本例の半導体装置では、シリコンエピタキシャル
層（２）がシリコン基板（１）上に成長したホモ・エピ
タキシャル層であり、仁のため、格子欠Ｓを殆ど含有し
ていない。従って、従来のｓｏｓｍ亭導体装置に比べて
特性的に優れた装置を得ることができる。
ｍのものと構造的には殆ど同様であり、従って、ＳＯＳ
型の有Ｔる構造的な利点を殆どそのまま有している。し
かも、本例の半導体装置では、シリコンエピタキシャル
層（２）がシリコン基板（１）上に成長したホモ・エピ
タキシャル層であり、仁のため、格子欠Ｓを殆ど含有し
ていない。従って、従来のｓｏｓｍ亭導体装置に比べて
特性的に優れた装置を得ることができる。
次に、本発明の第２の実施例を第５図及び第６図を参照
して説明する。
して説明する。
本例においては、シリコンエピタキシャル層（２）と絶
縁基板（３）との接着強ｔを増すために、これらシリコ
ンエピタキシャル層（２）と絶縁基板（３）との夫夫の
接合向に多結晶若しくは非晶質のシリコン層（６ａＸＩ
Ｓｂ）をＣＶ Ｄ ゛（ＣｈｅｍｉＣａｌ Ｖａｐｏｒ
ｅｄ ｌ１ｋｐｏｓｉｔｉｏｎ ）等壷こより形成して
いる。そして、これらのシリコン層（６ｍ）と（６ｂ）
とを互いに密接させ、絶縁基板（３）の側からレーザ光
（４）を照射Ｔる。このレーザ光（４）は多結晶若しく
は非晶質のシリコン層（６）に吸収され、これにより、
シリコン層（６ａ）と（６ｂ）とが互いに溶着する。こ
の多結晶若しくは非晶質のシリコン層（６）の厚みは、
本例の装置６ｓｏｓの代替品として用いる場合には５ｏ
ｏＸ程度であるのが良く、また、ＣＣＤとして用いる場
合には５００Ｘ以上、例えば１０００Ｘ〜１Ｊｓ度とす
ることができる。
縁基板（３）との接着強ｔを増すために、これらシリコ
ンエピタキシャル層（２）と絶縁基板（３）との夫夫の
接合向に多結晶若しくは非晶質のシリコン層（６ａＸＩ
Ｓｂ）をＣＶ Ｄ ゛（ＣｈｅｍｉＣａｌ Ｖａｐｏｒ
ｅｄ ｌ１ｋｐｏｓｉｔｉｏｎ ）等壷こより形成して
いる。そして、これらのシリコン層（６ｍ）と（６ｂ）
とを互いに密接させ、絶縁基板（３）の側からレーザ光
（４）を照射Ｔる。このレーザ光（４）は多結晶若しく
は非晶質のシリコン層（６）に吸収され、これにより、
シリコン層（６ａ）と（６ｂ）とが互いに溶着する。こ
の多結晶若しくは非晶質のシリコン層（６）の厚みは、
本例の装置６ｓｏｓの代替品として用いる場合には５ｏ
ｏＸ程度であるのが良く、また、ＣＣＤとして用いる場
合には５００Ｘ以上、例えば１０００Ｘ〜１Ｊｓ度とす
ることができる。
このように、シリコンエピタキシャル層（２）と絶縁基
板（３）との間に多結晶若しくは非晶質のシリコン層（
６）を介在せしめることにより、シリコンエピタキシャ
ル層（２）と絶縁基板（３）との接着強度が大巾に向上
する。
板（３）との間に多結晶若しくは非晶質のシリコン層（
６）を介在せしめることにより、シリコンエピタキシャ
ル層（２）と絶縁基板（３）との接着強度が大巾に向上
する。
以上、本発明を実施例につき説明したが、本発明は、上
記実施例において例示したもの以外にも各種の８ Ｉ
８１１半導体装置の製造方法に適用可能である。
記実施例において例示したもの以外にも各種の８ Ｉ
８１１半導体装置の製造方法に適用可能である。
以上説明したように、本発明においては、半導体基体の
一主面に絶縁支持体を溶着により接合し、しかる後、こ
の絶縁支持体上に所定厚の半導体層を残して上記半導体
基体を除去している。従って、絶縁支持体上に形成され
る半導体層は、従来のＳＯ８型のようなヘテロ・エピタ
キシャル層ではな（、このため、その格子欠陥を著しく
減少させることができて、特性の良い半導体素子を得る
ことができる。
一主面に絶縁支持体を溶着により接合し、しかる後、こ
の絶縁支持体上に所定厚の半導体層を残して上記半導体
基体を除去している。従って、絶縁支持体上に形成され
る半導体層は、従来のＳＯ８型のようなヘテロ・エピタ
キシャル層ではな（、このため、その格子欠陥を著しく
減少させることができて、特性の良い半導体素子を得る
ことができる。
また、絶縁支持体を透過する光をこの絶縁支持体側から
照射することによって半導体基体と絶縁支持体との溶着
を行っており、高温での長時間処理をそれ程必要としな
いので、半導体層の質を損なう恐れが殆どない。
照射することによって半導体基体と絶縁支持体との溶着
を行っており、高温での長時間処理をそれ程必要としな
いので、半導体層の質を損なう恐れが殆どない。
第１図〜＠４図は本発明の第１の実施例による半導体装
置の製造方法を工１！順に示すものであって、＠１図は
シリコン基板上にエピタキシャル層を形成した状態の縦
断面図、第２図は絶縁基板を接合した状態の縦断面図、
第３図はシリコン基板を除去した状−の縦断面図、１８
４図は半導体素子を形成した状態の縦断面図である。 第５図及び第６図は本発明の第２の実施例を示Ｔもので
あって、第５図は半導体基体と絶縁基板との夫々に多結
晶若しくは非晶質のシリコン層を形成した状態の縦断面
図、＃！６図は半導体基体と絶縁基板とを互いに接合し
た状態の縦断面図であるＯ なお図面に用いた符号において、 （１）・・・・・・・・・・・・・・・シリコン基板（
Ｎ層）（２）・・・・−・・・・・・・・・・シリコン
エピタキシャル層（Ｎ層）（３）・・・・・・・・・・
・・・・・絶縁基板（４）・・・・・・・・・・・・・
・・レーザ光である。 代理人 上屋 勝 ｌ 松材 修 第１図 第３図 第５図 第６図
置の製造方法を工１！順に示すものであって、＠１図は
シリコン基板上にエピタキシャル層を形成した状態の縦
断面図、第２図は絶縁基板を接合した状態の縦断面図、
第３図はシリコン基板を除去した状−の縦断面図、１８
４図は半導体素子を形成した状態の縦断面図である。 第５図及び第６図は本発明の第２の実施例を示Ｔもので
あって、第５図は半導体基体と絶縁基板との夫々に多結
晶若しくは非晶質のシリコン層を形成した状態の縦断面
図、＃！６図は半導体基体と絶縁基板とを互いに接合し
た状態の縦断面図であるＯ なお図面に用いた符号において、 （１）・・・・・・・・・・・・・・・シリコン基板（
Ｎ層）（２）・・・・−・・・・・・・・・・シリコン
エピタキシャル層（Ｎ層）（３）・・・・・・・・・・
・・・・・絶縁基板（４）・・・・・・・・・・・・・
・・レーザ光である。 代理人 上屋 勝 ｌ 松材 修 第１図 第３図 第５図 第６図
Claims (1)
- 【特許請求の範囲】 （ａ）、半導体基体の一主面Ｅこ絶縁支持体を直接的又
は間接的に密接させ、前記絶縁支持体を透過する光を前
記絶縁支持体側から照射して、前記半導体基体と前記絶
縁支持体とを溶着により互いに接合する工程、 （ｂ）、次いで、前記絶縁支持体上に所定厚の半導体層
を残して前記半導体基体を除去する工程、（Ｃ）、次い
で、前記半導体層に所定の素子を形成する工程、 を夫々具備する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12846981A JPS5830145A (ja) | 1981-08-17 | 1981-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12846981A JPS5830145A (ja) | 1981-08-17 | 1981-08-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5830145A true JPS5830145A (ja) | 1983-02-22 |
Family
ID=14985495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12846981A Pending JPS5830145A (ja) | 1981-08-17 | 1981-08-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830145A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62260357A (ja) * | 1986-05-07 | 1987-11-12 | Seiko Epson Corp | Ｓｏｉ基板及びその製造方法 |
| FR2715501A1 (fr) * | 1994-01-26 | 1995-07-28 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
| US9640711B2 (en) | 2006-09-08 | 2017-05-02 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US11444221B2 (en) | 2008-05-07 | 2022-09-13 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5066185A (ja) * | 1973-10-12 | 1975-06-04 | ||
| JPS5118475A (ja) * | 1974-06-24 | 1976-02-14 | Westinghouse Electric Corp | |
| JPS5515475A (en) * | 1978-07-13 | 1980-02-02 | Roussel Uclaf | Novel 3*200dioxoo4*99dienee211hydroxylsteroid derivatives*their manufacture*use as drug and pharmaceutic composition containing them |
| JPS5635434A (en) * | 1979-08-31 | 1981-04-08 | Toshiba Corp | Manufacturing of semiconductor device |
-
1981
- 1981-08-17 JP JP12846981A patent/JPS5830145A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5066185A (ja) * | 1973-10-12 | 1975-06-04 | ||
| JPS5118475A (ja) * | 1974-06-24 | 1976-02-14 | Westinghouse Electric Corp | |
| JPS5515475A (en) * | 1978-07-13 | 1980-02-02 | Roussel Uclaf | Novel 3*200dioxoo4*99dienee211hydroxylsteroid derivatives*their manufacture*use as drug and pharmaceutic composition containing them |
| JPS5635434A (en) * | 1979-08-31 | 1981-04-08 | Toshiba Corp | Manufacturing of semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62260357A (ja) * | 1986-05-07 | 1987-11-12 | Seiko Epson Corp | Ｓｏｉ基板及びその製造方法 |
| JPH07120757B2 (ja) * | 1986-05-07 | 1995-12-20 | セイコーエプソン株式会社 | Ｓｏｉ基板及びその製造方法 |
| FR2715501A1 (fr) * | 1994-01-26 | 1995-07-28 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
| EP0665588A1 (fr) * | 1994-01-26 | 1995-08-02 | Commissariat A L'energie Atomique | Procédé de dépôt de lames semiconductrices sur un support |
| US9640711B2 (en) | 2006-09-08 | 2017-05-02 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US11444221B2 (en) | 2008-05-07 | 2022-09-13 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4837182A (en) | Method of producing sheets of crystalline material | |
| KR900003255B1 (ko) | 단결정막의 제조 방법 | |
| JPH0157078B2 (ja) | ||
| JPH0732124B2 (ja) | 半導体装置の製造方法 | |
| JPH0454370B2 (ja) | ||
| JPH07297377A (ja) | 半導体装置およびその製造方法 | |
| JPS5830145A (ja) | 半導体装置の製造方法 | |
| JPS62206816A (ja) | 半導体結晶層の製造方法 | |
| JP2621325B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JP2699325B2 (ja) | 半導体装置の製造方法 | |
| JPS5983993A (ja) | 単結晶半導体層の成長方法 | |
| JPS61185917A (ja) | 半導体装置の製造方法 | |
| JPH04214615A (ja) | 半導体デバイスの製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS5961117A (ja) | 半導体装置の製造方法 | |
| JPS6091622A (ja) | 半導体基板の製造方法 | |
| JPH0746683B2 (ja) | 半導体装置の製造方法 | |
| JPS59119822A (ja) | 半導体装置の製造方法 | |
| JPS6351370B2 (ja) | ||
| JPH06216136A (ja) | 半導体基板およびその製造方法 | |
| JPS61201414A (ja) | シリコン単結晶層の製造方法 | |
| JPS5919312A (ja) | 半導体装置の製造方法 | |
| JPS5837916A (ja) | 半導体装置の製造方法 | |
| JPH0396225A (ja) | 半導体基板の製造方法 |