JP5547212B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5547212B2
JP5547212B2 JP2011545139A JP2011545139A JP5547212B2 JP 5547212 B2 JP5547212 B2 JP 5547212B2 JP 2011545139 A JP2011545139 A JP 2011545139A JP 2011545139 A JP2011545139 A JP 2011545139A JP 5547212 B2 JP5547212 B2 JP 5547212B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
manufacturing
laser
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011545139A
Other languages
English (en)
Other versions
JPWO2011070855A1 (ja
Inventor
昌弘 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011545139A priority Critical patent/JP5547212B2/ja
Publication of JPWO2011070855A1 publication Critical patent/JPWO2011070855A1/ja
Application granted granted Critical
Publication of JP5547212B2 publication Critical patent/JP5547212B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、絶縁性基板に単結晶薄膜あるいは単結晶からなる半導体デバイスを分離配置して転写する方法に関する。
現在、超高性能で低コストのディスプレイを製造するためには、単結晶シリコン並みのＴＦＴ（Thin Film Transistor；薄膜トランジスタ）性能と、製造コスト低減の両立が必要となる。従来の非晶質シリコン（以下、「ａ−Ｓｉ」という）や多結晶シリコン（以下、「ｐｏｌｙ−Ｓｉ」という）等のＴＦＴプロセスでは、所望の性能を有するＴＦＴが得られないばかりでなく、巨大な真空装置、レーザ結晶化装置、露光機等が必要となり、製造コストを下げることも難しい。
例えば、図１３の（ａ）は、既存の大型液晶用ＴＦＴプロセス（ａ−Ｓｉプロセスやｐｏｌｙ−Ｓｉプロセス）で大面積のガラス基板上に画素などの回路素子を形成する場合を示している。この方法では、ガラス基板全面に、ａ−Ｓｉ膜等を成膜したり、レーザで基板全面を結晶化したりする必要がある。そのため、マザーガラスの巨大化（第１０世代サイズ：３．１ｍ×２．９ｍ）に伴い巨大な装置と莫大な投資が必要になり、製造コストを下げることが難しい。また、ＴＦＴの性能も、ばらつきが大きく消費電力の大きいものしか得られない。
そこで、大面積のガラス基板上に、小面積の別基板上で作製した素子をアレイ状に分散して配置することで、超高性能で低コストのディスプレイを作るという方法が考え出された。例えば、図１３の（ｂ）は、既存のＩＣ（Integrated Circuit）プロセスでシリコン基板（以下、「Ｓｉ基板」という）上に作成したシリコンデバイスや回路素子をチップに分断し、大面積のガラス基板などに転写する（あるいは貼り付ける）方法の一例を示している。ここでの転写には、スマートカット法（水素イオン分離法）を用いてもよいし、ダイボンディングを用いた貼り付けを用いてもよい。
素子のスマートカット法を用いた転写については、本願発明の発明者らにより発明された特許文献１および特許文献２などに示されている。この方法は、パネルのドライバーなどのように、数十〜数百個程度のチップ（数ｍｍサイズ）に分断して貼り合わせる場合には有効な方法である。しかしながら、画素ＴＦＴのように数百万個というような数の素子（数十μｍサイズ）に分断して貼り合わせることは、スループットの面でも、ハンドリングの面でも非現実的である。
図１３の（ｃ）では、スマートカット法を用いて、Ｓｉ基板あるいは、Ｓｉ基板（Ｓｉウェハ）上に作成した素子となるシリコンデバイスをチップに分断せずに、大面積のガラス基板などに貼り付ける場合を示している。上記図１３の（ｂ）の場合と違って、Ｓｉ基板を複数のチップに分断する必要はない。しかしながら、シリコンデバイスを、ガラス基板に貼り合わせた後に熱処理で分離するため、Ｓｉ基板上の素子全体がガラス基板上に転写されてしまう。そのため、画素ピッチのような広い間隔で転写することができない。広い間隔で転写する時は、図１３の（ｄ）に示すように、シリコン基板上に形成する素子同士に間隔をあけて形成する必要があるが、その場合、シリコン基板の利用効率が非常に悪くなってしまう。
また、従来技術によると、シリコン基板上に形成された高性能なシリコンデバイスや回路素子を、１回で分散転写させることは非常に困難である。例えば、単結晶シリコンデバイスの転写に使えるスマートカット法によると、基板全体が加熱されてしまうため、転写したい単結晶シリコンデバイスだけを選択的に転写することは困難である。
一方、製造コストを下げるため、素子を選択的に分散して配置する手法として、特許文献３および特許文献４のように、小さい基板上で作成した微小な素子を分散させて、大面積の基板に転写する方法が知られている。例えば、図１４を参照して説明すると、素子の転写方法は下記の通りである。
まず、図１４の（ａ）に示すように、第１基板（ベース基板）１１に剥離層１２を形成し、この上に複数の素子１３を配列形成する。そして、図１４の（ｂ）および（ｃ）に示すように、例えば、ＵＶ剥離性接着剤１４を付着した中間基板１５に、素子１３を貼り合わせた後、第１基板１１と中間基板１５とを剥離層で分離して素子全体を転写する（１回目）。この時の分離には、ウェットエッチングとエッチストッパー層を用いたリフトオフ法、あるいは、第１基板１１の裏面から剥離層にレーザ照射を行うレーザアブレーションなどを利用する。第１基板１１の裏面からレーザ照射を行う場合、第１基板１１は透明基板である必要がある。そして、図１４の（ｄ）のように、接着剤１６を付着した最終基板（転写先基板）１７に、図１４の（ｃ）に示す素子１３が保持されている透明な中間基板１５を貼り合わせる。その後、図１４の（ｅ）および（ｆ）に示すように、ＵＶ光を中間基板１５の裏面から、選択的に（一定の画素ピッチの間隔を空けて）照射してＵＶ剥離性接着剤１４の接着性を弱めた後に、中間基板１５と最終基板１７とを分離して転写したい素子１３だけを最終基板１７へ転写する（２回目）。中間基板１５の裏面からＵＶ光を照射して２回目の転写を行う場合も、中間基板１５を透明な基板にする必要がある。
日本国公開特許公報「特開２００６−０３２４３５号公報（２００６年２月２日公開）」 日本国公開特許公報「特開２００６−０５３１７１号公報（２００６年２月２３日公開）」 日本国特許公報「特許第３４４７６１９号（２００１年１月１２日公開）」 日本国特許公報「特許第３９９４６８１号（２００２年１０月２５日公開）」 日本国特許公報「特許第３０４８２０１号（１９９３年８月２０日公開）」 日本国特許公報「特許第３４０８８０５号（２００２年７月１０日公開）」 日本国特許公報「特許第３４０６２０７号（１９９９年５月２８日公開）」 日本国特許公報「特許第３４７４１８７号（２００３年９月１９日公開）」
技術資料「ステルスダイシング技術とその応用」、TLAS9004J01、2005年3月発行 ステルスダイシング技術資料「Stealth Dicing Technical Information for Mems」、TLAS9005J02、2009年5月発行
しかしながら、上記方法において、実際に転写できる素子は、単結晶シリコンデバイスではなく、透明なベース基板上にＣＶＤ（Chemical Vaper Deposition）等で成膜可能なａ−Ｓｉまたはｐｏｌｙ−Ｓｉからなる低性能のＴＦＴ、あるいはレーザでサファイア基板との界面が剥れやすいＧａＮで形成されたＬＥＤなど、透明なベース基板上に形成できる素子に限られている。つまり、上記方法は、光を通さない不透明なシリコン基板上に形成した単結晶シリコン素子などを転写させることができない。
また、ベース基板１１上に形成した素子を転写先基板１７に分散して直接転写することができない。つまり、素子を分散して転写するためには、素子を、一旦、ＵＶ剥離接着剤などを塗布した透明な中間基板１５に貼り合わせ、リフトオフあるいは第１基板１１の裏面からレーザ照射などを行って、素子を第１基板１１から分離して中間基板１５上に転写しなければならない。さらに、中間基板１５上に形成された素子を、中間基板１５の裏面からＵＶ光などを選択的に照射して、転写先基板１７に分散して転写する必要がある。
このように、従来技術によると分散して配置するためには、少なくとも２回の転写が必要である。そのため、転写を繰り返すうちに位置ズレが生じやすく、位置ズレにより転写精度が低下し、その後のコンタクトホール形成や配線形成において歩留まりが低下してコストが増える、あるいは製造プロセスが長くなってコストが増えるという問題がある。
本発明は、係る従来の課題に鑑みてなされたものであり、半導体薄膜または半導体素子などの転写対象を、１回の転写工程によりベース基板から転写先基板に分散して転写でき、高精度の転写と、製造プロセスの短縮によるコスト削減が実現できる半導体装置の製造方法、およびこの製造方法により製造された半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の半導体装置の製造方法は、ベース基板上に複数の素子が配列したアイランドパターンを形成して第１基板を形成する工程と、上記第１基板と、上記第１基板とは異なる第２基板とを上記複数の素子の一部を介して貼り合わせる工程と、上記第１基板上に形成された複数の素子のうちの上記一部の素子が形成されている位置に対して、多光子吸収を起こす波長を有するレーザを照射することで、上記一部の素子を上記第１基板から分離し、上記第２基板上に選択的に転写する工程とを含むことを特徴とする。
上記の方法では、転写対象の素子をベース基板から分離するために、多光子吸収を起こす波長を有するレーザを用いてベース基板の所定位置にレーザ照射を行う。この方法によれば、ベース基板が例えばＵＶ光では非透過なＳｉ基板などであっても、ベース基板の表面を透過し、かつその内部で集光して多光子吸収現象を起こすことができる。そして、この多光子吸収現象によりベース基板の内部に、その結晶構造等が改変された改質領域（改質層）を形成することができる。この改質領域では、その結晶構造等が変化することによってクラックや割れが生じるため、上記一部の素子を容易にベース基板から剥離し、上記一部の素子を介して貼り合わされていた第１基板と第２基板とを容易に分離することができる。
これにより、転写対象である上記一部の素子を、中間基板を使用することなく転写先の第２基板に直接転写することができる。また、レーザ照射は、ベース基板の所定位置に対して選択的に行うことができるので、転写したい素子のみを転写先基板に直接転写することができる。このため、半導体デバイスなどの転写を１回で行うことができる。
つまり、１回の転写工程で転写対象の素子をベース基板（第１基板）から転写先基板（第２基板）に直接転写することができるので、位置ズレが少ない高精度の転写を実現し、歩留まり向上と製造プロセスの短縮によるコスト削減を図ることができる。また、これにより、製造工程の処理能力（タクトタイム）を向上させることもできる。
また、上記課題を解決するために、本発明の半導体装置は、絶縁基板上に素子が転写されて形成された半導体装置であって、上記絶縁基板は、所定の間隔で配列した隆起部を有しており、上記素子は、その上面が上記隆起部に接し、かつその下面が上記隆起部から離れるように上記隆起部に直接形成されていることを特徴とする。
ここで、上記素子の上面とは、該素子が絶縁基板に転写される前のベース基板上において、該ベース基板とは接触しておらず上方を向いている面のことを意味し、上記素子の下面とは、該素子が絶縁基板に転写される前のベース基板上において、該ベース基板に接触している面のことを意味する。
上記の構成を有する半導体装置は、上記した本発明の製造方法によって製造されたものであるため、微小な素子構成であっても、高性能を維持することができる。また、上記のように製造工程において中間基板が不要となるため、スループットが高く、製造コストが低減されるという利点を有している。なお、上記隆起部は、アイランドまたはアイランドパターンとも呼ばれる。
本発明は、シリコン表面を透過しシリコン基板内部で集光する、多光子吸収波長を有するレーザを利用することにより、ベース基板中に多光子吸収による改質領域を形成し、従来技術では転写困難だった不透明なベース基板から、直接的に単結晶薄膜または単結晶からなるデバイスなどの素子を、大面積の転写先基板上に選択的に分離転写することができる。また、１回の転写工程で転写対象のベース基板から転写先基板への直接転写を実現できるので、位置ズレが少ない高精度の転写を実現し、製造プロセスの短縮によるコスト削減を図ることができる。
本発明に係る半導体装置の製造方法の主なステップを示すフローチャートである。 本発明の第１の実施の形態に係るベース基板の製造フローを示す断面図である。 本発明の実施の形態に係る転写先基板の製造フローを示す断面図である。 本発明の実施の形態に係る半導体素子をベース基板から転写先基板に転写するフローを示す断面図である。 本発明の第２，３の実施の形態に係るベース基板の製造フローを示す断面図である。 本発明の第２，３の実施の形態に係るベース基板から転写先基板に薄膜を転写するためのフローを示す断面図である。 本発明の第４の実施の形態に係るベース基板と転写先基板とを分離するための方法を示す断面図である。 本発明の第５の実施の形態に係る半導体素子を含むベース基板の製造フローを示す断面図である。 図８に示す製造フローに続いて、本発明の第５の実施の形態に係る半導体素子を含むベース基板の製造フローを示す断面図である。 本発明の第５の実施の形態に係るベース基板上の半導体素子を転写先基板に薄膜を転写するためのフローを示す断面図である。 本発明の第６，７の実施の形態に係るベース基板の一部の製造フローおよびベース基板上の半導体素子を転写先基板に薄膜を転写するためのフローを示す断面図である。 本発明の第８の実施の形態に係るベース基板と転写先基板とを分離するための方法を示す断面図である。 （ａ）〜（ｄ）は、従来技術に係る大面積のガラス基板に半導体素子を転写する様子を示す図である。また、（ｅ）は、本発明において大面積のガラス基板に半導体素子を転写する様子を示す図である。 従来技術に係るベース基板から中間基板を経由して転写先基板に薄膜を転写するフローを示す断面図である。
以下、図面を参照して本発明の実施の形態について詳細に説明する。もちろん、本発明はこれに限定されるものではなく、この実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に限定的な記載がない限り、この発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例に過ぎない。また、本発明の各実施の形態において、同じ構成を有するものに対しては、同じ名称かつ同じ符号を付けて説明する。
本発明の半導体装置の製造方法では、スマートカット法による素子の貼り合わせ技術に、ベース基板の表面を透過しベース基板の内部で集光する多光子吸収を起こす波長を有するレーザを用いたステルスダイシング技術を組み合わせている。ステルスダイシング技術に使用するレーザ（ステルスダイシングレーザ）は、Ｓｉ基板などの不透明な基板の表面を透過して内部で集光し基板内部に改質層を形成するので、本来はこのステルスダイシングレーザをＳｉ基板に対して網目ライン状にスキャンすることで断面方向に分離して、Ｓｉ基板を小さな素子に分断するために用いられている。本発明では、基板の裏面から転写したい所定の素子に選択的に当該レーザを平面的に照射することで、素子をＳｉ基板から平面的に剥離し、素子の選択的な剥離を可能とした。これにより、中間基板を使用することなく、ベース基板上の素子のうち、転写したい素子のみを大面積の転写先基板上に選択的に転写することができる（図１３の（ｅ）参照）。
なお、ステルスダイシング技術については、特許文献６、非特許文献１，２などに記載されている。
ここで、ベース基板とは、半導体素子が最初に形成される基板であり、転写先基板とは、ベース基板上に形成された半導体素子が転写される基板である。ベース基板上に半導体素子が形成された基板は、第１基板とも呼ばれ、転写先基板は、第２基板とも呼ばれる。また、転写先基板は、最終的な製品を構成する基板であるため、最終基板とも呼ばれる。
本発明において、ベース基板として、例えば、Ｓｉ基板、ＳＯＩ（Silicon On Insulator）基板、サファイア基板、ＧａＮ基板、ＧａＡｓ基板などが挙げられる。また、転写先基板として、ガラス基板、プラスチック基板、支持基板に貼り合わせたフィルムなどの絶縁性基板が挙げられる。
また、ベース基板上の素子には、半導体薄膜（単膜）または半導体デバイスなどが含まれる。ここで、半導体デバイスとして、例えば、発光素子、液晶制御素子、光電交換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子などが挙げられる。
以下実施の形態の説明では、ベース基板として不透明なＳｉ基板を用い、転写先基板としてガラス基板を用い、素子が単結晶Ｓｉ薄膜または単結晶Ｓｉからなる半導体デバイスである場合を例として説明する。
〔単結晶Ｓｉ薄膜の転写方法〕
以下の第１〜第４の実施の形態では、半導体装置の製造工程において、Ｓｉ基板（ベース基板）上の単結晶Ｓｉ薄膜を、大面積のガラス基板（転写先基板）に分散配置して転写する方法について説明する。
＜第１の実施の形態＞
以下図１〜４を参照して、本発明の第１の実施の形態を説明する。図１は、本発明に係る半導体装置の製造方法の主なステップを示すフローチャートであり、図２は、ベース基板を形成する方法の主なステップを示す断面図であり、図３は、転写先基板を形成する方法の主なステップを示す断面図であり、図４は、転写したい薄膜をベース基板から転写先基板に転写する方法の主なステップを示す断面図である。
まず、図２に基づいて、Ｓｉ基板１００の形成における各ステップを説明する。
図２の（ａ）のように、平板状のＳｉ基板１００’を熱酸化し、表面に５０〜１００ｎｍ程度の熱酸化膜１０１を形成する（図１のＳ１１、熱酸化工程）。ここでの熱酸化は、一般的な縦型炉または横型炉を用い、温度９００〜１０００℃で、１〜３時間程度の熱酸化を行うことである。なお、ベース基板としてＳｉ基板以外の基板を用いる場合は、ＣＶＤ法などで酸化膜を成膜してもよい。
続いて、図２の（ｂ）に示すように、フォトリソグラフィにより、所定の大きさの単膜のアイランドが基板上に密着できるようにレジストパターン１０２を形成する。その後、図２の（ｃ）に示すように、熱酸化膜１０１および所定厚さのＳｉ基板１００をエッチングすることで、Ｓｉ基板１００にアイランド（隆起部）１００”を形成する。すなわち、Ｓｉ基板１００’をマトリクス状にアイランド化する。なお、エッチング方法は、一般的なフッ素系や塩素系のガスを用いたドライエッチングを採用する。例えば、Ｓｉのドライエッチングには、ＣＦ４、ＳＦ６、ＮＦ３などのフッ素系のガス、あるいは、Ｃｌ２、ＨＣｌ、ＢＣｌ３などの塩素系のガス、およびＡｒ，Ｏ２などのガスを組み合わせて用いる。ＳｉＯ２のドライエッチングには、ＣＦ４、ＣＨＦ３，Ｃ２Ｆ６、Ｈ２，Ｏ２，Ａｒなどのガスを組み合わせて用いればよい。また、ドライエッチングの代わりに、ＨＦ、ＢＨＦ，フッ硝酸、ＫＯＨ、ＳＬＡエッチャントなどを用いたウェットエッチングを採用してもよい。
ここで形成されたＳｉ基板材料からなるアイランド１００”が、後の工程で得られる転写先基板２００上の単結晶Ｓｉ薄膜（半導体素子）１００ａとなる（図１のＳ１２、素子形成工程）。
転写したい素子が単結晶Ｓｉ薄膜である場合は、Ｓｉ基板１００’をアイランド化することにより、素子形成工程と薄膜の素子分離が同時に実現できる（図１のＳ１３、素子分離工程）。そして、図２の（ｄ）に示すように、アッシングおよび剥離洗浄を行ってレジストパターン１０２を剥離すると、ベース基板となるＳｉ基板１００を得ることができる。ここで、最初の平板状のＳｉ基板１００’と、当該Ｓｉ基板１００’に対し、図１のＳ１１〜Ｓ１３などのステップを行って得たＳｉ基板とを区別するために、素子分離後（アイランド形成後）のＳｉ基板をＳｉ基板１００で表記する。
また、図示はしないが、後述のレーザ照射工程の際に、レーザ光がＳｉ基板１００の裏面の凹凸で散乱しないように、熱酸化膜形成工程の前に予めＳｉ基板１００の裏面をＣＭＰで研磨して鏡面にするか、もしくは、レジストパターン剥離工程後のＳｉ基板１００の裏面をＣＭＰで研磨して鏡面にしておいてもよい。ここで、Ｓｉ基板１００の裏面とは、熱酸化膜１０１が形成された面の反対面を指す。
次に、図３に基づいて、ガラス基板（絶縁基板）２００の形成ステップを説明する。
まず、図３の（ａ）に示すように、平板状のガラス基板２００’上に、フォトリソグラフィにより所定の間隔でアイランド（隆起部）ができるようにレジストパターン２０１を形成する（レジストパターン形成工程）。ここで、ガラス基板２００’上のアイランド２００”は、図２に示すようなＳｉ基板１００側のアイランド１００”よりも一回り大きいパターンが望ましい。また、アイランド２００”の間隔は、画素ピッチに対応するように予め間隔が空けられており、Ｓｉ基板１００側のアイランド１００”の整数倍のピッチになることが望ましい。つまり、この条件を満たすようにレジストパターン２０１を形成することが望ましい。
続いて、図３の（ｂ）に示すように、レジストパターン２０１をマスクとしてガラス基板２００’をエッチングすることで、マトリクス状のアイランド２００”を形成する（図１のＳ２１、アイランド化工程）。ここで、エッチング方法として、ＣＦ４、ＣＨＦ３，Ｃ２Ｆ６、Ｈ２，Ｏ２，Ａｒなどのガスを組み合わせたドライエッチングを採用してもよく、ＨＦ、ＢＨＦなどを用いたウェットエッチングを採用してもよい。ＢＨＦの場合、１０〜２０分程度のエッチングにより、１〜２μｍ程度の段差を形成することができる。
これにより、素子分離されて、図３の（ｃ）に示すように、図２に示すようなＳｉ基板１００上の半導体素子が転写できる、転写先基板となるガラス基板２００が得られる。ここでも、最初の平板状のガラス基板２００’と、当該ガラス基板２００’に対し、図１のＳ２などのステップを行って得たガラス基板とを区別するために、素子分離後のガラス基板をガラス基板２００で表記する。
また次に、図４に基づいて、Ｓｉ基板１００およびガラス基板２００を用いて、薄膜（単結晶Ｓｉ薄膜）を転写するステップを説明する。
まず、上記説明のようなステップを通してなされたＳｉ基板１００およびガラス先基板２００に対して、表面処理工程および貼り合わせ工程を行う（図１のＳ３１）。表面処理として、一般的なスマートカットの処理方法を用いることができる。即ち、両基板の表面に、プラズマ処理あるいは薬液処理を行って、表面を親水性にする。プラズマ処理はＡｒプラズマ、大気圧プラズマなどを用いることができる。また、オゾン水洗浄、ＳＣ−１洗浄（過酸化水素水とアンモニア水の混合溶液）などの薬液処理を数分程度行って親水化処理してもよい。
表面処理した状態で、両基板を向かい合わせに貼り合わせると、分子間力（ファンデルワース力）により接合する。この後、温度２００℃で、２時間程度のプレアニールを行うことで、脱水反応が進み共有結合が形成され、接合がより強固になる。なお、図４の（ａ）および（ｂ）から明らかなように、Ｓｉ基板１００上に素子分離された複数の熱酸化膜１０１のうち、ガラス基板２００上に受けとなるアイランド２００”が存在する部分のみが接合される。
続いて、図４の（ｂ）に示すように、ガラス基板２００と貼り合わせたＳｉ基板１００に対し、Ｓｉ基板１００の裏面側から、多光子吸収を起こすような波長のレーザを、アイランド１００”の転写したい部分のみに選択的に照射する（図１のＳ３２、レーザ照射工程）。そしてＳｉ基板１００の内部では、レーザ光が集光し、改質層（改質領域）１０３が形成される。改質領域としては、１）多光子吸収による光学的損傷により誘起された熱ひずみによって基板内部にクラックが形成されて成すクラック領域、２）多光子吸収により局所的に加熱されて、相変化や結晶構造が変化した領域が形成されて成す溶融処理領域（例えば、単結晶シリコンの場合、局所的加熱により結晶構造周期性の乱れた非晶質シリコンに変化した領域が溶融処理領域に相当する）、あるいは、３）基板内部にイオン価数変化、結晶化又は分極配向等の永続的な構造変化が誘起されて成す屈折率変化領域が挙げられる。なお、どのような改質領域を形成するかは、基板の種類によって決めることができる。
例えば、本実施の形態のように、Ｓｉ基板などの半導体基板を用いた場合は、改質領域として溶融処理領域を形成するのが最適である。また、ガラス基板やサファイア基板などの透明基板を用いる場合は、改質領域として屈折率変化領域を形成することができる。このようなＳｉ基板１００の内部に形成された改質層１０３は、Ｓｉ基板１００の内部にクラック、あるいは結晶構造が弱く変化した領域、あるいはイオン価数や分極配向等の構造変化が誘起された領域などが形成されているため、Ｓｉ基板１００およびガラス基板２００を、互いに反対方向に引き離すと、改質層１０３が形成されたＳｉ基板１００の内部の位置で、Ｓｉ基板１００が容易に分離される（図１のＳ３３、分離工程）。
つまり、改質層１０３により分けられたアイランド１００”において、熱酸化膜１０１を通してガラス基板２００と接合した側の部分が、図４の（ｃ）に示すように、ガラス基板２００上に転写される。これにより、薄膜（単結晶Ｓｉ薄膜、ベース基板の一部）１００ａが転写されたガラス基板２００を得て、最終基板として半導体装置に用いることができる。ここで、単結晶Ｓｉ薄膜１００ａの膜厚は、レーザの集光位置を調整することで、適切に制御することができる。また、レーザの調整範囲を超える場合など必要に応じて、ガラス基板２００上に転写した後に、ドライエッチング装置を用いて単結晶Ｓｉ薄膜１００ａ薄膜のエッチバックを行い、単結晶Ｓｉ薄膜１００ａの膜厚をさらに薄くしても良い。
また、Ｓｉ基板１００の裏面側から照射されるレーザは、波長が１０６４ｎｍであり、ステルスダイシング用レーザの半導体レーザ励起Ｎｄ：ＹＡＧレーザを用いる。もちろん、レーザ光源に採用できるレーザとして、Ｎｄ：ＹＡＧレーザの他、Ｎｄ：ＹＶＯ４レーザ、Ｎｄ：ＹＬＦレーザ、またはチタンサファイアレーザもある。レーザ照射は、ピークパワー密度が１×１０８Ｗ／ｃｍ２以上であり、パルス幅が１μｓ以下の条件で行う。より好ましい数値としては、ピークパワー密度が１×１０１１Ｗ／ｃｍ２〜１×１０１２Ｗ／ｃｍ２で、かつパルス幅が１ｎｓ〜２００ｎｓの条件で照射することが好ましい。
ここで、どのようなレーザを用いるかは、形成しようとする改質領域の種類によって決めることができる。例えば、クラック領域または溶融処理領域含む改質層１０３を形成する場合には、ピークパワー密度が１×１０８Ｗ／ｃｍ２以上であり、パルス幅が１μｓ以下のレーザを用い、詳しくはＮｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ４レーザ、またはＮｄ：ＹＬＦレーザを用いるのが好適である。また、屈折率変化領域を含む改質層１０３を形成する場合は、ピークパワー密度が１×１０８Ｗ／ｃｍ２以上であり、パルス幅が１ｎｓ以下（さらに望ましくは１ｐｓ以下）のレーザを用い、詳しくはチタンサファイアレーザを用いるのが好適である。このようなレーザは、波長が長いため、ＵＶ光では非透過な基板に対しても、基板の表面を透過し、多光子吸収現象により基板内部で集光して、内部にクラック、あるいは結晶構造が弱く変化した領域、あるいはイオン価数や分極配向等の構造変化が誘起された領域などの改質層を形成することができる。
また、レーザの照射は、レーザ光源を基板面に沿って走査しながら、転写したい素子が形成されている所定の位置に対して行うことが好ましい。あるいは、レーザ光源の位置は固定して、基板を載せたステージを走査しながら行っても良い。これにより、レーザのスポット径よりも大きい剥離面積を有する所定位置に対して、全面にレーザ照射できて、剥離するための改質層を全面に形成し、改質層での分離をより確実に行うことができる。これらレーザを照射する方法としては、従来から行われている方法を用いることができる。
また、Ｓｉ基板１００の温度を室温から上げた状態で、レーザ照射を行ってもよい。これは、ベース基板がＳｉ基板である場合、基板温度を１００℃以上に上げると、Ｓｉのバンドギャップ（室温時：１．１２ｅＶ）が１．１ｅＶ以下に低下し、基板内部でＹＡＧレーザ（波長１０６４ｎｍ、ｈν=１．１６ｅＶ）の光をより吸収することができて、多光子吸収が起こりやすくなるためである。そのため、Ｓｉ−Ｓｉ結合のより弱い改質領域が形成され、改質領域の形成位置での分離がより容易になる。
なお、同様に、ベース基板がＧａＡｓ基板（バンドギャップ、室温時：１．４２ｅＶ）である場合は、基板温度を７００℃以上に上げることで、バンドギャップを１．１ｅＶ以下にすることができる。
以上の方法により、本実施の形態では、ベース基板（第１基板）となるＳｉ基板１００上にマトリクス状に配列された素子のうち、転写したい素子のみにステルスダイシングレーザ照射を行うことで、素子をベース基板から平面的に剥離して転写先基板（第２基板）となる大面積のガラス２００上に選択的に素子を転写することができる。これにより、転写先基板（第２基板）に対して、ベース基板上に配置された各素子のピッチの整数倍のピッチで各素子がマトリクス状に配列したアイランドパターンを形成することができる（図１３の（ｅ）参照）。
＜第２の実施の形態＞
本実施の形態では、上記第１の実施の形態における説明のように、Ｓｉ基板の単結晶Ｓｉ薄膜（素子）をガラス基板に直接分散配置し転写する場合の例を説明する。第１の実施の形態に比べ、本実施の形態では、ガラス基板に形成される改質層での分離をより容易にするために、ベース基板の内部に予め基板内の他の部分よりも強度の弱い脆弱層を形成する工程を追加した場合の例を説明する。
図５は、本実施の形態におけるＳｉ基板１００の形成ステップを示す断面図である。第１の実施の形態によるＳｉ基板１００の形成ステップと比べ、本実施の形態によるＳｉ基板１００の形成には、Ｓｉ基板１００の内部に予め脆弱層１０４を形成するステップをさらに備える。これ以外のステップは、第１の実施の形態の説明のとおりであるので、それについては簡単に説明する。
本実施の形態によるＳｉ基板１００の形成工程において、まず、図５の（ａ）に示すように、平板状のＳｉ基板１００’に熱酸化膜１０１を形成した後、図５の（ｂ）に示すように、Ｓｉ基板１００’の内部に脆弱層１０４を形成する。
すなわち、Ｓｉ基板１００’に対し、水素イオン注入または水素イオンドープにより、Ｓｉ基板１００’の内部の所定の深さに、水素イオンを打ち込む。水素イオンの注入またはドーピング条件としては、例えば、Ｈ+イオンを注入する場合は、注入エネルギーが２０〜６０ｋｅＶ程度であり、注入量が５×１０14／ｃｍ2〜５×１０15／ｃｍ2である条件で行う。Ｈ 3 +のようなイオンを含むイオンドーピングを行う場合は、注入エネルギーが２０〜６０ｋｅＶ程度であり、注入量が１×１０16／ｃｍ2〜５×１０16／ｃｍ2である条件で行う。水素イオンは軽いので、イオン注入又はイオンドーピングにより、Ｓｉ基板内部深くに侵入できる。この時、Ｓｉの結晶格子を乱すと同時に内部に留まる。続いて、２００℃〜４００℃程度の低い温度でアニールすると、水素イオンが留まっている領域では内圧が上昇して微小気泡（プレートレット）が発生して微小クラックを誘起する。したがって、水素イオンが注入またはドーピングされた層は、その後の熱アニールを加えることで、Ｓｉ基板１００’の内部に脆弱層１０４を形成する。上記所定の深さは、後工程で形成される薄膜１００ａの膜厚を考慮して、注入エネルギーを変えることにより適宜に調整することができる。
そして、図５の（ｃ）および（ｄ）に示すように、Ｓｉ基板１００’に対してレジストパターン１０２の形成工程およびエッチング工程を行う。その後、レジストパターン１０２の剥離工程を経由して、図５の（ｅ）に示すように、内部に脆弱層１０４を備えたＳｉ基板１００を得る。
ガラス基板２００は、図３に示すように、上記第１の実施の形態で説明したステップの通りに形成すればよい。
次に、Ｓｉ基板１００とガラス基板２００とに対する表面処理工程、貼り合わせ工程およびレーザ照射工程も上記第１の実施の形態で説明の通りである。そして、図６の（ａ）に示すように、レーザ照射工程後のＳｉ基板１００の内部において、溶融処理領域（結晶構造周期性が乱れた非晶質シリコン）を含む改質層１０３が形成され、これを起点にクラックや割れが発生する。この場合、予め水素イオンの注入およびアニールにより脆弱層１０４が形成されているので、レーザ照射によるクラックや割れを脆弱層１０４に沿って走らせることができる。そのため、単結晶Ｓｉ薄膜１００ａをベース基板のＳｉ基板１００からより容易に分離させることができる。そして、Ｓｉ基板１００とガラス基板２００とを互いに反対方向に引き離すと、図６の（ｂ）に示すように、脆弱層１０４に沿って剥れやすく形成された改質層１０３の処で、ベース基板（Ｓｉ基板１００）と転写先基板（ガラス基板２００）とが容易に分離される。これにより、薄膜（単結晶Ｓｉ薄膜）１００ａが転写されたガラス基板２００を得ることができる。
＜第３の実施の形態＞
本実施の形態では、Ｓｉ基板に形成される改質層での分離をより容易にするために、脆弱層の代わりに、ベース基板の基板本体の内部に、予め基板内の他の部分よりも光をより多く吸収する光吸収層を形成しておく場合の例を説明する。光吸収層形成ステップ以外の工程は、上記第１，２の実施の形態の説明のとおりであるので、それについては簡単に説明する。なお、上記第２の実施の形態と同じ図面を参照して説明する。
本実施の形態によるＳｉ基板１００の形成工程において、まず、図５の（ａ）に示すように、平板状のＳｉ基板１００’に熱酸化膜１０１を形成した後、図５の（ｂ）に示すように、Ｓｉ基板１００’の内部に光吸収層１０５を形成する。
すなわち、Ｓｉ基板１００’に対し、イオン注入又はイオンドープにより、Ｓｉ基板１００’の内部の所定の深さにイオンを打ち込む。打ち込まれたイオンは、バンドギャップ中にドナー又はアクセプター準位を形成し、Ｓｉ基板１００’に光吸収層１０５を形成する。上記所定の深さは、後工程で形成される薄膜１００ａの膜厚を考慮して、適宜に調整することができる。
ここで、イオンの種類としては、ボロン、リン、ヒ素、ガリウム、インジウム、チタン、パラジウム、炭素、シリコン、アンチモン、亜鉛、テルル、カドミウムなどを用いることができる。また、イオンの注入またはイオンドーピング条件としては、例えばボロンをイオン注入する場合は、注入エネルギーが４０〜１５０ｋｅＶ程度であり、注入量が１×１０１５／ｃｍ２以上の条件で行う。リンをイオン注入する場合は、注入エネルギーが１００〜２５０ｋｅＶ程度であり、注入量が１×１０１５／ｃｍ２以上の条件で行う。
そして、図５の（ｃ）および（ｄ）に示すように、Ｓｉ基板１００’に対してレジストパターン１０２の形成工程およびエッチング工程を行う。そして、レジストパターン１０２の剥離工程を経由して、図５の（ｅ）に示すように、内部に光吸収層１０５を備えたＳｉ基板１００を得る。
ガラス基板２００は、図３に示すように、上記第１の実施の形態で説明したステップの通りに形成すればよい。
次に、Ｓｉ基板１００とガラス基板２００とに対する表面処理工程、貼り合わせ工程およびレーザ（例えばＹＡＧレーザ、波長１０６４ｎｍ）照射工程も上記第１の実施の形態で説明の通りである。そして、図６の（ａ）に示すように、レーザ照射工程後のＳｉ基板１００の内部において、溶融処理領域（結晶構造周期性が乱れた非晶質シリコン）を含む改質層１０３が形成され、これを起点にクラックや割れが発生する。ここで、Ｓｉ基板１００の内部に光吸収層１０５が形成されているため、レーザを照射する際に、光吸収層１０５においてここでのアクセプター準位を介した多光子吸収が起こりやすくなって、結晶構造周期性がより乱れた非晶質シリコンが形成され、剥れやすい改質層１０３を形成することができる。
これについて、従来技術（例えば、特許文献６）によれば、レーザ光源に波長１０６４ｎｍのＹＡＧレーザを用いて照射を行い、ベース基板にバンドギャップが１．１２ｅＶのＳｉ基板（膜厚５００μｍ以下）を使用した場合、大部分の光は透過してしまう（内部透過率約８０％以上）。これに対して、本発明のようにボロンを注入した光吸収層１０５を形成すると、アクセプター準位は価電子帯の底から０．０４５ｅＶだけ上に形成されるので、このアクセプター準位を介したレーザ光の吸収がこの層のみで起こりやすくなり（内部透過率が実効的に下がる方向に働く）、その結果、多光子吸収が起こりやすくなる。但し、ドナーやアクセプターの密度はＳｉの密度に比べて小さいため、高濃度で注入する必要がある。
このように、予めボロンなどのイオン注入により光吸収層１０５形成しておくと、ベース基板１００の基板本体の裏面から多光子吸収波長を有するレーザ光を照射したときに、基板内においてより多くのレーザ光を吸収することができる。そのため、レーザ光の照射によって結晶構造周期性がより乱れた非晶質シリコン（溶融処理領域）を有する改質層を形成することができる。
以上のステップにより、図６の（ｂ）に示すように、Ｓｉ基板１００とガラス基板２００とを互いに反対方向に引き離すと、剥れやすい改質層１０３の処でＳｉ基板１００とガラス基板２００とが容易に分離され、薄膜（単結晶Ｓｉ薄膜）１００ａが転写されたガラス基板２００を得ることができる。
＜第４の実施の形態＞
本実施の形態では、Ｓｉ基板とガラス基板とを分離する方法について説明する。
まず、上記第１〜３の実施の形態による何れかの方法により、Ｓｉ基板１００およびガラス基板２００を形成し、Ｓｉ基板１００とガラス基板２００とに対する表面処理、貼り合わせ工程およびレーザ照射工程を経由して、剥れやすい改質層１０３を形成する。
そして、Ｓｉ基板１００とガラス基板２００との分離による薄膜の転写工程において、図７に示すように、機械的力による剥離またはラミネート膜剥離方法を用いて、両基板を分離する。
つまり、図７の（ａ）に示すように、レーザ照射工程により改質層１０３が形成されたＳｉ基板１００に、当該基板の側面から先端が鋭利なブレード３０１を当てる。これにより、機械的な力で改質層１０３に形成されたクラックや割れを拡大させて、改質層１０３から薄膜１００ａが剥離される。
あるいは、図７の（ｂ）に示すように、貼り合わせたＳｉ基板１００の裏面に、ラミネート膜としてダイシングなどに用いられる接着シート３０２を貼り付け、この接着シート３０２およびＳｉ基板１００を同時に引き剥がすことによって、改質層１０３から薄膜１００ａが剥離される。
以上の第１〜第４の実施の形態の方法で、Ｓｉ基板（ベース基板）上の素子（単結晶Ｓｉ薄膜）を、大面積のガラス基板（転写先基板）に分散配置して転写することができる。これ以降の工程としては、第１〜第４の実施の形態の方法とも、ｐｏｌｙ−Ｓｉプロセスのような通常の大型ガラス基板を用いたＴＦＴ形成工程（フォトリソグラフィやエッチング、成膜など）を行えばよい。これにより、ガラス基板上に単結晶Ｓｉからなる高性能で低ばらつきのＴＦＴを有するＴＦＴバックプレーンを形成することができる。高性能で低ばらつきなＴＦＴバックプレーンが得られるので、液晶パネルだけでなく、有機ＥＬ（ＯＬＥＤ）パネルなどのバックプレーンとしても好適に用いる事ができる。
続いて、以下の幾つかの実施の形態を通して、ベース基板上に半導体デバイスもしくはその一部を予め形成し、それらを転写先基板に分散配置して転写する場合を説明する。ここで、半導体デバイスの一部とは、加工未完成の半導体デバイス半完成品である。つまり、最終工程（多層配線完了工程）まで完成した半導体デバイスではなく、例えば、途中のゲート電極までが、あるいはソース・ドレイン電極までが形成されているような半完成（未完成）のデバイスを意味する。詳しく言うと、ベース基板上に半導体デバイスを形成する時、大面積基板上では困難な微細加工（特にゲート電極の微細加工まで）は小面積基板（ベース基板）上で加工し、加工精度が粗くてもよい配線形成などは、転写後に大面積基板（転写先基板）上で形成してもよいということを意味する。
〔単結晶Ｓｉからなる半導体デバイス〕
以下の実施の形態においては、素子の一例となる微小なトランジスタの転写ステップを説明する。また、上記第１〜第４の実施の形態のように、ベース基板としてＳｉ基板を用い、転写先基板としてガラス基板を用いた場合の例を説明する。
＜第５の実施の形態＞
本実施の形態において、ＩＣ製造に用いられる一般的なプロセス用いてベース基板に半導体素子（微小なトランジスタ）を形成する。もちろん、本実施の形態は、一般的なＩＣプロセスの一例を示すものに過ぎず、本発明はこれに限定されるものではない。
図８は、Ｓｉ基板にトランジスタ（素子）を形成する主なステップを説明するための断面図であり、図９は、Ｓｉ基板に形成した半導体デバイスをガラス基板に転写する主なステップを説明するための断面図である。
本実施の形態において、図８の（ａ）に示すように、Ｓｉ基板１００’を熱酸化し、表面に５０〜１００ｎｍ程度の熱酸化膜１０１を形成する（熱酸化工程）。熱酸化膜は、一般的な縦型炉あるいは横型炉を用い、９００〜１０００℃の温度で１〜３時間程度の熱酸化を行って形成する。なお、ベース基板としてＳｉ基板以外の基板を用いる場合は、ＣＶＤ法などで酸化膜を成膜してもよい。
続いて、図８の（ｂ）に示すように、熱酸化膜１０１上にフォトリソグラフィにより所定の領域上にレジストパターン１０２ａを形成し、Ｓｉ基板１００’上に、リンを注入したｎ型のウェル領域（以下、「ｎ-ｗｅｌｌ」という）１０６およびボロンを注入したｐ型のウェル領域（以下、「ｐ-ｗｅｌｌ」という）１０７を形成する（ウェル形成工程）。
そして、図示はしないが、一般的なＩＣプロセスに用いられるＬＯＣＯＳ酸化を用いて、ｎ-ｗｅｌｌとｐ-ｗｅｌｌとの素子分離を行う。その後、ＮＭＯＳ、ＰＭＯＳ各々の閾値電圧を調整するために、必要に応じてレジストをマスクとしてｎ-ｗｅｌｌ、ｐ-ｗｅｌｌ内の各チャネル領域にイオン注入を行う。例えば、ボロンイオンを、注入エネルギーが１０〜４０ｋｅＶであり、注入量が１×１０１２〜１×１０１３／ｃｍ２程度の注入条件で注入する。
続いて、図８の（ｃ）に示すように、ゲート電極材料を成膜あるいはスパッタした後、フォトリソグラフィによりパターニングして、厚さが２００〜４００ｎｍ程度のゲート電極１０８を形成する（ゲート電極形成工程）。ゲート電極１０８の材料としては、高濃度にリンやボロンをドープしたｎ＋Ｐｏｌｙゲート、ｐ＋ＰｏｌｙゲートをＣＶＤで成膜したものでもよいし、Ｗ、Ｍｏ、ＭｏＷなどの金属をスパッタで形成したものでもよい。パターニングを形成するためのエッチング方法としては、ＣＣｌ４、ＢＣｌ３、ＳｉＣｌ４、Ｃｌ２などの塩素系を用いたガスやＳＦ６、ＣＦ４、ＮＦ３などのフッ素系ガス、およびＡｒ，Ｏ２などのガスを組み合わせて用いたドライエッチングが挙げられる。
続いて、図８の（ｄ）に示すように、ｎ−ｗｅｌｌ１０６上のゲート電極１０８を覆うようにレジストパターン１０２ｂを形成し、ゲート電極１０８およびレジストパターン１０２ｂをマスクとして、低濃度のリンを注入し、ＮＭＯＳにＬＤＤ領域１０９を形成する（ＬＤＤ領域形成工程）。つまり、リンを、注入エネルギーが１０〜４０ｋｅＶであり、注入量が１×１０１３〜１×１０１４／ｃｍ２程度である条件で注入する。もちろん、ＬＤＤ構造を必要としない場合、ＬＤＤ領域形成工程は省略できる。
続いて、レジストパターン１０２ｂ剥離した後、Ｓｉ基板１００’の基板全面に、高温酸化膜などの絶縁膜を厚さ２００〜６００ｎｍ程度形成してから、エッチバックを行う。これにより、図８の（ｅ）に示すように、ゲート電極１０８の側部にサイドウォール１１０を自己整合的に高精度に形成する（サイドウォール形成工程）。サイドウォール１１０の幅によりＬＤＤ領域１０９の長さが規定される。
次に、ｎ−ｗｅｌｌ１０６上のゲート電極１０８とサイドウォール１０９とを覆うように、レジストパターン１０２ｃを形成する。そして、図８の（ｆ）に示すように、ｐ−ｗｅｌｌ１０７上のゲート電極１０８とサイドウォール１０９、およびｎ−ｗｅｌｌ１０６上のレジストパターン１０２ｃをマスクとして、高濃度のリンを注入して、ｐ−ｗｅｌｌ１０７上にｎ＋領域であるソース・ドレイン領域１１１を形成する（ソース・ドレイン領域形成工程）。また、図示はしないが、ｎ−ｗｅｌｌ１０６上のゲート電極１０８とサイドウォール１０９、およびｐ−ｗｅｌｌ１０７上のレジストパターンをマスクとして、高濃度のボロンを注入して、ｎ−ｗｅｌｌ１０６上にｐ＋領域であるソース・ドレイン領域１１１を形成する。
すなわち、注入エネルギーが２０〜１００ｋｅＶであり、注入量が１×１０１５〜５×１０１５／ｃｍ２程度である条件で、リン又はヒ素をｎ＋領域に注入して、ｐ−ｗｅｌｌ１０７上にｎ＋領域のソース・ドレイン領域１１１を形成する。また、注入エネルギーが２０〜１００ｋｅＶであり、注入量が１×１０１５〜５×１０１５／ｃｍ２程度である条件で、ボロン又はＢＦ２をｐ＋領域に注入して、ｎ−ｗｅｌｌ１０６上にｐ＋領域のソース・ドレイン領域１１１を形成する。
そして、図９の（ａ）に示すように、Ｓｉ基板１００’に対し、ＣＶＤ法を用いて熱酸化膜１０１の全面に層間絶縁膜１１２を成膜する（層間絶縁膜形成工程）。層間絶縁膜１１２としては、膜厚が５０〜２００ｎｍ程度のＳｉＮＯ膜、膜厚が２００〜６００ｎｍ程度のＴＥＯＳ膜、あるいはそれらの積層膜を用いる。その後、Ｓｉ基板１００’を、温度８００〜９００℃で１〜２時間程度の活性化アニールを行って、ソース・ドレイン領域に注入した不純物イオンを活性化させる。
続いて、フォトリソグラフィおよびエッチングを行って、層間絶縁膜１１２にコンタクトホールを形成する。ここで、コンタクトホールを形成するためのエッチング方法は、Ｃｌ２などのガスを用いたドライエッチングや、ＨＦなどを用いたウェットエッチングを採用する。
そして、スパッタによりＡｌ、ＡｌＳｉ、Ｔｉ、あるいはこれらの積層膜などを、層間絶縁膜１１２の全面に成膜し、コンタクトホールを介して層間絶縁膜１１２上に形成された膜とソース・ドレイン領域１１１とのコンタクトをとる。その後、フォトリソグラフィを行ってパターニングすることにより、図９の（ｂ）に示すように、厚さが４００ｎｍ程度のソース・ドレイン電極１１３を形成する（ソース・ドレイン電極形成工程）。
続いて、図９の（ｃ）に示すように、Ｓｉ基板１００’に対し、ＣＶＤ法を用いて層間絶縁膜１１２の全面にさらに層間絶縁膜１１４を成膜する（層間絶縁膜再形成工程）。層間絶縁膜１１４として、膜厚が１００〜３００ｎｍ程度のＳｉＮ膜、膜厚が２００〜６００ｎｍ程度のＴＥＯＳ膜、あるいはそれらの積層膜等を用いることができる。ＳｉＮ膜を成膜した後に温度４５０度で３０〜６０分程度の水素シンターを行ってもよい。
層間絶縁膜１１４を形成した後、ＣＭＰにより層間絶縁膜１１４の表面を研磨して平坦化を行う（研磨工程）。後工程のレーザ照射で、レーザ光が散乱しないようにＳｉ基板１００’の裏面も同時にＣＭＰで研磨してもよい。
続いて、層間絶縁膜１１４の全面にレジストパターン１０２ｄを形成し、それをマスクとしてフォトリソグラフィとエッチングを行う。これにより、Ｓｉ基板１００’が所定深さにエッチングされるまで処理して、図９の（ｄ）に示すように、トランジスタ毎に分離する（素子分離工程）。素子分離のためのエッチング方法としては、Ｓｉのドライエッチングには、ＣＦ４、ＳＦ６、ＮＦ３などのフッ素系のガス、あるいは、Ｃｌ２、ＨＣｌ、ＢＣｌ３などの塩素系のガス、およびＡｒ，Ｏ２などのガスを組み合わせて用いる。ＳｉＯ２、ＳｉＮのドライエッチングには、ＣＦ４、ＣＨＦ３，Ｃ２Ｆ６、Ｈ２，Ｏ２，Ａｒなどのガスを組み合わせて用いればよい。また、ＨＦ、ＢＨＦ，フッ硝酸、熱リン酸などを用いたウェットエッチングなどを組み合わせて行ってもよい。
続いて、Ｓｉ基板１００’全体をアッシングし、有機剥離液に浸漬させて表面のレジストパターン１０２ｄを除去し、層間絶縁膜１１４の表面を露出させる。これにより、図９の（ｅ）に示すようなＳｉ基板１００’上に微小なトランジスタが形成されたＳｉベース基板１００を得る。ここで、Ｓｉ基板１００’と、当該Ｓｉ基板１００’上に微小なトランジスタが形成されたＳｉ基板とを区別するために、素子分離後のＳｉ基板をＳｉ基板１００で表記する。
次に、ガラス基板２００を、上記第１〜第４の実施の形態で説明したものと同様の方法で形成する（図３参照）。また、Ｓｉ基板１００およびガラス基板２００の表面処理、貼り合わせ工程、およびそれ以降のレーザ照射工程、転写工程などは、上記第１の実施の形態で説明したものと同じである（図１０を参照）。ここで、上記のように、素子として微小なトランジスタ形成した場合には、Ｓｉ基板１００において、その内部に形成された改質層１０３の部分で分離されるので、Ｓｉ基板本体から分離された薄膜（単結晶Ｓｉ薄膜、ベース基板の一部）は、トランジスタと共にガラス基板２００に転写される。この転写されたベース基板の一部は、ドライエッチング装置にてエッチバックを行うことにより除去しても良い。
このようにして、ガラス基板などの大面積絶縁性基板上では微細加工が困難なサブミクロンレベルの微細なトランジスタを、大面積絶縁性基板上に形成することができる。
＜第６の実施の形態＞
本実施の形態においては、Ｓｉ基板上の微小なトランジスタをガラス基板に転写する時、レーザ照射によりＳｉ基板の内部で形成された改質層での分離をより容易にするために、Ｓｉ基板の内部に予め基板内の他の部分よりも強度の弱い脆弱層を形成する工程を追加した場合の例を説明する。
本実施の形態では、図９の（ａ）に示すような層間絶縁膜１１２の形成工程に続いて、ＣＭＰにより、層間絶縁膜１１２の表面を研磨して平坦化を行う。次に、図１１の（ａ）に示すように、Ｓｉ基板１００’の内部の所定の深さに水素イオンを注入、または、ドーピングして、脆弱層１０４を形成する。
水素イオンの注入またはドーピングの条件としては、例えば、Ｈ+イオンの場合は、注入エネルギーが１５０〜２５０ｋｅＶ程度であり、注入量が１×１０16〜１×１０17／ｃｍ2である条件で注入すればよい。また、Ｈ+、Ｈ 2 + 、Ｈ 3 +などの各種水素イオンを含む場合は、注入エネルギーが１５０〜２５０ｋｅＶ程度であり、注入量が２×１０17／ｃｍ2〜１×１０18／ｃｍ2という条件でイオンドーピングすればよい。注入またはドーピングされた水素イオン層は、その後の熱アニールにより、Ｓｉ基板１００の内部に脆弱層１０４を形成する（脆弱層形成工程）。上記所定の深さは、後工程でガラス基板に転写される薄膜の厚さを考慮して、注入エネルギーを変えることにより適宜に調整することができる。
この脆弱層形成工程は、Ｓｉ基板１００’上に熱酸化膜１０１を形成した（図８の（ａ））後に行ってもよい。
また、脆弱層形成工程以降のステップは、上記第１〜第５の実施の形態の説明と同じである。ここで、微小なトランジスタの転写工程を簡単に説明すると、図１１の（ｂ）に示すように、貼り合わせたＳｉ基板１００とガラス基板２００に対して、Ｓｉ基板１００の裏面から多光子吸収を起こす波長を有するレーザを照射すると、Ｓｉ基板１００の内部のレーザ照射位置には溶融処理領域（結晶構造周期性が乱れた非晶質シリコン）を含む改質層１０３が形成され、これを起点としてクラックや割れが発生する。この時、予め水素イオンの注入により脆弱層１０４が形成されているので、脆弱層１０４に沿ってクラックや割れが走り、図１１の（ｃ）に示すように、脆弱層１０４の形成位置でＳｉ基板１００が分離され、Ｓｉ基板１００とガラス基板２００とが分離される。
＜第７の実施の形態＞
上記第６の実施の形態に対して、本実施の形態では、脆弱層１０４の代わりに、Ｓｉ基板１００の内部に予め光吸収層１０５を形成しておく場合の例を説明する。光吸収層１０５により、レーザを照射する際に、光吸収層１０５でこれら準位を介した多光子吸収が起こりやすくなって、結晶構造周期性がより乱れた非晶質シリコン（溶融処理領域）が形成され、剥れやすい改質層１０３を形成することができる。
光吸収層１０５については、上記第３の実施の形態における光吸収層の形成工程と同じ工程によって形成することができるので、詳しい説明は省略する。
また、上記第６の実施の形態に説明したように、光吸収層１０５の形成工程は、Ｓｉ基板１００’に熱酸化膜１０１を形成した（図８の（ａ））後に行ってもよいし、層間絶縁膜１１２の形成工程（図９の（ａ））後に、ＣＭＰにより層間絶縁膜１１２の表面を研磨し平坦化してから行ってもよい。
なお、層間絶縁膜１１２の表面を研磨し平坦化してからイオンの注入またはイオンドーピングを行う場合には、イオンをより深く注入するために、上記第３の実施の形態での条件よりも注入エネルギーを高くすることが好ましい。例えばボロンを注入する場合は、注入エネルギーが１５０〜３００ｋｅＶ程度で、注入量が１×１０１５／ｃｍ２以上の条件で行う。
また、光吸収層の形成工程以降のステップは、上記第６の実施の形態の説明と同じである。つまり、貼り合わせたＳｉ基板１００とガラス基板２００に対して、Ｓｉ基板１００の裏面から多光子吸収波長を有するレーザを照射すると、Ｓｉ基板１００の内部のレーザ照射位置には溶融処理領域（結晶構造周期性が乱れた非晶質シリコン）を含む改質層１０３が形成され、クラックや割れが発生する。この時、予めボロンなどのイオン注入により光吸収層１０５が形成されているので、より多くのレーザ光を吸収して、結晶構造周期性がより乱れた非晶質シリコン（溶融処理領域）を有する改質層１０３を形成できる。そのため、Ｓｉ基板１００とガラス基板２００とをより容易に分離することができる。
＜第８の実施の形態＞
本実施の形態では、Ｓｉ基板１００とガラス基板２００とを分離する方法について説明する。ここで、Ｓｉ基板１００とガラス板２００とを分離するステップ以外は、上記第５〜７の実施の形態と同じである。つまり、上記第５〜７の実施の形態による何れかの方法により、Ｓｉ基板１００およびガラス基板２００を形成し、Ｓｉ基板１００とガラス基板２００とに対する表面処理、貼り合わせ工程およびレーザ照射工程を経由して、剥れやすい改質層１０３を形成する。
そして、Ｓｉ基板１００とガラス基板２００との分離によるトランジスタの転写工程において、図１２に示すように、機械的力による剥離またはラミネート膜剥離方法を用いて、両基板を分離する。
つまり、図１２の（ａ）に示すように、レーザ照射工程により改質層１０３が形成されたＳｉ基板１００に、当該基板の側面から先端が鋭利なブレード３０１を当てる。これにより、機械的な力で改質層１０３に形成されたクラックや割れを拡大させて、改質層１０３の位置で、Ｓｉ基板１００上のＳｉ基板材料からなる薄膜と共に、Ｓｉ基板１００上に形成されたトランジスタをＳｉ基板１００から剥離する。
あるいは、図１２の（ｂ）に示すように、貼り合わせたＳｉ基板１００の裏面に、ラミネート膜としてダイシングなどに用いられる接着シート３０２を貼り付け、この接着シート３０２およびＳｉ基板１００を同時に引き剥がすことによって、改質層１０３の位置で、Ｓｉ基板１００上のＳｉ基板材料からなる薄膜と共に、Ｓｉ基板１００上に形成されたトランジスタをＳｉ基板１００から剥離する。
このように、以上の実施の形態のように、Ｓｉ基板（ベース基板）上の半導体デバイスを、大面積のガラス基板（転写先基板）に分散配置して転写することができる。
なお、本発明において、素子をベース基板から転写先基板に転写する際、転写先基板によって接着剤が必要な場合もある。例えば、反りやうねり、表面ラフネス（面粗さＲａ）が小さいガラス基板へは接着剤を使わずに分子間力で接合可能だが、反りやうねり、表面ラフネス（面粗さＲａ）の大きいプラスチック基板などになると分子間力では接合しないため、接着剤等による接着が必要になる。その場合は平面でフラットな転写先基板において、素子が貼り合わされる位置だけに予め接着剤を塗布しておいても良いし、あるいはアイランドパターンの隆起部を形成した転写先基板において、隆起部の上だけに接着剤を塗布しておいても良い。
また、本発明は下記のような構成によっても実現できる。
本発明の半導体装置の製造方法において、転写された上記一部の素子が、上記第２基板にマトリクス状のアイランドパターンを形成することが好ましい。
上記方法によれば、転写先基板上に転写された転写対象の素子を、マトリクス状に分散配置させることができるので、高性能で低コストの半導体装置を製造することができる。
上記半導体装置の製造方法において、上記第２基板の上記アイランドパターンのピッチが、上記第１基板の上記アイランドパターンのピッチの整数倍であることが好ましい。
上記方法によれば、転写先の第２基板のアイランドパターンのピッチが、第１基板のアイランドパターンの整数倍であるので、第２基板のアイランドパターンのピッチが整数倍で変更になった場合でも（例えばピッチが２倍から４倍に変更になった場合でも）、第１基板のアイランドパターンのレイアウトはそのままで、第２基板のレイアウトだけを変更すればよく、転写対象を効率的に第２基板の転写位置に対応させて分散配置することができる。
上記半導体装置の製造方法において、上記レーザの照射は、レーザ光源を基板面に沿って走査しながら、あるいは基板が搭載されたステージを基板面に沿って走査しながら、上記ベース基板の所定の位置に対して行うことが好ましい。
上記方法によれば、レーザのスポット径よりも大きい剥離面積を有する所定位置に対しても全面にレーザ照射できるので、剥離するための改質領域を全面に形成し、改質領域での分離をより確実に行うことができる。
上記半導体装置の製造方法において、上記ベース基板の内部に脆弱層を形成し、当該脆弱層に対して上記レーザを照射することが好ましい。また、脆弱層は、水素原子、水素分子、水素イオン、および希ガスイオンのうち、少なくとも１つを、上記ベース基板の内部にイオン注入またはイオンドーピングして形成することができる。
ここで、上記脆弱層とは、ベース基板内の他の部分と比較して、その強度がより弱い層のことをいう。上記方法によれば、ベース基板の内部において、レーザ照射による改質領域が脆弱層に沿って形成されるので、改質領域での分離がより容易になる。
上記半導体装置の製造方法において、上記ベース基板の内部に光吸収層を形成し、当該光吸収層に対して上記レーザを照射することが好ましい。また、光吸収層は、ボロン、リン、ヒ素、ガリウム、インジウム、チタン、パラジウム、炭素、シリコン、アンチモン、亜鉛、テルル、およびカドミウムのうち、何れか１つを、ベース基板の内部にイオン注入又はイオンドーピングして形成することができる。
ここで、上記光吸収層とは、ベース基板内の他の部分と比較して、キャリアが遷移するための準位が多く存在し光をより多く吸収する層のことをいう。上記方法によれば、ベース基板の内部において、レーザ照射する際、光吸収層でより多くの光を吸収できて、多光子吸収現象が起こりやすくなる。このため、レーザ照射による改質がより激しくなって、分離がより容易になる。
上記半導体装置の製造方法において、ベース基板の温度を室温以上に上げた状態で、レーザ照射を行うことが好ましい。
上記方法によれば、ベース基板の温度を室温以上に上げることによって、バンドギャップが狭くなり、より多くの光を吸収できるようになる。このため、多光子吸収現象が起こりやすくなり、より弱い構造の改質領域を形成することができる。
上記半導体装置の製造方法において、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ４レーザ、Ｎｄ：ＹＬＦレーザ、およびチタンサファイアレーザのうちの何れかを用いることが好ましい。
上記方法によれば、上記に挙げたレーザは、波長が長いため、ＵＶ光では非透過な基板に対しても、基板の表面を透過し、多光子吸収現象により基板内部で集光して、構造の弱い改質領域を形成することができる。
上記半導体装置の製造方法において、ベース基板の側面から機械的力を加えて、転写したい上記一部の素子を、上記第１基板から分離することが好ましい。
上記方法によれば、外部の機械的力によって、ベース基板内部の改質領域での分離がより容易になる。
上記半導体装置の製造方法において、素子は、半導体薄膜、半導体デバイスまたは半導体デバイスの一部であることを特徴とする。
上記方法によれば、素子として、半導体デバイスの一部を転写するので、形成途中の半導体デバイス半完成品を、転写先基板に選択的に転写することができ、大面積基板上では困難な微細加工のみを小面積基板上で加工し、加工精度の要求が高くない加工については、上記素子（半導体デバイスの一部）を転写した後に、さらに大面積基板上に形成することが可能となる。微細加工を必要としない場合は、素子として半導体薄膜を大面積基板に転写した後に、大面積基板上で一括加工を行うことができる。また、全工程において微細加工が必要な場合は、素子として小面積基板上で完成させた微細な半導体デバイスを、大面積基板上に転写することができる。これにより、半導体デバイスを加工精度に応じて加工できるので、生産コストを下げるとともに、スループットを高めることができる。
上記半導体デバイスとして、発光素子、液晶制御素子、光電交換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子が挙げられる。
また、上記素子は、単結晶Ｓｉ薄膜または単結晶Ｓｉを含む半導体デバイスであってもよい。
上記方法によれば、単結晶Ｓｉ薄膜または単結晶Ｓｉを含む半導体デバイスを第２基板へ選択的に転写することができる。ここで上記単結晶Ｓｉを含む半導体デバイスとしては、トランジスタが挙げられる。
上記半導体装置の製造方法において、上記レーザを、ピークパワー密度が１×１０８Ｗ／ｃｍ２以上で、かつパルス幅が１μｓ以下の条件で照射することが好ましい。より好ましくは、上記レーザを、ピークパワー密度が１×１０１１Ｗ／ｃｍ２〜１×１０１２Ｗ／ｃｍ２で、かつパルス幅が１ｎｓ〜２００ｎｓの条件で照射する。
上記方法によれば、ベース基板内部にクラックを含む改質層や溶融処理領域を含む改質層など構造の弱い改質層を安定して形成することができる。
また、上記レーザを、ピークパワー密度が１×１０８Ｗ／ｃｍ２以上で、かつパルス幅が１ｎｓ以下の条件で照射することが好ましい。これにより、屈折率変化領域を含む改質層を安定して形成することができる。
上記半導体装置の製造方法において、上記ベース基板として、シリコン基板、ＳＯＩ基板、サファイア基板、ＧａＮ基板、およびＧａＡｓ基板のうちの何れかを用いることが好ましい。上記方法によれば、トランジスタ、発電素子、発光素子など様々な半導体デバイスを分散して第２基板上に配置することができる。
上記半導体装置の製造方法において、上記第２基板を構成する基板として、ガラス基板、プラスチック基板、および支持基板に貼り合わせたフィルムのうちの何れかを用いることが好ましい。上記方法によれば、柔らかい基板上にも素子を分散して配置することができる。
また、本発明の半導体装置において、上記素子は、単結晶Ｓｉ薄膜、単結晶Ｓｉを含む半導体デバイスまたは半導体素子の一部であることが好ましい。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、小さい基板上で作成した微小な半導体素子を分散させて、大面積の基板に転写する半導体装置の製造方法に適用される。
１００ Ｓｉ基板（ベース基板、第１基板）
１００” アイランド（隆起部）
１０３ 改質層
１０４ 脆弱層
１０５ 光吸収層
１０８ ゲート電極
１１３ ソース・ドレイン電極
２００ ガラス基板（転写先基板、第２基板）
２００” アイランド（隆起部）
３０１ ブレード
３０２ 接着シート

Claims (18)

  1. ベース基板をエッチングすることにより上部に複数の素子が配列したアイランドパターンが形成された第１基板を形成する工程と、
    上記第１基板と、上記第１基板とは異なる第２基板とを上記複数の素子の一部を介して貼り合わせる工程と、
    上記第１基板上に形成された複数の素子のうちの上記一部の素子が形成されている位置に対して、多光子吸収を起こす波長を有するレーザを照射することで、上記一部の素子を上記第１基板から分離し、上記第２基板上に選択的に転写する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 転写された上記一部の素子が、上記第２基板にマトリクス状のアイランドパターンを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 上記第２基板の上記アイランドパターンのピッチが、上記第１基板の上記アイランドパターンのピッチの整数倍であることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 上記レーザの照射は、レーザ光源を基板面に沿って走査しながら、あるいは基板が搭載されたステージを基板面に沿って走査しながら、上記一部の素子が形成されている位置に対して行うことを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
  5. ベース基板の内部に脆弱層、又は、光吸収層を形成する工程と、
    上記脆弱層、又は上記光吸収層を形成した後、上記ベース基板をエッチングすることにより上部に複数の素子が配列したアイランドパターンが形成された第１基板を形成する工程と、
    上記第１基板と、上記第１基板とは異なる第２基板とを上記複数の素子の一部を介して貼り合わせる工程と、
    第１基板上に形成された複数の素子のうちの上記一部の素子が形成されている位置に対応する、上記脆弱層、又は、光吸収層に対して、多光子吸収を起こす波長を有するレーザを照射することで、上記一部の素子を上記第１基板から分離し、上記第２基板上に選択的に転写する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 上記脆弱層は、水素原子、水素分子、水素イオン、および希ガスイオンのうち、少なくとも１つを、上記ベース基板の内部にイオン注入またはイオンドーピングして形成されることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 上記光吸収層は、ボロン、リン、ヒ素、ガリウム、インジウム、チタン、パラジウム、炭素、シリコン、アンチモン、亜鉛、テルル、およびカドミウムのうち、何れか１つを、上記ベース基板の内部にイオン注入又はイオンドーピングして形成されることを特徴とする、請求項５に記載の半導体装置の製造方法。
  8. 上記第１基板の温度を室温以上に上げた状態で、上記レーザを照射することを特徴とする、請求項１〜７の何れか１項に記載の半導体装置の製造方法。
  9. 上記レーザは、Ｎｄ：ＹＡＧレーザ、Ｎｄ：ＹＶＯ４レーザ、Ｎｄ：ＹＬＦレーザ、およびチタンサファイアレーザのうちの何れかであることを特徴とする請求項１〜８の何れか１項に記載の半導体装置の製造方法。
  10. 上記第１基板の側面から機械的力を加えて、転写したい上記一部の素子を、上記第１基板から分離することを特徴とする請求項１〜９の何れか１項に記載の半導体装置の製造方法。
  11. 上記素子は、半導体薄膜、半導体デバイスまたは半導体デバイスの一部であることを特徴とする請求項１〜１０の何れか１項に記載の半導体装置の製造方法。
  12. 上記半導体デバイスは、発光素子、液晶制御素子、光電交換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子であることを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 上記素子は、単結晶Ｓｉ薄膜または単結晶Ｓｉを含む半導体デバイスであることを特徴とする請求項１１に記載の半導体装置の製造方法。
  14. 上記レーザを、ピークパワー密度が１×１０８Ｗ／ｃｍ２以上で、かつパルス幅が１μｓ以下の条件で照射することを特徴とする、請求項１〜１３の何れか１項に記載の半導体装置の製造方法。
  15. 上記レーザを、ピークパワー密度が１×１０１１Ｗ／ｃｍ２〜１×１０１２Ｗ／ｃｍ２で、かつパルス幅が１ｎｓ〜２００ｎｓの条件で照射することを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 上記レーザを、ピークパワー密度が１×１０８Ｗ／ｃｍ２以上で、かつパルス幅が１ｎｓ以下の条件で照射することを特徴とする、請求項１〜１３の何れか１項に記載の半導体装置の製造方法。
  17. 上記ベース基板として、シリコン基板、ＳＯＩ基板、サファイア基板、ＧａＮ基板、およびＧａＡｓ基板のうちの何れかを用いることを特徴とする請求項１〜１６の何れか１項に記載の半導体装置の製造方法。
  18. 上記第２基板を構成する基板として、ガラス基板、プラスチック基板、および支持基板に貼り合わせたフィルムのうちの何れかを用いることを特徴とする請求項１〜１７の何れか１項に記載の半導体装置の製造方法。
JP2011545139A 2009-12-11 2010-10-18 半導体装置の製造方法 Expired - Fee Related JP5547212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011545139A JP5547212B2 (ja) 2009-12-11 2010-10-18 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009282189 2009-12-11
JP2009282189 2009-12-11
JP2011545139A JP5547212B2 (ja) 2009-12-11 2010-10-18 半導体装置の製造方法
PCT/JP2010/068291 WO2011070855A1 (ja) 2009-12-11 2010-10-18 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JPWO2011070855A1 JPWO2011070855A1 (ja) 2013-04-22
JP5547212B2 true JP5547212B2 (ja) 2014-07-09

Family

ID=44145408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011545139A Expired - Fee Related JP5547212B2 (ja) 2009-12-11 2010-10-18 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8759951B2 (ja)
EP (1) EP2511942A1 (ja)
JP (1) JP5547212B2 (ja)
CN (1) CN102754185B (ja)
WO (1) WO2011070855A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018503986A (ja) * 2015-07-14 2018-02-08 ゴルテック．インク マイクロ発光ダイオードの搬送方法、製造方法、マイクロ発光ダイオード装置及び電子機器

Families Citing this family (208)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8948562B2 (en) * 2008-11-25 2015-02-03 Regents Of The University Of Minnesota Replication of patterned thin-film structures for use in plasmonics and metamaterials
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8148728B2 (en) 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8536023B2 (en) * 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
JP5725430B2 (ja) * 2011-10-18 2015-05-27 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP5899533B2 (ja) * 2011-11-29 2016-04-06 株式会社Ｊｏｌｅｄ 結晶性薄膜の形成方法及び薄膜トランジスタの製造方法
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US9847445B2 (en) * 2012-04-05 2017-12-19 Koninklijke Philips N.V. LED thin-film device partial singulation prior to substrate thinning or removal
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
JP2015032690A (ja) * 2013-08-02 2015-02-16 株式会社ディスコ 積層ウェーハの加工方法
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
DE112016004265T5 (de) 2015-09-21 2018-06-07 Monolithic 3D Inc. 3d halbleitervorrichtung und -struktur
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
DE102016100565B4 (de) * 2016-01-14 2022-08-11 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung
GB2546966B (en) * 2016-01-21 2021-08-04 Univ Southampton Trimming optical device structures
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
CN109690757B (zh) 2016-10-04 2023-02-28 维耶尔公司 施体衬底中的微装置布置
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
KR20190082885A (ko) * 2016-11-11 2019-07-10 큐맷, 인코포레이티드 층 이송에 의한 마이크로 발광 다이오드의 제조
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
KR102113200B1 (ko) * 2017-12-22 2020-06-03 엘씨스퀘어(주) 변형필름을 이용한 전사방법
JP6990577B2 (ja) * 2017-12-22 2022-01-12 東レエンジニアリング株式会社 実装方法および実装装置
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
JP6431631B1 (ja) * 2018-02-28 2018-11-28 株式会社フィルネックス 半導体素子の製造方法
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
WO2019217976A2 (en) * 2018-04-26 2019-11-14 QMAT, Inc. Patterning on layer transferred templates
CN112292345A (zh) * 2018-06-13 2021-01-29 国立大学法人东北大学 Mems器件的制造方法及mems器件
US10796938B2 (en) 2018-10-17 2020-10-06 X Display Company Technology Limited Micro-transfer printing with selective component removal
US10573544B1 (en) * 2018-10-17 2020-02-25 X-Celeprint Limited Micro-transfer printing with selective component removal
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object
CN109904065B (zh) * 2019-02-21 2021-05-11 中国科学院上海微系统与信息技术研究所 异质结构的制备方法
KR20210127188A (ko) 2019-02-21 2021-10-21 코닝 인코포레이티드 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정
KR20200104981A (ko) * 2019-02-27 2020-09-07 삼성디스플레이 주식회사 표시 장치 및 그 리페어 방법
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11328942B1 (en) * 2019-09-10 2022-05-10 Facebook Technologies, Llc Liquid crystalline elastomer for pick and place of semiconductor devices
CN112967982B (zh) * 2020-09-10 2022-04-19 重庆康佳光电技术研究院有限公司 转移基板及制作方法、芯片转移方法及显示面板
JP2022136755A (ja) * 2021-03-08 2022-09-21 キオクシア株式会社 半導体製造装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JP2006041430A (ja) * 2004-07-30 2006-02-09 Denso Corp 半導体基板の製造方法
JP2009064831A (ja) * 2007-09-04 2009-03-26 Sharp Corp 半導体装置、表示装置及びそれらの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3447619B2 (ja) * 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
JP3994681B2 (ja) 2001-04-11 2007-10-24 ソニー株式会社 素子の配列方法及び画像表示装置の製造方法
WO2002084631A1 (fr) 2001-04-11 2002-10-24 Sony Corporation Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US7585703B2 (en) 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
JP3474187B1 (ja) 2002-11-19 2003-12-08 英樹 松村 画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置
TWI520269B (zh) * 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
JP2004319538A (ja) * 2003-04-10 2004-11-11 Seiko Epson Corp 半導体装置の製造方法、集積回路、電子光学装置及び電子機器
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
JP4744820B2 (ja) 2004-07-12 2011-08-10 シャープ株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP4468107B2 (ja) 2004-08-09 2010-05-26 シャープ株式会社 半導体装置の製造方法、半導体装置及び半導体回路基板
US7875530B2 (en) * 2005-12-02 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11142878A (ja) * 1997-11-12 1999-05-28 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JP2006041430A (ja) * 2004-07-30 2006-02-09 Denso Corp 半導体基板の製造方法
JP2009064831A (ja) * 2007-09-04 2009-03-26 Sharp Corp 半導体装置、表示装置及びそれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018503986A (ja) * 2015-07-14 2018-02-08 ゴルテック．インク マイクロ発光ダイオードの搬送方法、製造方法、マイクロ発光ダイオード装置及び電子機器

Also Published As

Publication number Publication date
US8759951B2 (en) 2014-06-24
WO2011070855A1 (ja) 2011-06-16
CN102754185B (zh) 2015-06-03
EP2511942A1 (en) 2012-10-17
JPWO2011070855A1 (ja) 2013-04-22
CN102754185A (zh) 2012-10-24
US20120241919A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
JP5547212B2 (ja) 半導体装置の製造方法
KR100532557B1 (ko) 반도체 장치 및 그의 제조 방법, ｓｏｉ기판 및 그것을사용하는 표시 장치 및 ｓｏｉ기판의 제조 방법
US8685837B2 (en) Transfer method, method for manufacturing semiconductor device, and semiconductor device
JP4451488B2 (ja) 半導体素子の転写方法及び半導体装置の製造方法
US6759277B1 (en) Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
JP4027740B2 (ja) 半導体装置の作製方法
TW200524168A (en) Method for manufacturing semiconductor device
JP2010134466A (ja) 発光装置の作製方法及び液晶表示装置の作製方法
JP2006203220A (ja) 剥離方法
CN107170759A (zh) 一种阵列基板及其制作方法、显示装置
US8946820B2 (en) Method for manufacturing semiconductor substrate, substrate for forming semiconductor substrate, stacked substrate, semiconductor substrate, and electronic device
WO2010109712A1 (ja) 半導体装置用の絶縁基板、及び、半導体装置
WO2012060430A1 (ja) 半導体基板、半導体基板の製造方法、薄膜トランジスタ、半導体回路、液晶表示装置、エレクトロルミネセンス装置、無線通信装置、及び発光装置
JP4885123B2 (ja) 半導体装置及びその製造方法
JP2010141246A (ja) 半導体装置の製造方法
TW201021215A (en) Thin film transistor and fabricating method thereof
JP5172250B2 (ja) 半導体装置、表示装置及びそれらの製造方法
JP2004119636A (ja) 半導体装置およびその製造方法
JP5231772B2 (ja) 透過型液晶表示素子基板の製造方法
JP2005026472A (ja) 半導体装置の製造方法
JP4545449B2 (ja) 半導体装置の製造方法
US9041147B2 (en) Semiconductor substrate, thin film transistor, semiconductor circuit, liquid crystal display apparatus, electroluminescent apparatus, semiconductor substrate manufacturing method, and semiconductor substrate manufacturing apparatus
JP2013051382A (ja) 化合物半導体の形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140514

R150 Certificate of patent or registration of utility model

Ref document number: 5547212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees