JP3474187B1 - 画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置 - Google Patents

Abstract

【要約】 【課題】 平面ディスプレイ基板に画素制御素子を選択
的に転写するにあたり、作製した画素制御素子を無駄な
く実装することができる容易で正確かつ安価な転写方法
を提供する。 【解決手段】 平面ディスプレイ基板１００のピッチ１
０５，１０６を自然数で叙したピッチ５，６にて画素制
御素子１を多数形成し、平面ディスプレイ基板１００の
ピッチ１０５，１０６に対応する画素制御素子１を選択
的にピックアップし、平面ディスプレイ基板１００上に
形成した透明熱可塑性樹脂フィルム１０１の塑性変形に
より画素制御素子１を保持させ、透明紫外線硬化樹脂膜
１０４により画素制御素子１の周辺を固定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶ディスプレイ
や有機ＥＬディスプレイ等の平面ディスプレイ基板に、
薄膜トランジスタなどの画素制御素子が予め複数形成さ
れた基板から選択転写する画素制御素子の選択転写方
法、画素制御素子転写後の配線形成方法、及び、画素制
御素子の選択転写方法を使用する画素制御素子の実装装
置に関し、特に、画素制御素子が複数の画素を制御する
画素制御素子である場合の画素制御素子の選択転写方
法、及び、画素制御素子の選択転写方法を使用する画素
制御素子の実装装置に関する。

【０００２】

【従来の技術】液晶ディスプレイや有機ＥＬディスプレ
イに代表される平面ディスプレイは、ガラス基板（第１
の基板ともアレイ基板とも呼ばれる）上に化学気相堆積
法（ＣＶＤ法；Chemical Vapor Deposition）等により
絶縁膜、半導体膜等が順次堆積され、半導体集積回路を
作製するのと同じ工程を経て、画面を構成する各画素近
傍に、薄膜トランジスタ（ＴＦＴ；Thin Film Transist
or）等の微小電子デバイスが形成される。この微小電子
デバイスで各画素のオン、オフ、濃淡などを制御するこ
とにより、ディスプレイ画像が構成される。すなわち、
実際に平面ディスプレイに使用するガラス基板上におい
て直接、ＴＦＴ等の能動電子デバイスが作製されてい
る。しかし、昨今の大画面化への需要に対応するため、
ディスプレイ面積を拡大させようとすると、以下の問題
点があった。

【０００３】第一に、平面ディスプレイの拡大に伴い、
平面ディスプレイ基板上に微小電子デバイスを作製する
ＣＶＤ装置等の製造装置を必然的に巨大化させることと
なる。また、微小電子デバイス作製の工程が多いため、
前述のように巨大化させた製造装置が複数台必要とな
り、なおかつ、それらを設置するクリーンルームも巨大
化させる必要がある。その結果として、製造コストの低
減が困難な状況となっていた。

【０００４】第二に、ガラス基板が耐えられる３００℃
程度の低温における堆積薄膜で作製可能なアモルファス
・シリコン（ａ−Ｓｉ）膜などが半導体膜として使用さ
れているため、結晶シリコンを使用する半導体電子デバ
イスに較べ動作性能が劣る。これを解決するために、例
えばＴＦＴの移動度を向上させてその動作性能を向上さ
せるよう、堆積されたａ−Ｓｉ膜をレーザー照射により
溶融させてポリ・シリコン（ｐｏｌｙ−Ｓｉ）を形成
し、そのｐｏｌｙ−Ｓｉ膜を用いて移動度が大きいＴＦ
Ｔを作ることも検討されている。特に、各画素にそれぞ
れ個別に制御された電流を流すことで発光させる有機Ｅ
Ｌによるディスプレイでは、ａ−Ｓｉ ＴＦＴの動作機
能では不十分であるとの考えが一般的であり、この点で
もレーザー溶融ｐｏｌｙ−Ｓｉ膜への期待が拡がってい
る。しかし、レーザー溶融ｐｏｌｙ−Ｓｉ膜の作製は高
コストであるため、限られた範囲でのみ使用されること
が前提とされている。また、ａ−Ｓｉ ＴＦＴにおいて
も画面対角寸法が４０インチ以上となると、ａ−Ｓｉ膜
堆積とそれに続くパターン転写工程などの困難さ及び工
程コストが共に増大することとなっていた。

【０００５】第三に、ガラス板を基板として用いるディ
スプレイにおいては、画面サイズが４０インチ乃至１０
０インチともなると、ガラス基板の強度を持たせるため
に板厚を増大させることとなるため、ディスプレイ全体
の装置重量が増大してしまい、さらに、これを安定的に
設置するために装置構造を大きくする必要があると同時
に、これらに必要なコストも上昇してしまっていた。

【０００６】上記の問題点を解決するものとして、ＴＦ
Ｔ等の微小電子デバイスを、ガラス基板ではない別の基
板に予め多量に作製し、それをガラス基板上の所定の位
置に実装する技術が既に開示されている（例えば、非特
許文献１や特許文献１を参照）。

【０００７】

【非特許文献１】Anne Chiang、「Application of Flui
dic Self Assembly TM Technology toFlat Panel Disp
lays」、ＩＤＷ‘００予稿集、ＩＴＥ，ＳＩＤ発行、平
成１２年１１月２９日、ｐ．１９５−１９８

【０００８】

【特許文献１】特開平１１−１４２８７８号公報

【０００９】非特許文献１には、平面ディスプレイ基板
上に画素制御素子（微小電子デバイス）がはまり込む型
を作製し、予め別の場所にて多量に作製しておいた画素
制御素子を液体とともに流し込むことで実装する方法が
開示されている。しかしながら、液体と共に流し込む画
素制御素子の量に対して、ディスプレイ基板上の型にう
まく入り込む画素制御素子の比率が低いため、実用的で
はない。さらに、上記の比率を見込んだ多量の画素制御
素子を、ディスプレイ基板に流し込むために、配置され
なかった余剰の画素制御素子を回収する必要がある。ま
た、液体と共に流し込む時及び余剰分の回収時におい
て、画素制御素子が直接、ディスプレイ基板上を移動す
るために、ディスプレイ基板を損傷する恐れがある。

【００１０】一方、特許文献１においては、画素制御素
子を平面ディスプレイ基板上における配列ピッチに関連
付けてシリコン基板上に形成し、ディスプレイ基板の選
択転写される位置に、画素制御素子（微小電子デバイ
ス）がはまり込む凹部を形成し、ディスプレイ基板上に
シリコン基板の画素制御素子群を位置合わせした後、紫
外線照射を行うことにより、転写したい画素制御素子と
別の基板との接着剤の接着力を選択的に弱め、ディスプ
レイ基板の凹部へ画素制御素子をはめ込む方法が開示さ
れている。また、凹部に接着剤層を形成し、画素制御素
子を固定する方法も合わせて開示されている。

【００１１】しかし、画素制御素子を凹部にはめ込むた
めに、凹部は画素制御素子よりも若干大きく形成される
こととなり、この大きさの違いによって凹部において画
素制御素子にずれが生じ、後の配線工程が困難となる。
これを防止するために、画素制御素子と凹部との大きさ
の違いを小さくすると、わずかな位置ズレにより画素制
御素子が傾いてはまり込む可能性がある。したがって、
凹部の形成や画素制御素子の位置決めを極めて高精度に
行う必要があり、現実的なものではない。また、凹部に
接着剤層を形成して固定する場合は、画素制御素子を接
着剤層に密着させる際、接着剤層にわずかでもにじみが
生じると、近辺の他の画素制御素子も密着させてしまう
という危険性がある。そのため、接着剤を極めて微量に
かつ極めて正確な位置に塗布することが必要であり、相
当なコスト高の原因となる。

【００１２】

【発明が解決しようとする課題】上述のように、非特許
文献１においては、ディスプレイ基板上への画素制御素
子の配置の成功率に問題があるばかりでなく、配置され
なかった余剰の画素制御素子を除去、回収を行う必要が
あり、結果として、製造コストの低減を可能とする方法
とはなっていない。また、余剰の画素制御素子の除去回
収時に、ディスプレイ基板を損傷する恐れがある。

【００１３】一方、特許文献１の手法では、画素制御素
子と凹部との大きさの違いによって、画素制御素子が凹
部内においてズレを生じたり、凹部に傾いてはまり込ん
だりする可能性があり、これらを防止するためには極め
て高精度な位置決めを行うとともに、場合によっては一
つずつ位置ズレの程度を確認する必要があり、コスト低
減が図られない。さらに、凹部に接着剤層を形成する場
合は、接着剤層がにじみ出ることを防止するため、塗布
量及び塗布位置を高精度に制御する必要があり、この点
においてもコスト高の原因となっている。また、紫外線
照射を行うことにより、転写したい画素制御素子と別の
基板との接着剤の接着力を選択的に弱めるにあたり、紫
外線ビームを画素制御素子と同じ形状として照射するこ
とは困難であるため、実際は画素制御素子より大きなビ
ーム径で照射することが予測される。この場合、選択さ
れた画素制御素子に隣接する未選択の画素制御素子の接
着力を周辺から少しずつ弱めることとなり、特に選択順
が遅い画素制御素子においては、選択前にすでに接着力
が弱まってしまい、未選択の画素制御素子の配置を誤っ
て乱すことによる位置ズレや落下の原因となる。特許文
献１においては、転写の際に画素制御素子の全数を下に
向けた状態で紫外線照射を行うため、このような画素制
御素子が落下する危険性を有することは重大な問題であ
る。

【００１４】また、複数の画素を制御する画素制御素子
においては、この画素制御素子を平面ディスプレイ基板
に実装した後もこの画素制御素子に対する配線を効率的
に行うことが望まれるが、従来の配線方法は、配線材料
を基板の全面に薄膜堆積して、それをフォトリソグラフ
ィー法によってパターン転写して、配線材料薄膜をエッ
チングし、レジスト膜除去等等といった高価で複雑な製
造工程となっていた。

【００１５】そこで本発明の目的は、液晶ディスプレイ
や有機ＥＬディスプレイ等の平面ディスプレイに、位置
ズレすることなく、容易で正確かつ安価に複数の画素を
制御する画素制御素子を選択転写する画素制御素子の選
択転写方法及び画素制御素子の選択転写方法に使用され
る画素制御素子の実装装置と、上記画素制御素子に対す
る配線を安価な方法で効率良く行うことができる画素制
御素子転写後の配線形成方法を提供することにある。

【００１６】

【課題を解決するための手段】本発明の請求項１記載の
画素制御素子の選択転写方法は、一つの集積回路で複数
の画素を制御する画素制御素子を平面ディスプレイ基板
上に転写するに際して、複数画素を制御する集積回路が
表面に複数形成された画素制御素子用基板を保持基板に
固定する工程と、画素制御素子用基板を集積回路ごとに
切断した画素制御素子をピックアップ用基板に固定する
工程と、ピックアップ用基板上の画素制御素子を選択的
にピックアップ装置に吸着保持させて平面ディスプレイ
基板に転写する工程とを備え、上記画素制御素子用基板
に、その第１の方向については平面ディスプレイ基板上
における第１の方向での画素制御素子の配列ピッチｐｘ
を自然数ｍで除したｐｘ／ｍの配列ピッチ、及び、第１
の方向に直交する第２の方向については平面ディスプレ
イ基板上における第２の方向での画素制御素子の配列ピ
ッチｐｙを自然数ｎで除したｐｙ／ｎの配列ピッチとな
るように画素制御素子を複数形成し、ピックアップ装置
には、画素制御素子のチャッキングを行う真空吸着穴
が、前記第１の方向に対応する方向にｐｘの配列ピッチ
で形成され、かつ前記第２の方向に対応する方向にｐｙ
の配列ピッチで形成されており、上記ピックアップ用基
板に転写した画素制御素子の中から、平面ディスプレイ
基板上での画素制御素子の配列ピッチｐｘ，ｐｙに対応
する画素制御素子のみを選択的にピックアップ装置に吸
着保持させて、平面ディスプレイ基板に転写することを
特徴とする。また、本発明の請求項２記載の画素制御素
子の選択転写方法は、一つの集積回路で複数の画素を制
御する画素制御素子を平面ディスプレイ基板上に転写す
るに際して、前記複数画素を制御する集積回路が表面に
複数形成された画素制御素子用基板を保持基板に固定す
る工程と、画素制御素子用基板を集積回路ごとに切断し
た画素制御素子をピックアップ用基板に固定する工程
と、ピックアッ プ用基板上の画素制御素子を選択的にピ
ックアップ装置に吸着保持させて平面ディスプレイ基板
に転写する工程とを備え、上記画素制御素子用基板に、
その第１の方向については平面ディスプレイ基板上にお
ける第１の方向での画素制御素子の配列ピッチｐｘを自
然数ｍで除したｐｘ／ｍの配列ピッチ、及び、第１の方
向に直交する第２の方向については平面ディスプレイ基
板上における第２の方向での画素制御素子の配列ピッチ
ｐｙを自然数ｎで除したｐｙ／ｎの配列ピッチとなるよ
うに画素制御素子を複数形成し、前記ピックアップ用基
板を載置する画素制御素子ステージと、平面ディスプレ
イ基板を載置する基板ステージと、真空吸着穴が形成さ
れた真空チャックを有するピックアップ装置と、ピック
アップ装置を位置合わせするＸ軸調節機構、Ｙ軸調節機
構、及びＺ軸調節機構を備え、上記画素制御素子ステー
ジと基板ステージの両ステージはそれぞれ回転角度調節
機構を有し、吸着穴は、前記第１の方向に対応する方向
にｐｘの配列ピッチで形成され、かつ前記第２の方向に
対応する方向にｐｙの配列ピッチで形成された実装装置
を用いて、上記ピックアップ用基板に転写した画素制御
素子の中から、平面ディスプレイ基板上での画素制御素
子の配列ピッチｐｘ，ｐｙに対応する画素制御素子のみ
を選択的に前記ピックアップ装置に吸着保持させて、平
面ディスプレイ基板に転写することを特徴とする。な
お、この発明の請求項３記載の画素制御素子の選択転写
方法は、請求項１又は請求項２記載の発明を前提とし
て、前記画素制御素子は、一つの集積回路で、２行６列
で配列する３色×４画素の制御を行うもので、２行６列
の中央に上記画素制御素子が転写されることを特徴とす
る。

【００１７】請求項１乃至請求項３の発明においては、
保持基板上に、平面ディスプレイ基板上における第１の
方向での画素制御素子の配列ピッチｐｘを自然数ｍで除
したｐｘ／ｍの配列ピッチ、及び、第１の方向に直交す
る第２の方向での画素制御素子の配列ピッチｐｙを自然
数ｎで除したｐｙ／ｎの配列ピッチにて画素制御素子を
形成するため、平面ディスプレイ基板に選択的に転写す
る際、配列ピッチｐｘ，ｐｙに応じて、第１の方向には
自然数ｍ個ごとに（ｍ−１個おきに）選択し、第２の方
向には自然数ｎ個ごとに（ｎ−１個おきに）画素制御素
子が選択されることとなる。このとき、本発明によれ
ば、ピックアップ装置を使用して転写するため、選択さ
れた画素制御素子のみがピックアップ装置に吸着保持さ
れることとなり、従来の特許文献１のように、未選択の
画素制御素子の配置を誤って乱すことが防止される。

【００１８】この発明の請求項４記載の画素制御素子の
選択転写方法は、請求項１又は請求項２記載の発明を前
提として、前記集積回路が複数形成された画素制御素子
用基板を保持基板に固定する工程において、保持基板上
に、画素制御素子の集積回路が形成された面を下向きに
して画素制御素子用基板の保持基板と接触する面に接着
させ、前記画素制御素子用基板を集積回路ごとに切断し
た画素制御素子をピックアップ用基板に固定する工程に
おいて、上記画素制御素子用基板を表裏反転するように
ピックアップ用基板に転写させた後に画素制御素子用基
板を集積回路ごとに切断することを特徴とする。

【００１９】この発明によれば、画素制御素子用基板
は、集積回路面を表面に向けた状態となるようにピック
アップ用基板に転写してから、画素制御素子を形成する
ため、所定の大きさに切り分ける切断工程において表面
側から集積回路面を確認することができ、容易に位置合
わせをすることができる。また、請求項１記載の発明と
同様、配列ピッチｐｘ，ｐｙを保った状態で画素制御素
子をピックアップ装置に吸着保持させるため、未選択の
画素制御素子の配列を乱すことなく転写させることがで
きる。

【００２０】本発明の請求項５記載の画素制御素子の選
択転写方法は、請求項１又は請求項２記載の発明を前提
として、前記集積回路が複数形成された画素制御素子用
基板を保持基板に固定する工程において、保持基板上
に、画素制御素子の集積回路が形成された面を下向きに
して画素制御素子用基板の保持基板と接触する面に接着
させ、集積回路面を保持基板側に向けた状態となるよう
に接着し、前記画素制御素子用基板を集積回路ごとに切
断した画素制御素子をピックアップ用基板に固定する工
程において、上記保持基板上の画素制御素子用基板を集
積回路ごとに切断した後に、画素制御素子用基板を表裏
反転するようにピックアップ用基板に転写させることを
特徴とする。

【００２１】この発明によれば、画素制御素子の集積回
路面を保持基板側に向けた状態となるように形成される
ため、画素制御素子を所定の厚さにするための機械研磨
工程や所定の大きさに切り分ける切断工程において切り
くず等が集積回路面に付着することが防止される。ま
た、請求項１記載の発明と同様、配列ピッチｐｘ，ｐｙ
を保った状態で画素制御素子をピックアップ装置に吸着
保持させるため、未選択の画素制御素子の配列を乱すこ
となく転写させることができる。

【００２２】請求項１乃至請求項５のいずれか１項記載
の発明は、前記集積回路が複数形成された画素制御素子
用基板を保持基板に固定する工程における保持基板と画
素制御素子用基板との接着力と、前記画素制御素子用基
板を集積回路ごとに切断した画素制御素子をピックアッ
プ用基板に固定する工程におけるピックアップ用基板と
画素制御素子用基板との接着力とが異なることが望まし
い。

【００２３】この発明によれば、前記保持基板と画素制
御素子用基板との接着力と、前記ピックアップ用基板と
画素制御素子用基板との接着力とが、任意の異なる接着
力に設定されることとなる。これは、保持基板上で行わ
れる工程において必要な保持力と、ピックアップ用基板
へ転写した後に行われる工程において必要な保持力とが
異なることに対応可能とするものである。

【００２４】請求項１乃至請求項５のいずれか１項記載
の発明は、前記集積回路が複数形成された画素制御素子
用基板を保持基板に固定する工程における保持基板と画
素制御素子用基板との接着手段と、前記画素制御素子用
基板を集積回路ごとに切断した画素制御素子をピックア
ップ用基板に固定する工程におけるピックアップ用基板
と画素制御素子用基板との接着手段とが異なることが望
ましい。

【００２５】この発明によれば、前記保持基板と画素制
御素子用基板との接着手段と、前記ピックアップ用基板
と画素制御素子用基板との接着手段とが、任意の異なる
手段に設定されることとなる。例えば、前記保持基板と
画素制御素子あるいは画素制御素子用基板との接着手段
に、紫外線により接着力を変化させるシートを使用し、
前記ピックアップ用基板と画素制御素子あるいは画素制
御素子用基板との接着手段に、熱により接着力を変化さ
せるシートを使用することができる。

【００２６】請求項１乃至請求項５のいずれか１項記載
の発明は、前記平面ディスプレイ基板の表面に透明な熱
可塑性樹脂膜を形成し、ピックアップ用基板上の画素制
御素子を選択的にピックアップ装置に吸着保持させて平
面ディスプレイ基板に転写する工程において、上記ピッ
クアップ装置の画素制御素子を吸着する面には、あらか
じめフッ素樹脂が塗布されており、上記透明な熱可塑性
樹脂膜の塑性変形によって画素制御素子を保持すること
が望ましい。

【００２７】この発明によれば、平面ディスプレイ基板
の表面に、透明な熱可塑性樹脂膜が形成され、透明な熱
可塑性樹脂膜の塑性変形によって画素制御素子が保持さ
れることとなる。塑性変形可能となった透明な熱可塑性
樹脂膜は、画素制御素子の底面と側面とに密着し、底面
のみによる密着に比べて広範囲な面積において摩擦力の
効果が得られ、画素制御素子を強固に保持することがで
きる。また、ピックアップ装置の画素制御素子を吸着す
る面には、あらかじめフッ素樹脂が塗布されているた
め、ピックアップ装置が透明な熱可塑性樹脂膜と密着す
ることがなく、透明な熱可塑性樹脂膜の表面や画素制御
素子の表面を汚したり、配置された画素制御素子の配列
を誤って乱したりすることが防止される。

【００２８】また、前記透明な熱可塑性樹脂膜の塑性変
形による画素制御素子の保持は、ピックアップ装置に吸
着された画素制御素子が透明な熱可塑性樹脂膜に接触す
るときに、ピックアップ装置により吸着力と逆の方向へ
圧空をかけて画素制御素子を透明な熱可塑性樹脂膜に配
置した後にプレスすることにより、透明な熱可塑性樹脂
膜を塑性変形させて画素制御素子を保持することが望ま
しい。また、前記透明な熱可塑性樹脂膜は、透明熱可塑
性高分子フィルムを平面ディスプレイ基板にラミネート
加工して形成することが望ましい。

【００２９】この発明によれば、まず、ピックアップ装
置に吸着された画素制御素子が透明な熱可塑性樹脂膜に
接触するときに、ピックアップ装置により吸着力と逆の
方向へ圧空をかけて画素制御素子を透明な熱可塑性樹脂
膜に配置することとされる。すなわち、画素制御素子が
ピックアップ装置による圧空を持って押し付けられるよ
うに透明な熱可塑性樹脂膜に配置されることとなり、画
素制御素子と透明な熱可塑性樹脂膜とが密着することと
なる。また、この発明によれば、画素制御素子を透明な
熱可塑性樹脂膜に配置した後にプレスすることとされ
る。プレスの方法においては、透明な熱可塑性樹脂膜を
加熱してからプレス装置等によりプレスしても、プレス
装置等を加熱してプレスしてもよい。プレスする時期に
おいては、全ての画素制御素子を配置し終えた後に一括
して平面ディスプレイ基板全体をプレスするようにして
もよいし、任意の数量だけ画素制御素子を配置した後に
プレスするようにしてもよい。また、透明熱可塑性高分
子フィルムを平面ディスプレイ基板にラミネート加工し
て、透明な熱可塑性樹脂膜を形成することは、平坦な膜
形成の観点からさらに望ましい。

【００３０】また、請求項１乃至請求項５のいずれか１
項記載の発明は、前記画素制御素子を平面ディスプレイ
基板に吸着保持させた後、画素制御素子の表面及び平面
ディスプレイ基板の表面に透明紫外線硬化樹脂膜を形成
し、平面ディスプレイ基板において画素制御素子が保持
されない側から紫外線照射を行って透明紫外線硬化樹脂
膜を選択的に硬化させた後、画素制御素子の表面の透明
紫外線硬化樹脂膜を除去することにより、画素制御素子
を選択的に平面ディスプレイ基板に転写することが望ま
しい。

【００３１】この発明によれば、画素制御素子を平面デ
ィスプレイ基板に保持させた後、画素制御素子の表面及
び平面ディスプレイ基板の表面を覆うように透明紫外線
硬化樹脂膜を形成し、平面ディスプレイ基板の裏面側か
ら紫外線照射を行うことにより、通常は透明である平面
ディスプレイ基板を紫外線が透過するため、画素制御素
子の上面（平面ディスプレイ基板或いは透明な熱可塑性
樹脂膜に接触していない面）を除いた全ての部分にわた
る透明紫外線硬化樹脂膜を硬化させることとなる。その
後、画素制御素子の上面の硬化していない透明紫外線硬
化樹脂膜を除去すると、画素制御素子の上面を除く周辺
部分に紫外線により硬化した透明樹脂膜が均一に形成さ
れ、画素制御素子の上面から引き出される配線が安定的
に形成されることとなる。

【００３２】また、請求項１乃至請求項５のいずれか１
項記載の発明は、前記画素制御素子の表面には、信号線
を接続するための電極パッドが形成され、長さ及び幅が
３０μｍ以上５００μｍ以下であり、厚さが２０μｍ以
上１００μｍ以下の結晶シリコンチップ或いは多結晶シ
リコンチップであることが、実装の容易さの面から望ま
しい。また、前記画素制御素子の表面に、シリコン窒化
膜、或いは、シリコン酸化膜による保護膜が形成されて
いることは、画素制御素子やそれに形成される回路の保
護の面からさらに望ましい。また、前記画素制御素子
は、結晶シリコン基板或いは多結晶シリコン基板表面に
画素制御機能を形成した後、２０μｍ以上，１００μｍ
以下の厚さとなるようその裏面を機械研磨し、その後、
サンドブラスト加工或いは、レーザー加工によって、長
さ及び幅が３０μｍ以上５００μｍ以下となるように切
断されたものであることは、生産効率及び加工精度の面
からさらに望ましい。

【００３３】また、請求項１乃至請求項５のいずれか１
項に記載された複数の画素を制御する画素制御素子にそ
の内部を通過する配線を形成する一方、平面ディスプレ
イ基板に配線を形成するに際し、画素制御素子の内部配
線と破線状に接続される平面ディスプレイの配線に対応
する所定パターンが形成されたスクリーンマスクを使用
したスクリーン印刷によって形成することが望ましい。
ここで、スクリーンマスクとしては、薄い金属箔を用い
たメタルマスクが好ましい。

【００３４】この発明によれば、複数の画素を制御する
画素制御素子を前提とするが、この画素制御素子はデー
タライン、ゲートラインや画素ラインの間に画素制御素
子が位置され、画素制御素子を中心に縦横にデータライ
ン等の配線が必要になる。このため、画素制御素子にそ
の内部を通過する配線を形成しておき、この画素制御素
子を上記請求項１乃至請求項５の画素制御素子の選択転
写方法で転写させた後、複数の画素を制御する画素制御
素子の内部を通過する配線と接続される平面ディスプレ
イ基板に形成されるデータライン等の配線と形成するに
際して、データライン等の配線は破線状になるため、デ
ータライン等の配線に対応する所定パターンが形成され
たスクリーンマスクが使用でき、その結果、平面ディス
プレイ基板に直接配線材料を印刷塗布する方法によって
上記画素制御素子と接続するパターン配線を形成するこ
とができる。この点、従来の配線方法は、配線材料を平
面ディスプレイ基板の全面に薄膜堆積して、それをフォ
トリソグラフィー法によってパターン転写して、配線材
料薄膜をエッチングし、レジスト膜除去等等といった高
価で複雑な製造工程となっていた。また、上記のような
スクリーンマスクは使用できず、スクリーン印刷はでき
なかった。

【００３５】また、請求項６記載の画素制御素子の実装
装置は、請求項１乃至請求項５のいずれか１項に記載さ
れた画素制御素子の選択転写方法による画素制御素子の
実装装置であって、上記実装装置は、前記ピックアップ
用基板上の画素制御素子を選択的にピックアップ装置に
吸着保持させて平面ディスプレイ基板に転写する工程を
行うもので、前記ピックアップ用基板を載置する画素制
御素子ステージと、平面ディスプレイ基板を載置する基
板ステージと、真空吸着穴が形成された真空チャックを
有するピックアップ装置とを備え、上記画素制御素子ス
テージと基板ステージの両ステージはそれぞれ回転角度
調節機構を有し、ピックアップ装置は、Ｘ軸調節機構、
Ｙ軸調節機構、及びＺ軸調節機構により直交する３方向
に可動自在な機能を有し、吸着穴は、前記第１の方向に
対応する方向にｐｘの配列ピッチで形成され、かつ前記
第２の方向に対応する方向にｐｙの配列ピッチで形成さ
れることを特徴とする。

【００３６】この発明によれば、画素制御素子ピックア
ップ部に形成される吸着穴は、前記第１の方向に対応す
る方向にｐｘの配列ピッチで形成され、かつ前記第２の
方向に対応する方向にｐｙの配列ピッチで形成されるた
め、請求項１乃至請求項５記載の画素制御素子の選択転
写方法により画素制御素子を実装することができる。

【００３７】

【発明の実施の形態】以下に、本発明の実施の形態を図
面を引用しながら説明する。

【００３８】（第１の実施の形態） （１．液晶ディスプレイ構造） 本実施の形態は、本発明の画素制御素子の選択転写方法
を液晶ディスプレイの製造に適用したものである。液晶
ディスプレイ２００は、図２４に示すように、平面ディ
スプレイ基板１００とカラーフィルター基板１１１との
間に液晶１１２を挟持する構造をとる。プラスチック基
板からなる平面ディスプレイ基板１００には、樹脂フィ
ルム１０１を介して画素制御素子１と透明電極１０２と
がマトリクス状に形成され、その上に配向膜１１０が形
成される。他方、カラーフィルター基板１１１には、耐
溶剤層１１３を介してカラーフィルター１１４が上記透
明電極１０２と対向するように形成され、その表面にカ
ラーフィルター用透明電極１１５と配向膜１１０が形成
される。画素制御素子１は、複数の薄膜トランジスタ
（ＴＦＴ；Thin Film Transistor）が形成されたもので
あり、複数の透明電極１０２を制御することにより各画
素のオン、オフ、濃淡などを制御する。

【００３９】（２．画素制御素子の選択転写方法） 上記構成の液晶ディスプレイ２００は、図２５に示す製
造方法により製造される。その概略は、画素制御素子用
基板２に複数画素の制御を行う集積回路３を形成して保
持基板７に固定する工程Ｒ１と、画素制御素子用基板２
を研磨する工程Ｒ２と、画素制御素子用基板２をピック
アップ用基板９に移す工程Ｒ３と、画素制御素子１に切
断する工程Ｒ４と、画素制御素子１をピックアップ装置
５１により平面ディスプレイ基板１００に転写する工程
Ｒ５と、透明電極及び配線を形成する工程Ｒ６と、配向
膜形成及びラビングをする工程Ｒ７と、カラーフィルタ
ー基板を貼り合わせる工程Ｒ８と、液晶を注入する工程
Ｒ９とを備える。

【００４０】まず、上記工程Ｒ１において、画素制御素
子用基板２として結晶シリコン基板或いは多結晶シリコ
ン基板（以下、シリコン基板とする）２に複数画素の制
御を行う集積回路３を形成する。シリコン基板２上への
集積回路３の形成は、周知の半導体製造技術によって行
う。その集積回路３の一例を図１に示す。図１の集積回
路３には画素制御を行う薄膜トランジスタの電子デバイ
ス３ａが１２個形成されている。すなわち、１個の集積
回路３によって、３色×４画素の制御を行うことができ
る。また、各画素の電流保持回路３ｂ及び画素ライン１
０７等の信号線をつなぐための電極パッド３ｃも形成し
ておく。このような集積回路３を形成後、図２に示すよ
うに、電極パッド３ｃ以外の部分に、窒化シリコン膜、
或いは酸化シリコン膜４を堆積し、集積回路３を保護す
る。

【００４１】図３に示されるように、シリコン基板２上
には、図１に示されるような集積回路３が規則的な間隔
で多数形成される。その規則的な間隔（ピッチ）５，６
は、以下に説明するように、平面ディスプレイ基板１０
０上におけるピッチ１０５，１０６に対応するものであ
る。一つの集積回路３で、３色×４画素の制御を行う場
合、平面ディスプレイ基板１００上での画素制御素子１
は、図４に示すように、第１の方向Ｘについてはピッチ
１０５にて実装され、第２の方向Ｙについてはピッチ１
０６にて実装される。そして、シリコン基板２上に多数
形成された集積回路３のピッチ５，６は、図５のよう
に、平面ディスプレイ基板１００上での画素制御素子１
の間隔１０５，１０６を基準とし、その間を自然数ｍ，
ｎ個の画素制御素子１で埋めるようにして決定される。
すなわち、平面ディスプレイ基板１００における第１の
方向Ｘについてのピッチ１０５をｐｘとし、同じく第２
の方向Ｙについてのピッチ１０６をｐｙとした場合、シ
リコン基板２における第１の方向Ｘについてのピッチ５
はｐｘ／ｍ、同じく第２の方向Ｙについてのピッチ６は
ｐｙ／ｎとなる。そして、図６に示すように、シリコン
基板２の表面すなわち集積回路３が形成されている面２
ａを、第１の粘着テープ８によって保持基板７に固定す
る。

【００４２】次に、工程Ｒ２において、シリコン基板２
の裏面すなわち集積回路３が形成されない面２ｂを機械
研磨して、シリコン基板２の厚さを２０〜１００μｍ程
度に薄膜化する。第１の粘着テープ８は、所定の加熱に
より粘着力が低下する熱剥離テープを使用することがで
きる。

【００４３】次に、工程Ｒ３において、ピックアップ用
基板９にシリコン基板２を転写する。具体的には、図７
に示すように、シリコン基板２の裏面２ｂとピックアッ
プ用基板９とを第２の粘着テープ１０で接着し、保持基
板７を介して第１の粘着テープ８を加熱して第１の粘着
テープ８及び保持基板７を剥離する。このようにしてシ
リコン基板２を保持基板７からピックアップ用基板９に
転写する。このとき、図８に示すように、集積回路３が
形成された面２ａは表面側となる。ここで、第１の粘着
テープ８の熱剥離温度が第２の粘着テープ１０の熱剥離
温度よりも低いものとなるように、それぞれの粘着テー
プ８，１０を選択すれば、第１の粘着テープ８への加熱
がシリコン基板２を介して第２の粘着テープ１０へ伝導
して、ピックアップ用基板９とシリコン基板２との接着
力が低下して位置ズレ等の不具合を引き起こすことが防
止される。

【００４４】また、粘着テープ８，１０の接着手段、す
なわち粘着力を変化させる手段を異なるものとしてもよ
い。例えば、第１の粘着テープ８を、紫外線照射によっ
て粘着力が弱くなるものとし、第２の粘着テープ１０を
熱剥離テープとすると、第１の粘着テープ８を剥離する
ための紫外線照射によって、第２の粘着テープ１０の粘
着力が低下してしまうことが防止される。

【００４５】その後、工程Ｒ４において、シリコン基板
２を集積回路３ごとに、チップ形状に切断し、画素制御
素子１を形成する。切断方法は、エッチング、サンドブ
ラスト加工、レーザー加工、ダイシング加工などにより
行うことができる。生産効率の面からは、アルミナ等の
粉末をノズルから高圧・高速で噴射して切削して行くサ
ンドブラスト加工が最も適しているが、画素制御素子１
の形状を精度良く加工したい場合は、レーザー光を移動
させ切削して行くレーザー加工が適している。プラズマ
を用いた、いわゆるドライエッチングによっても加工は
可能であるが、加工速度が他の方法に比して遅いため、
生産効率は低い。また、薬液を用いたウェットエッチン
グでは、薬液の回り込みによって画素制御素子１の加工
精度が劣ったり、機械的に切断を行うダイシング加工で
は、ダイシングの刃によって、画素制御素子１が飛んだ
りして、歩留まりの点で不利である。したがって、切断
方法の選択は重要であり、本実施の形態のように、２０
〜１００μｍ程度の厚さのシリコン基板２を切断する場
合は、サンドブラスト加工もしくはレーザー加工が適し
ている。本実施の形態においては、サンドブラスト加工
による例を説明する。

【００４６】図９、図１０は、サンドブラスト加工によ
る切断工程を示す。上述したシリコン基板２の機械研磨
による薄膜化及びピックアップ用基板９への転写の後、
シリコン基板２に形成した集積回路３の間にて切断でき
るように、位置合わせ及び画素制御素子１のパターニン
グを行う。パターニングは、フォトリソグラフィー法な
どによって行う。図９は、フォトリソグラフィーによっ
て、パターニングを行った後の状態を示したものであ
る。次に、図１０のように、パターニングによって形成
したフォトレジスト１１をマスクとして、サンドブラス
ト加工を行う。サンドブラスト加工によって、個々の画
素制御素子１に切り分けた後、フォトレジスト１１を剥
離する。図１１は、フォトレジスト１１を剥離した後の
様子を示している。

【００４７】図１１に示される段階においては、ピック
アップ用基板９上に、第１の方向Ｘのピッチ５がｐｘ／
ｍ、第２の方向Ｙについてはピッチ６がｐｙ／ｎとなる
ように画素制御素子１が配列された状態にある。次の工
程Ｒ５においては、ピックアップ用基板９を低温で加熱
して第２の粘着テープ１０の粘着力を少し低下させ、こ
の配列された画素制御素子１から、所定の画素制御素子
１のみをピックアップして、平面ディスプレイ基板１０
０上に画素制御素子１を配置する。このとき、ピックア
ップ工程が終わるまで、ピックアップ用基板９を加熱し
つづけてもよいが、ピックアップする画素制御素子１の
近辺のみを、ピックアップ時に加熱するようにしてもよ
い。このようにすることで、加熱時間及び熱量を少なく
することができる。また、第２の粘着テープ１０とし
て、紫外線照射により粘着力が低下するものを使用し、
ピックアップ用基板９に紫外線を透過するものを使用し
た場合は、ピックアップする画素制御素子１の近辺のみ
に紫外線ビームを短時間照射することにより、第２の粘
着テープ１０の粘着力低下に必要な時間及び熱量（紫外
線照射量）を少なくすることができる。

【００４８】図１２は、工程Ｒ５においてピックアップ
を行うピックアップ装置５１の真空チャック５２を示し
たものである。真空チャック５２の吸着面には、フッ素
樹脂が塗布されている。このフッ素樹脂は、後述する透
明熱可塑性樹脂フィルム１０１等による透明な熱可塑性
樹脂膜との離型剤としての役割を持つ。画素制御素子１
のチャッキング（吸着）を行う真空吸着穴５３が、第１
の方向Ｘには、平面ディスプレイ基板１００上の画素制
御素子１と同じ配列ピッチ５５（すなわちｐｘ）で自然
数Ｋ列形成され、第２の方向Ｙにも同様に配列ピッチ５
６（すなわちｐｙ）で自然数Ｌ行形成されている。した
がって、この真空チャック５２によって、平面ディスプ
レイ基板１００上における第１の方向Ｘのピッチ１０５
及び第２の方向Ｙのピッチ１０６を満たす画素制御素子
１を、一度に最大Ｋ×Ｌ個ピックアップし、平面ディス
プレイ基板１００に転写することができる。

【００４９】図１３において斜線が付された部分は、第
１の方向Ｘにピッチ５（すなわちｐｘ／ｍ）にて、第２
の方向Ｙにピッチ６（すなわちｐｙ／ｎ）にて規則正し
く配列されている画素制御素子１において、真空チャッ
ク５２によってピックアップされる画素制御素子１の一
例を示す。すなわち、第１の方向Ｘには自然数ｍ個ごと
に（ｍ−１個おきに）選択し、第２の方向には自然数ｎ
個ごとに（ｎ−１個おきに）選択することとなるため、
斜線が付された箇所の画素制御素子１が選択的にピック
アップされることとなる。そして、次回のピックアップ
時は、例えば、真空チャック５２をピックアップ用基板
９上において幅ｐｘ／ｍだけ第１の方向Ｘ（図１３にお
いて右方向）にずらした位置に来るようにすれば、既に
ピックアップされた画素制御素子１（図１３において斜
線が付されたもの）の右隣に位置する画素制御素子１
を、前回のピックアップ時と同様に選択的にピックアッ
プすることができる。このような選択的なピックアップ
操作を最大ｍ×ｎ回繰り返すことができる。また、図１
４は、真空チャック５２を用いて画素制御素子１をピッ
クアップする状態を示す。このようにして、画素制御素
子１の選択転写を１回もしくは、複数回行うことによっ
て、平面ディスプレイ基板１００全面に画素制御素子１
を転写する。

【００５０】次に、ピックアップされた画素制御素子１
を平面ディスプレイ基板１００へ固定する方法について
説明する。図１５に示すように、平面ディスプレイ基板
１００の表面には、透明熱可塑性樹脂フィルム１０１が
ラミネート加工されている。透明熱可塑性樹脂フィルム
１０１に代えて透明熱可塑性樹脂を塗布して膜形成して
も、透明熱可塑性樹脂による平面ディスプレイ基板１０
０としても良い。このような平面ディスプレイ基板１０
０を、図１６に示すように、画素制御素子１の転写前に
予めヒーター等により加熱しておき、適度に塑性変形可
能となった透明熱可塑性樹脂フィルム１０１上に、ピッ
クアップされた画素制御素子１を埋め込むように転写す
る。

【００５１】或いは、ピックアップされた画素制御素子
１を透明熱可塑性樹脂フィルム１０１上に載せた後、プ
レスを行って埋め込むように転写してもよい。このと
き、透明熱可塑性樹脂フィルム１０１は充分に加熱され
ていないため画素制御素子１との密着性が弱く、真空チ
ャック５２に吸着された画素制御素子１が透明熱可塑性
樹脂フィルム１０１上に接触して真空吸着穴５３から画
素制御素子１が離れる瞬間に、画素制御素子１がわずか
に位置ズレしてしまうことがある。そこで、画素制御素
子１が真空吸着穴５３から離れるときに、真空吸着穴５
３から圧空をかけて、この圧空による圧力を持って画素
制御素子１を透明熱可塑性樹脂フィルム１０１に載せる
ことにより、画素制御素子１と透明熱可塑性樹脂フィル
ム１０１とが密着するため、真空吸着穴５３から画素制
御素子１を確実に離すとともに、透明熱可塑性樹脂フィ
ルム１０１上における位置ズレを防止することができ
る。

【００５２】プレスの方法としては、画素制御素子１の
配置後あるいは配置時に、透明熱可塑性樹脂フィルム１
０１を加熱して塑性変形可能としてからプレス装置等
（図示せず）によりプレスしてもよいし、プレス装置等
を加熱してプレスしてもよい。また、プレスする時期
（タイミング）においては、全ての画素制御素子１を配
置し終えた後に、一括して平面ディスプレイ基板１００
をプレスするようにしてもよいし、任意の数量（例え
ば、平面ディスプレイ基板１００上の所定の面積に配置
する数量）の画素制御素子１を配置し終えた後にプレス
するようにしてもよい。このとき、真空チャック５２の
真空吸着穴５３の周辺をわずかに残して、残りの部分を
画素制御素子１の厚さと同じかそれ以上の厚さだけ削り
取っておくことが望ましい。例えば、真空吸着穴５３に
画素制御素子１を吸着させたときに、吸着穴５３の周辺
部分で画素制御素子１に隠れてしまう領域を残し、残り
の部分を上記のように削り取る等である。これにより、
既に配置されている画素制御素子１が真空チャック５２
（特に辺縁部）に干渉して位置ズレしてしまうことが防
止される。また、ピックアップ時において、ピックアッ
プ用基板９上におけるピックアップされていない画素制
御素子１（すなわち、未配置の画素制御素子1）に真空
チャック５２が干渉することによる位置ズレや画素制御
素子１を損傷してしまうことが防止される。

【００５３】また、画素制御素子１の埋め込みにおける
別の方法として、レーザー光の照射等により局所的に加
熱するようにしてもよい。この場合、画素制御素子１を
転写する場所が局所的に可塑化するため、埋め込むよう
に力を加えて転写したときに、既に転写されている画素
制御素子１近辺の透明熱可塑性樹脂フィルム１０１を変
形させて位置ズレを起こすことが防止される。

【００５４】また、上述したように、真空チャック５２
の画素制御素子１を吸着する面（吸着面）には、フッ素
樹脂が塗布されているため、真空チャック５２の吸着面
に透明熱可塑性樹脂フィルム１０１等による透明な熱可
塑性樹脂膜が付着してしまうことがない。これにより、
本発明においては、画素制御素子１を透明熱可塑性樹脂
フィルム１０１に正確かつ確実に配置することができる
ため、透明熱可塑性樹脂フィルム１０１に従来の特許文
献１や非特許文献１における凹部をあらかじめ形成する
工程が不要となる。図１７は、透明熱可塑性樹脂フィル
ム１０１に画素制御素子１を埋め込むように転写された
状態を示す。

【００５５】また、図１７に示されるように、透明熱可
塑性樹脂フィルム１０１へ画素制御素子１を埋め込むよ
うに転写すると、特に画素制御素子１の周辺部に透明熱
可塑性樹脂フィルム１０１の凹変形１０３が生じる場合
がある。この凹変形１０３の平坦化及び画素制御素子１
を確実に固定化するために、図１８のように、平面ディ
スプレイ基板１００の画素制御素子１を転写した面に透
明紫外線硬化樹脂膜１０４を塗布し、図１９のように、
画素制御素子１を選択転写した反対側の面から、紫外線
照射を行う。平面ディスプレイ基板１００及び透明熱可
塑性樹脂フィルム１０１は紫外線を透過させるので、紫
外線を透過しない画素制御素子１表面以外の透明紫外線
硬化樹脂膜１０４が硬化する。その後、画素制御素子１
上の硬化しなかった透明紫外線硬化樹脂膜１０４を除去
する。図２０は、除去処理後の平面ディスプレイ基板１
００を示す。また、透明紫外線硬化樹脂膜１０４とし
て、その後の液晶ディスプレイ２００への組み立てに使
用される有機系溶媒の処理に耐えうる材質のものを選択
することによって、透明熱可塑性樹脂フィルム１０１を
有機系溶媒から保護することが可能となる。

【００５６】以上に説明した方法で画素制御素子１を平
面ディスプレイ基板１００上に固定化した後、工程Ｒ６
において、図２１に示すように平面ディスプレイ基板１
００の表面に透明電極１０２を形成する。次に、図２２
及び図２３に示すように、画素制御素子１と透明電極１
０２との間の配線（画素ライン）１０７、ゲートライン
１０８及びデータライン１０９等の配線を形成する。

【００５７】本実施の形態では、複数の画素を制御する
画素制御素子１とゲートライン１０８とデータライン１
０９と画素ライン１０７等の配線をスクリーンマスクＭ
Ｍを使用したスクリーン印刷による印刷塗布方法によっ
てパターン形成する。複数の画素を制御する画素制御素
子１には、図３２（ａ）に示すように、その内部を通過
する配線Ｄ９，Ｐ７，Ｇ８が多層構造で形成されてい
る。すなわち、ゲートライン１０８とデータライン１０
９と画素ライン１０７等の配線と接続することとなる配
線Ｄ９，Ｐ７，Ｇ８が予め形成されている。他方、スク
リーンマスクＭＭとしては、メタルマスクとメッシュマ
スクがあり、いずれでも良いが、後述する理由からメタ
ルマスクＭＭを使用することが好ましい。メタルマスク
ＭＭを使用したスクリーンマスクＭＭの一例を示すもの
が図３２（ｂ）で、金属箔のスクリーンマスクＭＭに、
画素ライン１０７、ゲートライン１０８、データライン
１０９に対応する破線状の所定パターン（縦横にスリッ
トが形成されたパターン）の穴ＭＤ９，ＭＰ７，ＭＧ８
が形成されている。本実施の形態のスクリーン印刷は、
メタルマスクＭＭとしては、厚さが２０μｍ程度の金属
箔のパターン部分（パターン）に穴を開けて、その部分
からインク（配線材料）を塗布する。ここで、符号ＭＤ
９は図３２（ｃ）の平面ディスプレイ１００のデータラ
イン１０９に対応するパターンであり、符号ＭＰ７は同
じく画素ライン１０７に対応するパターンであり、符号
ＭＧ８は同じくゲートライン１０８に対応するパターン
である。なお、縦横の所定パターンＭＤ９，ＭＰ７，Ｍ
Ｇ８の中央位置ＭＳに複数の画素を制御する画素制御素
子１が位置することとなる。上記画素制御素子１がゲー
トライン１０８やデータライン１０９などの画像全体を
制御するために画面全体に設置される配線の一部が画面
全体に配置されている複数画素を制御する画素制御素子
１の内部を通過する構造とすると、これによりデータラ
イン１０８やゲートライン１０９などの配線を上記スク
リーンマスクＭＭを使用してパターン配線するとき、上
記スクリーンマスクＭＭの縦横の所定パターンのように
微小区域ごとに分割したスリット穴ＭＤ９，ＭＰ７，Ｍ
Ｇ８とすることができ、これらが形成された上記スクリ
ーンマスクＭＭを使用すれば、平面ディスプレイ基板１
００にゲートライン１０８等の配線を一度に形成するこ
とができる。この点、従来の液晶ディスプレイにおける
配線は、縦横にまっすぐに伸びる配線間にＴＦＴが一つ
介在するもので、各画素に信号を送る信号線（データラ
インやゲートライン）は、縦横ほぼ一直線でつながって
しまい、メタルマスク自体の加工は不可能であった。ま
た、その配線方法は、配線材料を平面ディスプレイ基板
の全面に薄膜堆積して、それをフォトリソグラフィー法
によるパターン転写により、そして、配線材料薄膜をエ
ッチングし、レジスト膜除去等等といった高価で複雑な
製造工程となっていた。なお、本実施の形態では、基板
上の配線はすべて上記画素制御素子１により区切れる破
線パターン（断続的パターン）になるためにすべての配
線を上記方法で形成することが可能である。ただし、縦
横に配線されるゲートライン１０８等の配線の主要部分
（直線部分）を従来と同様の形成方法で形成しておき、
上述した上記画素制御素子１が中心になる接続部分のみ
本実施の形態の配線接続方法により形成しても良い。

【００５８】本実施の形態では、データライン１０８と
ゲートライン１０９等の配線の間の破線状の中央部分に
上記画素制御素子１が入るために、メタルマスクＭＭに
よるスクリーン印刷によって一括した効率の良い配線パ
ターンが平面ディスプレイ基板１００に直接配線材料を
印刷塗布形成できるため、生産効率が格段に向上する。
ただし、メタルマスクＭＭを使用する理由は、スクリー
ンメッシュを用いた方法では、１０〜２０μｍ幅の細線
の印刷が限界であり、ＬＣＤ信号線は通常１０μｍ程度
であることから現状での使用が困難なことによる。これ
に対して、スクリーン印刷のメタルマスクＭＭを用いた
方法では、１０μｍ以下の細線を直接印刷することが可
能であり、配線が従来技術よりも安価に実施できる利点
がある。

【００５９】次に、工程Ｒ７において、図２４に示すよ
うに平面ディスプレイ基板１００の表面に配向膜１１０
を形成し、ラビングを行う。さらに工程Ｒ８において、
カラーフィルター基板１１１を貼り合わせた後、工程Ｒ
９において、液晶１１２及びスペーサーの注入、封止を
行って液晶ディスプレイ２００が完成する。

【００６０】（第２の実施の形態の画素制御素子の選択
転写方法） 本実施の形態は、図２５のフローチャートに示されるよ
うに、画素制御素子１の切断工程Ｒ１０の後に、ピック
アップ用基板９への転写工程Ｒ１１を行うものである。
工程Ｒ２において、図６に示されるシリコン基板２の機
械研磨の後、工程Ｒ１０として、シリコン基板２に形成
した集積回路３の間にて切断できるように、位置合わせ
及び画素制御素子１のパターニングを行う。このとき、
集積回路３は、シリコン基板２の表面側ではなく、保持
基板７に接触する側にあるため、集積回路３の位置を上
方から直接目視により確認しながら位置合わせをするこ
とはできない。したがって、シリコン基板２の裏面２ｂ
に集積回路３の位置を示す位置合わせマークを設けた
り、シリコン基板２と保持基板７とに位置合わせ用の貫
通穴を設けたりすることにより、位置合わせをすること
ができる。また、保持基板７及び第１の粘着テープ８を
透明なものとすれば、裏面側から集積回路３の位置を確
認することができる。

【００６１】パターニングは、フォトリソグラフィー法
などによって行う。パターニング後の状態を図２６に示
す。次に、図２７のように、パターニングによって形成
したフォトレジスト１１をマスクとして、サンドブラス
ト加工を行う。サンドブラスト加工によって、個々の画
素制御素子１に切り分けた後、フォトレジスト１１を剥
離する。図２８は、フォトレジスト１１を剥離した後の
様子を示している。

【００６２】次に、工程Ｒ１１として、図２９に示すよ
うに、画素制御素子１の裏面とピックアップ用基板９と
を第２の粘着テープ１０で接着し、保持基板７を介して
第１の粘着テープ８を加熱して第１の粘着テープ８及び
保持基板７を剥離する。ここで、第１の粘着テープ８を
加熱している間は粘着力が低下しているため、剥離によ
って画素制御素子１が飛び散って、規則的配列が乱れる
恐れがある。そのため、加熱による剥離時に、画素制御
素子１を若干プレス固定しながら第１の粘着テープ８を
加熱することにより、画素制御素子１が飛び散ったり位
置ズレを起こしたりしないようにするなどの配慮が必要
である。このようにして画素制御素子１を保持基板７か
らピックアップ用基板９に転写する。このとき、図３０
に示すように、集積回路３が形成された面は表面側とな
る。

【００６３】ここで、第１の実施の形態と同様に、第１
の粘着テープ８の熱剥離温度が第２の粘着テープ１０の
熱剥離温度よりも低いものとなるように、それぞれの粘
着テープ８，１０を選択することは、位置ズレ防止の観
点から望ましい。また、それぞれの粘着テープ８，１０
の粘着力を異なるものとしてもよい。第１の粘着テープ
８として、シリコン基板２の機械研磨及び画素制御素子
１への切り分け工程において、画素制御素子１及び保持
基板７にかかる力に耐え得るだけの粘着力を持つものを
選択し、第２の粘着テープ１０として、ピックアップし
やすい粘着力のものを選択した場合は、より確実に位置
ズレを防止し、その後のピックアップ工程がスムーズに
行われることとなる。また、第１の実施の形態と同様
に、ピックアップする画素制御素子１の近辺のみの粘着
力を低下させるようにしてもよい。

【００６４】（実施例） 次に、対角寸法５０インチ、解像度SXGA（1280×3色×1
024）、開口率８０%の液 晶ディスプレイを製造する場
合について、特許文献１と比較しながら説明する。 （１）素子形状の比較 本件の方法で、１素子で１２画素を制御する場合、Ｓｉ
チップの大きさは、２００μｍ程度となる。それに対し
て、特許文献１で、１素子で１画素を制御する場合、Ｓ
ｉチップの大きさは、６０μｍ程度になる。 （２）素子ピッチの比較 本件の方法では、素子ピッチは横１．７mm、縦１．２２
mm程度となる。特許文献1では、素子ピッチは横０．３m
m、縦０．６mm程度となる。

【００６５】以上の前提から、本件の方法と特許文献１
を比較すると、（１）「素子加工での生産性」として
は、本件の方法での複数画素を制御する画素制御素子の
方が、特許文献1の方法での素子よりもはるかに大きい
ことから、加工による削りしろを少なくでき、材料消費
量を低減可能で、加工工数もはるかに少なくなる。
（２）素子の基板への転写としては、本件の方法では、
画素制御素子を平面ディスプレイ基板に転写するため
に、規則的配列で並んだ素子から、素子の配置ピッチで
真空穴を加工した真空チャックによって、素子を選択的
にピックアップし、基板上に転写するが、真空穴として
は、直径φ１００μｍ程度でピッチ横１．７ｍｍ、縦
１．２ｍｍで配列されたものとなる。転写される側のＳ
ｉチップ基板の大きさが８インチウェハー程度の場合、
一度に９０００個程度のＳｉチップをピックアップする
ことが可能になる。一方、仮に特許文献1の方法による
とすると、φ４０μｍ程度の真空穴を０．３ｍｍピッチ
で加工する必要がある。また、仮に８インチウェハー基
板からＳｉチップをピックアップする場合、約１１万個
の真空穴を加工する必要がある。現状の加工技術で、真
空チャックとして使用可能な深い穴の加工では、φ１０
０μｍは可能で、φ４０μｍもの微細な穴加工は困難
で、しかも、それを極めて多数加工する必要があり、特
許文献1の方法は、現実では実現できない。（３）「素
子の検査及び修復」についても、本件の方法が、配置す
る素子個数が少ないことから、素子の検査、修復も容易
となる。また、特許文献1の方法（素子の規則的配列）
において、「ピックアップ＆埋め込み」という方法を実
施したとしても、先述のように、1画素を１素子で制御
する小さい素子では、ピックアップする真空チャック自
体を加工することが困難となる。なお、素子自体の大き
さを大きくすると、開口率を下げるため、液晶ディスプ
レイの性能を落とすことになる。

【００６６】以上、第１及び第２の実施の形態において
は、本発明を液晶ディスプレイの製造に適用した場合を
説明したが、本発明はこれに限るものではなく、有機Ｅ
Ｌ等による平面ディスプレイの製造にも広く適用可能で
ある。

【００６７】（画素制御素子の実装装置） 次に、第１及び第２の実施の形態において説明した方法
により画素制御素子を実装するための装置について説明
する。図３１に、本実施の形態による画素制御素子１の
実装装置３００を示す。この実装装置３００は、画素制
御素子１の平面ディスプレイ基板１００への選択転写時
におけるピックアップ機能及び配置機能を有し、図２５
における工程Ｒ５を実施するものである。配置機能は、
画素制御素子１を保持する画素制御素子ステージ３０１
及び平面ディスプレイ基板１００を保持する基板ステー
ジ３０２からなる。画素制御素子ステージ３０１は、静
電チャック、低粘着テープなどの手段によって画素制御
素子１を保持し、ヒーター或いは紫外線照射装置等の剥
離機構３０３を備えている。また、基板ステージ３０２
は、真空チャック、静電チャック、メカニカルチャック
などによって平面ディスプレイ基板１００を保持するも
のであり、ヒーター等による加熱機構３０９を備えてい
る。メカニカルチャックを用いる場合は、平面ディスプ
レイ基板１００の端部を保持するものとする。また、画
素制御素子ステージ３０１及び基板ステージ３０２は、
それぞれ回転角度調節機構を有しており、コンピュータ
等による制御装置３０８により回転角度を調節制御され
る。ピックアップ機能は、画素制御素子１を選択的に吸
着するピックアップ装置５１、ピックアップ装置５１に
付随した位置合わせ用カメラ３０４、Ｘ軸調節機構３０
５、Ｙ軸調節機構３０６、及びＺ軸調節機構３０７から
なる。各軸調節機構３０５，３０６，３０７は、それぞ
れの軸について、ピックアップ装置５１を最適な場所に
位置合わせするものであり、それぞれ制御装置３０８に
より位置合わせ制御される。また、位置合わせ用カメラ
３０４の映像データは制御装置３０８に送られ、制御装
置３０８のモニタ（図示せず）に映像が表示されるよう
になっている。

【００６８】以下に、実装装置３００を用いた画素制御
素子１の実装を説明する。画素制御素子１が保持されて
いるピックアップ用基板９を画素制御素子ステージ３０
１に載置し、平面ディスプレイ基板１００を基板ステー
ジ３０２に載置した後、それぞれの平行調整を行う。平
行調整は、ピックアップ用基板９における第１の方向Ｘ
と、平面ディスプレイ基板１００における第１の方向Ｘ
と、Ｘ軸調節機構３０５の可動方向とが平行となるよう
にそれぞれのステージ３０１，３０２の回転角度調節機
構を調整するものである。それぞれの基板９，１００に
おける第２の方向Ｙ，ＹとＹ軸調節機構３０６の可動方
向とが平行となるように平行調整してもよい。平行度の
確認の基準として、予め、画素制御素子１を形成したシ
リコン基板２もしくはピックアップ用基板９及び、平面
ディスプレイ基板１００に位置合わせマークＭ１を設置
しておくことにより、容易に行うことができる。或い
は、画素制御素子１の端部と、平面ディスプレイ基板１
００の端部とを基準としても良い。そして、平行度の確
認は、位置合わせ用カメラ３０４を使用して制御装置３
０８のモニタを確認しながら、シリコン基板２もしくは
ピックアップ用基板９の位置合わせマークＭ２、或いは
画素制御素子１及び平面ディスプレイ基板１００の端部
を観察して、ピックアップ用基板９の第１の方向Ｘが、
Ｘ軸調節機構３０５の可動方向と平行になるように、画
素制御素子ステージ３０１を回転させる。同様に、平面
ディスプレイ基板１００の第１の方向Ｘが、Ｘ軸調節機
構３０５の可動方向と平行になるように、基板ステージ
３０２を回転させる。このとき、制御装置３０８におい
て位置合わせ用カメラ３０４からの信号を画像処理する
ことにより、自動平行調整をさせるようにしてもよい。

【００６９】平行調整後、シリコン基板２或いはピック
アップ用基板９の位置合わせマークＭ２の位置情報と、
平面ディスプレイ基板１００の位置合わせマークＭ１の
位置情報を制御装置３０８に記憶させる。これらの位置
情報はそれぞれ、Ｘ軸調節機構３０５、Ｙ軸調節機構３
０６及びＺ軸調節機構３０７の位置情報からなる。それ
ぞれの位置合わせマークＭ１，Ｍ２に代えて、例えば画
素制御素子１の左下のチップ（基準とするチップ）位置
や、平面ディスプレイ基板１００の手前左を、基準位置
として、これらの位置情報を制御装置３０８に記憶させ
てもよい。

【００７０】位置情報の記憶終了後、画素制御素子１の
ピックアップを行う。ピックアップ前に、予め剥離機構
３０３のヒーターや紫外線照射装置を駆動して、ピック
アップ用基板９の第２の粘着テープ１０を低粘着状態に
しておく。また、予め加熱機構３０９のヒーターを駆動
し、平面ディスプレイ基板１００の透明熱可塑性樹脂フ
ィルム１０１を塑性変形可能にしておく。ピックアップ
装置５１には、第１の実施の形態で述べたとおり、真空
チャック５２が備えられており、平面ディスプレイ基板
１００上における画素制御素子１のピッチ１０５，１０
６と同じピッチ５５，５６で、真空吸着穴５３が備えら
れ、真空吸着穴５３の位置情報は、予め制御装置３０８
に記憶されている。そして、制御装置３０８によりＸ軸
調節機構３０５、Ｙ軸調節機構３０６及びＺ軸調節機構
３０７を駆動させて、真空チャック５２を画素制御素子
ステージ３０１の上方に移動させ、画素制御素子１をピ
ックアップする。最初にピックアップする画素制御素子
１を、先の基準位置に最も近い位置にある画素制御素子
１とすると、その後の制御が効率的に行われるので好ま
しい。

【００７１】第１の実施の形態において述べた通り、第
２の粘着テープ１０及びピックアップ用基板９の種類に
よっては、第２の粘着テープ１０を低粘着化するとき、
紫外線ビーム等のエネルギー線により行うことが可能で
ある。このとき、剥離機構３０３として熱線や紫外線ビ
ームを発生するエネルギー線発生装置を使用し、ピック
アップ前にこれをスタンバイ状態にしておく。そして、
ピックアップ時（或いは直前）に、ピックアップする画
素制御素子１の近辺のみにエネルギー線を照射し、第２
の粘着テープ１０を部分的に低粘着化する。したがっ
て、ピックアップ工程が終わるまで加熱状態（或いは紫
外線照射状態）を保つ必要がなく、ピックアップしない
画素制御素子１の近辺の粘着テープ１０が低粘着状態と
ならないため、ピックアップ基板９上において画素制御
素子１の配列を乱してしまうことがない。

【００７２】画素制御素子１をピックアップした真空チ
ャック５２を、Ｘ軸調節機構３０５、Ｙ軸調節機構３０
６及びＺ軸調節機構３０７を駆動して平面ディスプレイ
基板１００の上方まで搬送し、平面ディスプレイ基板１
００上に画素制御素子１を実装する。これらの画素制御
素子１のピックアップ及び実装を繰り返し行い、平面デ
ィスプレイ基板１００の全面に、画素制御素子１を実装
する。さらに、画素制御素子ステージ３０１及びピック
アップ装置５１を複数設置しておき、数ロットの画素制
御素子１を並行して実装すると生産性の向上を図ること
ができる。

【００７３】また、予め加熱機構３０９により透明熱可
塑性樹脂フィルム１０１が塑性変形可能となっているた
め、真空チャック５２を透明熱可塑性樹脂フィルム１０
１に押し付けるように画素制御素子１を実装すると、画
素制御素子１が透明熱可塑性樹脂フィルム１０１に埋め
込まれるように配置される。加熱機構３０９により予め
加熱しないか、或いは基板ステージ３０２に加熱機構３
０９を設けずに、画素制御素子１を、平面ディスプレイ
基板１００（透明熱可塑性樹脂フィルム１０１）上に配
置した後に、上方から加熱プレスして、透明熱可塑性樹
脂フィルム１０１に埋め込むように実装しても良い。ま
た、裏面側からレーザー光の照射等により透明熱可塑性
樹脂フィルム１０１を局所的に加熱するようにしてもよ
い。

【００７４】画素制御素子１の実装後に、透明紫外線硬
化樹脂膜１０４を使用する場合は、平面ディスプレイ基
板１００の画素制御素子１配置面に透明紫外線硬化樹脂
膜１０４を塗布した後、別の紫外線照射装置（図示せ
ず）を用いて、平面ディスプレイ基板１００裏面より紫
外線照射を行うことによって、画素制御素子１の固定化
を行う。このとき、基板ステージ３０２に紫外線照射装
置を組み込んでおいても良い。

【００７５】この実装装置３００は、ピックアップ用基
板９上の画素制御素子１をピックアップして平面ディス
プレイ基板１００に実装するものであるが、第１及び第
２の実施の形態におけるピックアップ及び実装工程Ｒ５
以外の工程は、周知の製造装置（例えば、半導体製造装
置やフォトリソグラフィー装置等）を用いて行うことが
できる。すなわち、画素制御素子１の実装に関する装置
が既に導入されている場合は、本実施の形態における実
装装置３００のみを新規に導入するだけで、第１及び第
２の実施の形態において説明した画素制御素子の実装方
法を行うことができることとなる。

【００７６】（実施例） 上記の実装装置３００を用いて、実際に液晶ディスプレ
イ用の平面ディスプレイ基板１００に画素制御素子１を
選択転写した例を説明する。本実施例の液晶ディスプレ
イ２００は、対角寸法５０インチ、解像度ＳＸＧＡであ
る。８インチ（直径２００ｍｍ）のシリコン基板２に、
縦２００μｍ×横１５０μｍの大きさの画素制御素子１
を、第１の方向Ｘのピッチ５を０．２１５ｍｍ、第２の
方向Ｙのピッチ６を０．２４４ｍｍ、厚さを０．０６ｍ
ｍで製作した場合、１枚のシリコン基板（素子形成部分
は１４０ｍｍ×１４０ｍｍ）から、３７万個の画素制御
素子１が製作される。対角寸法５０インチ（１１０７ｍ
ｍ×６２３ｍｍ）でＳＸＧＡ（１２８０×１０２４×３
色）の解像度の液晶ディスプレイ２００を製造するとし
た場合、一画素（３色）の大きさは０．８６ｍｍ×０．
６１ｍｍとなる。すなわち、平面ディスプレイ基板１０
０上での画素制御素子１の間隔は、第１の方向Ｘのピッ
チ１０５は１．７２ｍｍ、第２の方向Ｙのピッチ１０６
は１．２２ｍｍとなる。その際に必要な画素制御素子１
は、約３３万個である。すなわち、１枚のシリコン基板
２で、５０インチの液晶ディスプレイ２００に使用され
る平面ディスプレイ基板１００の１枚分の画素制御素子
１を製作できる。

【００７７】このようにして製作された画素制御素子１
をピックアップする真空チャック５２には、径が１００
μｍの真空吸着穴５３が、第１の方向Ｘのピッチ５５が
１．７２ｍｍ、第２の方向Ｙのピッチ５６が１．２２ｍ
ｍとなるように、第１の方向Ｘに８０（＝Ｋ）列、第２
の方向Ｙに１０２（＝Ｌ）行形成されているものを使用
した。

【００７８】この真空チャック５２によって、画素制御
素子１の中から、平面ディスプレイ基板１００の第１の
方向Ｘのピッチ１０５（＝１．７２ｍｍ）、第２の方向
Ｙのピッチ１０６（＝１．２２ｍｍ）で、Ｋ×Ｌ（＝８
０×１０２＝８１６０）個の画素制御素子１をピックア
ップし、平面ディスプレイ基板１００に転写した。これ
を繰り返して行い、画素制御素子１を平面ディスプレイ
基板１００の全面に転写した。その結果、第１の方向Ｘ
に８回、第２の方向Ｙに５回の計４０回の選択転写によ
って、平面ディスプレイ基板１００の全面に画素制御素
子１を転写できた。

【００７９】

【発明の効果】本発明の画素制御素子の選択転写方法に
よれば、平面ディスプレイ基板上における第１の方向及
び第２の方向における配列ピッチをそれぞれ自然数で除
した配列ピッチにて画素制御素子を形成し、その中か
ら、平面ディスプレイ基板上における配列ピッチに対応
する画素制御素子のみを選択的に転写するため、全ての
画素制御素子を無駄なく容易に転写させることができ
る。このとき、集積回路面を表面に向けた状態となるよ
うにピックアップ用基板に転写してから画素制御素子を
切り分ける場合は、表面側から集積回路面を確認しなが
ら位置合わせをすることができるため、切り分け工程が
容易なものとなる。一方、画素制御素子に切り分けた後
に集積回路面が表面となるようにピックアップ用基板に
転写する場合は、機械研磨工程や切り分け工程において
集積回路面を確実に保護することができると同時に、保
持基板の接着力を機械研磨や切り分け工程に耐え得る強
いものとし、ピックアップ用基板の接着力を転写しやす
いものとするよう、それぞれの目的に沿った接着力とな
るよう設定することができる。これにより、各工程にお
ける信頼性を高めることができる。また、それぞれの接
着手段を異なるものとすることで、保持基板からピック
アップ用基板へ画素制御素子を転写する際に、画素制御
素子の配列を乱すことが防止される。

【００８０】さらに、画素制御素子を塑性変形可能な透
明な熱可塑性樹脂膜が施された平面ディスプレイ基板に
固定させることにより、実装時や実装後における画素制
御素子の位置ズレを容易かつ確実な方法で防止すること
ができる。このとき、ピックアップ装置の画素制御素子
を吸着する面にフッ素樹脂を塗布しておくことにより、
ピックアップ装置に透明な熱可塑性樹脂膜が付着してし
まうことがない。また、特に、画素制御素子の配置後に
プレスして画素制御素子を透明な熱可塑性樹脂膜に保持
させる場合は、ピックアップ装置により吸着力と逆の方
向へ圧空をかけて画素制御素子を透明な熱可塑性樹脂膜
に配置することにより、画素制御素子が透明な熱可塑性
樹脂膜に密着し、ピックアップ装置から画素制御素子を
確実に離すとともに、透明な熱可塑性樹脂膜における画
素制御素子の位置ズレを防止することができる。

【００８１】また、画素制御素子の上面すなわち集積回
路形成部分を除いた側面部分を透明紫外線硬化樹脂膜で
覆うことにより、確実に画素制御素子を固定することが
できるとともに、画素制御素子の上面から引き出される
配線が安定的に形成されることとなる。

【００８２】

【００８３】また、本発明の画素制御素子の選択転写方
法に使用される画素制御素子の実装装置は、主に、画素
制御素子をピックアップして平面ディスプレイ基板に実
装する工程を行うものである。本発明の画素制御素子の
選択転写方法において、この工程以外の工程は、周知の
製造装置を用いて行うことができるため、本発明の画素
制御素子の実装装置のみを新規に導入するだけで、本発
明の画素制御素子の選択転写方法を容易に実現すること
ができる。また、既存の設備を利用することができるた
め、安価に実施することができる。

【００８４】

【図面の簡単な説明】

【図１】集積回路の概略を示す上面図

【図２】集積回路上に保護膜を形成した状態を示す上面
図

【図３】シリコン基板上に集積回路が形成された状態を
示す上面図

【図４】平面ディスプレイ基板の上面図

【図５】シリコン基板の上面図

【図６】シリコン基板の機械研磨を示す断面図

【図７】シリコン基板の表裏反転を示す断面図

【図８】表裏反転後のシリコン基板の断面図

【図９】パターニングされたシリコン基板の断面図

【図１０】サンドブラスト加工の説明図

【図１１】フォトレジスト剥離後のシリコン基板の断面
図

【図１２】真空チャックの上面図

【図１３】画素制御素子の選択の説明図

【図１４】画素制御素子のピックアップを示す断面図

【図１５】熱可塑性樹脂フィルムをラミネート加工した
平面ディスプレイ基板の断面図

【図１６】画素制御素子の実装を示す説明図

【図１７】画素制御素子の実装後の平面ディスプレイ基
板の断面図

【図１８】透明紫外線硬化樹脂膜を塗布した平面ディス
プレイ基板の断面図

【図１９】紫外線照射を示す説明図

【図２０】紫外線硬化樹脂膜が一部除去された平面ディ
スプレイ基板の断面図

【図２１】透明電極が形成された平面ディスプレイ基板
の断面図

【図２２】配線が形成された平面ディスプレイ基板の断
面図

【図２３】平面ディスプレイ基板の上面図

【図２４】液晶ディスプレイの断面図

【図２５】液晶ディスプレイ製造工程のフローチャート

【図２６】パターニングされたシリコン基板の断面図

【図２７】サンドブラスト加工の説明図

【図２８】フォトレジスト剥離後のシリコン基板の断面
図

【図２９】シリコン基板の表裏反転を示す説明図

【図３０】表裏反転後のシリコン基板の断面図

【図３１】画素制御素子の実装装置の概略図

【図３２】（ａ）は、内部を通過する配線が形成された
画素制御素子の例と、この画素制御素子を使用して、ス
クリーン印刷により配線形成する際のスクリーンマスク
の例を平面ディスプレイ基板の上面図と比較して示す図
であり、（ｂ）が（ｃ）の平面ディスプレイ基板の配線
に対応するスクリーンマスクの図

【符号の説明】

１ 画素制御素子 ２ シリコン基板（画素制御素子用基板） ２ａ 集積回路形成面 ２ｂ 裏面 ３ 集積回路 ３ａ 電子デバイス ３ｂ 電流保持回路 ３ｃ 電極パッド ４ シリコン膜 ５ シリコン基板上における第１の方向のピッチ ６ シリコン基板上における第２の方向のピッチ ７ 保持基板 ８ 第１の粘着テープ ９ ピックアップ用基板 １０ 第２の粘着テープ １１ フォトレジスト ５１ ピックアップ装置 ５２ 真空チャック ５３ 真空吸着穴 ５５ 第１の方向のピッチ ５６ 第２の方向のピッチ １００ 平面ディスプレイ基板 １０１ 透明熱可塑性樹脂フィルム １０２ 透明電極 １０３ 凹変形 １０４ 透明紫外線硬化樹脂膜 １０５ 平面ディスプレイ基板上における第１の方向
のピッチ １０６ 平面ディスプレイ基板上における第２の方向
のピッチ １０７ 配線（信号線） １０８ ゲートライン １０９ データライン １１０ 配向膜 １１１ カラーフィルター基板 １１２ 液晶 １１３ 耐溶剤層 １１４ カラーフィルター １１５ カラーフィルター基板用透明電極 ２００ 液晶ディスプレイ ３００ 実装装置 ３０１ 画素制御素子ステージ ３０２ 基板ステージ ３０３ 剥離機構 ３０４ 位置合わせ用カメラ ３０５ Ｘ軸調節機構 ３０６ Ｙ軸調節機構 ３０７ Ｚ軸調節機構 ３０８ 制御装置 ３０９ 加熱機構 Ｋ，Ｌ，ｍ，ｎ 自然数 ＭＭ メタルマスク（スクリーンマスク） ＭＤ９，ＭＰ７，ＭＧ８ 所定パターン

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開2002−244576（ＪＰ，Ａ) 特開2002−158237（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09F 9/00 338 G02F 1/15

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 一つの集積回路で複数の画素を制御する
   画素制御素子を平面ディスプレイ基板上に転写するに際
   して、前記 複数画素を制御する集積回路が表面に複数形成され
   た画素制御素子用基板を保持基板に固定する工程と、画
   素制御素子用基板を集積回路ごとに切断した画素制御素
   子をピックアップ用基板に固定する工程と、ピックアッ
   プ用基板上の画素制御素子を選択的にピックアップ装置
   に吸着保持させて平面ディスプレイ基板に転写する工程
   とを備え、 上記画素制御素子用基板に、その第１の方向については
   平面ディスプレイ基板上における第１の方向での画素制
   御素子の配列ピッチｐｘを自然数ｍで除したｐｘ／ｍの
   配列ピッチ、及び、第１の方向に直交する第２の方向に
   ついては平面ディスプレイ基板上における第２の方向で
   の画素制御素子の配列ピッチｐｙを自然数ｎで除したｐ
   ｙ／ｎの配列ピッチとなるように画素制御素子を複数形
   成し、ピックアップ装置には、画素制御素子のチャッキングを
   行う真空吸着穴が、前記第１の方向に対応する方向にｐ
   ｘの配列ピッチで形成され、かつ前記第２の方向に対応
   する方向にｐｙの配列ピッチで形成されており、 上記ピックアップ用基板に転写した画素制御素子の中か
   ら、平面ディスプレイ基板上での画素制御素子の配列ピ
   ッチｐｘ，ｐｙに対応する画素制御素子のみを選択的に
   前記ピックアップ装置に吸着保持させて、平面ディスプ
   レイ基板に転写することを特徴とする画素制御素子の選
   択転写方法。
2. 【請求項２】 一つの集積回路で複数の画素を制御する
   画素制御素子を平面ディスプレイ基板上に転写するに際
   して、前記 複数画素を制御する集積回路が表面に複数形成され
   た画素制御素子用基板を保持基板に固定する工程と、画
   素制御素子用基板を集積回路ごとに切断した画素制御素
   子をピックアップ用基板に固定する工程と、ピックアッ
   プ用基板上の画素制御素子を選択的にピックアップ装置
   に吸着保持させて平面ディスプレイ基板に転写する工程
   とを備え、 上記画素制御素子用基板に、その第１の方向については
   平面ディスプレイ基板上における第１の方向での画素制
   御素子の配列ピッチｐｘを自然数ｍで除したｐｘ／ｍの
   配列ピッチ、及び、第１の方向に直交する第２の方向に
   ついては平面ディスプレイ基板上における第２の方向で
   の画素制御素子の配列ピッチｐｙを自然数ｎで除したｐ
   ｙ／ｎの配列ピッチとなるように画素制御素子を複数形
   成し、前記ピックアップ用基板を載置する画素制御素子ステー
   ジと、平面ディスプレイ基板を載置する基板ステージ
   と、真空吸着穴が形成された真空チャックを有するピッ
   クアップ装置と、ピックアップ装置を位置合わせするＸ
   軸調節機構、Ｙ軸調節機構、及びＺ軸調節機構を備え、
   上記画素制御素子ステージと基板ステージの両ステージ
   はそれぞれ回転角度調節機構を有し、吸着穴は、前記第
   １の方向に対応する方向にｐｘの配列ピッチで形成さ
   れ、かつ前記第２の方向に対応する方向にｐｙの配列ピ
   ッチで形成された実装装置を用いて、 上記ピックアップ用基板に転写した画素制御素子の中か
   ら、平面ディスプレイ基板上での画素制御素子の配列ピ
   ッチｐｘ，ｐｙに対応する画素制御素子のみを選択的に
   前記ピックアップ装置に吸着保持させて、平面ディスプ
   レイ基板に転写することを特徴とする画素制御素子の選
   択転写方法。
3. 【請求項３】 前記画素制御素子は、一つの集積回路
   で、２行６列で配列する３色×４画素の制御を行うもの
   で、２行６列の中央に上記画素制御素子が転写されるこ
   とを特徴とする請求項１又は請求項２記載の画素制御素
   子の選択転写方法。
4. 【請求項４】 前記集積回路が複数形成された画素制御
   素子用基板を保持基板に固定する工程において、保持基
   板上に、画素制御素子の集積回路が形成された面を下向
   きにして画素制御素子用基板の保持基板と接触する面に
   接着させ、 前記画素制御素子用基板を集積回路ごとに切断した画素
   制御素子をピックアップ用基板に固定する工程におい
   て、上記画素制御素子用基板を表裏反転するようにピッ
   クアップ用基板に転写させて集積回路が形成された面を
   表側とした後に画素制御素子用基板を集積回路ごとに切
   断することを特徴とする請求項１又は請求項２記載の画
   素制御素子の選択転写方法。
5. 【請求項５】 前記集積回路が複数形成された画素制御
   素子用基板を保持基板に固定する工程において、保持基
   板上に、画素制御素子の集積回路が形成された面を下向
   きにして画素制御素子用基板の保持基板と接触する面に
   接着させ、集積回路面を保持基板側に向けた状態となる
   ように接着し、 前記画素制御素子用基板を集積回路ごとに切断した画素
   制御素子をピックアップ用基板に固定する工程におい
   て、上記保持基板上の集積回路を保持基板側に向けた状
   態の画素制御素子用基板を集積回路ごとに切断した後
   に、画素制御素子用基板を表裏反転するようにピックア
   ップ用基板に転写させることを特徴とする請求項１又は
   請求項２記載の画素制御素子の選択転写方法。
6. 【請求項６】 請求項１乃至請求項５のいずれか１項に
   記載された画素制御素子の選択転写方法を行う実装装置
   であって、上記実装装置は、前記ピックアップ用基板上
   の画素制御素子を選択的にピックアップ装置に吸着保持
   させて平面ディスプレイ基板に転写する工程を行うもの
   で、前記ピックアップ用基板を載置する画素制御素子ス
   テージと、平面ディスプレイ基板を載置する基板ステー
   ジと、真空吸着穴が形成された真空チャックを有するピ
   ックアップ装置とを備え、上記画素制御素子ステージと
   基板ステージの両ステージはそれぞれ回転角度調節機構
   を有し、ピックアップ装置は、Ｘ軸調節機構、Ｙ軸調節
   機構、及びＺ軸調節機構により直交する３方向に可動自
   在な機能を有し、吸着穴は、前記第１の方向に対応する
   方向にｐｘの配列ピッチで形成され、かつ前記第２の方
   向に対応する方向にｐｙの配列ピッチで形成されること
   を特徴とする画素制御素子の実装装置。