TWI416638B - 安裝晶片載置器至基板的方法 - Google Patents

安裝晶片載置器至基板的方法 Download PDF

Info

Publication number
TWI416638B
TWI416638B TW099120154A TW99120154A TWI416638B TW I416638 B TWI416638 B TW I416638B TW 099120154 A TW099120154 A TW 099120154A TW 99120154 A TW99120154 A TW 99120154A TW I416638 B TWI416638 B TW I416638B
Authority
TW
Taiwan
Prior art keywords
adhesive
wafer
adhesive layer
wafer carrier
substrate
Prior art date
Application number
TW099120154A
Other languages
English (en)
Other versions
TW201104763A (en
Inventor
Ronald S Cok
John W Hamer
Original Assignee
Global Oled Technology Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Oled Technology Llc filed Critical Global Oled Technology Llc
Publication of TW201104763A publication Critical patent/TW201104763A/zh
Application granted granted Critical
Publication of TWI416638B publication Critical patent/TWI416638B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/109—Embedding of laminae within face of additional laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y10T156/1093—All laminae planar and face to face with covering of discrete laminae with additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electroluminescent Light Sources (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

安裝晶片載置器至基板的方法
本發明涉及一種安裝晶片載置器至基板上的方法。
在可攜帶式裝置中，平面顯示裝置被廣泛地與電腦裝置結合使用，以及用於如電視的娛樂設備。這種顯示器典型地應用分佈在基板上的複數個像素以顯示影像。顯示裝置典型地以被動矩陣控制或主動矩陣控制，被動矩陣控制應用在基板外部的電子電路，主動矩陣則是應用直接形成在基板上的電子電路。有機發光二極體(OLED)顯示裝置已經裝配有主動矩陣(AM)驅動電路，從而產生高性能顯示。這種AM OLED顯示裝置的例子揭露在美國專利第5,550,066號中。主動矩陣電路通常通過在基板上形成薄膜電晶體(TFT)並應用分離的電路控制顯示器中的每個發光像素而獲得。
在主動矩陣裝置中，主動控制元件包括形成在基板上的半導體材料的薄膜，例如非晶矽或多晶矽，並且分佈在平板顯示基板上。典型地，每個顯示子像素由一個控制元件控制並且每個控制元件包括至少一個電晶體。例如，在簡單的主動矩陣有機發光顯示器中，每個控制元件包括兩個電晶體(選擇電晶體和功率電晶體)和一個電容用於儲存代表子像素亮度的電荷。每個發光元件典型地應用獨立控制電極和公共電極。發光元件的控制典型地通過形成為基板上的金屬線的資料信號線、選擇信號線、電源連接和接地連接而提供。主動矩陣元件不必侷限於顯示器還可以分佈在基板上用於需要空間分佈控制的其他應用。
薄膜電晶體(TFT)由半導體薄層(通常為100-400nm)如非晶矽或多晶矽構成。但這種薄膜半導體的屬性常常不足以構成高品質顯示器。非晶矽，例如，其閾值電壓(Vth)不穩定並且載子遷移率隨著長時間的使用而變遷。由於結晶過程，多晶矽通常在基板中具有很大程度的閾值電壓(Vth)和載子遷移率變化。由於OLED裝置藉由電流注入來運作，所以TFT中的變化可以導致OLED像素的亮度變化並降低顯示器的可視品質。新穎的補償方法，如在每個像素中增加額外的TFT，已經用於補償TFT的變化，但是，這種補償增加了複雜性，對良率和成本產生負面影響，或減少OLED的發光面積。再者，由於薄膜電晶體製造過程應用於較大的基板如用於大平板電視應用，則可能增加變化和過程成本。
解決薄膜電晶體這些問題的一個方法是在半導體基板中製造傳統電晶體然後將這些電晶體轉移到顯示基板上。Matsumura等美國專利申請公開第2006/0055864 A1號中，教示了一種使用固定在顯示器內的半導體積體電路(IC)裝配顯示器的方法，用於控制像素元件，其中IC中嵌入的電晶體取代先前技術顯示器的TFT執行的普通功能。Matsumura教示了半導體基板應變薄，例如通過拋光，至20微米至100微米之間的厚度。基板進而切割成包含積體電路的更小片，下文稱作“晶片載置器”。Matsumura教示了一種切割半導體基板的方法，例如通過蝕刻、噴砂、雷射光束加工、或切割。Matsumura還教示了一種提取方法，其中晶片載置器利用具有真空孔的真空夾頭系統選擇地提取，該真空孔對應所需間距。晶片載置器然後轉移至顯示基板，嵌入厚熱塑性樹脂。像素控制裝置中的佈線互連和從匯流排和控制電極至像素控制裝置的連接如圖所示。為了成功地與晶片載置器佈線互連，必須高度精確而穩定地設置晶片載置器。如果基板受到污染或者準備的不適當，晶片載置器無法足夠黏合或對齊，從而阻礙了基板準確運作。尤其，晶片載置器不能在一些位置存在或可以存在但被不適當地設置。
因此需要一種製造過程，用於糾正基板漏掉的或不適當對齊的晶片載置器。
對於本發明額外的優點，目的和特點將在隨後的描述中闡明，以及部分內容將從描述中顯而易見，或者可以通過實施本發明瞭解到。本發明的目的和其他優點將通過特別在描述中指出的結構和在此的權利要求以及所附附圖說明實現和獲得。
根據本發明，一種在基板上設置晶片載置器的方法，包含依序提供：
(a)設置基板；
(b)在該基板上塗佈一黏合劑層；
(c)在分離的晶片載置器位置中放置複數個第一晶片載置器於該黏合劑層上，使該等第一晶片載置器黏合於該黏合劑層，其中該等第一晶片載置器的一個或多個沒有與該黏合劑層黏合，從而第一晶片載置器在黏合晶片載置器位置內與該黏合劑層黏合並且第一晶片載置器在非黏合晶片載置器位置內不被黏合；
(d)在該非黏合晶片載置器位置內局部處理該黏合劑層，以調節該非黏合位置內的該黏合劑層接受第二晶片載置器；
(e)在該調節過的非黏合晶片載置器位置內放置第二晶片載置器於該黏合劑層上，使第二晶片載置器黏合在非黏合位置內的黏合劑層上；以及
(f)固化該黏合劑。
本發明的優點是可以糾正基板上漏掉或未對齊的晶片載置器，藉以提高良率。
本發明提出了在基板上設置晶片載置器的製造方法，每個晶片載置器包括相互分離和獨立的基板，形成具有控制電路和連接墊的積體電路。晶片載置器分佈和放置在基板上，以局部地控制形成或放置在基板上的元件。然而，在基板上放置晶片載置器的過程可能失敗。這個失敗導致基板上晶片載置器的遺漏或未對齊。因此，根據本發明，提供糾正基板的方法，從而晶片載置器可以準確地放置在基板上所需的位置內。
參考第1圖，在本發明實施例中，在基板上設置晶片載置器的方法包括依序提供(步驟100)基板、在基板上塗佈(步驟110)一黏合劑層、在分離的晶片載置器位置中放置(步驟120)複數個第一晶片載置器於黏合劑層上，使第一晶片載置器黏合於黏合劑層，其中第一晶片載置器的一個或多個沒有與黏合劑層黏合，從而第一晶片載置器在黏合晶片載置器位置內與黏合劑層黏合並且第一晶片載置器在非黏合晶片載置器位置內不黏合、在非黏合晶片載置器位置內局部處理(步驟140)黏合劑層，以調節非黏合位置內的黏合劑層接受第二晶片載置器、在調節過的非黏合晶片載置器位置內放置(步驟150)第二晶片載置器於黏合劑層上，使第二晶片載置器黏合在非黏合位置內的黏合劑層上、以及固化(步驟170)黏合劑，從而將晶片載置器固定在基板上。合適的黏合劑包括，例如苯環丁烯、聚醯亞胺、和通用材料如Rohm和Haas出產的Intervia感光性介電材料8023。黏合劑選擇具有如下的特性：可輕輕地黏合或牢固晶片載置器、可以形成平面化表面、可以固化或可以如下面所述固化。
根據本發明，黏合的晶片載置器為在合適的黏合晶片載置器位置內與黏合劑層黏合的晶片載置器，其具有準確的對準和旋轉。非黏合位置為沒有晶片載置器存在的位置或晶片載置器存在但未準確設置、對準或旋轉的位置。因此，在非黏合晶片載置器位置內沒有留有第一晶片載置器意味著在晶片載置器位置內不存在準確設置、對準和旋轉的晶片載置器。
通過局部處理非黏合晶片載置器位置內的黏合劑層，以調節非黏合位置內的黏合劑意味著非黏合位置內的一部分黏合劑層以一些方式修改，例如通過機械、化學、或光學處理或通過增加、改變、或去除非黏合位置內的材料。通過局部處理還意味著非黏合位置內的未對準晶片載置器以一些方式修改，例如通過機械、化學、光學處理，或通過增加、改變、或去除材料。通過局部處理還意味著任何不需要的材料，例如非黏合位置內的污染化學物或顆粒被去除、埋藏、毀壞或者屬性、位置或對應其他材料位置的改變。
參考第2A圖，顯示了基板10。基板10可以在其上具有圖案化的導體或其他層或成分。如第2B圖所示，黏合劑層12塗佈在基板10上。黏合劑層12可以固化從而當塗佈的時候僅僅提供輕黏合但在固化時提供非常牢固的黏合，使得晶片載置器在任意接下來的處理步驟中在位置上牢固黏合，例如光刻或材料塗佈步驟，如旋轉塗佈、淋塗佈、蒸發、濺射或蝕刻。參考第2C圖，第一晶片載置器20位於基板10和黏合劑層12之分離的晶片載置器位置上，例如利用Matsumura描述的真空夾頭放置。黏合劑層12，即使未固化，在接下來的固化步驟之前也足以使第一晶片載置器20黏合在位置上。根據本發明的方法，然而，僅僅一些與黏合劑層12黏合的第一晶片載置器20在黏合晶片載置器位置22內。一些第一晶片載置器20出於各種原因在非黏合位置24內而沒有準確地與黏合劑層12黏合，各種原因例如可能存在如顆粒50的污染材料，如果黏合塗佈操作沒有提供均勻的塗佈則黏合材料就無法存在，或者黏合材料在非黏合位置內已經曝露於化學物質從而喪失了黏合性。為了簡便，第2C圖說明顆粒50，但本發明並不侷限於此。參考第3圖，從側面看，第一晶片載置器20黏合於基板10上之黏合劑層12。第一晶片載置器20A由於顆粒50的存在沒有準確地黏合於黏合劑層12。晶片載置器20A可利用晶片載置器放置裝置(圖中未示)去除或者晶片載置器可以移動至黏合劑層12上不同的位置或方向。
根據本發明的各種實施例，遺漏的晶片載置器可以利用各種方式糾正。參考第4圖，在本發明一實施例中，消融裝置60，例如雷射消融裝置，提供使在非黏合晶片載置器位置24內黏合劑層12曝光之輻射62的光束，並蒸發顆粒50。如在此所使用的，曝光黏合劑層12包括曝光其他材料，如可存在於黏合劑層12上或內的污染顆粒50。顆粒50可以完全摧毀或可以破壞成小塊從而不會阻礙晶片載置器黏合。在本發明一個實施例中，黏合劑層12可以固化，例如利用特定頻率範圍的熱量或輻射，例如紅外線。輻射光束62可以選擇從而不會固化黏合劑，藉以保持非黏合晶片載置器位置24內的黏合劑層12的黏合性，在可接受第二晶片載置器設置的條件。例如，黏合劑通過加熱或紅外線輻射固化以及運用紫外線雷射光束蒸發顆粒50。
在第5圖所示的再一實施例中，微氣體噴射裝置40可以將顆粒50A從黏合劑層12吹離，大氣(或真空中)懸浮的顆粒50B利用微吸取裝置42吸取，該裝置42具有低於室壓的壓力。在本發明的另一實施例中，消融裝置60可以微氣體噴射裝置40和微吸取裝置42來補足，從而殘餘在黏合劑層12上的已移動顆粒50B或顆粒50C可被蒸發，並且蒸汽52利用微吸取裝置42去除。可選地，顆粒可以被移動並隨後蒸發。
在本發明可選實施例中，噴墨器或微分液器44可以在顆粒50上散佈來自供應器45的額外黏合劑液滴15，從而埋藏、移動或重置顆粒50並在黏合劑層12上形成額外黏合劑的局部附加黏合劑層14。額外黏合劑的局部附加黏合劑層14可以平面化非黏合晶片載置器位置24內的黏合劑層12的表面。沒有必要的是，在所有情況中，額外黏合劑液滴形成局部附加黏合劑層14。例如，額外黏合劑液滴15可以移動顆粒50至不同的位置，這些位置不會妨礙晶片載置器與局部附加黏合劑層14之平面化的表面黏合，該局部附加黏合劑層14由黏合劑液滴15形成。在本發明實施例中，額外黏合劑液滴15包含用於黏合劑層12相同的材料。如第7圖所示，一旦顆粒50經額外黏合劑液滴15埋藏或移動，則第二晶片載置器20B可以置於局部附加黏合劑層14上。
如第8圖所示，局部附加黏合劑層14還可以用於埋藏未對齊的晶片載置器20A。根據本發明，非黏合晶片載置器可以黏合，而不是未對齊的晶片載置器。因此，晶片載置器可以存在於非黏合晶片載置器位置24內並且額外黏合劑液滴15可以形成埋藏未對齊的晶片載置器20A的局部附加黏合劑層14。在第8圖中，圖中所示之未對齊的晶片載置器20A為被轉向的以說明未對齊。一旦未對齊的晶片載置器20A被局部附加黏合劑層14埋藏，則第二晶片載置器20B可以準確地位於局部附加黏合劑層14上。附加黏合劑可以有效地平面化局部附加黏合劑層14，在污染顆粒上形成層或在黏合劑層12內的黏合材料中填充間隙。
在本發明另一實施例中，如第9圖所示，壓印30可以在非黏合晶片載置器位置24內的黏合劑層12上向下印壓並將黏合的顆粒50A壓成壓縮的顆粒50D，該壓縮的顆粒50D還可以壓至黏合劑層12內。非黏合晶片載置器位置24進而可以接受第二晶片載置器20。參考第10A圖，在本發明的再一實施例中，壓印30可以具有壓印黏合劑層13，移動的顆粒50B在壓印30與黏合劑層12接觸時可與壓印黏合劑層13黏合。藉由在壓印黏合劑層13內使用比黏合劑層12更強的黏合劑，移動的顆粒可以優先黏合於壓印30和壓印黏合劑層13。
參考第10B圖，在本發明再一實施例中，未對齊的晶片載置器可以藉著利用壓印30在未對齊的晶片載置器20A上施加向下壓力、黏合未對齊的晶片載置器20A於壓印30上的壓印黏合劑層13、以及一起去除壓印30和未對齊的晶片載置器20A來去除。非黏合晶片載置器位置24進而可以接受第二晶片載置器20。額外黏合劑可以在放置第二晶片載置器20之前設置在基板10上，如下面所述並參考第6圖和第7圖。
根據本發明再一實施例，上述顆粒去除的方法可以合併使用。尤其，其有益於在移動、消融、或吸取污染的顆粒之後沉積額外黏合劑液滴以形成局部附加黏合劑層14。再者，當基板10上的黏合劑層12不均勻而且黏合材料不存在於特定的非黏合晶片載置器位置24的情況中，額外黏合材料的局部添加可以允許第二晶片載置器20黏合。還可以在非黏合晶片載置器位置24內的黏合劑層12上再沉積蒸發、消融的有機材料，使黏合劑層12無效。使用具有更強黏合塗層的壓印30可使黏合劑層12從基板10去除為可能。再一次，附加黏合材料的局部添加可以允許第二晶片載置器20黏合。
從而，先前技術中由於各種顆粒污染物或黏合劑層12中的非均勻性導致的晶片載置器黏合問題可以利用所述的一個或多個方法解決，藉以提高了應用晶片載置器的基板的良率。
本發明的方法可以使用成像裝置和分析軟體一同實施，該成像裝置和分析軟體用於偵測基板上晶片載置器的存在、缺漏或校準。例如數位相機可以拍攝基板、以及用於偵測基板上晶片載置器的存在、缺漏或校準以電腦為基的軟體圖像處理程式。這些分析的結果可以在機械上指導雷射消融裝置、微分液器、微氣體噴射器、吸取裝置和壓印的運作。
本發明可以用於構成顯示裝置，該顯示裝置具有在其上形成的像素陣列，像素由晶片載置器內設置的電路驅動，例如有機或無機發光二極體裝置。
如這裡所述的壓印過程在Matsumaru(參考上面)內已有描述。
如上所述，一旦基板完全填充操作晶片載置器，利用形成在基板上的線路，可以處理基板和晶片載置器電性互連晶片載置器。回應晶片載置器的有機電致發光結構(如，OLED)進而可以形成在基板上。線路用於驅動電路和操作裝置。
根據本發明的各種實施例，晶片載置器可以以各種方式構成，例如沿晶片載置器的長邊具有一列或兩列的連接墊。互連匯流排可以由各種材料形成並使用各種沉積方法沉積在裝置基板上。例如，互連匯流排可以為金屬，蒸發或濺射，例如鋁或鋁合金。或者，互連匯流排可以由固化導電墨水或金屬氧化物製成。在一具有成本優勢的實施例中，互連匯流排形成在單一層中。
本發明尤其有益於使用大裝置基板的多像素裝置實施例中，該大裝置基板如玻璃、塑膠、或箔，在裝置基板上具有以矩形佈局排列的複數個晶片載置器。每個晶片載置器可以根據晶片載置器內的電路控制形成在裝置基板上的複數個像素並回應控制信號。單獨的像素組或多個像素組可以位於併鋪的元件上，該元件可以裝配形成整個顯示器。
根據本發明實施例，晶片載置器在基板上提供分佈的像素控制元件。晶片載置器與裝置基板相比為相對小的積體電路並包括電路，該電路包括線路、連接墊、被動元件如電阻或電容、或主動元件如電晶體或二極體，形成在獨立基板上。晶片載置器與裝置基板分開製造然後應用於裝置基板。晶片載置器最好使用已知之製造半導體裝置的過程使用矽或絕緣體上矽(SOI)製造。每個晶片載置器在與裝置基板黏合之前進行分離。每個晶片載置器的結晶基底可以因而當作從裝置基板分離的基板並且在其上設置晶片載置器電路。複數個晶片載置器從而具有從裝置基板分離並彼此分離的複數個對應基板。尤其，獨立的基板可以從基板分離，該等基板上形成有像素，並且獨立的晶片載置器基板的面積加在一起小於裝置基板的面積。晶片載置器可以具有結晶基板，從而提供比例如薄膜非晶矽或多晶矽裝置中更高性能的主動組件。晶片載置器最好具有100um或以下的厚度，更好地20um或以下。這便於在晶片載置器上使用傳統旋轉塗佈技術形成黏合劑和平面化材料。根據本發明的一實施例，形成在結晶矽基板上的晶片載置器以幾何陣列形式排列並利用黏合劑或平面化材料與裝置基板黏合。晶片載置器的表面上的連接墊用於將每個晶片載置器連接至信號線、電源匯流排和列或行電極、從而驅動像素。晶片載置器可以控制至少四個像素。
由於晶片載置器形成在半導體基板內，晶片載置器的電路可以使用現行的光刻工具形成。利用這些工具，可以輕易地實現0.5微米或以下的特徵尺寸。例如，現行的半導體製造線可以獲得90nm或45nm的線寬並可以用於製作本發明的晶片載置器。但晶片載置器還需要連接墊用於在晶片載置器上提供與佈線層的電性連接，當裝配至顯示基板上的時候。連接墊必須基於顯示基板上所用的光刻工具的特徵尺寸(例如5um)和晶片載置器至佈線層的校準(例如+/-5um)來訂定大小。因此，連接墊，可以，例如，為15um寬並在墊之間具有5um的間距。這顯示出墊通常明顯大於形成在晶片載置器內的電晶體電路。
墊通常可以形成在電晶體上的晶片載置器上的金屬化層內。需要使晶片載置器具有盡可能小的表面面積，從而減低製造成本。
通過應用具有獨立基板(如，包含結晶矽)的晶片載置器，該基板具有的電路性能比直接在基板(如，非晶矽或多晶矽)上形成的電路更高，從而提供具有更高性能的裝置。由於結晶矽不僅僅具有更高的性能而且還具有更小的主動元件(如，電晶體)，電路尺寸大大地減少。有用的晶片載置器還可以使用微機電(MEMS)結構形成，例如，如Yoon、Lee、Yang和Jang於2008年3月4日在資訊顯示協會的技術論文摘要，第13頁“驅動AMOLED中MEM開關的新穎使用”中所描述的內容。
裝置基板可以包括玻璃和由蒸發或濺射金屬或金屬合金，如鋁或銀製成的佈線層，形成在平面層(如樹脂)上，利用現有技術中的光刻技術圖形化。晶片載置器可以使用積體電路工業中已知的傳統技術形成。
本發明參照其特定實施例做詳細描述。可以理解地是凡有在相同之發明精神下所作有關本發明之任何修飾或變更，皆仍應包括在本發明意圖保護之範疇。尤其，主體組合排列的組成部分及/或排列中可能出現的各種修飾或變更都應包括在本發明，圖式和意圖保護範圍之內。除此了組成部分及/或排列中的修飾和變更之外，可選形式同樣對於本領域的技術人員而言是顯而易見的。
10．．．基板
12．．．黏合劑層
13．．．壓印黏合劑層
14．．．局部附加黏合劑層
15．．．黏合劑液滴
20、20A、20B．．．晶片載置器
22．．．黏合晶片載置器位置
24．．．非黏合晶片載置器位置
30．．．壓印
40．．．微氣體噴射裝置
42．．．微吸取裝置
44．．．微分液器
45．．．供應器
50、50A、50B、50C、50D．．．顆粒
52．．．蒸汽
60．．．消融裝置
62．．．輻射
100、110、120、140、150、170．．．步驟
所附圖式其中設置關於本發明實施例的進一步理解並且結合與構成本說明書的一部份，說明本發明的實施例並且描述一同設置對於本發明實施例之原則的解釋。
圖式中：
第1圖為說明本發明實施例的流程圖；
第2A圖至第2C圖為根據本發明實施例中基板、黏合劑層和晶片載置器在裝配的各個階段的平面圖；
第3圖為根據本發明實施例中具有顆粒污染物的基板的剖面圖；
第4圖為根據本發明實施例中具有顆粒污染物和雷射消融裝置的基板的剖面圖；
第5圖為根據本發明實施例中具有顆粒污染物、微氣體噴射、雷射消融裝置和吸取裝置的基板的剖面圖；
第6圖為根據本發明實施例中具有埋藏顆粒污染物和微分液器的基板的剖面圖；
第7圖為根據本發明實施例中具有埋藏顆粒污染物和位於埋藏顆粒上的第二晶片載置器的基板的剖面圖；
第8圖為根據本發明實施例中具有埋藏顆粒污染物、未對齊的第一晶片載置器、和位於埋藏顆粒污染物和第一晶片載置器上的第二晶片載置器的基板的剖面圖；
第9圖為根據本發明實施例中具有顆粒污染物和壓印的基板的剖面圖；
第10A圖為根據本發明實施例中具有顆粒污染物和具有黏合劑塗佈的壓印的基板的剖面圖；以及
第10B圖為根據本發明實施例中具有在非黏合位置內之未對齊的晶片載置器和具有黏合劑塗佈之的壓印的基板的剖面圖。
由於層厚尺寸在微米以下的範圍內，所附圖式必然為示意的性質，說明橫向裝置尺寸的特徵可以在10微米至1米或以上的範圍內。因此，圖式的繪製目的是為了便於視覺化而不是為了尺寸精確。
100、110、120、140、150、170．．．步驟

Claims (18)

  1. 一種在基板上設置晶片載置器的方法，包括依序提供：設置一基板；在該基板上塗佈一黏合劑層；在分離的晶片載置器位置中放置複數個第一晶片載置器於該黏合劑層上，使該等第一晶片載置器黏合於該黏合劑層，其中該等第一晶片載置器的一個或多個沒有與該黏合劑層黏合，從而第一晶片載置器在黏合晶片載置器位置內與該黏合劑層黏合並且第一晶片載置器在非黏合晶片載置器位置內不被黏合；在該非黏合晶片載置器位置內局部處理該黏合劑層，以調節該非黏合位置內的該黏合劑層接受第二晶片載置器；在該調節過的非黏合晶片載置器位置內放置第二晶片載置器於該黏合劑層上，使第二晶片載置器黏合在非黏合位置內的黏合劑層上；以及固化該黏合劑。
  2. 如申請專利範圍第1項所述的方法，其中在該塗佈步驟中，顆粒污染了該非黏合晶片載置器位置內的該黏合劑層。
  3. 如申請專利範圍第1項所述的方法，其中該局部處理該黏合劑層的步驟包括使用一雷射光束曝光該非黏合晶片載置器位置內的該黏合劑層。
  4. 如申請專利範圍第3項所述的方法，其中該雷射光束蒸發污染了在該非黏合晶片載置器位置內的該黏合劑層的顆粒。
  5. 如申請專利範圍第1項所述的方法，其中該局部處理步驟包括在該非黏合晶片載置器位置內的該黏合劑層上沉積額外黏合劑。
  6. 如申請專利範圍第5項所述的方法，其中該額外黏合劑移動、重置或埋藏污染了該非黏合晶片載置器位置內的該黏合劑層的顆粒。
  7. 如申請專利範圍第5項所述的方法，其中該局部處理步驟包括利用該額外黏合劑平面化該非黏合晶片載置器位置內的該黏合劑層表面。
  8. 如申請專利範圍第5項所述的方法，其中一噴墨裝置或微分液裝置係用於沉積該額外黏合劑。
  9. 如申請專利範圍第3項所述的方法，包括局部沉積額外黏合劑於該非黏合晶片載置器位置內的該黏合劑層上。
  10. 如申請專利範圍第3項所述的方法，包括在該雷射光束曝光之前或之後使用一氣體微噴射。
  11. 如申請專利範圍第2項所述的方法，包括使用一氣體微噴射從該非黏合晶片載置器位置移動或去除該顆粒。
  12. 如申請專利範圍第2項所述的方法，包括使用氣體微吸取從該非黏合晶片載置器位置移動或去除該顆粒。
  13. 如申請專利範圍第3項所述的方法，包括使用一氣體微噴射或一微吸取從該非黏合晶片載置器位置移動或去除該顆粒。
  14. 如申請專利範圍第1項所述的方法，包括在該非黏合晶片載置器區域上施加一壓印。
  15. 如申請專利範圍第14項所述的方法，包括在該非黏合晶片載置器位置內的該黏合劑層上局部沉積額外黏合劑。
  16. 如申請專利範圍第14項所述的方法，其中在該塗佈步驟中，顆粒污染該非黏合晶片載置器位置內的該黏合劑層，並且其中施加該壓印至該非黏合晶片載置器區域迫使該顆粒至少部份地進入該基板上的該黏合劑層內。
  17. 如申請專利範圍第14項所述的方法，其中在該塗佈步驟中，顆粒污染該非黏合晶片載置器位置內的該黏合劑層，並進一步包括在該壓印上設置一壓印黏合劑層，該壓印施加於該非黏合晶片載置器區域，從而該顆粒黏合至該壓印黏合劑層。
  18. 如申請專利範圍第14項所述的方法，其中一個或多個晶片載置器在該基板上為非對齊的，並進一步包括在該壓印上設置一壓印黏合劑層，該壓印施加於該非對齊的晶片載置器從而使該非對齊的晶片載置器黏合至該壓印黏合劑層。
TW099120154A 2009-06-23 2010-06-21 安裝晶片載置器至基板的方法 TWI416638B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/489,486 US8425716B2 (en) 2009-06-23 2009-06-23 Applying chiplets to substrates

Publications (2)

Publication Number Publication Date
TW201104763A TW201104763A (en) 2011-02-01
TWI416638B true TWI416638B (zh) 2013-11-21

Family

ID=43127039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120154A TWI416638B (zh) 2009-06-23 2010-06-21 安裝晶片載置器至基板的方法

Country Status (7)

Country Link
US (1) US8425716B2 (zh)
EP (1) EP2446477A1 (zh)
JP (1) JP5662434B2 (zh)
KR (1) KR101695666B1 (zh)
CN (1) CN102804381B (zh)
TW (1) TWI416638B (zh)
WO (1) WO2011005445A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853790B2 (en) * 2011-04-05 2014-10-07 International Business Machines Corporation Semiconductor nanowire structure reusing suspension pads
JP6158468B2 (ja) * 2011-11-08 2017-07-05 富士電機株式会社 半導体装置の故障位置解析方法及び装置
US20150022754A1 (en) * 2013-07-19 2015-01-22 Google Inc. Configurations for tileable display apparatus with multiple pixel arrays
US10923023B1 (en) * 2016-01-26 2021-02-16 Apple Inc. Stacked hybrid micro LED pixel architecture
EP3471135A4 (en) * 2016-06-08 2019-05-01 Fuji Corporation CIRCUIT FORMING METHOD
WO2019084751A1 (zh) * 2017-10-31 2019-05-09 华为技术有限公司 显示组件及其制造方法、显示器以及终端设备
CN209402964U (zh) * 2018-11-14 2019-09-17 惠科股份有限公司 转印装置
CN109334028A (zh) * 2018-11-28 2019-02-15 常州工程职业技术学院 一种微流控芯片贴片结构及贴片工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060134799A1 (en) * 2004-12-22 2006-06-22 Eastman Kodak Company Thermally controlled fluidic self-assembly
US20060220989A1 (en) * 2005-04-04 2006-10-05 Hillis W D Method of assembling displays on substrates

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
JP3397549B2 (ja) * 1995-11-21 2003-04-14 株式会社東芝 液晶表示装置
US5844200A (en) * 1996-05-16 1998-12-01 Sendex Medical, Inc. Method for drilling subminiature through holes in a sensor substrate with a laser
US6407385B1 (en) * 1998-12-18 2002-06-18 Nikon Corporation Methods and apparatus for removing particulate foreign matter from the surface of a sample
US6862490B1 (en) * 1999-05-24 2005-03-01 Potomac Photonics, Inc. DLL circuit taking acount of external load
JP4653867B2 (ja) * 1999-06-30 2011-03-16 エーユー オプトロニクス コーポレイション 電子部品の欠陥修復方法
JP3458953B2 (ja) * 2000-07-27 2003-10-20 洋太郎 畑村 マイクロチップのアライメント装置及びアライメント方法
US6794221B2 (en) 2000-11-29 2004-09-21 Hrl Laboratories, Llc Method of placing elements into receptors in a substrate
JP3959988B2 (ja) * 2001-06-27 2007-08-15 ソニー株式会社 素子の転写方法
JP2003029656A (ja) * 2001-07-13 2003-01-31 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP3474187B1 (ja) * 2002-11-19 2003-12-08 英樹 松村 画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置
AU2003284410A1 (en) * 2002-11-19 2004-06-15 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control element mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
CN100365673C (zh) * 2002-11-19 2008-01-30 株式会社石川制作所 像素控制元件选择转印后的布线形成方法
US7243421B2 (en) * 2003-10-29 2007-07-17 Conductive Inkjet Technology Limited Electrical connection of components
US20070079571A1 (en) * 2005-10-07 2007-04-12 Schatz Kenneth D Methods and apparatuses relating to block receptor configurations and block assembly processes
US20070158804A1 (en) * 2006-01-10 2007-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and RFID tag
US20080313894A1 (en) * 2007-06-21 2008-12-25 General Electric Company Method for making an interconnect structure and low-temperature interconnect component recovery process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060134799A1 (en) * 2004-12-22 2006-06-22 Eastman Kodak Company Thermally controlled fluidic self-assembly
US20060220989A1 (en) * 2005-04-04 2006-10-05 Hillis W D Method of assembling displays on substrates

Also Published As

Publication number Publication date
CN102804381A (zh) 2012-11-28
WO2011005445A1 (en) 2011-01-13
EP2446477A1 (en) 2012-05-02
CN102804381B (zh) 2015-05-13
JP2012531746A (ja) 2012-12-10
US20100319847A1 (en) 2010-12-23
US8425716B2 (en) 2013-04-23
TW201104763A (en) 2011-02-01
JP5662434B2 (ja) 2015-01-28
KR20120108918A (ko) 2012-10-05
KR101695666B1 (ko) 2017-01-12

Similar Documents

Publication Publication Date Title
TWI416638B (zh) 安裝晶片載置器至基板的方法
US10418331B2 (en) Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US7585703B2 (en) Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
Bower et al. Active-matrix OLED display backplanes using transfer-printed microscale integrated circuits
US7282385B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
US20170250167A1 (en) Efficiently micro-transfer printing micro-scale devices onto large-format substrates
US11387153B2 (en) Pressure-activated electrical interconnection with additive repair
CN111684576A (zh) 具有嵌入式像素驱动器芯片的显示器
US20050243229A1 (en) Active matrix substrate with height control member
JP5150768B2 (ja) チップレット及び適応可能な相互接続を有するデバイス
JP3474187B1 (ja) 画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置
JP3617522B2 (ja) 平面ディスプレイ基板
US6310299B1 (en) Glass connector and fabricating method thereof
JP2005266616A (ja) 光学的表示装置及びその製造方法
JP2003248436A (ja) 大画面平面ディスプレイ装置並びにその製造方法及び製造装置
JP2005003866A (ja) 画素制御素子形成基板の製造方法
JP3719909B2 (ja) 部品の製造方法
US20190378749A1 (en) Micro-vacuum module for semiconductor device transfer and method for transferring semiconductor device using the micro-vacuum module
JP3492679B1 (ja) 平面ディスプレイ基板の製造方法
KR20240051775A (ko) 마이크로 led 표시장치 및 이의 제조 방법