JP5150768B2 - チップレット及び適応可能な相互接続を有するデバイス - Google Patents

Description

本発明は、独立した制御素子が分散配置された基板を有するディスプレイデバイスに関し、詳細には、適応可能な相互接続を有する独立した制御素子が分散配置されたディスプレイデバイスに関する。

フラットパネルディスプレイデバイスは、コンピューティングデバイスと共に、そしてポータブルデバイスにおいて、さらにはテレビのような娯楽デバイスのために広く用いられている。そのようなディスプレイは通常、基板上に分散配置される複数のピクセルを用いて画像を表示する。各ピクセルは、各画像素子を表示するために、通常赤色光、緑色光、及び青色光を放射する、一般的にサブピクセルと呼ばれるいくつかの異なる色の発光素子を組み込んでいる。種々のフラットパネルディスプレイ技術、たとえば、プラズマディスプレイ、液晶ディスプレイ、及び発光ダイオードディスプレイが知られている。

発光素子を形成する発光材料の薄膜を組み込んだ発光ダイオード（ＬＥＤ）は、フラットパネルディスプレイデバイスにおいて数多くの利点を有し、光学システムにおいて有用である。タン（Tang）他に対して２００２年５月７日に発行された米国特許第６，３８４，５２９号は、有機ＬＥＤ（ＯＬＥＤ）発光素子のアレイを含む有機ＬＥＤカラーディスプレイを示している。代替的には、無機材料を用いることができ、無機材料は多結晶半導体マトリックス内に燐光性結晶又は量子ドットを含むことができる。有機材料又は無機材料の他の薄膜を用いて、発光薄膜材料への電荷の注入、輸送、又は遮断を制御することもでき、そのような薄膜が当該技術分野において知られている。それらの材料は基板上において電極間に配置され、封入カバー層又はプレートを備える。発光材料の中に電流が流れるときに、ピクセルから光が放射される。放射される光の周波数は、用いられる材料の特性に依存する。そのようなディスプレイでは、基板を通じて（ボトムエミッター）、又は封入カバーを通じて（トップエミッター）、又はその両方を通じて光を放射することができる。

ＬＥＤデバイスは、パターニングされた発光層を含むことができ、材料の中に電流が流れるときに異なる色の光を放射するために、そのパターンにおいて異なる材料が用いられる。代替的には、「効率が改善した積層ＯＬＥＤ（Stacked OLED Display Having Improved Efficiency）」と題するコック（Cok）による米国特許第６，９８７，３５５号において教示されるように、フルカラーディスプレイを形成するために、カラーフィルターと共に単一の発光層、たとえば、白色発光体を用いることができる。たとえば、「パワー効率が改善したカラーＯＬＥＤディスプレイ（Color OLED Display With Improved Power Efficiency）」と題するコック他による米国特許第６，９１９，６８１号において教示されるように、カラーフィルターを含まない白色サブピクセルを用いることも知られている。デバイスの効率を改善するために、赤色、緑色、及び青色のカラーフィルター及びサブピクセルと、フィルターを備えない白色サブピクセルとを含む４色ピクセルと共に、パターニングされない白色発光体を利用する設計が提案されている（ミラー（Miller）他に対して２００７年６月１２日に発行された米国特許第７，２３０，５９４号を参照されたい）。

フラットパネルディスプレイデバイス内のピクセルを制御するための２つの異なる方法、すなわち、アクティブマトリックス制御及びパッシブマトリックス制御が一般的に知られている。アクティブマトリックスデバイスでは、制御素子がフラットパネル基板上に分散配置される。通常、各サブピクセルは１つの制御素子によって制御され、各制御素子は少なくとも１つのトランジスタを含む。たとえば、簡単なアクティブマトリックス有機発光（ＯＬＥＤ）ディスプレイでは、各制御素子は２つのトランジスタ（選択トランジスタ及びパワートランジスタ）と、サブピクセルの明度を指定する電荷を格納するための１つのキャパシタとを含む。各発光素子は通常、独立した制御電極及び共通電極を用いる。アクティブマトリックス素子は必ずしもディスプレイには限定されず、空間的な分散制御を必要とする他の用途においても、基板上に分散配置して利用することができる。

アクティブマトリックス制御素子を形成する１つの一般的な従来技術の方法は通常、シリコン等の半導体材料の薄膜をガラス基板上に堆積させ、次いでフォトリソグラフィ工程を通じて半導体材料をトランジスタ及びキャパシタに形成する。薄膜シリコンは、アモルファス又は多結晶のいずれかとすることができる。アモルファスシリコン又は多結晶シリコンから作製される薄膜トランジスタ（ＴＦＴ）は、結晶シリコンウェハーにおいて作製される従来のトランジスタと比較して相対的に大きく、かつ性能が低い。さらに、そのような薄膜デバイスは通常、ガラス基板全体にわたって局所的な又は広域の不均一性を示し、結果として、そのような材料を用いるディスプレイの電気性能及び外観に不均一性が生じる。製造工程及び材料処理において改善は成されるが、製造工程には費用がかかり、薄膜デバイス性能は依然として結晶シリコンデバイスの性能よりも低い。

松村（Matsumura）他は、米国特許出願公開第２００６／００５５８６４号において、ＬＣＤディスプレイの駆動に用いられる結晶シリコン基板の１つの従来技術について説明している。その公開広報は、第１の半導体基板から作製されるピクセル制御デバイスを第２の平坦なディスプレイ基板上に選択的に移送し、固定するための方法を記述している。ピクセル制御デバイス内の配線相互接続、並びにバス及び制御電極からピクセル制御デバイスへの接続が示されている。

半導体デバイスをディスプレイデバイス上に取り付けるときに、予め存在するパターンに対する位置合わせ（ｘ／ｙ位置合わせ）及び回転スキュー（θ位置合わせ）に関して、著しい位置の変動が生じる可能性があることが観察されている。ディスプレイ基板は通常、表面積に関して初期の半導体基板よりもはるかに大きいので、最終的なディスプレイのサイズ内にアレイを実装するために、数回のステップ又は動作において、移送が行なわれなければならない。したがって、従来のフォトリソグラフィ技法を用いてチップレットの大きなアレイを相互接続することは、小さな接続パッドを有するチップレットの場合に特に問題となる可能性があり、結果として、デバイス歩留まりが所望の値より低くなる可能性がある。

それゆえ、大きな基板においてチップレットを相互接続するための改善された方法が必要とされている。

この必要性は、本発明の一実施の形態において、アクティブマトリックスデバイスであって、
その上に形成された複数のピクセルを含むデバイス基板であって、各ピクセルは別々の制御電極を有する、デバイス基板と、
ｂ）前記デバイス基板上の異なる場所に配置される少なくとも第１及び第２の対応するチップレットを有する複数のチップレットと、
ｃ）前記デバイス基板上に形成される複数のワイヤであって、各ワイヤは接続パッド及び異なるピクセル制御電極に接続される、複数のワイヤと、
を備え、
ｄ）前記第１のチップレットのための接続パッドを接続する前記複数のワイヤのうちの少なくとも１つのワイヤの形状は、前記第２のチップレットのための対応する接続パッドを接続する前記複数のワイヤのうちの少なくとも１つのワイヤの形状とは異なる、アクティブマトリックスデバイス、によって満たされる。

本発明は、対応する接続パッドを有する対応する第１及び第２のチップレットに異なる形状のワイヤを提供することによって、正確な接続を容易にし、欠陥を低減し、歩留まりを改善するという利点を有する。

本発明の一実施形態によるチップレットを有する基板の一部の部分平面図である。 本発明の一実施形態によるチップレットを有する基板の一部の断面図である。 本発明の一実施形態による適切に配向されたチップレットを有する基板の一部の詳細な部分平面図である。 本発明の一実施形態による不適切に配向されたチップレット及び適応した相互接続を有する基板の一部の詳細な部分平面図である。 本発明の代替的な実施形態による不適切に配向されたチップレット及び適応した相互接続を有する基板の一部の詳細な部分平面図である。 本発明の代替的な実施形態による不適切に配向されたチップレット及び代替的な適応した相互接続を有する基板の一部の詳細な部分平面図である。 本発明の一実施形態によるチップレットを有する基板の一部の大規模な部分平面図である。 本発明の一実施形態による方法を示す流れ図である。 本発明の一実施形態によるパターニングされた導体の形成を示す流れ図である。 本発明の別の実施形態によるパターニングされた導体の形成を示す流れ図である。 本発明の一実施形態によるワイヤの２つの部分の形成を示す流れ図である。 適切に配向されたチップレット、及び接続パッドに接続される制御ワイヤを有する基板の一部の詳細な部分平面図である。 本発明の代替的な実施形態による不適切に配向されたチップレット、及び適応した相互接続を有する制御ワイヤを有する基板の一部の詳細な部分平面図である。

一実施形態では、本発明は、その上に形成される複数のピクセルを有するデバイス基板を含むアクティブマトリックスデバイスを含み、各ピクセルは別々の制御電極を有する。少なくとも第１及び第２の対応するチップレットを有する複数のチップレットが、デバイス基板上の異なる場所に配置される。第１及び第２のチップレットは通常、長方形であり、デバイス基板に対して異なる配向を有する場合がある。デバイス基板上に複数のワイヤが形成され、各ワイヤは異なる接続パッド及び異なるピクセル制御電極に接続される。接続パッドはチップレット上に配置され、各チップレットは少なくとも１つの接続パッドを有する。チップレット上の各接続パッドは、そのチップレット上で特有の場所を有する。各チップレット上における、そのチップレットに対する各接続パッドの場所は、チップレット毎に同じであり、第１のチップレット上の各接続パッドは、第２の対応するチップレット上の同様の対応する場所において対応する接続パッドを有するようになる。それゆえ、２つの異なるチップレット上の２つの接続パッドは、そのチップレット上の各接続パッドの場所がそのチップレットに対して同じであるときに対応する。第１のチップレットのための接続パッドを接続するワイヤのうちの少なくとも１つのワイヤの形状は、第２の対応するチップレット上の対応する接続パッドを接続するためのワイヤのうちの少なくとも１つのワイヤの形状とは異なる。本明細書において用いられるときに、ピクセルは、単一の発光素子である。たとえば、多色デバイスは、赤色、緑色及び青色光を放射するために３つの異なるピクセルを有することができる。チップレットは、デバイス基板とは別の、かつ独立した基板を有し、チップレット基板はデバイス基板とは別に形成され、後にデバイス基板上に配置される。

図１Ａの部分平面図及び図１Ｂの断面図を参照すると、本発明の一実施形態によれば、マルチピクセルデバイスがデバイス基板１０と、デバイス基板１０上に形成された複数のピクセル２０、３０とを備えており、各ピクセル２０、３０は制御電極２２、３２を含む。複数のピクセル２０、３０のうちの１つ又は複数を制御するための複数のチップレット４０、５０が、デバイス基板１０上に配置され、各チップレット４０、５０は、回路部４１と、１つ又は複数の接続パッド４２、５２と、デバイス基板１０から独立しているチップレット基板４４、５４とを備え、各チップレット４０、５０は、特有の所定の場所及び配向を有する。接続パッド４２は、チップレット５０上で接続パッド５２が有するのと同じ場所をチップレット４０上で有するので、接続パッド４２、５２は対応する。チップレット５０のうちの少なくとも１つは、そのチップレットのための所定の場所及び配向とは異なる場所又は配向を有し、かつ複数のチップレットのうちの少なくとも１つの他の対応するチップレット４０の場所又は配向とは相対的に異なる場所又は配向を有する。デバイス基板１０上に複数のワイヤ２４、３４が形成され、各ワイヤ２４、３４は１つ又は複数の接続パッド４２、５２のうちの１つをピクセル２０、３０のアレイのうちの一方のピクセルの異なる制御電極２２、３２に電気的に接続する。接続パッド４２を接続する複数のワイヤのうちの少なくとも１つのワイヤ２４は、デバイス基板１０上で、対応する接続パッド５２を接続する複数のワイヤのうちの別のワイヤ３４の経路の形状とは異なる形状を有する経路に従う。ピクセル画定層４３を用いて、隣接するワイヤ間の短絡を防ぐことができる。信号及びバス線６０は、チップレット４０、５０に外部制御デバイス（図示せず）を接続して、チップレット及びピクセル２０、３０を制御する。本明細書において教示されるように、チップレットの相対的な場所又は配向は、チップレットの所定の場所に対する、そのチップレットの場所又は配向である。各チップレットの所定の場所は特有であり、ピクセルのデバイス基板に対する配向は特有とすることができるが、相対的な場所又は配向は、チップレットの実際の場所又は配向と、望ましい所定の場所及び配向との間の差である。

デバイス基板上のチップレットの所定の場所及び配向は、チップレットの所望の場所及び配向である。しかしながら、本発明によれば、製造公差及び工程誤差のために、少なくとも１つのチップレットは、別のチップレットとは異なるように不正確に配置又は配向される。完全に管理された製造工程では、チップレットは厳密、かつ正確に配置され、制御電極及び接続パッドを相互接続するワイヤは、予め形成されたマスクを利用して既知のフォトリソグラフィ工程を通して形成することができる。十分に管理されていない製造工程では、全てのチップレットが同じように位置合わせ不良となり（たとえば、全てのチップレットが同じ量だけ場所をシフトするか、又は同じ量だけ回転する）、予め形成されたマスクを位置合わせして、チップレット位置を補正することができる。しかしながら、本発明によれば、チップレットのうちの少なくとも１つが、他のチップレットとは異なるように位置合わせ不良となる。それゆえ、制御電極と、異なるように位置合わせ不良を生じるチップレットに関連付けられる接続パッドとを正確に接続するのに予め形成されたマスクを用いることはできず、異なるように位置合わせ不良を生じるチップレットの場所に対して相互接続を適応させなければならない。それゆえ、本発明は、デバイス基板上に形成される、チップレットを基にするマルチピクセルデバイスのための歩留まりを改善するという利点がある。

本発明の実施形態は、最初にデバイス基板１０と、所望の回路部及び接続パッド４２、５２を有する複数のチップレット４０、５０とを設けることによって構成することができる。デバイス基板１０には接着剤を塗布することができ、チップレット４０、５０は、たとえば、機械的なピック・アンド・プレース装置によって、又は同時係属の同じ譲受人に譲渡される米国特許出願公開第１２／１９１，４７８号及び同第１２／１９１、４６２号において教示される方法によって、デバイス基板１０上の接着剤上に配置することができ、それらの特許文書は参照によりその全体が本明細書に含まれる。しかしながら、チップレット４０、５０の配置精度は不完全であり、結果として、チップレット５０の場所及び配向は、所定の場所及び配向に対して厳密に望み通りにはならなくなる。本発明の一実施形態では、チップレット４０、５０及びピクセル２０、３０は、デバイス基板１０上の一連の所定の場所内に望み通りに配置される。一般的に、一連の場所は、デバイス基板１０の範囲にわたって、２次元の各次元において規則的になるであろう。しかしながら、本発明のいくつかの実施形態では、一連の場所は不規則である。

チップレット４０、５０がデバイス基板１０上に配置されると、場所及び配向にかかわらず、その後、市販の樹脂（たとえば、ベンゾシクロブテン）を用いて、デバイス基板１０を平坦化して平坦化層１２を形成して、チップレット４０、５０をさらに保護すると共に、ピクセルを構成することができる表面を形成することができる。平坦化層上には感光性樹脂を塗布することができる。しかしながら、本発明によれば、チップレット５０のうちの１つの回転又は場所は望み通りではないので、チップレット５０及び接続パッド５２の厳密な場所はわからない。本発明の種々の実施形態によれば、チップレット４０、５０の場所は、たとえば、デバイス基板１０の画像を捕捉する撮像センサーを用いて、かつ接続パッド４２、５２の場所を抽出する画像処理ソフトウエアを用いて、自動的に特定される。その後、たとえば、プリント回路基板又は集積回路自動レイアウトのために用いられるのと同じような経路指定ソフトウエアを用いて、制御電極２２、３２からそれぞれ接続パッド４２、５２までのワイヤ毎に適合する経路を見つけることができる。本発明の代替の実施形態では、所定の形状を有する所定の１組の経路を与えることができ、電気的に接続されることになる制御電極に対する接続パッドの場所に応じて、１組の経路のうちの１つの経路を選択することができる。この実施形態は、１組の有用な経路を予め計算することによって、演算時間を短縮する。

全てのチップレットが望み通りに配置され、かつ望み通りの方向に配向される場合には、異なる場所及び配向を有するチップレットは存在しないので、標準的なフォトリソグラフィマスキング工程を用いて、配線層内にワイヤを形成し、制御電極を接続パッドに接続することができる。しかしながら、本発明によれば、少なくとも１つのチップレットは異なる場所及び配向を有し、対応するチップレット接続パッドを対応する制御電極に接続するために、経路形状を見つけなければならない。それゆえ、チップレットが望ましい所定の場所及び配向に対して異なる相対的な場所又は配向を有し、そのチップレットのための接続パッドが、そのチップレットに対して、別の対応する接続パッドが異なる場所又は配向を有する別のチップレットに対するのと同じ位置にある場合に、接続パッドを制御電極に電気的に接続するワイヤは、他の対応する接続パッドを他の制御電極に電気的に接続する他のワイヤが従う別の経路の形状とは異なる形状を有する経路に従うことになる。

各制御電極を各接続パッドに接続するワイヤ毎に経路が決定されると、レーザーを用いて、たとえば、アブレーションによって、又はチップレット毎の各接続パッドがバイア１６を通して露出するように感光性樹脂を用いることによって、バイア（開口部）１６を形成することができる。その後、平坦化層及び接続パッド及び塗布された後続の感光性樹脂上に金属層を堆積することができる。その後、パッド及び制御電極の決定された場所を用いて、樹脂コーティングを露光することができる。再び、レーザー露光を用いることができる。代替的には、レーザーと共に、マスク露光を用いて、感光性樹脂を露光することができる。有用なレーザーは、光学機械アドレッシングシステムを備えるシングルスポットレーザー、又は、たとえば、２〜１０μｍ径のスポットサイズを有するダイオードレーザーを組み込むマルチチャネルヘッドを備えるレーザー、又は米国特許第６，９９５，０３５号において開示されるようなレーザーを含む。次のエッチングステップは、金属層をパターニングすることができ、残りの感光性樹脂は剥離される。代替的な方法では、基板上の所望の経路内に（たとえば、インクジェットデバイスによって）導電性インクを堆積し、その後、硬化させることができる。制御電極２４Ａ、２４Ｂ及びピクセル、たとえば、発光層２６及び共通電極２８を有するＯＬＥＤピクセルを形成する後続のステップは当該技術分野において知られている。制御電極２２は通常、制御電極２２及びピクセル２０がデバイス基板１０上に共通の範囲を有するようにピクセル２０のエリアを画定することに留意されたい。

制御電極の場所はチップレットの配向には依存しないので、ワイヤが従う経路は、図２Ａに示されるように、制御電極に電気的に接続される電極部と、接続パッドに、並びに第１及び第２の電極部にそれぞれ電気的に接続されるパッド部に分割することができる。図２Ｂを参照すると、本発明の一実施形態では、電極部７０及びパッド部７２の両方を含む全経路は、一意に決定することができる。図３Ａ及び図３Ｂに示される代替の実施形態では、電極部７０は同様の経路形状を有し、パッド部７２は異なる経路形状を有する。図２Ｂ、図３Ａ及び図３Ｂにおいて、望ましい所定の場所のための経路は破線で示されており、適応した経路は異なる表示で示される。この実施形態では、標準的なマスクを用いて、電極部７０を露光することができ、一方、パッド部７２は一意に特定し、たとえば、レーザーによって露光することができる。縫い合わせの場所７４は、パッド部７２及び電極部７０が接続する場所を指示する。特有のレーザー露光部の長さが短縮され、標準的なマスク部を一度の露光で露光することができ、それにより全露光時間が短縮されるので、作業をそのように分割することによって、スループットを改善することができる。図３Ｂを参照すると、さらなる工程では、ワイヤ経路（パッド及び電極部を含む）の形状は直線構成になるように制約を加えることができる。デジタルｘ、ｙ制御ハードウエア下のレーザー露光システムは、直線で構成された線又は露光経路をトレースする際に、より良好である傾向があるという点で、この制約は役に立つ可能性がある。さらに、直線構成の幾何学的な経路指定の制約又は１組の所定の経路指定オプションと共に、縫い合わせの場所７４において接合される、不変の電極部７０と、適応可能なパッド部７２とを用いることによって、レーザー露光システムがデバイス基板上に経路を書き込むのに応じて、経路及び形状をリアルタイムに決定することができる。簡単な３パラメーター関数（２次元システムにおける３自由度に対応する）を用いて、局所的な配線パターンを独立して、かつ迅速に計算することができ、従来の経路指定ソフトウエアを用いるネットリストからの計算よりも優れている。こうして、検査及びパターニングをリアルタイムに組み合わせることができ、結果として製造コストも削減される。

図４を参照すると、本発明の有用な実施形態では、マルチピクセルデバイスは、複数の接続パッドを有するチップレットのアレイ、たとえば、規則的な長方形のアレイと、ピクセルのアレイとを備えることができ、各チップレットの各接続パッドは１つのワイヤによってピクセルの制御電極に接続される。上記で言及されたように、チップレットの中心はアレイに位置合わせされることが望ましいが、種々の実施形態によれば、デバイス基板に対する少なくとも２つのチップレットの配向又は場所は異なる。配向又は場所がそのように異なるのは、チップレットをアレイに対して不正確に配置する（それよって、アレイの１つ又は複数のチップレットの中心がアレイに位置合わせされなくなる）ことによって、又はチップレットを不正確に回転させることによって、チップレットをアレイに対して誤って配置することから生じる可能性がある。図４に示されるように、チップレット５０上の接続パッド（たとえば、５２）に接続されるワイヤのうちのいくつか（たとえば、３４）は、チップレット４０上の接続パッド（たとえば、４２）に接続されるワイヤ（たとえば、２４）とは異なる形状を有する。

アクティブマトリックスデバイスの代替の実施形態では、デバイス基板は、その上に形成される１つ又は複数の制御ワイヤを有する。デバイス基板上に複数のピクセルが形成され、各ピクセルは制御電極を含む。複数のピクセルのうちの１つ又は複数を制御するための複数のチップレットがデバイス基板上に配置され、各チップレットは、回路及び複数の接続パッドを含む、デバイス基板から独立している基板を有し、各チップレットは、デバイス基板上で所定の場所及び配向を有する。第２のチップレットに対応する第１のチップレットは、第１のチップレットの所定の場所及び配向とは異なる場所及び配向を有する。デバイス基板上に複数のワイヤが形成され、各ワイヤは、第１及び第２のチップレットのための接続パッドのうちの１つと、ピクセルの異なる制御電極又は制御線とを電気的に接続し、第１のチップレットのためのワイヤのうちの少なくとも１つの形状は、第２のチップレットのためのワイヤのうちの少なくとも１つの形状とは異なる。上記で言及されたように、本発明は、駆動チップレットが基板上で誤って配置されるときに、接続パッドをピクセル制御電極に接続するのに有用である。また、本発明は、制御又は電力信号を搬送する制御ワイヤ（限定はしないが、電力、グランド、データ及び選択ワイヤを含む）をチップレット接続パッドに接続するのにも有用である。それゆえ、制御ワイヤを接続パッドに接続する経路の形状も、その場所又は配向が所定の場所又は配向とは異なるチップレットを補償するように適応させることができる。図８Ａは、ワイヤのパッド部６１を用いて、適切に配置されたチップレット４４及び接続パッド４２に接続される制御ワイヤ６０Ａを示す。対照的に、図８Ｂは、図８Ａにおいて示される形状とは異なる形状を有するパッド部６１を用いることによって、不適切に配置される対応するチップレット５４、及び接続パッド４２に対応する接続パッド５２に接続される制御ワイヤ６０Ａを示す。

本発明の種々の実施形態によれば、チップレットは、種々の方法において構成することができ、たとえば、チップレットの長さに沿って１列の接続パッドを有することができる。代替的には、図１Ａ、図１Ｂ及び図４に示されるように、チップレットは、２列の接続パッドを有することができる。相互接続ワイヤは、種々の材料から形成することができ、デバイス基板上に堆積するために種々の方法を用いることができる。たとえば、相互接続ワイヤは、蒸着又はスパッタリングされる金属、たとえば、アルミニウム又はアルミニウム合金とすることができる。代替的には、相互接続ワイヤは、硬化した導電性インク又は金属酸化物から形成することができる。コストに関して有利な１つの実施形態では、相互接続ワイヤは単層で形成される。

本発明は、大きなデバイス基板、たとえば、ガラス、プラスチック又はフォイルを利用し、デバイス基板上に複数のチップレットが規則的なアレイとして配置される、マルチピクセルデバイスの実施形態の場合に特に有用である。各チップレットは、チップレット内の回路に従って、かつ制御信号に応答して、デバイス基板上に形成される１つ又は複数のピクセルを制御することができる。ピクセルは、たとえば、ディスプレイデバイス内の発光素子、センサー内の感光素子、又はそのような発光素子若しくは感光素子の組み合わせとすることができる。

図５を参照すると、本発明の方法の一実施形態によれば、デバイス基板を配設し（１００）、デバイス基板上に複数のピクセルのうちの１つ又は複数を制御するための複数のチップレットを配置すること（１１０）によってマルチピクセルデバイスを形成することができ、各チップレットは回路、１つ又は複数の接続パッド、及びデバイス基板から独立しているチップレット基板を備え、各チップレットは所定の場所及び配向を有し、チップレットのうちの少なくとも１つは、そのチップレットのための所定の場所及び配向とは異なり、かつ複数のチップレットのうちの少なくとも１つの他のチップレットの場所又は配向とは相対的に異なる場所又は配向を有する。チップレットは、配置されると、たとえば、デジタルカメラ及び画像解析ソフトウエアを利用することによって検査される（１１２）。チップレットのうちのいずれかが誤って配置される場合には、必要に応じて、代替の形状を成す経路が生成され（１１４）、動的に計算される適応した経路を形成する。その後、デバイス基板上に複数のワイヤが形成され（１２０）、各ワイヤは、１つ又は複数の接続パッドのうちの１つをピクセルのアレイのうちの１つのピクセルの異なる制御電極に電気的に接続し、複数のワイヤのうちの少なくとも１つは、デバイス基板上で、複数のワイヤのうちの別のワイヤの経路形状とは異なる経路形状に従い、デバイス基板上に複数のピクセルを形成し（１３０）、各ピクセルは制御電極を含む。

本発明の方法は、デバイス基板上にバス及び信号ワイヤを形成して、チップレットを外部コントローラーに電気的に接続することをさらに含むことができる。共通のステップにおいて、共通の層内に複数のワイヤ並びにバス及び信号ワイヤを形成することができる。本発明のさらなる実施形態では、複数のワイヤのそれぞれは、電極部及びパッド部を含むことができ、少なくとも２つのワイヤの電極部は、共通のステップ１２２において形成することができ、２つのワイヤのパッド部は別のステップ１２４において形成することができる（図７）。本発明の種々の実施形態において、動的に制御可能なデバイスを用いて、ワイヤ、信号線、又はバスを、そして特にパッド部を形成することができる。そのような動的に制御可能なデバイスは、たとえば、レーザー露光デバイス又はインクジェット堆積デバイスとすることができる。

種々の実施形態において、接続パッドの画像及び制御電極の画像を形成することができ、接続パッド及び制御電極の相対的な位置及び相対的な配向の画像が解析され、接続パッドのそれぞれを制御電極のうちの異なる制御電極に接続する経路が決定される。その後、動的に制御可能なデバイスを用いて、決定された経路上に導電性ワイヤを形成することができる。本明細書において意図されるように、動的に制御可能なデバイスは、チップレットがデバイス基板上に配置された後に、チップレットの決定された場所に応じて、デバイス基板上にパターニングされたワイヤを形成するように制御することができるデバイスである。たとえば、図６Ａを参照すると、インクジェット堆積デバイスを用いて、接続パッドのうちの少なくとも１つを制御電極のうちの少なくとも１つに接続する経路内に導体を塗布し（２００）、硬化させる（２１０）ことができる。塗布するステップを、ワイヤ経路に対応するパターン内で行なうことができるか、又は硬化させるステップを、ワイヤに対応するパターン内で行なうことができ、たとえば、洗浄することによって、未硬化の導体材料を除去することができる。代替的には、図６Ｂを参照すると、デバイス基板上に導電層（たとえば、金属）を塗布することができる（３００）。導電層上に感光性材料を塗布し（３１０）、パターン状に露光する（３２０）。未硬化の樹脂を除去し（３３０）、導電層をエッチングして（３４０）、接続パッドのうちの少なくとも１つを制御電極のうちの少なくとも１つに接続する経路を形成することができる。

本発明の方法が、基板上に接続パッド及び制御電極を形成し、接続パッド及び制御電極を撮像し、その画像を解析して、接続パッド及び制御電極を接続する経路を決定することによって実証された。その後、基板は金属層及び感光性樹脂を塗布された。感光性樹脂を、決定された経路に従ってレーザーで露光し、感光性樹脂をパターン状に硬化させ、その後、感光性樹脂を現像して、金属層をパターン状に露出させた。露光周波数は、種々の有用な電磁周波数、たとえば、赤外線、紫外線又は可視光のいずれかとすることができる。その後、後続のエッチングステップによって金属層をパターニングして、接続パッド及び制御電極を接続するワイヤを形成した。

本明細書において用いられるときに、ピクセルは、基板上の任意の発光素子又は光応答素子である。たとえば、本発明の一実施形態では、任意の色の光を放射し、基板上に形成される単一の有機又は無機発光ダイオード素子が、本明細書において意図されるようなピクセルである。用語「ピクセル」、「サブピクセル」、「発光素子」又は「光応答素子」は全て、本明細書において用いられるようなピクセルを指している。そのような発光ピクセルのアレイは、ディスプレイにおいて見ることができる。本発明の代替の実施形態では、光応答素子、たとえば、感光ダイオード又は感光トランジスタをピクセルとすることができる。そのような感光ピクセルのアレイは、イメージセンサー又は太陽電池において見ることができる。ピクセルは通常、発光又は光応答材料のいずれかの側に形成される一対の電極を備える。いくつかの実施形態（たとえば、ディスプレイ）では、一方の電極は電気的に共通に接続され、基板のアクティブエリア上にはパターニングされないが、第２の制御電極は各ピクセルのアクティブエリア上にのみ形成される。

前掲の同時係属の同じ譲受人に譲渡される米国特許出願公開第１２／１９１、４６２号においてさらに記述されるように、配線層はデバイス基板と概ね平行にすることができる。本明細書において、「概ね平行」は、配線層と基板との間の距離が基板面積にわたって幾分変動する可能性はあるものの、配線層と基板との間の平均距離が、１つ又は複数のピクセルの面積のサイズに対して一定であることを意味するように定義される。本明細書において意図されるような、マルチピクセルデバイスは、複数の分散した制御素子、たとえば、基板にわたって形成される薄膜制御回路のアレイを含むデバイスであり、各制御回路は制御信号及び電力バスに応答して、発光素子を制御する。しかしながら、本発明によれば、分散した制御素子はチップレットである。チップレットは、デバイス基板に比べて相対的に小さな集積回路であり、独立した基板上に形成される、ワイヤ、接続パッド、抵抗器又はキャパシタのような受動構成要素、及びトランジスタ又はダイオードのような能動構成要素を含む回路を備える。チップレットは、ディスプレイ基板とは別に製造され、その後、ディスプレイ基板に取り付けられる。チップレットは、半導体デバイスを製造するための既知の工程を用いて、シリコン又はシリコン・オン・インシュレーター（ＳＯＩ）ウェーハを用いて製造されることが好ましい。各チップレットは、その後、デバイス基板に取り付けられる前に分離される。それゆえ、各チップレットの結晶性支持体は、チップレットの回路がその上に配置される、デバイス基板とは別の基板と見なすことができる。それゆえ、複数のチップレットは、デバイス基板とは別であり、かつ互いに別である対応する複数の基板を有する。詳細には、独立した基板は、その上にピクセルが形成される基板とは別であり、独立したチップレット基板の面積は、合わせても、デバイス基板より小さい。チップレットは、たとえば、薄膜アモルファス又は多結晶シリコンデバイスにおいて見られる能動構成要素よりも、高い性能の能動構成要素を提供する結晶基板を有することができる。チップレットは１００μｍ以下の厚みを有することができることが好ましく、２０μｍ以下であることがさらに好ましい。これは、チップレット上に接着剤及び平坦化材料を形成するのを容易にし、その際、それらの材料は、従来のスピンコーティング技法を用いて塗布することができる。本発明の一実施形態によれば、結晶シリコン基板上に形成されるチップレットは、幾何学的なアレイに配列され、接着剤又は平坦化材料を用いてデバイス基板に接着される。チップレットの表面上の接続パッドを用いて、各チップレットを信号ワイヤ、電力バス及び制御電極に接続し、基板上に形成される制御線ワイヤを通してピクセルを駆動する。チップレットは１つ若しくはいくつか、又は数多くのピクセルを制御することができる。しかしながら、各チップレットは少なくとも２つのピクセルを制御することが好ましい。

チップレットは半導体基板内に形成されるので、チップレットの回路は、最新のリソグラフィツールを用いて形成することができる。そのようなツールによれば、０．５ミクロン以下の機構サイズを容易に手に入れることができる。たとえば、最新の半導体製造ラインは、９０ｎｍ又は４５ｎｍの線幅を達成することができ、本発明のチップレットを形成する際にも用いることができる。それゆえ、ピクセルを駆動するためのチップレットの回路、たとえば、ピクセル毎に１つある２トランジスタアクティブマトリックス回路は、小さくすることができる。代替的には、チップレットはパッシブマトリックスコントローラーを組み込むことができる。しかしながら、チップレットは、ディスプレイ基板上に組み付けられると、チップレット上に設けられる配線層への電気的接続を形成するための接続パッドも必要とする。接続パッドのサイズは、ディスプレイ基板上で用いられるリソグラフィツールの機構サイズ（たとえば、５μｍ）、及び配線層に対するチップレットの位置合わせ（たとえば、±５μｍ）に基づいて決定されなければならない。それゆえ、接続パッドは、たとえば、１５μｍ幅にすることができ、パッド間に５μｍの間隔をあけることができる。これは、パッドが一般的には、チップレット内に形成されるトランジスタ回路よりも著しく大きいことを意味する。

パッドは一般的に、トランジスタを覆う、チップレット上のメタライゼーション層内に形成することができる。製造コストを下げることができるように、できる限り小さな表面積を有するチップレットを形成することが望ましい。それゆえ、一般的には、トランジスタではなく、接続パッドのサイズ及び数が、チップレットのサイズを制限することになる。

本発明は、改善された性能を有する分散制御デバイスを提供する。基板（たとえば、アモルファス又は多結晶シリコン）上に直に形成される回路よりも高い性能の回路部を有する独立した基板（たとえば、結晶シリコンを含む）を備えるチップレットを利用することによって、より高い性能を有するデバイスが提供される。結晶シリコンは、より高い性能を有するだけでなく、はるかに小さな能動素子（たとえば、トランジスタ）を有するので、回路部サイズは非常に小さくなり、チップレットサイズは、デバイスを制御するために、かつデバイスに電力を供給するために必要とされる接続パッドの数及び間隔によって決定されるようになる。たとえば、ヨーン（Yoon）、リー（Lee）、ヤン（Yang）及びチャン（Jang）著「ＡＭＯＬＥＤの駆動におけるＭＥＭｓスイッチの新規の使用（A novel use of MEMs switch in driving AMOLED）」（Digest of Technical Papers of the Society for Information Display, 2008, 3.4, p.13）において記述されるように、微小電気機械（ＭＥＭＳ）構造を用いて有用なチップレットを形成することもできる。

デバイス基板はガラスを含み、蒸着又はスパッタリングされる金属、たとえば、アルミニウム又は銀から形成される配線層が、当該技術分野において知られているフォトリソグラフィ技法を用いてパターニングされる平坦化層（たとえば、樹脂）上に形成される。チップレットは、集積回路業界において十分に確立されている従来の技法を用いて形成することができる。

１つの発光実施形態では、本発明は以下のように動作することができる。チップレットマルチピクセル制御素子は、電荷蓄積素子（たとえば、キャパシタ）、電荷蓄積素子内に電荷を堆積するための信号に応答する能動素子（たとえば、トランジスタ）、電力バス、及び電力バスからの電流又は電圧を制御するための駆動素子を含む回路を備える。駆動素子（たとえば、パワートランジスタ）が電荷蓄積素子に応答して、制御線を通して電流を流す。たとえば、有機又は無機発光ダイオードデバイスを駆動するそのような回路が当該技術分野において知られている。電荷蓄積素子内に電荷を堆積するために、制御信号が与えられる。駆動トランジスタが電荷蓄積素子に応答して、制御線を通して、制御電極及びピクセルに電流を流す。有用な信号及び制御方法は当該技術分野において知られている。そのような動作は、たとえば、有機又は無機ＬＥＤディスプレイデバイスにおいて有用であることがある。上記で引用された米国特許出願公開第１２／１９１，４６２号も、そのような方法及び動作に関するさらに詳細な説明を提供する。

代替的な光応答実施形態では、本発明は以下のように動作することができる。ピクセルは感光ダイオード又はトランジスタを含むことができる。チップレットマルチピクセル制御素子は、制御信号及び電力バスに接続される回路部を含む。ピクセルの感光ダイオード又はトランジスタが露光されるとき、線を通ってチップレットまで電流が流れ、電荷格納素子（たとえば、キャパシタ）に格納することができる。その電荷を、信号線を通じて外部コントローラーまで移送することができる。有用な信号及び制御方法は当該技術分野において知られている。そのような動作は、たとえば、広域のイメージセンシングの用途において役に立つことがある。

本発明はマルチピクセルインフラストラクチャを必要とする任意のデバイスにおいて利用することができ、回路部が各ピクセルをアクティブマトリックス素子として制御するアクティブマトリックス構成で、又はパッシブマトリックスコントローラーとして利用することができる。本発明は、高いアパーチャ比、改善されたアクティブマトリックス性能、及びコスト削減が重要であるときに利点を提供する。詳細には、本発明は、有機又は無機いずれかのアクティブマトリックスＬＥＤデバイスで実施することができ、情報表示デバイスにおいて特に有用である。好ましい実施形態では、本発明は、限定はしないが、タン他に対して１９８８年９月６日に発行された米国特許第４，７６９，２９２号及びヴァンスライク（VanSlyke）他に対して１９９１年１０月２９日に発行された米国特許第５，０６１，５６９号において開示されるような小分子又はポリマーＯＬＥＤから構成されるフラットパネルＯＬＥＤデバイスにおいて利用される。たとえば、多結晶半導体マトリックス内に形成される量子ドットを利用する無機デバイス（たとえば、カーヘン（Kahen）による米国特許出願公開第２００７／００５７２６３号において教示される）、有機若しくは無機電荷制御層を利用するデバイス、又はハイブリッド有機／無機デバイスを利用することができる。有機又は無機発光ディスプレイの数多くの組み合わせ及び変形を用いて、トップエミッター又はボトムエミッターいずれかのアーキテクチャを有するアクティブマトリックスディスプレイを含む、そのようなデバイスを製造することができる。

１０ デバイス基板
１２ 接着剤及び平坦化層
１６ バイア
２０ ピクセル
２２ 制御電極
２４ ワイヤ
２４Ａ 制御電極
２４Ｂ 制御電極
２５ 配線層
２６ 発光層
２８ 共通（上）電極
３０ ピクセル
３２ 制御電極
３４ ワイヤ
４０ チップレット
４１ 回路
４２ 接続パッド
４３ ピクセル画定層
４４ チップレット基板
５０ チップレット
５２ 接続パッド
５４ チップレット基板
６０ 信号及びバス線
６０Ａ 制御ワイヤ
６１ パッド部
７０ 電極部
７２ パッド部
７４ 縫い合わせの場所
１００ デバイス基板を配設するステップ
１１０ チップレットを配置するステップ
１１２ チップレットを検査するステップ
１１４ 経路を指定するステップ
１２０ ワイヤを形成するステップ
１２２ 電極部を形成するステップ
１２４ パッド部を形成するステップ
１３０ ピクセルを形成するステップ
２００ 導体を堆積するステップ
２１０ 導体を硬化させるステップ
３００ 導体を堆積するステップ
３１０ 樹脂を堆積するステップ
３２０ 樹脂を露光するステップ
３３０ 樹脂を除去するステップ
３４０ 導体をエッチングするステップ

Claims (11)

1. アクティブマトリックスデバイスであって、
   ａ）基板上に形成された複数のピクセルを含み、各ピクセルは別々の制御電極を有する、デバイス基板と、
   ｂ）前記デバイス基板上の異なる場所に配置される少なくとも第１及び第２の対応するチップレットを有する複数のチップレットと、
   ｃ）前記デバイス基板上に形成され、各ワイヤは接続パッド及び異なるピクセル制御電極に接続される、複数のワイヤと
   を備え、
   ｄ）前記第１のチップレットのための接続パッドを接続する前記複数のワイヤのうちの少なくとも１つのワイヤの形状は、前記第２のチップレットのための対応する接続パッドを接続する前記複数のワイヤのうちの少なくとも１つのワイヤの形状とは異なる、アクティブマトリックスデバイス。
2. アクティブマトリックスデバイスであって、
   ａ）デバイス基板と、
   ｂ）前記デバイス基板上に形成された複数のピクセルであって、各ピクセルは制御電極を含む、複数のピクセルと、
   ｃ）前記デバイス基板上に配置され、前記複数のピクセルのうちの１つ又は複数を制御するための複数のチップレットであって、各チップレットは、回路部及び複数の接続パッドを含む、前記デバイス基板から独立している基板を有し、各チップレットは、前記デバイス基板上に特有の所定の場所及び配向を有し、第１のチップレットは、該第１のチップレットの前記所定の場所及び配向とは異なる場所又は配向を有する第２のチップレットに対応する、複数のチップレットと、
   ｄ）前記デバイス基板上に形成される複数のワイヤであって、各ワイヤは、前記第１のチップレット及び前記第２のチップレットのための前記複数の接続パッドのうちの１つ、及び前記複数のピクセルのうちの１つのピクセルの異なる制御電極を電気的に接続し、前記第１のチップレットのための接続パッドを接続する前記複数のワイヤのうちの少なくとも１つのワイヤの形状は、前記第２のチップレットのための対応する接続パッドを接続する前記複数のワイヤのうちの少なくとも１つのワイヤの形状とは異なる、複数のワイヤと
   を備える、アクティブマトリックスデバイス。
3. 前記複数のワイヤはそれぞれ、前記制御電極のうちの１つに電気的に接続される電極部と、前記複数の接続パッドのうちの１つに電気的に接続されるパッド部とを有する、請求項２に記載のアクティブマトリックスデバイス。
4. 前記複数のワイヤのうちの少なくとも２つのワイヤの前記電極部は同様の形状を有し、該少なくとも２つのワイヤの前記パッド部は異なる形状を有する、請求項３に記載のアクティブマトリックスデバイス。
5. 前記チップレットは１列又は複数列の接続パッドを有する、請求項２に記載のアクティブマトリックスデバイス。
6. 前記複数のワイヤは、蒸着された金属若しくは合金、スパッタリングされた金属若しくは合金、又は硬化した導電性インクから形成される、請求項２に記載のアクティブマトリックスデバイス。
7. 前記複数のワイヤは単層で形成される、請求項２に記載のアクティブマトリックスデバイス。
8. 前記複数のチップレットは前記デバイス基板上でアレイに配置されるか、又は前記複数のピクセルは前記デバイス基板上でアレイに配置される、請求項２に記載のアクティブマトリックスデバイス。
9. 前記複数のチップレットのそれぞれの中心は前記アレイに位置合わせされるが、前記デバイス基板に対する前記複数のチップレットのうちの少なくとも２つのチップレットの回転は異なる、請求項８に記載のアクティブマトリックスデバイス。
10. 前記アレイの前記複数のチップレットのうちの１つ又は複数のチップレットの中心は前記アレイに位置合わせされない、請求項８に記載のアクティブマトリックスデバイス。
11. アクティブマトリックスデバイスであって、
    ａ）１つ又は複数の制御ワイヤが当該基板上に形成されるデバイス基板と、
    ｂ）前記デバイス基板上に形成される複数のピクセルであって、各ピクセルは制御電極を含む、複数のピクセルと、
    ｃ）前記複数のピクセルのうちの１つ又は複数を制御すると共に前記デバイス基板上に配置される複数のチップレットであって、各チップレットは、回路部及び複数の接続パッドを含む、前記デバイス基板から独立している基板を有し、各チップレットは前記デバイス基板上に所定の場所及び配向を有し、第１のチップレットは、該第１のチップレットの前記所定の場所及び配向とは異なる場所又は配向を有する第２のチップレットに対応する、複数のチップレットと、
    ｄ）前記デバイス基板上に形成される複数のワイヤであって、各該ワイヤは、前記第１のチップレット及び前記第２のチップレットのための前記複数の接続パッドのうちの１つ、及び前記複数のピクセルのうちの１つのピクセルの異なる制御電極を電気的に接続し、前記第１のチップレットのための接続パッドを接続する前記ワイヤのうちの少なくとも１つのワイヤの形状は、前記第２のチップレットのための対応する接続パッドを接続する前記複数のワイヤのうちの少なくとも１つのワイヤの形状とは異なる、複数のワイヤと
    を備える、アクティブマトリックスデバイス。

Images