KR101220449B1

KR101220449B1 - 칩렛 및 적응형 상호연결을 구비한 장치

Info

Publication number: KR101220449B1
Application number: KR1020117010273A
Authority: KR
Inventors: 로널드 스티븐 코크; 존 더블유 해머; 더스틴 윈터스; 토드 매튜 스패스
Original assignee: 글로벌 오엘이디 테크놀러지 엘엘씨
Priority date: 2008-11-04
Filing date: 2009-11-03
Publication date: 2013-01-21
Also published as: US20100109166A1; JP2012507759A; KR20110081835A; US7830002B2; EP2351086B1; CN102246304A; WO2010053533A1; EP2351086A1; JP5150768B2; CN102246304B

Abstract

능동 매트릭스 장치는 기판상에 형성되며, 각 픽셀이 개별 제어 전극을 갖는 복수의 픽셀들을 포함하는 장치 기판; 상기 장치 기판 위의 서로 다른 위치에 배치된 적어도 제1 및 제2 대응 칩렛들을 갖는 복수의 칩렛들; 상기 장치 기판 위에 형성된 복수의 배선들을 포함하며, 각 배선은 연결 패드 및 다른 픽셀 제어 전극에 연결되고, 제1 칩렛용 연결 패드를 연결하는 배선들 중 적어도 하나의 형태가 제2 칩렛용 대응 연결 패드를 연결하는 배선들 중 적어도 하나의 형태와 다르다.

Description

칩렛 및 적응형 상호연결을 구비한 장치{DEVICE WITH CHIPLETS AND ADAPTABLE INTERCONNECTIONS}

본 발명은 분산되고 독립적인 제어 요소들을 구비한 기판, 특히 적응형 상호연결을 갖는 분산되고 독립적인 제어 요소들을 구비한 기판을 갖는 디스플레이 장치에 관한 것이다.

평판 디스플레이 장치들은 휴대용 장치 내의 컴퓨팅 장치와 관련하여 그리고 텔레비전과 같은 오락 장치들에 대하여 널리 사용되고 있다. 그러한 디스플레이들은 일반적으로 이미지를 디스플레이하기 위하여 기판 상에 분산된 복수의 픽셀들을 채용하고 있다. 각 픽셀은 각 이미지 요소를 나타내기 위하여 적색, 녹색 및 청색 광을 방출하는 일반적으로 서브-픽셀로 불리는 복수의 서로 다른 색의 발광 요소들을 포함한다. 예를 들어 플라즈마 디스플레이, 액정 디스플레이 및 발광 다이오드 디스플레이와 같은 다양한 평판 디스플레이 기술들이 공지되어 있다.

발광 요소들을 형성하는 발광 재료들의 박막을 포함하는 발광 다이오드들 (LEDs)은 평판 디스플레이 장치에 많은 장점을 가지며 광학 시스템들에 유용하다. 2002년 5월 7일에 등록된 탕 등(Tang et al.)의 미국특허 제6,384,529호는 유기 LED 발광 요소들의 어레이를 포함하는 유기 LED(OLED) 컬러 디스플레이를 보여준다. 선택적으로, 무기 재료들이 채용될 수 있으며 다결정 반도체 매트릭스에 인광 결정들 또는 양자 도트들(quantum dots)을 포함할 수 있다. 유기 또는 무기 재료의 다른 박막들이 또한 발광 박막 재료로의 전하 주입, 이송 또는 차단을 제어하기 위하여 채용될 수 있으며 본 기술분야에 공지되어 있다. 재료들은 캡슐화된 커버층 또는 판을 구비하여 기판 상의 전극들 사이에 위치한다. 전류가 발광 재료를 통과할 때 광이 픽셀로부터 방출된다. 방출된 광의 주파수는 사용된 재료의 성질에 의존한다. 그러한 디스플레이에서, 광은 기판을 통하여 방출(바텀 이미터)되거나 캡슐화된 커버를 통하여 방출(탑 이미터)되거나, 또는 둘 다를 통하여 방출될 수 있다.

LED 장치들은 패턴닝된 발광층을 포함할 수 있으며, 서로 다른 재료들이 전류가 재료를 통과할 때 서로 다른 색의 광을 방출하기 위하여 그 패턴에 채용될 수 있다. 선택적으로, LED 장치는 예를 들어, 콕(Cok)에 의한 "향상된 효율을 갖는 적층 OLED 디스플레이(Stacked OLED Display Having Improved Efficiency)"란 명칭의 미국특허 제6,987,355호에 개시된 바와 같이, 풀-컬러 디스플레이를 형성하기 위한 컬러 필터들과 함께 단일 발광층, 예를 들어 백색광 이미터를 채용할 수 있다. 또한, 예를 들어 콕 등(Cok et al.)에 의한 "향상된 전력 효율을 갖는 컬러 OLED 디스플레이(Color OLED Display With Improved Power Efficiency)"란 명칭의 미국특허 제6,919,681호에 개시된 바와 같이, 컬러 필터를 포함하지 않는 백색 서브-픽셀을 채용하는 것도 공지되어 있다. 장치의 효율을 향상시키기 위하여, 적색, 녹색, 청색 컬러 필터들과 서브-픽셀들을 포함하는 네 가지 컬러 픽셀과 필터링되지 않는 백색 서브-픽셀을 함께 구비하는 패터닝되지 않은 백색 이미터를 채용하는 설계가 제안된다(예를 들어, 2007년 6월 12일 등록된 밀러 등(Miller et al.)의 미국특허 제7,230,594호 참조).

일반적으로 평판 디스플레이 장치에서 픽셀을 제어하기 위한 두 가지 다른 방법, 즉 능동 매트릭스 및 수동 매트릭스 제어가 공지되어 있다. 능동 매트릭스 장치에서, 제어 요소들은 평판 기판 위에 분산되어 있다. 전형적으로, 각 서브-픽셀은 하나의 제어 요소에 의해 제어되며, 각 제어 요소는 적어도 하나의 트랜지스터를 포함한다. 예를 들어, 간단한 능동 매트릭스 유기 발광 다이오드(OLED) 디스플레이에서, 각 제어 요소는 두 개의 트랜지스터(선택 트랜지스터 및 전력 트랜지스터) 및 서브-픽셀의 밝기를 특정하는 전하를 저장하기 위한 하나의 커패시터를 포함한다. 각 발광 요소는 일반적으로 독립 제어 전극 및 공통 전극을 채용한다. 능동 매트릭스 요소들은 반드시 디스플레이에 제한되지 않으며, 기판 위에 분산되어 공간적으로 분산된 제어를 요구하는 다른 응용들에 채용될 수 있다.

능동 매트릭스 제어 요소를 형성하기 위한 하나의 공통된 종래 기술의 방법은 일반적으로 유리 기판상에 실리콘과 같은 반도체 재료의 박막을 적층한 다음 포토리소그래피 공정을 통하여 그 반도체 재료를 트랜지스터들과 커패시터들로 형성하는 것이다. 박막 실리콘은 비정질 또는 다결정 실리콘 중 하나일 수 있다. 비정질 또는 다결정 실리콘으로 이루어진 박막 트랜지스터들(TFTs)은 결정질 실리콘 웨이퍼로 이루어진 종래 트랜지스터들에 비하여 상대적으로 크고 낮은 성능을 갖는다. 게다가, 그러한 박막 장치들은 일반적으로 유리 기판을 가로지르는 국지적이거나 큰 영역의 불균일성을 나타내며, 이는 전기적 성능 또는 그러한 재료를 채용하는 디스플레이의 시각적 형태의 불균일성을 가져온다.

마츠무라 등(Matsumura et al.)은 미국특허공개공보 제2006/0055864호에서 LCD 디스플레이를 구동하기 위하여 사용되는 결정질 실리콘 기판들 중 하나의 종래 기술을 설명한다. 상기 공개공보는 제1 반도체 기판들로부터 이루어진 픽셀 제어 장치들을 제2 평판 디스플레이 기판상으로 이송하고 부착하는 방법을 설명한다. 픽셀 제어 장치 내의 배선 상호연결 및 픽셀 제어 장치에 대한 버스들 및 제어 전극들로부터의 연결들이 도시된다.

반도체 장치를 디스플레이 장치 상에 탑재할 때, 기존 패턴들(x/y 배열)에 대한 배열 및 회전 경사(델타 배열)의 면에서 상당한 잠재적 가변성이 일어날 수 있음이 관찰되었다. 디스플레이 기판은 일반적으로 초기 반도체 기판들에 비하여 표면적의 면에서 훨씬 크기 때문에, 최종 디스플레이 크기의 어레이를 정착시키기 위하여는, 이송은 여러 단계들 또는 이동으로 일어나야만 한다. 따라서, 종래 포토리소그래피 기술들을 사용한 대형 칩렛 어레이들의 상호연결, 특히 소형 연결 패드를 구비한 칩렛들에 대한 상호연결은 문제가 될 수 있으며, 원하는 것보다 낮은 장치 수율을 가져온다.

따라서, 큰 기판상에 칩렛들을 상호연결하기 위한 향상된 방법에 대한 요구가 존재한다.

본 발명은 상술한 요구를 만족시키기 위한 것이다.

상술한 요구는 본 발명의 일 실시예에서, a) 기판상에 각 픽셀이 개별 제어 전극을 갖는 복수의 픽셀들을 포함하는 장치 기판; b)상기 장치 기판 위의 서로 다른 위치에 배치된 적어도 제1 및 제2 대응 칩렛을 갖는 복수의 칩렛; 및 c) 각각 연결 패드 및 서로 다른 픽셀 제어 전극에 연결된, 상기 장치 기판 위에 형성된 복수의 배선을 포함하고, d) 상기 제1 칩렛용 연결 패드를 연결하는 상기 복수의 배선 중 적어도 하나의 형태는 상기 제2 칩렛용 대응 연결 패드를 연결하는 상기 복수의 배선 중 적어도 하나의 형태와 다른 능동 매트릭스 장치에 의해 만족된다.

본 발명은 대응 연결 패드를 구비한 대응 제1 및 제2 칩렛에 대하여 서로 다른 형태의 배선을 제공하는 것에 의하여, 정확한 연결을 촉진하고, 결함을 감소시키며, 수율을 향상시키는 장점들을 갖는다.

도 1a는 본 발명의 일 실시예에 따른 칩렛들을 갖는 기판의 부분 평면도이다.
도 1b는 본 발명의 일 실시예에 따른 칩렛을 구비한 기판의 부분 단면도이다.
도 2a는 본 발명의 일 실시예에 따른 적절히 배치된 칩렛 및 적응형 상호연결을 구비한 기판의 상세 부분 평면도이다.
도 2b는 본 발명의 일 실시예에 따른 부적절하게 배치된 칩렛 및 적응형 상호연결을 구비한 기판의 상세 부분 평면도이다.
도 3a는 본 발명의 대체 실시예에 따른 부적절하게 배치된 칩렛 및 적응형 상호연결을 구비한 기판의 상세 부분 평면도이다.
도 3b는 본 발명의 대체 실시예에 따른 부적절하게 배치된 칩렛 및 대체 적응형 상호연결을 구비한 기판의 상세 부분 평면도이다.
도 4는 본 발명의 일 실시예에 따른 칩렛들을 갖는 기판의 큰 크기의 부분 평면도이다.
도 5는 본 발명의 일 실시예에 따른 방법을 설명하는 흐름도이다.
도 6a은 본 발명의 일 실시예에 따른 패터닝된 도체의 형성을 설명하는 흐름도이다.
도 6b는 본 발명의 다른 실시예에 따른 패터닝된 도체의 형성을 설명하는 흐름도이다.
도 7은 본 발명의 일 실시예에 따른 두 부분의 배선의 형성을 설명하는 흐름도이다.
도 8a는 적절히 배치된 칩렛 및 연결 패드에 연결된 제어 배선을 구비한 기판의 상세 부분 평면도이다.
도 8b는 본 발명의 일 실시예에 따른 적절히 배치된 칩렛 및 적응형 상호연결을 갖는 제어 배선을 구비한 기판의 상세 부분 평면도이다.

일 실시예에서, 본 발명은 기판상에 형성되고 각 픽셀이 개별 제어 전극을 갖는 복수의 픽셀들을 갖는 장치 기판을 포함하는 능동 매트릭스 장치를 포함한다. 적어도 제1 및 제2 대응 칩렛을 갖는 복수의 칩렛들이 장치 기판 위의 서로 다른 위치에 배치된다. 제1 및 제2 칩렛들은 일반적으로 직사각형이며, 장치 기판에 대하여 서로 다른 방향을 가질 수 있다. 복수의 배선들이 장치 기판 위에 형성되며, 각 배선은 서로 다른 연결 패드 및 서로 다른 픽셀 제어 전극에 연결된다. 각 연결 패드는 칩렛 상에 위치하며 각 칩렛은 적어도 하나의 연결 패드를 갖는다. 각 연결 패드는 그 칩렛 상에서 유일한(unique) 위치를 갖는다. 그 칩렛에 대한 각 칩렛상의 각 연결 패드의 위치는 각 칩렛에 대해 동일하며, 따라서 제1 칩렛 상의 각 연결 패드는 제2 대응 칩렛 상의 유사한 대응 위치에 대응 연결 패드를 갖는다. 따라서, 두 개의 서로 다른 칩렛들 상의 두 개의 연결 패드는 그 칩렛 상의 각 연결 패드의 위치가 그 칩렛에 대해 동일할 경우 대응된다. 제1 칩렛용 연결 패드를 연결하는 배선들 중 적어도 하나의 형태는 제2 대응 칩렛 상의 대응 연결 패드를 연결하기 위한 배선들 중 적어도 하나의 형태와 다르다. 여기에 사용된 바와 같이, 픽셀은 단일 발광 소자이다. 예를 들어, 다중 컬러 장치는 적색, 녹색 및 청색광을 방출하기 위한 세 개의 서로 다른 픽셀들을 가질 수 있다. 칩렛은 장치 기판과 분리된 독립적인 기판을 가지며, 칩렛 기판들은 장치 기판으로부터 분리 형성된 후 장치 기판상에 위치한다.

본 발명의 일 실시예에 따른 부분 평면도인 도 1a과 단면도인 도 1b를 참조하면, 다중 픽셀 장치는 장치 기판(10), 상기 장치 기판 위에 형성된 복수의 픽셀들(20, 30)을 포함하며, 각 픽셀(20, 30)은 제어 전극(22, 32)을 포함한다. 상기 복수의 픽셀들(20, 30) 중 하나 이상을 제어하기 위한 복수의 칩렛들(40, 50)이 상기 장치 기판(10) 위에 위치하며, 각 칩렛(40, 50)은 회로 소자(41), 하나 이상의 연결 패드(42, 52) 및 상기 장치 기판(10)과 독립적인 칩렛 기판(44, 54)을 포함하고, 각 칩렛(40, 50)은 유일한 기결정된 위치 및 방향을 갖는다. 연결 패드(42, 52)는 칩렛(40)상의 연결 패드(42)가 칩렛(50)상의 연결 패드(52)와 동일한 위치를 갖기 때문에 대응된다. 복수의 칩렛들 중 적어도 하나(50)는 그 칩렛의 기결정된 위치 및 방향과 다른, 그리고 적어도 하나의 다른 대응하는 칩렛(40)의 위치 또는 방향과 상대적으로 다른 방향 또는 위치를 갖는다. 복수의 배선들(24, 34)이 장치 기판(10) 위에 형성되며, 각 배선(24, 34)은 하나 이상의 연결 패드들(42, 52) 중 하나를 픽셀 어레이(20, 30) 중 하나의 다른 제어 전극(22, 32)에 전기적으로 연결한다. 연결 패드(42)를 연결하는 복수의 배선들 중 적어도 하나(24)는 대응하는 연결 패드(52)를 연결하는 복수의 배선들 중 다른 것(34)의 경로 형태와 다른 장치 기판(10) 위의 형태를 갖는 경로를 따른다. 픽셀 정의층(43)이 인접하는 배선들 사이의 단락(short)을 방지하기 위하여 채용될 수 있다. 신호 및 버스 라인들(60)이 칩렛들 및 픽셀들(20, 30)을 제어하기 위하여 외부 제어 장치들(미도시)을 칩렛들(40, 50)에 연결한다. 여기에 개시된 바와 같이, 칩렛의 상대적인 위치 또는 방향은 그 칩렛의 기결정된 위치에 대한 상대적인 칩렛의 위치 또는 방향이다. 각 칩렛에 대한 기결정된 위치는 유일할 것이며 픽셀의 장치 기판에 대한 방향도 유일할 수 있으나, 상대적인 위치 또는 방향은 칩렛의 실제 위치 또는 방향과 원하는 기결정된 위치 및 방향 사이의 차이일 수 있다.

장치 기판 위의 칩렛의 기결정된 위치 및 방향은 칩렛의 바람직한 위치 및 방향이다. 그러나, 본 발명에 따르면, 제조 허용오차 및 공정 오류 때문에 적어도 하나의 칩렛이 다른 칩렛과 다른 방식으로 잘못 위치되거나 배치된다. 정확히 제어된 제조 공정에서, 칩렛들은 정확하고 바르게 위치되며, 제어 전극과 연결 패드를 상호연결하는 배선들은 기형성된 마스크를 채용하는 공지된 포토리소그래피 공정을 통하여 형성될 수 있다. 정확히 제어되지 않은 제조 공정에서, 모든 칩렛들이 동일한 방향으로 오정렬되고(예를 들어, 모든 칩렛들이 위치가 동일한 양만큼 이동되거나 동일한 양만큼 회전된다) 기형성된 마스크가 칩렛 위치를 보정하기 위하여 정렬될 수 있다. 그러나, 본 발명에 따르면, 칩렛들 중 적어도 하나가 다른 칩렛들과 다르게 오정렬된다. 따라서, 기형성된 마스크가 다른 칩렛들과 다르게 오정렬된 칩렛과 관련된 제어 전극 및 연결 패드를 바르게 연결하기 위하여 채용될 수 없으며, 상호연결이 다르게 오정렬된 칩렛의 위치로 조정되어야 한다. 따라서, 본 발명은 칩렛 기반의, 장치 기판상에 형성된 다중 픽셀 장치의 수율을 향상시키는 장점을 갖는다.

본 발명의 실시예들은 먼저 장치 기판(10) 및 원하는 회로 소자와 연결 패드(42, 52)를 갖는 복수의 칩렛들(40, 50)을 제공하는 것에 의하여 구성될 수 있다. 장치 기판(10)은 접착제로 코팅될 수 있으며, 칩렛들(40, 50)은 예를 들어 기계적 픽앤플레이스(pick-and-place) 기계에 의해 또는 전체가 참조로 여기에 포함된 함께 계류중이며 공통으로 양도된 미국특허출원번호 12/191,478 및 12/191,462에 개시된 방법들에 의해, 장치 기판(10) 위의 접착제 상에 위치할 수 있다. 그러나, 칩렛들(40, 50)의 위치 정확성은 완전하지 않으며, 이는 기결정된 위치 및 방향에 대하여 칩렛(50)의 위치 및 방향이 정확하지 않게 되는 결과를 가져온다. 본 발명의 일 실시예에서, 칩렛들(40, 50) 및 픽셀들(20, 30)은 바람직하게 장치 기판(10) 위의 기결정된 위치 어레이에 위치된다. 일반적으로, 위치 어레이는 장치 기판(10)의 면적에 대해 두 방향 각각으로 일정할 것이다. 그러나, 본 발명의 몇몇 실시예에서, 어레이 위치들은 일정하지 않다.

일단 칩렛들(40, 50)이 장치 기판(10)상에 위치되면, 그 후 위치 및 방향에 상관없이 장치 기판(10)은 칩렛들(40, 50)을 더 보호하고 픽셀이 구성될 수 있는 표면을 형성하기 위한 평탄화층(12)을 형성하기 위하여 상업적으로 사용가능한 수지(예를 들어, 벤조시클로부텐)을 사용하여 평탄화될 수 있다. 감광성 수지가 평탄화층 위에 코팅될 수 있다. 그러나, 본 발명에 따르면 칩렛들 중 하나(50)의 회전 및 위치가 바람직한 칩렛(50)의 정확한 위치와 다르기 때문에, 연결 패드(52)가 알려지지 않는다. 본 발명의 다양한 실시예에 따르면, 칩렛들(40, 50)의 위치는 예를 들어, 장치 기판(10)의 이미지를 캡쳐하는 이미징 센서 및 연결 패드(42, 52)의 위치를 추출하기 위한 이미지 프로세싱 소프트웨어를 사용하여 자동으로 결정된다. 다음으로, 예를 들어, 인쇄 회로 기판 또는 집적 회로 자동 레이아웃을 위하여 사용되는 것과 유사한 라우팅 소프트웨어가 제어 전극(22, 32)으로부터 연결 패드(42, 52)로의 각 배선을 위하여 형성된 경로를 발견하기 위하여 채용될 수 있다. 본 발명의 선택적인 실시예에서, 기결정된 형태를 갖는 경로들의 기결정된 세트가 제공될 수 있으며, 경로들의 세트 중 하나의 선택이 전기적으로 연결될 제어 전극에 상대적인 연결 패드의 위치에 따라 이루어질 수 있다. 이 실시예는 유용한 경로들의 세트를 미리 계산하는 것에 의해 작동 시간을 감소시킨다.

만약 모든 칩렛들이 원하는 대로 위치되고 배치된다면, 다른 위치와 방향을 갖는 칩렛들이 존재하지 않으며, 포토리소그래피 마스킹 공정이 제어 전극을 연결 패드에 연결시키기 위한 배선층에 배선을 형성하기 위하여 사용될 수 있다. 그러나, 본 발명에 따르면 적어도 하나의 칩렛이 다른 위치와 방향을 가지며 따라서 경로 형태가 대응 칩렛의 연결 패드를 대응 제어 전극에 연결하기 위하여 발견되어야 한다. 그러므로, 바람직한 기결정된 위치 및 방향에 대하여 다른 상대적인 위치 및 방향을 갖는 칩렛에 대하여 그리고 연결 패드가 다른 위치 또는 방향을 갖는 다른 칩렛에 대한 다른 대응 연결 패드와 칩렛에 대하여 동일한 위치에 있는 칩렛에 대하여, 연결 패드를 제어 전극에 전기적으로 연결하는 배선은 다른 대응 연결 패드를 다른 연결 전극에 전기적으로 연결하는 다른 배선이 따르는 다른 경로의 형태와 다른 형태를 갖는 경로를 따를 것이다.

일단 각 제어 전극을 각 연결 패드에 연결하는 각 배선에 대한 경로가 결정되면, 비아들(개구들, 16)이 예를 들어, 감광성 수지를 사용하는 것에 의해 또는 삭제(abletion)에 의해 레이저를 사용하여 수지 내에 형성될 수 있으며, 따라서 각 칩렛에 대한 각 연결 패드가 비아(16)를 통하여 노출된다. 다음으로 금속층이 평탄화층 및 연결 패드 위에 적층될 수 있으며, 연속적으로 감광성 수지가 코팅된다. 다음으로 수지 코팅은 패드와 제어 전극들의 결정된 위치를 사용하여 노출될 수 있다. 다시 한 번 레이저 노출이 채용될 수 있다. 선택적으로, 마스크 노출이 감광성 수지를 노출시키기 위하여 레이저와 함께 채용될 수 있다. 유용한 레이저들은 광-기계 어드레싱 시스템을 구비한 단일-스폿 레이저 또는 예를 들어 2 내지 10㎛ 직경의 스폿 사이즈를 갖는 다이오드 레이저를 포함하는 다중 채널 헤드를 구비한 레이저, 또는 미국특허 제6,995,035에 개시된 바와 같은 레이저를 포함할 수 있다. 이어지는 에칭 단계는 금속층을 패터닝할 수 있으며, 남은 감광성 수지는 제거될 수 있다. 선택적인 방법으로, 도전성 잉크가 원하는 경로로 (예를 들어 잉크젯 장치에 의해) 기판 위에 적층된 후 경화될 수 있다. 제어 전극(24A, 24B) 및 픽셀, 예를 들어 발광층(26) 및 공통 전극(28)을 구비한 OLED 픽셀을 형성하기 위한 연속하는 단계들이 본 기술분야에 공지되어 있다. 제어 전극들(22)은 일반적으로 픽셀(20) 영역들을 정의하고 따라서 제어 전극(22) 및 픽셀(20)은 장치 기판(10) 위에 공통된 크기를 갖는다.

제어 전극들의 위치가 칩렛의 방향에 의존하지 않기 때문에, 배선 경로는 도 2a에 도시된 바와 같이 제어 전극에 전기적으로 연결된 전극 부분과 연결 패드 및 제1 및 제2 전극 부분에 각각 전기적으로 연결된 패드 부분으로 분할될 수 있다. 도 2b를 참조하면, 본 발명의 일 실시예에서, 전극 부분(70)과 패드 부분(72)을 모두 포함하는 전체 경로는 유일하게 결정될 수 있다. 도 3a 및 도 3b에 도시된 선택적인 실시예에서, 전극 부분(70)은 유사한 경로 형태를 갖고 패드 부분(72)은 다른 경로 형태를 갖는다. 도 2b, 3a 및 3b에서, 바람직한 기결정된 위치에 대한 경로가 점선으로 도시된 반면, 적응형 경로가 다른 표시로 도시된다. 이 실시예에서, 표준 마스크가 전극 부분(70)을 노출시키기 위하여 사용될 수 있는 반면, 패드 부분(72)은 예를 들어 레이저에 의하여 유일하게 결정되고 노출될 수 있다. 스티치 부분(74)은 패드 부분(72)과 전극 부분(74)이 연결되는 위치를 가리킨다. 그러한 작업의 분할은 유일한 레이저 노출 부분이 길이에 있어 감소하고 표준 마스크 부분이 단일 노출로 노출될 수 있어 전체 노출 시간을 감소시키기 때문에 처리량을 향상시킬 수 있다. 도 3b를 참조하면 추가 공정에서, (패드 부분과 전극 부분을 포함하는) 배선 경로의 형태가 직사각형으로 제한될 수 있다. 이러한 제한은 디지털 x, y 제어 하드웨어 하에서 레이저 노출 시스템이 직사각형 라인 또는 노출 경로를 따를 때 더 나은 경향이 있다는 점에서 유용할 수 있다. 게다가, 직사각형 기하학 라우팅 제한 또는 기결정된 라우팅 옵션의 세트와 함께 스티치 부분(74)에 결합된 적응형 패드 부분(72)과 함께 고정된 전극 부분(70)을 채용하는 것에 의하여, 그 경로와 형태는 레이저 노출 시스템이 장치 기판상의 진로를 기록함에 따라 실시간으로 결정될 수 있다. 국지적 배선 패턴은 (평면 시스템에서 3가지 자유도에 대응하는) 간단한 3-파라미터 함수를 사용하여 독립적으로 빠르게 계산될 수 있으며, 종래 라우팅 소프트웨어를 구비한 넷-리스트(net-list)로부터의 계산에 비하여 장점을 갖는다. 따라서, 관측과 패터닝이 실시간으로 결합될 수 있으며 결과적으로 제조 비용을 절약할 수 있다.

도 4를 참조하면, 본 발명의 유용한 실시예에서, 다중 픽셀 장치는 예를 들어 일정한 직사각형 어레이와 같은 복수의 연결 패드를 갖는 칩셋 어레이 및 픽셀들의 어레이를 포함할 수 있으며, 각 칩렛의 각 연결 패드는 픽셀의 제어 전극으로 배선에 의해 연결된다. 상술한 바와 같이, 칩렛의 중심은 바람직하게는 어레이 내에 배열되나, 다양한 실시예에 따르면 장치 기판에 대하여 적어도 두 개의 칩렛의 방향 또는 위치가 서로 다를 수 있다. 방향 또는 위치에 있어서의 그러한 차이는 어레이에 대하여 칩렛을 부정확하게 위치시키거나(따라서 어레이 내의 하나 이상의 칩렛의 중심이 어레이 내에 배열되지 않는다), 칩렛을 부정확하게 회전시키는 것에 의한, 어레이에 대한 칩렛의 오배치(misplacement)에 의한 결과일 수 있다. 도 4에 도시된 바와 같이, 칩렛(50) 상의 연결 패드(예를 들어, 52)에 연결된 배선들(예를 들어, 34) 중 일부는 칩렛(40) 상의 연결 패드(예를 들어, 42)에 연결된 배선들(예를 들어, 24)과 다른 형태를 갖는다.

능동 매트릭스 장치의 선택적인 실시예에서, 장치 기판은 장치 기판상에 형성된 하나 이상의 제어 배선을 가지며; 복수의 픽셀들이 장치 기판 위에 형성되고, 각 픽셀은 제어 전극을 포함하며; 상기 복수의 픽셀들 중 하나 이상을 제어하기 위한 복수의 칩렛들이 상기 장치 기판 위에 위치하고, 각 칩렛은 회로 소자와 복수의 연결 패드를 포함하는 장치 기판과 독립적인 기판을 가지며, 각 칩렛은 장치 기판상에 기결정된 위치 및 방향을 갖는다. 제2 칩렛에 대응하는 제1 칩렛은 제1 칩렛의 기결정된 위치 및 방향과 다른 위치 또는 방향을 갖는다. 복수의 배선이 상기 장치 기판 위에 형성되며, 각 배선은 연결 패드들 중 하나와 픽셀의 다른 제어 전극 또는 제1 및 제2 칩렛용 제어 라인을 전기적으로 연결하고, 제1 칩렛용 배선들 중 적어도 하나의 형태는 제2 칩렛용 배선 중 적어도 하나의 형태와 다르다. 상술한 바와 같이, 본 발명은 구동 칩렛이 기판상에 잘못 위치될 때 연결 패드를 픽셀 제어 전극에 연결하는데 유용하다. 본 발명은 또한 제어 또는 전력 신호를 수반하는 (전력, 접지, 데이터 및 선택 배선을 포함하나 이에 제한되지 않는) 제어 배선을 칩렛 연결 패드에 연결하는데 유용하다. 따라서, 제어 배선을 연결 패드에 연결하는 경로의 형태 또한 칩렛의 위치 또는 방향이 기결정된 위치 또는 방향과 다른 칩렛을 보상하기 위하여 조정될 수 있다. 도 8a는 적절히 위치된 칩렛(44) 및 연결 패드(42)에 배선의 패드 부분(61)을 사용하여 연결된 제어 배선(60A)을 도시한다. 대조적으로, 도 8b는 부적절하게 위치된 칩렛(54) 및 도 8a에 도시된 형태와 다른 형태를 갖는 패드 부분(61)을 채용하는 것에 의하여 연결 패드(42)에 대응하는 연결 패드(52)에 연결된 제어 배선(60A)을 도시한다.

본 발명의 다양한 실시예에 따르면, 칩렛들은 예를 들어 칩렛의 길이 방향을 따른 일 열의 연결 패드들을 구비하는 것과 같이 다양한 방식으로 구성될 수 있다. 선택적으로, 칩렛들은 도 1a, 1b 및 4에 도시된 바와 같이 2열의 연결 패드들을 가질 수 있다. 상호연결 배선은 다양한 재료로 형성될 수 있으며, 장치 기판 상에 적층을 위하여 다양한 방법을 사용할 수 있다. 예를 들어, 상호연결 배선은 예를 들어 증착되거나 스퍼터링된 금속, 예를 들어 알루미늄 또는 알루미늄 합금일 수 있다. 선택적으로, 상호연결 배선은 경화된 도전성 잉크 또는 금속 산화물로 이루어질 수 있다. 비용 절약적인 일 실시예에서, 상호연결 배선은 단일층으로 형성된다.

본 발명은 예를 들어, 장치 기판 위에 일정한 어레이로 배열된 복수의 칩렛들을 구비한 유리, 플라스틱 또는 호일과 같은 큰 장치 기판을 채용하는 다중 픽셀 장치 실시예들에 특히 유용하다. 각 칩렛은 칩렛 내의 회로에 따라 그리고 제어 신호에 응답하여 장치 기판 상에 형성된 하나 이상의 픽셀들을 제어할 수 있다. 픽셀들은 예를 들어 디스플레이 장치 내의 발광 소자이거나 센서 내의 감광 소자 또는 발광 소자와 감광 소자의 조합일 수 있다.

도 5를 참조하면, 본 발명의 방법의 일 실시예에 따라, 다중 픽셀 장치는 장치 기판을 제공하고(100), 상기 장치 기판 위에 복수의 픽셀들 중 하나 이상을 제어하기 위한 복수의 칩렛들을 위치시키는(110) 것에 의해 이루어질 수 있으며, 각 칩렛은 회로 소자, 하나 이상의 연결 패드들 및 상기 장치 기판과 독립적인 칩렛 기판을 포함하고, 각 칩렛은 기결정된 위치 및 방향을 가지며, 칩렛들 중 적어도 하나는 그 칩렛에 대하여 기결정된 위치 및 방향과 다르며 복수의 칩렛들 중 적어도 하나의 다른 칩렛의 위치 또는 방향과 상대적으로 다른 위치 또는 방향을 갖는다. 일단 위치되면, 칩렛들은 예를 들어 디지털 카메라 및 이미지 분석 소프트웨어를 채용하는 것에 의하여 관측된다(112). 만약 칩렛들 중 일부가 잘못 위치되면, 동적으로 계산된 적응형 경로들을 형성하기 위하여 필요한 선택적으로 형성된 경로들이 발생한다(114). 다음으로 장치 기판 상에 복수의 배선들이 형성되는데(120), 각 배선은 하나 이상의 연결 패드들을 픽셀 어레이들 중 하나의 다른 제어 전극에 전기적으로 연결하고, 복수의 배선들 중 적어도 하나는 복수의 배선들 중 다른 것의 경로 형태와 다른 경로 형태를 따르며, 장치 기판 상에 각각 제어 전극을 포함하는 복수의 픽셀들을 형성한다(130).

본 발명의 방법은 칩렛들을 외부 제어기에 전기적으로 연결하기 위하여 장치 기판 위에 버스 및 신호 배선들을 형성하는 단계를 더 포함할 수 있다. 상기 복수의 배선들 및 버스 및 신호 배선들은 공통 단계에서 공통층 내에 형성될 수 있다. 본 발명의 다른 실시예에서, 복수의 배선들 각각은 전극 부분 및 패드 부분을 포함할 수 있으며, 적어도 두 개의 배선의 전극 부분이 공통 단계로 형성되고(122), 두 개의 배선들의 패드 부분이 개별 단계들로 형성될 수 있다(124)(도 7). 본 발명의 다양한 실시예에서, 동적으로 제어가능한 장치가 배선, 신호 라인들 또는 버스들 특히 패드 부분들을 형성하기 위하여 채용될 수 있다. 그러한 동적으로 제어가능한 장치는 예를 들어 레이저 노출 장치 또는 잉크젯 적층 장치일 수 있다.

다양한 실시예에서, 연결 패드와 제어 전극의 이미지는 분석된 연결 패드와 제어 전극의 상대적 위치 및 상대적 방향의 이미지로 이루어질 수 있으며, 연결 패드 각각을 제어 전극들 중 다른 것에 연결하는 경로가 결정된다. 다음으로 도전성 배선이 동적으로 제어가능한 장치를 사용하여 결정된 경로 상에 형성될 수 있다 여기에 의도된 바와 같이, 동적으로 제어가능한 장치는 칩렛이 장치 기판상에 위치된 후 칩렛의 결정된 위치에 응답하여 장치 기판 위에 패터닝된 배선을 형성하기 위하여 제어될 수 있는 장치이다. 도 6a를 참조하면, 예를 들어, 잉크젯 적층 장치가 연결 패드들 중 적어도 하나를 제어 전극들 중 적어도 하나에 연결하는 경로에 도체를 코팅하고(200) 경화하기(210) 위하여 채용될 수 있다. 코팅 단계가 배선 경로에 대응하는 패턴으로 수행되거나 경화 단계가 배선 경로에 대응하는 패턴으로 수행될 수 있으며, 코팅되지 않은 도체 재료는 예를 들어 세척(washing)에 의해 제거될 수 있다. 선택적으로, 도 6b를 참조하면, 도전층(예를 들어, 금속)이 장치 기판 위에 코팅될 수 있으며(310), 감광성 재료가 도전층 위에 코팅되고(310) 패턴 모양으로 노출된다(320). 경화되지 않는 수지가 제거될 수 있으며(330),도전층이 연결 패드들 중 적어도 하나를 제어 전극들 중 적어도 하나에 연결하는 경로를 형성하기 위하여 에칭된다(340).

본 발명의 방법은 기판 위에 연결 패드 및 제어 전극을 형성하고, 연결 패드 및 제어 전극을 촬영하며, 그 연결 패드와 제어 전극을 연결하는 경로를 결정하기 위하여 이미지를 분석하는 단계로 설명되고 있다. 다음으로, 기판이 금속층 및 감광성 수지로 코팅된다. 감광성 수지는 패턴 모양으로 경화하기 위하여 결정된 경로를 따라 레이저 노출되며, 금속층을 패턴모양으로 노출시키도록 현상된다. 노출 주파수는 예를 들어, 적외선, 자외선 또는 가시광선과 같이 사용가능한 다양한 전자기 주파수 중 임의의 것일 수 있다. 다음으로, 후속하는 에칭 단계가 연결 패드와 제어 전극을 연결하는 배선을 형성하기 위하여 금속층을 패터닝한다.

여기에 사용된 바와 같이, 픽셀은 기판 상의 임의의 발광 소자 또는 감광 소자이다. 예를 들어, 본 발명의 일 실시예에서, 기판 위에 형성되고 임의 컬러의 광을 방출하는 단일 유기 또는 무기 발광 다이오드 소자가 여기에 의도된 픽셀이다. "픽셀", "서브-픽셀", "발광 소자" 또는 "감광 소자"와 같은 용어는 모두 여기에 사용된 바와 같이 픽셀을 의미한다. 그러한 발광 픽셀들의 어레이는 디스플레이들에서 발견될 수 있다. 본 발명의 선택적 실시예에서, 예를 들어 감광 다이오드 또는 감광 트랜지스터일 수 있는 감광 소자가 픽셀일 수 있다. 그러한 감광 픽셀들의 어레이는 이미지 센서나 태양 전지에서 발견될 수 있다. 픽셀들은 일반적으로 발광 또는 감광 재료의 일면에 형성된 한 쌍의 전극을 포함한다. 몇몇 실시예에서(예를 들어, 디스플레이), 하나의 전극이 공통으로 연결되고 기판의 능동 영역 위에 패터닝되지 않는 반면, 제2 제어 전극만이 각 픽셀의 능동 영역 위에 형성된다.

여기에 언급된, 함께 계류 중인 공통 출원인의 미국특허출원 제12/191,462호에 더 설명된 바와 같이, 배선층은 장치 기판에 대체로 평행할 수 있다. 여기서 대체로 평행하다는 것은 배선층과 기판 사이의 거리가 기판 영역 위에서 다소 변할 수 있으나 하나 이상의 픽셀 영역에 대하여 배선층과 기판 사이의 평균 거리가 크기 면에서 균일하다는 것을 의미한다. 여기에 의도된 바와 같이, 다중 픽셀 장치는 예를 들어 기판 위에 형성된 박막 제어 회로들의 어레이와 같이 복수의 분산된 제어 소자들을 포함하는 장치이며, 각 제어 회로는 발광 소자를 제어하기 위하여 제어 신호 및 전력 버스들에 반응한다. 그러나, 본 발명에 따르면 분산된 제어 소자들은 칩렛들이다. 칩렛은 장치 기판에 비하여 상대적으로 소형의 집적 회로로서 독립된 기판 상에 형성된, 배선, 연결 패드들, 저항 또는 커패시터와 같은 수동 구성요소들, 또는 트랜지서트 또는 다이오드와 같은 능동 구성요소들을 포함하는 회로를 포함한다. 칩렛들은 디스플레이 기판과 분리 제조된 후 디스플레이 기판에 적용된다. 칩렛들은 바람직하게는 반도체 장치를 제조하기 위한 공지된 공정들을 사용하는 실리콘 또는 실리콘 온 인슐레이터(SOI)를 사용하여 제조된다. 따라서 각 칩렛의 결정질 기재(base)가 장치 기판과 분리되고 그 위에 칩렛 회로 소자들이 배치된 기판으로 고려될 수 있다. 따라서 복수의 칩렛들은 장치 기판으로부터 그리고 서로 분리된 대응하는 복수의 기판들을 갖는다. 특히, 독립 기판들은 픽셀들이 형성된 기판과 구별되며, 독립 칩렛 기판들의 영역은 모두 합쳐도 장치 기판보다 작다. 칩렛들은 예를 들어, 박막 비정질 또는 다결정 실리콘 장치들에 발견된 것보다 고성능의 능동 구성요소들을 제공하기 위해 결정질 기판을 가질 수 있다. 칩렛들은 바람직하게는 100㎛ 이하의 두께, 좀 더 바람직하게는 20㎛ 이하의 두께를 가질 수 있다. 이는 칩렛 위에 종래 스핀-코팅 기술을 사용하여 적용될 수 있는 접착제 및 평탄화 재료의 형성을 용이하게 한다. 본 발명의 일 실시예에 따르면, 결정질 실리콘 기판 상에 형성된 칩렛들은 기하학적 어레이로 배열되며, 접착 또는 평탄화 재료와 함께 장치 기판에 부착된다. 칩렛 표면 상의 연결 패드들이 기판 위에 형성된 제어 라인 배선을 통하여 픽셀들을 구동하기 위하여 각 칩렛을 신호 배선, 전력 버스 및 제어 전극에 연결하기 위하여 채용된다. 칩렛들은 하나, 복수 또는 다수의 픽셀들을 제어할 수 있다. 그러나, 각 칩렛이 적어도 두 개의 픽셀을 제어하는 것이 바람직하다.

칩렛들은 반도체 기판 상에 형성되기 때문에, 칩렛의 회로 소자들은 최신 리소그래피 툴들을 사용하여 형성될 수 있다. 그러한 툴들로, 0.5 미크론 이하의 특징 크기가 쉽게 달성될 수 있다. 예를 들어, 최신 반도체 제조 라인은 90nm 또는 45nm의 선폭(line width)을 달성할 수 있으며 본 발명의 칩렛들을 제조하는데 채용될 수 있다. 따라서, 예를 들어 각 픽셀에 대한 두 개의 트랜지스터 능동 매트릭스 회로와 같이, 픽셀을 구동하기 위한 칩렛의 회로 소자들이 작게 만들어질 수 있다. 선택적으로, 칩렛은 수동 매트릭스 제어기를 포함할 수 있다. 그러나, 칩렛은 또한 디스플레이 기판 상에 조립된 후 칩렛 위에 제공된 배선층에 전기적 연결을 형성하기 위한 연결 패드들을 요구한다. 연결 패드들은 디스플레이 기판에 사용된 리소그래피 톨들의 특징 크기(예를 들어 5㎛) 및 배선층에 대한 칩렛의 배열(예를 들어, +/- 5㎛)에 기초하여 크기가 결정되어야 한다. 따라서, 연결 패드는 예를 들어 패드들 사이에 5㎛의 공간을 갖는 15㎛ 폭을 가질 수 있다. 이는 일반적으로 패드들이 칩렛이 형성된 트랜지스터 회로 소자들보다 상당히 클 것임을 의미한다.

패드들은 일반적으로 트랜지스터들 위의 칩렛 상에 금속층으로 형성될 수 있다. 낮은 제조 비용을 가능하게 하기 위하여 가능한 작은 표면 영역을 갖는 칩렛을 만드는 것이 바람직하다. 따라서, 일반적으로 트랜지스터가 아닌 연결 패드들의 크기와 개수가 칩렛의 크기를 제한할 것이다.

본 발명은 향상된 수율을 갖는 분산된 제어 장치를 제공한다. 기판(예를 들어, 비정질 또는 다결정 실리콘) 상에 직접 형성된 회로보다 높은 성능을 구비한 회로 소자를 갖는 (예를 들어, 결정질 실리콘을 포함하는) 독립된 기판을 구비한 칩렛들을 채용하는 것에 의해, 더 높은 성능의 장치가 제공된다. 결정질 실리콘은 더 높은 성능뿐 아니라 훨씬 작은 능동 소자들(예를 들어, 트랜지스터들)을 갖기 때문외 회로 크기가 훨씬 감소되며 따라서 칩렛의 크기가 장치를 제어하고 전력을 공급하기 위해 필요한 연결 패드의 개수와 공간에 의해 결정된다. 유용한 칩렛이 또한 예를 들어, 2008년 3.4의 13페이지 Digest of Technical Papers of the Society for Imformation Display에, 윤, 리, 양 및 장(Yoon, Lee, Yang 및 Jang)에 의한 "아모레드 구동에서 MEMs 스위치들의 새로운 사용(A novel use of MEMs switches in driving AMOLED)"에 개시된 바와 같이, 미소 전자 기계(MEMS) 구조를 사용하여 형성될 수 있다.

장치 기판은 유리 및 예를 들어 본 기술분야에서 공지된 포토리소그래피 기술들로 패터링된 평탄화층(예를 들어, 수지) 위에 형성된 알루미늄 또는 은과 같이 증착 또는 스퍼터링된 금속으로 이루어진 배선층을 포함할 수 있다. 칩렛은 집적회로 산업에서 널리 인정받는 공지된 기술들을 사용하여 형성될 수 있다.

발광 소자의 일 실시예에서, 본 발명은 다음과 같이 작동한다. 칩렛 멀티 픽셀 제어 소자들은 전하 저장 소자들(예를 들어, 커패시터들), 상기 전하 저장 소자들에 전하 충전을 위하여 신호에 응답하는 능동 소자들(예를 들어, 트랜지스터들), 전력 버스 및 전력 버스로부터의 전류 및 전압을 제어하는 구동 소자들을 포함하는 회로 소자들을 포함한다. 구동 소자들(예를 들어, 전력 트랜지스터들)은 제어 라인을 통한 전류를 구동하기 위하여 전하 저장 소자들에 응답한다. 그러한 회로들은 예를 들어, 유기 또는 무기 발광 다이오드 장치들을 구동하기 위하여 본 기술분야에 공지되어 있다. 제어 신호가 전하 저장 소자에 전하를 충전하기 위하여 제공된다. 구동 트랜지스터는 제어 라인을 통하여 제어 전극 및 픽셀에 전류를 구동하기 위하여 전하 저장 소자에 반응한다. 유용한 신호 및 제어 방법들이 본 기술분야에 공지되어 있다. 그러한 동작은 예를 들어, 유기 또는 무기 LED 디스플레이 장치들에 유용할 수 있다. 상술한 미국특허출원 제12/191,462호는 또한 그러한 방법 및 동작에 대하여 더 상세한 설명을 제공한다.

감광 소자의 다른 실시예에서, 본 발명은 다음과 같이 작동한다. 픽셀들은 감광 다이오드 또는 트랜지스터들을 포함할 수 있다. 칩렛 다중 픽셀 제어 소자들은 제어 신호 및 전력 버스에 연결된 회로 소자를 포함한다. 픽셀의 감광 다이오드 또는 트랜지스터가 광에 노출되는 경우, 전류가 라인을 통과하여 칩렛으로 흐르고, 전하 저장 소자(예를 들어, 커패시터)에 저장될 수 있다. 다음으로 전하는 신호 라인을 통하여 외부 제어기로 전달될 수 있다. 유용한 신호 및 제어 방법들이 본 기술분야에 공지되어 있다. 그러한 동작은 예를 들어, 대형 이미지 감지 응용에 유용할 수 있다.

본 발명은 다중 픽셀 인프라 구조를 갖는 임의의 장치에 채용될 수 있으며, 회로 소자가 수동 매트릭스 제어기로서 또는 능동 매트릭스 소자로서 각 픽셀을 제어하는 능동 매트릭스 구성에 채용될 수 있다. 본 발명은 개구비(aperture ratio)의 증가, 픽셀 제어 성능의 향상 및 비용 감소가 중요한 경우 장점을 제공한다. 특히, 본 발명은 유기 또는 무기 능동 매트릭스 LED 장치로 사용될 수 있으며, 특히 정보 디스플레이 장치에 유용한다. 바람직한 실시예에서, 본 발명은 탕 외(Tang et al.)의 1988년 9월 6일 등록된 미국특허번호 제4,769,292호 및 반 슬리크 외(Val Slyke et al.)의 1991년 10월 29일에 등록된 미국특허번호 제5,061,569에 개시된, 그러나 이에 제한되지 않는 소분자 또는 중합체 OLED로 구성된 평판 OLED 장치에 채용될 수 있다. 예를 들어, (예를 들어 카렌(Kahen)의 미국공개특허공보 제2007/0057263호에 개시된 바와 같이) 다결정 반도체 매트릭스에 형성된 양자 도트를 채용하는 무기 장치들 및 유기 또는 무기 전하 제어층을 채용하는 무기 장치들 또는 하이브리드 유기/무기 장치들이 채용될 수 있다. 유기 또는 무기 발광 디스플레이의 많은 조합 및 변형들이 탑 또는 바텀 이미터 구조 중 하나를 갖는 능동 매트릭스 디스플레이를 포함하는 그러한 장치를 제조하기 위하여 사용될 수 있다.

10: 장치 기판
12: 접착제 및 평탄화층
16: 비아
20: 픽셀
22: 제어 전극
24: 배선
24A, 24B: 제어 전극들
25: 배선층
26: 발광층
28: 공통 (탑) 전극
30: 픽셀
32: 제어 전극
34: 배선
40: 칩렛
41: 회로 소자
42: 연결 패드
43: 픽셀 정의층
44: 칩렛 기판
50: 칩렛
52: 연결 패드
54: 칩렛 기판
60: 신호 및 버스 라인들
60A: 제어 배선
70: 전극 부분
72: 패드 부분
74: 스티치 부분
100: 기판 제공 단계
110: 칩렛 위치 단계
112: 칩렛 관측 단계
114: 경로 라우팅 단계
120: 배선 형성 단계
122: 전극 부분 형성 단계
124: 패드 부분 형성 단계
130: 픽셀 형성 단계
200: 도체 적층 단계
210: 도체 경화 단계
300: 도체 적층 단계
310: 수지 적층 단계
320: 수지 노출 단계
330: 수지 제거 단계
340: 도체 에칭 단계

Claims

a) 기판상에 각 픽셀이 개별 제어 전극을 갖는 복수의 픽셀들을 포함하는 장치 기판;
b)상기 장치 기판 위의 서로 다른 위치에 배치된 적어도 제1 및 제2 대응 칩렛을 갖는 복수의 칩렛; 및
c) 각각 연결 패드 및 서로 다른 픽셀 제어 전극에 연결된, 상기 장치 기판 위에 형성된 복수의 배선을 포함하고,
d) 상기 제1 칩렛용 연결 패드를 연결하는 상기 복수의 배선 중 적어도 하나의 형태는 상기 제2 칩렛용 대응 연결 패드를 연결하는 상기 복수의 배선 중 적어도 하나의 형태와 다른, 능동 매트릭스 장치.
a) 장치 기판;
b) 각 픽셀이 제어 전극을 포함하는, 상기 장치 기판 위에 형성된 복수의 픽셀들;
c) 상기 복수의 픽셀들 중 하나 이상을 제어하기 위하여 상기 장치 기판 위에 위치한 복수의 칩렛들; 및
d) 상기 장치 기판 위에 형성된 복수의 배선들을 포함하며,
각 칩렛은 회로 소자와 복수의 연결 패드들을 포함하는 상기 장치 기판에 독립적인 기판을 갖고, 상기 장치 기판상에 유일한 기결정된 위치 및 방향을 가지며, 제1 칩렛이 상기 제1 칩렛의 기결정된 위치 및 방향과 다른 위치 또는 방향을 갖는 제2 칩렛에 대응하며,
각 배선은 상기 복수의 연결 패드들 중 하나와 상기 제1 및 제2 칩렛용 상기 복수의 픽셀들 중 하나의 다른 제어 전극을 전기적으로 연결하며, 제1 칩렛용 연결 패드를 연결하는 상기 복수의 배선들 중 적어도 하나의 형태는 상기 제2 칩렛용 대응 연결 패드를 연결하는 복수의 배선들 중 적어도 하나의 형태와 다른, 능동 매트릭스 장치.
제2항에 있어서,
상기 복수의 배선들 각각은 상기 제어 전극 중 하나에 전기적으로 연결된 전극 부분과 상기 복수의 연결 패드들 중 하나에 전기적으로 연결된 패드 부분을 갖는, 능동 매트릭스 장치.
제3항에 있어서,
상기 복수의 배선들 중 적어도 두 개의 전극 부분은 동일한 형태를 가지며, 상기 복수의 배선들 중 상기 적어도 두 개의 패드 부분은 서로 다른 형태를 갖는,능동 매트릭스 장치.
제2항에 있어서,
상기 칩렛들은 하나 이상의 열의 연결 패드들을 갖는, 능동 매트릭스 장치.
제2항에 있어서,
상기 복수의 배선들은 증착된 금속 또는 금속 합금, 스퍼터링된 금속 또는 금속 합금 또는 경화된 도전성 잉크로 형성되는, 능동 매트릭스 장치.
제2항에 있어서,
상기 복수의 배선들은 단일층으로 형성되는, 능동 매트릭스 장치.
제2항에 있어서,
상기 복수의 칩렛들이 상기 장치 기판 위에 어레이로 위치되거나 상기 복수의 픽셀들이 상기 장치 기판 위에 어레이로 위치되는, 능동 매트릭스 장치.
제8항에 있어서,
상기 복수의 칩렛들 각각의 중심은 어레이 내에 배열되나, 상기 장치 기판에 대한 상기 복수의 칩렛들 중 적어도 두 개의 회전이 서로 다른, 능동 매트릭스 장치.
제8항에 있어서,
상기 복수의 칩렛들 중 하나 이상의 중심이 상기 칩렛들에 대하여 기결정된 중심 위치로부터 오프셋되어 있는, 능동 매트릭스 장치.
a) 기판 상에 하나 이상의 제어 배선들을 갖는 장치 기판;
b) 각 픽셀이 제어 전극을 포함하는 상기 장치 기판 위에 형성된 복수의 픽셀들;
c) 상기 장치 기판 위에 위치하고 상기 복수의 픽셀들 중 하나 이상을 제어하기 위한 복수의 칩렛들; 및
d) 상기 장치 기판 위에 형성된 복수의 배선들을 포함하고,
각 칩렛은 회로 소자 및 복수의 연결 패드들을 포함하는 상기 장치 기판에 독립적인 기판을 구비하고, 상기 장치 기판상에 기결정된 위치 및 방향을 가지며, 제1 칩렛이 상기 제1 칩렛의 기결정된 위치 및 방향과 다른 위치 또는 방향을 갖는 제2 칩렛에 대응하며,
각 배선은 상기 복수의 연결 패드들 중 하나와 상기 제1 및 제2 칩렛용 상기 복수의 픽셀들 중 하나의 다른 제어 전극을 전기적으로 연결하며, 제1 칩렛용 연결 패드를 연결하는 배선들 중 적어도 하나의 형태는 상기 제2 칩렛용 대응 연결 패드를 연결하는 배선들 중 적어도 하나의 형태와 다른, 능동 매트릭스 장치.