JP3719909B2

JP3719909B2 - 部品の製造方法

Info

Publication number: JP3719909B2
Application number: JP2000152811A
Authority: JP
Inventors: 洋太郎畑村; 政之中尾; 康伸田草
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-05-24
Filing date: 2000-05-24
Publication date: 2005-11-24
Anticipated expiration: 2020-05-24
Also published as: JP2001332680A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばコンピュータやテレビジョン受像機などのディスプレイに利用され、アドレス素子として薄膜トランジスタ（以下、「ＴＦＴ」という。）などのスイッチング素子を備えた透過型あるいは反射型等の液晶表示装置、より詳しくは、ゲート配線と、ソース配線と、ゲート配線とソース配線との交差部の近傍に設けられたスイッチング素子とを有し、このスイッチング素子は前記ゲート配線に接続されたゲート電極と、前記ソース配線に接続されたソース電極と、液晶層に電圧を印加するための画素電極に接続されたドレイン電極とを有する液晶表示装置や、そのように多数の配線やスイッチング素子やセンサー部などの繰り返しパターンを備えて複数の膜のパターンを形成した半導体素子や、液晶以外の表示装置（例えばＤＭＤ）や、イメージセンサーなどの能動素子や受動素子、あるいはそれら能動素子や受動素子を駆動したり制御する為、抵抗やコンデンサーや半導体素子や集積回路回路などの部品を実装した基板などを含む各種部品と各種部品の製造方法に関する。
【０００２】
また、ここで、部品とは電卓、デジタルカメラ、ハンディースキャナー、携帯ラジオ、MDプレーヤー、電子辞書、電子情報端末手帳などの様々な電子機器を含める事とする。
【０００３】
【従来の技術】
TFT型の液晶表示装置を例に説明する。
【０００４】
図９はアクティブマトリクス基板を備えた透過型の液晶表示装置の一般的な構成を示す回路図である。
【０００５】
図９に示すように、アクティブマトリクス基板１０１には、数万から数十万個以上と多くの複数の画素電極１０２がマトリクス状に形成されており、この画素電極１０２には、スイッチング素子であるＴＦＴ１０３が接続されて設けられている。
【０００６】
このＴＦＴ１０３のゲート電極には走査信号を供給するためのゲート配線１０４が接続され、ゲート電極に入力されるゲート信号によってＴＦＴ１０３が駆動制御される。
【０００７】
また、ＴＦＴ１０３のソース電極には表示信号（データ信号）を供給するためのソース配線１０５が接続され、ＴＦＴ１０３の駆動時に、ＴＦＴ１０３を介してデータ（表示）信号が画素電極１０２に入力される。
【０００８】
各ゲート配線１０４とソース配線１０５とは、マトリクス状に配列された画素電極１０２の周囲を通り、絶縁膜を介した状態で互いに直交差するように設けられている。
【０００９】
さらに、ＴＦＴ１０３のドレイン電極は画素電極１０２および付加容量１０６に接続されており、この付加容量１０６の対向電極はそれぞれ共通配線１０７に接続されている。
【００１０】
図１０は従来の技術に係る液晶表示装置におけるアクティブマトリクス基板のＴＦＴ部分の断面図である。
【００１１】
図１０に示すように、透明絶縁性基板１０７上に、図９のゲート配線１０４に接続されたゲート電極１０８が形成されているとともに、その上を覆ってゲート絶縁膜１０９が形成されている。
【００１２】
さらにその上にはゲート電極１０８と重畳するように半導体層１１０が形成され、その中央部上にチャネル保護層１１１が形成されている。
【００１３】
このチャネル保護層１１１の両端部および半導体層１１０の一部を覆い、チャネル保護層１１１上で分断された状態で、ソース電極１１２ａおよびドレイン電極１１２ｂとなるｎ+Ｓｉ層が形成されている。
【００１４】
一方のｎ+Ｓｉ層であるソース電極１１２ａ上には図９のソース配線１０５と同一の膜で金属層１１３ａが形成され、他方のｎ+Ｓｉ層であるドレイン電極１１２ｂ上には、ドレイン電極１１２ｂと画素電極１１４とを接続する金属層１１３ｂが形成されてスイッチング素子であるＴＦＴ１１５およびその周辺構造を形成している。
【００１５】
さらに、ＴＦＴ１１５、ゲート配線およびソース配線の上部を覆って層間絶縁膜１１６が形成されている。
【００１６】
この層間絶縁膜１１６の上には、画素電極１１４となる透明導電膜が形成され、この透明導電膜は、層間絶縁膜１１６を貫くコンタクトホール１１６ａを介して、ＴＦＴ１１１のドレイン電極１１２ｂと接続した金属層１１３ｂに接続されている。
【００１７】
このように、ゲート配線およびソース配線と画素電極１となる透明導電膜１１４との間に層間絶縁膜１１６が形成されているので、ゲート配線とソース配線とに対して画素電極１をオーバーラップさせることができる。
【００１８】
このような構造は、例えば特開昭５８−１７２６８５号公報に開示されており、これによって液晶表示装置の開口率を向上させることができるとともに、ゲート配線およびソース配線に起因する電界をシールドすることにより、液晶分子の配向が崩れるディスクリネーションを抑制することができる。
【００１９】
上記絶縁膜１０９あるいは層間絶縁膜１１６としては、従来、窒化シリコン（ＳｉＮ）などの無機膜をＣＶＤ法（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：プラズマ励起化学気相成長）を用いて膜厚３００〜５００ｎｍ（０．３〜０．５μｍ）程度に形成していた。
【００２０】
これ以上の膜厚を形成しないのはデポジションに時間がかかり生産効率が悪くなったり、残留応力で基板がそったりクラック等の不良が増すためである。
【００２１】
あるいは層間絶縁膜１１６だけは、有機膜を膜厚1〜５μｍ程度形成する場合もある。
【００２２】
あるいは、開口率が落ちるが層間絶縁間１１６を形成しない場合などもある。
【００２３】
また、このような液晶表示装置を製造する方法として、特開平１１−１４２８７８号公報に提案されたものがある。
【００２４】
これは、定ピッチに配置される半導体等の多層膜部の微小部品を、該当するピッチの値を整数で除した高密度ピッチで別の基板上に配置作製し、製品分毎などに一括して移載して表示トランジスタアレイパネルなどを製造する方法で、低コスト化や機能向上に有効な一手法である。
【００２５】
この場合、一例として、取しろがゼロと仮定して密集して造る２０μ角の微小部品をX方向およびY方向の何れもピッチ５０μｍで並ぶように製品基板に実装する場合を考えると、５０μｍ角の中に4個分の効率で（X方向とY方向に各々５０μｍ長に２個分の効率で）、微小部品が密集して造られる事となる。また、微小部品は何度か基板上を移し変えられ、その間の保持は、紫外光等の光硬化樹脂や光剥離樹脂が使用されている。
【００２６】
【発明が解決しようとする課題】
前述の液晶表示装置の場合、半導体層あるいは導電膜層が１〜３層以上と比較的少ない領域と、２〜６層程度とそれ以上に比較的多い領域が、繰り返しパターンの中で混在し、すなわち、生産タクトおよび不良率の異なる領域を同一基板に同時に、同一工程で形成することになり、基本的に非効率である。
【００２７】
また、図１０の場合において、ＴＦＴ１１１上に、ＳｉＮx，ＳｉＯ2，ＴａＯxなどを用いてＣＶＤ法またはスパッタ法により絶縁膜１０９あるいは層間絶縁膜１１６を成膜した場合、成膜された絶縁膜１０９あるいは層間絶縁膜１１６はその下地膜の膜厚による凹凸を反映する。
【００２８】
このような多層のＴＦＴやソース配線とゲート配線のクロス部などの凹凸部では残留応力（大型基板ほど面内でバラツク）の影響などでクラックが入りやすかったり、残留応力その他の影響でエッチング液がしみこんで短絡や断線の不良が生じやすく、大型基板ほど残留応力や温度やエッチング液あるいは不純物の濃度分布等のバラツキが増す影響で不良率が低下したり、これらの要因を均一化するため、装置条件などをより厳密に制御する必要が増し、処理時間が増したり、特殊な装置改良を要したりする。
【００２９】
一方、液晶表示装置などでは、全体の生産効率を向上するため部品の取れ数が多いように益々大きい基板寸法を採用する動きがあるが、例えば、量産開始時に思う程のスピードでラインが立ち上がらず、需給バランスのうねりの中、収益を確保するタイミングを逃したり、ユーザーにタイムリーに商品が納入出来ない場合などもある。
【００３０】
あるいは、同様の要因で信頼性が低下する場合もある。
【００３１】
あるいは、基板サイズの大型化で製造装置が大型化して、組立てや搬送に（搬送手段や経路や時間が制限され）苦労する場合や、工場全体が大きくなり、用地確保が困難であったり、工場内のラインのクリーン度を均一に制御することが困難となる。
【００３２】
また、装置各々の外形寸法のバラツキも増し、ライン設計が困難となる。
【００３３】
このような点を改善するため、特開平１１−１４２８７８号広報に記載される方法は、一つの有効な提案である。
【００３４】
しかし、前述の一例では、微小部品を造る元基板の取れ数のみの効率は４倍しかなく、製品ピッチの５０μｍ角（２５００μｍ2）の領域に対して、５０μｍ2（２０％）の空きスペース（不要となる基板材料）が必要で８０％の面積効率と製造効率がまだ低い。
【００３５】
更に、微小部品が同じものであって、外形サイズや実装ピッチなどの異なる製品を作る場合でも、微小部品側の製造プロセスにおいて、多層膜形成時などに露光形成マスクや元基板を変更したりする段取り換え時間が必要で製造効率を落とす、あるいは製造プロセスと基板サイズによってはライン改造などが必要で、製造ができない場合も有り得る。
【００３６】
また、マスクや製造段取り換え冶具の数が増し、工程管理が煩雑化し、製造ミスなども起こりやすくなるなどの課題がある。
【００３７】
更に、微小部品の移載回数が比較的効率が悪く、その間、光反応（接着や剥離）樹脂が使用されているが、そのような樹脂は、前後のプロセスに、例えばエッチングできないとかエッチング条件が限られとか余分に保護工程を要するなどの制限などを付与する、あるいは、比較的高価な基板を1回の製造毎にエッチング分離などの為、使い捨てる事があり、リサイクル効率が悪い。また、仮置き基板に接着剤が残るため、剥離洗浄の工程が余分に必要であったり、基板の使用回数が限られるなどの課題がある。
【００３８】
本発明の目的は、液晶表示装置以外も含む各種部品の製造方法において、特に製造用の元基板の寸法が大きくなっている、液晶表示装置や半導体装置などの部品において、製品の高信頼性化を図り、生産効率を向上し、装置の大型化を低減して、上記の不具合を低減した部品の製造方法を提供すること、また、微小部品が比較的容易に移載や位置決めができ、効率良く生産できる部品の製造方法を提供することなどを目的とする。
【００３９】
【課題を解決するための手段】
本発明に係る部品の製造方法は、Ｘ方向およびＹ方向の各々に定ピッチで複数個の微小部品を実装した基板から成る部品の製造方法であって、上記微小部品が隙間なく上記Ｘ方向およびＹ方向に複数個並んだ仮基板から、上記Ｙ方向に並んだ少なくとも一列の上記微小部品を静電気又は表面張力により吸着する工程と、上記吸着させた微小部品を上記Ｘ方向にピッチを拡大した状態で上記基板に移載する工程とを備え、上記微小部品を吸着する工程では、上記Ｙ方向に沿って設けられ、上記微小部品に当接させるピックアップ部を備えた移載治具を用いて、上記微小部品を吸着し、上記微小部品を移載する工程では、上記仮基板の外部に上記移載治具に直交するように設けられ、上記Ｘ方向に沿って形成された複数の溝を備えた外部位置決め部に対して、上記移載治具を移動させると共に、該移載治具の端部を上記複数の溝の何れか一つに当接させることにより、上記吸着させた微小部品を位置決めすることを特徴とする。
【００４０】
この発明によれば、微小部品を選択的に把持して移載できるので、接着や剥離樹脂を使用する場合に比べ、前後のプロセスに、例えばエッチングできないとか、エッチング条件などを制限する事が少なく、製造プロセスの簡素化が容易である。また、転写用基板などの使い捨て材料を減らして、基板の再利用数も増やす事が容易である。そのため、従来は同一基板内に形成していた、多層領域と少層領域を別々に作ることができ、TFTスイッチング部などの多層領域あるいは多プロセス工程領域は、他の少層領域あるいは少プロセス工程領域と別に製造し、高密度に作れ、比較的小基板で作ることもでき、信頼性や品質や歩留りなどを向上することができ、パターニング工程などで廃棄される金属材料なども低減され、スループットを向上して効率良く製造できる。
【００４１】
また、スループットの向上により、装置なども台数削減や小型化が可能で、搬送装置や経路を小さくできる。また、工程内でのクリーン度も均一化が容易で、ラインの設計や装置の搬入が容易となる。
【００４２】
更に、多層膜領域などを有する微小部品部は、部品への搭載ピッチに左右されることなく、空きスペースを最小にして製造でき、材料利用や製造効率を更に向上できる（従来技術の例の場合と比較して、実際は他のプラスとマイナス分の部分が発生するが面積２０％相当部の効率アップができる）。
【００４３】
また、微小部品をまとめて製造する元基板の寸法を製品寸法に関係無く任意に選べるので、既存や遊休ラインをそのまま転用して改造や段取り換えも少なく部品を製造できる。
【００４４】
段取り変えが少ない事で工程管理が簡素化し、作業ミスも更に減る。
【００４５】
また、同一の微小部品であれば、部品の製品側の微小部品実装ピッチなどの仕様が変わっても、微小部品の製造工程を変更することなく製造できるので効率良い。
【００４６】
尚、液晶表示装置などの部品は大型化が進む中、真空成膜装置などには均一性の限界があり、例えば、１ｍ角以上の液晶あるいはそれ以外の表示装置などの部品の量産化を容易に実現できる。
【００４７】
さらに、この発明によれば、隙間なくＸ方向およびＹ方向に並んだ複数の微小備品を、Ｙ方向に沿った列毎に、Ｘ方向に間隔を拡大して配置することが可能になる。
【００４８】
上記複数の微小部品は、レーザー光又はＵＶ光の照射により剥離可能な接着剤を介して上記仮基板の上面に保持されており、上記微小部品を吸着する工程では、上記微小部品を吸着させた状態で、上記接着剤にレーザー光又はＵＶ光を照射してもよい。
【００４９】
この発明によれば、微小部品を吸着した後に、微小部品に対する接着保持力を解除することになるので、例えば、吸着するためのピックアップ部を微小部品に当接させる際の複数の微小部品の間の位置ずれが抑制される。
【００５０】
上記微小部品は、半導体素子であってもよい。
【００５１】
半導体素子は、工程も使用材料数も多く、基板なども高価な場合が多く、プロセス数や装置台数も多い。
【００５２】
従って、本発明によれば、より製造や材料利用などの効率を向上し、低コストで製造できる。
【００５３】
【発明の実施の形態】
本発明に係る実施の形態について、以下の例に、図面に基づいて、詳細に説明する。
【００５４】
（実施の形態１）
まず、本発明の基本的な考えを図１（ａ）〜（ｃ）に示す実施例を用いて説明する。本発明は、微小部品１（以下、分離チップあるいはマイクロチップとも呼ぶ）、の拡大配置をX方向とY方向の直線方向拡大の組み合せで実現する事である。
図１（ａ）に示すように、例えばTFT型液晶表示装置や他の部品のTFT素子や各種多層配線回路部などを形成したマイクロチップ１は各４０μｍ角で、それがX方向とY方向の各々に１０００個×１０００個、合計１００万個が取しろをゼロとして格子状に並んでいるとする。
【００５５】
次に、図１（ｂ）に示すように、マイクロチップ１を例えば再利用可能な図示しない移載冶具として静電気などで吸着し、まずX方向に分離するため、Y方向は４０μｍ×1０００個、すなはち、４０ｍｍ長の列の状態のままで、X方向に１列ずつ取っていく。
【００５６】
それを１０００回繰り返して、各列のピッチ１ｍｍとし、X方向に約１０００ｍｍに分離配置する。
【００５７】
更に、図１（ｃ）に示すように、マイクロチップ１の下または上部に配置した、１列分のマイクロチップ１を保持するX方向に長さ１０００ｍｍのバー２をY方向にピッチ１ｍｍで全体で１ｍ程度になるよう、全体を間欠分離配置する。
【００５８】
このように、例えばX方向に先に伸ばした後、X方向と同時に伸ばすことは無くY方向に伸ばし、４０ｍｍ×４０ｍｍを１ｍ×１ｍの面積に１００万個のマイクロチップ１が拡大配置される。
【００５９】
なお、１製品分毎に拡大配置処理を行う必要は無く、例えば１００個×１００個のマイクロチップが実装される部品では、製品間のギャップ（間隙部）などをあけた上で、上記のプロセスを繰り返すと、１０個×１０個、すなわち、１００個の部品が上記の工程で製造され、このように複数の部品を作る方が、効率良く好ましい。
【００６０】
また、Y方向はバー２により、拡大ピッチ配置したが、X方向と同様にして拡大ピッチ配置しても良い。
【００６１】
次に、X方向に拡大配置する移載冶具の例を、図２、図３、図４、図５に示す。
【００６２】
まず、図２は、マイクロチップ１の受取りや移載位置が、外部基準により精度良く位置決めされる様子を説明するものである。
【００６３】
高密度に配置されたマイクロチップ１の一列分を吸着するため、マイクロチップ１の右側の第１列の上部に移載冶具のピックアップ部３が配置され、ピックアップ時等の外部位置決め部４がマイクロチップ１の集合の両脇に備えられている。
【００６４】
図2のB−B断面図を図３に示し、マイクロチップ１の吸着部拡大図を説明する。
【００６５】
マイクロチップ１の寸法は４０μmであり、ピックアップ部３の先端は位置ずれの許容値を加味し、例えば幅３０μmとする。また、ピックアップ部３の本体の幅ｔは、剛性などを考慮して、１ｍｍから５ｍｍの間とする。このようにして、ピックアップ部３の断面は先を細くしたナイフエッジ型が好ましい。
【００６６】
一方、ピックアップ部３の外部位置決め部４は例えば図２のC−C断面であって、図４に示すように、同じくナイフエッジ型の先端３ａが外部位置決め部４により正確に位置決めされる構造となっている。
【００６７】
次に、マイクロチップ１をピックアップ部３で吸着する様子を図５に示す。
【００６８】
例えば、マイクロチップ１は、レーザー光により剥離する接着剤５を介してガラスなどから成る仮基板６に仮付けされているとする。
【００６９】
吸着するマイクロチップ１ａ上に先端表面に電極７を形成したピックアップ部３を当接して静電気による吸着電圧を電極７に印加後、基板６の下面よりレーザー光を照射して所望のマイクロチップ１ａの仮基板６に対する保持力を解除する。
【００７０】
ここで、ピックアップ３の吸着力を付与後に、接着保持力を解除するのは、マイクロチップ１ａにピックアップ部３が当接する際などに、複数のマイクロチップ１ａ間で位置ずれが生じる事を避けるためである。
【００７１】
（実施の形態２）
本発明の他の実施例を図６に示す。
【００７２】
図６ではマイクロチップ８をピックアップ部９で吸着する様子を示す。
【００７３】
例えば、マイクロチップ９は、仮基板または製造基板としての基板１０上に配置され、基板の下面にはマイクロチップ８を個々に選択吸着可能なように、マイクロチップ８毎、あるいはマイクロチップ８の一列毎に、静電気による吸着切換え可能なように内部電極１１を備えた吸着台１２（製品によっては、製造工程で基板１０と一体化していても良い）が備えられている。
【００７４】
吸着するマイクロチップ８上に静電気による吸着用のピックアップ部９を当接して後、マイクロチップ８を移載する。
【００７５】
このような、吸着台１２を用いることにより、マイクロチップを選択的に開放して移載できるので、接着や剥離樹脂を使用する場合に比べ、前後のプロセスに、例えばエッチングできないとかエッチング条件などを制限する事が少なく、製造プロセスの簡素化が容易である。また、転写用基板などの使い捨て材料を減らして、基板の再利用数も増やす事ができる。
【００７６】
（実施の形態３）
本発明の他の実施例を図７を用いて説明する。
【００７７】
本実施例ではマイクロチップ１３を吸着するピックアップ部１４に金属やセラミックスなどの多孔質材料で形成している。例えば、ピックアップ部１４はマイクロチップ１３を吸着する前に水分を含ませたスポンジ材や紙材などに当接して、水分を含ませる。
【００７８】
このようなピックアップ部１４はマイクロチップ１３を表面張力を用いて吸着する。
【００７９】
また、マイクロチップ１３をピックアップ部から離脱する際は、先の例の静電気による吸着台や接着剤を用いて表面張力より大きな吸着力を用いてもよいが、更に気圧制御を用いることにより、水分の蒸発量を制御して表面張力を適正値にコントロールして、ピックアップ側の把持力を正確に制御するので、より確実に離脱受渡しを行う事ができる。
【００８０】
特に、繰返しで数万個以上の大量の微小なマイクロチップを移載する際、他の静電気力やピックアップ部や基板表面に付着した異物や水分の表面張力などによって位置ずれが生じると、リワークする必要があり、このように精密に把持力を制御することにより、リワークを低減して、より確実に高歩留りで移載を行う事ができ、リワークを低減できる。
【００８１】
（実施の形態４）
本発明の他の実施例を図８を用いて説明する。
【００８２】
透明なガラス基板１５上には、UV剥離樹脂１６を介してマイクロチップ１７が複数個形成されている。移載したいピッチのマイクロチップ１７ａの下部のUV剥離樹脂１６ａのみ、あらかじめUV光照射して接着力を弱め、対応するマイクロチップ１７ａの上部に対応してマイクロ静電チャック１８の突起部１８ａを合せて当接し、対応するマイクロチップ１７ａのみを選択的に吸着する。
【００８３】
本例では、突起部１８ａ毎に内部に1個の内部電極１９を設け、直流電圧を印加しているが、電極は一対でもよく、電圧は交流電圧でも良い。
【００８４】
また、マイクロチップ１７を静電チャック時に分極するため、マイクロチップ１７の下部または上部または内部には導電材料部が形成されている方が好ましく、マイクロチップ１７内に金属配線があれば好ましいが、更に、下部に導電材料部２０が、より好ましくは内部、更に好ましくは上部（静電チャック側）に形成されている事が好ましい。
【００８５】
導電材料部は透明なITOでも良いし、半田による電極接続やセルフアライメントを兼ねた、半田に濡れ性の良い、金属単層または多層膜であっても良い。
【００８６】
【発明の効果】
以上説明したように、本発明の部品の製造方法によれば、上記微小部品が隙間なく上記Ｘ方向およびＹ方向に複数個並んだ仮基板から、上記Ｙ方向に並んだ少なくとも一列の上記微小部品を静電気又は表面張力により吸着する工程と、上記吸着させた微小部品を上記Ｘ方向にピッチを拡大した状態で上記基板に移載する工程とを備え、上記微小部品を吸着する工程では、上記Ｙ方向に沿って設けられ、上記微小部品に当接させるピックアップ部を備えた移載治具を用いて、上記微小部品を吸着し、上記微小部品を移載する工程では、上記仮基板の外部に上記移載治具に直交するように設けられ、上記Ｘ方向に沿って形成された複数の溝を備えた外部位置決め部に対して、上記移載治具を移動させると共に、該移載治具の端部を上記複数の溝の何れか一つに当接させることにより、上記吸着させた微小部品を位置決めするので、多層膜領域などの微小部品部は、部品への搭載ピッチに左右されることなく、空きスペースを最小にして材料利用や製造効率を更に向上できる。
【００８７】
また、微小部品をまとめて製造する元基板の寸法を任意に選べるので、既存や遊休ラインをそのまま転用して改造や段取り換えも少なく製造できる。
【００８８】
段取り変えが少ない事で工程管理が簡素化し、作業ミスも減る。
【００８９】
また、同一の微小部品であれば、部品のピッチなどの仕様が変わっても、微小部品の製造工程を変更することなく製造できるので効率良い。
【００９０】
また、他の本発明の部品の製造方法によれば、多数個の微小部品群から選択的に前記複数個より少ない小複数個の微小部品を光反応による事なく把持または開放して移載する移載冶具を用いて製造するので、前後のプロセスに、例えばエッチングできないとかエッチング条件などを制限する事が少なく、製造プロセスの簡素化が容易である。
【００９１】
また、転写用基板などの使い捨て材料を減らして、基板の再利用数も増やす事が容易である。
【図面の簡単な説明】
【図１】本発明の部品の製造方法のマイクロチップの移載方法を示す図面である。
【図２】本発明の部品の製造方法のマイクロチップの移載方法を示す図面である。
【図３】本発明の部品の製造方法のマイクロチップの把持方法を示す図面である。
【図４】本発明の部品の製造方法のマイクロチップの移載時の位置決め方法を示す図面である。
【図５】本発明の部品の製造方法のマイクロチップの把持方法を示す図面である。
【図６】本発明の部品の製造方法のマイクロチップの把持方法を示す図面である。
【図７】本発明の部品の製造方法のマイクロチップの基板上での保持方法を示す図面である。
【図８】本発明の部品の製造方法のマイクロチップの移載方法を示す図面である。
【図９】従来の部品の例としてのTFT型の液晶表示装置の回路構成を説明する図面である。
【図１０】従来の部品の例としてのTFT型の液晶表示装置の断面構造を説明する図面である。
【符号の説明】
１、１ａ、８、１３、１７マイクロチップ
２バー
３、９、１４ピックアップ部
３ａピックアップ部側外部位置決め部
４外部位置決め部
５接着剤
６仮基板
７電極
１０基板
１１、１９内部電極
１２吸着台
１５ガラス基板
１６ UV剥離樹脂
１８マイクロ静電チャック
１８ａ突起部
２０導電材料部

Claims

Ｘ方向およびＹ方向の各々に定ピッチで複数個の微小部品を実装した基板から成る部品の製造方法であって、
上記微小部品が隙間なく上記Ｘ方向およびＹ方向に複数個並んだ仮基板から、上記Ｙ方向に並んだ少なくとも一列の上記微小部品を静電気又は表面張力により吸着する工程と、
上記吸着させた微小部品を上記Ｘ方向にピッチを拡大した状態で上記基板に移載する工程とを備え、
上記微小部品を吸着する工程では、上記Ｙ方向に沿って設けられ、上記微小部品に当接させるピックアップ部を備えた移載治具を用いて、上記微小部品を吸着し、
上記微小部品を移載する工程では、上記仮基板の外部に上記移載治具に直交するように設けられ、上記Ｘ方向に沿って形成された複数の溝を備えた外部位置決め部に対して、上記移載治具を移動させると共に、該移載治具の端部を上記複数の溝の何れか一つに当接させることにより、上記吸着させた微小部品を位置決めすることを特徴とする部品の製造方法。
請求項１に記載された部品の製造方法において、
上記複数の微小部品は、レーザー光又はＵＶ光の照射により剥離可能な接着剤を介して上記仮基板に保持されており、
上記微小部品を吸着する工程では、上記微小部品を吸着させた状態で、上記接着剤にレーザー光又はＵＶ光を照射することを特徴とする部品の製造方法。
請求項１に記載された部品の製造方法において、
上記微小部品は、半導体素子であることを特徴とする部品の製造方法。