JP3566181B2 - 電子部品の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、たとえば、コンピュータやテレビジョン受像機などのディスプレイに利用され、基板上に薄膜トランジスタ（ＴＦＴ：Thim Film Transistor）などの複数個のスイッチング素子を備えた透過型または反射型の液晶表示装置などの電子部品の製造方法に関する。
【０００２】
さらに詳しくは、ゲート配線と、ソース配線と、このゲート配線とソース配線との交差部の近傍に設けられたスイッチング素子とを有し、このスイッチング素子が上記ゲート配線に接続されたゲート電極と、上記ソース配線に接続されたソース電極と、液晶層に電圧を印加するための画素電極に接続されたドレイン電極とからなる液晶表示装置のアクティブマトリックス基板に関する。
【０００３】
【従来の技術】
従来技術の電子部品の製造方法について、ＴＦＴ型の液晶表示装置のアクティブマトリックス基板２の製造方法を一例として説明する。図７は、透過型のＴＦＴ型液晶表示装置１のアクティブマトリックス基板２の一般的な構成を示す電気回路図である。図７に示すように、アクティブマトリックス基板２には、数万から数十万個以上の画素電極３がマトリックス状に形成されており、この画素電極３にはスイッチング素子である薄膜トランジスタ４（以下、ＴＦＴ４と略記する）が接続されて設けられる。このＴＦＴ４のゲート電極６には走査信号を供給するためのゲート配線５が接続され、このゲート電極６に入力されるゲート信号によってＴＦＴ４が駆動制御される。また、ＴＦＴ４のソース電極７には表示信号を供給するためのソース配線８が接続され、ＴＦＴ４の駆動時に、ＴＦＴ４を介して表示信号が画素電極３に入力される。各ゲート配線５とソース配線８とは、マトリクス状に配列された画素電極３の周囲を通り、絶縁膜を介した状態で互いに直交差するように設けられる。さらに、ＴＦＴ４のドレイン電極は、画素電極３および付加容量９に接続され、この付加容量９の対向電極２４はそれぞれ共通配線１０に接続される。
【０００４】
図８は、ＴＦＴ型液晶表示装置１のＴＦＴ４部分の断面図である。図８に示すように、まず、透明絶縁性基板１１上に、ゲート配線５に接続されたゲート電極６が積層され、その上を覆って、ゲート絶縁膜１２が積層される。さらにその上に、ゲート電極６と重畳するように半導体層１３が形積層され、その中央部にチャネル保護層１４が積層される。このチャネル保護層１４の両端部および半導体層１３の一部を覆い、チャネル保護層１４上で分断された状態で、ソース電極７およびドレイン電極１５となるｎ⁺Ｓｉ層が積層される。一方のｎ⁺Ｓｉ層であるソース電極７上に、ソース配線８と同一の素材の膜で金属層１６が積層され、他方のｎ⁺Ｓｉ層であるドレイン電極１５上に、ドレイン電極１５と画素電極３とを接続する金属層１６が積層される。このようにして、スイッチング素子であるＴＦＴ４とその周辺構造が形成される。さらに、ＴＦＴ４、ゲート電極６およびソース電極７の上部を覆って、層間絶縁膜１７が積層される。この層間絶縁膜１７の上に、画素電極３となる透明導電膜１８が積層され、この透明導電膜１８は、層間絶縁膜１７を貫くコンタクトホール１９を介して、ＴＦＴ４のドレイン電極１５と接続した金属層１６に接続される。
【０００５】
このように、ゲート配線５およびソース配線８と、画素電極３となる透明導電膜１８との間に層間絶縁膜１７が介在されているので、ゲート配線５とソース配線６とに対して画素電極３をオーバーラップさせることができる。このような構造は、たとえば、特開昭５８−１７２６８５号公報に開示されている。これによって、液晶表示装置１の開口率を向上させることができるとともに、ゲート配線５およびソース配線８に起因する電界をシールドすることができ、液晶分子の配向が崩れるディスクリネーションを抑制することができる。
【０００６】
上記のゲート絶縁膜１２および層間絶縁膜１７は、窒化シリコン（ＳｉＮ）などの無機膜をＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法：プラズマ励起化学気相成長法）によって、膜厚が３００〜５００ｎｍ（０．３〜０．５μｍ）程度に形成される。これ以上の膜厚に形成しないのは、デポジションに時間がかかって、生産効率が悪くなったり、残留応力によって、基板１１が反ったり、クラック２３などの不良が増加するためである。また層間絶縁膜１７は、有機膜を膜厚１〜５μｍ程度に形成する場合もある。また、開口率が落ちるという問題があるが、層間絶縁膜１７を形成しない場合もある。
【０００７】
【発明が解決しようとする課題】
上記の液晶表示装置１では、半導体層１３及び導電膜１８の積層数が０〜２層と少ない配線部２１と、２〜５層と多いスイッチング素子部２２とが、基板２上に交互に配列されて混在する。すなわち、生産コストおよび不良品率の異なる配線部２１およびスイッチング素子部２２を、同時に、同一工程で形成しているので、この従来技術の製造方法は、製造効率が悪い。さらに、この従来技術の製造方法では、ＴＦＴ４上に、ＣＶＤ法またはスパッタ法によって、ＳｉＮ_x、ＳｉＯ₂およびＴａＯ_x（Ｔａ：タンタル）からなる絶縁膜１２あるいは層間絶縁膜１７を成膜しているので、この成膜されたゲート絶縁膜１２および層間絶縁膜１７は、その下地膜の膜厚による凹凸を反映する。このような多層構造のＴＦＴ４またはソース配線８とゲート配線５とのクロス部といった凹凸部では、残留応力の影響で、クラック２３が入ったり、残留応力またはその他の影響で、エッチング液が染み込んで短絡や断線の不良が生じる。
【０００８】
したがって、数万から数十万個以上のＴＦＴ４を同時に同一工程で順番に積層して製造する従来技術の製造方法では、上記のように、不良部分が生じると、この不良部分だけを、正常なものに交換して、補修することが困難である。したがって、この従来技術では、数万から数十万個のＴＦＴ４の内の僅かなＴＦＴ４の欠陥によって、アクティブマトリックス基板２自体を破棄しなければならないこともある。これによって生産コストが増加してしまうという問題がある。さらに大型基板になるほど、残留応力の分布、温度分布、エッチング液および不純物の濃度分布のムラが大きく、ＴＦＴ４の不良品率が増加する。したがって従来技術では、これらの要因を均一化するために、装置の条件を厳密に制御する。しかしながら、これによって、処理時間が増加したり、特殊な装置改良を必要する。また、液晶表示装置１では、全体の生産効率を向上するために、部品の取れ数が多くなるように、益々大きい基板を採用する動きがある。
【０００９】
このように、基板が大型化すると、たとえば量産開始時に予定していたスピードで生産ラインが立ち上がらず、需給バランスのうねりの中、収益が充分に確保されなかったり、ユーザにタイムリーに商品が納入できないといった不具合が生じる。また、同様の要因で液晶表示装置１の信頼性が低下することもある。
【００１０】
さらに従来技術では、基板ごと次の工程に搬送して、膜形成処理を行っているので、上記のように基板サイズが大きくなると、各工程の製造装置自体も大型化しなければならない。さらに、搬送手段、搬送経路および搬送時間が制限され、組立および搬送が困難となる。したがって、工場全体が大きくなり、これによって、用地確保が困難となったり、工場内の生産ラインのクリーン度を均一に制御することが困難になる。また、装置各の外形寸法のばらつきも増加し、ライン設計が困難となる。
【００１１】
本発明の目的は、ＴＦＴ型液晶表示装置のアクティブマトリックス基板のように、基板上に、ＴＦＴなどの無数の半導体素子を有する電子部品を効率よく製造することができる電子部品の製造方法を提供することである。特に、大型基板上に無数の半導体素子が形成されて構成される電子部品を、半導体素子の不良品率を低減し、生産効率を向上させるとともに、大型の製造装置を必要とせずに、製造することができる電子部品の製造方法を提供することである。
【００１２】
【課題を解決するための手段】
本発明は、予め配線パターンが形成された主基板上に、予め作成された半導体チップを実装する工程を含む電子部品の製造方法において、
前記半導体チップは、電子部品の製造工程中に、吸引保持して移動するために錐形形状の突部を形成することを特徴とする電子部品の製造方法である。
【００１３】
また本発明は、前記主基板上には、複数の同一配線パターンが形成され、前記半導体チップは複数設けられ、各半導体チップには、前記主基板上の配線パターンに対応し、実装したときに基板側配線パターンに接続されるチップ側配線パターンがそれぞれ形成され、
前記主基板上の各配線パターンに対応して、前記半導体チップがそれぞれ実装されることを特徴とする。
【００１５】
また本発明は、前記半導体チップを前記主基板上に実装した後に、錐形状の半導体チップの頂点側部分を除去して、半導体チップを平坦化することを特徴とする。
【００１６】
また本発明は、前記錐形形状の半導体チップは、シリコン基板をエッチングして作成されることを特徴とする。
【００１７】
また本発明は、紫外線で剥離される紫外線剥離樹脂によって、突部の前記吸引保持前に、前記半導体チップを被覆して保護し、前記半導体チップを前記移動して主基板上に実装した後、紫外線レーザを照射することによって、半導体チップの紫外線剥離樹脂を除去することを特徴とする。
【００１８】
また本発明は、前記主基板の配線パターンと前記半導体チップの電極パターンとを、金を用いて接続することを特徴とする。
【００１９】
また本発明は、錐形形状の凹部が形成された吸引口部分を有する移載治具を準備し、
この吸引口部分は、突部のテーパ面（９４ｂ）を案内するテーパ面（８３ａ）を有し、吸引口部分によって半導体チップの前記錐形形状の前記突部を吸引保持し、半導体チップを吸引保持したまま、移載治具を前記主基板上に移動し、
その後、吸引保持を解除して、主基板上の配線パターンに半導体チップの電極パターンを接続することを特徴とする。
【００２１】
本発明に従えば、従来技術では、主基板上に順番に膜を積層して製造していた電子部品を、複数の同一の配線パターンが形成された主基板と、この配線パターンに接続されるチップ側パターンが形成された半導体チップとに分けて別々に作成し、この半導体チップを主基板上の各配線パターンに個別に対応させた状態で、複数の半導体チップを主基板上に実装して製造する。したがって、従来技術に比べて、生産効率が向上する。さらに、大型の主基板上に半導体チップを有する電子部品を製造する場合には、半導体チップは、主基板以外の小型の基板に膜を積層して高密度に配置して形成した後、分割して作成し、この半導体チップを、配線パターンを形成した大型基板に実装する。つまり、半導体チップは、小型のチップ製造装置で作成することができ、これによって、大型の主基板上に半導体チップを備えた電子部品を製造する場合でも、大型のチップ製造装置を必要とせず、したがって工場を大きくする必要がない。また、半導体チップと主基板とを別々に作成することによって、半導体チップを実装する前に、不良な半導体チップを、予め取り除くことができるので、電子部品の歩留りが向上する。
【００２２】
半導体チップを実装するとき、まず、錐形形状の凹部が形成された吸引口を複数有する移載治具によって、複数の半導体チップをまとめて吸引して保持し、半導体チップを吸引したまま、移載治具を主基板上まで移動し、その後、吸引保持を解除して、主基板上に、半導体チップをまとめて実装する。移載治具で半導体チップを吸引保持するとき、半導体チップは錐形形状を有しているので、半導体チップのテーパ面が、吸引口の凹部のテーパ面に沿って、案内され、半導体チップは、正確に位置決めされた状態で、吸引保持される。したがって、吸引時に半導体チップの位置ずれを自動的に修正し、半導体チップ間のピッチ精度を高精度にすることができる。
【００２３】
さらに、錐形形状の半導体チップを実装した後、半導体チップの頂点側部分を除去して、平坦化する。たとえば、半導体チップが、液晶表示装置のスイッチング素子である場合では、上記のように、実装した半導体チップを平坦化することによって、この半導体チップをスペーサとして使用することができる。したがって、液晶表示装置の製造工程で、スペーサ形成工程およびスペーサ配置工程を省略でき、さらに、この液晶表示装置は、画素電極部にスペーサが配置されないので、開口率が高くなり、表示品位が向上する。
【００２４】
また、錐形状の半導体チップは、シリコン基板をエッチングして作成されるので、シリコン基板の有する（１，１，１）結晶面と（１，０，０）結晶面とのエッチングの異方性を利用して、５４．７度の鋭利な角度を有する四角錐体の半導体チップを容易に作成することができる。
【００２５】
また、半導体チップを、紫外線で容易に剥離される紫外線剥離樹脂によって、突部の吸引保持前に、被覆して、保護しているので、半導体チップを吸引保持するとき、あるいは半導体チップを主基板上に移動させるときなどに、半導体チップに傷などが生じることがなく、さらに半導体チップに異物などが付着することが防止される。この紫外線樹脂の被覆層は、半導体チップを基板上に実装した後、半導体チップに紫外線レーザが照射されるので、半導体チップの形状が複雑であったとしても、被覆した紫外線剥離樹脂を、確実に除去することができ、半導体チップの清浄度が向上する。
【００２６】
また、半導体チップの電極と主基板の配線とを、金で接続することによって、金以外の接続材料に比べて、接続部の腐食や酸化を防止することができ、信頼性が高く、この電子部品を安定して使用することができる。
【００２８】
【発明の実施の形態】
本発明の電子部品および電子部品の製造方法について、ＴＦＴ型の液晶表示装置のアクティブマトリックス基板９０を一例として説明する。図１は、本発明の実施の一形態の電子部品の製造方法で製造された電子部品であるアクティブマトリックス基板９０の画素近傍の構造を示す平面図であり、図２は、アクティブマトリックス基板９０の画素近傍の断面図であり、図３は、アクティブマトリックス基板９０の画素近傍の斜視図である。図１〜図３に示すように、アクティブマトリックス基板９０は、主基板５１と、この主基板５１上に実装された複数個の四角錐台形状の半導体チップ９２とによって構成される。
【００２９】
主基板５１は、たとえば一辺が数１００ｍｍ以上の矩形のガラス基板上に透明導電材料からなる画素電極５２が、マトリックス状に数万個（図１では、３個示す）以上形成されたものである。さらに、主基板５１には、これらの画素電極５２の周囲を通り、互いに直交するように、走査信号を供給するためのゲート配線５３および表示信号（データ信号）を供給するためのソース配線５４と、画素電極５２に接続されるドレイン配線５７とが形成されている。このソース配線５４とゲート配線５３とドレイン配線５７とによって、一組の配線パターン９１が構成され、この一組の配線パターン９１が、全ての画素電極５２の近傍に形成されている。
【００３０】
半導体チップ９２は、単結晶シリコンからなる四角錐台形状のチップ本体９５と、このチップ本体９５の内部の底面寄りの位置に設けられた薄膜トランジスタ５５（以下、ＴＦＴ５５と略記する）と、このＴＦＴ５５のゲート電極５３ｂに接続されたゲート配線５３ｃと、ＴＦＴ５５のソース電極５４ｂに接続されたソース配線５４ｃと、ＴＦＴ５５のドレイン電極５７ｂに接続されたドレイン配線５７ｃとからなる。
【００３１】
上記半導体チップ９２が、主基板５１の複数の配線パターン９１に個別に対応した状態で、主基板５１上に実装されて、アクティブマトリックス基板９０が構成されている。半導体チップ９２のゲート配線５３ｃ、ソース配線５４ｃおよびドレイン配線５７ｃと、配線パターン９１のゲート配線５３、ソース配線５４およびドレイン配線５７とが、それぞれ接続されている。したがって、ゲート電極５３ｂに入力される信号によって、ＴＦＴ５５が駆動制御され、ソース電極５４ａから、ドレイン電極５７ａを介して画素電極５２に入力される表示信号を供給または遮断する。
【００３２】
以上のように構成される本発明の電子部品であるアクティブマトリックス基板９０を備える液晶表示装置では、この半導体チップ９２の四角錐台形状のチップ本体９５をスペーサとして使用することができる。したがって、画素電極５２部分にスペーサが配置されないので、開口率が高くなり、液晶表示装置の表示品位が向上する。
【００３３】
次に、このアクティブマトリックス基板９０の製造方法について説明する。まず、前述の主基板５１を準備する。主基板５１に半導体チップ９２を実装する前に、この主基板５１上に、複数の画素電極５２と、この画素電極５２に個別に対応する上記配線パターン９１とを予め形成する。
【００３４】
この主基板５１とは別に、四角錐形状の突部９４を有する半導体チップ９２ａを準備する。図４は、この実装前の四角錐形状の突部９４を有する半導体チップ９２ａを示す図である。この四角錐形状の半導体チップ９２ａは、以下のようにして作成される。主基板５１よりも小さい元基板に、予め、ＴＦＴ５５、ゲート配線５３ａ、ソース配線５４ａおよびこのゲート配線５３ａとソース配線５４ａとのクロス部を作成する。さらに、これらの配線５３ａ，５４ａ，５７ａに電気的に接続される端子７７が形成され、この端子７７は、金によって構成される。このＴＦＴ５５は、ＭＯＳ型のトランジスタ構造を有し、たとえば、厚さが１００ｎｍ程度のクロムからなるゲート電極と、厚さが１００ｎｍ程度の二酸化シリコンからなるゲート絶縁膜と、厚さが、４００ｎｍ程度のｎ⁺，Ｐ^-の単結晶シリコン領域とを含んで構成される。
【００３５】
元基板にＴＦＴ５５を作製した後、元基板を、たとえば紫外線で容易に剥離される紫外線剥離樹脂で動かないように固定した状態で、元基板をエッチングして、四角錐形状の突部９４とＴＦＴ５５とを有する半導体チップ９２ａが形成される。なお、この突部９４とＴＦＴ５５との間に、前述のチップ本体９５となるストップ層８８が設けられる。また、この元基板は、たとえば一辺が数百ｍｍ程度のガラス基板やセラミック基板であってもよいが、さらに好ましくは、数インチ径の小型のシリコン基板であることが好ましい。このように、元基板がシリコン基板であると、シリコン基板の有する（１，１，１）結晶面と（１，０，０）結晶面とのエッチングの異方性を利用して、５４．７度の鋭利な角度を有する四角錐形状の突部９４を有する複数の半導体チップ９２を容易に作成することができる。
【００３６】
図５は、半導体チップ９２ａを吸引保持する直前の状態を示す図である。図６は、主基板５１に半導体チップ９２ａを実装する直前の状態を示す図である。まず、上記のようにして作成した複数の半導体チップ９２ａをＴＦＴ５５部分を下に向けた状態で、たとえば平坦なステージ７８上に並べて載置する。このとき、この複数の半導体チップ９２ａは、正方マトリクス状に並べた状態で載置しておくことが好ましい。なお、半導体チップ９２ａは、ステージ７８上に並べて載置された状態で、検査され、仮に不良な半導体チップ９２ａがあれば、このとき正常なものに交換する。このように並べて、載置した複数の半導体チップ９２ａを図６に示す移載治具９７によって、まとめて吸引して保持する。
【００３７】
移載治具９７は、複数の吸引孔８１を有し、この吸引孔８１の吸引口８２部分には、四角錐形状の凹部８３が形成される。この吸引孔８１は、主基板５１の各画素電極５２と同じピッチ幅を開けて、正方マトリクス状に並べて配置されている。このように構成される移載治具９７で、ステージ上に並べて載置された半導体チップ９２ａを吸引保持するとき、半導体チップ９２ａは、突部９４のテーパ面９４ｂが、凹部８３のテーパ面８３ａに沿って、案内されながら、上方に吸引されるので、半導体チップ９２ａの位置ずれが自動的に修正され、半導体チップ９２ａ間のピッチ精度が高精度に保持される。したがって、半導体チップ９２ａをステージ７８上に並べるとき、厳密に位置決めを行う必要がない。さらに、突部９４が四角錐形状であるため、各配線５３ａ，５４ａ，５７ａに対する半導体チップ９２ａの向きも自動的に位置決めされる。
【００３８】
半導体チップ９２ａを吸引保持した後、移載治具９７を主基板５１上まで移動させる。このとき、半導体チップ９２ａは、前述した紫外線剥離樹脂で被覆されていることが好ましい。このように半導体チップ９２ａを樹脂で被覆して保護することによって、半導体チップ９２ａを吸引保持するとき、あるいは主基板５１上に移動させるときなどに、半導体チップ９２ａに傷などが生じることがなく、さらに半導体チップに異物などが付着することが防止される。
【００３９】
半導体チップ９２ａを主基板５１の上方まで移動させると、移載治具９７を下降させて、各半導体チップ９２ａを主基板５１上に乗載して実装する。このように移載治具９７によって、複数の半導体チップ９２ａをまとめて吸着保持し、ステージ７８から主基板５１に移し変える構成であるので、効率よく、かつ高精度に実装することができる。上記の半導体チップ９２ａを保護していた紫外線樹脂を除去し、樹脂を除去した後、半導体チップ９２ａに紫外線レーザを照射する。したがって、半導体チップ９４ａから紫外線剥離樹脂が完全に除去されて、高清浄度となる。
【００４０】
その後、主基板５１側の金から成る接続端子７６と半導体チップ９２ａ側の金から成る接続端子７７とを、接続する。このように半導体チップ９２ａと主基板５１とを、金で接続することによって、接続部の腐食や酸化を防止することができ、信頼性が高く、このアクティブマトリックス基板９０を安定して使用することができる。
【００４１】
このようにして、半導体チップ９２ａを実装した後、半導体チップ９２ａと主基板５１との接続部に、たとえば光硬化性樹脂であるポリイミドからなる保護樹脂９９を供給して、硬化させて実装する。
【００４２】
その後、ＣＭＰ法（Ｃｈｅｍｉｃａｌ ｍｅｃｈａｍｉｃａｌ Ｐｏｌｉｓｈ法）で四角錐形状の突部９４の頂点側部分９４ａを除去して、突部９４を平坦化する。このとき突部９４の底面側には、前述したＳｉＯ_２からなるストップ層８８が設けられているので、このＣＭＰ工程で除去される頂点側部分９４ａの除去位置が正確に制御される。以上のようにして、本発明の電子部品であるアクティブマトリックス基板９０が製造される。
【００４３】
以上のように、アクティブマトリックス基板９０は、主基板５１と、ＴＦＴ５５を有する半導体チップ９２ａとを、別々に作成した後、両者を実装して製造されるので、実装後のＴＦＴ５５が不良であった場合などでは、この不良のＴＦＴ５５のみを取り除いて、正常なものに取り換えることができる。
【００４４】
さらに、大型のアクティブマトリックス基板９０を製造する場合には、半導体チップ９２ａは、主基板５１よりも小型の元基板に高密度に配置して作成し、この半導体チップ９２ａを、配線パターンを形成した大型の主基板５１に実装する。つまり、半導体チップ９２ａは、小型のチップ製造装置で作成することができる。これによって、大型のアクティブマトリックス基板９０を製造する場合、大型のチップ製造装置を必要とせず、したがって工場を大きくする必要がない。
【００４５】
また上記主基板５１は、ガラス基板に限るものではなく、シリコン基板であっても良い。このように、シリコン基板にすることによって、半導体チップ９４ａを高温接続で確実に接続できる。また主基板５１は、プラスチックであっても良い。プラスチックは軽量で、可撓性を有するので、平面形状以外のものを製造することができる。
【００４７】
なお、本発明の電子部品の製造方法で製造される電子部品は、上記したアクティブマトリックス基板９０だけでなく、多数の配線、スイッチング素子およびセンサ部が繰り返して配置されて、複数の膜のパターンを形成した半導体素子、たとえばＤＭＤなどの液晶以外の表示装置、またはイメージセンサなどの電子部品に適用できる。
【００４８】
さらに詳しく述べると、本発明の電子部品の製造方法で製造される電子部品は、電卓、デジタルカメラ、ハンディスキャナ、携帯型ラジオ、ミニディスク再生装置、電子辞書および電子情報端末手帳などの小型または携帯用の各種電子機器に搭載される電子部品をも含む。
【００４９】
【発明の効果】
本発明によれば、従来技術で主基板上に順番に膜を積層して製造していた電子部品を、複数の同一の配線パターンが形成された主基板と、半導体チップとに、分けて別々に作成し、この主基板上の各配線パターンに個別に対応して、複数の半導体チップを基板上に実装して製造するので、従来技術に比べて、生産効率が向上する。さらに、大型の主基板上に半導体チップを有する電子部品を製造する場合には、半導体チップは、主基板以外の小型の基板に高密度に配置して作成し、この半導体チップを、配線パターンを形成した大型の主基板に実装する。つまり、半導体チップは、小型のチップ製造装置で作成することができ、これによって、大型の主基板上に半導体チップを備えた電子部品を製造する場合でも、大型のチップ製造装置を必要としない。
【００５０】
また本発明によれば、半導体チップを実装するとき、錐形状の凹部を有する移載治具によって、複数の半導体チップをまとめて吸引して保持し、半導体チップを吸引したまま、移載治具を主基板上まで移動し、その後、吸引保持を解除して、主基板上に、半導体チップをまとめて実装する。移載治具で半導体チップを吸引保持するとき、半導体チップは錐形状を有しているので、半導体チップのテーパ面が、吸引口の凹部のテーパ面に沿って、案内され、半導体チップは、正確に位置決めされた状態で、吸引保持される。したがって、半導体チップの位置ずれを自動的に修正し、半導体チップ間のピッチ精度を高精度にすることができる。
【００５１】
また本発明によれば、錐形状の半導体チップを実装した後、半導体チップの頂点側部分を除去して、平坦化する。たとえば、半導体チップが、液晶表示装置のスイッチング素子である場合では、上記のように、実装した半導体チップを平坦化することによって、この半導体チップをスペーサとして使用することができる。
【００５２】
また本発明によれば、錐形状の半導体チップは、シリコン基板をエッチングして作成されるので、シリコン基板の有する（１，１，１）結晶面と（１，０，０）結晶面とのエッチングの異方性を利用して、５４．７度の鋭利な角度を有する四角錐体の半導体チップを容易に作成することができる。
【００５３】
また本発明によれば、半導体チップは、紫外線で容易に剥離される紫外線剥離樹脂によって被覆して、保護されているので、半導体チップを吸引保持するとき、あるいは基板上に移動させるときなどに、半導体チップに傷などが生じることがなく、さらに半導体チップに異物などが付着することが防止される。
【００５４】
また本発明によれば、半導体チップの電極と主基板の配線とを、金で接続することによって、接続部の腐食や酸化を防止することができ、信頼性が高く、この電子部品を安定して使用することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の電子部品の製造方法で製造されたアクティブマトリックス基板９０の画素近傍の構造を示す平面図である。
【図２】アクティブマトリックス基板９０の画素近傍の断面図である。
【図３】アクティブマトリックス基板９０の画素近傍の斜視図である。
【図４】四角錐形状の突部９４を有する実装前の半導体チップ９２ａを示す図である。
【図５】半導体チップ９２ａを吸引保持する直前の状態を示す図である。
【図６】半導体チップ９２ａを実装する直前の状態を示す図である。
【図７】アクティブマトリックス基板２の一般的な構成を示す電気回路図である。
【図８】アクティブマトリックス基板２のＴＦＴ４部分の断面図である。
【符号の説明】
５１ 主基板
５５ 薄膜トランジスタ
９０ アクティブマトリックス基板
９１ 配線パターン
９２ 半導体チップ
９４ 突部
９７ 移載治具

Claims (7)

1. 予め配線パターンが形成された主基板上に、予め作成された半導体チップを実装する工程を含む電子部品の製造方法において、
   前記半導体チップは、電子部品の製造工程中に、吸引保持して移動するために錐形形状の突部を形成することを特徴とする電子部品の製造方法。
2. 前記主基板上には、複数の同一配線パターンが形成され、前記半導体チップは複数設けられ、各半導体チップには、前記主基板上の配線パターンに対応し、実装したときに基板側配線パターンに接続されるチップ側配線パターンがそれぞれ形成され、
   前記主基板上の各配線パターンに対応して、前記半導体チップがそれぞれ実装されることを特徴とする請求項１記載の電子部品の製造方法。
3. 前記半導体チップを前記主基板上に実装した後に、錐形形状の半導体チップの頂点側部分を除去して、半導体チップを平坦化することを特徴とする請求項１または２記載の電子部品の製造方法。
4. 前記錐形形状の半導体チップは、シリコン基板をエッチングして作成されることを特徴とする請求項１〜３のいずれか一つに記載の電子部品の製造方法。
5. 紫外線で剥離される紫外線剥離樹脂によって、突部の前記吸引保持前に、前記半導体チップを被覆して保護し、前記半導体チップを前記移動して主基板上に実装した後、紫外線レーザを照射することによって、半導体チップの紫外線剥離樹脂を除去することを特徴とする請求項４記載の電子部品の製造方法。
6. 前記主基板の配線パターンと前記半導体チップの電極パターンとを、金を用いて接続することを特徴とする請求項１〜５のいずれか一つに記載の電子部品の製造方法。
7. 錐形形状の凹部が形成された吸引口部分を有する移載治具を準備し、
   この吸引口部分は、突部のテーパ面（９４ｂ）を案内するテーパ面（８３ａ）を有し、吸引口部分によって半導体チップの前記錐形形状の前記突部を吸引保持し、半導体チップを吸引保持したまま、移載治具を前記主基板上に移動し、
   その後、吸引保持を解除して、主基板上の配線パターンに半導体チップの電極パターンを接続することを特徴とする請求項１〜６のいずれか一つに記載の電子部品の製造方法。

Images