JP3564367B2 - 球状半導体 - Google Patents
球状半導体 Download PDFInfo
- Publication number
- JP3564367B2 JP3564367B2 JP2000165569A JP2000165569A JP3564367B2 JP 3564367 B2 JP3564367 B2 JP 3564367B2 JP 2000165569 A JP2000165569 A JP 2000165569A JP 2000165569 A JP2000165569 A JP 2000165569A JP 3564367 B2 JP3564367 B2 JP 3564367B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- spherical semiconductor
- tft
- active matrix
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばコンピュータやテレビジョン受像機などのディスプレイに利用され、アドレス素子として薄膜トランジスタ（以下、「ＴＦＴ」という）などのスイッチング素子を備えた透過型あるいは反射型等の液晶表示装置や、そのような多数の配線やスイッチング素子やセンサ部などの繰り返しパターンを備え、複数の膜のパターンを形成した半導体素子や、液晶以外の表示装置や、イメージセンサなどの能動素子や受動素子、あるいはそれら能動素子や受動素子を駆動したり制御するため、抵抗やコンデンサや半導体素子などの部品を実装した基板などを含む各種電子部品と電子部品の製造方法に関する。ここで、電子部品とは電卓、デジタルカメラ、ハンディースキャナ、携帯ラジオ、MDプレーヤ、電子辞書、電子情報端末、電子手帳などに使用する部品や一体組品を含む。また、半導体集積回路や他の各種の電子部品（ラインセンサ、太陽電池、ハイブリッド回路基板、制御基板、電卓や携帯情報端末やＩＣカードなど各種の小型、携帯電子機器などに使用する部品）などにも適用する。
【０００２】
【従来の技術】
ＴＦＴ型の液晶表示装置を例に説明する。図１１はアクティブマトリクス基板を備えた透過型の液晶表示装置の一般的な構成を示す回路図である。図１１に示すように、アクティブマトリクス基板には、数万から数十万個以上と多くの複数の画素電極１０２がマトリクス状に形成されており、この画素電極１０２には、スイッチング素子であるＴＦＴ１０３が接続されて設けられている。このＴＦＴ１０３のゲート電極には走査信号を供給するためのゲート配線１０４が接続され、ゲート電極に入力されるゲート信号によってＴＦＴ１０３が駆動制御される。また、ＴＦＴ１０３のソース電極には表示信号（データ信号）を供給するためのソース配線１０５が接続され、ＴＦＴ１０３の駆動時に、ＴＦＴ１０３を介してデータ（表示）信号が画素電極１０２に入力される。各ゲート配線１０４とソース配線１０５とは、マトリクス状に配列された画素電極１０２の周囲を通り、絶縁膜を介した状態で互いに直交差するように設けられている。さらに、ＴＦＴ１０３のドレイン電極は画素電極１０２および付加容量１０６に接続されており、この付加容量１０６の対向電極はそれぞれ共通配線１０７に接続されている。
【０００３】
図１２は従来の技術に係る液晶表示装置におけるアクティブマトリクス基板のＴＦＴ部分の断面図である。図１２に示すように、透明絶縁性基板１０７上に、図１１のゲート配線１０４に接続されたゲート電極１０８が形成されているとともに、その上を覆ってゲート絶縁膜１０９が形成されている。さらにその上にはゲート電極１０８と重畳するように半導体層１１０が形成され、その中央部上にチャネル保護層１１１が形成されている。このチャネル保護層１１１の両端部および半導体層１１０の一部を覆い、チャネル保護層１１１上で分断された状態で、ソース電極１１２ａおよびドレイン電極１１２ｂとなるｎ+Ｓｉ層が形成されている。一方のｎ+Ｓｉ層であるソース電極１１２ａ上には図１１のソース配線１０５と同一の膜で金属層１１３ａが形成され、他方のｎ+Ｓｉ層であるドレイン電極１１２ｂ上には、ドレイン電極１１２ｂと画素電極１１４とを接続する金属層１１３ｂが形成されてスイッチング素子であるＴＦＴ１１５およびその周辺構造を形成している。さらに、ＴＦＴ１１５、ゲート配線およびソース配線の上部を覆って層間絶縁膜１１６が形成されている。
【０００４】
この層間絶縁膜１１６の上には、画素電極１１４となる透明導電膜が形成され、この透明導電膜は、層間絶縁膜１１６を貫くコンタクトホール１１６ａを介して、ＴＦＴ１１１のドレイン電極１１２ｂと接続した金属層１１３ｂに接続されている。このように、ゲート配線およびソース配線と画素電極１０２となる透明導電膜１１４との間に層間絶縁膜１１６が形成されているので、ゲート配線とソース配線とに対して画素電極１０２をオーバーラップさせることができる。このような構造は、例えば特開昭５８−１７２６８５号公報に開示されており、これによって液晶表示装置の開口率を向上させることができるとともに、ゲート配線およびソース配線に起因する電界をシールドすることにより、液晶分子の配向が崩れるディスクリネーションを抑制することができる。
【０００５】
上記絶縁膜１０９あるいは層間絶縁膜１１６としては、従来、窒化シリコンなどの無機膜をプラズマ励起化学気相成長法を用いて膜厚３００〜５００ｎｍ程度に形成していた。これ以上の膜厚を形成しないのは上層の断線や短絡不良がましたり、デポジションに時間がかかり生産効率が悪くなったり、残留応力で基板全体がそったり層間絶縁膜や配線にクラック等の不良が増すためである。あるいは層間絶縁膜１１６だけは、有機膜を膜厚1〜５μｍ程度形成する場合もある。あるいは、開口率が落ちるが層間絶縁膜１１６を形成しない場合などもある。
【０００６】
以下、製造プロセスの説明をする。図１３にＴＦＴ基板の作製プロセスを示す（「液晶ディスプレイその概要と応用市場」、ラジオ技術社出版、シャープ液晶事業本部編に添付されている）。図１３に示すように、通常、導電性膜あるいは絶縁膜、半導体膜も複数の液晶表示装置がとれる大型の元基板にプラズマＣＶＤ装置やスパッタ装置などの装置でおおよそ５００ｎｍから１μｍ以下の多層薄膜を形成し、フォトリソグラフィ法でレジスト塗布、べーク乾燥、露光、現像、エッチング、レジスト剥離、洗浄、乾燥などの工程を経て、それぞれの層のパターンを形成している。また、このように各層のパターン形成用フォトリソ工程は、数回繰り返され、メーカー各社はプロセス短縮のため、4枚や５枚までフォトリソマスク数を削減した構造とプロセスを開発中であるが限界があり、歩留低下や開口率の低下や信頼性の低下など別の問題を招く場合も多い。
【０００７】
また、上記のような真空成膜装置および露光装置などは装置が高価で、1台数億円以上であり、印刷法と比べて1桁から2桁、高価であるという問題がある。例えば、投資削減あるいは工場スペースを抑えるため、成膜を別会社生産する場合もあるが、搬送コストや製造期間などの問題がある。
【０００８】
更に、装置が大きく液晶表示装置などでは、製造工程で用いる元基板が１ｍ角程度からさらに大きくなるために、工場も巨大化する。そして、工程内の気流経路が変わったりた滞留場所が増すなど均一なクリーン度維持が困難で、製品の歩留や品質低下につながる恐れがあったり、工程毎に別工場の敷地になったり、階が分かれて余分な搬送経路が必要となる。また、各々の工程の装置毎に外観寸法のバラツキが増すことで、ライン装置配置やクリーン化設備設計がより困難となる。
【０００９】
また、最近小型の３次元立体センサなどを実現し、姿勢制御や人体内の検査用の小型素子への未来の応用を考えた、特公表WO９８／１５９８３号公報に示されるような球状半導体素子の開発が盛んになりつつある。特公表WO９８／１５９８３号公報では太陽電池、発光ダイオードなどの応用例の球状半導体を示している。球状半導体の表面に対向して一対の電極が形成されている。
【００１０】
【発明が解決しようとする課題】
先行資料に記載の従来技術は、下記の問題がある。従来の液晶表示装置等の電子部品の製造方法では上述の様な問題があると共に、基本的に半導体層周辺の多層の領域と、それに比べ比較的層の少ない領域を同一工程で作るので、効率性が悪い。
【００１１】
従来の球状半導体（実装）における課題は以下の点にある。球状半導体そのものは、各種製造技術が開発されつつあるが、現在平板などの基板に多数実装される用途は考えられていない。そのような場合、例えば図１１や図１２に示すようなアクティブマトリクス型基板に球状半導体からなるＴＦＴ素子を複数個基板に実装する場合のように、平板型の基板に球状半導体を実装する実装方法を行う事が考えられる。そのためには、一個の球状半導体に対して２点以上の接続点を有する球状半導体と平面基板とを接続する構造と製造方法の解決が必要である。
【００１２】
また、組立を容易にするために球状半導体と基板の位置決めを効率良く行う必要があり、特に多数個の球状半導体を実装する場合に重要となる。従来の球状半導体と基板の実装方法においては、球状半導体の位置決めが困難であるために、多端子マルチチップ実装の歩留りが悪く、また実装後での絶縁信頼性も悪かった。
【００１３】
【課題を解決するための手段】
本発明の請求項１記載の球状半導体は、基板に実装する電子部品に用いられる球状半導体において、基板上での位置決めを行うための切り欠き又は切り込みからなる回転防止部、及び、該回転防止部にピン形状部をそれぞれ設けたことを特徴としている。
【００１４】
本発明の請求項２記載の球状半導体は、請求項１記載の球状半導体において、前記切り欠き又は切り込みに接続端子を設けたことを特徴としている。
【００１５】
以下、上記構成による作用を説明する。
【００１６】
請求項１では、基板上での位置決めを行う回転防止部を設けたので、平板などの基板との位置決め、あるいは、複数の端子接続個所形成を容易にする。
【００１７】
しかも、回転防止部が球状半導体に形成した切り欠き又は切り込みであるので、平板などの基板との位置決めあるいは複数の端子接続個所形成を容易にする。また、電子部品の軽量化や薄型化などを可能にする。
【００１８】
請求項２では、切り欠き又は切り込みに接続端子を設けたので、球面と平面基板間の複数端子接続を可能にする。かつ、位置決めと端子接続構造を同時または簡略プロセスで形成でき効率的である。
【００１９】
【発明の実施の形態】
以下、本発明に係る本発明の実施の形態について、ＴＦＴ型の液晶表示装置を例に、図面に基づいて詳細に説明する。ただし、本発明はＴＦＴ型の液晶表示装置に限らず、半導体集積回路や他の各種の電子部品（ラインセンサ、太陽電池、ハイブリッド回路基板、制御基板ほか、携帯情報端末やＩＣカードなど各種の小型、携帯電子機器なども含む）などにも適用できる。
【００２０】
（実施の形態１）図１（ａ）、（ｂ）は、実施の形態１に係る液晶表示装置におけるアクティブマトリクス側基板１の画素近傍の構成を示す平面図と断面図である。図１に示すように、第１基板としてのアクティブマトリクス側基板１には、複数の透明導電材料からなる画素電極２がマトリクス状に数万個から１００万個以上も設けられており（図では３個に略）、これらの画素電極２の周囲を通り、互いに直交差するように、走査信号を供給するための各ゲート配線３と表示信号（データ信号）を供給するためのソース配線４が設けられている。また、これらのゲート配線３とソース配線４のクロス（交差部）分５の近傍において、画素電極２に接続されるスイッチング素子としてのＴＦＴ６（薄膜トランジスタ）が設けられている。このＴＦＴ６のゲート電極にはゲート配線３が電気的に接続され、ゲート電極に入力される信号によってＴＦＴ６が駆動制御される。また、ＴＦＴ６のソース電極（またはドレイン電極）にはソース配線４が電気的に接続され、そのソース電極にデータ信号（表示信号）が入力される。さらに、ＴＦＴ６のドレイン電極（またはソース電極）は、画素電極２と接続されている。
【００２１】
そして、複数の球状半導体７が、上記クロス部５近傍に設けられ、上記のＴＦＴ６、およびゲート配線３の一部３ａ、ソース配線４の一部４ａを形成し、かつ、切欠き部７ａを設けて、アクティブマトリクス側基板１の上面１ａ（図１（ｂ）参照）に挿入されている。また図１（ａ）のように、ソース配線の一部４ａは球状半導体７の手前、ゲート配線の一部３ａは球状半導体７の奥側の表面上に形成し、従来のように薄い絶縁膜を介して直接クロスする構造にはしていない。
【００２２】
アクティブマトリクス側基板１と球状半導体７との電気的接続端子は本例では5箇所有るが、図１（ｂ）では、ソース配線４の2箇所の接続端子が、球状半導体７から突出した端子４ｂと半田等の接続材８で接続されている断面を示しており、球状半導体７は切欠き部７ａの一面７ｂがソース配線４の上面に当接してアクティブマトリクス側基板１の平板の面に対し垂直な方向（紙面縦方向）の互いの位置が定まる。尚、本例では球状半導体７がアクティブマトリクス側基板１と対向基板９との間隙ｈ１を保つスペーサの機能を持ち、従来の液晶表示装置に用いられているスペーサに比べ、供給プロセスを簡略でき、定位置に配置され、画素電極内にスペーサが存在しないので輝度や表示品位が向上する。更に、球状半導体７はシリコンであり、ＴＦＴ６の位置に従来のBM(ブラックマトリクスと呼ばれる遮光膜)より高精度に遮光構造をプロセス追加無く得られる。更に、本例ではソース配線４は、従来ＴＦＴ素子と同時に作られ３００ｎｍ以下の薄膜であった配線を、別基板別工程で数μｍ以上の厚膜（銀や銅ペーストが一般的）で形成して抵抗を低減し、かつ、アクティブマトリクス側基板１の上面１ａとソース配線４の上面４ｃを同一位置に平坦に形成したので、配向処理などが均一となり、液晶の表示品位が向上する。また、切欠き部の一面７ｂとソース端子４ｂの下面を同一面としているが、切欠き部７ａの形成時に同時に複数の各端子の接続面を均一平面上に形成したためである。ただし、各端子は切欠き部の一面の表面に形成しても各端子の接続面を揃えることが可能である。
【００２３】
尚、本例では対向基板９側のカラーフィルター、対向電極、配向膜、アクティブマトリクス側基板１側の配向膜等の部材は省略している。接続材８は半田に限らず、銀などの導電ペーストや光硬化絶縁樹脂を用いた電気接続であっても良い。ただし、半田の場合、表面張力により、μｍオーダーの自己アライメントが可能である。
【００２４】
（実施の形態２）図１（ａ）、（ｂ）は、実施の形態に係る液晶表示装置におけるアクティブマトリクス側基板１の画素近傍の構成を示す平面図と断面図である。図１に示すように、第１基板としてのアクティブマトリクス側基板１には、複数の透明導電材料からなる画素電極２がマトリクス状に数万個から１００万個以上も設けられており（図では３個に略）、これらの画素電極２の周囲を通り、互いに直交差するように、走査信号を供給するための各ゲート配線３と表示信号（データ信号）を供給するためのソース配線４が設けられている。また、これらのゲート配線３とソース配線４のクロス（交差部）部５の近傍において、画素電極２に接続されるスイッチング素子としてのＴＦＴ６（薄膜トランジスタ）が設けられている。このＴＦＴ６のゲート電極にはゲート配線３が電気的に接続され、ゲート電極に入力される信号によってＴＦＴ６が駆動制御される。また、ＴＦＴ６のソース電極（またはドレイン電極）にはソース配線４が電気的に接続され、そのース電極にデータ信号（表示信号）が入力される。さらに、ＴＦＴ６のドレイン電極（またはソース電極）は、画素電極２と接続されている。
【００２５】
そして、複数の球状半導体７が、上記クロス部５近傍に設けられ、上記のＴＦＴ６、およびゲート配線３の一部３ａ、ソース配線４の一部４ａを形成し、かつ、切込み部７ａを設けて、アクティブマトリクス側基板１上に配置される。また図１（ａ）のように、ソース配線の一部４ａは球状半導体７の手前、ゲート配線３ａの少なくとも一部だけは球状半導体７の奥側（切込み部７ａ）の表面上に形成し、従来のように薄い絶縁膜を介して直接クロスする構造にはしていない。従って、絶縁信頼性が高い。（ただし、球状半導体の特徴を示すためこのような構造例を示しているが、実際は図２で示す次の実施例でこのようにする事が好ましく。図１（ｂ）の構造ではソース配線は基板１に埋め込み形成する事が好ましく、この場合でも従来より絶縁信頼性は高くできる。）アクティブマトリクス側基板１と球状半導体７との電気的接続端子は本例では5箇所有るが、図１（ｂ）では、ソース配線４の2箇所の接続端子が、球状半導体７から突出した端子４ｂと半田等の接続材８で接続されている断面を示しており、球状半導体７は切込み部７ａがソース配線４の上面に当接してアクティブマトリクス側基板１の平板の面に対し垂直な方向（紙面縦方向）の互いの位置が定まる。また、接続材料に半田を用いると、基板１の表面の面内方向の位置合せもセルフアライメントで位置補正して高精度に位置が定まる。尚、本例では球状半導体７がアクティブマトリクス側基板１と対向基板９との間隙ｈ１を保つスペーサの機能を持ち、従来の液晶表示装置に用いられているスペーサに比べ、スペーサ供給プロセスを削減・簡略化でき、定位置に配置され、画素電極内にスペーサが存在しないので輝度や表示品位が向上する。更に、球状半導体７はシリコンであり、ＴＦＴ６の位置に従来のBM(ブラックマトリクスと呼ばれる遮光膜)より高精度に遮光構造をプロセス追加無く得られる更に、本例ではソース配線４は、従来ＴＦＴ素子と同時に作られ３００ｎｍ以下の薄膜であった配線を、ＴＦＴ素子部と別基板別工程で数μｍ以上の厚膜（銀や銅ペーストが一般的）で形成して抵抗を低減し、かつ、アクティブマトリクス側基板１の上面１ａとソース配線４の上面４ｃを同一位置に平坦に形成したので、配向処理などが均一となり、液晶の表示品位が向上する。また、切込み部７ａとソース端子４ｂの下面を同一面としているが、切込み部７ａの形成時に同時に複数の各端子の接続面を均一平面上に形成したためである。ただし、各端子は切欠み部の一面の表面に形成しても各端子の接続面を揃えることが可能である。
【００２６】
尚、本例では対向基板９側のカラーフィルター、対向電極、配向膜、アクティブマトリクス側基板１側の配向膜等の部材は省略している。接続材８は半田に限らず、銀などの導電ペーストや光硬化絶縁樹脂を用いた電気接続であっても良い。ただし、半田の場合、前述のように表面張力により、μｍオーダーのセルフアライメントが可能である。
【００２７】
（実施の形態３）図２に他の発明の実施例を示す。本実施の形態３では、ソース配線１０に対し、図示しない球状半導体１１上に形成されたソース配線の一部の配線の2箇所の端部にあり、球状半導体１１から突出した端子１０ａと接続材１２で接続されている。そして、球状半導体１１から突出した端子１０ａの下面がソース配線１０の上面に当接して、アクティブマトリクス側基板１３の平板の面に対し垂直な方向（紙面縦方向）の互いの位置が定まる。また、球状半導体１１はアクティブマトリクス側基板１３の上面からｈ２、対向基板１４の下面からｈ３（対向基板１４に溝部１４ａを形成し）、各々の基板に食い込んで、アクティブマトリクス側基板１３と対向基板１４との間隙ｈ４を保つスペーサの機能を持つ。また図１（ａ）のように、ソース配線の一部１０は球状半導体１１の手前、ゲート配線３ａの少なくとも一部だけは球状半導体１１の奥側（埋め込み部１１ａ）の表面上に形成し、従来のように薄い絶縁膜を介して直接クロスする構造にはしていない。従って、絶縁信頼性が高い。
【００２８】
（実施の形態４）図３（ａ）、（ｂ）に他の発明の実施例を示す。本例では図３（ａ）に示すように、アクティブマトリクス側基板１５に、溝部１５ａを形成し、球状半導体１６を溝部１５ａに挿入して実装する。アクティブマトリクス側基板１５には球状半導体１６を介して各々が連なるソース配線１７とゲート配線１８が形成されている。
【００２９】
断面図の図３（ｂ）に示すように、アクティブマトリクス側基板１５上のソース配線１７に対し、球状半導体１６に設けられた突起電極状の端子１７ａが半田などの接続材１９を介して接続され、図示しない球状半導体１６に形成された配線を通して、断続的に離間したソース配線同士を接続している。
【００３０】
また、図４（ａ）〜（ｂ）に溝部１５ａの製造方法を示す。まず、図４（ａ）のようにアクティブマトリクス側基板１５ａ上に図示前の状態のスピンコート法などで平坦な樹脂膜２１を形成した後、図４（ｂ）のようにスタンプ型２０で圧印して所望の立体形状に樹脂膜２１を成形する。その後、図４（ｃ）のように、均等なエッチングを行い、樹脂膜２１の形状をアクティブマトリクス側基板１５に転写形成する。図４（ｄ）。
【００３１】
このように製造すると溝部のテーパー角や配線が通る溝部のエッジ部のアール加工などが、フォトリソグラフィ法などに比べて、大型基板でもバラツキ少なく、精度良く加工できる。
【００３２】
（実施の形態５）実施の形態４と同様の製造法で図５に示す以下の構造も得られ、基板２２の溝部２２ａの底部２２ｂにおいて、球状半導体２３の図示しないＴＦＴ素子のドレイン電極に接続される端子２４を半田などの接続材２５などを介して、基板底部２２ｂ上に形成された図示しない画素電極２に接続されている端子２６に接続されている。
【００３３】
（実施の形態６）図６のように、球状半導体２７を平面基板２８上の複数の端子２９ａ、２９ｂ、２９ｃ等を介して接続実装を行う場合、接続面が一様な平面上の端子３０ａ、３０ｂ、３０ｃを球状半導体２７上に形成する。球状半導体２７の端子の製造方法は、例えば図７（ａ）〜（ｃ）を示す。まず、図７（ａ）に示すように、球状半導体２７を受台３１上に配置して、図示前の状態のスピンコート法などで平坦な樹脂膜を形成した後、スタンプ型３２で圧印して所望の立体形状に樹脂膜３３を成形する。次に、図７（ｂ）に示すように、球状半導体２７の静電気破壊を低減するため、好ましくは原子線によるエッチングにより、球状半導体２７の端子形成部表面２７ａが露出するように樹脂膜をエッチングする。図７（ｃ）に示すように、無電解メッキやスピンコートなどにより、表面が平坦な導電層３４を形成し、表面の余分な導電層３４ａを取除くため、均一なエッチングを行う。最後に、図７（ｄ）に示すように、複数の接続端子３０ａ、３０ｂ、３０ｃ等が形成された後、端子表面に接続材３５となる半田などを選択的にメッキし、この後、図示しない工程で樹脂膜を剥離洗浄して、球状半導体３６の加工が完成する。
【００３４】
（実施の形態７）以下、球状半導体の他の構造例を示す。例えば、図8には球状半導体３６に円錐部３６ａを形成した構造を示す。図9には、球状半導体３６の側部にタコ足状に複数の端子３８を設け、下部にピン形状部３７ａを形成した構造を示す。図10には、球状半導体３９にピン挿入穴部３９ａを形成した構造を示す。
【００３５】
【発明の効果】
以上説明したように、請求項１では、基板上での位置決めを行う回転防止部を設けたことによって、平板などの基板との位置決め、あるいは、複数の端子接続個所形成を容易にするという効果を奏する。
【００３６】
また、回転防止部を球状半導体に形成した切り欠き又は切り込みとすることによって、平板などの基板との位置決めあるいは複数の端子接続個所形成を容易にし、電子部品の軽量化や薄型化などを可能にするという効果を奏する。
【００３７】
請求項２では、切り欠き又は切り込みに接続端子を設けることによって、球面と平面基板間の複数端子接続を可能にし、位置決めと端子接続構造を同時または簡略プロセスで形成できるという効果を奏する。
【図面の簡単な説明】
【図１】実施の形態１に示す液晶表示装置におけるアクティブマトリクス側基板の画素近傍の構成図であり、（ａ）は平面図、（ｂ）は断面図である。
【図２】チップ７近傍の実装構造および実装方法を示す断面図である。
【図３】他の実施の形態を示す図である。
【図４】他の実施の形態示す図である。
【図５】他の実施の形態を示す図である。
【図６】他の実施の形態を示す図である。
【図７】他の実施の形態を示す図である。
【図８】球状半導体３６に円錐部３６ａを形成した図である。
【図９】球状半導体３７の側部にタコ足状に複数の端子３８を設け、下部にピン形状部３７ａを形成した図である。
【図１０】球状半導体３９にピン挿入穴部３９ａを形成した図である。
【図１１】アクティブマトリクス基板を備えた透過型の液晶表示装置の一般的な構成を示す回路図である。
【図１２】アクティブマトリクス基板を備えた透過型の液晶表示装置の一般的な構成を示す断面図である。
【図１３】ＴＦＴ形成の製造プロセス図である。
【符号の説明】
１、１３、１５ アクティブマトリクス側基板
１ａ アクティブマトリクス側基板１の穴部
２ 画素電極２
３、１８、１０４ ゲート配線
３ａ ゲート配線３の一部
４、１７、１０５ ソース配線
４ａ ソース配線４の一部
４ｂ 球状半導体７から突出した端子
４ｃ ソース配線４の上面
５ ゲート配線３とソース配線４のクロス（交差部）
６、１０３ ＴＦＴ
７、１１、１６、２７、３６、３７、３９ 球状半導体
７ａ 切欠き部
７ｂ 切欠き部７ａの一面
８、１２、１９、２５、３５ 接続材
９、１４ 対向基板
１０ ソース配線
１０ａ 球状半導体１１から突出した端子
１４ａ 対向基板溝部
１５ａ アクティブマトリクス側基板溝部
１７ａ 突起電極状の端子
２０、３２ スタンプ型
２１、３３ 樹脂膜
２２ａ 基板溝部
２２ｃ 基板底部
２４ ドレイン電極に接続される端子
２６ 画素電極に接続されている端子
２７ａ 球状半導体２７の端子形成部表面
２２、２８ 基板
２９ａ、２９ｂ、２９ｃ 複数の端子
３０ａ、３０ｂ、３０ｃ 平面上の端子
３１ 受台
３４ 平坦な導電層
３４ａ 余分な導電層
３６ａ 円錐部
３７ａ ピン形状部
３８ タコ足状に複数の端子
３９ａ ピン挿入穴部
１０２、１１４ 画素電極
１０６ 付加容量
１０７ 共通配線
１０８ ゲート電極１
１０９ ゲート絶縁膜
１１０ 半導体層
１１１ チャネル保護層
１１２ａ ソース電極
１１２ｂ ドレイン電極
１１３ａ、１１３ｂ 金属層
１１４ 透明導電膜
１１６ 層間絶縁膜
１１６ａ コンタクトホール
【発明の属する技術分野】
本発明は、例えばコンピュータやテレビジョン受像機などのディスプレイに利用され、アドレス素子として薄膜トランジスタ（以下、「ＴＦＴ」という）などのスイッチング素子を備えた透過型あるいは反射型等の液晶表示装置や、そのような多数の配線やスイッチング素子やセンサ部などの繰り返しパターンを備え、複数の膜のパターンを形成した半導体素子や、液晶以外の表示装置や、イメージセンサなどの能動素子や受動素子、あるいはそれら能動素子や受動素子を駆動したり制御するため、抵抗やコンデンサや半導体素子などの部品を実装した基板などを含む各種電子部品と電子部品の製造方法に関する。ここで、電子部品とは電卓、デジタルカメラ、ハンディースキャナ、携帯ラジオ、MDプレーヤ、電子辞書、電子情報端末、電子手帳などに使用する部品や一体組品を含む。また、半導体集積回路や他の各種の電子部品（ラインセンサ、太陽電池、ハイブリッド回路基板、制御基板、電卓や携帯情報端末やＩＣカードなど各種の小型、携帯電子機器などに使用する部品）などにも適用する。
【０００２】
【従来の技術】
ＴＦＴ型の液晶表示装置を例に説明する。図１１はアクティブマトリクス基板を備えた透過型の液晶表示装置の一般的な構成を示す回路図である。図１１に示すように、アクティブマトリクス基板には、数万から数十万個以上と多くの複数の画素電極１０２がマトリクス状に形成されており、この画素電極１０２には、スイッチング素子であるＴＦＴ１０３が接続されて設けられている。このＴＦＴ１０３のゲート電極には走査信号を供給するためのゲート配線１０４が接続され、ゲート電極に入力されるゲート信号によってＴＦＴ１０３が駆動制御される。また、ＴＦＴ１０３のソース電極には表示信号（データ信号）を供給するためのソース配線１０５が接続され、ＴＦＴ１０３の駆動時に、ＴＦＴ１０３を介してデータ（表示）信号が画素電極１０２に入力される。各ゲート配線１０４とソース配線１０５とは、マトリクス状に配列された画素電極１０２の周囲を通り、絶縁膜を介した状態で互いに直交差するように設けられている。さらに、ＴＦＴ１０３のドレイン電極は画素電極１０２および付加容量１０６に接続されており、この付加容量１０６の対向電極はそれぞれ共通配線１０７に接続されている。
【０００３】
図１２は従来の技術に係る液晶表示装置におけるアクティブマトリクス基板のＴＦＴ部分の断面図である。図１２に示すように、透明絶縁性基板１０７上に、図１１のゲート配線１０４に接続されたゲート電極１０８が形成されているとともに、その上を覆ってゲート絶縁膜１０９が形成されている。さらにその上にはゲート電極１０８と重畳するように半導体層１１０が形成され、その中央部上にチャネル保護層１１１が形成されている。このチャネル保護層１１１の両端部および半導体層１１０の一部を覆い、チャネル保護層１１１上で分断された状態で、ソース電極１１２ａおよびドレイン電極１１２ｂとなるｎ+Ｓｉ層が形成されている。一方のｎ+Ｓｉ層であるソース電極１１２ａ上には図１１のソース配線１０５と同一の膜で金属層１１３ａが形成され、他方のｎ+Ｓｉ層であるドレイン電極１１２ｂ上には、ドレイン電極１１２ｂと画素電極１１４とを接続する金属層１１３ｂが形成されてスイッチング素子であるＴＦＴ１１５およびその周辺構造を形成している。さらに、ＴＦＴ１１５、ゲート配線およびソース配線の上部を覆って層間絶縁膜１１６が形成されている。
【０００４】
この層間絶縁膜１１６の上には、画素電極１１４となる透明導電膜が形成され、この透明導電膜は、層間絶縁膜１１６を貫くコンタクトホール１１６ａを介して、ＴＦＴ１１１のドレイン電極１１２ｂと接続した金属層１１３ｂに接続されている。このように、ゲート配線およびソース配線と画素電極１０２となる透明導電膜１１４との間に層間絶縁膜１１６が形成されているので、ゲート配線とソース配線とに対して画素電極１０２をオーバーラップさせることができる。このような構造は、例えば特開昭５８−１７２６８５号公報に開示されており、これによって液晶表示装置の開口率を向上させることができるとともに、ゲート配線およびソース配線に起因する電界をシールドすることにより、液晶分子の配向が崩れるディスクリネーションを抑制することができる。
【０００５】
上記絶縁膜１０９あるいは層間絶縁膜１１６としては、従来、窒化シリコンなどの無機膜をプラズマ励起化学気相成長法を用いて膜厚３００〜５００ｎｍ程度に形成していた。これ以上の膜厚を形成しないのは上層の断線や短絡不良がましたり、デポジションに時間がかかり生産効率が悪くなったり、残留応力で基板全体がそったり層間絶縁膜や配線にクラック等の不良が増すためである。あるいは層間絶縁膜１１６だけは、有機膜を膜厚1〜５μｍ程度形成する場合もある。あるいは、開口率が落ちるが層間絶縁膜１１６を形成しない場合などもある。
【０００６】
以下、製造プロセスの説明をする。図１３にＴＦＴ基板の作製プロセスを示す（「液晶ディスプレイその概要と応用市場」、ラジオ技術社出版、シャープ液晶事業本部編に添付されている）。図１３に示すように、通常、導電性膜あるいは絶縁膜、半導体膜も複数の液晶表示装置がとれる大型の元基板にプラズマＣＶＤ装置やスパッタ装置などの装置でおおよそ５００ｎｍから１μｍ以下の多層薄膜を形成し、フォトリソグラフィ法でレジスト塗布、べーク乾燥、露光、現像、エッチング、レジスト剥離、洗浄、乾燥などの工程を経て、それぞれの層のパターンを形成している。また、このように各層のパターン形成用フォトリソ工程は、数回繰り返され、メーカー各社はプロセス短縮のため、4枚や５枚までフォトリソマスク数を削減した構造とプロセスを開発中であるが限界があり、歩留低下や開口率の低下や信頼性の低下など別の問題を招く場合も多い。
【０００７】
また、上記のような真空成膜装置および露光装置などは装置が高価で、1台数億円以上であり、印刷法と比べて1桁から2桁、高価であるという問題がある。例えば、投資削減あるいは工場スペースを抑えるため、成膜を別会社生産する場合もあるが、搬送コストや製造期間などの問題がある。
【０００８】
更に、装置が大きく液晶表示装置などでは、製造工程で用いる元基板が１ｍ角程度からさらに大きくなるために、工場も巨大化する。そして、工程内の気流経路が変わったりた滞留場所が増すなど均一なクリーン度維持が困難で、製品の歩留や品質低下につながる恐れがあったり、工程毎に別工場の敷地になったり、階が分かれて余分な搬送経路が必要となる。また、各々の工程の装置毎に外観寸法のバラツキが増すことで、ライン装置配置やクリーン化設備設計がより困難となる。
【０００９】
また、最近小型の３次元立体センサなどを実現し、姿勢制御や人体内の検査用の小型素子への未来の応用を考えた、特公表WO９８／１５９８３号公報に示されるような球状半導体素子の開発が盛んになりつつある。特公表WO９８／１５９８３号公報では太陽電池、発光ダイオードなどの応用例の球状半導体を示している。球状半導体の表面に対向して一対の電極が形成されている。
【００１０】
【発明が解決しようとする課題】
先行資料に記載の従来技術は、下記の問題がある。従来の液晶表示装置等の電子部品の製造方法では上述の様な問題があると共に、基本的に半導体層周辺の多層の領域と、それに比べ比較的層の少ない領域を同一工程で作るので、効率性が悪い。
【００１１】
従来の球状半導体（実装）における課題は以下の点にある。球状半導体そのものは、各種製造技術が開発されつつあるが、現在平板などの基板に多数実装される用途は考えられていない。そのような場合、例えば図１１や図１２に示すようなアクティブマトリクス型基板に球状半導体からなるＴＦＴ素子を複数個基板に実装する場合のように、平板型の基板に球状半導体を実装する実装方法を行う事が考えられる。そのためには、一個の球状半導体に対して２点以上の接続点を有する球状半導体と平面基板とを接続する構造と製造方法の解決が必要である。
【００１２】
また、組立を容易にするために球状半導体と基板の位置決めを効率良く行う必要があり、特に多数個の球状半導体を実装する場合に重要となる。従来の球状半導体と基板の実装方法においては、球状半導体の位置決めが困難であるために、多端子マルチチップ実装の歩留りが悪く、また実装後での絶縁信頼性も悪かった。
【００１３】
【課題を解決するための手段】
本発明の請求項１記載の球状半導体は、基板に実装する電子部品に用いられる球状半導体において、基板上での位置決めを行うための切り欠き又は切り込みからなる回転防止部、及び、該回転防止部にピン形状部をそれぞれ設けたことを特徴としている。
【００１４】
本発明の請求項２記載の球状半導体は、請求項１記載の球状半導体において、前記切り欠き又は切り込みに接続端子を設けたことを特徴としている。
【００１５】
以下、上記構成による作用を説明する。
【００１６】
請求項１では、基板上での位置決めを行う回転防止部を設けたので、平板などの基板との位置決め、あるいは、複数の端子接続個所形成を容易にする。
【００１７】
しかも、回転防止部が球状半導体に形成した切り欠き又は切り込みであるので、平板などの基板との位置決めあるいは複数の端子接続個所形成を容易にする。また、電子部品の軽量化や薄型化などを可能にする。
【００１８】
請求項２では、切り欠き又は切り込みに接続端子を設けたので、球面と平面基板間の複数端子接続を可能にする。かつ、位置決めと端子接続構造を同時または簡略プロセスで形成でき効率的である。
【００１９】
【発明の実施の形態】
以下、本発明に係る本発明の実施の形態について、ＴＦＴ型の液晶表示装置を例に、図面に基づいて詳細に説明する。ただし、本発明はＴＦＴ型の液晶表示装置に限らず、半導体集積回路や他の各種の電子部品（ラインセンサ、太陽電池、ハイブリッド回路基板、制御基板ほか、携帯情報端末やＩＣカードなど各種の小型、携帯電子機器なども含む）などにも適用できる。
【００２０】
（実施の形態１）図１（ａ）、（ｂ）は、実施の形態１に係る液晶表示装置におけるアクティブマトリクス側基板１の画素近傍の構成を示す平面図と断面図である。図１に示すように、第１基板としてのアクティブマトリクス側基板１には、複数の透明導電材料からなる画素電極２がマトリクス状に数万個から１００万個以上も設けられており（図では３個に略）、これらの画素電極２の周囲を通り、互いに直交差するように、走査信号を供給するための各ゲート配線３と表示信号（データ信号）を供給するためのソース配線４が設けられている。また、これらのゲート配線３とソース配線４のクロス（交差部）分５の近傍において、画素電極２に接続されるスイッチング素子としてのＴＦＴ６（薄膜トランジスタ）が設けられている。このＴＦＴ６のゲート電極にはゲート配線３が電気的に接続され、ゲート電極に入力される信号によってＴＦＴ６が駆動制御される。また、ＴＦＴ６のソース電極（またはドレイン電極）にはソース配線４が電気的に接続され、そのソース電極にデータ信号（表示信号）が入力される。さらに、ＴＦＴ６のドレイン電極（またはソース電極）は、画素電極２と接続されている。
【００２１】
そして、複数の球状半導体７が、上記クロス部５近傍に設けられ、上記のＴＦＴ６、およびゲート配線３の一部３ａ、ソース配線４の一部４ａを形成し、かつ、切欠き部７ａを設けて、アクティブマトリクス側基板１の上面１ａ（図１（ｂ）参照）に挿入されている。また図１（ａ）のように、ソース配線の一部４ａは球状半導体７の手前、ゲート配線の一部３ａは球状半導体７の奥側の表面上に形成し、従来のように薄い絶縁膜を介して直接クロスする構造にはしていない。
【００２２】
アクティブマトリクス側基板１と球状半導体７との電気的接続端子は本例では5箇所有るが、図１（ｂ）では、ソース配線４の2箇所の接続端子が、球状半導体７から突出した端子４ｂと半田等の接続材８で接続されている断面を示しており、球状半導体７は切欠き部７ａの一面７ｂがソース配線４の上面に当接してアクティブマトリクス側基板１の平板の面に対し垂直な方向（紙面縦方向）の互いの位置が定まる。尚、本例では球状半導体７がアクティブマトリクス側基板１と対向基板９との間隙ｈ１を保つスペーサの機能を持ち、従来の液晶表示装置に用いられているスペーサに比べ、供給プロセスを簡略でき、定位置に配置され、画素電極内にスペーサが存在しないので輝度や表示品位が向上する。更に、球状半導体７はシリコンであり、ＴＦＴ６の位置に従来のBM(ブラックマトリクスと呼ばれる遮光膜)より高精度に遮光構造をプロセス追加無く得られる。更に、本例ではソース配線４は、従来ＴＦＴ素子と同時に作られ３００ｎｍ以下の薄膜であった配線を、別基板別工程で数μｍ以上の厚膜（銀や銅ペーストが一般的）で形成して抵抗を低減し、かつ、アクティブマトリクス側基板１の上面１ａとソース配線４の上面４ｃを同一位置に平坦に形成したので、配向処理などが均一となり、液晶の表示品位が向上する。また、切欠き部の一面７ｂとソース端子４ｂの下面を同一面としているが、切欠き部７ａの形成時に同時に複数の各端子の接続面を均一平面上に形成したためである。ただし、各端子は切欠き部の一面の表面に形成しても各端子の接続面を揃えることが可能である。
【００２３】
尚、本例では対向基板９側のカラーフィルター、対向電極、配向膜、アクティブマトリクス側基板１側の配向膜等の部材は省略している。接続材８は半田に限らず、銀などの導電ペーストや光硬化絶縁樹脂を用いた電気接続であっても良い。ただし、半田の場合、表面張力により、μｍオーダーの自己アライメントが可能である。
【００２４】
（実施の形態２）図１（ａ）、（ｂ）は、実施の形態に係る液晶表示装置におけるアクティブマトリクス側基板１の画素近傍の構成を示す平面図と断面図である。図１に示すように、第１基板としてのアクティブマトリクス側基板１には、複数の透明導電材料からなる画素電極２がマトリクス状に数万個から１００万個以上も設けられており（図では３個に略）、これらの画素電極２の周囲を通り、互いに直交差するように、走査信号を供給するための各ゲート配線３と表示信号（データ信号）を供給するためのソース配線４が設けられている。また、これらのゲート配線３とソース配線４のクロス（交差部）部５の近傍において、画素電極２に接続されるスイッチング素子としてのＴＦＴ６（薄膜トランジスタ）が設けられている。このＴＦＴ６のゲート電極にはゲート配線３が電気的に接続され、ゲート電極に入力される信号によってＴＦＴ６が駆動制御される。また、ＴＦＴ６のソース電極（またはドレイン電極）にはソース配線４が電気的に接続され、そのース電極にデータ信号（表示信号）が入力される。さらに、ＴＦＴ６のドレイン電極（またはソース電極）は、画素電極２と接続されている。
【００２５】
そして、複数の球状半導体７が、上記クロス部５近傍に設けられ、上記のＴＦＴ６、およびゲート配線３の一部３ａ、ソース配線４の一部４ａを形成し、かつ、切込み部７ａを設けて、アクティブマトリクス側基板１上に配置される。また図１（ａ）のように、ソース配線の一部４ａは球状半導体７の手前、ゲート配線３ａの少なくとも一部だけは球状半導体７の奥側（切込み部７ａ）の表面上に形成し、従来のように薄い絶縁膜を介して直接クロスする構造にはしていない。従って、絶縁信頼性が高い。（ただし、球状半導体の特徴を示すためこのような構造例を示しているが、実際は図２で示す次の実施例でこのようにする事が好ましく。図１（ｂ）の構造ではソース配線は基板１に埋め込み形成する事が好ましく、この場合でも従来より絶縁信頼性は高くできる。）アクティブマトリクス側基板１と球状半導体７との電気的接続端子は本例では5箇所有るが、図１（ｂ）では、ソース配線４の2箇所の接続端子が、球状半導体７から突出した端子４ｂと半田等の接続材８で接続されている断面を示しており、球状半導体７は切込み部７ａがソース配線４の上面に当接してアクティブマトリクス側基板１の平板の面に対し垂直な方向（紙面縦方向）の互いの位置が定まる。また、接続材料に半田を用いると、基板１の表面の面内方向の位置合せもセルフアライメントで位置補正して高精度に位置が定まる。尚、本例では球状半導体７がアクティブマトリクス側基板１と対向基板９との間隙ｈ１を保つスペーサの機能を持ち、従来の液晶表示装置に用いられているスペーサに比べ、スペーサ供給プロセスを削減・簡略化でき、定位置に配置され、画素電極内にスペーサが存在しないので輝度や表示品位が向上する。更に、球状半導体７はシリコンであり、ＴＦＴ６の位置に従来のBM(ブラックマトリクスと呼ばれる遮光膜)より高精度に遮光構造をプロセス追加無く得られる更に、本例ではソース配線４は、従来ＴＦＴ素子と同時に作られ３００ｎｍ以下の薄膜であった配線を、ＴＦＴ素子部と別基板別工程で数μｍ以上の厚膜（銀や銅ペーストが一般的）で形成して抵抗を低減し、かつ、アクティブマトリクス側基板１の上面１ａとソース配線４の上面４ｃを同一位置に平坦に形成したので、配向処理などが均一となり、液晶の表示品位が向上する。また、切込み部７ａとソース端子４ｂの下面を同一面としているが、切込み部７ａの形成時に同時に複数の各端子の接続面を均一平面上に形成したためである。ただし、各端子は切欠み部の一面の表面に形成しても各端子の接続面を揃えることが可能である。
【００２６】
尚、本例では対向基板９側のカラーフィルター、対向電極、配向膜、アクティブマトリクス側基板１側の配向膜等の部材は省略している。接続材８は半田に限らず、銀などの導電ペーストや光硬化絶縁樹脂を用いた電気接続であっても良い。ただし、半田の場合、前述のように表面張力により、μｍオーダーのセルフアライメントが可能である。
【００２７】
（実施の形態３）図２に他の発明の実施例を示す。本実施の形態３では、ソース配線１０に対し、図示しない球状半導体１１上に形成されたソース配線の一部の配線の2箇所の端部にあり、球状半導体１１から突出した端子１０ａと接続材１２で接続されている。そして、球状半導体１１から突出した端子１０ａの下面がソース配線１０の上面に当接して、アクティブマトリクス側基板１３の平板の面に対し垂直な方向（紙面縦方向）の互いの位置が定まる。また、球状半導体１１はアクティブマトリクス側基板１３の上面からｈ２、対向基板１４の下面からｈ３（対向基板１４に溝部１４ａを形成し）、各々の基板に食い込んで、アクティブマトリクス側基板１３と対向基板１４との間隙ｈ４を保つスペーサの機能を持つ。また図１（ａ）のように、ソース配線の一部１０は球状半導体１１の手前、ゲート配線３ａの少なくとも一部だけは球状半導体１１の奥側（埋め込み部１１ａ）の表面上に形成し、従来のように薄い絶縁膜を介して直接クロスする構造にはしていない。従って、絶縁信頼性が高い。
【００２８】
（実施の形態４）図３（ａ）、（ｂ）に他の発明の実施例を示す。本例では図３（ａ）に示すように、アクティブマトリクス側基板１５に、溝部１５ａを形成し、球状半導体１６を溝部１５ａに挿入して実装する。アクティブマトリクス側基板１５には球状半導体１６を介して各々が連なるソース配線１７とゲート配線１８が形成されている。
【００２９】
断面図の図３（ｂ）に示すように、アクティブマトリクス側基板１５上のソース配線１７に対し、球状半導体１６に設けられた突起電極状の端子１７ａが半田などの接続材１９を介して接続され、図示しない球状半導体１６に形成された配線を通して、断続的に離間したソース配線同士を接続している。
【００３０】
また、図４（ａ）〜（ｂ）に溝部１５ａの製造方法を示す。まず、図４（ａ）のようにアクティブマトリクス側基板１５ａ上に図示前の状態のスピンコート法などで平坦な樹脂膜２１を形成した後、図４（ｂ）のようにスタンプ型２０で圧印して所望の立体形状に樹脂膜２１を成形する。その後、図４（ｃ）のように、均等なエッチングを行い、樹脂膜２１の形状をアクティブマトリクス側基板１５に転写形成する。図４（ｄ）。
【００３１】
このように製造すると溝部のテーパー角や配線が通る溝部のエッジ部のアール加工などが、フォトリソグラフィ法などに比べて、大型基板でもバラツキ少なく、精度良く加工できる。
【００３２】
（実施の形態５）実施の形態４と同様の製造法で図５に示す以下の構造も得られ、基板２２の溝部２２ａの底部２２ｂにおいて、球状半導体２３の図示しないＴＦＴ素子のドレイン電極に接続される端子２４を半田などの接続材２５などを介して、基板底部２２ｂ上に形成された図示しない画素電極２に接続されている端子２６に接続されている。
【００３３】
（実施の形態６）図６のように、球状半導体２７を平面基板２８上の複数の端子２９ａ、２９ｂ、２９ｃ等を介して接続実装を行う場合、接続面が一様な平面上の端子３０ａ、３０ｂ、３０ｃを球状半導体２７上に形成する。球状半導体２７の端子の製造方法は、例えば図７（ａ）〜（ｃ）を示す。まず、図７（ａ）に示すように、球状半導体２７を受台３１上に配置して、図示前の状態のスピンコート法などで平坦な樹脂膜を形成した後、スタンプ型３２で圧印して所望の立体形状に樹脂膜３３を成形する。次に、図７（ｂ）に示すように、球状半導体２７の静電気破壊を低減するため、好ましくは原子線によるエッチングにより、球状半導体２７の端子形成部表面２７ａが露出するように樹脂膜をエッチングする。図７（ｃ）に示すように、無電解メッキやスピンコートなどにより、表面が平坦な導電層３４を形成し、表面の余分な導電層３４ａを取除くため、均一なエッチングを行う。最後に、図７（ｄ）に示すように、複数の接続端子３０ａ、３０ｂ、３０ｃ等が形成された後、端子表面に接続材３５となる半田などを選択的にメッキし、この後、図示しない工程で樹脂膜を剥離洗浄して、球状半導体３６の加工が完成する。
【００３４】
（実施の形態７）以下、球状半導体の他の構造例を示す。例えば、図8には球状半導体３６に円錐部３６ａを形成した構造を示す。図9には、球状半導体３６の側部にタコ足状に複数の端子３８を設け、下部にピン形状部３７ａを形成した構造を示す。図10には、球状半導体３９にピン挿入穴部３９ａを形成した構造を示す。
【００３５】
【発明の効果】
以上説明したように、請求項１では、基板上での位置決めを行う回転防止部を設けたことによって、平板などの基板との位置決め、あるいは、複数の端子接続個所形成を容易にするという効果を奏する。
【００３６】
また、回転防止部を球状半導体に形成した切り欠き又は切り込みとすることによって、平板などの基板との位置決めあるいは複数の端子接続個所形成を容易にし、電子部品の軽量化や薄型化などを可能にするという効果を奏する。
【００３７】
請求項２では、切り欠き又は切り込みに接続端子を設けることによって、球面と平面基板間の複数端子接続を可能にし、位置決めと端子接続構造を同時または簡略プロセスで形成できるという効果を奏する。
【図面の簡単な説明】
【図１】実施の形態１に示す液晶表示装置におけるアクティブマトリクス側基板の画素近傍の構成図であり、（ａ）は平面図、（ｂ）は断面図である。
【図２】チップ７近傍の実装構造および実装方法を示す断面図である。
【図３】他の実施の形態を示す図である。
【図４】他の実施の形態示す図である。
【図５】他の実施の形態を示す図である。
【図６】他の実施の形態を示す図である。
【図７】他の実施の形態を示す図である。
【図８】球状半導体３６に円錐部３６ａを形成した図である。
【図９】球状半導体３７の側部にタコ足状に複数の端子３８を設け、下部にピン形状部３７ａを形成した図である。
【図１０】球状半導体３９にピン挿入穴部３９ａを形成した図である。
【図１１】アクティブマトリクス基板を備えた透過型の液晶表示装置の一般的な構成を示す回路図である。
【図１２】アクティブマトリクス基板を備えた透過型の液晶表示装置の一般的な構成を示す断面図である。
【図１３】ＴＦＴ形成の製造プロセス図である。
【符号の説明】
１、１３、１５ アクティブマトリクス側基板
１ａ アクティブマトリクス側基板１の穴部
２ 画素電極２
３、１８、１０４ ゲート配線
３ａ ゲート配線３の一部
４、１７、１０５ ソース配線
４ａ ソース配線４の一部
４ｂ 球状半導体７から突出した端子
４ｃ ソース配線４の上面
５ ゲート配線３とソース配線４のクロス（交差部）
６、１０３ ＴＦＴ
７、１１、１６、２７、３６、３７、３９ 球状半導体
７ａ 切欠き部
７ｂ 切欠き部７ａの一面
８、１２、１９、２５、３５ 接続材
９、１４ 対向基板
１０ ソース配線
１０ａ 球状半導体１１から突出した端子
１４ａ 対向基板溝部
１５ａ アクティブマトリクス側基板溝部
１７ａ 突起電極状の端子
２０、３２ スタンプ型
２１、３３ 樹脂膜
２２ａ 基板溝部
２２ｃ 基板底部
２４ ドレイン電極に接続される端子
２６ 画素電極に接続されている端子
２７ａ 球状半導体２７の端子形成部表面
２２、２８ 基板
２９ａ、２９ｂ、２９ｃ 複数の端子
３０ａ、３０ｂ、３０ｃ 平面上の端子
３１ 受台
３４ 平坦な導電層
３４ａ 余分な導電層
３６ａ 円錐部
３７ａ ピン形状部
３８ タコ足状に複数の端子
３９ａ ピン挿入穴部
１０２、１１４ 画素電極
１０６ 付加容量
１０７ 共通配線
１０８ ゲート電極１
１０９ ゲート絶縁膜
１１０ 半導体層
１１１ チャネル保護層
１１２ａ ソース電極
１１２ｂ ドレイン電極
１１３ａ、１１３ｂ 金属層
１１４ 透明導電膜
１１６ 層間絶縁膜
１１６ａ コンタクトホール
Claims (2)
- 基板に実装する電子部品に用いられる球状半導体において、基板上での位置決めを行うための切り欠き又は切り込みからなる回転防止部、及び、該回転防止部にピン形状部をそれぞれ設けたことを特徴とする球状半導体。
- 前記切り欠き又は切り込みに接続端子を設けたことを特徴とする請求項１記載の球状半導体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000165569A JP3564367B2 (ja) | 2000-06-02 | 2000-06-02 | 球状半導体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000165569A JP3564367B2 (ja) | 2000-06-02 | 2000-06-02 | 球状半導体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001345350A JP2001345350A (ja) | 2001-12-14 |
| JP3564367B2 true JP3564367B2 (ja) | 2004-09-08 |
Family
ID=18669024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000165569A Expired - Lifetime JP3564367B2 (ja) | 2000-06-02 | 2000-06-02 | 球状半導体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3564367B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103902255B (zh) * | 2012-12-24 | 2019-01-15 | 腾讯科技（深圳）有限公司 | 一种函数关系调用树的生成方法及系统 |
| JP6231641B2 (ja) * | 2015-10-09 | 2017-11-15 | ディフテック レーザーズ インコーポレイテッド | 電子デバイスおよびそれを作製する方法 |
-
2000
- 2000-06-02 JP JP2000165569A patent/JP3564367B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001345350A (ja) | 2001-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9991422B2 (en) | Electronic device mounted on a substrate | |
| US9600112B2 (en) | Signal trace patterns for flexible substrates | |
| US9678400B2 (en) | Array substrate for liquid crystal display and manufacturing method thereof | |
| US7507592B2 (en) | Bonding pad structure for a display device and fabrication method thereof | |
| US11793042B2 (en) | Display panel and fabrication method thereof | |
| US20070138654A1 (en) | Semiconductor chip, film substrate, and related semiconductor chip package | |
| US7777853B2 (en) | Method for forming pad electrode, method for manufacturing liquid crystal display device using the same, and liquid crystal display device manufactured by the method | |
| JP5315747B2 (ja) | 表示装置 | |
| US20160041433A1 (en) | Electrode structure and manufacturing method thereof, array substrate and manufacturing method thereof, and display device | |
| US20230180548A1 (en) | Chip-on-film structure, display apparatus and method for manufacturing same | |
| US20190033673A1 (en) | Array substrate, display panel and display device | |
| JP5053479B2 (ja) | マトリクスアレイ基板及びその製造方法 | |
| US20020122149A1 (en) | Reflective or transflective liquid crystal display device and method for manufacturing the same | |
| JP2007298939A (ja) | 表示素子モジュール及びその製造方法 | |
| JP2003195785A (ja) | マトリクスアレイ基板及びその製造方法 | |
| JP3564367B2 (ja) | 球状半導体 | |
| JP2001217245A (ja) | 電子部品およびその製造方法 | |
| JP3660848B2 (ja) | 表示装置 | |
| CN218995843U (zh) | 阵列基板、显示面板及显示装置 | |
| WO2024093120A1 (zh) | 显示面板及显示装置 | |
| JP3660856B2 (ja) | 表示装置 | |
| US20230361132A1 (en) | Display Substrate, Preparation Method Thereof, and Display Device | |
| TW201816992A (zh) | 顯示面板結構與其製造方法 | |
| JP3921323B2 (ja) | 電子部品の製造方法 | |
| JP2001217411A (ja) | 電子部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040127 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040506 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3564367 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |