CN101728312A - Soi衬底及其制造方法 - Google Patents

Soi衬底及其制造方法 Download PDF

Info

Publication number
CN101728312A
CN101728312A CN200910206589A CN200910206589A CN101728312A CN 101728312 A CN101728312 A CN 101728312A CN 200910206589 A CN200910206589 A CN 200910206589A CN 200910206589 A CN200910206589 A CN 200910206589A CN 101728312 A CN101728312 A CN 101728312A
Authority
CN
China
Prior art keywords
semiconductor layer
crystal semiconductor
manufacture method
soi substrate
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910206589A
Other languages
English (en)
Other versions
CN101728312B (zh
Inventor
大沼英人
比嘉荣二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101728312A publication Critical patent/CN101728312A/zh
Application granted granted Critical
Publication of CN101728312B publication Critical patent/CN101728312B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种SOI衬底及其制造方法，其目的在于提供具有优异的机械强度的SOI衬底及其制造方法。通过对单晶半导体衬底照射被加速的氢离子而在离单晶半导体衬底的表面有预定的深度的区域处形成脆化区域，夹着绝缘层贴合单晶半导体衬底和支撑衬底，加热单晶半导体衬底，以脆化区域为界线进行分离，从而在支撑衬底上夹着绝缘层形成半导体层，当对半导体层的表面照射激光，使半导体层的至少表层部熔融时，使氮、氧或碳中的至少一种固溶于半导体层。

Description

SOI衬底及其制造方法
技术领域
本发明涉及一种具有设置在绝缘层上的单晶半导体层的衬底及其制造方法。本发明特别地涉及一种SOI(Silicon on Insulator；绝缘体上硅)衬底及其制造方法。另外，本发明还涉及一种使用SOI衬底制造的半导体装置及其制造方法。
背景技术
近年来，人们进行了如下装置的开发：利用绝缘表面上存在薄的单晶半导体层的SOI衬底来代替块状的硅晶片的半导体集成电路等。通过使用SOI衬底，可以减小晶体管的漏极与衬底之间的寄生电容，所以SOI衬底作为能够提高装置的性能的衬底而受到瞩目。
作为SOI衬底的制造方法之一，已知有智能切割(Smart Cut，注册商标)法(例如，参照专利文献1)。以下对利用智能切割法的SOI衬底的制造方法的概要进行说明。首先，通过使用离子注入法对硅晶片注入氢离子，以在离表面有预定的深度处形成包含缺陷的脆化区域。接下来，夹着氧化硅膜，将注入有氢离子的硅晶片接合到其它硅晶片。然后，通过进行热处理，可以使注入有氢离子的硅晶片的一部分以脆化区域为界线分离为薄膜状，并在接合了的其它硅晶片上形成单晶硅膜。在此，有时将智能切割法称为氢离子注入剥离法。
此外，还提出有一种利用该智能切割法将单晶硅层形成在由玻璃形成的支撑衬底(base substrate)上的方法(例如，参照专利文献2)。因为玻璃衬底比硅晶片容易进行大面积化且廉价，所以其主要用于液晶显示装置等的制造时。通过将这种玻璃衬底用作支撑衬底，可以制造大面积且廉价的SOI衬底。
专利文献1：日本特开平05-211128号公报
专利文献2：日本特开2005-252244号公报
例如，在使用如专利文献2那样的形成在玻璃衬底等绝缘衬底上的单晶硅层来形成显示器等大型器件或具有曲率的器件的情况下，有薄膜化的单晶硅层机械强度不够的问题。如果机械强度不够，则当制造或使用器件时，有可能在薄膜化的单晶硅层上产生龟裂。另外，也有如下问题：线状缺陷(位错，dislocation)、面状缺陷产生，或者这些缺陷等成长，即使使用单晶硅层形成晶体管，晶体管的特性也受损。
发明内容
鉴于上述问题，本发明的目的之一在于提供具有优异的机械强度的SOI衬底。
已知通常块状硅中的杂质浓度，具体而言氮、氧或碳等的浓度越高，机械强度越增大。例如，作为被广泛地应用于产业的块状硅，有通过提拉(Czochralski，CZ)法或浮区(Floating zone，FZ)法制造的块状硅。
通过CZ法制造的单晶半导体锭(ingot)或单晶半导体晶片中，作为杂质元素，包含1×1017atoms/cm3(原子数/立方厘米)至1×1018atoms/cm3的范围的氧，即使是有意地添加，氮也在4×1015atoms/cm3以下，并且即使是有意地添加，碳的浓度也在2×1016atoms/cm3以下。因为使用FZ法制造的单晶半导体锭中的杂质浓度一般低于使用CZ法制造的单晶半导体锭中的杂质浓度，所以有机械强度低且脆的缺陷。而因为使用CZ法制造的块状硅中的杂质元素浓度比使用FZ法制造的要高，所以其机械强度高。
然而，因为当制造锭时经过长的熔融过程和伴随取出(pull up)时间的长的冷却过程，所以若在制造工序的过程中包含了高浓度的氮、氧、碳等，则氮、氧、碳等将析出而形成巨大的缺陷，机械强度反而会降低。因此，为了得到具有高机械强度的SOI衬底，当制造单晶硅锭等时优选不包含高浓度的氮、氧、碳等，并优选在进行长时间的熔融热处理之后将单晶硅中的氮等的浓度控制在适当的范围内。
因此，鉴于上述问题，本发明的目的之一还在于提供机械强度高的SOI衬底的制造方法。
另外，在当培养锭时添加了氮、氧或碳等的情况下，因为针对每个锭确定了氮、氧等的浓度，所以即使在之后制造器件时针对不同器件要求不同的功能，也不能充分地应对少量且多种的器件制造。另外，如果在培养锭时添加了氧等，则在锭的取出方向上观察到氧等的浓度梯度，此外，由于由石英坩埚保持而在锭的中心部和外周部中观察到氧等的浓度分布不均匀，所以还有缺乏所希望的浓度的再现性的问题。
因此，鉴于上述问题，本发明的目的之一还在于提供可以应对少量且多种的器件制造的SOI衬底的制造方法。
本说明书所公开的发明的一个方式的特征在于，包括支撑衬底、支撑衬底上的绝缘层、绝缘层上的单晶半导体层，其中单晶半导体层具有如下结构：以通过添加氢而形成的脆化区域为界线，将具有脆化区域的单晶半导体衬底的一部分分离的结构，并且单晶半导体层中的氮、氧或碳的浓度高于通过CZ法制造的单晶半导体锭或该单晶半导体衬底中的氮、氧或碳的浓度。
当使用SIMS(Secondary Ion Mass Spectroscopy，次级离子质谱分析)测定时，单晶半导体层中的在深度方向上的氮最少的区域的氮浓度在5×1015atoms/cm3以上，优选在1×1016atoms/cm3以上，更优选是在1×1017atoms/cm3以上。
或者，单晶半导体层中的氮浓度在5×1015atoms/cm3以上且5×1019atoms/cm3以下，优选在1×1016atoms/cm3以上且2×1019atoms/cm3以下，更优选在1×1017atoms/cm3以上且5×1018atoms/cm3以下的范围内。
或者，单晶半导体层中具有氮浓度是1×1016atoms/cm3以上的区域，优选具有氮浓度是1×1017atoms/cm3以上的区域，更优选具有氮浓度是1×1018atoms/cm3以上的区域。
当使用SIMS测定时，单晶半导体层中的在深度方向上的氧最少的区域的氧浓度在2×1018atoms/cm3以上，优选在3×1018atoms/cm3以上，更优选在5×1018atoms/cm3以上。
或者，单晶半导体层中的氧浓度在2×1018atoms/cm3以上且1×1020atoms/cm3以下，优选在3×1018atoms/cm3以上且1×1019atoms/cm3以下的范围内。
或者，在单晶半导体层中，具有氧浓度在2×1018atoms/cm3以上的区域，优选具有氧浓度在5×1018atoms/cm3以上的区域。在满足上述条件的情况下，可以提高单晶半导体层的屈服应力并提高机械强度。
当使用SIMS测定时，单晶半导体层中的在深度方向上的碳最少的区域的碳浓度为1×1017atoms/cm3以上，优选为5×1017atoms/cm3以上。
或者，单晶半导体层中的碳浓度在1×1017atoms/cm3以上且5×1020atoms/cm3以下，优选在5×1017atoms/cm3以上且5×1019atoms/cm3以下的范围内。
如果在薄膜化的单晶半导体层的深度方向上存在上述氮、氧、碳的浓度都低的区域，则该部分的屈服应力将极低，而单晶半导体层整体的机械强度将降低。因此，通过将氮、氧或碳中的至少一种设定为上述的下限浓度以上，可以提高单晶半导体层的屈服应力。
单晶半导体层中具有氧浓度在2×1018atoms/cm3以上的区域，优选具有氧浓度在5×1018atoms/cm3以上的区域，由此可以提高单晶半导体层的屈服应力。
单晶半导体层中具有氮浓度在1×1016atoms/cm3以上的区域，优选具有氮浓度在1×1017atoms/cm3以上的区域，更优选具有氮浓度在1×1018atoms/cm3以上的区域，由此可以提高单晶半导体层的屈服应力。
另外，本说明书所公开的发明的一个方式的特征在于，对单晶半导体衬底照射加速的离子来添加氢，从而在离单晶半导体衬底的表面有预定的深度的区域处形成脆化区域，夹着绝缘层贴合单晶半导体衬底和支撑衬底，加热单晶半导体衬底，以脆化区域为界线进行分离，从而在支撑衬底上隔着绝缘层形成单晶半导体层，对单晶半导体层的表面照射激光来使单晶半导体层的至少表层部熔融，并且使单晶半导体层再单晶化。当照射上述激光时，对单晶半导体层中添加氮、氧或碳中的至少一种元素。在照射激光来使单晶半导体层中添加氮的情况下，氮浓度是5×1015atoms/cm3以上且5×1019atoms/cm3以下。或者，在对单晶半导体层中添加氧的情况下，氧浓度是2×1018atoms/cm3以上且1×1020atoms/cm3以下。或者，在对单晶半导体层中添加碳的情况下，碳浓度是1×1017atoms/cm3以上且5×1020atoms/cm3以下。
优选在包含氮、氧或碳中的至少一种元素的气氛中对单晶半导体层照射激光，作为使氮、氧或碳中的至少一种固溶或添加到单晶半导体层中的手段。或者，优选一边积极地喷出包含这些元素中的至少一种元素的气体一边照射激光。
或者，也可以在单晶半导体层上形成包含氮、氧或碳中的至少一种的绝缘层，并且使当对该绝缘层上照射激光来使单晶半导体层的表面熔融时包含在该绝缘层中的氮等扩散到单晶半导体层中。当照射激光来使单晶半导体层部分熔融时，经过在短时间内使固相单晶半导体熔融并冷却的伴随非平衡状态的再单晶化过程，可在固相单晶半导体的固溶度以上固溶或添加氮等，所以与制造锭等的长时间的熔融相比，可以在短时间内添加氮等。因此，可以抑制缺陷的产生或缺陷的成长。
对于单晶半导体层的表面熔融，除了激光照射以外，还可以照射灯等的强光或照射电磁波。
另外，在本说明书中所公开的发明的一个方式中，通过对单晶半导体衬底添加氢而在离单晶半导体衬底的表面有预定的深度的区域处形成脆化区域，并且对单晶半导体衬底添加氮、氧或碳中的至少一种元素，夹着绝缘层贴合单晶半导体衬底和支撑衬底，加热单晶半导体衬底，以脆化区域为界线进行分离，从而在支撑衬底上隔着绝缘层形成单晶半导体层。在添加上述氢的同时，还对单晶半导体衬底添加氮、氧或碳中的至少一种。或者，通过在包含氮、氧或碳中的至少一种的气氛中添加氢，从而在离单晶半导体衬底的表面有预定的深度的区域处形成脆化区域，并且对从该单晶半导体衬底的表面到脆化区域的范围添加氮、氧或碳中的至少一种元素。由此，可以不使分离前的单晶半导体衬底中的氮等的浓度增加，并且高效地提高之后分离的单晶半导体层中的氮等的浓度。
在本说明书中，单晶是指：当关注某结晶轴时，该结晶轴的方向在样品的哪个部分中都朝向相同方向的结晶，并且是指其中不存在晶粒边界的结晶。另外，在本说明书中，即使包含结晶缺陷、悬挂键(dangling bond)，如上所述那样结晶轴的方向一致并且不存在晶粒边界的结晶也都是单晶。此外，单晶半导体层的再单晶化是指：单晶结构的半导体层经过不同于该单晶结构的状态(例如，液相状态)而再次成为单晶结构。或者，单晶半导体层的再单晶化也可以说是通过使单晶半导体层再结晶化，来形成单晶半导体层。
另外，在本说明书中，利用由SIMS装置测定的数值表示单晶半导体层中的氮、氧及碳的浓度。另外，SIMS装置原理上也得到界面附近的信息。因此，检测出来的单晶半导体层的界面附近的氮、氧、碳的浓度有时高于实际上的单晶半导体层中的浓度。例如，在单晶半导体层与氧化硅膜、氮氧化硅膜、氧氮化硅膜或氮化硅膜接触的情况下，与这些膜的界面附近的氧、氮浓度变高。从而，虽然还取决于SIMS的检测能力，但是最好不考虑离界面有10nm左右(优选是20nm，更优选是25nm)的区域的单晶半导体层的上表面和下表面附近的浓度。
另外，在本说明书中，最低浓度或下限浓度表示当使用SIMS在膜厚度方向上分析单晶半导体层时，浓度最低的区域的值。
在本说明书中，半导体装置是指通过利用半导体特性而能够发挥作用的所有装置，而电气光学装置、半导体电路及电子设备都包括在半导体装置中。
在本说明书中，显示装置包括发光装置、液晶显示装置。发光装置包含发光元件，并且液晶显示装置包含液晶元件。发光元件将由电流或电压控制亮度的元件都包括在其范畴内，具体而言其包含无机EL(Electro Luminescence，电致发光)、有机EL等。
通过在形成于绝缘表面上的单晶半导体层中以预定的浓度包含氮、氧或碳中的至少一种元素，可以提高包括单晶半导体层的SOI衬底的机械强度。另外，可以抑制在单晶半导体层中产生空隙(void)。
附图说明
图1是表示SOI衬底的制造方法的一例的图；
图2是表示SOI衬底的制造方法的一例的图；
图3是表示应用于SOI衬底的制造方法的激光照射装置的一例的图；
图4是表示使用SOI衬底的半导体装置的制造方法的一例的图；
图5是表示使用SOI衬底的半导体装置的制造方法的一例的图；
图6是表示使用SOI衬底的半导体装置的一例的图；
图7是表示使用SOI衬底的半导体装置的一例的图；
图8是表示使用SOI衬底的显示装置的一例的图；
图9是表示使用SOI衬底的显示装置的一例的图；
图10是表示使用SOI衬底的电子设备的图；
图11是表示基于激光照射的有无的SOI衬底中的元素浓度的实验结果的一例的图；
图12是表示基于激光照射的有无的SOI衬底中的元素浓度的实验结果的一例的图；
图13是表示进行了氢掺杂的SOI衬底中的元素浓度的实验结果的一例的图。
附图标记说明
100：单晶半导体衬底
102：绝缘层
103：离子
104：脆化区域
120：支撑衬底
121：含氮层
124：单晶半导体层
130：激光
132：氧化膜
251：半导体层
252：半导体层
254：绝缘膜
255：栅电极
256：栅电极
257：低浓度杂质区域
258：沟道形成区域
259：高浓度杂质区域
25n：脉冲宽度
260：沟道形成区域
261：侧壁绝缘膜
265：抗蚀剂
267：高浓度杂质区域
268：绝缘膜
269：层间绝缘膜
270：布线
320：单晶半导体层
322：扫描线
323：信号线
324：像素电极
325：TFT
327：层间绝缘膜
328：电极
329：柱状间隔物
330：取向膜
332：对置衬底
333：对置电极
334：取向膜
335：液晶层
340：沟道形成区域
341：高浓度杂质区域
401：选择晶体管
402：显示控制晶体管
403：半导体层
404：半导体层
405：扫描线
406：信号线
407：电流供应线
408：像素电极
410：电极
411：电极
412：栅电极
413：电极
427：层间绝缘膜
428：隔断层
429：EL层
430：对置电极
431：对置衬底
432：树脂层
451：沟道形成区域
452：高浓度杂质区域
500：微处理器
501：计算电路
502：计算电路控制部
503：指令解码部
504：中断控制部
505：定时控制部
506：寄存器
507：寄存器控制部
508：总线接口
509：只读存储器
510：存储器接口
511：RFCPU
512：模拟电路部
513：数字电路部
514：谐振电路
515：整流电路
516：恒压电路
517：复位电路
518：振荡电路
519：解调电路
520：调制电路
521：RF接口
522：控制寄存器
523：时钟控制器
524：接口
525：中央处理单元
526：随机存取存储器
527：只读存储器
528：天线
529：电容部
530：电源管理电路
550：加热温度
600：激光
602：激光振荡器
604：处理衬底
606：载物台
608：控制器
610：加热单元
612：反应室
616：窗口
620：气体供给口
622：排气口
628：气体供给装置
632：涡轮泵
634：干燥泵
640：光学系统
700：便携电话
701：框体
702：框体
703：显示部
704：扬声器
705：麦克风
706：操作键
707：定点装置
708：正面相机镜头
709：外部连接端子插口
710：耳机端子
711：键盘
712：外部存储器插槽
713：背面相机
714：灯
具体实施方式
下面，基于附图对所公开的发明的实施方式进行说明。其中，与实施方式相关的发明可以通过多种不同的方式来实施，而本领域技术人员可以很容易地理解的是，在不脱离所公开的本发明的宗旨及其范围的情况下，可以变更其方式及详细内容。因此，本发明不应该解释为仅限定于本实施方式所记载的内容。注意，在用于说明实施方式的所有附图中，使用相同的附图标记来表示相同的部分或具有相同功能的部分，并省略其重复说明。
(实施方式1)
在本实施方式中，参照附图说明SOI衬底的制造方法的一例。具体而言，说明使用智能切割法在支撑衬底上隔着绝缘层形成单晶半导体层，并恢复该单晶半导体层的结晶性的工序。
首先，准备单晶半导体衬底100和支撑衬底120(参照图1的A、B)。
作为单晶半导体衬底100，可以使用例如单晶硅衬底、单晶锗衬底、单晶硅锗衬底等由第14族元素构成的单晶半导体衬底。市销的硅衬底，以直径5英寸(125mm)、直径6英寸(150mm)、直径8英寸(200mm)、直径12英寸(300mm)、直径16英寸(400mm)大小的圆形衬底为代表。另外，单晶半导体衬底100的形状不限于圆形，例如也可以加工为矩形等使用。另外，单晶半导体衬底100可以用CZ法或FZ法制造，但是优选用CZ法制造。
作为支撑衬底120，可以使用由绝缘体构成的衬底。具体而言，可以举出铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等用于电子工业的各种玻璃衬底、石英衬底、陶瓷衬底、蓝宝石衬底。另外，作为支撑衬底120也可以使用单晶半导体衬底(例如，单晶硅衬底等)。在本实施方式中，说明使用玻璃衬底的情况。通过使用可以实现大面积化且廉价的玻璃衬底作为支撑衬底120，可以实现低成本化。
接着，在离单晶半导体衬底100的表面有预定的深度处形成晶体结构受损伤的脆化区域104，然后夹着绝缘层102贴合单晶半导体衬底100和支撑衬底120(参照图1的C)。
脆化区域104可以通过对单晶半导体衬底100照射氢等的离子来形成。
绝缘层102可以由氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜等的绝缘层的单层或叠层形成。这些膜可以使用热氧化法、CVD法或溅射法等来形成。
在本说明书中，氧氮化硅是指：在其组成中氧含量多于氮含量，优选在使用卢瑟福背散射法(RBS：Rutherford BackscatteringSpectrometry)及氢前方散射法(HFS：Hydrogen Forward Scattering)进行测定时，作为浓度范围，包含50原子％至70原子％的氧；0.5原子％至15原子％的氮；25原子％至35原子％的硅；以及0.1原子％至10原子％的氢。另外，氮氧化硅是指：在其组成中氮含量多于氧含量，优选在使用RBS及HFS进行测定时，作为其浓度范围，包含5原子％至30原子％的氧；20原子％至55原子％的氮；25原子％至35原子％的硅；以及10原子％至30原子％的氢。其中，当将构成氧氮化硅或氮氧化硅的原子总量设定为100原子％时，氮、氧、硅及氢的含量比例包括在上述范围内。
接着，通过进行热处理而沿脆化区域104进行分离，从而在支撑衬底120上隔着绝缘层102设置单晶半导体层124(也简称为“半导体层”)(参照图1的D)。
通过进行加热处理，在因温度上升而形成于脆化区域104中的结晶缺陷中，析出被添加的元素，内部的压力上升。由于压力的上升，脆化区域104的结晶缺陷发生体积变化，在脆化区域104中产生龟裂，因此，单晶半导体衬底100沿着脆化区域104分离。因为绝缘层102接合于支撑衬底120，所以在支撑衬底120上形成从单晶半导体衬底100分离的单晶半导体层124。
接着，通过对形成在支撑衬底120上的单晶半导体层124的表面照射激光130，恢复(再单晶化)单晶半导体层124的结晶性(参照图1E)。在包含氮、氧或碳中的至少一种的气氛中照射激光130。或者，一边喷出包含氮、氧或碳中的至少一种的气体一边进行激光130的照射。
一般而言，在分离后形成在支撑衬底120上的单晶半导体层124的表层部，因脆化区域104的形成以及沿脆化区域104的分离等而形成有结晶缺陷等，结晶性受到损伤。因此，如图1E所示，通过对单晶半导体层124表面照射激光130来至少使单晶半导体层124的表层部熔融，可以恢复结晶性。另外，通过使用光学显微镜进行的观察、从拉曼(Raman)分光光谱得到的拉曼位移、半高全宽等，可以评价单晶半导体层124的结晶性。
另外，在本实施方式中，优选通过从因剥离而露出的单晶半导体层124的表面侧照射激光130，使该单晶半导体层124部分地熔融(部分熔融)，而不是完全熔融。部分熔融是指：通过激光130的照射而使单晶半导体层124熔融的深度比绝缘层102的界面(单晶半导体层124的厚度)浅。换言之，部分熔融是指单晶半导体层124的上层熔融而成为液相，下层不熔融而保持固相的单晶半导体的状态。
因为通过激光130的照射而熔融的部分的结晶成长根据未熔融的单晶半导体层的面方位进行，所以通过使单晶半导体层124部分地熔融，与使其完全熔融的情况相比，可以使面方位对准来进行再结晶化。此时，因为在包含氮、氧或碳的气氛中进行部分熔融，所以气氛中的元素被引入到单晶半导体层124中。因为当单晶半导体层124的表层部的熔融时，氮等的固溶度高，气氛中的氮等扩散到熔融的单晶半导体层124中，所以可以提高固化(凝固)的单晶半导体层124中的氮等的浓度。
另外，在本实施方式中，激光130的照射在氮气氛的反应室中进行。通过在上述气氛下进行，在照射激光130使单晶半导体层124熔融的情况下，气氛中的氮容易被引入单晶半导体层124中。在单晶半导体层124中的位错中，引入的氮原子被捕捉，而使位错不动。其结果是，因为屈服应力提高，所以可以提高单晶半导体层的机械强度。
另外，通过添加氮，可以缩小产生在单晶半导体层124中的空隙的尺寸或其变化量。另外，使位错不动的大小是按照氮、氧的顺序，所以为了使位错不动，优选添加氮。
另一方面，当考虑到扩散速度、固溶度时，氧是有效的。因此，也可以代替氮气氛在氧气氛中或在包含氧和氮的气氛中照射激光130。另外，通过对单晶半导体层124添加氧，可以产生的效果是，单晶半导体层124中的晶格间氧浓度增大，单晶半导体衬底124难以弯曲。
另外，虽然在本实施方式中，可以添加碳代替氮，但是特别优选除了添加氮以外还添加碳。这是因为碳具有抑制氮添加引起的结晶缺陷的效果。因此，通过添加碳，容易控制缺陷。优选适当地选择这些氮气体、氧气体或作为其构成元素之一而包含碳的气体来将其导入进行激光照射工序的反应室中。
另外，在导入氮气体或氧气体的情况下，通过使用气体精制器(纯化装置)，可以提高供给的气体的纯度，控制并有效地提高气氛中的氮或氧浓度。另外，也可以在减压气氛下进行激光130的照射。
具体而言，优选将包括在激光130的照射工序后熔融的部分的单晶半导体层124所包含的氮的最低浓度设定为5×1015atoms/cm3以上，更优选设定为1×1016atoms/cm3以上，进一步优选设定为1×1017atoms/cm3以上。或者，优选具有使其成为1×1016atoms/cm3以上的区域，更优选具有成为1×1017atoms/cm3以上的区域，进一步优选具有成为1×1018atoms/cm3以上的区域。另一方面，当考虑到使用单晶半导体层的晶体管的特性时，优选设定氮浓度的上限。氮浓度的上限是5×1019atoms/cm3以下，优选是2×1019atoms/cm3以下，更优选是5×1018atoms/cm3以下。另外，可以使用SIMS测定单晶半导体层124的氮浓度。
另外，代替氮气氛，也可以一边积极地喷出氮气体(N2气体)一边照射激光130。另外，也可以在氮气氛中一边对单晶半导体层124进一步喷出氮气体一边照射激光130。由此，氮元素更容易引入(固溶)在单晶半导体层124中。当然，也可以喷出氧气体(O2气体)或作为其构成元素之一而包括碳的气体(例如，CO2等)来代替氮气体。另外，也可以一边同时喷出包含氮、氧、碳中的至少两种以上的元素的气体一边照射激光130。单晶半导体层124中的氧浓度的最低浓度优选是2×1018atoms/cm3以上，更优选是3×1018atoms/cm3以上，进一步优选是5×1018atoms/cm3以上。另一方面，当考虑到使用单晶半导体层的晶体管的特性时，氧浓度的上限优选是1×1020atoms/cm3以下，更优选是1×1019atoms/cm3以下。至于单晶半导体层124中的氧浓度，即使具有2×1018atoms/cm3以上的区域，优选具有5×1018atoms/cm3以上的区域，也对提高机械强度有效。碳浓度的最低浓度是1×1017atoms/cm3以上，优选是5×1017atoms/cm3以上。另一方面，当考虑到使用单晶半导体层的晶体管的特性时，碳浓度的上限优选是5×1020atoms/cm3以下，更优选是5×1019atoms/cm3以下。
作为在本实施方式中可以使用的激光振荡器，选择其振荡波长在紫外线区域至可见光区域内。激光130的波长是被单晶半导体层124吸收的波长。该波长可以考虑激光的趋肤深度(skin depth)等而决定。例如，可以将波长设为250nm以上且700nm以下的范围内。
作为激光振荡器，可以使用脉冲振荡激光器或连续振荡激光器(CW激光器)。例如，对于脉冲振荡激光器，优选重复频率小于10MHz，脉冲宽度10n秒以上且500n秒以下。典型的脉冲振荡激光器是使400nm以下的波长的激光振荡的受激准分子激光器。作为上述受激准分子激光器，例如可以使用重复频率为10Hz至300Hz，脉冲宽度为25n秒，波长为308nm的XeCl受激准分子激光器。此外，在脉冲振荡激光的扫描中，使一次发射与下一次发射部分重叠。通过部分地重叠一次的发射和下一次发射来照射激光，部分地反复进行单晶的精炼，可以得到具有优异特性的单晶半导体层。
另外，考虑到激光的波长、激光的趋肤深度、单晶半导体层124的厚度等，而将用于使单晶半导体层124部分熔融的激光的能量密度的可取范围设定为不使单晶半导体层124完全熔融的程度的能量密度。例如，因为在单晶半导体层124的厚度厚的情况下，使单晶半导体层124完全熔融的能量也大，所以可以增大激光的能量密度的范围。另外，因为在单晶半导体层124的厚度薄的情况下，使单晶半导体层124完全熔融的能量也减少，所以优选减小激光的能量密度。另外，当在加热单晶半导体层124的状态下照射激光的情况下，优选将部分熔融所需要的能量密度范围的上限值设定得小，以防止使单晶半导体层124完全熔融。
通过使用本实施方式所示的方法，即使在对形成在支撑衬底上的单晶半导体层照射激光来使其熔融而恢复结晶性的情况下，在激光照射工序中，氮、氧或碳中的至少任一种元素被引入到单晶半导体层中，所以可以抑制单晶半导体层中的空隙形成。
另外，通过在单晶半导体的位错中捕捉这些原子来使位错不动，可以提高半晶半导体层的机械强度。
虽然可能在制造单晶半导体锭时有意地使其包含多量的氮等，但是因为在该情况下，经过长的熔融过程和伴随取出时间的长的冷却过程，所以这些元素将析出而形成巨大的缺陷。另外，在锭的取出方向上观察到氧等的浓度梯度，此外由于通过由石英坩埚保持而在锭的中心部和外周部中观察到氧等的浓度分布不均匀。
因此，在本实施方式所公开的发明的一个方式中，由于在使用激光进行部分熔融时使氮等固溶，所以可以缩短熔融及冷却时间，抑制缺陷的产生和成长。
另外，因为在制造锭之后可以针对每个单晶半导体层来调整氮等的浓度，所以可以将少量形成为任意的规格，可以实现少量且多种类的SOI衬底的生产。
另外，因为在本实施方式中制造的SOI衬底的机械强度提高，所以其适用于柔性器件。
另外，虽然在本实施方式中，对单晶半导体层124的表面直接照射激光130，但是也可以在单晶半导体层124上形成包含氮、氧或碳中的至少一种的膜，并从该膜的表面照射激光130。作为膜，例如优选使用氮化硅膜、氧化硅膜、碳化硅膜、氮氧化硅膜、氧氮化硅膜等。通过激光130的照射，膜中的氮、氧等的元素被引入到单晶半导体层124中。由此，可以进一步提高固溶的单晶半导体层124中的氮、氧或碳的浓度。
通过使包含在单晶半导体层124中的氧、氮或碳浓度高于用CZ法制造的单晶半导体锭中的浓度，可以提高包括使用该单晶半导体层124的晶体管等的装置的机械强度。因此，对于将本实施方式的形成在支撑衬底上的单晶半导体层用于晶体管的激活层等的显示器等，即使例如对其施加弯曲应力等也其难以受到破坏。另外，因为在本实施方式中，通过在添加氢而形成脆化区域时同时添加氮、氧等元素，所以不增加其它工序就能提高所得到的装置的机械强度。此外，因为在激光的照射时添加氮、氧等的元素，所以同样不增加其它工序就能提高装置的机械强度。进而，因为通过照射激光使单晶半导体层部分地熔融，所以容易使氮、氧等元素固溶，而可以将这些元素的浓度提高到所希望的浓度。
注意，本实施方式所示的结构可以与本说明书的其它实施方式所示的结构适当地组合而进行实施。
(实施方式2)
在本实施方式中，参照附图详细地说明单晶半导体衬底100和支撑衬底120的贴合。
首先，准备单晶半导体衬底100(参照图2的A-1)。从污染去除的观点来看，优选预先使用硫酸过氧化氢混合水溶液(SPM)、氨水过氧化氢混合水溶液(APM)、盐酸过氧化氢混合水溶液(HPM)、氢氟酸过氧化氢混合水溶液(FPM)、稀氢氟酸(DHF)等适当地清洗单晶半导体衬底100的表面。也可以交替喷射稀氢氟酸与臭氧水来清洗。当在单晶半导体衬底100表面形成自然氧化膜的情况下，通过一边在水平方向上使单晶半导体衬底100旋转一边对单晶半导体衬底100表面交替喷射臭氧水与稀氢氟酸，可以去除自然氧化膜。在去除自然氧化膜之后，也可以在单晶半导体衬底100上形成化学氧化物。通过使用化学氧化物，可以在清洗干燥时抑制水痕的形成。在没有形成水痕的情况下，不一定要形成化学氧化物。
接着，在单晶半导体衬底100表面形成氧化膜132(参照图2的A-2)。
氧化膜132例如可以使用氧化硅膜、氧氮化硅膜等的单层膜或者层叠这些膜的膜。这些膜可以通过热氧化法、CVD法或溅射法等形成。另外，在使用CVD法形成氧化膜132的情况下，从生产率的观点来看，优选将使用四乙氧基硅烷(简称；TEOS：化学式Si(OC2H5)4)等的有机硅烷制造的氧化硅膜用于氧化膜132。
在本实施方式中，通过对单晶半导体衬底100进行热氧化处理，形成氧化膜132(在此是SiOx膜)(参照图2的A-2)。热氧化处理优选在氧化性气氛中添加卤素来进行。
例如，通过在添加有氯化氢的氧化性气氛中对单晶半导体衬底100进行热氧化处理，形成氧化膜132。在这种情况下，氧化膜132是含有氯原子的膜。
包含在氧化膜132中的氯原子形成应变。其结果是，氧化膜132对于水分的吸收比率提高，而扩散速度增大。换言之，在水分存在于氧化膜132表面的情况下，可以将存在于该表面的水分快速吸收到氧化膜132中并使其扩散。另外，可以使单晶半导体膜中由于氧的析出而导致的缺陷消失。另外，也可以形成作为外来杂质的重金属(例如，Fe、Cr、Ni、Mo等)的氯化物而进行如下化学吸杂：该化学吸杂伴随从单晶半导体衬底100去除重金属的外方扩散。
作为热氧化处理的一例，可以在相对于氧以0.5体积％至10体积％(优选为2体积％)的比例包含氯化氢(HCl)的氧化气氛中，以750℃至1150℃的温度，优选以900℃至1100℃(典型是1000℃)进行热氧化处理。将处理时间设定为0.1至6小时、优选为0.5至1小时。将形成的氧化膜的膜厚设定为10nm至1000nm(优选为50nm至300nm)，例如设定为100nm。通过在包含氯化氢的氧化气氛中形成氧化膜132，可以提高耐压性，并降低单晶半导体衬底100和氧化膜132的界面态密度。
在本实施方式中，将包含在氧化膜132中的氯浓度控制为1×1017atoms/cm3至1×1021atoms/cm3。
作为氧化膜132，通过利用HCl氧化等使氧化膜132中含有氯等卤素，可以对对单晶半导体衬底造成坏影响的杂质(例如，Na等可动离子)进行吸杂。换言之，通过在形成氧化膜132之后进行的热处理，包含在单晶半导体衬底中的杂质在氧化膜132中析出，并与卤素(例如氯)发生反应，而被俘获或中和。由此，可以固定在氧化膜132中诱捕的该杂质而防止单晶半导体衬底100的污染。另外，在与玻璃衬底贴合的情况下，氧化膜132可以用作固定包含在玻璃中的Na等杂质的膜。
特别地，作为氧化膜132，利用HCl氧化等使膜中包含氯等卤素对半导体衬底的清洗不充分的情况或对重复再利用的半导体衬底的污染去除有效。
另外，氧化膜132包含的卤素原子不限于氯原子。也可以使氧化膜132包含氟原子。在将单晶半导体衬底100表面进行氟氧化时，可在将单晶半导体衬底100表面浸渍于HF溶液之后在氧化气氛中进行热氧化处理，或者对氧化气氛添加NF3进行热氧化处理，。
另外，优选在包含氯化氢的氧气氛中进行热氧化处理之后，在氮气氛中进行热处理。由此，可以减少缺陷。
接着，通过对单晶半导体衬底100照射具有动能的离子，在单晶半导体衬底100的预定深度处形成结晶结构受到损伤的脆化区域104(参照图2的A-3)。如图2的A-3所示，经由氧化膜132对单晶半导体衬底100照射被加速的离子103，将离子103添加到离单晶半导体衬底100的表面有预定深度的区域，可以形成脆化区域104。离子103是如下得到的离子：激发源气体，产生源气体的等离子体，利用电场作用从等离子体引出包含在该等离子体中的离子，并且将其加速。
利用离子103的动能、质量及电荷和离子103的入射角可以调节形成脆化区域104的区域的深度。利用加速电压、剂量等可以调节动能。在与离子103的平均侵入深度大致相同的深度区域形成脆化区域104。因此，根据添加离子103的深度决定从单晶半导体衬底100分离的单晶半导体层的厚度。调节形成脆化区域104的深度，以使该单晶半导体层的厚度在50nm以上、500nm以下，优选在100nm以上、200nm以下。
通过离子掺杂处理，可以形成脆化区域104。离子掺杂处理可以使用离子掺杂装置进行。离子掺杂装置中的典型装置是如下的非质量分离型装置，其中对配置在反应室中的被处理体照射对工艺气体进行等离子体激发而生成的所有离子种类。采用非质量分离型的装置是因为其不对等离子体中的离子种类进行质量分离而对被处理体照射所有离子种类的缘故。与此相反，离子注入装置是质量分离型的装置。在离子注入装置中，对等离子体中的离子种类进行质量分离而对被处理体照射某一特定质量的离子种类。
离子掺杂装置主要由配置被处理物的处理室、发生所希望的离子的离子源以及用于将离子加速并照射的加速机构构成。离子源由提供用于产生所希望的离子种类的源气体的气体供给装置、用于激发源气体而产生等离子体的电极等构成。作为形成等离子体的电极，使用灯丝型的电极或用于电容耦合高频放电的电极等。加速机构由引出电极、加速电极、减速电极、接地电极等电极以及用于对这些电极供给电力的电源等构成。构成加速机构的电极设置有多个开口或槽缝，而产生于离子源的离子通过设置在电极中的开口或槽缝而被加速。注意，离子掺杂装置的结构不局限于上述结构，而可以设置所需要的机构。
在本实施方式中，使用离子掺杂装置将氢添加到单晶半导体衬底100。作为等离子体源气体，供给包含氢的气体。例如，供给H2。将氢气体导入真空中，使用电容耦合方式或电感耦合方式导入RF功率来激发氢分子并产生等离子体，不进行质量分离而将包含在等离子体中的离子加速，对单晶半导体衬底100照射被加速的离子。可以通过使直流电流流向钨等的高介电常数金属而使其释放热电子，并使热电子和氢气体彼此冲撞，而产生等离子体。通过一边导入氢气体一边使用涡轮分子泵等进行排气来维持真空气氛。真空气氛可以是将氢气体导入背压是1×10-6Pa至1×10-4Pa的气氛中，形成1×10-3Pa至1×10-1Pa的压力。
在离子掺杂装置中，对于从氢气体产生的离子种类(H+、H2 +、H3 +)的总量，将H3 +的比率设定为50％以上。更优选将该H3 +的比率设定为80％以上。因为离子掺杂装置不进行质量分离，所以优选将等离子体中产生的多个离子种类之一(H3 +)设定为50％以上，更优选为80％以上。通过照射相同质量的离子，可以将离子集中在单晶半导体衬底100的相同深度处来添加离子。
为了在较浅的区域处形成脆化区域104，需要降低离子103的加速电压，但是通过提高等离子体中的H3 +离子的比率，可以对单晶半导体衬底100高效地添加原子状氢(H)。由于H3 +离子的质量是H+离子的质量的3倍，所以在相同深度处添加一个氢原子的情况下，可以使H3 +离子的加速电压为H+离子的加速电压的3倍。通过提高离子的加速电压，可以缩短离子照射工序的节拍时间(tact time)，而提高生产率及处理量。
因为离子掺杂装置廉价并擅长大面积处理，所以通过使用这种离子掺杂装置照射H3 +，可以得到半导体特性的提高、大面积化、低成本化、生产率的提高等显著效果。
另外，也可以使用离子注入装置来进行对单晶半导体衬底100照射被加速的离子103的工序。离子注入装置是一种质量分离型的装置，其对于配置在反应室内的被处理体，对通过对源气体进行等离子体激发而产生的多个离子种类进行质量分离，照射特定的离子种类。因此，在使用离子注入装置的情况下，对激发氢气体或PH3而生成的H+离子及H2 +离子进行质量分离，并将H+离子或H2 +离子中的一方的离子加速，而将其照射到单晶半导体衬底100上。
在本实施方式中，对单晶半导体衬底100添加氢并添加氮及氧。除了氮及氧以外，还可以添加碳。另外，也可以添加氮、氧或碳中的任一种，或者也可以适当地组合它们来添加。在使用离子掺杂装置的情况下，对单晶半导体衬底100除了主要掺杂H3 +离子以外，同时掺杂O2 +离子或N2 +离子。因为O2 +离子或N2 +离子的质量比H3 +离子大，所以H3 +离子最深地浸入单晶半导体衬底100中。由此，在与H3 +离子的平均浸入深度大致相同的深度区域形成脆化区域104，并且O2 +离子或N2 +离子较多地掺杂在比脆化区域浅的区域，即、之后被剥离而形成单晶半导体层124的区域。由此，可以提高单晶半导体层的机械强度。因为离子注入装置及离子掺杂装置与激光照射装置相比，可以选择直接添加到衬底的元素，所以容易控制衬底中的氮等的浓度。
优选将从单晶半导体衬底100表面到脆化区域104的区域中的氮浓度设定为5×1015atoms/cm3以上，更优选设定为1×1016atoms/cm3以上，进一步优选设定为1×1017atoms/cm3以上。或者，优选将氧浓度设定为2×1018atoms/cm3以上，更优选设定为3×1018atoms/cm3以上，进一步优选设定为5×1018atoms/cm3以上。关于氧浓度，形成具有在2×1018atoms/cm3以上的区域，优选在5×1018atoms/cm3以上的区域也有效。在除了氮及氧还添加碳的情况下，或者在单独添加碳的情况下，优选将碳浓度设定为1×1017atoms/cm3以上，更优选设定为5×1017atoms/cm3以上。注意，各浓度值表示进行了SIMS分析的情况下的值。通过使从单晶半导体衬底100表面到脆化区域104的区域包含氮、氧、碳中的任一种，使其成为上述浓度，可以提高单晶半导体衬底100的机械强度并抑制位错的成长。特别地，优选除了氮以外还添加碳，因为碳具有抑制由于氮添加引起的结晶缺陷的效果。另外，在通过氧化形成氧化膜132的情况下，因高温热处理而使单晶半导体衬底100中的氧跑掉，衬底中的氧浓度降低。因此，通过在添加氢的同时还添加氧，可以提高降低后的单晶半导体衬底100中的氧浓度。
另外，也可以当将氢气体导入到真空气氛来生成氢气体的等离子体时，利用包含在背压中的氮或氧。在除了氢还添加氮、氧或碳的情况下，优选使用离子掺杂装置。这是因为如下缘故：因为离子掺杂装置不进行质量分离，所以可以同时添加选自氮、氧、碳中的多种离子；并且通过背压和处理压的比率、等离子体的生成方法，可以调整由除了氢以外的原子构成的离子的比率。
接着，准备支撑衬底120(参照图2B-1)。
作为支撑衬底120，使用由绝缘体构成的衬底。具体而言，可以举出：铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃、氧化镧铝硅酸盐玻璃、二氧化钛氧化镧铝硅酸盐玻璃之类用于电子工业的各种玻璃衬底、石英衬底、陶瓷衬底、蓝宝石衬底。在本实施方式中，说明使用玻璃衬底的情况。作为支撑衬底120，通过使用可以实现大面积化且廉价的玻璃衬底，可以实现低成本化。
此外，当使用支撑衬底120时，优选预先清洗支撑衬底120的表面。具体而言，使用盐酸过氧化氢混合液(HPM)、硫酸过氧化氢混合液(SPM)、氨水过氧化氢混合液(APM)、稀氢氟酸(DHF)等来对支撑衬底120进行超声波清洗。例如，优选使用盐酸过氧化氢混合液来对支撑衬底120的表面进行超声波清洗。通过进行这种清洗处理，可以使支撑衬底120表面平坦化并去除残留的研磨微粒。
接着，在支撑衬底120的表面上形成含氮层121(例如，氮化硅膜(SiNx)或者氮氧化硅膜(SiNxOy)(x＞y)等的含有氮的绝缘膜)(参照图2B-2)。
在本实施方式中，含氮层121成为贴合到设置在单晶半导体衬底100上的氧化膜132的层(接合层)。另外，当后面在支撑衬底上设置具有单晶结构的单晶半导体层时，含氮层121用作防止包含在支撑衬底中的Na(钠)等杂质扩散到单晶半导体层中的阻挡层。
此外，由于将含氮层121用作接合层，所以优选使含氮层121表面平滑，以抑制接合不良。具体而言，以使含氮层121表面的平均面粗糙度(Ra)为0.5nm以下，平方平均粗糙度(Rms)为0.60nm以下，更优选使平均面粗糙度为0.20nm以下，并使平方平均粗糙度为0.25nm以下的方式形成含氮层121。优选将膜厚设定为10nm以上200nm以下，优选设定在50nm以上100nm以下的范围内。
接着，使单晶半导体衬底100的表面和支撑衬底120的表面彼此相对，并且接合氧化膜132的表面和含氮层121的表面(参照图2C)。
在此，在隔着含氮层121和氧化膜132紧密接合单晶半导体衬底100和支撑衬底120之后，对单晶半导体衬底100的一处施加1N/cm2至500N/cm2的压力，优选施加1N/cm2至20N/cm2左右的压力。从施加压力的部分开始氧化膜132和含氮层121接合起来，主动进行接合到整个面。因为范德华力和氢键合作用于该接合工序，可以不进行加热处理而以常温进行处理，所以可以将如玻璃衬底那样耐热温度低的衬底用于支撑衬底120。在接合工序中，特别是如果接合表面为亲水性且OH基等的亲水基或H2O分子存在于表面上，则容易受到氢键的作用，而使接合迅速地进行。如果接合表面平滑，则因为接合面之间的间隔容易缩短，上述现象顺利地进行。
因此，优选在贴合单晶半导体衬底100和支撑衬底120之前，对形成在单晶半导体衬底100上的氧化膜132和形成在支撑衬底120上的含氮层121进行表面处理。
可以使用等离子体处理、臭氧处理或兆频超声清洗、双流体清洗(将纯水或添加有氢的水等功能水与氮等的载流子气体一起喷射的方法)、或者组合这些的方法来进行表面处理。特别地，通过在对氧化膜132、含氮层121中的至少一方的表面进行等离子体处理之后，进行臭氧处理、兆频超声清洗、双流体清洗等，可以去除氧化膜132、含氮层121表面的有机物等的灰屑，而将其表面亲水化。其结果是，可以提高氧化膜132和含氮层121的接合强度。
在此，说明臭氧处理的一例。例如，通过在包含氧的气氛下照射紫外线(UV)，可以对被处理体表面进行臭氧处理。在包含氧的气氛下照射紫外线的臭氧处理也称为UV臭氧处理或紫外线臭氧处理等。在包含氧的气氛下，通过照射包含紫外线中小于200nm的波长的光和包含200nm以上的波长的光，可以产生臭氧并从臭氧产生单线态氧。通过照射包含紫外线中的小于180nm的波长的光，也可以产生臭氧并从臭氧产生单线态氧。
以下示出在包含氧的气氛下，通过照射包含小于200nm的波长的光及包含200nm以上的波长的光而引起的反应例子。
O2+hv(λ1nm)→O(3P)+O(3P)…(1)
O(3P)+O2→O3              …(2)
O3+hv(λ2nm)→O(1D)+O2    …(3)
在上述反应式(1)中，通过在包含氧(O2)的气氛下照射包含小于200nm的波长(λ1nm)的光(hv)，来产生基态的氧原子(O(3P))。接着，在反应式(2)中，基态的氧原子(O(3P))与氧(O2)发生反应，来产生臭氧(O3)。然后，在反应式(3)中，通过在包含所产生的臭氧(O3)的气氛下照射包含200nm以上的波长(λ2nm)的光，来产生激发态的单线态氧O(1D)。在包含氧的气氛下，通过照射包含紫外线中小于200nm的波长的光来产生臭氧，并且通过照射包含200nm以上的波长的光来分解臭氧生成单线态氧。例如可以通过在包含氧的气氛下的低压汞灯的照射(λ1＝185nm、λ2＝254nm)来进行上述那样的臭氧处理。
此外，示出在包含氧的气氛下，通过照射包含小于180nm的波长的光而引起的反应例子。
O2+hv(λ3nm)→O(1D)+O(3P)…(4)
O(3P)+O2→O3             …(5)
O3+hv(λ3nm)→O(1D)+O2   …(6)
在上述反应式(4)中，通过在含有氧(O2)的气氛下照射包含小于180nm的波长(λ3nm)的光，来产生激发态的单线态氧O(1D)和基态的氧原子(O(3P))。接着，在反应式(5)中，基态的氧原子(O(3P))与氧(O2)反应，产生臭氧(O3)。在反应式(6)中，通过在包含所产生的臭氧(O3)的气氛下照射包含小于180nm的波长(λ3nm)的光，来产生激发态的单线态氧和氧。在包含氧的气氛下，通过照射包含紫外线中小于180nm的波长的光来产生臭氧，并且分解臭氧或氧来生成单线态氧。例如可以通过在包含氧的气氛下的Xe受激准分子UV灯的照射(λ3＝172nm)来进行上述的臭氧处理。
可以利用包含小于200nm的波长的光来切断附着在被处理体表面的有机物等的化学键，并利用臭氧或由臭氧生成的单线态氧，来将附着在被处理体表面的有机物或切断了化学键的有机物等氧化分解而去除。通过进行上述那样的臭氧处理，可以提高被处理体表面的亲水性及清洁性，而可以实现良好的接合。
在包含氧的气氛下通过照射紫外线产生臭氧。臭氧具有去除附着在被处理体表面的有机物的效果。此外，单线态氧具有与臭氧同等的或优于其的、将附着在被处理体表面的有机物去除的效果。臭氧及单线态氧是激活态的氧的例子，也被统称为激活氧。如用上述反应式等说明的那样，由于还有在产生单线态氧时产生臭氧，或由臭氧产生单线态氧的反应，所以为方便起见，在此将单线态氧所参与的反应也称为臭氧处理。
此外，在接合了氧化膜132与含氮层121之后，优选进行用于增加接合强度的热处理。该热处理的温度设为不会在脆化区域104内产生龟裂的温度，例如在室温以上且低于400℃的温度范围内来进行处理。此外，可以一边在该温度范围内加热，一边使氧化膜132与含氮层121接合。对于热处理，可以使用扩散炉、电阻加热炉等加热炉、RTA(瞬间热退火；Rapid Thermal Anneal)装置、微波加热装置等。
一般地，如在使氧化膜132和含氮层121接合的同时或接合它们之后进行热处理，则在接合界面上进行脱水反应，接合界面彼此接近，并且由于氢键合的强化和共价键合的形成来使接合强化。为了促进脱水反应，需要在高温下进行热处理来去除在接合界面上因脱水反应而产生的水分。换言之，由于当接合后的热处理温度较低时，不能有效地去除在接合界面因脱水反应而产生的水分，因此脱水反应得不到进展而难以充分提高接合强度。
另一方面，由于在作为氧化膜132使用包含氯原子等的氧化膜的情况下，该氧化膜132可以吸收水分且使水分扩散，因此即使在以较低的温度进行接合后的热处理的情况下，也可以使氧化膜132吸收因脱水反应而在接合界面产生的水分且使该水分扩散，而可以高效地促进脱水反应。在此情况下，即使在作为支撑衬底120使用玻璃等耐热性低的衬底的情况下，也可以充分提高氧化膜132和含氮层121的接合强度。此外，通过施加偏压而进行等离子体处理，而在氧化膜132的表面附近形成OH基并形成微孔，并且有效地吸收并使水分扩散，因此即使在低温下也可以提高氧化膜132与含氮层121的接合强度。
接着，通过进行热处理而沿脆化区域104进行分离，从而在支撑衬底120上隔着氧化膜132及含氮层121设置单晶半导体层124(参照图2D)。
通过进行加热处理，由于温度的上升，添加的元素析出到形成在脆化区域104中的结晶缺陷中，从而内部的压力上升。由于压力的上升，脆化区域104的结晶缺陷发生体积变化，而在脆化区域104中产生龟裂，因此沿着脆化区域104分离半晶半导体衬底100。由于氧化膜132接合于支撑衬底120，因此在支撑衬底120上形成从半导体衬底100分离了的单晶半导体层124。此外，将此处的热处理温度设定为例如400℃以上、并且不超过支撑衬底120的应变点的温度。
在该加热处理中，可以使用扩散炉、电阻加热炉等加热炉、RTA(瞬间热退火；Rapid Thermal Anneal)装置、微波加热装置等。例如，当使用电阻加热炉时，例如在以200℃进行2小时的加热处理之后，继续以600℃进行2小时的热处理。另外，当使用RTA装置时，可以以550℃以上730℃以下的加热温度、0.5分钟以上且60分钟以下的处理时间进行该加热处理。
此外，也可以不进行上述的用于增强支撑衬底120与氧化膜132的接合强度的热处理，而进行图1D的热处理，从而同时进行用于使氧化膜132和含氮层121的接合强度增加的热处理工序以及脆化区域104中的分离的热处理工序。具体而言，使用电阻加热型的纵型炉，在600℃下进行2小时的加热处理，由此可以兼顾接合强度的增加、因离子照射而产生的单晶半导体衬底100中的缺陷的修复和氢的脱离。
通过上述工序，可以制造在支撑衬底120上隔着氧化膜132及含氮层121设置有单晶半导体层124的SOI衬底。通过使用本实施方式所示的制造方法，即使在将含氮层121用作接合层的情况下，也可以提高支撑衬底120与单晶半导体层124的接合强度，而提高可靠性。另外，因为在形成于支撑衬底120上的单晶半导体层124中包含一定浓度的氮、氧或碳，所以可以提高机械强度，并形成支撑衬底120与单晶半导体层124牢固地紧接的SOI衬底。
然后，如上述实施方式1所示，对单晶半导体层124照射激光来恢复该单晶半导体层124的结晶性，并使氮等元素固溶或添加到单晶半导体层124中。使用上述实施方式所示的方法或装置可以进行激光的照射工序。另外，对单晶半导体层124中的氮等的添加既可以如本实施方式所说明那样在添加氢时进行，又可以如实施方式1所示那样在照射激光时进行。或者，其也可以在两工序中进行。
另外，虽然在本实施方式中示出在单晶半导体衬底100上形成氧化膜132并在支撑衬底120上形成含氮层121的情况，但是不限于此。例如，也可以在单晶半导体衬底100上顺序层叠形成氧化膜132和含氮层，并使形成在氧化膜132上的含氮层的表面和支撑衬底120的表面接合。在此情况下，含氮层既可以在脆化区域104形成之前设置，也可以在其形成之后设置。另外，还可以在含氮层上形成氧化膜(例如，氧化硅)，并且使该氧化膜的表面和支撑衬底120的表面接合。
另外，当从支撑衬底120向单晶半导体层124的钠等杂质的混入不构成问题的情况下，也可以不在支撑衬底120上设置含氮层121，而使形成在单晶半导体衬底100上的氧化膜132的表面和支撑衬底120的表面接合。
注意，本实施方式所示的结构可以与本说明书的其它实施方式所示的结构适当地组合而实施。
(实施方式3)
在本实施方式中，参照图3说明对设置在支撑衬底上的单晶半导体层照射激光的装置(激光照射装置)。
本实施方式所示的激光照射装置包括使激光600振荡的激光振荡器602和配置处理衬底604的载物台606(参照图3)。控制器608连接在激光振荡器602上。通过控制器608的控制，可以改变从激光振荡器602振荡的激光600的能量、重复频率等。另外，在载物台606中设置有电阻加热装置等加热单元610，形成可以加热处理衬底604的结构。
载物台606设置在反应室612的内部。设置载物台606以使其可以在上述反应室内移动。
在反应室612的壁的一部分中设置有用于将激光600导入处理衬底604的窗口616。窗口616使用石英等对于激光600的透过率高的材料形成。优选使窗口616较薄，以便尽量提高激光600的透过率。
在反应室612中设置气体供给口620和排气口622，以控制反应室612内部的气氛。在本实施方式中，使反应室612成为包含氮、氧或碳中之一的气氛。其结果是，在激光照射工序中，容易将氮、氧或碳引入单晶半导体层中。
气体供给口620通过阀来设置气体供给装置628。虽然在此采用设置一个气体供给装置628的结构，但是也可以采用设置多个气体供给装置，而将多种气体同时供给到反应室612内的结构。
排气口622设置有排气系统。具体而言，排气口622通过阀来设置涡轮泵632和干燥泵634。另外，通过阀连接排气口622和干燥泵634，而可以使用干燥泵来实现粗真空(rough vacuum)。
在激光振荡器602和载物台606之间配置有包括透镜、反射镜等的光学系统640。光学系统640设置在反应室612的外部。光学系统640针对来自激光振荡器602的激光600，将其能量分布均匀化，并且将其截面成形为线状、矩形等形状。通过光学系统640的激光600经过窗616入射到反应室612内部，而照射到载物台606上的处理衬底604。此时，通过移动载物台606，可以对处理衬底604的整个面照射激光600。另外，也可以移动激光振荡器602或光学系统640。另外，也可以移动处理衬底604与激光振荡器602或光学系统640两者。在移动两者的情况下，通过沿不同方向移动处理衬底604与激光振荡器602或光学系统640(例如，沿X轴方向移动一方，而沿与X轴相差90°的Y轴方向移动另一方)，可以更高效地照射激光。
当对处理衬底604照射激光600时，也可以利用载物台606的加热装置，以玻璃的应变点以下的温度加热处理衬底604。另外，通过从气体供给口620适当地选择并供给氮气体、氧气体或作为其构成元素之一包含碳的气体等，可以在这些气体气氛下照射激光600。
在本实施方式中，说明利用反应室调整激光照射气氛中的氮、氧、碳浓度的方法。通过采用本实施方式所示的结构，例如可以将设置在作为处理衬底604的支撑衬底上的单晶半导体层中的氮的最低浓度设定为5×1015atoms/cm3以上，优选设定为1×1016atoms/cm3以上，更优选设定为1×1017atoms/cm3以上。或者，可以将单晶半导体层中的氧的最低浓度设定为2×1018atoms/cm3以上，优选设定为3×1018atoms/cm3以上，更优选设定为5×1018atoms/cm3以上。或者，也可以在单晶半导体层中形成氧浓度为2×1018atoms/cm3以上的区域，优选形成氧浓度为5×1018atoms/cm3以上的区域。或者，可以将单晶半导体层中的碳的最低浓度设定为1×1017atoms/cm3以上，优选设定为5×1017atoms/cm3以上。由此，可以减少单晶半导体层的空隙，并提高屈服应力。
另外，当各元素的浓度太高时，有可能对使用这种单晶半导体层的晶体管的特性造成不良的影响，因此，作为单晶半导体层中的氮、氧、碳各自的上限浓度，调整气氛中的各元素的浓度，使得氮浓度在5×1019atoms/cm3以下，优选在2×1019atoms/cm3以下，更优选在5×1018atoms/cm3以下；氧浓度在1×1020atoms/cm3以下，优选在1×1019atoms/cm3以下；碳浓度在5×1020atoms/cm3以下，优选在5×1019atoms/cm3以下。
在本实施方式中，也可以在设置于支撑衬底上的单晶半导体层上进一步设置包含氮、氧或碳中的至少一种的绝缘膜作为处理衬底604，并且从该绝缘膜上照射激光。作为该绝缘膜，例如可以使用氮化硅膜、氧化硅膜、氮氧化硅膜(氮＞氧)、氧氮化硅膜(氧＞氮)等。在这些绝缘膜中也可以包含1×1017atoms/cm3以上且1×1020atoms/cm3以下左右的碳。如果在形成该绝缘膜之后照射激光，则可以进一步提高再单晶化后的单晶半导体层中的氮、氧或碳的各浓度。在照射激光之后，可以使用氢氟酸或缓冲氢氟酸去除这些绝缘膜。
另外，虽然在本实施方式中示出使用反应室612对处理衬底604照射激光的例子，但是也可以采用不使用反应室而在大气气氛中一边对处理衬底直接喷出包含氮气体、氧气体或作为其构成元素之一而包含碳的气体一边照射激光的结构。例如，通过喷出氮气体，可以使大气中的氧及喷出的氮气体这两种元素固溶在单晶半导体层中。
注意，本实施方式所示的结构可以与本说明书的其它实施方式所示的结构适当地组合而实施。
(实施方式4)
在本实施方式中，说明使用在上述实施方式中所制造的SOI衬底来制造半导体装置的方法。
首先，参照图4及图5说明制造n沟道型薄膜晶体管及p沟道型薄膜晶体管的方法。通过组合多个薄膜晶体管(TFT)，可以形成各种半导体装置。
在本实施方式中，说明作为SOI衬底使用利用图2的工序制造的SOI衬底的情况。当然，也可以使用利用上述实施方式所示的其它方法制造的SOI衬底。
图4的A是以使用图2说明的方法而制造的SOI衬底的截面图。
首先，通过蚀刻对单晶半导体层124进行元件分离，如图4B所示形成半导体层251、252。半导体层251构成n沟道型TFT，而半导体层252构成p沟道型TFT。
如图4C所示，在半导体层251、252上形成绝缘膜254。接着，隔着绝缘膜254在半导体层251上形成栅电极255，而在半导体层252上形成栅电极256。
另外，在对单晶半导体层124进行蚀刻之前，优选对单晶半导体层124添加如硼、铝、镓等成为受体的杂质元素或者磷、砷等成为施体的杂质元素，以控制TFT的阈值电压。例如，对形成n沟道型TFT的区域添加成为受体的杂质元素，而对形成p沟道型TFT的区域添加成为施体的杂质元素。
接下来，如图4D所示，在半导体层251中形成n型的低浓度杂质区域257，而在半导体层252中形成p型的高浓度杂质区域259。具体而言，首先，在半导体层251中形成n型的低浓度杂质区域257。因此，使用抗蚀剂覆盖成为p沟道型TFT的半导体层252，并且将杂质元素添加到半导体层251中。作为杂质元素，可以添加磷或砷。通过利用离子掺杂法或离子注入法添加杂质元素，使栅电极255成为掩模，而在半导体层251中自对准地形成n型的低浓度杂质区域257。半导体层251与栅电极255重叠的区域成为沟道形成区域258。
接下来，在去除掉覆盖半导体层252的掩模之后，使用抗蚀剂掩模覆盖成为n沟道型TFT的半导体层251。接着，使用离子掺杂法或离子注入法对半导体层252添加杂质元素。作为杂质元素，可以添加硼。在杂质元素的添加工序中，栅电极256用作掩模，而在半导体层252中自对准地形成p型的高浓度杂质区域259。p型的高浓度杂质区域259用作源区或漏区。半导体层252的与栅电极256重叠的区域成为沟道形成区域260。虽然在此说明了在形成n型的低浓度杂质区域257之后，形成p型的高浓度杂质区域259的方法，但是也可以先形成p型的高浓度杂质区域259。
接下来，在去除覆盖半导体层251的抗蚀剂之后，通过等离子体CVD法等形成由氮化硅等氮化合物或氧化硅等氧化物构成的单层结构或叠层结构的绝缘膜。通过对该绝缘膜进行垂直方向的各向异性蚀刻，如图5的A所示，形成与栅电极255、256的侧面接触的侧壁绝缘膜261、262。通过该各向异性蚀刻，绝缘膜254也被蚀刻。
接着，如图5B所示，使用抗蚀剂265覆盖半导体层252。为了在半导体层251中形成用作源区或漏区的高浓度杂质区域，利用离子掺杂法或离子注入法以高剂量对半导体层251添加杂质元素。栅电极255以及侧壁绝缘膜261成为掩模，形成n型的高浓度杂质区域267。接着，进行用于杂质元素的活化的加热处理。
在进行活化的加热处理之后，如图5C所示，形成包含氢的绝缘膜268。在形成绝缘膜268之后，以350℃以上450℃以下的温度进行加热处理，来使包含在绝缘膜268中的氢扩散到半导体层251、252中。绝缘膜268可以通过处理温度是350℃以下的等离子体CVD法，沉积氮化硅或氮氧化硅来形成。通过对半导体层251、252供应氢，可以有效地补偿在半导体层251、252中以及在其与绝缘膜254的界面上成为俘获中心的缺陷。
然后，形成层间绝缘膜269。层间绝缘膜269可以由氧化硅膜、BPSG(Boron Phosphorus Silicon Glass；硼磷硅玻璃)膜等无机材料构成的绝缘膜形成，或者使用选自聚酰亚胺、丙烯树脂等有机树脂膜的单层结构的膜、叠层结构的膜形成。在层间绝缘膜269中形成接触孔之后，如图5C所示形成布线270。当形成布线270时，例如，可以使用利用金属阻挡膜夹着铝膜或铝合金膜等低电阻金属膜而构成的三层结构的导电膜来形成。金属阻挡膜可以由钼、铬、钛等的金属膜形成。
通过上述工序，可以制造具有n沟道型TFT和p沟道型TFT的半导体装置。在SOI衬底的制造过程中，由于降低构成沟道形成区域的半导体层的氧浓度，因此可以制造截止电流小且能抑制阈值电压的变化的TFT。
虽然参照图4以及图5说明了TFT的制造方法，但是通过除了TFT之外，与TFT一起形成电容、电阻等各种半导体元件，可以制造具有高附加价值的半导体装置。以下，参照附图说明半导体装置的具体形态。
首先，作为半导体装置的一例，对微处理器进行说明。图6是表示微处理器500的结构例子的框图。
微处理器500包括计算电路501(Arithmetic logic unit，也称为ALU)、计算电路控制部502(ALU Controller)、指令解码部503(Instruction Decoder)、中断控制部504(Interrupt Controller)、定时控制部505(Timing Controller)、寄存器506(Register)、寄存器控制部507(Register Controller)、总线接508(Bus I/F)、只读存储器509以及存储器接510。
在通过总线接口508输入到微处理器500的指令被输入到指令解码器503并被解码之后，输入到计算电路控制部502、中断控制部504、寄存器控制部507以及定时控制部505。计算电路控制部502、中断控制部504、寄存器控制部507以及定时控制部505根据被解码的指令而进行各种控制。
计算电路控制部502产生用于控制计算电路501的工作的信号。此外，中断控制部504是在微处理器500的程序执行过程中处理来自外部输入输出装置或外围电路的中断请求的电路，并且中断控制部504判断中断请求的优先度或屏蔽状态而处理中断请求。寄存器控制部507产生寄存器506的地址，并且根据微处理器500的状态进行寄存器506的读出或写入。定时控制部505产生控制计算电路501、计算电路控制部502、指令解码器503、中断控制部504及寄存器控制部507的工作定时的信号。例如，定时控制部505具备根据基准时钟信号CLK1产生内部时钟信号CLK2的内部时钟产生部。如图6所示，内部时钟信号CLK2输入到其它电路。
接着，说明具备以非接触的方式进行数据收发的功能以及计算功能的半导体装置的一例。图7是表示这种半导体装置的结构例的框图。图7所示的半导体装置可以称为通过无线通信与外部装置进行信号的收发而工作的计算机(以下称为“RFCPU”)。
如图7所示，RFCPU511包括模拟电路部512和数字电路部513。模拟电路部512包括具有谐振电容的谐振电路514、整流电路515、恒压电路516、复位电路517、振荡电路518、解调电路519、调制电路520。数字电路部513包括RF接521、控制寄存器522、时钟控制器523、接口524、中央处理单元525、随机存取存储器526以及只读存储器527。
RFCPU511的工作的概要如下。天线528所接收的信号通过谐振电路514产生感应电动势。感应电动势经过整流电路515向电容部529充电。该电容部529优选由陶瓷电容器或电双层电容器等电容器形成。电容部529不需要集成在构成RFCPU511的衬底上，也可以作为另外的部件安装在RFCPU511上。
复位电路517产生将数字电路部513复位并初始化的信号。例如，产生在电源电压上升之后上升的信号作为复位信号。振荡电路518根据由恒压电路516产生的控制信号改变时钟信号的频率和占空比。解调电路519是解调接收信号的电路，而调制电路520是调制发送数据的电路。
例如，解调电路519由低通滤波器形成，并且其将振幅调制(ASK)方式的接收信号根据其振幅的变动进行二值化。另外，由于使振幅调制(ASK)方式的发送信号的振幅变动来发送发送数据，所以调制电路520通过使谐振电路514的谐振点变化来改变通信信号的振幅。
时钟控制器523根据电源电压或中央处理单元525中的消耗电流，产生用于改变时钟信号的频率和占空比的控制信号。电源管理电路530监视电源电压。
从天线528输入到RFCPU511的信号被解调电路519解调后，在RF接口521中分解为控制指令、数据等。控制指令存储在控制寄存器522中。控制指令包括存储在只读存储器527中的数据的读出指令、对随机存取存储器526的数据的写入指令、对中央处理单元525的计算指令等。
中央处理单元525通过接口524对只读存储器527、随机存取存储器526、及控制寄存器522进行存取。接口524具有如下功能：根据中央处理单元525所请求的地址，产生用于对只读存储器527、随机存取存储器526及控制寄存器522中的某一个的存取信号。
作为中央处理单元525的计算方式，可以采用将OS(操作系统)存储在只读存储器527中，并在启动的同时读出并执行程序的方式。另外，也可以采用由专用电路构成计算电路并以硬件方式处理计算处理的方式。在并用硬件和软件的方式中，可以采用如下方式：利用专用计算电路进行一部分的计算处理，并且使用程序由中央处理单元525处理剩余的计算。
接着，使用图8和图9说明显示装置。
图8是用于说明液晶显示装置的图。图8A是液晶显示装置的像素的平面图，而图8B是图8A的沿着切断线J-K的截面图。
如图8A所示，像素具有单晶半导体层320、与单晶半导体层320交叉的扫描线322、与扫描线322交叉的信号线323、像素电极324、电连接像素电极324和单晶半导体层320的电极328。单晶半导体层320是由设置在支撑衬底120上的单晶半导体层形成的层，并且其构成像素的TFT325。
将上述实施方式所示的SOI衬底用于SOI衬底。如图8B所示，在支撑衬底120上隔着氧化膜132及含氮层121层叠有单晶半导体层320。作为支撑衬底120，可以使用玻璃衬底。TFT325的单晶半导体层320是通过对SOI衬底的单晶半导体层进行蚀刻来进行元件分离而形成的膜。在单晶半导体层320中，形成有沟道形成区域340、添加了杂质元素的n型的高浓度杂质区域341。TFT325的栅电极包括在扫描线322中，而源电极和漏电极中的一方包括在信号线323中。
在层间绝缘膜327上设置有信号线323、像素电极324以及电极328。在层间绝缘膜327上形成有柱状间隔物329。覆盖信号线323、像素电极324、电极328以及柱状间隔物329地形成有取向膜330。在对置衬底332上形成有对置电极333、覆盖对置电极的取向膜334。形成柱状间隔物329，以便维持支撑衬底120和对置衬底332之间的间隙。在由柱状间隔物329形成的空隙中形成有液晶层335。因接触孔的形成而在层间绝缘膜327中产生台阶，因此，在信号线323及电极328与高浓度杂质区域341的连接部分上，液晶层335的液晶的取向容易错乱。因此，在该台阶部上形成柱状间隔物329，以防止液晶的取向的错乱。
下面，参照图9说明电致发光显示装置(以下，称为EL显示装置)。图9A是EL显示装置的像素的平面图，而图9B是图9A的沿着切断线J-K的截面图。
如图9A所示，像素包括由TFT构成的选择晶体管401、显示控制晶体管402、扫描线405、信号线406、电流供应线407以及像素电极408。在各像素中设置有如下结构的发光元件：在一对电极之间夹有包含电致发光材料而形成的层(EL层)。发光元件的一个电极是像素电极408。另外，半导体层403形成有选择晶体管401的沟道形成区域、源区和漏区。半导体层404形成有显示控制晶体管402的沟道形成区域、源区和漏区。半导体层403、404是由设置在支撑衬底上的单晶半导体层124形成的层。
在选择晶体管401中，栅电极包括在扫描线405中，源电极和漏电极中的一方包括在信号线406中，另一方形成为电极411。在显示控制晶体管402中，栅电极412与电极411电连接，源电极和漏电极中的一方形成为电连接到像素电极408上的电极413，而其另一方包括在电流供应线407中。
显示控制晶体管402是p沟道型的TFT。如图9B所示，在半导体层404中形成有沟道形成区域451以及p型的高浓度杂质区域452。另外，SOI衬底使用在实施方式中制造的SOI衬底。
覆盖显示控制晶体管402的栅电极412而形成有层间绝缘膜427。在层间绝缘膜427上形成有信号线406、电流供应线407、电极411、413等。此外，在层间绝缘膜427上形成有电连接到电极413上的像素电极408。绝缘性的隔断层428包围像素电极408的周边部。在像素电极408上形成有EL层429，并且在EL层429上形成有对置电极430。设置对置衬底431作为加强板，并且对置衬底431利用树脂层432固定在支撑衬底120上。
作为EL显示装置的灰度的控制方式，有利用电流控制发光元件的亮度的电流驱动方式，以及利用电压控制其亮度的电压驱动方式。当不同像素之间的晶体管的特性值的差异大时，难以采用电流驱动方式，为此需要校正特性偏差的校正电路。通过利用包括SOI衬底的制造工序的制造方法制造EL显示装置，选择晶体管401和显示控制晶体管402在每个像素之间没有特性偏差，所以可以采用电流驱动方式。
换言之，通过使用SOI衬底，可以制造各种各样的电子设备。作为电子设备，可以举出摄像机、数字照相机、导航系统、音频再现装置(汽车音响、音响组件等)、计算机、游戏机、便携式信息终端(移动计算机、便携电话、便携式游戏机或电子书等)、具有记录媒质的图像再现装置(具体而言，具有再现储存在记录媒质如DVD(数字通用光盘)等中的声音数据、并能够显示所存储的图像数据的显示装置的装置)等。图10表示它们的一例。
图10是应用在说明书中所公开的发明的一个方式的便携电话的一例，其中图10A是正视图，图10B是背面图，图10C是滑动两个框体时的正视图。便携电话700由框体701及框体702这两个框体构成。便携电话700是具有便携电话和便携式信息终端这两种功能，内置有计算机，并且除了声音通话以外还可以进行各种数据处理的所谓智能电话。
便携电话700由框体701及702构成。在框体701中具备显示部703、扬声器704、麦克风705、操作键706、定点装置707、正面相机镜头708、外部连接端子插口709及耳机端子710等，而框体702由键盘711、外部存储器插槽712、背面相机713、灯714等构成。另外，天线内置在框体701中。
此外，便携电话700除了上述结构以外还可以内置非接触型IC芯片、小型记录装置等。
可以使互相重叠的框体701和框体702(图10A所示)滑动，通过滑动如图10C所示那样展开。在显示部703中可以组装应用实施方式2及实施方式3所说明的显示装置的制造方法的显示面板或显示装置。因为在同一个面上具备显示部703及正面相机镜头708，所以可以作为电视电话使用。此外，通过将显示部703用作取景器，并利用背面相机713及灯714，可以拍摄静态图像及动态图像。
通过使用扬声器704及麦克风705，可以将便携电话700用作声音记录装置(录音装置)或声音再现装置。另外，利用操作键706可以进行电话的拨打和接收操作、电子邮件等的简单的信息输入操作、显示于显示部的画面的滚动操作、选择显示于显示部的信息等的光标移动操作等。
在如文件的制作、作为便携式信息终端的使用等要处理的信息很多的情况下，使用键盘711很方便。进而，通过滑动互相重叠的框体701和框体702(图10A)，可以如图10C所示地展开。在作为便携式信息终端使用的情况下，通过使用键盘711及定点装置707，可以以平滑的操作进行光标操作。外部连接端子插口709可以与AC适配器及USB电缆等各种电缆连接，并且可以进行充电及与个人计算机等进行数据通信。此外，通过对外部存储器插槽712插入记录介质，可以实现更为大量的数据的保存及移动。
框体702的背面(图10B)具备背面相机713及灯714，而可以将显示部703用作取景器，拍摄静态图像及动态图像。
此外，除了上述功能结构以外，还可以具备红外线通信功能、USB端口、数字电视(one segment television broadcast)接收功能、非接触IC芯片或耳机插口等。
可以通过应用上述晶体管及显示装置的制造方法制造图10所说明的各种电子设备。
另外，本实施方式所示的结构可以与本说明书的其它实施方式所示的结构适当地组合来实施。
(实施例1)
在本实施例中，图11的A、B表示在实施方式1中可以使用的单晶半导体层中的氮及氧浓度的测定结果的一例。详细而言，图11表示对在支撑衬底上隔着氧化硅膜设置有单晶硅层的SOI衬底照射激光的情况和未照射激光的情况下在深度方向上的氮及氧的浓度分布。图11的A表示氮浓度分布，而图11B表示氧浓度分布。
将单晶硅层的膜厚设为130nm左右，并且使用SIMS装置(ULVAC-PHI株式会社制造的(PHI ADEPT1010))进行测定。将Cs+用作一次离子种类，将加速电压设定为5.0kV，将检测区域设定为140μm×140μm，将溅射速度设定为0.3nm/sec，并且照射电子线来修正表面的电荷累积，而进行测定。
如下进行激光照射。
将支撑支撑衬底的载物台设定为室温，一边喷出氮气体一边使用从激光振荡器(Lambda Physik株式会社LAMBDA STEEL 670)振荡的振荡频率是30Hz、脉冲宽度是22±5nsec、能量密度是697mJ/cm2、波长是308nm的XeCl受激准分子激光器，将对于样品的扫描速度设定为1mm/sec，并且对于样品的一个部分的照射次数设定为10次，作为激光照射条件。
可以预料到由于单晶硅层表面的凹凸形状、撞击(knock-on)作用或气氛中的残留气体成分的影响，在从单晶硅层的表面至10nm左右的深度的范围中，通过SIMS分析检测出的氧及氮的浓度会高，而有可能不表示准确的层中的浓度。另外，在120nm至140nm左右的深度的范围中，有可能不能与设置在单晶硅层下的氧化硅膜完全切分开，而也检测出氧化硅膜的成分浓度。
在图11的A、B的20nm至70nm的范围的深度中，未照射激光的样品的氮浓度范围大约是3×1016atoms/cm3至3×1017atoms/cm3，氧浓度范围大约是2×1018atoms/cm3至1×1019atoms/cm3。另一方面，在一边喷出氮气体一边照射激光的情况下，氮浓度在膜厚度方向上大约是2×1017atoms/cm3，而氧浓度在膜厚度方向上在大约5×1018atoms/cm3至1×1019atoms/cm3的范围内，形成一定的浓度值。
因为通过在单晶硅层的深度方向上高浓度地包含氮原子及氧，氮原子及氧原子粘着于位错，而使位错不动，所以可以提高单晶硅层整体的屈服应力。对位错的粘着不仅产生在从激光照射至冷却的过程中，还产生在之后的器件制造工序中的热处理工序中。另外，氮原子可以抑制单晶半导体层中的空隙的形态变化，并可以缩小空隙的尺寸。因为在图11中在大气中喷出氮气体，所以除了氮以外还将大气中的氧引入单晶硅层中。由此，如图11B所示，氧浓度也上升。
另外，因为当对单晶硅衬底通过掺杂来添加氢而形成脆化区域时，在未照射激光的样品中也添加氮及氧，所以对单晶硅层中引入1×1016atoms/cm3以上浓度的氮、2×1018atoms/cm3以上浓度的氧，而得到足够的机械强度。
虽然在图11中表示使用单晶硅层的例子，但是对其它单晶半导体薄膜也可以期待同样的现象。因此，通过照射激光，可以将单晶半导体层中的氮浓度及氧浓度均匀化并将其提高，所以可以恢复单晶半导体层的结晶性并提高机械强度。
(实施例2)
在实施例1中，示出对单晶硅层的表面直接照射激光的例子。在本实施例中，图12表示在单晶硅层上设置氧氮化硅膜时的氮浓度的测定结果的一例。详细而言，图12表示对在支撑衬底上隔着氧化硅膜设置单晶硅层并在单晶硅层上设置氧氮化硅膜的SOI衬底照射激光的情况和未照射激光的情况下在深度方向上的氮浓度分布。
使用SIMS装置(ULVAC-PHI株式会社制造的(PHIADEPT1010))进行测定。将Cs+用作一次离子种类，将加速电压设定为5.0kV，检测区域设定为60μm×77μm，溅射速度设定为0.4nm/sec，并且照射电子线来修正表面的带电，而进行测定。单晶硅层的厚度大约是130nm，并且将氧氮化硅膜的膜厚度设定为大约280nm。
激光照射如下进行。
将支撑支撑衬底的载物台设定为室温，一边喷出氮气体一边使用从激光振荡器(Lambda Physik株式会社LAMBDA STEEL 670)振荡的振荡频率是30Hz、脉冲宽度是22±5nsec、能量密度是689.4mJ/cm2、波长是308nm的XeCl受激准分子激光，并且对于样品的一个部分的照射次数设定为10次，作为激光照射条件。
未照射激光的样品的单晶硅层中的氮浓度是1×1016atoms/cm3以上，而照射激光的样品的单晶硅层中的氮浓度是1×1018atoms/cm3以上。通过在形成氧氮化硅膜之后对单晶硅层照射激光，在单晶硅层的表面熔融时将氧氮化硅膜中的氮固溶或添加到单晶硅层中，因此，可以得到高的单晶硅层中的氮浓度，即1×1018atoms/cm3以上。另外，因为当对单晶硅衬底添加氢来形成脆化区域时在未照射激光的样品中也添加氮，所以在单晶硅层中引入1×1016atoms/cm3以上的浓度的氮，而得到足够的机械强度。
虽然在图12中示出了使用单晶硅层的例子，但是对其它单晶半导体薄膜也可以期待同样的现象。因此，通过照射激光，可以将单晶半导体层中的氮浓度均匀化并将其提高，所以可以恢复单晶半导体层的结晶性并提高机械强度。
(实施例3)
在本实施例中，说明在对利用热氧化法形成氧化硅膜的单晶硅衬底添加氢的同时，对单晶硅衬底添加氮、氧及碳的例子。图13的A、B示出测定单晶硅衬底中的氢、氮、氧及碳浓度的结果。
使用SIMS装置(ULVAC-PHI株式会社制造的(PhysicalElectronics PHI 6650))进行图13的A、B中的氢的测定。将Cs+用作一次离子种类，加速电压设定为5.0kV，检测区域设定为60μm×77μm，溅射速度设定为0.9nm/sec，并且照射电子线来补偿表面的带电，而进行测定。
另外，使用SIMS装置(ULVAC-PHI株式会社制造的(PHIADEPT1010))测定氮、氧、碳。将Cs+用作一次离子种类，加速电压设定为5.0kV，检测区域设定为90μm×90μm，溅射速度设定为0.5nm/sec，并且照射电子线来补偿表面的带电，而进行测定。单晶硅衬底上的氧化硅膜的膜厚大约是100nm。在此需要注意的是，在图13中从单晶硅衬底的背面进行测定，以尽量避免检测出单晶硅衬底上的氧化硅的成分的影响。在对单晶硅衬底进行研磨直到成为预定的厚度之后，从单晶硅衬底的背面进行测定，当越过氧化硅膜和单晶硅衬底之间的界线时结束测定。因此，在图13中氧化硅存在于深度是0nm至40nm的区域中。
图13的A的掺杂条件和图13B的掺杂条件不同。在图13的A中，导入24sccm的氢，从利用RF放电而产生的等离子体中引出离子，并将加速电压设定为40kV。在图13B中，导入50sccm的氢，从利用灯丝放电(filament discharge)来产生的等离子体中引出离子，并将加速电压设定为50kV。
可知：在图13的A中，从氧化硅膜和单晶硅衬底之间的边界到120nm左右的深度，在单晶硅衬底的深度方向上坡度小地添加有氮、氧、碳。氢浓度的峰值大致在150nm附近，之后可以以高浓度将氮、氧及碳添加到从单晶硅衬底剥离而成为薄膜的单晶硅层的区域中。
可知：在图13B中，在从氧化硅膜和单晶硅衬底之间的边界到180nm左右的深度，在单晶硅衬底的深度方向上坡度小地添加有氮、氧、碳。氢浓度的峰值大致仍在150nm附近，之后可以以高于图13的A的浓度将氮、氧及碳添加到从单晶硅衬底剥离而成为薄膜的单晶硅层的区域中。

Claims (34)

1.一种SOI衬底的制造方法，包括如下步骤：
对单晶半导体衬底添加氢，以在离所述单晶半导体衬底的表面有预定的深度的区域处形成脆化区域；
夹着绝缘层贴合所述单晶半导体衬底和支撑衬底；
通过加热所述单晶半导体衬底以沿所述脆化区域进行分离，从而在所述支撑衬底上方夹着所述绝缘层设置半导体层；以及
使所述半导体层的至少表层部熔融，
其中，在所述熔融工序中对所述半导体层添加氮，以使所述半导体层包括氮浓度为1×1016atoms/cm3以上的区域。
2.根据权利要求1所述的SOI衬底的制造方法，其中在所述熔融工序中对所述半导体层还添加碳，以使所述半导体层中的碳浓度为1×1017atoms/cm3以上。
3.根据权利要求1所述的SOI衬底的制造方法，其中通过对所述半导体层照射激光来进行熔融。
4.根据权利要求1所述的SOI衬底的制造方法，其中通过使用灯照射强光来进行熔融。
5.根据权利要求3所述的SOI衬底的制造方法，其中在被喷射包含氮、氧和碳中的至少一种的气体的同时，所述半导体层的表层部被熔融。
6.根据权利要求1所述的SOI衬底的制造方法，其中在所述氢的添加的同时对所述单晶半导体衬底添加氮、氧和碳中的至少一种。
7.根据权利要求1所述的SOI衬底的制造方法，其中在使所述半导体层的表层部熔融之前，在所述半导体层上方形成氮化硅膜、氧化硅膜、氧氮化硅膜或氮氧化硅膜。
8.根据权利要求1所述的SOI衬底的制造方法，其中使用玻璃衬底作为所述支撑衬底。
9.一种半导体装置的制造方法，该半导体装置包括使用根据权利要求1所述的SOI衬底的制造方法形成的晶体管。
10.一种SOI衬底的制造方法，包括如下步骤：
对单晶半导体衬底添加氢，以在离所述单晶半导体衬底的表面有预定的深度的区域处形成脆化区域；
夹着绝缘层贴合所述单晶半导体衬底和支撑衬底；
通过加热所述单晶半导体衬底以沿所述脆化区域进行分离，从而在所述支撑衬底上方夹着所述绝缘层设置半导体层；以及
使所述半导体层的至少表层部熔融，
其中，在所述熔融工序中对所述半导体层添加氧，以使所述半导体层包括氧浓度为2×1018atoms/cm3以上的区域。
11.根据权利要求10所述的SOI衬底的制造方法，其中当所述半导体层熔融时对所述半导体层添加氮，以使所述半导体层中的氮浓度为5×1015atoms/cm3以上。
12.根据权利要求10所述的SOI衬底的制造方法，其中在所述熔融工序中对所述半导体层还添加碳，以使所述半导体层中的碳浓度为1×1017atoms/cm3以上。
13.根据权利要求10所述的SOI衬底的制造方法，其中通过对所述半导体层照射激光来进行熔融。
14.根据权利要求10所述的SOI衬底的制造方法，其中通过使用灯照射强光来进行熔融。
15.根据权利要求13所述的SOI衬底的制造方法，其中在被喷射包含氮、氧和碳中的至少一种的气体的同时，所述半导体层的表层部被熔融。
16.根据权利要求10所述的SOI衬底的制造方法，其中在所述氢的添加的同时对所述单晶半导体衬底添加氮、氧和碳中的至少一种。
17.根据权利要求10所述的SOI衬底的制造方法，其中在使所述半导体层的表层部熔融之前，在所述半导体层上形成氮化硅膜、氧化硅膜、氧氮化硅膜或氮氧化硅膜。
18.根据权利要求10所述的SOI衬底的制造方法，其中使用玻璃衬底作为所述支撑衬底。
19.一种半导体装置的制造方法，该半导体装置包括使用根据权利要求10所述的SOI衬底的制造方法形成的晶体管。
20.一种SOI衬底的制造方法，包括如下步骤：
对单晶半导体衬底添加氢，以在离所述单晶半导体衬底的表面有预定的深度的区域处形成脆化区域；
夹着绝缘层贴合所述单晶半导体衬底和支撑衬底；以及
通过加热所述单晶半导体衬底以沿所述脆化区域进行分离，从而在所述支撑衬底上夹着所述绝缘层设置半导体层，
其中，在所述氢的添加的同时对所述单晶半导体衬底添加氮，以使所述半导体层包括氮浓度为1×1016atoms/cm3以上的区域。
21.根据权利要求20所述的SOI衬底的制造方法，其中在添加氢的同时对所述单晶半导体衬底添加碳，以使所述半导体层中的碳浓度为1×1017atoms/cm3以上。
22.根据权利要求20所述的SOI衬底的制造方法，其中使用玻璃衬底作为所述支撑衬底。
23.一种半导体装置的制造方法，该半导体装置包括使用根据权利要求20所述的SOI衬底的制造方法形成的晶体管。
24.一种SOI衬底的制造方法，包括如下步骤：
对单晶半导体衬底添加氢，以在离所述单晶半导体衬底的表面有预定的深度的区域处形成脆化区域；
夹着绝缘层贴合所述单晶半导体衬底和支撑衬底；以及
通过加热所述单晶半导体衬底以沿所述脆化区域进行分离，从而在所述支撑衬底上夹着所述绝缘层设置半导体层，
其中，在所述氢的添加的同时对所述单晶半导体衬底添加氧，以使所述单晶半导体层包括氧浓度为2×1018atoms/cm3以上的区域。
25.根据权利要求24所述的SOI衬底的制造方法，其中在添加氢的同时对所述单晶半导体衬底添加氮，以使所述半导体层中的氮浓度为5×1015atoms/cm3以上。
26.根据权利要求24所述的SOI衬底的制造方法，其中在添加氢的同时对所述单晶半导体衬底添加碳，以使所述半导体层中的碳浓度为1×1017atoms/cm3以上。
27.根据权利要求24所述的SOI衬底的制造方法，其中使用玻璃衬底作为所述支撑衬底。
28.一种半导体装置的制造方法，该半导体装置包括使用根据权利要求24所述的SOI衬底的制造方法形成的晶体管。
29.一种SOI衬底，包括支撑衬底、所述支撑衬底上方的绝缘层和所述绝缘层上方的半导体层，
其中，所述半导体层中的氮浓度为5×1015atoms/cm3以上。
30.一种使用根据权利要求29所述的SOI衬底制造的半导体装置。
31.一种SOI衬底，包括支撑衬底、所述支撑衬底上的绝缘层和所述绝缘层上的半导体层，
其中，所述半导体层中的氧浓度为2×1018atoms/cm3以上。
32.一种使用根据权利要求31所述的SOI衬底制造的半导体装置。
33.一种SOI衬底，包括支撑衬底、所述支撑衬底上的绝缘层和所述绝缘层上的半导体层，
其中，所述半导体层中的碳浓度为1×1017atoms/cm3以上。
34.一种使用根据权利要求33所述的SOI衬底制造的半导体装置。
CN200910206589.XA 2008-10-22 2009-10-22 Soi衬底及其制造方法 Expired - Fee Related CN101728312B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-271676 2008-10-22
JP2008271676 2008-10-22

Publications (2)

Publication Number Publication Date
CN101728312A true CN101728312A (zh) 2010-06-09
CN101728312B CN101728312B (zh) 2014-04-09

Family

ID=42107980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910206589.XA Expired - Fee Related CN101728312B (zh) 2008-10-22 2009-10-22 Soi衬底及其制造方法

Country Status (6)

Country Link
US (1) US8313989B2 (zh)
JP (1) JP5613397B2 (zh)
KR (1) KR101631456B1 (zh)
CN (1) CN101728312B (zh)
SG (1) SG161151A1 (zh)
TW (1) TWI483295B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959697A (zh) * 2010-06-30 2013-03-06 Memc电子材料有限公司 绝缘体上硅晶片的原位钝化方法
CN103988285A (zh) * 2011-12-13 2014-08-13 索泰克公司 位于包含氧化物层的结构体中的键合界面的稳定化方法及所得结构体
CN104008961A (zh) * 2014-05-27 2014-08-27 复旦大学 一种改善硅晶片机械性能的方法
CN105428302A (zh) * 2014-09-17 2016-03-23 中国科学院上海微系统与信息技术研究所 利用低温剥离技术制备绝缘体上材料的方法
CN105428301A (zh) * 2014-09-17 2016-03-23 中国科学院上海微系统与信息技术研究所 利用微波退火技术低温制备goi的方法
CN106409650A (zh) * 2015-08-03 2017-02-15 沈阳硅基科技有限公司 一种硅片直接键合方法
CN107431018A (zh) * 2014-12-25 2017-12-01 胜高股份有限公司 半导体外延晶片的制造方法及固体摄像元件的制造方法
CN107785304A (zh) * 2016-08-31 2018-03-09 沈阳硅基科技有限公司 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
CN110098145A (zh) * 2019-04-03 2019-08-06 京东方科技集团股份有限公司 单晶硅薄膜及其制作方法
CN110349843A (zh) * 2019-07-26 2019-10-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
CN112400224A (zh) * 2018-07-13 2021-02-23 环球晶圆股份有限公司 具有优越性能、稳定性及可制造性的绝缘体晶片平台上的射频硅
CN114447257B (zh) * 2022-01-17 2023-11-28 深圳市华星光电半导体显示技术有限公司 柔性基板剥离方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
US9227295B2 (en) 2011-05-27 2016-01-05 Corning Incorporated Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer
JP5821311B2 (ja) * 2011-06-17 2015-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法
US9623628B2 (en) 2013-01-10 2017-04-18 Apple Inc. Sapphire component with residual compressive stress
CN104145320B (zh) 2013-02-12 2018-02-02 苹果公司 多步骤离子注入
US9416442B2 (en) * 2013-03-02 2016-08-16 Apple Inc. Sapphire property modification through ion implantation
US10280504B2 (en) 2015-09-25 2019-05-07 Apple Inc. Ion-implanted, anti-reflective layer formed within sapphire material
JP6299835B1 (ja) 2016-10-07 2018-03-28 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
JP6812962B2 (ja) * 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US11232975B2 (en) * 2018-09-26 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength
US10950631B1 (en) 2019-09-24 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator wafer having a composite insulator layer

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5870536A (ja) 1981-10-22 1983-04-27 Fujitsu Ltd レ−ザアニ−ル方法
US4460670A (en) 1981-11-26 1984-07-17 Canon Kabushiki Kaisha Photoconductive member with α-Si and C, N or O and dopant
JPH0658966B2 (ja) 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
JP2838155B2 (ja) * 1990-09-29 1998-12-16 京セラ株式会社 薄膜トランジスタの製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US6444506B1 (en) 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
JP3927634B2 (ja) * 1995-10-25 2007-06-13 株式会社半導体エネルギー研究所 レーザーアニール方法及び薄膜トランジスタの作製方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6375738B1 (en) * 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
JP4379943B2 (ja) 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
JP4101409B2 (ja) 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP2001223175A (ja) 2000-02-08 2001-08-17 Toyota Central Res & Dev Lab Inc レーザアニール装置およびレーザアニール方法
JP2002094032A (ja) * 2000-09-12 2002-03-29 Fuji Electric Co Ltd 半導体基板およびその製作方法と、その基板を用いた半導体装置およびその製造方法
US7253032B2 (en) 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
US7084459B2 (en) * 2001-05-29 2006-08-01 Nippon Steel Corporation SOI substrate
TW544938B (en) 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
EP1513193A4 (en) * 2003-02-14 2007-02-28 Sumco Corp PROCESS FOR PRODUCING A SILICON WAFER
JP4759919B2 (ja) 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
KR100567735B1 (ko) * 2004-05-15 2006-04-04 주식회사 한택 레이저를 이용한 고품질 soi웨이퍼 제조장치 및 방법
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
US20070117287A1 (en) 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
JP2008004821A (ja) * 2006-06-23 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
KR101447048B1 (ko) * 2007-04-20 2014-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판 및 반도체장치의 제조방법
TWI476927B (zh) 2007-05-18 2015-03-11 Semiconductor Energy Lab 半導體裝置的製造方法
US7745268B2 (en) 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
US7776718B2 (en) 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
US7795111B2 (en) 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5442224B2 (ja) 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
KR101499175B1 (ko) 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
US7799658B2 (en) 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7851318B2 (en) 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
CN101842910B (zh) 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
JP5286046B2 (ja) 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
US7932164B2 (en) 2008-03-17 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8377804B2 (en) * 2008-10-02 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959697A (zh) * 2010-06-30 2013-03-06 Memc电子材料有限公司 绝缘体上硅晶片的原位钝化方法
CN103988285A (zh) * 2011-12-13 2014-08-13 索泰克公司 位于包含氧化物层的结构体中的键合界面的稳定化方法及所得结构体
CN103988285B (zh) * 2011-12-13 2017-05-10 索泰克公司 位于包含氧化物层的结构体中的键合界面的稳定化方法及所得结构体
US9659777B2 (en) 2011-12-13 2017-05-23 Soitec Process for stabilizing a bonding interface, located within a structure which comprises an oxide layer and structure obtained
CN104008961A (zh) * 2014-05-27 2014-08-27 复旦大学 一种改善硅晶片机械性能的方法
CN105428302A (zh) * 2014-09-17 2016-03-23 中国科学院上海微系统与信息技术研究所 利用低温剥离技术制备绝缘体上材料的方法
CN105428301A (zh) * 2014-09-17 2016-03-23 中国科学院上海微系统与信息技术研究所 利用微波退火技术低温制备goi的方法
US10224203B2 (en) 2014-12-25 2019-03-05 Sumco Corporation Method of producing semiconductor epitaxial wafer and method of producing solid-state image sensor
CN107431018A (zh) * 2014-12-25 2017-12-01 胜高股份有限公司 半导体外延晶片的制造方法及固体摄像元件的制造方法
CN107431018B (zh) * 2014-12-25 2019-03-05 胜高股份有限公司 半导体外延晶片的制造方法及固体摄像元件的制造方法
CN106409650B (zh) * 2015-08-03 2019-01-29 沈阳硅基科技有限公司 一种硅片直接键合方法
CN106409650A (zh) * 2015-08-03 2017-02-15 沈阳硅基科技有限公司 一种硅片直接键合方法
CN107785304A (zh) * 2016-08-31 2018-03-09 沈阳硅基科技有限公司 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
CN112400224A (zh) * 2018-07-13 2021-02-23 环球晶圆股份有限公司 具有优越性能、稳定性及可制造性的绝缘体晶片平台上的射频硅
US11887885B2 (en) 2018-07-13 2024-01-30 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
US11942360B2 (en) 2018-07-13 2024-03-26 Globalwafers Co., Ltd. Radio frequency silicon on insulator structure with superior performance, stability, and manufacturability
CN110098145A (zh) * 2019-04-03 2019-08-06 京东方科技集团股份有限公司 单晶硅薄膜及其制作方法
CN110349843A (zh) * 2019-07-26 2019-10-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
CN110349843B (zh) * 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
CN114447257B (zh) * 2022-01-17 2023-11-28 深圳市华星光电半导体显示技术有限公司 柔性基板剥离方法

Also Published As

Publication number Publication date
JP5613397B2 (ja) 2014-10-22
US20100096720A1 (en) 2010-04-22
KR101631456B1 (ko) 2016-06-17
CN101728312B (zh) 2014-04-09
US8313989B2 (en) 2012-11-20
TWI483295B (zh) 2015-05-01
TW201030817A (en) 2010-08-16
KR20100044706A (ko) 2010-04-30
JP2010123931A (ja) 2010-06-03
SG161151A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
CN101728312B (zh) Soi衬底及其制造方法
JP5383143B2 (ja) 半導体基板の作製方法および半導体装置の作製方法
TWI470682B (zh) 設置有半導體膜的基底及其製造方法
JP5688203B2 (ja) 半導体基板の作製方法
KR101496737B1 (ko) 반도체막이 구비된 기판의 제작 방법
CN101510524B (zh) Soi衬底的制造方法
KR101574138B1 (ko) Ｓｏｉ 기판의 제조방법
JP2009135430A (ja) 半導体装置の作製方法
KR20080114525A (ko) Ｓｏｉ 기판의 제조방법 및 반도체장치의 제조방법
JP2009194370A (ja) レーザ処理装置、および半導体基板の作製方法
JP5663150B2 (ja) Ｓｏｉ基板の作製方法
CN101409216A (zh) Soi衬底的制造方法
KR20100038165A (ko) Ｓｏｉ 기판의 제작 방법
KR20100002130A (ko) Ｓｏｉ 기판의 제작 방법
JP2010109353A (ja) Ｓｏｉ基板の作製方法
JP2010114431A (ja) Ｓｏｉ基板の作製方法
US8338270B2 (en) Method for manufacturing SOI substrate and semiconductor device
KR20100036209A (ko) 반도체 기판의 제작 방법
JP5580010B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140409

Termination date: 20181022

CF01 Termination of patent right due to non-payment of annual fee