CN102959697A - 绝缘体上硅晶片的原位钝化方法 - Google Patents

绝缘体上硅晶片的原位钝化方法 Download PDF

Info

Publication number
CN102959697A
CN102959697A CN2011800328260A CN201180032826A CN102959697A CN 102959697 A CN102959697 A CN 102959697A CN 2011800328260 A CN2011800328260 A CN 2011800328260A CN 201180032826 A CN201180032826 A CN 201180032826A CN 102959697 A CN102959697 A CN 102959697A
Authority
CN
China
Prior art keywords
wafer
chamber
splitting
silicon
splitting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800328260A
Other languages
English (en)
Inventor
M·J·里斯
D·A·怀特勒
A·斯坦法内斯库
A·M·琼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN102959697A publication Critical patent/CN102959697A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

公开了在其中劈裂晶片的腔中对绝缘体上硅晶片进行钝化处理的方法和系统。在所述腔内劈裂接合的晶片对,以形成所述绝缘体上硅(SOI)晶片。然后通过将所述劈裂表面暴露到钝化物质,原位钝化所述SOI晶片的所述劈裂表面。向钝化物质的该暴露导致在所述劈裂表面上形成薄氧化物层。然后从所述腔中取出所述绝缘体上硅晶片。在另外的实施例中,所述绝缘体上硅晶片首先被转移到相邻的腔,然后所述晶片在该相邻的腔中被钝化。在不将所述晶片暴露到所述腔外面的气氛的条件下,所述晶片被转移到所述相邻的腔。

Description

绝缘体上硅晶片的原位钝化方法
背景技术
半导体晶片通常是从单晶锭(例如硅锭)制备的,单晶锭然后被切片为单独的晶片。一种类型的晶片是绝缘体上硅(SOI)晶片。SOI晶片包括位于绝缘层(即,氧化物层)顶部的薄硅层,该绝缘层被放置在硅衬底上。通过将一对晶片接合(bond)在一起并稍后在劈裂(cleaving)操作中去除其中一个晶片的一部分而形成SOI晶片。
在从在其中形成SOI晶片的腔(chamber)中取出之后,SOI晶片的外(即,劈裂的)表面由于与各种材料接触或暴露于各种材料而通常被污染。一旦被污染,清洁SOI晶片的劈裂表面(cleaved surface)就很困难、耗时、成本高,且常常不会完全成功。因此,仍存在对保护SOI晶片的劈裂表面免受污染的处理的未完成的需求。
发明内容
一个方面是一种在腔中对绝缘体上硅晶片进行钝化处理的方法。本方法包括以下步骤:在腔内劈裂接合的晶片对,以形成绝缘体上硅(SOI)晶片,所述SOI晶片具有劈裂表面。然后,通过将所述劈裂表面暴露到气态形式的臭氧,原位钝化所述SOI晶片的所述劈裂表面,其中将所述劈裂表面暴露到所述气态形式的臭氧导致在所述劈裂表面上形成薄氧化物层。然后从所述腔中取出所述绝缘体上硅晶片。
另一个方面是一种在腔中对绝缘体上硅晶片进行钝化处理的方法,接合的晶片对在所述腔中被劈裂而形成绝缘体上硅晶片。该方法包括以下步骤:在所述腔内劈裂接合的晶片对,以形成绝缘体上硅晶片,其中劈裂所述接合的晶片对导致在所述绝缘体上硅晶片上形成劈裂表面。然后,对所述绝缘体上硅晶片的所述劈裂表面进行原位钝化处理,以在所述劈裂表面上形成薄氧化物层。然后从所述腔中取出所述绝缘体上硅晶片。
又一个方面是一种在邻近第一腔的第二腔中对层叠的硅结构进行钝化处理的方法,所述层叠的硅结构是在所述第一腔中形成的。该方法包括在所述第一腔中形成所述层叠的硅结构的步骤,所述层叠的结构具有表面。然后将所述层叠的硅结构从所述第一腔转移到所述第二腔而不使所述层叠的硅结构暴露到在所述腔外面的气氛。然后,对所述层叠的硅结构的表面进行钝化处理。然后,从所述第二腔取出所述层叠的硅结构。
关于上述方面提到的特征存在各种细化。另外的特征也可被并入到上述方面中。这些细化和另外的特征可单独地存在或以任何组合存在。例如,以下关于所示例的任何实施例而讨论的各种特征也可单独地或以任何组合的形式被并入到上述任何方面。
附图说明
图1是供体硅晶片的平面俯视图;
图2是图1B的供体硅晶片的横截面视图;
图3是经历离子注入的供体硅晶片的横截面视图;
图4是接合的晶片的横截面视图,该接合的晶片包括被接合到处理硅晶片(handle silicon wafer)的供体硅晶片;
图5是在将一部分供体晶片从绝缘体上硅晶片去除之后的图4的接合的晶片的横截面视图;
图6是在晶片的劈裂表面已被平滑化之后的图5的绝缘体上硅晶片的横截面;
图7是其中设置有用于劈裂图4的接合的晶片的固定装置(fixture)的腔的示意图;
图8是示出在其中形成SOI晶片的腔中对SOI晶片进行钝化处理的方法的流程图;
图9是示出在其中形成SOI晶片的腔中对SOI晶片进行钝化处理的另一种方法的流程图;
图10是示出在其中形成SOI晶片的腔中对SOI晶片进行钝化处理的又一种方法的流程图;以及
图11是示出在与其中形成层叠的硅结构的腔相邻的腔中对层叠的硅结构进行钝化处理的方法的流程图。
具体实施方式
首先参考图1和2,示出了本公开的一个实施例的供体晶片110和氧化物层120。图1是供体晶片110的平面俯视图,而图2是该供体晶片的横截面视图。氧化物层120被接合到供体晶片110的前表面112。通过将供体晶片110置于适于氧化物层生长的气氛中,可在前表面112的顶上生长氧化物层120。或者,氧化物层120可通过任何已知的化学沉积工艺而被沉积在前表面112上,并用作绝缘体(即,电介质)。
图3是被注入了粒子(例如氢原子或者氢原子和氦原子的组合)的供体晶片110的横截面视图。供体晶片110被粒子注入到位于供体晶片110的前表面112下方的规定深度。在一些实施例中,粒子是通过离子注入工艺而被注入的氢或氦离子。然后在供体晶片120的前表面112下方形成劈裂平面114,该劈裂平面114与前表面的距离等于粒子被注入的规定深度。劈裂平面114限定穿过供体晶片110的这样的平面:在该平面处,供体晶片通过离子注入和随后对供体晶片的加热而显著变弱(weaken)。
图4是供体晶片110和处理晶片130被接合到一起而形成接合的晶片140的横截面视图。供体晶片110和处理晶片130根据诸如亲水性接合的任何合适的方法而被接合到一起。通过将晶片表面暴露到包含例如氧或氮的等离子体,使供体晶片110和处理晶片130接合到一起。通过在常称为表面活化的工艺中暴露到等离子体而使晶片110、130的表面改性。然后,晶片110、130被按压在一起且在其间形成接合。该接合较弱,但在接合的晶片140被进一步处理之前,该接合被加强。
在一些工艺中,通过在约300℃到500℃的温度下对接合的晶片对进行加热或退火来加强供体晶片110和处理晶片130之间的亲水性接合(即,接合的晶片140)。升高的温度使得在供体晶片110和处理晶片130的邻接表面之间形成共价键,由此坚固供体晶片和处理晶片之间的接合。在接合的晶片140的加热或退火的同时,在供体晶片110中早先注入的粒子开始移动并使劈裂平面114弱化。
图5是在一部分接合的晶片已在劈裂工艺期间被去除后的在图4中示出的接合的晶片140的横截面视图,导致产生绝缘体上硅(SOI)晶片,通常被称为150。根据其他方法,可以替代地使接合的晶片140经受升高的温度一段时间以将供体晶片的一部分从接合的晶片分开。向升高的温度的暴露用于引发裂缝(crack)并然后使裂缝沿着劈裂平面传播,由此使供体晶片110的一部分从供体晶片的剩余部分分离。
因为劈裂平面114已通过离子的注入而被显著弱化,其限定了这样的边界:当向该边界施加力时,晶片沿着该边界而容易地分隔。根据一些实施例,接合的晶片140首先被置于设置在腔170内的固定装置(一般以160处的虚线表示)中,如图7所示。腔170在接合的晶片140的劈裂期间基本上从外部环境被密封,且在示例性实施例中,在SOI晶片150被钝化之前,腔170被惰性气体(例如氩或氮)填充。在另一实施例中,腔170没有被惰性气体填充,而是被在晶片劈裂之后钝化晶片表面的气体或物质填充(下面将更详细地描述)。此外,在一些实施例中,接合的晶片140在露天(open-air)环境中被劈裂。在该露天环境中,SOI晶片150的劈裂表面152可被暴露到在大气中通常发现的元素。在该露天环境中可增加湿度以辅助SOI晶片150的劈裂表面152的钝化。在这些实施例中,SOI晶片150可被放置在盒中。该盒可用氮或其他钝化物质(例如臭氧)净化,以钝化SOI晶片的劈裂表面152。
固定装置160垂直于接合的晶片140的相反两面而施加机械力,以便将供体晶片110的一部分从接合的晶片拉开。在一个实施例中,利用吸盘来施加机械力。通过在劈裂平面处在接合的晶片的边缘施加机械楔而引发供体晶片110的一部分的分离,以引发裂缝沿着劈裂平面传播。由于劈裂平面的弱化结构,裂缝沿着劈裂平面114传播,直到接合的晶片140沿着劈裂平面被分离为两片。通过吸盘施加的机械力于是将接合的晶片140拉开成两片。一片仅包括供体晶片110的一部分。另一片包括处理晶片130和被接合到处理晶片130的供体晶片110的一部分并形成SOI晶片150。
SOI晶片150的劈裂表面152限定了这样的表面,该表面是在接合的晶片140沿着劈裂平面114分离之后产生的。作为沿着劈裂平面114的分离的结果,劈裂表面152具有受损的表面,如果没有进一步的处理,沿着劈裂平面114的分离会使得该表面不适于最终用途应用。因此,对劈裂表面152进行额外的处理步骤以修复损伤并平滑化该劈裂表面,产生图6所示出的平滑的劈裂表面152S。
在劈裂或去除供体晶片110的一部分之后,先前系统中的SOI晶片150的劈裂表面152经常受到污染。该污染可来源于多种源,例如在被劈裂后SOI晶片150被存储在其中的盒。污染源也可包括在从腔170取出SOI晶片150之后且在随后的处理操作之前SOI晶片150被暴露到的气氛中的污染物(例如,有机化合物等)。
不束缚于任何特定理论,相信对于劈裂表面152的污染的亲和性是在劈裂操作期间在SOI晶片150的劈裂表面中形成的悬空键的结果。这些悬空键被认为是高度化学反应性的,因为当供体晶片110的一部分从接合的晶片140被劈裂时,原子从劈裂表面152中的分子移出。悬空键快速地与这样的物质发生反应:所述物质接触SOI晶片150的劈裂表面152,特别地,是有机物(即,包含碳的物质)。
对劈裂表面152进行的清洁处理已在先前的系统中被修改,以尝试去除劈裂表面上的污染物。然而,这些清洁处理尚未完全成功。从SOI晶片150的劈裂表面152去除污染物的其他尝试已关注于通过改善腔170内的环境的清洁度或更换SOI晶片150被存储于其中的盒来消除污染源。这些尝试同样产生了不令人满意的结果,这是因为存在许多潜在的污染源且劈裂表面152被认为具有用于与污染物起反应的强亲和性。
因此,本文中公开了通过暴露到钝化物质来钝化SOI晶片150的劈裂表面152以使劈裂表面不会与污染物起反应的方法。通常,在本文中描述的方法中使用的钝化物质包括氧化性物质,当SOI晶片150的劈裂表面被暴露到该氧化性物质时,该氧化性物质在SOI晶片150的劈裂表面上生长和/或形成薄氧化物层。对劈裂表面152进行的钝化导致相对容易地去除稍后被沉积在劈裂表面上的任何污染物。在晶片被劈裂后,SOI晶片150的劈裂表面152也被原位钝化。即,在SOI晶片150位于腔170中的同时且在SOI晶片150被从腔中取出之前,SOI晶片150被钝化。在劈裂和钝化之间不进行中间步骤或其他步骤。
SOI晶片150由此在被钝化前不暴露到围绕在腔170周围的外部气氛。因此,SOI晶片的高度反应性的劈裂表面在被钝化前没有被暴露到污染物,且仅被暴露到腔170内的受控惰性气氛。如上所述,在一些实施例中,没有在腔170中使用惰性气氛,替代地,在腔中存在这样的气体或其他物质(广义上,“钝化物质”):该气体或其他物质在晶片被劈裂的同时或之后的即刻钝化晶片的表面。晶片可由此在钝化环境中被劈裂,而不是在惰性环境中被劈裂。
在其他实施例中,可以将SOI晶片150从腔170转移到相邻的(adjoining)腔180(广义上,“第二腔”),然后SOI晶片150在该相邻的腔180中被钝化。该相邻的腔180被设置为邻近腔170,且这两个腔都被配置为使得SOI晶片150可从一个腔转移到相邻的腔而不将SOI晶片暴露到围绕腔的外部气氛以及其中包含的污染物。
此外,其他层叠的硅结构的表面(例如,使用非氧化的供体晶片的直接硅接合的结构)也容易受到与SOI晶片150的劈裂表面152相同类型的污染物的影响。因此,也可对层叠的硅结构的表面使用本文中描述的用于对SOI晶片150的劈裂表面152进行钝化处理的方法。
图8示出了用于对SOI晶片(例如关于图1-7在上面描述的SOI晶片150)进行钝化处理的方法800。方法800始于框810,其中在腔(即,腔170)内劈裂接合的晶片对,以形成SOI晶片。然后在框820中,SOI晶片的劈裂表面被原位钝化(即,在仍位于腔中的同时)。可通过将SOI晶片的劈裂表面暴露到气态形式的臭氧而钝化SOI晶片的劈裂表面。在接合的晶片对已被劈裂后,臭氧可被引入到腔中,或者,在接合的晶片对被劈裂时可在腔中存在臭氧。由于劈裂表面被暴露到气态臭氧,在劈裂表面上形成薄氧化物层。该薄氧化物层阻止劈裂表面与污染物进行反应。稍后被沉积在劈裂表面上的污染物也更易于从劈裂表面去除,这是因为通过薄氧化物层,阻止了沉积在劈裂表面上的污染物与劈裂表面起反应或接合到劈裂表面。
在其他实施例中,通过暴露到产生气态臭氧的紫外光,SOI晶片的劈裂表面被钝化。在劈裂表面被暴露到紫外光期间,在劈裂表面上形成薄氧化物层。而且,在其他实施例中,通过被暴露到氧化性辉光放电等离子体工艺,SOI晶片的劈裂表面被钝化。
图9示出了用于对SOI晶片进行钝化处理的方法900。图9的方法900类似于以上描述的方法800,但方法900使用不同的处理来钝化SOI晶片的劈裂表面。方法900始于框910,其中,在腔内劈裂接合的晶片对以形成SOI晶片。然后在框920中,SOI晶片的劈裂表面被原位钝化(即,在仍位于腔中的同时)。通过将SOI晶片的劈裂表面暴露到电晕放电而钝化SOI晶片的劈裂表面。电晕放电是通过电离围绕导体的流体而引发的放电。当电位梯度(即,电场强度)超过用于该流体的特定值时,发生放电。放电在导体和SOI晶片周围形成等离子体。等离子体的产生又产生臭氧和氧自由基,其与劈裂表面起反应而在SOI晶片的劈裂表面上形成薄氧化物层。该薄氧化物层阻止了劈裂表面与污染物起反应。稍后被沉积在劈裂表面上的污染物也容易地从劈裂表面去除,这是因为通过薄氧化物层,阻止了沉积在劈裂表面上的污染物与劈裂表面起反应或接合到劈裂表面。
图10示出了与以上描述的方法800、900类似的用于对SOI晶片进行钝化处理的方法1000,但方法1000使用不同的处理以钝化晶片的劈裂表面。方法1000始于框1010,其中,劈裂接合的晶片对以形成SOI晶片。然后在框1020中,SOI晶片的劈裂表面被原位钝化。通过对劈裂表面进行湿化学氧化物处理,钝化SOI晶片的劈裂表面。湿化学氧化物处理导致在劈裂表面上形成薄氧化物层,该薄氧化物层阻止了劈裂表面和与其接触的污染物起反应。而且,稍后被沉积在劈裂表面上的污染物也容易地从劈裂表面去除,这是因为通过薄氧化物层,阻止了沉积在劈裂表面上的污染物与劈裂表面起反应或接合到劈裂表面。
在其他实施例中,通过将SOI晶片的劈裂表面暴露到包括臭氧化水(ozonated water)和过氧化氢中的一种的湿化学物而钝化SOI晶片的劈裂表面。湿化学蚀刻组合物的其他例子包括被称为标准清洁1(即,氢氧化铵、过氧化物和水)和标准清洁2(即,HCl和过氧化氢)的组合物。
图11示出了与上述方法800、900、1000类似的用于对层叠的硅结构(例如,SOI晶片,或直接硅接合的结构)进行钝化处理的方法1100,但钝化处理是在与其中形成层叠的硅结构的腔相邻的第二腔中进行的。方法1100始于框1110,其中,在第一腔(例如,腔170)中形成层叠的硅结构。在框1120中,将层叠的硅结构从第一腔转移到相邻的第二腔(例如,第二腔180)。第一腔和第二腔中的每一者都被配置为使得层叠的硅结构可在其间被转移而不会暴露到腔外面的气氛和包含在其中的污染物。因此,一系列密封装置或其他机械装置(mechanism)可被设置在第一腔和相邻的腔之间,以便维持两个腔之间的整体性。机械装置(例如台车(trolley))或其他合适的装置也可被设置在腔内以将层叠的硅结构从第一腔转移到第二腔。
在框1130中,在第二腔中钝化层叠的硅结构的表面。对表面使用的钝化处理可以是关于图8-10在上面描述的任何处理,且导致在表面上形成薄氧化物层。在结构表面上形成的薄氧化物层起到与关于图8-10在上面描述作用相同的作用,即,防止了表面与污染物起反应或接合到污染物。在钝化处理完成且薄氧化物层已在表面上形成之后,然后在框1140中,从第二腔中取出层叠的硅结构。
本文中示例和描述的本发明的实施例中的操作的执行或进行顺序不是主要的,除非另外说明。即,操作可以任何顺序进行,除非另外说明,且本发明的实施例可包括比本文中公开的操作更多的或更少的操作。例如,可以设想,在另一个操作之前、同时或之后执行或进行特别的操作是在本发明的方面的范围内的。
当介绍本发明或其实施例的要素时,冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或多个要素。术语“包括”、“包含”和“具有”旨在非包容性的,且意味着可以存在除了所列出的要素之外的其它要素。
由于在不脱离本发明的范围的情况下,可以对上述结构作出各种改变,以上描述中所包含的和附图中所示出的所有内容都旨在被解释为示例性的而非限制性的。

Claims (20)

1.一种在腔中对绝缘体上硅晶片进行钝化处理的方法,该方法包括以下步骤:
在所述腔内劈裂接合的晶片对,以形成所述绝缘体上硅(SOI)晶片,所述SOI晶片具有劈裂表面;
通过将所述劈裂表面暴露到气态形式的臭氧,原位钝化所述SOI晶片的所述劈裂表面,其中,将所述劈裂表面暴露到所述气态形式的臭氧导致在所述劈裂表面上形成薄氧化物层;以及
从所述腔中取出所述绝缘体上硅晶片。
2.如权利要求1所述的方法,其中,在所述接合的晶片对已被劈裂之后,所述臭氧被引入到所述腔中,且在劈裂和钝化之间不进行中间步骤。
3.如权利要求1所述的方法,其中,在所述绝缘体上硅结构的所述劈裂表面上形成的所述薄氧化物层被形成以防止污染物与所述劈裂表面起反应。
4.如权利要求1所述的方法,其中,原位钝化所述绝缘体上硅晶片的所述劈裂表面包括在这样的腔中钝化所述劈裂表面:在该腔中,所述接合的晶片对被劈裂以形成所述绝缘体上硅晶片。
5.如权利要求4所述的方法,还包括在稍后在其中劈裂所述接合的晶片的同一腔内形成所述接合的晶片对。
6.一种在腔中对绝缘体上硅晶片进行钝化处理的方法,接合的晶片对在所述腔中被劈裂而形成所述绝缘体上硅晶片,该方法包括以下步骤:
在所述腔内劈裂所述接合的晶片对,以形成所述绝缘体上硅晶片,其中,劈裂所述接合的晶片对导致在所述绝缘体上硅晶片上形成劈裂表面;
对所述绝缘体上硅晶片的所述劈裂表面进行原位钝化处理,以在所述劈裂表面上形成薄氧化物层;以及
从所述腔中取出所述绝缘体上硅晶片。
7.如权利要求6所述的方法,其中,进行所述钝化处理包括将所述绝缘体上硅晶片的所述劈裂表面暴露到紫外光,所述紫外光导致在所述劈裂表面上形成所述薄氧化物层。
8.如权利要求7所述的方法,其中,在所述腔内在钝化环境中劈裂所述接合的晶片对,所述钝化环境包括一种或多种钝化物质。
9.如权利要求6所述的方法,其中,进行所述钝化处理包括将所述绝缘体上硅晶片的所述劈裂表面暴露到电晕放电。
10.如权利要求9所述的方法,其中,将所述绝缘体上硅晶片的所述劈裂表面暴露到所述电晕放电导致在所述劈裂表面上形成所述薄氧化物层。
11.如权利要求6所述的方法,其中,进行所述钝化处理包括将所述绝缘体上硅晶片的所述劈裂表面暴露到湿化学氧化物。
12.如权利要求11所述的方法,其中,将所述绝缘体上硅晶片的所述劈裂表面暴露到所述湿化学氧化物导致在所述劈裂表面上形成所述薄氧化物层。
13.如权利要求11所述的方法,其中,所述湿化学氧化物是臭氧化水。
14.如权利要求11所述的方法,其中,所述湿化学氧化物包括过氧化氢。
15.如权利要求6所述的方法,其中,原位钝化所述绝缘体上硅晶片的所述劈裂表面包括在其中劈裂所述接合的晶片对的腔中钝化所述劈裂表面。
16.一种在邻近第一腔的第二腔中对层叠的硅结构进行钝化处理的方法,所述层叠的硅结构是在所述第一腔中形成的,该方法包括以下步骤:
在所述第一腔中形成所述层叠的硅结构,所述层叠的结构具有表面;
将所述层叠的硅结构从所述第一腔转移到所述第二腔而不使所述层叠的硅结构暴露到在所述腔外面的气氛;
对所述层叠的硅结构的所述表面进行钝化处理;以及
从所述第二腔中取出所述层叠的硅结构。
17.如权利要求16所述的方法,其中,所述转移步骤包括在台车上转移所述层叠的硅结构。
18.如权利要求17所述的方法,其中,所述第一腔和所述第二腔包括惰性气氛。
19.如权利要求16所述的方法,其中,进行所述钝化处理包括将所述层叠的硅结构的所述表面暴露到以下中的至少一者:气态形式的臭氧、紫外光、电晕放电、湿化学氧化物、臭氧化水、氧化性辉光放电等离子体处理以及过氧化氢。
20.如权利要求19所述的方法,其中,进行所述钝化处理导致在所述层叠的硅结构的所述表面上形成所述薄氧化物层。
CN2011800328260A 2010-06-30 2011-06-30 绝缘体上硅晶片的原位钝化方法 Pending CN102959697A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US35999810P 2010-06-30 2010-06-30
US61/359,998 2010-06-30
PCT/IB2011/052903 WO2012001659A2 (en) 2010-06-30 2011-06-30 Methods for in-situ passivation of silicon-on-insulator wafers

Publications (1)

Publication Number Publication Date
CN102959697A true CN102959697A (zh) 2013-03-06

Family

ID=44653366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800328260A Pending CN102959697A (zh) 2010-06-30 2011-06-30 绝缘体上硅晶片的原位钝化方法

Country Status (8)

Country Link
US (1) US8859393B2 (zh)
EP (1) EP2589075A2 (zh)
JP (1) JP5989642B2 (zh)
KR (3) KR20180037326A (zh)
CN (1) CN102959697A (zh)
SG (1) SG186853A1 (zh)
TW (1) TW201216414A (zh)
WO (1) WO2012001659A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427097A (zh) * 2011-11-23 2012-04-25 中国科学院物理研究所 一种硅的氧化钝化方法及钝化装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8747598B2 (en) 2012-04-25 2014-06-10 Gtat Corporation Method of forming a permanently supported lamina
KR102212296B1 (ko) 2014-01-23 2021-02-04 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
EP4170705A3 (en) 2014-11-18 2023-10-18 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
JP6650463B2 (ja) 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
CN107533953B (zh) 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
JP6637515B2 (ja) 2015-03-17 2020-01-29 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 半導体オン・インシュレータ構造の製造において使用するための熱的に安定した電荷トラップ層
JP6592534B2 (ja) 2015-06-01 2019-10-16 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 多層構造体及びその製造方法
EP3304586B1 (en) 2015-06-01 2020-10-07 GlobalWafers Co., Ltd. A method of manufacturing silicon germanium-on-insulator
CN117198983A (zh) 2015-11-20 2023-12-08 环球晶圆股份有限公司 使半导体表面平整的制造方法
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
SG11201806851RA (en) 2016-03-07 2018-09-27 Globalwafers Co Ltd Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
US11114332B2 (en) 2016-03-07 2021-09-07 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
US11848227B2 (en) 2016-03-07 2023-12-19 Globalwafers Co., Ltd. Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
CN116314384A (zh) 2016-06-08 2023-06-23 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
SG10201913373WA (en) 2016-10-26 2020-03-30 Globalwafers Co Ltd High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
WO2018106535A1 (en) 2016-12-05 2018-06-14 Sunedison Semiconductor Limited High resistivity silicon-on-insulator structure and method of manufacture thereof
KR102453743B1 (ko) 2016-12-28 2022-10-11 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
FR3061988B1 (fr) * 2017-01-13 2019-11-01 Soitec Procede de lissage de surface d'un substrat semiconducteur sur isolant
JP7034186B2 (ja) 2017-07-14 2022-03-11 サンエディソン・セミコンダクター・リミテッド 絶縁体上半導体構造の製造方法
US10916416B2 (en) * 2017-11-14 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with modified surface and fabrication method thereof
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
US10818540B2 (en) 2018-06-08 2020-10-27 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon
US11296277B2 (en) 2018-10-16 2022-04-05 Samsung Electronics Co., Ltd. Variable resistance memory device having an anti-oxidation layer and a method of manufacturing the same

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1444589A (en) * 1972-08-17 1976-08-04 Purification Sciences Inc Corona generation apparatus
EP0272140A2 (en) * 1986-12-19 1988-06-22 Applied Materials, Inc. TEOS based plasma enhanced chemical vapor deposition process for deposition of silicon dioxide films.
US5330935A (en) * 1990-10-24 1994-07-19 International Business Machines Corporation Low temperature plasma oxidation process
CN1104264A (zh) * 1994-09-02 1995-06-28 复旦大学 热壁密装低温低压淀积二氧化硅薄膜技术
US5880029A (en) * 1996-12-27 1999-03-09 Motorola, Inc. Method of passivating semiconductor devices and the passivated devices
US5972802A (en) * 1997-10-07 1999-10-26 Seh America, Inc. Prevention of edge stain in silicon wafers by ozone dipping
US20020175143A1 (en) * 2001-05-22 2002-11-28 Seh America, Inc. Processes for polishing wafers
CN1574233A (zh) * 2003-05-29 2005-02-02 日东电工株式会社 晶片背表面处理方法以及切割片粘附装置
CN1705768A (zh) * 2002-10-17 2005-12-07 应用材料有限公司 沉积氧化膜的装置和方法
US20070184631A1 (en) * 2005-11-24 2007-08-09 Sumco Corporation Method of manufacturing bonded wafer
US20100130021A1 (en) * 2008-11-26 2010-05-27 Memc Electronic Materials, Inc. Method for processing a silicon-on-insulator structure
CN101728312A (zh) * 2008-10-22 2010-06-09 株式会社半导体能源研究所 Soi衬底及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836786A (en) * 1967-01-04 1974-09-17 Purification Sciences Inc Dielectric liquid-immersed corona generator
JPH05259153A (ja) * 1992-03-12 1993-10-08 Fujitsu Ltd シリコン酸化膜の製造方法と製造装置
JPH0766195A (ja) * 1993-06-29 1995-03-10 Sumitomo Sitix Corp シリコンウェーハの表面酸化膜形成方法
JP3153162B2 (ja) * 1997-10-08 2001-04-03 松下電子工業株式会社 シリコン酸化膜の形成方法
JP4379943B2 (ja) 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
US7939424B2 (en) * 2007-09-21 2011-05-10 Varian Semiconductor Equipment Associates, Inc. Wafer bonding activated by ion implantation

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1444589A (en) * 1972-08-17 1976-08-04 Purification Sciences Inc Corona generation apparatus
EP0272140A2 (en) * 1986-12-19 1988-06-22 Applied Materials, Inc. TEOS based plasma enhanced chemical vapor deposition process for deposition of silicon dioxide films.
US5330935A (en) * 1990-10-24 1994-07-19 International Business Machines Corporation Low temperature plasma oxidation process
CN1104264A (zh) * 1994-09-02 1995-06-28 复旦大学 热壁密装低温低压淀积二氧化硅薄膜技术
US5880029A (en) * 1996-12-27 1999-03-09 Motorola, Inc. Method of passivating semiconductor devices and the passivated devices
US5972802A (en) * 1997-10-07 1999-10-26 Seh America, Inc. Prevention of edge stain in silicon wafers by ozone dipping
US20020175143A1 (en) * 2001-05-22 2002-11-28 Seh America, Inc. Processes for polishing wafers
CN1705768A (zh) * 2002-10-17 2005-12-07 应用材料有限公司 沉积氧化膜的装置和方法
CN1574233A (zh) * 2003-05-29 2005-02-02 日东电工株式会社 晶片背表面处理方法以及切割片粘附装置
US20070184631A1 (en) * 2005-11-24 2007-08-09 Sumco Corporation Method of manufacturing bonded wafer
CN101728312A (zh) * 2008-10-22 2010-06-09 株式会社半导体能源研究所 Soi衬底及其制造方法
US20100130021A1 (en) * 2008-11-26 2010-05-27 Memc Electronic Materials, Inc. Method for processing a silicon-on-insulator structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427097A (zh) * 2011-11-23 2012-04-25 中国科学院物理研究所 一种硅的氧化钝化方法及钝化装置

Also Published As

Publication number Publication date
EP2589075A2 (en) 2013-05-08
WO2012001659A3 (en) 2012-03-01
US8859393B2 (en) 2014-10-14
JP2013534731A (ja) 2013-09-05
KR20130129897A (ko) 2013-11-29
KR102083688B1 (ko) 2020-03-02
TW201216414A (en) 2012-04-16
KR20180037326A (ko) 2018-04-11
SG186853A1 (en) 2013-02-28
JP5989642B2 (ja) 2016-09-07
US20120003814A1 (en) 2012-01-05
KR20190087668A (ko) 2019-07-24
WO2012001659A2 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
CN102959697A (zh) 绝缘体上硅晶片的原位钝化方法
US8012855B2 (en) Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
EP1194949B1 (en) Surface finishing of soi substrates using an epi process
EP1788621B1 (en) Method for manufacturing a bonded substrate
KR100996539B1 (ko) 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조
US6171965B1 (en) Treatment method of cleaved film for the manufacture of substrates
JP2009507363A (ja) 制御された劈開プロセスを用いてプレート上の複数タイル部分を形成する方法および構造
KR20070077438A (ko) 복합물 기판의 제조방법
KR101559973B1 (ko) 접합 웨이퍼의 제조방법
JP2010500761A5 (zh)
TW200822241A (en) Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure
TWI450366B (zh) Semiconductor substrate manufacturing method
KR20090042139A (ko) 반도체 기판의 제조 방법
US20050247668A1 (en) Method for smoothing a film of material using a ring structure
CN102487003A (zh) 辅助侧墙的形成方法
RU2382437C1 (ru) Способ изготовления структуры кремний-на-изоляторе

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130306