JP6533309B2 - 多層構造体の製造方法 - Google Patents

多層構造体の製造方法 Download PDF

Info

Publication number
JP6533309B2
JP6533309B2 JP2017562310A JP2017562310A JP6533309B2 JP 6533309 B2 JP6533309 B2 JP 6533309B2 JP 2017562310 A JP2017562310 A JP 2017562310A JP 2017562310 A JP2017562310 A JP 2017562310A JP 6533309 B2 JP6533309 B2 JP 6533309B2
Authority
JP
Japan
Prior art keywords
layer
silicon
germanium
nanometers
central axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017562310A
Other languages
English (en)
Other versions
JP2018520510A (ja
JP2018520510A5 (ja
Inventor
ショーン・ジー・トーマス
ワン・ガン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Semiconductor Ltd
Original Assignee
SunEdison Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Semiconductor Ltd filed Critical SunEdison Semiconductor Ltd
Publication of JP2018520510A publication Critical patent/JP2018520510A/ja
Publication of JP2018520510A5 publication Critical patent/JP2018520510A5/ja
Application granted granted Critical
Publication of JP6533309B2 publication Critical patent/JP6533309B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

［関連出願の相互参照］
本出願は、２０１５年６月１日に出願された米国仮特許出願第６２／１６９，１７８号の優先権を主張するものであり、その全開示は、参照によりその全体が本明細書に組み込まれる。
本発明は、一般に半導体ウエハ製造の分野に関する。より具体的には、本発明は半導体・オン・インシュレータ構造を形成する方法に関する。
半導体ウエハは、一般に、その後の手順においてウエハを適切に配向するための１つ以上の平面部または切欠き部を有するようにトリミングされ、かつ研磨された単結晶インゴット（例えばシリコンインゴット）から作製される。次いでそのインゴットは、個々のウエハにスライスされる。本明細書では、シリコンから構成された半導体ウエハを参照するが、他の材料を使用して半導体ウエハを作製してもよく、その材料としては、例えばゲルマニウム、炭化ケイ素、シリコンゲルマニウム、ガリウムヒ素、並びに、例えば窒化ガリウムまたはリン化インジウムなどのＩＩＩ族元素およびＶ族元素の他の合金、あるいは、硫化カドミウムまたは酸化亜鉛などのＩＩ族元素およびＩＶ族元素の合金などが挙げられる。
半導体ウエハ（例えばシリコンウエハ）を、複合層構造体の製造に利用してもよい。複合層構造体（例えば半導体・オン・インシュレータ、より具体的にはシリコン・オン・インシュレータ（ＳＯＩ）構造体）は、一般に、ハンドルウエハまたはハンドル層、素子層、および絶縁（すなわち誘電体）膜（典型的には酸化層）を、ハンドル層と素子層との間に備える。一般に、素子層の厚さは、０．０１マイクロメートルから２０マイクロメートルの間であり、例えば０．０５マイクロメートルから２０マイクロメートルの間である。厚膜素子層では、素子層厚さが約１．５マイクロメートルから約２０マイクロメートルの間であってもよい。薄膜素子層では、厚さが約０．０１マイクロメートルから約０．２０マイクロメートルの間であってもよい。一般に、シリコン・オン・インシュレータ（ＳＯＩ）、シリコン・オン・サファイア（ＳＯＳ）、およびシリコン・オン・クォーツなどの複合層構造体は、２つのウエハを密接に接触させることによって、ファンデルワールス力による結合を開始し、続いて熱処理を施して接合を強化することによって、製造される。アニールは、末端シラノール基を２つの界面間のシロキサン結合に変換し、それによって接合を強化することができる。
熱アニールの後、接合構造体は、ドナーウエハの大部分を除去して層移転を達成するために、さらなる処理を受ける。例えば、しばしばエッチバックＳＯＩ（すなわちＢＥＳＯＩ）と呼ばれる、例えばエッチングまたは研磨などのウエハ薄化技術を使用してもよく、この技術では、シリコンウエハは、ハンドルウエハに接合され、次いで、ハンドルウエハ上のシリコンの薄層のみが残るまで緩やかにエッチングされる。例えば米国特許第５，１８９，５００号明細書を参照して、その開示は、その全体が参照により本明細書に組み込まれている。この方法は、時間およびコストがかかり、基板の１つを無駄にし、一般に数ミクロンよりも薄い層に関して適切な厚さ均一性を有しない。
層移転を達成する別の一般的な方法は、水素注入およびそれに続く熱的に誘起された層分割を利用する。粒子（原子またはイオン化原子、例えば水素原子または水素原子とヘリウム原子との組合せ）は、ドナーウエハの表面下の特定の深さに注入される。注入された粒子は、注入された特定の深さにおけるドナーウエハ内に劈開面（cleave plane）を形成する。ドナーウエハの表面は、洗浄されて、注入工程中にウエハに堆積したホウ素化合物などの有機化合物または他の汚染物質を除去する。
次いで、ドナーウエハの表面は、ハンドルウエハに接合されて、親水性結合工程を介して接合ウエハを形成する。接合の前に、ドナーウエハおよび／またはハンドルウエハは、ウエハの表面を、例えば酸素または窒素を含むプラズマに曝すことによって活性化される。プラズマに曝されると、しばしば表面活性化と呼ばれる処理において表面の構造が改質され、この活性化処理は、ドナーウエハおよびハンドルウエハの一方または両方の表面を親水性にする。ウエハの表面は、さらに、ＳＣ１洗浄またはフッ化水素酸などの湿式処理によって化学的に活性化可能である。湿式処理およびプラズマ活性化は、いずれの順序で行ってもよく、またはウエハに１つの処理のみを施してもよい。次いでウエハは、共に押圧され、ウエハ間に接合が形成される。この接合は、ファンデルワールス力のために比較的弱く、さらなる処理を行う前に強化されなければならない。
いくつかの工程では、ドナーウエハとハンドルウエハとの間の親水性接合（すなわち、接合ウエハ）は、接合ウエハ対を加熱またはアニールすることによって強化される。いくつかの工程では、ウエハ接合は、例えば約３００℃から５００℃の間の低温で行われてもよい。昇温状態は、ドナーウエハおよびハンドルウエハの隣接する表面間に共有結合を形成し、ドナーウエハとハンドルウエハとの間の接合を結晶化させる。接合ウエハの加熱またはアニールと同時に、ドナーウエハに先に注入された粒子は、劈開面を弱める。
その後、ドナーウエハの一部は、接合ウエハから劈開面に沿って分離され（すなわち、劈開され）、ＳＯＩウエハを形成する。ドナーウエハの一部を接合ウエハから引き剥がすために、劈開は、接合ウエハの対向側に垂直に機械的な力が作用する固定治具に接合ウエハを置くことによって行われてもよい。いくつかの方法によれば、機械的な力を加えるために吸着カップが利用される。劈開面に沿ったクラックの伝播を引き起こすために、劈開面で接合ウエハの縁部に機械的なくさびを適用することによって、ドナーウエハの一部の分離が開始される。吸着カップによって加えられた機械的な力は、ドナーウエハの一部を接合ウエハから引き離し、こうしてＳＯＩウエハを形成する。
他の方法によれば、接合された対は、その代わりに、ドナーウエハの一部を接合ウエハから分離するように一定期間にわたって昇温状態に曝されてもよい。昇温状態に曝されると、劈開面に沿ってクラックが発生して伝播し、こうしてドナーウエハの一部が分離される。オストワルド熟成によって成長する、注入されたイオンによるボイド形成により、クラックが形成される。そのボイドは、水素およびヘリウムで満たされている。ボイドは板状晶となる。板状晶内の加圧ガスは、微小空洞および微小クラックを伝搬して、これは注入面におけるシリコンを弱める。アニールが適切な時間に停止される場合、弱化された接合ウエハは、機械的処理によって劈開されてもよい。しかしながら、熱処理が長時間および／または高温で継続される場合、微小クラックの伝播は、全てのクラックが劈開面に沿って併合する段階に達し、こうしてドナーウエハの一部が分離される。この方法は、移転された層のより良い均一性を可能にし、かつドナーウエハの再利用を可能にするが、一般的には、注入され接合された対を５００℃に近い温度に加熱することを必要とする。
極薄シリコン・オン・インシュレータ（ＵＴＳＯＩ）基板は、低電力高性能の相補型金属酸化膜半導体（ＣＭＯＳ）素子のプラットフォームとして使用されている。S.Deleonibus等による、「Future Challenges and Opportunities for Heterogeneous Process Technology, Towards the Thin Films, Zero Intrinsic Variability Devices, Zero Power Era」、IEDM、サンフランシスコ、２０１４年を参照されたい。ＵＴＳＯＩは、バルクシリコンＣＭＯＳ技術と比較して著しい利点を提供する。詳細については、Q.Liuによる、「FDSOI CMOS Devices Featuring Dual Strained Channel and Thin BOX Extendable to the 10nm Node」、IEDM、サンフランシスコ、２０１４年を参照されたい。ＵＴＳＯＩのこれらの利点は、以下のものを含む：１）完全空乏チャネルは、短チャネル効果に対するイミュニティ（immunity）を提供する、２）薄膜ＢＯＸ（２５ｎｍ）によって分離された極薄Ｓｉ体は、自然な浅い接合（shallow junctions）を形成し接合容量を最小化する、３）薄膜ＢＯＸは、基板からのバックゲートバイアスを介して静電的制御（electrostatic control）を強化する。この利点にもかかわらず、ＵＴＳＯＩに組み込まれた素子の性能は、Ｓｉキャリアの移動度によって依然として制限されている。ＳｉＧｅのような高移動度チャネル材料は、追加の素子性能ブースターを提供する。G.Hellings等による、「Implant-Free SiGe Quantum Well pFET:A novel, highly scalable and low thermal budget device, featuring raised source/drain and high-mobility channel」、IEDM、サンフランシスコ、２０１０年、およびS.Krishnanによる、「A manufacturable dual channel (Si and SiGe)high-k metal gate CMOS technology with multiple oxides for high performance and low power applications」、ＩＥＤＭ、ワシントンＤＣ、２０１１年を参照されたい。ＵＴＳＯＩの利点を拡張するために、極薄ＳｉＧｅ・オン・インシュレータ（ＵＴＳＧＯＩ）基板が非常に重要である。しかしながら、安価で容易に入手できるシリコンウエハとは異なり、シリコンゲルマニウムは、従来、シリコン基板においてエピタキシャル成長する。シリコンゲルマニウムとシリコンとの間の格子不整合は、高貫通転位密度（＞１０８ｃｍ−２）、および粗い表面（Ｒｍｓ＞２ｎｍ）の原因となる。M.L.Leeによる、「Strained Si, SiGe, and Ge channels for high-mobility metal-oxide-semiconductor field-effect transistors」、 J. Appl. Phys., 第９７巻、０１１１０１頁、２００５年、を参照されたい。ＳＧＯＩは、通常、スマートカット技術によって得られ、移転したシリコンゲルマニウム層は、エピタキシにより作製されたシリコンゲルマニウム層と同じ欠陥密度を有する。Z.Y.CHengによる、「SiGe-On-Insulator (SGOI): substrate preparation and MOSFET fabrication for electron mobility evaluation」、 SOI Conf、ドゥランゴ、コロラド州、米国、２００１年、を参照されたい。さらに、移転されたシリコンゲルマニウム層は、必要な厚さを得るためおよび表面を平滑にするために、追加の処理を必要とする。層の薄化は、通常、機械研磨および化学エッチングの両方を利用する化学的機械研磨（ＣＭＰ）によって行われる。Z.Cheng等による、「Electron Mobility Enhancement in Strained-Si n-MOSFETs Fabricated on SiGe-on-Insulator (SGOI) Substrates」、 IEEE Elect.Dev.Lett.、第２２巻、第７号、３２１頁、２００１年、を参照されたい。シリコンゲルマニウムは、シリコンウエハ製造において一般的に使用される化学物質の影響を非常に受けやすく、その結果、特にオングストロームオーダーの層厚を制御する場合に、シリコンゲルマニウムの処理はさらに困難である。
簡潔には、本発明は、多層構造体の製造方法に関する。この方法は、シリコン・オン・インシュレータ基板のシリコン層をエッチングすることと、ここでシリコン・オン・インシュレータ基板は、以下のものを備える：（ｉ）単結晶半導体ハンドル層であって、一方が単結晶半導体ハンドル層の表面であり、他方が単結晶半導体ハンドル層の裏面である、主要な概して平行な２つの面と、単結晶半導体ハンドル層の表面と裏面とを接合する周縁部と、単結晶半導体ハンドル層の表面と裏面との間で表面および裏面に対して平行な中央面と、中央面に対して垂直な中心軸と、単結晶半導体ハンドル層の表面と裏面との間のバルク領域と、を含む単結晶半導体ハンドル層、（ｉｉ）単結晶半導体ハンドル層の表面と界面接触している誘電体層、（ｉｉ）誘電体層と界面接触するシリコン層であって、中心軸に沿って測定した場合に約０．５ナノメートルから約４ナノメートルの厚さにエッチングされるシリコン層、
エッチングされたシリコン層にゲルマニウムを含む第１層を堆積することと、
エッチングされたシリコン層を含むシリコン・オン・インシュレータ基板およびゲルマニウムを含む第１層を、第１層からエッチングされたシリコン層へゲルマニウムを相互拡散させるのに十分な温度および時間でアニールすることであって、これにより、ＳｉｘＧｅ１−ｘの化学式を有し、化学式中、ｘがモル比で約０．２と約０．８との間にあるシリコンおよびゲルマニウムを含む第２層を生成する、アニールすることと、
シリコンとゲルマニウムとを含む第３層をシリコンとゲルマニウムとを含む第２層にエピタキシャル堆積によって堆積することであって、シリコンとゲルマニウムとを含む第３層が、ＳｉｙＧｅ１−ｙの化学式を有し、化学式中、ｙがモル比で約０と約０．９との間にある、堆積することと、を備える。
本発明はさらに、多層構造体の製造方法に関する。この方法は、シリコン・オン・インシュレータ基板のシリコン層をエッチングすることと、ここでシリコン・オン・インシュレータ基板は、以下のものを備える：（ｉ）単結晶半導体ハンドル層であって、一方が単結晶半導体ハンドル層の表面であり他方が単結晶半導体ハンドル層の裏面である主要な概して平行な２つの面と、単結晶半導体ハンドル層の表面と裏面とを接合する周縁部と、単結晶半導体ハンドル層の表面と裏面との間で表面と裏面に対して平行な中央面と、中央面に対して垂直な中心軸と、単結晶半導体ハンドル層の表面と裏面との間のバルク領域と、を含む単結晶半導体ハンドル層、（ｉｉ）単結晶半導体ハンドル層の表面と界面接触している誘電体層、（ｉｉ）誘電体層と界面接触するシリコン層であって、中心軸に沿って測定した場合に約０．５ナノメートルから約４ナノメートルの厚さにエッチングされるシリコン層、
誘電体層とシリコン層との間の界面にホウ素原子を拡散させるのに十分な温度および時間で、エッチングされたシリコン層にホウ素を堆積することと、
エッチングされたシリコン層に、シリコンとゲルマニウムとを含む層をエピタキシャル堆積によって堆積すること、とを備える。
本発明の他の目的および特徴は、部分的に明らかになり、以下に部分的に指摘される。
本発明のいくつかの実施形態による半導体・オン・インシュレータ（ＳＯＩ、例えばシリコン・オン・インシュレータ）構造体の図である。 本発明のいくつかの実施形態による薄化素子層を含む半導体・オン・インシュレータ（ＳＯＩ、例えばシリコン・オン・インシュレータ）構造体の図である。 本発明の方法の一実施形態による薄化素子層を含む半導体・オン・インシュレータ（ＳＯＩ、例えばシリコン・オン・インシュレータ）構造体におけるゲルマニウム堆積の工程を示す図である。 本発明の方法の一実施形態による薄化素子層を含む半導体・オン・インシュレータ（ＳＯＩ、例えばシリコン・オン・インシュレータ）構造体におけるゲルマニウム堆積の工程を示す図である。
本発明によれば、半導体・オン・インシュレータ構造体の製造方法が提供される。半導体・オン・インシュレータ構造体は、シリコンゲルマニウムを備えた素子層を含む。いくつかの実施形態では、シリコンゲルマニウムを備えた層は、例えば極薄シリコン素子層などの極薄シリコン最上層を含むシリコン・オン・インシュレータ基板に堆積される。いくつかの実施形態では、シリコンゲルマニウムを備えた層は、エピタキシャル堆積によって堆積される。いくつかの実施形態では、シリコンゲルマニウムエピタキシャル層は、極薄シリコン素子層と、例えば埋め込み酸化層などの誘電体層との間の界面で歪緩和を行うことによって製造されることから、高品質である。いくつかの実施形態では、この方法は、下層の誘電体層に弱く接合した、僅か単分子層厚のシリコン素子最上層に成長されたシリコンゲルマニウムの弾性歪緩和を達成する。
いくつかの実施形態では、本発明の方法の第１ステップは、極薄半導体（例えばシリコン）最上層を含む半導体・オン・インシュレータ基板（ＳＯＩ、例えばシリコン・オン・インシュレータ基板）を製造することである。ＳＯＩ基板の半導体（例えばシリコン）最上層は、エピタキシャル反応器内で、約０．５ｎｍから約４ｎｍオーダー、例えば約１ｎｍなど、の厚さまで、その場でエッチングされてもよい。これらの厚さでは、半導体（例えばシリコン）格子は、バルク基板に比較して緩和される。いくつかの実施形態では、本発明の方法の第２ステップにおいて、極薄半導体（例えばシリコン）最上層を含むＳＯＩ基板は、ゲルマニウムとシリコンとの混合を促進するために、ゲルマニウムの揮発性源、例えばＧｅＨ４などのゲルマニウム源を含む周囲の雰囲気に曝される。いくつかの実施形態では、ゲルマニウム源に曝されることで、最初に薄膜Ｇｅ層が堆積される。薄層におけるゲルマニウムは、極薄半導体（例えばシリコン）最上層に相互拡散し、それによって、シリコンが素子層材料である場合に、ｘが約０．２と約０．８との間の値を有するＳｉ１−ｘＧｅｘを備えた層を生成することができる。アニールステップの間、シリコン原子が最上面に拡散して表面エネルギーを最小にする一方で、ゲルマニウム原子はその層の底部に拡散してシステムの弾性エネルギーを最小にする。混合処理は、ゲルマニウム原子の化学ポテンシャル勾配によって引き起こされる。
いくつかの実施形態において、別の方法は、極薄シリコン素子層と、例えば埋め込み酸化層などの誘電体層との間の界面にホウ素原子を導入することによって、シリコンの裏面接合を機械的に緩めることである。捕捉されたホウ素原子は、捕捉されたＨ原子に結合され、このことは、極薄シリコン素子層と誘電体層との間の界面で、例えばシリコンと酸素との結合を弱める。
いくつかの実施形態において、別の方法は、ヒ素、アンチモン、テルル、およびそれらの任意の組合せからなる群から選択される界面活性物質原子を堆積することである。界面活性物質原子は、成長フロントに移動して表面拡散を抑制し、このことは、より厚い歪みＧｅ層（＞１ｎｍ）の成長を可能にする傾向がある。より厚い歪みＧｅに関連する歪みエネルギーは、シリコンとゲルマニウムとの間の相互拡散を促進し、それによってＳｉＧｅ層の均一性を高める。
いくつかの実施形態では、シリコンゲルマニウム層が堆積され、ＳｉＧｅ・オン・インシュレータ構造体を完成する。シリコンゲルマニウム層は、ＳｉｙＧｅ１−ｙの式を有してもよく、ここでｙは、モル比で約０と約０．９との間、またはモル比で約０．２と約０．４との間、またはモル比で約０．３と約０．９との間であり、層の厚さは、例えば約２ナノメートルと約５０００ナノメートルとの間、または約２ナノメートルと約５００ナノメートルとの間、例えば約４ナノメートルと約４０ナノメートルとの間、の厚さを有してもよい。
従来のスマートカット技術に対するこの方法の潜在的利点として、以下のことが挙げられる。本発明の方法は、有利には、貫通転位が低減あるいは排除された状態でシリコンゲルマニウム層を堆積する。この開示した方法は、原子の混合によって貫通転位発生の臨界値に達する前に弾性歪みを緩和する。この歪緩和技術は、バルクシリコン基板にエピタキシャル堆積されたゲルマニウム層の臨界厚さが約１ナノメートルのオーダーであるため、数単分子層厚（a few monolayer thick）の場合に限定されるかもしれない。Ｓｉ／Ｇｅ界面では、実質的な相互拡散が起こるかもしれない。したがって本発明の工程は、相互拡散を容易にしてシリコンゲルマニウム層を得るために、約１ナノメートルオーダーの薄膜シリコン最上層を作製する。さらに本発明の方法は、従来のＳｉＧｅ層移転と比較して単純化された工程フローを提示する。比較的成熟したＵＴＳＯＩ技術を利用することにより、極薄シリコンゲルマニウム・オン・インシュレータ（ＵＴＳＧＯＩ）基板またはシリコンゲルマニウム・オン・インシュレータ（ＳＧＯＩ）基板に、ＵＴＳＯＩを変換するために必要なものは、追加のエピタキシステップのみである。いくつかの実施形態では、シリコン最上層の薄化、およびその後のシリコンゲルマニウムの成長の両方が、１つの処理ステップで同じエピタキシャル反応器内で実現される。
Ｉ．基板
本発明の方法で使用する基板は、半導体・オン・インシュレータ（ＳＯＩ、例えばシリコン・オン・インシュレータ）構造体を備える。ＳＯＩ基板は、従来の手段によって製造されてもよい。図１を参照して、半導体・オン・インシュレータ（ＳＯＩ、例えばシリコン・オン・インシュレータ）構造体１０は、次のものに限定しないが、単結晶半導体ハンドル層１２（例えば単結晶シリコンハンドル層）、誘電体層１４、単結晶半導体素子層１６（例えば単結晶シリコン素子層）を備えてもよい。
ＳＯＩ基板１０は、例えば単結晶半導体のハンドルウエハから得られた層などの半導体ハンドル層１２と、例えば単結晶半導体のドナーウエハから得られた層などの半導体素子層１６とを備える。半導体素子層１６は、半導体ドナー基板をエッチングするなどのウエハ薄化技術によって、または損傷面（damage plane）を含む半導体ドナー基板を劈開することによって、半導体ハンドル層１２に移転されてもよい。一般に、単結晶半導体のハンドルウエハおよび単結晶半導体のドナーウエハは、主要な概して平行な２つの面を含む。平行面の一方は、ウエハの表面であり、平行面の他方は、ウエハの裏面である。ウエハは、表面および裏面を結合する周縁部と、表面と裏面との間のバルク領域と、表面と裏面との間の中央面とを含む。ウエハは、さらに、中央面に垂直な仮想中心軸と、中心軸から周縁部まで延在する半径方向の長さと、を含む。さらに、例えばシリコンウエハなどの半導体ウエハは、一般的にはいくらかの合計厚変化（ＴＴＶ）、反り、および湾曲を有することから、表面における各点と裏面における各点との間の中間点は、正確に平面内に収まらないかもしれない。しかしながら、実際問題として、ＴＴＶ、反り、および湾曲は、一般的にはごくわずかであり非常に近いので、中間点は、表面と裏面との間でほぼ等距離の仮想中央面内にあると言うことができる。
ＳＯＩ基板１０の製造に適した任意の工程の前に、ハンドルウエハおよび／またはドナーウエハの表面および裏面は、実質的に同一であってもよい。表面は、単に便宜上のため、および本発明の方法の工程が行われる表面を一般に区別するために、「表面」または「裏面」として呼ばれる。本発明の文脈では、例えば単結晶シリコンハンドルウエハなどの単結晶半導体ハンドルウエハの「表面」は、ＳＯＩ基板１０の内面となる基板の主面を指す。単結晶半導体ハンドルウエハの「裏面」は、半導体・オン・インシュレータ複合構造体１０の外面となる主面を指す。同様に、例えば単結晶シリコンドナーウエハなどの単結晶半導体ドナーウエハの「表面」は、半導体・オン・インシュレータ複合構造体１０の内面となる単結晶半導体ドナーウエハの主面を指す。単結晶半導体ドナーウエハの表面は、しばしば、最終構造体における埋め込み酸化物（ＢＯＸ）層を形成する、例えば二酸化シリコン層などの誘電体層１４を備える。例えば単結晶シリコンドナーウエハなどの単結晶半導体ドナーウエハの「裏面」は、半導体・オン・インシュレータ複合構造体１０の外面となる主面を指す。従来の接合ステップおよびウエハ薄化ステップが完了すると、単結晶半導体のドナーウエハは、半導体・オン・インシュレータ（例えばシリコン・オン・インシュレータ）複合構造体１０の半導体素子層１６を形成する。
本発明の、例えば単結晶シリコンハンドルウエハおよび単結晶シリコンドナーウエハなどの単結晶半導体ウエハは、一般的に少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、または少なくとも約４５０ｍｍの呼び径を有する。ウエハ厚は、約２５０マイクロメートルから約１５００マイクロメートルまで、例えば約３００マイクロメートルと約１０００マイクロメートルとの間、適切には約５００マイクロメートルから約１０００マイクロメートルの範囲内で、変動してもよい。いくつかの特定の実施形態では、ウエハ厚は、約７２５マイクロメートルであってもよい。
半導体ハンドルウエハ１２および素子層１６は、単結晶半導体材料を備えてもよい。いくつかの実施形態では、半導体材料は、シリコン、炭化ケイ素、サファイア、窒化アルミニウム、シリコンゲルマニウム、ガリウムヒ素、窒化ガリウム、リン化インジウム、ヒ化インジウムガリウム、ゲルマニウム、およびそれらの組合せからなる群から選択されてもよい。半導体ハンドルウエハ１２および素子層１６は、同一の半導体材料を備えてもよく、または異なる半導体材料を備えてもよい。これを考慮して、半導体・オン・インシュレータ基板１０は、例えばシリコン・オン・インシュレータ、サファイア・オン・インシュレータ、窒化アルミニウム・オン・インシュレータ、および他の組合せを備えてもよい。
特に好ましい実施形態では、単結晶半導体ウエハは、従来のチョクラルスキー結晶成長法または浮遊帯成長法によって成長した単結晶インゴットからスライスされた単結晶シリコンウエハを備える。シリコンのスライス、ラッピング、エッチングおよび研磨の標準的な技術はもちろん、このような方法は、例えばF.Shimuraによる、「Semiconductor Silicon Crystal Technology」、 Academic Press、１９８９年、 およびJ.Grabmaierによる、「Silicon Chemical Etching」、Springer-Verlag、ニューヨーク、１９８２年、に開示されており、参照により本明細書に組み込まれる。好ましくは、ウエハは、当業者に既知の標準的な方法によって研磨され、洗浄される。例えば、W.C. O’Mara等による、「Handbook of Semiconductor Silicon Technology」、Noyes Publications、を参照されたい。所望であれば、例えば標準的なＳＣ１／ＳＣ２溶液でウエハを洗浄することができる。いくつかの実施形態では、本発明の単結晶シリコンウエハは、従来のチョクラルスキー（「Ｃｚ」）結晶成長法によって成長した単結晶インゴットからスライスされた単結晶シリコンウエハであり、一般的には呼び径が少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、または少なくとも約４５０ｍｍである。好ましくは、単結晶シリコンハンドルウエハおよび単結晶シリコンドナーウエハの両方は、スクラッチ、大粒子などの表面欠陥がない鏡面研磨された表面仕上げを有する。ウエハ厚は、約２５０マイクロメートルから約１５００マイクロメートル、例えば約３００マイクロメートルと約１０００マイクロメートルとの間、適切には約５００マイクロメートルから約１０００マイクロメートルの範囲内、で変動してもよい。いくつかの特定の実施形態では、ウエハ厚は、約７２５マイクロメートルであってもよい。
いくつかの実施形態では、単結晶半導体のハンドルウエハおよび単結晶半導体のドナーウエハは、チョクラルスキー成長法によって一般的に達成される濃度の格子間酸素を含む。いくつかの実施形態では、半導体ウエハは、約４ＰＰＭＡと約１８ＰＰＭＡとの間の濃度の酸素を含む。いくつかの実施形態では、半導体ウエハは、約１０ＰＰＭＡと約３５ＰＰＭＡとの間の濃度の酸素を含む。好ましくは、単結晶シリコンのハンドルウエハは、約１０ｐｐｍａ以下の濃度の酸素を含む。格子間酸素は、ＳＥＭＩ ＭＦ １１８８−１１０５によって測定することができる。
一般に、ＳＯＩ基板のハンドルウエハおよび／または素子層の抵抗率には制約がない。したがって、ハンドルウエハおよび／または素子層の抵抗率は、本発明の構造体の最終用途／適用の要求に基づいている。したがって、抵抗率は、ミリオーム以下からメガオーム以上に変化してもよい。いくつかの実施形態では、単結晶半導体のハンドルウエハ１２は、ｐ型ドーパントまたはｎ型ドーパントを備える。適切なドーパントは、ホウ素（ｐ型）、ガリウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）およびヒ素（ｎ型）を含む。ドーパント濃度は、ハンドルウエハの所望の抵抗率に基づいて選択される。いくつかの実施形態では、単結晶半導体のハンドル基板は、ｐ型ドーパントを備える。いくつかの実施形態では、単結晶半導体のハンドル基板は、ホウ素などのｐ型ドーパントを備えた単結晶シリコンウエハである。
いくつかの実施形態では、ハンドルウエハおよび／または素子層は、比較的低い最小バルク抵抗率を有し、例えば約１００オームｃｍ未満、約５０オームｃｍ未満、約１オームｃｍ未満、約０．１オームｃｍ未満、さらには約０．０１オームｃｍ未満である。いくつかの実施形態では、ハンドルウエハおよび／または素子層は、比較的低い最小バルク抵抗率を有し、例えば約１００オームｃｍ未満、または約１オームｃｍと約１００オームｃｍとの間である。低抵抗ウエハは、例えばホウ素（ｐ型）、ガリウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）、およびヒ素（ｎ型）などの電気活性ドーパントを備えてもよい。
いくつかの実施形態では、ハンドルウエハおよび／または素子層は、比較的高い最小バルク抵抗率を有する。高抵抗ウエハは、一般に、チョクラルスキー法または浮遊帯法によって成長した単結晶インゴットからスライスされる。高抵抗ウエハは、一般に非常に低濃度の、例えばホウ素（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）、およびヒ素（ｎ型）などの電気活性ドーパントを備えてもよい。Ｃｚ成長したシリコンウエハは、結晶成長中に取り込まれる酸素によって生じる熱ドナーを消滅させるために、約６００℃から約１０００℃の温度範囲で熱アニールを受けてもよい。いくつかの実施形態では、単結晶半導体のハンドルウエハは、少なくとも１００オームｃｍ、少なくとも約５００オームｃｍ、少なくとも約１０００オームｃｍ、または少なくとも約３０００オームｃｍの最小バルク抵抗率を有し、例えば、約１００オームｃｍと約１００，０００オームｃｍとの間、または約５００オームｃｍと約１００，０００オームｃｍとの間、または約１０００オームｃｍと約１００，０００オームｃｍとの間、または約５００オームｃｍと約１０，０００オームｃｍとの間、または約７５０オームｃｍと約１０，０００オームｃｍとの間、約１０００オームｃｍと約１０，０００オームｃｍとの間、約２０００オームｃｍと約１０，０００オームｃｍとの間、約３０００オームｃｍと約１０，０００オームｃｍとの間、または約３０００オームｃｍと約５，０００オームｃｍとの間の最小バルク抵抗率を有する。いくつかの実施形態では、高抵抗率単結晶半導体のハンドル基板は、例えばホウ素、ガリウム、アルミニウム、またはインジウムなどのｐ型ドーパントを備えてもよい。いくつかの実施形態では、高抵抗率単結晶半導体のハンドル基板は、例えばリン、アンチモン、またはヒ素などのｎ型ドーパントを備えてもよい。高抵抗率ウエハの製造方法は、当該技術分野において既知であり、このような高抵抗率ウエハは、例えばSunEdison Semiconductor Ltd.（セントピーターズ、ミズーリ州、旧MEMC Electronic Materials Inc.）などの商業的供給業者から入手することができる。
半導体素子層１６は、単結晶シリコン層を備えてもよい。半導体素子層１６は、（１００）、（１１０）または（１１１）のいずれかの結晶方位を有してもよく、構造体の最終用途によって結晶方位の選択を決定してもよい。本発明の方法によって製造された構造体は、ＣＭＯＳ素子としての使用に特に適している。したがって、結晶方位（１００）は、単結晶シリコン素子層にとって好ましい。いくつかの実施形態では、本発明のシリコンゲルマニウム・オン・インシュレータの最終構造体は、シリコンプラットフォームにおけるＩＩＩ−Ｖ族化合物半導体（例えば、ＩｎＧａＡｓ、ＩｎＰ、ＧａＮなど）の集積化に有用である。これらの構造体により、ＣＭＯＳ素子を有するパワー素子およびＲＦ素子のオンチップ光相互接続および集積化が可能になる。このような構造体は、好ましくは結晶方位（１１１）を備えてもよい。最後に、結晶方位（１１０）を有するシリコン素子層を備えた基板は、ＣＭＯＳ素子のキャリア移動度を高めるであろう。他の点では、素子層１６は、例えば抵抗率、酸素含有量など、上述のハンドル層１２と実質的に同様の特性を有してもよい。
図１を参照して、ＳＯＩ基板１０は、中心軸２０を備える。基板１０の様々な層、および本発明の方法によってその後に追加される層の「厚さ」がこの中心軸２０に沿って測定されることから、中心軸２０は、図１において具体的に描かれている。
ＩＩ．素子層のエッチング
本発明の方法によれば、素子層１６には薄化処理が施されてよく、それによって、中心軸２０に沿って測定した場合に、約０．５ナノメートルと約４ナノメートルとの間の厚さに素子層１６が薄化される。図２を参照して、本図は、薄化された素子層２２を含むＳＯＩ基板１０を示している。いくつかの実施形態では、薄化素子層２２は、中心軸に沿った測定において約０．５ナノメートルと約２ナノメートルとの間の厚さを有し、例えば中心軸に沿った測定において約１ナノメートルと約２ナノメートルとの間の厚さを有する。任意の適切な薄化技術が使用されてもよい。いくつかの実施形態では、素子層１６は、エッチングによって薄化され、薄化素子層２２が得られる。いくつかの実施形態では、素子層１６は、エピタキシャル反応器チャンバにおける気相エッチングによって薄化され、薄化素子層２２が得られる。
いくつかの実施形態では、素子層１６は、気相エッチングによって薄化されて、薄化素子層２２が得られる。気相エッチングは、開示した方法の他のステップを実行するのに適したエピタキシャル反応器チャンバにおいて行ってもよい。適切なエピタキシャル反応器チャンバは、ＡＳＭのEpsilon E2000（登録商標）およびEpsilon E3200（登録商標）システム、またはApplied MaterialsのCentura（登録商標）を含んでもよい。素子層は、塩化水素ガスの蒸気または塩化物気相エッチングによって所望の厚さに薄化されてもよい。チャンバ雰囲気は、キャリアガスをさらに含んでもよく、このキャリアガスは、不活性であってもよいし、還元雰囲気であってもよい。適切なキャリアガスは、水素、アルゴン、ヘリウム、窒素、またはそれらの任意の組合せを含む。キャリアガスは、エッチングガスを供給し、かつＳｉｘＨｙＣｌ１−ｘ−ｙなどのエッチング副生成物を除去する。好ましいキャリアガスは、水素である。いくつかの実施形態では、シリコン層は、約８００℃以上の初期温度でエッチングされ、エッチング温度は、シリコン層のエッチングステップ中またはエッチングステップ終了時に、約５℃／秒と約２０℃／秒との間であってもよい低下速度と共に、６００℃未満、例えば約５００℃に低下する。Ｓｉ表面水素化物が周囲圧力に応じて約５５０℃と６００℃との間の温度で脱着（desorb）することから、例えば約５００℃など、６００℃未満に温度を低下させる目的は、薄膜Ｓｉ最上層のディウェッティングを抑制する水素化物終端Ｓｉ表面（hydride-terminated Si surface）を維持することである。チャンバの圧力は、約１０トール（約１．３３ｋＰａ）と約７６０トール（約１０１．３２ｋＰａ）との間であってもよい。好ましい圧力は、水素化物の脱着を抑制するために約７６０トールである。６００℃未満の温度では、表面水素化物は、表面を安定化させ、かつディウェッティングを防止し、これにより、厚さが、中心軸２０に沿って測定した場合に約０．５ナノメートルと約４ナノメートルとの間、中心軸に沿って測定したときに例えば約０．５ナノメートルと約２ナノメートルとの間、または、中心軸に沿って測定したときに例えば約１ナノメートルと約２ナノメートルとの間に低減される場合に、例えばシリコンなどの、平滑で均一な半導体最上層が存在することができる。極薄シリコン層は、シリコンゲルマニウムのエピタキシャル成長のための緩和シリコンテンプレート（relaxed silicon template）として十分である。約０．５ナノメートル未満の厚さで、後に堆積されるシリコンゲルマニウム層に生じる欠陥の数は非常に多いので、その層は、単結晶よりはむしろ多結晶であると考えられる。シリコン層の厚さが４ナノメートルを超える場合、シリコンテンプレートは十分に緩和されず、それによって貫通転位密度が高くなる可能性がある。
ＩＩＩ．ゲルマニウム堆積およびアニール
本発明のいくつかの実施形態によれば、図２および図３を参照すると、例えば薄化されたシリコン最上層などの薄化素子層２２上にゲルマニウムが堆積される。ゲルマニウムは、例えばシリコンなどの薄化された半導体最上層２２に薄層として最初に堆積され、その後に薄化された最上層に相互拡散して均一に分布した層を形成する。Ｓｉ／Ｇｅ相互拡散による弾性歪緩和を促進するために、２つの仕組みが作用する。最初のものは、水素化物終端成長面による表面エネルギーの最小化である。Ｓｉ−Ｈは、Ｇｅ−Ｈと比較して結合強度が高く、よってこのことは表面エネルギーを最小化し、このことはＳｉの上方拡散（updiffusion）用の推進力を提供する。次に、Ｇｅの下方拡散（down-diffusion）は、弾性エネルギーの最小化によって引き起こされる。両方の仕組みは、薄膜ＳｉＧｅ層の均質化を促進する。
ゲルマニウムは、中心軸に沿った測定において約０．５ナノメートルと約４ナノメートルとの間の厚さを有し、例えば、中心軸に沿った測定において約１ナノメートルと約２ナノメートルとの間の堆積厚を有する層に堆積されてもよい。ゲルマニウム層は、気相エピタキシ法（ＶＰＥ）、有機金属化学気相成長法（ＭＯＣＶＤ）、化学気相成長法（ＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）を用いて堆積されてもよい。ゲルマニウムの堆積用のチャンバは、素子層の薄化に適したチャンバと同じであってもよい。ゲルマニウムは、パルス状モードまたは連続モードで堆積されてもよい。ゲルマニウムは、ＧｅＨ４、Ｇｅ２Ｈ４、ＧｅＣｌ４、ＧｅＣｌ２、ＧｅＦ２、ＧｅＦ４、ＧｅＩ２、ＧｅＩ４、およびそれらの組合せなどのゲルマニウム前駆体を用いたエピタキシャル堆積によって堆積されてもよい。いくつかの好ましい実施形態では、ゲルマニウムは、ＧｅＨ４、Ｇｅ２Ｈ４、またはそれらの組合せからなる群から選択されたゲルマニウム前駆体を用いてエピタキシャル堆積によって堆積されてもよい。チャンバの雰囲気は、キャリアガスをさらに含んでもよく、このキャリアガスは不活性であってもよいし、還元雰囲気であってもよい。適切なキャリアガスは、水素、アルゴン、ヘリウム、窒素、またはそれらの任意の組合せを含む。好ましいキャリアガスは水素である。ゲルマニウム層の堆積温度は、約３００℃と約６００℃との間であってもよく、例えば約４００℃と約５００℃との間であってもよい。チャンバの雰囲気圧力は、略大気圧であってもよい。
本発明のいくつかの実施形態では、ゲルマニウム層の堆積後に、薄化素子層を備え、かつゲルマニウム層を上に有する半導体・オン・インシュレータ（ＳＯＩ、例えばシリコン・オン・インシュレータ）構造体は、アニールがなされ、それによってゲルマニウム原子を薄化素子層に相互拡散させ、それによって例えばシリコンおよびゲルマニウムなどの半導体を備えた均一な層が得られる。アニールは、ゲルマニウムの相互拡散を促進し、それによって（薄化素子層からの）シリコンおよび（先のステップで堆積されたゲルマニウム層からの）ゲルマニウムを備えた層を生成することができる。アニールは、約３００℃と約６００℃との間、例えば約４００℃と約５００℃との間の温度で行ってもよい。チャンバの雰囲気圧力は、略大気圧であってもよい。アニール中のチャンバ周囲の雰囲気は、水素を含んでもよい。水素は表面上に吸着され、このことは表面拡散を抑制し、それによって平滑な表面をもたらす。さらに、吸着された水素化物は、シリコンの上方拡散を促進し、かつ表面にＳｉ−Ｈ結合を形成することによって表面エネルギーを最小化し、このことは、シリコンおよびゲルマニウムの相互拡散を促進する。アニール時間は、約１秒と約１０分との間であってもよく、例えば約１０秒と約６０秒との間であってもよい。いくつかの実施形態では、（薄化素子層からの）相互拡散したシリコンおよび（先のステップで堆積されたゲルマニウム層からの）ゲルマニウムを備えた層は、ＳｉｘＧｅ１−ｘの化学式を有してもよく、化学式中、ｘはモル比で約０．２と約０．８との間である。いくつかの実施形態では、ｘはモル比で約０．２と約０．４との間であってもよい。（薄化素子層からの）相互拡散したシリコンおよび（先のステップで堆積されたゲルマニウム層からの）ゲルマニウムを備えた層は、中心軸に沿って測定した場合に約０．５ナノメートルと約８ナノメートルとの間の厚さを有してもよく、例えば中心軸に沿って測定した場合に約１ナノメートルと約８ナノメートルとの間、または中心軸に沿って測定した場合に約１ナノメートルと約４ナノメートルとの間の厚さを有してもよい。
ＩＶ．ホウ素堆積およびアニール
本発明のいくつかの実施形態によれば、図４を参照すると、例えば薄化されたシリコン最上層などの薄化素子層２２上にホウ素が堆積される。ホウ素は、中心軸に沿った測定において約０．５ナノメートルと約４ナノメートルとの間の厚さを有し、中心軸に沿って測定した場合に例えば約１ナノメートルと約２ナノメートルとの間の堆積厚を有する層に堆積されてもよい。ホウ素は、気相エピタキシ法（ＶＰＥ）、有機金属化学気相成長法（ＭＯＣＶＤ）、化学気相成長法（ＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）を用いて堆積されてもよい。ホウ素の堆積用のチャンバは、素子層の薄化に適したチャンバと同じであってもよい。ホウ素は、Ｂ２Ｈ６、トリメチルホウ素（Ｂ（ＣＨ３）３）、トリエチルホウ素（Ｂ（ＣＨ２ＣＨ３）３）、およびそれらの組合せからなる群から選択されるホウ素前駆体を用いたエピタキシャル堆積によって堆積されてもよい。チャンバの雰囲気は、キャリアガスをさらに含んでもよく、このキャリアガスは不活性であってもよいし、還元雰囲気であってもよい。適切なキャリアガスは、水素、アルゴン、ヘリウム、窒素、またはそれらの任意の組合せを含む。好ましいキャリアガスは水素である。ホウ素堆積温度は、約３００℃と約８００℃との間であってもよく、例えば約４００℃と約６００℃との間であってもよい。チャンバの雰囲気圧力は、略大気圧であってもよい。
いくつかの実施形態では、シリコン素子層と誘電体層との間の界面応力のために、ホウ素原子が水素化ホウ素として誘電体層とシリコン層との間の界面に拡散して捕捉される。表面反応による水素化物もまた、薄化素子層を通って拡散し、誘電体層とシリコン層との間の界面で捕捉されたホウ素原子と結合する。例えば最上部の薄膜シリコン層などの薄化半導体最上層と、例えば埋め込み酸化層などの誘電体層との間の界面で挿入されたホウ素原子は、誘電体層と最上部半導体層との間の結合強度を著しく弱める。この界面での結合は、化学結合からファンデルワールス結合に変換され、薄化素子層の幾何学的制約が部分的に解放され、それによって最終的な最上部層の応力が緩和される。
Ｖ．界面活性物質原子堆積およびアニール
いくつかの実施形態では、上に記述したゲルマニウムおよび／またはホウ素の堆積は、界面活性物質原子、すなわち成長中に表面へ分離する傾向がある原子の堆積と組み合わせてもよい。いくつかの実施形態では、界面活性物質原子は、薄化素子層２２上に堆積してもよい。界面活性物質原子は、ヒ素、アンチモン、テルル、およびそれらの任意の組合せからなる群から選択されてもよい。界面活性物質原子は、中心軸に沿って測定した場合に約０．５ナノメートルと約４ナノメートルとの間の厚さを有し、中心軸に沿った測定において例えば約１ナノメートルと約２ナノメートルとの間の堆積厚を有する層に堆積されてもよい。界面活性物質原子は、気相エピタキシ法（ＶＰＥ）、有機金属化学気相成長法（ＭＯＣＶＤ）、化学気相成長法（ＣＶＤ）、または低圧化学気相成長法（ＬＰＣＶＤ）を用いて堆積されてもよい。ホウ素の堆積用のチャンバは、素子層の薄化に適したチャンバと同じであってもよい。ヒ素は、ＡｓＨ３、トリメチルアルシン、トリブチルアルシン、およびそれらの組合せからなる群から選択されるヒ素前駆体を用いた化学気相成長法によって堆積されてもよい。アンチモンは、トリメチルアンチモン、トリエチルアンチモン、およびそれらの組合せからなる群から選択されるアンチモン前駆体を使用して、化学気相成長法によって堆積されてもよい。テルルは、テルル化ジメチルなどのテルル前駆体を用いた化学気相成長法によって堆積されてもよい。チャンバの雰囲気は、キャリアガスをさらに含んでもよく、このキャリアガスは不活性であってもよいし、還元雰囲気であってもよい。適切なキャリアガスは、水素、アルゴン、ヘリウム、窒素、またはそれらの任意の組合せを含む。好ましいキャリアガスは水素である。界面活性物質原子の堆積温度は、約６００℃未満であってもよく、例えば約４５０℃未満であってもよい。チャンバの雰囲気圧力は、大気圧程度であってもよい。界面活性物質原子は、成長フロントに移動し表面拡散を抑制する傾向があり、このことは、より厚い歪みＧｅ層（＞１ｎｍ）の成長を可能にする。より厚い歪みＧｅに関連する歪みエネルギーは、シリコンとゲルマニウムとの間の相互拡散を促進し、それによってＳｉＧｅ層の均一性を高める。
いくつかの実施形態では、シリコンエッチング／シリコンゲルマニウム成長（堆積）サイクルの完了時に、基板の温度は、６００℃を超える温度まで上昇させてｎ型界面活性（例えば、Ｓｂ、Ａｓ）を昇華し、ＳｉＧｅ層のさらなるドーピングを防止することができる。
ＶＩ．シリコンゲルマニウム層の堆積
薄膜ゲルマニウム層の堆積およびその後の相互拡散、ホウ素の堆積、または界面活性物質原子の堆積、またはこれらのステップの任意の組合せの後に、シリコンおよびゲルマニウムを含む層がＳＯＩ基板上に堆積される。図３および図４も参照されたい。シリコンおよびゲルマニウムを含む層は、化学式ＳｉｙＧｅ１−ｙを有し、化学式中、ｙはモル比で約０．０と約０．９との間であり、または約０．２と約０．９との間、または約０．２と約０．４との間、または約０．３と約０．９との間である。シリコンおよびゲルマニウムを含む層は、気相成長法（ＶＰＥ）、有機金属化学気相成長法（ＭＯＣＶＤ）、物理的気相成長法（ＰＶＤ）、化学気相成長法（ＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、または分子線エピタキシ法（ＭＢＥ）を用いて堆積されてもよい。ＣＶＤ用のシリコン前駆体は、中でも、メチルシラン、四水素化ケイ素（シラン）、トリシラン、ジシラン、ペンタシラン、ネオペンタシラン、テトラシラン、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）が含まれる。いくつかの好ましい実施形態では、シリコン前駆体は、シラン、ジクロロシラン（ＳｉＨ２Ｃｌ２）、およびトリクロロシラン（ＳｉＨＣｌ３）から選択される。ゲルマニウムは、ＧｅＨ４、Ｇｅ２Ｈ４、ＧｅＣｌ４、ＧｅＣｌ２、ＧｅＦ２、ＧｅＦ４、ＧｅＩ２、ＧｅＩ４、およびそれらの組合せなどのゲルマニウム前駆体を用いたエピタキシャル堆積によって堆積されてもよい。いくつかの実施形態では、ゲルマニウムは、ＧｅＨ４、Ｇｅ２Ｈ４、ＧｅＣｌ４、およびそれらの任意の組合せからなる群から選択されるゲルマニウム前駆体を用いたエピタキシャル堆積によって堆積されてもよい。チャンバの雰囲気は、キャリアガスをさらに含んでもよく、このキャリアガスは不活性であってもよいし、還元雰囲気であってもよい。適切なキャリアガスは、水素、アルゴン、ヘリウム、窒素、またはそれらの任意の組合せを含む。好ましいキャリアガスは水素である。ゲルマニウム層の堆積温度は、約３００℃と約６００℃との間であってもよく、例えば約４００℃と約５００℃との間であってもよい。チャンバの雰囲気圧力は、約１０トール（約１．３３ｋＰａ）と約７６０トール（約１０１．３２ｋＰａ）との間であってもよい。
いくつかの実施形態では、シリコンとゲルマニウムとを含む層は、中心軸に沿って測定したときに約２ナノメートルと約５０００ナノメートルとの間の厚さを有する。いくつかの実施形態では、厚さは、中心軸に沿った測定において約２ナノメートルと約５００ナノメートルとの間、中心軸に沿って測定した場合に約２ナノメートルと約１００ナノメートルとの間、中心軸に沿って測定した場合に例えば約４ナノメートルと約４０ナノメートルとの間であってもよい。
ＶＩＩ．シリコンパッシベーション層の堆積
いくつかの実施形態では、上に記述した層のいずれかまたは全ての堆積後に、シリコンを含むパッシベーション層がＳＯＩ基板上に堆積されてもよい。シリコンを含むパッシベーション層は、気相エピタキシ法（ＶＰＥ）、有機金属化学気相成長法（ＭＯＣＶＤ）、物理的気相成長法（ＰＶＤ）、化学気相成長法（ＣＶＤ）、低圧化学気相成長法（ＬＰＣＶＤ）、プラズマ化学気相成長法（ＰＥＣＶＤ）、または分子線エピタキシ法（ＭＢＥ）を用いて堆積されてもよい。ＣＶＤ用のシリコン前駆体は、中でも、メチルシラン、四水素化ケイ素（シラン）、トリシラン、ジシラン、ペンタシラン、ネオペンタシラン、テトラシラン、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）、四塩化ケイ素（ＳｉＣｌ４）を含む。いくつかの好ましい実施形態では、シリコン前駆体は、シラン、ジクロロシラン（ＳｉＨ２Ｃｌ２）、およびトリクロロシラン（ＳｉＨＣｌ３）から選択される。チャンバの雰囲気は、キャリアガスをさらに含んでもよく、このキャリアガスは不活性であってもよいし、還元雰囲気であってもよい。適切なキャリアガスは、水素、アルゴン、ヘリウム、窒素、またはそれらの任意の組合せを含む。好ましいキャリアガスは水素である。パッシベーション層の堆積温度は、約３００℃と約６００℃との間であってもよく、例えば約４００℃と約５００℃との間であってもよい。チャンバの雰囲気圧力は、約１０トール（約１．３３ｋＰａ）と約７６０トール（約１０１．３２ｋＰａ）との間であってもよい。
いくつかの実施形態では、シリコンを含むパッシベーション層は、中心軸に沿って測定した場合に約０．１ナノメートルと約４ナノメートルとの間の厚さを有する。いくつかの実施形態において、厚さは、中心軸に沿った測定において約０．５ナノメートルと約２ナノメートルとの間であってもよい。
本発明による最終ＳＧＯＩ構造体は、ＳｉｘＧｅ１−ｘ（ｘ＝０−０．９）の構造を有するシリコンゲルマニウム層は、１×１０６／ｃｍ２未満の貫通転位密度を有してもよい。さらに、ＲＭＳ（二乗平均平方根）を用いた表面粗さは、５オングストローム未満である。
本発明を詳細に説明してきたが、添付の特許請求の範囲に規定された本発明の範囲から逸脱することなく、変更および変形が可能であることは明らかであろう。
以下の非限定的な実施例は、本発明をさらに説明するために提供される。
実施例１．シリコンゲルマニウム堆積
一実施例では、シリコン・オン・インシュレータ基板は、約５ナノメートルと約１０ナノメートルとの間のシリコン素子最上層厚さを設けている。シリコン素子最上層は、エピタキシャル反応器内でＨＣｌ気相エッチングを使用して、約１ナノメートルと約２ナノメートルとの間の厚さにエッチングされる。エッチング温度は、８００℃から始まり、その後５００℃まで低下される。チャンバの雰囲気は、１０トールと７６０トールとの間の圧力下でＨ２である。６００℃未満の温度では、表面水素化物は、最上部シリコン表面を安定化させ、かつディウェッティングを防止し、これにより、厚さが１〜２ｎｍに低減されたときに平滑で均一なシリコン層が存在する。
Ｓｉのエッチングに続いて、１〜２ｎｍの薄膜ゲルマニウム層がシリコン表面上に成長される。所望のゲルマニウム成長温度は、Ｈ２雰囲気中の大気圧下で４００℃と５００℃との間にある。ゲルマニウム成長は、連続モード、または、パルスおよび休止モードで行われてもよい。ＧｅＨ４またはＧｅ２Ｈ４をゲルマニウム前駆体として使用する。１〜２ｎｍのゲルマニウム層の成長後、ＳｉおよびＧｅの相互拡散をさらに促進するために、４００〜５００℃で１０秒〜６０秒のオプションの浸漬ステップが適用されてもよい。目標厚さが２〜１００ｎｍである後続のＳｉ１−ｘＧｅｘ（ｘ＝０．３〜０．９モル比）層が４００〜６００℃で成長され、ＳＧＯＩ基板が完成される。０．５〜２ｎｍのオプションのＳｉパッシベーション層は、素子製作のためＳＧＯＩ表面にて成長してもよい。
実施例２．ホウ素堆積
一実施例では、シリコン・オン・インシュレータ基板のシリコン素子最上層厚さは、約５ナノメートルと約１０ナノメートルとの間である。シリコン素子最上層は、エピタキシャル反応器内でＨＣｌ気相エッチングを使用して、約１ナノメートルと約２ナノメートルとの間の厚さにエッチングされる。エッチング温度は、８００℃から始まり、その後５００℃まで低下する。チャンバの雰囲気は、１０〜７６０トールの圧力でＨ２である。６００℃未満の温度では、表面水素化物は、Ｓｉ表面を安定化させ、かつディウェッティングを防止し、これにより、厚さが１〜２ｎｍに低減されたときに平滑で均一なＳｉ層が存在する。
次いで、大気圧下で４００〜６００℃でＳｉ表面にジボラン（Ｂ２Ｈ６）が導入され、その結果、ホウ素層がＳｉ表面上に堆積する。シリコン層と埋め込み酸化層との界面における応力により、Ｂ原子は、シリコン最上層全体に拡散して界面で捕捉される。表面反応からの水素化物もまた、シリコン最上層を通って拡散し、シリコン層と埋め込み酸化層との界面で、捕捉されたＢ原子と結合する。挿入されたホウ素層は、界面で、Ｓｉ／ＢＯＸの結合強度を著しく弱める。Ｓｉ／ＢＯＸ結合は、化学結合からファンデルワールス結合に変換され、Ｓｉ層の幾何学的制約が部分的に解放される。
目標厚さが２〜１００ｎｍである後続のＳｉ１−ｘＧｅｘ（ｘ＝０．３〜０．９モル比）層が４００〜６００℃で成長し、ＳＧＯＩ基板を完成する。０．５〜２ｎｍのオプションのＳｉパッシベーション層が素子作製のためＳＧＯＩ表面で成長されてもよい。その結果、格子不整合誘起歪は、塑性変形よりもむしろ弾性緩和によって緩和され、転位の形成を防止する。この緩和メカニズムは、素子品質のＳｉＧｅ素子層を製造する上で基本的なことである。ＳｉＧｅ成長後、０．５〜２ｎｍのオプションのＳｉパッシベーション層は、素子製作のためＳＧＯＩ表面上で成長してもよい。
実施例３．界面活性物質原子堆積
一実施例では、シリコン・オン・インシュレータ基板のシリコン素子最上層厚さは、約５ナノメートルと約１０ナノメートルとの間である。エピタキシャル反応器内でＨＣｌ気相エッチングを使用して、シリコン素子最上層は、約１ナノメートルと約２ナノメートルとの間の厚さにエッチングされる。エッチング温度は、８００℃から始まり、その後５００℃まで低下される。チャンバの雰囲気は、１０〜７６０トール間の圧力でＨ２である。６００℃未満の温度では、表面水素化物は、Ｓｉ表面を安定化させ、かつディウェッティングを防止し、これにより、厚さが１〜２ｎｍに低減された場ときに平滑で均一なＳｉ層が存在する。
次いで、Ａｓ、ＳｂまたはＴｅのような界面活性物質原子が４５０℃以下でＳｉ表面に導入され、続いてＨ２雰囲気においてＧｅが成長される。界面活性物質原子は、成長フロントに移動して表面拡散を抑制する傾向があり、このことは、より厚い歪みＧｅ層（＞１ｎｍ）の成長を可能にする。より厚い歪みＧｅに関連する歪みエネルギーは、Ｓｉ−Ｇｅの相互拡散を促進する。
目標厚さが２〜１００ｎｍである後続のＳｉ１−ｘＧｅｘ（ｘ＝０．３〜０．９モル比）層が４００〜６００℃で成長され、ＳＧＯＩ基板を完成する。０．５〜２ｎｍのオプションのＳｉパッシベーション層は、素子作製のためＳＧＯＩ表面上で成長してもよい。その結果、格子不整合誘起歪は、塑性変形よりもむしろ弾性緩和によって緩和され、転位の形成を防止する。この緩和メカニズムは、素子品質のＳｉＧｅ素子層を製造する上で基本的なことである。ＳｉＧｅ成長後、０．５〜２ｎｍのオプションのＳｉパッシベーション層が素子作製のためＳＧＯＩ表面上で成長してもよい。
本発明の範囲から逸脱することなく、上述の組成物および工程において様々な変更を行うことができるので、上の記述に含まれる全ての事項は、例示的なものであり限定的ではないと解釈されるものである。
本発明の要素またはその好ましい実施形態を導入する場合、冠詞「ａ」、「ａｎ」、「ｔｈｅ」および「ｓａｉｄ」は、１つ以上の要素が存在することを意味するものである。「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」および「有する（ｈａｖｉｎｇ）」という用語は包括的であり、列挙された要素以外の追加の要素が存在する場合があることを意味する。

Claims (37)

  1. 多層構造体の製造方法であって、該方法は、
    塩化水素蒸気、塩化物蒸気、あるいはそれらの組み合わせを含む周囲雰囲気において、シリコン・オン・インシュレータ基板のシリコン層をエッチングすることと、
    ここで、シリコン・オン・インシュレータ基板は、
    （ｉ）単結晶半導体ハンドル層であって、一方が単結晶半導体ハンドル層の表面であり、他方が単結晶半導体ハンドル層の裏面である２つの主要な略平行面と、単結晶半導体ハンドル層の表面と裏面とを接合する周縁部と、単結晶半導体ハンドル層の表面と裏面との間の、表面と裏面に対して平行な中央面と、中央面に対して垂直な中心軸と、単結晶半導体ハンドル層の表面と裏面との間のバルク領域とを含む、単結晶半導体ハンドル層と、
    （ｉｉ）単結晶半導体ハンドル層の表面と界面接触している誘電体層と、
    （ｉｉｉ）誘電体層と界面接触している上記シリコン層であって、中心軸に沿った測定において約０．５ナノメートルと約４ナノメートルとの間の厚さにエッチングされ、さらにエッチングされたシリコン層は、水素化物終端表面を含む、シリコン層と、を含む、
    エッチングされたシリコン層にゲルマニウムを含む第１層を堆積することと、
    エッチングされたシリコン層を含むシリコン・オン・インシュレータ基板およびゲルマニウムを含む第１層を、第１層からエッチングされたシリコン層へゲルマニウムを相互拡散させるのに十分な温度および時間でアニールすることであって、これにより、ＳｉｘＧｅ１−ｘの化学式を有する、ここでｘがモル比で約０．２と約０．８との間である、シリコンおよびゲルマニウムを含む第２層を生成する、アニールすることと、
    シリコンおよびゲルマニウムを含む第３層を、シリコンおよびゲルマニウムを含む第２層にエピタキシャル堆積によって堆積することであって、シリコンおよびゲルマニウムを含む第３層がＳｉｙＧｅ１−ｙの化学式を有する、ここでｙがモル比で約０と約０．９との間である、堆積することと、
    を備えた方法。
  2. 各ステップは、１つの反応チャンバで行われる、請求項１に記載の方法。
  3. シリコン層は、中心軸に沿った測定において約０．５ナノメートルと約２ナノメートルとの間の厚さにエッチングされる、請求項１に記載の方法。
  4. シリコン層は、中心軸に沿った測定において約１ナノメートルと約２ナノメートルとの間の厚さにエッチングされる、請求項１に記載の方法。
  5. シリコン層は、約８００℃以上の初期温度でエッチングされ、さらにエッチング温度がシリコン層のエッチングステップ中に約５００℃まで低下する、請求項１に記載の方法。
  6. ゲルマニウムを含む第１層は、中心軸に沿った測定において約０．５ナノメートルと約４ナノメートルとの間の堆積厚を有する、請求項１に記載の方法。
  7. ゲルマニウムを含む第１層は、中心軸に沿った測定において約１ナノメートルと約２ナノメートルとの間の堆積厚を有する、請求項１に記載の方法。
  8. ゲルマニウムを含む第１層は、ＧｅＨ４、Ｇｅ２Ｈ４、ＧｅＣｌ４、ＧｅＣｌ２、ＧｅＦ２、ＧｅＦ４、ＧｅＩ２、ＧｅＩ４、およびこれらの任意の組合せからなる群から選択されるゲルマニウム前駆体を用いて堆積される、請求項１に記載の方法。
  9. シリコンおよびゲルマニウムを含む第２層は、中心軸に沿った測定において約１ナノメートルと約８ナノメートルとの間の厚さを有する、請求項１に記載の方法。
  10. アニールは、ゲルマニウムを含む第１層全体を費やして、シリコンおよびゲルマニウムを含む第２層を得るのに十分な温度および時間で行われる、請求項１に記載の方法。
  11. シリコンおよびゲルマニウムを含む第３層は、化学式ＳｉｙＧｅ１−ｙを有し、化学式中、ｙがモル比で約０．２と約０．４との間である、請求項１に記載の方法。
  12. シリコンおよびゲルマニウムを含む第３層は、化学式ＳｉｙＧｅ１−ｙを有し、化学式中、ｙがモル比で約０．３と約０．９との間である、請求項１に記載の方法。
  13. シリコンおよびゲルマニウムを含む第３層は、中心軸に沿った測定において約２ナノメートルと約５０００ナノメートルとの間の厚さを有する、請求項１に記載の方法。
  14. シリコンおよびゲルマニウムを含む第３層は、中心軸に沿った測定において約２ナノメートルと約５００ナノメートルとの間の厚さを有する、請求項１に記載の方法。
  15. シリコンおよびゲルマニウムを含む第３層は、中心軸に沿った測定において約２ナノメートルと約１００ナノメートルとの間の厚さを有する、請求項１に記載の方法。
  16. シリコンおよびゲルマニウムを含む第３層は、中心軸に沿った測定において約４ナノメートルと約４０ナノメートルとの間の厚さを有する、請求項１に記載の方法。
  17. エッチングされたシリコン層にゲルマニウムを含む第１層が堆積される前に、ヒ素、アンチモン、テルル、およびそれらの任意の組合せからなる群から選択された界面活性物質原子が堆積される、請求項１に記載の方法。
  18. ゲルマニウムを含む第１層は、中心軸に沿った測定において約１ナノメートルと約４ナノメートルとの間の厚さを有する、請求項１７に記載の方法。
  19. シリコンおよびゲルマニウムを含む第３層に、シリコンを含む第４層を堆積することをさらに備えた、請求項１に記載の方法。
  20. シリコンを含む第４層は、前記中心軸に沿った測定において約０．１ナノメートルと約４ナノメートルとの間の厚さである、請求項１９に記載の方法。
  21. シリコンを含む第４層は、中心軸に沿った測定において約０．５ナノメートルと約２ナノメートルとの間の厚さである、請求項１９に記載の方法。
  22. 多層構造体の製造方法であって、該方法は、
    塩化水素蒸気、塩化物蒸気、あるいはそれらの組み合わせを含む周囲雰囲気において、シリコン・オン・インシュレータ基板のシリコン層をエッチングすることと、
    ここで、シリコン・オン・インシュレータ基板は、
    （ｉ）単結晶半導体ハンドル層であって、一方が単結晶半導体ハンドル層の表面であり、他方が単結晶半導体ハンドル層の裏面である２つの主要な略平行面と、単結晶半導体ハンドル層の表面と裏面とを接合する周縁部と、単結晶半導体ハンドル層の表面と裏面との間の、表面と裏面に対して平行な中央面と、中央面に対して垂直な中心軸と、単結晶半導体ハンドル層の表面と裏面との間のバルク領域とを含む、単結晶半導体ハンドル層と、
    （ｉｉ）単結晶半導体ハンドル層の表面と界面接触している誘電体層と、
    （ｉｉｉ）誘電体層と界面接触している上記シリコン層であって、中心軸に沿った測定において約０．５ナノメートルと約４ナノメートルとの間の厚さにエッチングされ、さらにエッチングされたシリコン層は、水素化物終端表面を含む、シリコン層と、を含む、
    誘電体層とシリコン層との間の界面にホウ素原子を拡散させるのに十分な温度および時間で、エッチングされたシリコン層にホウ素を堆積することと、
    シリコンおよびゲルマニウムを含む層を、エッチングされたシリコン層にエピタキシャル堆積によって堆積することと、
    を備えた、方法。
  23. 各ステップは、１つの反応チャンバで行われる、請求項２２に記載の方法。
  24. シリコン層は、中心軸に沿った測定において約０．５ナノメートルと約２ナノメートルとの間の厚さにエッチングされる、請求項２２に記載の方法。
  25. シリコン層は、中心軸に沿った測定において約１ナノメートルと約２ナノメートルとの間の厚さにエッチングされる、請求項２２に記載の方法。
  26. シリコン層は、約８００℃以上の初期温度でエッチングされ、さらにエッチング温度がシリコン層のエッチングステップ中に約５００℃まで低下する、請求項２２に記載の方法。
  27. ホウ素が、Ｂ２Ｈ６、トリメチルホウ素、トリエチルホウ素、およびそれらの任意の組合せからなる群から選択されるホウ素前駆体からの堆積される、請求項２２に記載の方法。
  28. ホウ素原子が、水素化ホウ素として誘電体層とシリコン層との間の界面に拡散する、請求項２２に記載の方法。
  29. シリコンおよびゲルマニウムを含む層が化学式ＳｉｙＧｅ１−ｙを有し、化学式中、ｙがモル比で約０〜約０．９である、請求項２２に記載の方法。
  30. シリコンおよびゲルマニウムを含む層が化学式ＳｉｙＧｅ１−ｙを有し、化学式中、ｙがモル比で約０．２〜約０．９である、請求項２２に記載の方法。
  31. シリコンおよびゲルマニウムを含む層が化学式ＳｉｙＧｅ１−ｙを有し、化学式中、ｙがモル比で約０．２〜約０．４である、請求項２２に記載の方法。
  32. シリコンおよびゲルマニウムを含む層が化学式ＳｉｙＧｅ１−ｙを有し、化学式中、ｙがモル比で約０．３〜約０．９である、請求項２２に記載の方法。
  33. シリコンおよびゲルマニウムを含む層に、シリコンを含む層を堆積することをさらに備える、請求項２２に記載の方法。
  34. シリコンを含む層が、中心軸に沿った測定において約０．１ナノメートルと約４ナノメートルとの間の厚さである、請求項３３に記載の方法。
  35. シリコンを含む層が、中心軸に沿った測定において約０．５ナノメートルと約２ナノメートルとの間の厚さである、請求項３３に記載の方法。
  36. 塩化水素蒸気、塩化物蒸気、あるいはそれらの組み合わせを含む周囲雰囲気は、さらに水素を含む、請求項１に記載の方法。
  37. 塩化水素蒸気、塩化物蒸気、あるいはそれらの組み合わせを含む周囲雰囲気は、さらに水素を含む、請求項２２に記載の方法。
JP2017562310A 2015-06-01 2016-05-18 多層構造体の製造方法 Active JP6533309B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562169178P 2015-06-01 2015-06-01
US62/169,178 2015-06-01
PCT/US2016/033097 WO2016196011A1 (en) 2015-06-01 2016-05-18 A method of manufacturing silicon germanium-on-insulator

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019096874A Division JP6752933B2 (ja) 2015-06-01 2019-05-23 多層構造体

Publications (3)

Publication Number Publication Date
JP2018520510A JP2018520510A (ja) 2018-07-26
JP2018520510A5 JP2018520510A5 (ja) 2019-05-30
JP6533309B2 true JP6533309B2 (ja) 2019-06-19

Family

ID=56093011

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017562310A Active JP6533309B2 (ja) 2015-06-01 2016-05-18 多層構造体の製造方法
JP2019096874A Active JP6752933B2 (ja) 2015-06-01 2019-05-23 多層構造体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019096874A Active JP6752933B2 (ja) 2015-06-01 2019-05-23 多層構造体

Country Status (6)

Country Link
US (2) US10332782B2 (ja)
EP (2) EP3739620B1 (ja)
JP (2) JP6533309B2 (ja)
CN (2) CN114496732B (ja)
TW (2) TWI709175B (ja)
WO (1) WO2016196011A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768254B2 (en) * 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors
DE102016112139B3 (de) * 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
US11183215B1 (en) * 2017-11-20 2021-11-23 Seagate Technology Llc Thin-film crystalline structure with surfaces having selected plane orientations
CN112262467B (zh) * 2018-06-08 2024-08-09 环球晶圆股份有限公司 将硅薄层移转的方法
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
KR102702829B1 (ko) * 2021-04-16 2024-09-04 티이엠씨씨엔에스 주식회사 선택적 박막 성장 억제용 화합물 및 이를 이용한 박막 형성방법
WO2024192097A1 (en) * 2023-03-14 2024-09-19 Atomera Incorporated Method for making a radio frequency silicon-on-insulator (rfsoi) wafer including a superlattice

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909304A (en) 1974-05-03 1975-09-30 Western Electric Co Method of doping a semiconductor body
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH0648686B2 (ja) 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5461250A (en) 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JP3542376B2 (ja) * 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
FR2765393B1 (fr) 1997-06-25 2001-11-30 France Telecom Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique
US6306729B1 (en) 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
US6479166B1 (en) 1998-10-06 2002-11-12 Case Western Reserve University Large area polysilicon films with predetermined stress characteristics and method for producing same
US6268068B1 (en) 1998-10-06 2001-07-31 Case Western Reserve University Low stress polysilicon film and method for producing same
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6204205B1 (en) 1999-07-06 2001-03-20 Taiwan Semiconductor Manufacturing Company Using H2anneal to improve the electrical characteristics of gate oxide
US6372600B1 (en) 1999-08-30 2002-04-16 Agere Systems Guardian Corp. Etch stops and alignment marks for bonded wafers
JP4212228B2 (ja) * 1999-09-09 2009-01-21 株式会社東芝 半導体装置の製造方法
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
JP4463957B2 (ja) 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
US20050026432A1 (en) 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US20020168802A1 (en) * 2001-05-14 2002-11-14 Hsu Sheng Teng SiGe/SOI CMOS and method of making the same
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6562703B1 (en) 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US6743662B2 (en) 2002-07-01 2004-06-01 Honeywell International, Inc. Silicon-on-insulator wafer for RF integrated circuit
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
AU2003270040A1 (en) * 2002-08-29 2004-03-19 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
JP4949014B2 (ja) 2003-01-07 2012-06-06 ソワテク 薄層を除去した後の多層構造を備えるウェハのリサイクル
US7005160B2 (en) 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
JP2007505477A (ja) * 2003-07-23 2007-03-08 エーエスエム アメリカ インコーポレイテッド シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積
JP3967695B2 (ja) * 2003-08-27 2007-08-29 株式会社東芝 歪み緩和ＳｉＧｅ基板の製造方法
US20070032040A1 (en) 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
JP4413580B2 (ja) * 2003-11-04 2010-02-10 株式会社東芝 素子形成用基板の製造方法
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7018882B2 (en) 2004-03-23 2006-03-28 Sharp Laboratories Of America, Inc. Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
DE102004041378B4 (de) 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
FR2902233B1 (fr) 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
EP1928020B1 (en) * 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
FR2910702B1 (fr) 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
FR2911430B1 (fr) 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
KR101495153B1 (ko) 2007-06-01 2015-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작 방법 및 반도체장치
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
JP4519947B2 (ja) * 2007-07-13 2010-08-04 キヤノンアネルバ株式会社 Ｓｉ層凝集抑制方法、半導体装置の製造方法及び真空処理装置
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US7915716B2 (en) 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
JP2009135453A (ja) 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
KR101794182B1 (ko) 2009-11-02 2017-11-06 후지 덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US20110174362A1 (en) 2010-01-18 2011-07-21 Applied Materials, Inc. Manufacture of thin film solar cells with high conversion efficiency
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
JP5836931B2 (ja) 2010-03-26 2015-12-24 テルモ株式会社 留置針組立体
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5117588B2 (ja) * 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
EP2656388B1 (en) 2010-12-24 2020-04-15 QUALCOMM Incorporated Trap rich layer for semiconductor devices
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
JP6228462B2 (ja) 2011-03-16 2017-11-08 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッドＭｅｍｃ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法
FR2973159B1 (fr) 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
CN103681447A (zh) * 2012-09-10 2014-03-26 中国科学院微电子研究所 Soi衬底制作方法及soi衬底
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
WO2014190165A2 (en) 2013-05-24 2014-11-27 Sunedison Semiconductor Limited Methods for producing low oxygen silicon ingots
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9209069B2 (en) 2013-10-15 2015-12-08 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
US10079170B2 (en) 2014-01-23 2018-09-18 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
WO2015119742A1 (en) 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures
JP6118757B2 (ja) 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6179530B2 (ja) 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
US20190181036A9 (en) 2019-06-13
US20180294183A1 (en) 2018-10-11
EP3739620B1 (en) 2022-02-16
TWI699832B (zh) 2020-07-21
EP3304586B1 (en) 2020-10-07
EP3739620A1 (en) 2020-11-18
US10510583B2 (en) 2019-12-17
EP3304586A1 (en) 2018-04-11
US20190273015A1 (en) 2019-09-05
CN114496732B (zh) 2023-03-03
JP2018520510A (ja) 2018-07-26
TW201709333A (zh) 2017-03-01
WO2016196011A1 (en) 2016-12-08
US10332782B2 (en) 2019-06-25
JP6752933B2 (ja) 2020-09-09
CN107873106B (zh) 2022-03-18
TWI709175B (zh) 2020-11-01
TW202025303A (zh) 2020-07-01
CN107873106A (zh) 2018-04-03
JP2019195066A (ja) 2019-11-07
CN114496732A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
JP6752933B2 (ja) 多層構造体
JP7206366B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
JP6454716B2 (ja) 高抵抗率ｓｏｉウエハおよびその製造方法
US10755966B2 (en) Manufacturing method of smoothing a semiconductor surface
US10304722B2 (en) Method of manufacturing semiconductor-on-insulator

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190418

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190418

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190523

R150 Certificate of patent or registration of utility model

Ref document number: 6533309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250