JP2019195066A - 多層構造体 - Google Patents
多層構造体 Download PDFInfo
- Publication number
- JP2019195066A JP2019195066A JP2019096874A JP2019096874A JP2019195066A JP 2019195066 A JP2019195066 A JP 2019195066A JP 2019096874 A JP2019096874 A JP 2019096874A JP 2019096874 A JP2019096874 A JP 2019096874A JP 2019195066 A JP2019195066 A JP 2019195066A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- germanium
- nanometers
- central axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02499—Monolayers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
Abstract
Description
本出願は、2015年6月1日に出願された米国仮特許出願第62/169,178号の優先権を主張するものであり、その全開示は、参照によりその全体が本明細書に組み込まれる。
エッチングされたシリコン層にゲルマニウムを含む第1層を堆積することと、
エッチングされたシリコン層を含むシリコン・オン・インシュレータ基板およびゲルマニウムを含む第1層を、第1層からエッチングされたシリコン層へゲルマニウムを相互拡散させるのに十分な温度および時間でアニールすることであって、これにより、SixGe1−xの化学式を有し、化学式中、xがモル比で約0.2と約0.8との間にあるシリコンおよびゲルマニウムを含む第2層を生成する、アニールすることと、
シリコンとゲルマニウムとを含む第3層をシリコンとゲルマニウムとを含む第2層にエピタキシャル堆積によって堆積することであって、シリコンとゲルマニウムとを含む第3層が、SiyGe1−yの化学式を有し、化学式中、yがモル比で約0と約0.9との間にある、堆積することと、を備える。
誘電体層とシリコン層との間の界面にホウ素原子を拡散させるのに十分な温度および時間で、エッチングされたシリコン層にホウ素を堆積することと、
エッチングされたシリコン層に、シリコンとゲルマニウムとを含む層をエピタキシャル堆積によって堆積すること、とを備える。
本発明の方法で使用する基板は、半導体・オン・インシュレータ(SOI、例えばシリコン・オン・インシュレータ)構造体を備える。SOI基板は、従来の手段によって製造されてもよい。図1を参照して、半導体・オン・インシュレータ(SOI、例えばシリコン・オン・インシュレータ)構造体10は、次のものに限定しないが、単結晶半導体ハンドル層12(例えば単結晶シリコンハンドル層)、誘電体層14、単結晶半導体素子層16(例えば単結晶シリコン素子層)を備えてもよい。
II.素子層のエッチング
III.ゲルマニウム堆積およびアニール
IV.ホウ素堆積およびアニール
V.界面活性物質原子堆積およびアニール
VI.シリコンゲルマニウム層の堆積
VII.シリコンパッシベーション層の堆積
実施例1.シリコンゲルマニウム堆積
実施例2.ホウ素堆積
実施例3.界面活性物質原子堆積
Claims (35)
- 多層構造体の製造方法であって、該方法は、
シリコン・オン・インシュレータ基板のシリコン層をエッチングすることと、
ここで、シリコン・オン・インシュレータ基板は、
(i)単結晶半導体ハンドル層であって、一方が単結晶半導体ハンドル層の表面であり、他方が単結晶半導体ハンドル層の裏面である2つの主要な略平行面と、単結晶半導体ハンドル層の表面と裏面とを接合する周縁部と、単結晶半導体ハンドル層の表面と裏面との間の、表面と裏面に対して平行な中央面と、中央面に対して垂直な中心軸と、単結晶半導体ハンドル層の表面と裏面との間のバルク領域とを含む、
(ii)単結晶半導体ハンドル層の表面と界面接触している誘電体層と、
(ii)誘電体層と界面接触している上記シリコン層であって、中心軸に沿った測定において約0.5ナノメートルと約4ナノメートルとの間の厚さにエッチングされる、シリコン層と、を含む、
エッチングされたシリコン層にゲルマニウムを含む第1層を堆積することと、
エッチングされたシリコン層を含むシリコン・オン・インシュレータ基板およびゲルマニウムを含む第1層を、第1層からエッチングされたシリコン層へゲルマニウムを相互拡散させるのに十分な温度および時間でアニールすることであって、これにより、SixGe1−xの化学式を有する、ここでxがモル比で約0.2と約0.8との間である、シリコンおよびゲルマニウムを含む第2層を生成する、アニールすることと、
シリコンおよびゲルマニウムを含む第3層を、シリコンおよびゲルマニウムを含む第2層にエピタキシャル堆積によって堆積することであって、シリコンおよびゲルマニウムを含む第3層がSiyGe1−yの化学式を有する、ここでyがモル比で約0と約0.9との間である、堆積することと、
を備えた方法。 - 各ステップは、1つの反応チャンバで行われる、請求項1に記載の方法。
- シリコン層は、中心軸に沿った測定において約0.5ナノメートルと約2ナノメートルとの間の厚さにエッチングされる、請求項1に記載の方法。
- シリコン層は、中心軸に沿った測定において約1ナノメートルと約2ナノメートルとの間の厚さにエッチングされる、請求項1に記載の方法。
- シリコン層は、約800℃以上の初期温度でエッチングされ、さらにエッチング温度がシリコン層のエッチングステップ中に約500℃まで低下する、請求項1に記載の方法。
- ゲルマニウムを含む第1層は、中心軸に沿った測定において約0.5ナノメートルと約4ナノメートルとの間の堆積厚を有する、請求項1に記載の方法。
- ゲルマニウムを含む第1層は、中心軸に沿った測定において約1ナノメートルと約2ナノメートルとの間の堆積厚を有する、請求項1に記載の方法。
- ゲルマニウムを含む第1層は、GeH4、Ge2H4、GeCl4、GeCl2、GeF2、GeF4、GeI2、GeI4、およびこれらの任意の組合せからなる群から選択されるゲルマニウム前駆体を用いて堆積される、請求項1に記載の方法。
- シリコンおよびゲルマニウムを含む第2層は、中心軸に沿った測定において約1ナノメートルと約8ナノメートルとの間の厚さを有する、請求項1に記載の方法。
- アニールは、ゲルマニウムを含む第1層全体を費やして、シリコンおよびゲルマニウムを含む第2層を得るのに十分な温度および時間で行われる、請求項1に記載の方法。
- シリコンおよびゲルマニウムを含む第3層は、化学式SiyGe1−yを有し、化学式中、yがモル比で約0.2と約0.4との間である、請求項1に記載の方法。
- シリコンおよびゲルマニウムを含む第3層は、化学式SiyGe1−yを有し、化学式中、yがモル比で約0.3と約0.9との間である、請求項1に記載の方法。
- シリコンおよびゲルマニウムを含む第3層は、中心軸に沿った測定において約2ナノメートルと約5000ナノメートルとの間の厚さを有する、請求項1に記載の方法。
- シリコンおよびゲルマニウムを含む第3層は、中心軸に沿った測定において約2ナノメートルと約500ナノメートルとの間の厚さを有する、請求項1に記載の方法。
- シリコンおよびゲルマニウムを含む第3層は、中心軸に沿った測定において約2ナノメートルと約100ナノメートルとの間の厚さを有する、請求項1に記載の方法。
- シリコンおよびゲルマニウムを含む第3層は、中心軸に沿った測定において約4ナノメートルと約40ナノメートルとの間の厚さを有する、請求項1に記載の方法。
- エッチングされたシリコン層にゲルマニウムを含む第1層が堆積される前に、ヒ素、アンチモン、テルル、およびそれらの任意の組合せからなる群から選択された界面活性物質原子が堆積される、請求項1に記載の方法。
- ゲルマニウムを含む第1層は、中心軸に沿った測定において約1ナノメートルと約4ナノメートルとの間の厚さを有する、請求項17に記載の方法。
- シリコンおよびゲルマニウムを含む第3層に、シリコンを含む第4層を堆積することをさらに備えた、請求項1に記載の方法。
- シリコンを含む第4層は、前記中心軸に沿った測定において約0.1ナノメートルと約4ナノメートルとの間の厚さである、請求項19に記載の方法。
- シリコンを含む第4層は、中心軸に沿った測定において約0.5ナノメートルと約2ナノメートルとの間の厚さである、請求項19に記載の方法。
- 多層構造体の製造方法であって、該方法は、
シリコン・オン・インシュレータ基板のシリコン層をエッチングすることと、
ここで、シリコン・オン・インシュレータ基板は、
(i)単結晶半導体ハンドル層であって、一方が単結晶半導体ハンドル層の表面であり、他方が単結晶半導体ハンドル層の裏面である2つの主要な略平行面と、単結晶半導体ハンドル層の表面と裏面とを接合する周縁部と、単結晶半導体ハンドル層の表面と裏面との間の、表面と裏面に対して平行な中央面と、中央面に対して垂直な中心軸と、単結晶半導体ハンドル層の表面と裏面との間のバルク領域とを含む、
(ii)単結晶半導体ハンドル層の表面と界面接触している誘電体層と、
(ii)誘電体層と界面接触している上記シリコン層であって、中心軸に沿った測定において約0.5ナノメートルと約4ナノメートルとの間の厚さにエッチングされる、シリコン層と、を含む、
誘電体層とシリコン層との間の界面にホウ素原子を拡散させるのに十分な温度および時間で、エッチングされたシリコン層にホウ素を堆積することと、
シリコンおよびゲルマニウムを含む層を、エッチングされたシリコン層にエピタキシャル堆積によって堆積することと、
を備えた、方法。 - 各ステップは、1つの反応チャンバで行われる、請求項22に記載の方法。
- シリコン層は、中心軸に沿った測定において約0.5ナノメートルと約2ナノメートルとの間の厚さにエッチングされる、請求項22に記載の方法。
- シリコン層は、中心軸に沿った測定において約1ナノメートルと約2ナノメートルとの間の厚さにエッチングされる、請求項22に記載の方法。
- シリコン層は、約800℃以上の初期温度でエッチングされ、さらにエッチング温度がシリコン層のエッチングステップ中に約500℃まで低下する、請求項22に記載の方法。
- ホウ素が、B2H6、トリメチルホウ素、トリエチルホウ素、およびそれらの任意の組合せからなる群から選択されるホウ素前駆体からの堆積される、請求項22に記載の方法。
- ホウ素原子が、水素化ホウ素として誘電体層とシリコン層との間の界面に拡散する、請求項22に記載の方法。
- シリコンおよびゲルマニウムを含む層が化学式SiyGe1−yを有し、化学式中、yがモル比で約0〜約0.9である、請求項22に記載の方法。
- シリコンおよびゲルマニウムを含む層が化学式SiyGe1−yを有し、化学式中、yがモル比で約0.2〜約0.9である、請求項22に記載の方法。
- シリコンおよびゲルマニウムを含む層が化学式SiyGe1−yを有し、化学式中、yがモル比で約0.2〜約0.4である、請求項22に記載の方法。
- シリコンおよびゲルマニウムを含む層が化学式SiyGe1−yを有し、化学式中、yがモル比で約0.3〜約0.9である、請求項22に記載の方法。
- シリコンおよびゲルマニウムを含む層に、シリコンを含む層を堆積することをさらに備える、請求項22に記載の方法。
- シリコンを含む層が、中心軸に沿った測定において約0.1ナノメートルと約4ナノメートルとの間の厚さである、請求項33に記載の方法。
- シリコンを含む層が、中心軸に沿った測定において約0.5ナノメートルと約2ナノメートルとの間の厚さである、請求項33に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562169178P | 2015-06-01 | 2015-06-01 | |
US62/169,178 | 2015-06-01 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017562310A Division JP6533309B2 (ja) | 2015-06-01 | 2016-05-18 | 多層構造体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019195066A true JP2019195066A (ja) | 2019-11-07 |
JP6752933B2 JP6752933B2 (ja) | 2020-09-09 |
Family
ID=56093011
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017562310A Active JP6533309B2 (ja) | 2015-06-01 | 2016-05-18 | 多層構造体の製造方法 |
JP2019096874A Active JP6752933B2 (ja) | 2015-06-01 | 2019-05-23 | 多層構造体 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017562310A Active JP6533309B2 (ja) | 2015-06-01 | 2016-05-18 | 多層構造体の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US10332782B2 (ja) |
EP (2) | EP3739620B1 (ja) |
JP (2) | JP6533309B2 (ja) |
CN (2) | CN114496732B (ja) |
TW (2) | TWI699832B (ja) |
WO (1) | WO2016196011A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9768254B2 (en) | 2015-07-30 | 2017-09-19 | International Business Machines Corporation | Leakage-free implantation-free ETSOI transistors |
DE102016112139B3 (de) * | 2016-07-01 | 2018-01-04 | Infineon Technologies Ag | Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper |
US11183215B1 (en) * | 2017-11-20 | 2021-11-23 | Seagate Technology Llc | Thin-film crystalline structure with surfaces having selected plane orientations |
US10943813B2 (en) | 2018-07-13 | 2021-03-09 | Globalwafers Co., Ltd. | Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability |
Family Cites Families (98)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3909304A (en) | 1974-05-03 | 1975-09-30 | Western Electric Co | Method of doping a semiconductor body |
US4501060A (en) | 1983-01-24 | 1985-02-26 | At&T Bell Laboratories | Dielectrically isolated semiconductor devices |
US4755865A (en) | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
JPH0648686B2 (ja) | 1988-03-30 | 1994-06-22 | 新日本製鐵株式会社 | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 |
JPH06105691B2 (ja) | 1988-09-29 | 1994-12-21 | 株式会社富士電機総合研究所 | 炭素添加非晶質シリコン薄膜の製造方法 |
JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
US5461250A (en) | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
JP3542376B2 (ja) * | 1994-04-08 | 2004-07-14 | キヤノン株式会社 | 半導体基板の製造方法 |
US6043138A (en) | 1996-09-16 | 2000-03-28 | Advanced Micro Devices, Inc. | Multi-step polysilicon deposition process for boron penetration inhibition |
US5783469A (en) | 1996-12-10 | 1998-07-21 | Advanced Micro Devices, Inc. | Method for making nitrogenated gate structure for improved transistor performance |
FR2765393B1 (fr) | 1997-06-25 | 2001-11-30 | France Telecom | Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique |
EP0926709A3 (en) | 1997-12-26 | 2000-08-30 | Canon Kabushiki Kaisha | Method of manufacturing an SOI structure |
US6068928A (en) | 1998-02-25 | 2000-05-30 | Siemens Aktiengesellschaft | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
US6268068B1 (en) | 1998-10-06 | 2001-07-31 | Case Western Reserve University | Low stress polysilicon film and method for producing same |
US6479166B1 (en) | 1998-10-06 | 2002-11-12 | Case Western Reserve University | Large area polysilicon films with predetermined stress characteristics and method for producing same |
JP4313874B2 (ja) | 1999-02-02 | 2009-08-12 | キヤノン株式会社 | 基板の製造方法 |
US6204205B1 (en) | 1999-07-06 | 2001-03-20 | Taiwan Semiconductor Manufacturing Company | Using H2anneal to improve the electrical characteristics of gate oxide |
US6372600B1 (en) | 1999-08-30 | 2002-04-16 | Agere Systems Guardian Corp. | Etch stops and alignment marks for bonded wafers |
JP4212228B2 (ja) * | 1999-09-09 | 2009-01-21 | 株式会社東芝 | 半導体装置の製造方法 |
US20020090758A1 (en) | 2000-09-19 | 2002-07-11 | Silicon Genesis Corporation | Method and resulting device for manufacturing for double gated transistors |
JP4463957B2 (ja) | 2000-09-20 | 2010-05-19 | 信越半導体株式会社 | シリコンウエーハの製造方法およびシリコンウエーハ |
US20050026432A1 (en) | 2001-04-17 | 2005-02-03 | Atwater Harry A. | Wafer bonded epitaxial templates for silicon heterostructures |
US20020168802A1 (en) * | 2001-05-14 | 2002-11-14 | Hsu Sheng Teng | SiGe/SOI CMOS and method of making the same |
JP2003031495A (ja) * | 2001-07-12 | 2003-01-31 | Hitachi Ltd | 半導体装置用基板の製造方法および半導体装置の製造方法 |
US6562127B1 (en) | 2002-01-16 | 2003-05-13 | The United States Of America As Represented By The Secretary Of The Navy | Method of making mosaic array of thin semiconductor material of large substrates |
US6562703B1 (en) | 2002-03-13 | 2003-05-13 | Sharp Laboratories Of America, Inc. | Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content |
US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
US7074623B2 (en) | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US6743662B2 (en) | 2002-07-01 | 2004-06-01 | Honeywell International, Inc. | Silicon-on-insulator wafer for RF integrated circuit |
US6841457B2 (en) * | 2002-07-16 | 2005-01-11 | International Business Machines Corporation | Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion |
WO2004021420A2 (en) * | 2002-08-29 | 2004-03-11 | Massachusetts Institute Of Technology | Fabrication method for a monocrystalline semiconductor layer on a substrate |
US7057234B2 (en) | 2002-12-06 | 2006-06-06 | Cornell Research Foundation, Inc. | Scalable nano-transistor and memory using back-side trapping |
EP1588416B1 (en) | 2003-01-07 | 2009-03-25 | S.O.I.Tec Silicon on Insulator Technologies | Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer |
US7005160B2 (en) | 2003-04-24 | 2006-02-28 | Asm America, Inc. | Methods for depositing polycrystalline films with engineered grain structures |
WO2005010946A2 (en) * | 2003-07-23 | 2005-02-03 | Asm America, Inc. | DEPOSITION OF SiGe ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES |
JP3967695B2 (ja) * | 2003-08-27 | 2007-08-29 | 株式会社東芝 | 歪み緩和SiGe基板の製造方法 |
EP1665367A2 (en) | 2003-09-26 | 2006-06-07 | Universite Catholique De Louvain | Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses |
JP4413580B2 (ja) * | 2003-11-04 | 2010-02-10 | 株式会社東芝 | 素子形成用基板の製造方法 |
US6992025B2 (en) | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
US7018882B2 (en) | 2004-03-23 | 2006-03-28 | Sharp Laboratories Of America, Inc. | Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon |
US7279400B2 (en) | 2004-08-05 | 2007-10-09 | Sharp Laboratories Of America, Inc. | Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass |
US7312487B2 (en) | 2004-08-16 | 2007-12-25 | International Business Machines Corporation | Three dimensional integrated circuit |
DE102004041378B4 (de) | 2004-08-26 | 2010-07-08 | Siltronic Ag | Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung |
US7476594B2 (en) | 2005-03-30 | 2009-01-13 | Cree, Inc. | Methods of fabricating silicon nitride regions in silicon carbide and resulting structures |
FR2890489B1 (fr) | 2005-09-08 | 2008-03-07 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant |
FR2897982B1 (fr) | 2006-02-27 | 2008-07-11 | Tracit Technologies Sa | Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat |
FR2902233B1 (fr) | 2006-06-09 | 2008-10-17 | Soitec Silicon On Insulator | Procede de limitation de diffusion en mode lacunaire dans une heterostructure |
EP1928020B1 (en) * | 2006-11-30 | 2020-04-22 | Soitec | Method of manufacturing a semiconductor heterostructure |
FR2910702B1 (fr) | 2006-12-26 | 2009-04-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
FR2911430B1 (fr) | 2007-01-15 | 2009-04-17 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat hybride" |
CN101681807B (zh) | 2007-06-01 | 2012-03-14 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
JP4445524B2 (ja) | 2007-06-26 | 2010-04-07 | 株式会社東芝 | 半導体記憶装置の製造方法 |
JP2009016692A (ja) | 2007-07-06 | 2009-01-22 | Toshiba Corp | 半導体記憶装置の製造方法と半導体記憶装置 |
WO2009011303A1 (ja) * | 2007-07-13 | 2009-01-22 | Canon Anelva Corporation | Si層凝集抑制方法、半導体装置の製造方法及び真空処理装置 |
US20090278233A1 (en) | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
US7915716B2 (en) | 2007-09-27 | 2011-03-29 | Stats Chippac Ltd. | Integrated circuit package system with leadframe array |
US7879699B2 (en) | 2007-09-28 | 2011-02-01 | Infineon Technologies Ag | Wafer and a method for manufacturing a wafer |
US8128749B2 (en) | 2007-10-04 | 2012-03-06 | International Business Machines Corporation | Fabrication of SOI with gettering layer |
US7868419B1 (en) | 2007-10-18 | 2011-01-11 | Rf Micro Devices, Inc. | Linearity improvements of semiconductor substrate based radio frequency devices |
JP2009135453A (ja) | 2007-10-30 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置及び電子機器 |
US20090236689A1 (en) | 2008-03-24 | 2009-09-24 | Freescale Semiconductor, Inc. | Integrated passive device and method with low cost substrate |
FR2933234B1 (fr) | 2008-06-30 | 2016-09-23 | S O I Tec Silicon On Insulator Tech | Substrat bon marche a structure double et procede de fabrication associe |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
JP2010258083A (ja) | 2009-04-22 | 2010-11-11 | Panasonic Corp | Soiウェーハ、その製造方法および半導体装置の製造方法 |
CN105552115B (zh) | 2009-11-02 | 2019-10-29 | 富士电机株式会社 | 半导体器件以及用于制造半导体器件的方法 |
JP5644096B2 (ja) | 2009-11-30 | 2014-12-24 | ソニー株式会社 | 接合基板の製造方法及び固体撮像装置の製造方法 |
US8252624B2 (en) | 2010-01-18 | 2012-08-28 | Applied Materials, Inc. | Method of manufacturing thin film solar cells having a high conversion efficiency |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
WO2011118643A1 (ja) | 2010-03-26 | 2011-09-29 | テルモ株式会社 | 留置針組立体 |
US8859393B2 (en) | 2010-06-30 | 2014-10-14 | Sunedison Semiconductor Limited | Methods for in-situ passivation of silicon-on-insulator wafers |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
JP5627649B2 (ja) | 2010-09-07 | 2014-11-19 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
JP5117588B2 (ja) * | 2010-09-07 | 2013-01-16 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
FR2967812B1 (fr) | 2010-11-19 | 2016-06-10 | S O I Tec Silicon On Insulator Tech | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif |
US9287353B2 (en) | 2010-11-30 | 2016-03-15 | Kyocera Corporation | Composite substrate and method of manufacturing the same |
EP2656388B1 (en) | 2010-12-24 | 2020-04-15 | QUALCOMM Incorporated | Trap rich layer for semiconductor devices |
US8536021B2 (en) | 2010-12-24 | 2013-09-17 | Io Semiconductor, Inc. | Trap rich layer formation techniques for semiconductor devices |
US8481405B2 (en) | 2010-12-24 | 2013-07-09 | Io Semiconductor, Inc. | Trap rich layer with through-silicon-vias in semiconductor devices |
US8796116B2 (en) | 2011-01-31 | 2014-08-05 | Sunedison Semiconductor Limited | Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods |
KR101870476B1 (ko) | 2011-03-16 | 2018-06-22 | 썬에디슨, 인크. | 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법 |
FR2973158B1 (fr) | 2011-03-22 | 2014-02-28 | Soitec Silicon On Insulator | Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences |
FR2973159B1 (fr) | 2011-03-22 | 2013-04-19 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de base |
FR2980916B1 (fr) | 2011-10-03 | 2014-03-28 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type silicium sur isolant |
US9496255B2 (en) | 2011-11-16 | 2016-11-15 | Qualcomm Incorporated | Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same |
US8741739B2 (en) | 2012-01-03 | 2014-06-03 | International Business Machines Corporation | High resistivity silicon-on-insulator substrate and method of forming |
US20130193445A1 (en) | 2012-01-26 | 2013-08-01 | International Business Machines Corporation | Soi structures including a buried boron nitride dielectric |
CN103681447A (zh) * | 2012-09-10 | 2014-03-26 | 中国科学院微电子研究所 | Soi衬底制作方法及soi衬底 |
US8921209B2 (en) | 2012-09-12 | 2014-12-30 | International Business Machines Corporation | Defect free strained silicon on insulator (SSOI) substrates |
US9202711B2 (en) | 2013-03-14 | 2015-12-01 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness |
JP2016519049A (ja) | 2013-05-24 | 2016-06-30 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 低酸素シリコンインゴットの製造方法 |
US8951896B2 (en) | 2013-06-28 | 2015-02-10 | International Business Machines Corporation | High linearity SOI wafer for low-distortion circuit applications |
US9209069B2 (en) | 2013-10-15 | 2015-12-08 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI substrate with reduced interface conductivity |
US9768056B2 (en) | 2013-10-31 | 2017-09-19 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition |
KR102294812B1 (ko) | 2014-01-23 | 2021-08-31 | 글로벌웨이퍼스 씨오., 엘티디. | 고 비저항 soi 웨이퍼 및 그 제조 방법 |
WO2015119742A1 (en) | 2014-02-07 | 2015-08-13 | Sunedison Semiconductor Limited | Methods for preparing layered semiconductor structures |
JP6118757B2 (ja) | 2014-04-24 | 2017-04-19 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
JP6179530B2 (ja) | 2015-01-23 | 2017-08-16 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
-
2016
- 2016-05-18 EP EP20180941.5A patent/EP3739620B1/en active Active
- 2016-05-18 US US15/574,009 patent/US10332782B2/en active Active
- 2016-05-18 CN CN202210094008.3A patent/CN114496732B/zh active Active
- 2016-05-18 WO PCT/US2016/033097 patent/WO2016196011A1/en active Application Filing
- 2016-05-18 CN CN201680031749.XA patent/CN107873106B/zh active Active
- 2016-05-18 EP EP16726253.4A patent/EP3304586B1/en active Active
- 2016-05-18 JP JP2017562310A patent/JP6533309B2/ja active Active
- 2016-05-31 TW TW105117081A patent/TWI699832B/zh active
- 2016-05-31 TW TW109106936A patent/TWI709175B/zh active
-
2019
- 2019-05-10 US US16/409,038 patent/US10510583B2/en active Active
- 2019-05-23 JP JP2019096874A patent/JP6752933B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
TWI699832B (zh) | 2020-07-21 |
WO2016196011A1 (en) | 2016-12-08 |
TWI709175B (zh) | 2020-11-01 |
CN114496732B (zh) | 2023-03-03 |
JP2018520510A (ja) | 2018-07-26 |
CN107873106A (zh) | 2018-04-03 |
EP3304586A1 (en) | 2018-04-11 |
EP3304586B1 (en) | 2020-10-07 |
US10332782B2 (en) | 2019-06-25 |
JP6533309B2 (ja) | 2019-06-19 |
TW202025303A (zh) | 2020-07-01 |
US20190273015A1 (en) | 2019-09-05 |
US20180294183A1 (en) | 2018-10-11 |
EP3739620B1 (en) | 2022-02-16 |
TW201709333A (zh) | 2017-03-01 |
EP3739620A1 (en) | 2020-11-18 |
CN114496732A (zh) | 2022-05-13 |
US20190181036A9 (en) | 2019-06-13 |
JP6752933B2 (ja) | 2020-09-09 |
US10510583B2 (en) | 2019-12-17 |
CN107873106B (zh) | 2022-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7206366B2 (ja) | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 | |
JP6454716B2 (ja) | 高抵抗率soiウエハおよびその製造方法 | |
JP6752933B2 (ja) | 多層構造体 | |
JP6592534B2 (ja) | 多層構造体及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190611 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190611 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20190926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6752933 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |