TW201216414A - Methods for in-situ passivation of silicon-on-insulator wafers - Google Patents

Methods for in-situ passivation of silicon-on-insulator wafers Download PDF

Info

Publication number
TW201216414A
TW201216414A TW100123193A TW100123193A TW201216414A TW 201216414 A TW201216414 A TW 201216414A TW 100123193 A TW100123193 A TW 100123193A TW 100123193 A TW100123193 A TW 100123193A TW 201216414 A TW201216414 A TW 201216414A
Authority
TW
Taiwan
Prior art keywords
wafer
chamber
insulating layer
split surface
split
Prior art date
Application number
TW100123193A
Other languages
English (en)
Inventor
Michael J Ries
Dale A Wittle
Anca Stefanescu
Andrew M Jones
Original Assignee
Memc Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memc Electronic Materials filed Critical Memc Electronic Materials
Publication of TW201216414A publication Critical patent/TW201216414A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Description

I 201216414 六、發明說明: 【先前技術】 半導體晶圓通常自單晶錠(例如矽錠)製得,然後將該單 晶鍵切割成個別晶圓。一種類型之晶圓係絕緣層上石夕 (SOI)晶圓。SOI晶圓包括在絕緣層(即,氧化物層)頂上之 薄矽層,而該絕緣層設置於矽基板上。藉由將一對晶圓接 合在一起並隨後在分裂操作中移除晶圓中之一者之一部分 來形成SOI晶圓。 在自形成SOI晶圓之室移除之後,S0I晶圓之外部(即, 經分裂)表面經常因接觸或暴露於各種材料而受到污染。 一旦受到污染,SOI晶圓之經分裂表面之清潔很困難,耗 費時間,代價高,且經常並不能完全成功。因此,業内對 保護SOI晶圓之經分裂表面免於污染之製程之需求仍未得 到滿足。 【發明内容】 一個態樣係在室中在絕緣層上矽晶圓上實施鈍化製程之 方法。該方法包含在室内分裂接合晶圓對以形成絕緣層上 石夕(SOI)晶圓之步驟,該SOI晶圓具有經分裂表面。然後藉 由將經分裂表面暴露於氣態形式之臭氧來原位鈍化S0I晶 圓之經分裂表面,其中將經分裂表面暴露於氣態形式之臭 氧使得在經分裂表面上產生薄氧化物層。然後自室移除絕 緣層上矽晶圓。 另一態樣係在室中在絕緣層上矽晶圓上實施鈍化製程之 方法,在S亥室中分裂接合晶圓對以形成絕緣層上石夕晶圓。 157304.doc 201216414 ❹法包含在室内分裂接合晶圓對以形成絕緣層上石夕晶圓 之步驟中分難合晶圓對在絕緣層切㈣上形成缓 分裂表面。然後在絕緣層切晶圓之經分裂表面上原位實 施純化製程,以在經分裂表面上形成薄氧化物層。然後自 室移除絕緣層上矽晶圓。 再-態樣係在鄰接第一室之第二室中在分層矽結構上實 施純化製程之方法,在該第-室中形成分層㈣構。該方 法包含在第一室中形成分層矽結構之步驟,該分層結構具 有表面。然後將分層矽結構自第一室轉移至第二室而不將 分層矽結構暴露於室外部之氛圍。然後在分層矽結構之表 面上實施鈍化製程。然後自第二室移除分層矽結構。 結合上文所提及態樣所述之特徵存在各種改進。其他特 徵同樣亦可併入上文所提及態樣中^該等改進及額外特徵 可個別地或以任何組合存在。例如,下文結合所圖解說明 貫施例中之任一者所論述之各種特徵可單獨或以任何組合 併入上文所闡述態樣中之任一者中。 【實施方式】 首先參照圖1及2,顯示本發明一實施例之供體晶圓丨1〇 及氧化物層120。圖1係供體晶圓11〇之俯視圖,而圖2係供 體晶圓之剖視圖。氧化物層120接合至供體晶圓11 〇之前表 面112。可藉由使供體晶圓11〇經受適於氧化物層生長之氛 圍在前表面112之頂上生長氧化物層12〇。或者,氧化物層 120可藉助任何已知化學沈積製程沈積於前表面U2上並充 當絕緣體(即,電介質)。 157304.doc 201216414 圖3係正植入粒子(例如,氫原子或氫原子與氦原子之組 合)之供體晶圓110之剖視圖。使用粒子植入供體晶圓1 1 〇 至供體晶圓110之刖表面112之下指定深度。在一些實施例 中’粒子係藉助離子植入製程植入之氫或氦離子。然後, 在供體晶圓120之前表面112下方在距前表面之距離等於植 入粒子之指定深度處形成分裂平面114。分裂平面114界定 貫穿供體晶圓110之平面’在此處藉由植入離子且當隨後 加熱供體晶圓時實質上弱化供體晶圓。 圖4係供體晶圓11〇及處置晶圓(handle wafer) 130接合在 一起以形成接合晶圓140之剖視圖。依照任何適宜方法(例 如親水接合)將供體晶圓110及處置晶圓13〇接合在一起。 藉由將晶圓表面暴露於含有(例如)氧或氮之電漿將供體晶 圓110及處置晶圓130接合在一起。藉由在通常稱為表面活 化之製程中暴露於電漿來改質晶圓110、13〇之表面。然後 將晶圓110、130壓在一起並在其間形成接合。該鍵較弱, 但在進一步處理接合晶圓14〇之前加強該接合。 在一些製程中,供體晶圓110與處置晶圓13〇之間(即, 接合晶圓140)之親水接合係藉由在介於大約3〇〇β(:與5〇(rc 之間之度下加熱接合晶圓對或使其退火來加強。高溫使 得在供體晶圓110與處置晶圓130之鄰接表面之間形成共價 鍵’由此使供體晶圓與處置晶圓之間之接合變堅固。在加 熱接合晶圓140或使其退火的同時,先前植入於供體晶圓 11 〇中之粒子開始移動並弱化分裂平面丨丨4。 圖5係圖4中所繪示之接合晶圓14〇在分裂製程期間移除 157304.doc 201216414 接合晶圓之一部分之後(此導致產生絕緣層上矽(SC)I)晶 圓,其通常稱為1 50)之剖視圖。根據其他方法,接合晶圓 14Q可替代地經受一段時間之高溫以使供體晶圓之一部分 自接合晶圓分離。暴露於高溫起作用以引發並然後使裂紋 沿分裂平面傳播,由此使供體晶圓11〇之一部分自供體晶 圓之殘餘部分分離。 由於分裂平面114已因植入離子而實質上弱化,故其界 定出當向晶圓施加力時晶圓容易沿其分離之邊界。根據一 些實施例,首先將接合晶圓14〇安置於設置於室17〇内之固 定裝置(在160處大體上以虛影所指示)中,如圖7所示。室 170在分裂該接合晶圓14〇期間與外部環境實質上隔絕,且 在例示性實施例中在鈍化S 〇 Ϊ晶圓i 5 〇之前用惰性氣體(例 如氬氣或氮氣)充滿。在另一實施例中,室丄7〇並未充滿惰 性氣體而是代之充滿在分裂晶圓之後鈍化晶圓表面之氣體 或物質(下文所更詳細闡述)。另外,在一些實施例中在 開放式環境(open_air envir〇nment)中分裂該接合晶圓。 在該開放式環境中,S0I晶圓15〇之經分裂表面152可暴露 於在氛圍中通常所發現之元素。可增加該開放式環境中之 濕度以幫助鈍化SOI晶圓150之經分裂表面152。在該等實 ,例中’ 8〇1晶圓15〇可安置於卡£中。卡匿能夠固持多個 aB圓。可利用氮氣或其他鈍化物質(例如臭氧)吹掃該卡匣 以純化SOI晶圓之經分裂表面丨52。 固定裝置160施加與接合晶圓140之相對側垂直之機械 力,以便牽拉供體晶圓丨10之一部分離開該接合晶圓。在 157304.doc 201216414 一實施例中,使用吸杯來施加機械力。分離供體晶圓uo 之一部分係藉由在分裂平面處之該接合晶圓邊緣施加機械 楔來引發’以便引發裂紋沿分裂平面之傳播。由於分裂平 面之弱化結構,裂紋沿分裂平面114傳播直至該接合晶圓 140沿分裂平面分成兩片為止。然後由吸杯所施加之機械 力將接合晶圓140拉成兩片。一片僅包含供體晶圓11〇之一 部分。另一片包含處置晶圓130及與其接合之供體晶圓n〇 之一部分並形.成SOI晶圓150。 SOI晶圓150之經分裂表面152界定出接合晶圓140沿分裂 平面114分離之後所產生之表面。經分裂表面152具有因沿 分裂平面114分離而產生之損壞表面,其在不進一步處理 之情況下將使得該表面不適於最終用途應用。因此,使經 分裂表面152經受額外處理步驟以修復損壞並使經分裂表 面變平滑,從而產生圖6中所顯示之平滑經分裂表面 152S。 在先前系統中SOI晶圓150之經分裂表面152經常在分裂 或移除供體晶圓110之一部分之後受到污染。污染可源自 各種源,例如在SOI晶圓150分裂之後儲存其之卡匣。污染 源亦可包括SOI晶圓150在自室170移除之後且在隨後處理 操作之剛所暴露之氛圍中之污染物(例如有機化合物等)。 不欲受限於任何特定理論’相信經分裂表面152對污染 之親和力係在分裂操作期間在S0I晶圓15〇之經分裂表面中 所形成之懸空鍵之結果。據信該等懸空鍵具有高化學反應 性,此乃因當供體晶圓110之一部分自接合晶圓140分裂時 157304.doc 201216414 原子自經分裂表面152中之分子移除。懸空鍵迅速與接觸 SOI晶圓150之經分裂表面152之物質、且尤其有機物質 (即,含碳物質)反應。 在先前系統中已改良在經分裂表面152上所實施之清潔 製程’以便嘗試移除在經分裂表面上之污染。然而,該等 清潔製程並非完全成功◊自SOI晶圓150之經分裂表面152 移除污染之其他嘗試已專注於藉由改良室17〇内之環境清 潔度或更換儲存SOI晶圓1 50之卡匣來消除污染源。該等嘗 試同樣產生令人不滿意之結果,此乃因存在許多潛在污染 源且據信經分裂表面152對於與污染物反應而言具有強親 和力。 因此’本文揭示藉由暴露於鈍化物質來鈍化Sqj晶圓1 % 之經分裂表面152以使經分裂表面將不與污染物反應之方 法。通常’本文所闞述方法中所使用之純化物質包括氧化 生物質’當暴露於其時在SOI晶圓150之經分裂表面152上 生長及/或形成薄氧化物層。在經分裂表面152上所實施之 鈍化致使相對容易地移除隨後沈積於經分裂表面上之任何 污杂物。在分裂晶圓之後’亦原位鈍化SOI晶圓ι5〇之經分 裂表面152。亦即,當SOI晶圓15〇在室17〇中時且在自室移 除之前,鈍化SOI晶圓150。在分裂與鈍化之間不實施中間 或其他步驟。 因此’ SOI晶圓150在鈍化之前並不暴露於室17〇周圍之 外部氛圍。因此,S0I晶圓之高反應性經分裂表面在鈍化 之削並不暴露於污染物且僅暴露於室1 70内之經控制惰性 157304.doc 201216414 氛圍。如上文所闡述,在一些實施例中,在室i7〇内不使 用惰性氛圍且替代地在室中存在氣體或其他物質(廣義 上’「鈍化物質」),其在分裂晶圓的同時或之後立即鈍化 晶圓表面。因此’可在純化環境而非惰性環境中分裂晶 圓。 在其他實施例中,S0I晶圓150可自室17〇轉移至鄰接室 180(廣義上,「第二室」),然後其在鄰接室18〇中鈍化。此 鄰接室18〇毗鄰室170設置且兩個室經組態,以使得s〇i晶 圓150可自該室轉移至鄰接室而不會將s〇I晶圓暴露於室周 圍之外部氛圍及其中所含之污染物。 另外,其他分層矽結構之表面(例如,使用非氧化供體 晶圓之直接矽接合結構)亦如SOI晶圓15〇之經分裂表面152 一樣對相同類型之污染敏感。因此,本文中所闡述在s〇i 晶圓15〇之經分裂表面152上實施鈍化製程之方法同樣可用 於分層石夕結構之表面上。 圖8繪示在SOI晶圓(例如上文結合圖i至7所闡述之s〇I晶 圓150)上實施鈍化製程之方法8〇〇。方法8〇〇自區塊開 始,其中在室(即,室170)内分裂接合晶圓對以形成s〇I晶 圓。然後在區塊820中原位(即,當仍在室中時)鈍化s〇I晶 圓之經分裂表面。可藉由將其暴露於氣態形式之臭氧來鈍 化SOI晶圓之經分裂表面。在分裂接合晶圓對之後可將臭 氧引入至室中,或在分裂接合晶圓對的同時室中可存在臭 氧。由於經分裂表面暴露於氣態臭氧,故在經分裂表面上 形成薄氧化物層。該薄氧化物層防止經分裂表面與污染物 157304.doc •10· 201216414 反應。由於薄氧化物層防止污染物與經分裂表面反應或接 合,故隨後沈積於經分裂表面上之污染物亦更容易自其移 -除―。 _ 在其他實施例中,藉由暴露於產生氣態臭氧之紫外光來 鈍化SOI晶圓之經分裂表面。在經分裂表面暴露於紫外光 期間,在經分裂表面上形成薄氧化物層。另外,在其他實 施例中,藉由暴露於氧化輝光放電電漿製程來鈍化S0I晶 圓之經分裂表面。 圖9繪示在SOI晶圓上實施鈍化製程之方法9〇〇。圖9之方 法900與上文所闡述方法800相似,只是方法9〇〇使用不同 製程來鈍化SOI晶圓之經分裂表面。方法9〇〇自區塊91〇開 始,其中在至内分裂接合晶圓對以形成S0I晶圓。然後在 區塊920中原位(即,當仍在室中時)鈍化s〇I晶圓之經分裂 表面。藉由將其暴露於電暈放電來鈍化s〇I晶圓之經分裂 表面。電暈放電係由圍繞導體之流體的電離所引發之放 電。當電位梯度(即,電場強度)超過針對該流體之某一值 時發生放電。放電在導體及s〇I晶圓周圍形成電漿。電漿 之產生進而產生臭氧及氧自由基,其與經分裂表面反應以 在SOI晶圓之經分裂表面上形成薄氧化物層。該薄氧化物 層防止經分裂表面與污染物反應。由於薄氧化物層防止污 染物與經分裂表面反應或接合,故隨後沈積於經分裂表面 上之污染物亦更容易自其移除。 圖10繪示在SOI晶圓上實施鈍化製程之方法1〇〇〇,該方 法與上文所闡述之方法800、900相似,只是方法1000使用 157304.doc 201216414 不同製程來鈍化晶圓之經分裂表面。方法1〇〇〇自區塊1〇1〇 開始,其中分裂一接合晶圓對以形成S0I晶圓。然後在區 塊1020中原位鈍化S0I晶圓之經分裂表面。藉由在經分裂 表面上實施濕式化學氧化物製程來鈍化S 〇1晶圓之經分裂 表面。濕式化學氧化物製程導致在經分裂表面上形成薄氧 化物層,該薄氧化物層防止經分裂表面與其所接觸之污染 物反應。另外,由於薄氧化物層防止污染物與經分裂表面 反應或接合,故隨後沈積於經分裂表面上之污染物易於自 其移除。 在其他實施例中’藉由暴露於包括臭氧化水(〇z〇nated water)及過氧化氫中之一者之濕式化學品來鈍化s〇I晶圓之 經分裂表面。濕式化學蝕刻組合物之其他實例包括稱為標 準清潔1 (即,氫氧化銨、過氧化物及水)及標準清潔2(即, HC1及過氧化氫)之組合物。 圖11繪示在分層矽結構(例如S0I晶圓或直接矽接合結 構)上實施鈍化製程之方法11〇〇,該方法與上文所闡述之 方法800、900、1〇〇〇相似,只是在鄰接形成該分層矽結構 之室之第二室中實施鈍化製程。方法11〇〇自區塊111〇開 始’其中在第一室(例如室170)中形成分層矽結構。在區塊 1120中’該分層矽結構自第一室轉移至鄰接之第二室(例 如第二室180)。第一室及第二室各自經架構成使得該分層 石夕結構可在其間轉移而不會暴露於室外部之氛圍及其中所 含之污染物。因此’可在第一室與鄰接室之間設置一系列 密封或其他機構’以便維持兩室間之整體性。亦可在室内 157304.doc 12 201216414 設置機構(例如台車)或其他適宜裝置以將分層矽結構自第 一室輸送至第二室。 在區塊1130中,在第二室中鈍化分層矽結構之表面。在 表面上所使用之鈍化製程可係上文結合圖8至1〇所闡述者 中之任一者且導致在表面上形成薄氧化物層。在結構之表 面上所形成之薄氧化物層在防止表面與污染物反應或接合 方面起到與上文結合圖8至〖〇所闡述者相同之作用。然後 在完成鈍化製程且在表面上形成薄氧化物層之後,在區塊 1140中自第二室移除分層矽結構。 除非另有說明,否則在本文中所圖解說明並闡述之本發 明實施例中執行或實施操作之順序並非必需的。亦即,除 非另有說明,否則可以任何順序實施操作,且本發明實施 例可包括額外操作或比本文中所揭示者更少之操作。舉例 而言’預期在另-操作之前、同時或之後執行或實施特定 操作在本發明態樣之範圍内。 當介紹本發明要素或其實施例時,冠詞「一(a、an)」、 「該(the、said)」意欲指存在若干要素中之一或多者。術 語「包含(comprising)」、「包括(inchiding)」及「具有 (having)」意欲具有囊括性且意指除所列示要素以外/亦可 存在額外要素。 由於可在不背離本發明範圍之情況下對上文構造做出各 種改變’故意欲將在以上說明書中所含有及在附圖中所顯 不之所有内容解釋為具有說明性而不具有限制意義。 【圖式簡單說明】 157304.doc •13· I · 201216414 圖i係供體矽晶圓之俯視圖; 圖2係圖1之供體矽晶圓之剖視圖; 圖3係正進行離子植入之供體矽晶圓之剖視圖; 圖4係包含接合至處置矽晶圓之供體矽晶圓之接合晶圓 之剖視圖; 圖5係圖4之接合晶圓在移除供體晶圓之一部分以形成絕 緣層上矽晶圓之後之剖視圖; 圖6係圖5之絕緣層上矽晶圓在晶圓之經分裂表面平滑之 後之剖視圖。 圖7係至的不意圖,其具有設置於其中用於分裂圖4之接 合晶圓之固定裝置; .圖8係顯示在形成S〇I晶圓之室中在晶圓上實施純化 製程之方法之流程圖; .圖9係顯示在形成SOI晶圓之室中在s〇I晶圓±實施純化 製程之另一方法之流程圖; 圖10係顯示在形成S0I晶圓之室中在SOI晶圓上實施鈍化 製程之再—方法之流程圖;且 圖U係顯示在鄰接形成分層矽結構之室的室中在分層矽 、结構上實施純化製程之方法之流程圖。 【主要元件符號說明】 110 供體晶圓 112 前表面 114 分裂平面 120 氧化物層 I57304.doc -14· 201216414 130 處置晶圓 140 接合晶圓 150 S OI晶圓 152 經分裂表面 152S 平滑經分裂表面 160 固定裝置 170 室 180 鄰接室 157304.doc - 15-

Claims (1)

  1. 201216414 七、申請專利範圍: 種在室中在絕緣層上矽晶圓上實施鈍化製程之方法, 該方法包含以下步鄉: I至内刀裂一接合晶圓對以形成該絕緣層上石夕(SOI) 日日圓,該SOI晶圓具有經分裂表面; 藉由將》亥經分裂表面暴露於氣態形式之臭氧以原位純 =該SOI晶圓之該經分裂表面,其中將該經分裂表面暴 路於该氣態形式之臭氧導致在該經分裂表面上形成薄氧 化物層;及 自該室移除該絕緣層上石夕晶圓。 2.如請求項1之方法,其中在分裂該接合晶圓對之後將該 臭氧引入至該室中,且在分裂與鈍化之間不實施中間步 驟。 3_如請求項1之方法,其中在該絕緣層上矽結構之該經分 裂表面上所形成之該薄氧化物層經形成以防止污染物與 該經分裂表面反應。 4 ·如請求項1之方法’其中原位鈍化該絕緣層上石夕晶圓之 該經分裂表面係包含在分裂該接合晶圓對以形成該絕緣 層上矽晶圓之該室中鈍化該經分裂表面。 5. 如請求項4之方法’其進一步包含在隨後分裂該接合晶 圓之該同一室内形成該接合晶圓對。 6. —種在室中在絕緣層上矽晶圓上實施鈍化製程之方法, 在該室中分裂一接合晶圓對以形成該絕緣層上石夕晶圓, 该方法包含以下步驟· 157304.doc 201216414 在該室内分裂該接合晶圓對以形成該絕緣層上矽晶 圓其·中分裂該接合晶圓對在該絕緣層上矽晶圓上形成 經分裂表面; j在該絕緣層上石夕晶圓之該經分裂上原位實施鈍化 製程以在β玄經分裂表面上形成薄氧化物層;及 自該室移除該絕緣層上矽晶圓。 士月长項6之方法,其中實施該鈍化製程包含將該絕緣 層上矽晶圓之該經分裂表面暴露於紫外光,此導致在該 經分裂表面上形成該薄氧化物層。 8. 如明求項7之方法,其中在該室内包括一或多種鈍化物 質之鈍化環境中分裂該接合晶圓對。 9. 士凊求項6之方法,其中實施該純化製程包含將該絕緣 層上矽晶圓之該經分裂表面暴露於電暈放電。 10. 如請求項9之方法,其中將該絕緣層上矽晶圓之該經分 裂表面暴露於該電暈放電導致在該經分裂表面上形成該 薄氧化物層。 11·如請求項6之方法,其中實施該鈍化製程包含將該絕緣 層上矽晶圓之該經分裂表面暴露於濕式化學氧化物。 12. 如凊求項11之方法,其中將該絕緣層上碎晶圓之該經分 裂表面暴露於該濕式化學氧化物導致在該經分裂表面上 形成該薄氧化物層。 13. 如請求項11之方法,其中該濕式化學氧化物係臭氧化水 (ozonated water) 〇 14. 如請求項11之方法,其中該濕式化學氧化物包括過氧化 157304.doc 201216414 氫。 15.如請求項6之方法,其中原位鈍化該絕緣層上矽晶圓之 該經分裂表面係包含在分裂該接合晶圓對之該室中鈍化 該經分裂表面。 丨6· 一種在鄰接第一室之第二室中在分層矽結構上實施鈍化 製程之方法,其中在該第一室中形成該分層矽結構,該 方法包含以下步驟: 在該第一室中形成該分層矽結構’該分層結構具有表 面; 將該分層矽結構自該第一室轉移至該第二室而不將該 分層矽結構暴露於該等室外部之氛圍; 在該分層矽結構之該表面上實施鈍化製程;及 自該第二室移除該分層矽結構。 17_如請求項16之方法,其中該轉移步驟包括在台車上轉移 該分層矽結構。 18. 如請求項17之方法,其中該第一室及該第二室包括惰性 氛圍。 19. 如請求項16之方法,其中實施該鈍化製程包含將該分層 ·. 石夕結構之該表面暴露於以下中之至少一者:氣態形式之 : 臭氧、紫外光、電暈放電、濕式化學氧化物、臭氧化 水、氧化輝光放電電漿製程、及過氧化氫。 2〇·如請求項19之方法,其中實施該鈍化製程在該分層矽結 構之該表面上獲得該薄氧化物層。 157304.doc
TW100123193A 2010-06-30 2011-06-30 Methods for in-situ passivation of silicon-on-insulator wafers TW201216414A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US35999810P 2010-06-30 2010-06-30

Publications (1)

Publication Number Publication Date
TW201216414A true TW201216414A (en) 2012-04-16

Family

ID=44653366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100123193A TW201216414A (en) 2010-06-30 2011-06-30 Methods for in-situ passivation of silicon-on-insulator wafers

Country Status (8)

Country Link
US (1) US8859393B2 (zh)
EP (1) EP2589075A2 (zh)
JP (1) JP5989642B2 (zh)
KR (3) KR20190087668A (zh)
CN (1) CN102959697A (zh)
SG (1) SG186853A1 (zh)
TW (1) TW201216414A (zh)
WO (1) WO2012001659A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427097B (zh) * 2011-11-23 2014-05-07 中国科学院物理研究所 一种硅的氧化钝化方法及钝化装置
US8747598B2 (en) 2012-04-25 2014-06-10 Gtat Corporation Method of forming a permanently supported lamina
US10079170B2 (en) 2014-01-23 2018-09-18 Globalwafers Co., Ltd. High resistivity SOI wafers and a method of manufacturing thereof
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US10381260B2 (en) 2014-11-18 2019-08-13 GlobalWafers Co., Inc. Method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
EP3573094B1 (en) 2014-11-18 2023-01-04 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
CN107533953B (zh) 2015-03-03 2021-05-11 环球晶圆股份有限公司 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
WO2016149113A1 (en) 2015-03-17 2016-09-22 Sunedison Semiconductor Limited Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures
WO2016196060A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
CN114496732B (zh) 2015-06-01 2023-03-03 环球晶圆股份有限公司 制造绝缘体上硅锗的方法
EP3378094B1 (en) 2015-11-20 2021-09-15 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US10622247B2 (en) 2016-02-19 2020-04-14 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a buried high resistivity layer
EP3758050A1 (en) 2016-03-07 2020-12-30 GlobalWafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US11114332B2 (en) 2016-03-07 2021-09-07 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
WO2017155804A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
SG11201810486VA (en) 2016-06-08 2018-12-28 Globalwafers Co Ltd High resistivity single crystal silicon ingot and wafer having improved mechanical strength
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
EP3533081B1 (en) 2016-10-26 2021-04-14 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
EP3549162B1 (en) 2016-12-05 2022-02-02 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator structure and method of manufacture thereof
EP3653761B1 (en) 2016-12-28 2024-02-28 Sunedison Semiconductor Limited Silicon wafers with intrinsic gettering and gate oxide integrity yield
FR3061988B1 (fr) * 2017-01-13 2019-11-01 Soitec Procede de lissage de surface d'un substrat semiconducteur sur isolant
EP3989272A1 (en) 2017-07-14 2022-04-27 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
US10916416B2 (en) * 2017-11-14 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with modified surface and fabrication method thereof
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
CN112262467B (zh) 2018-06-08 2024-08-09 环球晶圆股份有限公司 将硅薄层移转的方法
US11296277B2 (en) 2018-10-16 2022-04-05 Samsung Electronics Co., Ltd. Variable resistance memory device having an anti-oxidation layer and a method of manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836786A (en) * 1967-01-04 1974-09-17 Purification Sciences Inc Dielectric liquid-immersed corona generator
CA1030102A (en) * 1972-08-17 1978-04-25 Purification Sciences Inc. Dielectric liquid-immersed corona generator
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
JPH07118522B2 (ja) * 1990-10-24 1995-12-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 基板表面を酸化処理するための方法及び半導体の構造
JPH05259153A (ja) * 1992-03-12 1993-10-08 Fujitsu Ltd シリコン酸化膜の製造方法と製造装置
JPH0766195A (ja) * 1993-06-29 1995-03-10 Sumitomo Sitix Corp シリコンウェーハの表面酸化膜形成方法
CN1104264A (zh) * 1994-09-02 1995-06-28 复旦大学 热壁密装低温低压淀积二氧化硅薄膜技术
US5880029A (en) * 1996-12-27 1999-03-09 Motorola, Inc. Method of passivating semiconductor devices and the passivated devices
US5972802A (en) * 1997-10-07 1999-10-26 Seh America, Inc. Prevention of edge stain in silicon wafers by ozone dipping
JP3153162B2 (ja) * 1997-10-08 2001-04-03 松下電子工業株式会社 シリコン酸化膜の形成方法
JP4379943B2 (ja) 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
US20020175143A1 (en) * 2001-05-22 2002-11-28 Seh America, Inc. Processes for polishing wafers
US6833322B2 (en) * 2002-10-17 2004-12-21 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
JP4614416B2 (ja) 2003-05-29 2011-01-19 日東電工株式会社 半導体チップの製造方法およびダイシング用シート貼付け装置
JP2007149723A (ja) 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
US7939424B2 (en) * 2007-09-21 2011-05-10 Varian Semiconductor Equipment Associates, Inc. Wafer bonding activated by ion implantation
SG161151A1 (en) 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
KR20110115570A (ko) 2008-11-26 2011-10-21 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 절연체-상-실리콘 구조의 가공 방법

Also Published As

Publication number Publication date
KR20180037326A (ko) 2018-04-11
WO2012001659A2 (en) 2012-01-05
EP2589075A2 (en) 2013-05-08
SG186853A1 (en) 2013-02-28
CN102959697A (zh) 2013-03-06
KR20130129897A (ko) 2013-11-29
KR20190087668A (ko) 2019-07-24
US8859393B2 (en) 2014-10-14
JP5989642B2 (ja) 2016-09-07
JP2013534731A (ja) 2013-09-05
KR102083688B1 (ko) 2020-03-02
US20120003814A1 (en) 2012-01-05
WO2012001659A3 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
TW201216414A (en) Methods for in-situ passivation of silicon-on-insulator wafers
US8012855B2 (en) Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7598153B2 (en) Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
KR101905788B1 (ko) 절연체-위-반도체 형 기판의 마무리 방법
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
US8486772B2 (en) Method of manufacturing SOI substrate
US20070032044A1 (en) Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
JP2009506533A (ja) 歪みシリコン・オン・インシュレータ構造の製造方法
WO2007014320A2 (en) Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process
WO2014017369A1 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
JP2013534731A5 (zh)
JP2010500761A5 (zh)
TWI450366B (zh) Semiconductor substrate manufacturing method
US20090117708A1 (en) Method for manufacturing soi substrate
WO2014017368A1 (ja) Sos基板の製造方法及びsos基板
RU2382437C1 (ru) Способ изготовления структуры кремний-на-изоляторе
JP2008263010A (ja) Soi基板の製造方法
WO2008088559A1 (en) Method and structure for cleaning surfaces for bonding layer transfer substrates