JP2013534731A - シリコン・オン・インシュレータウエハをインサイチュで不導体化する方法 - Google Patents
シリコン・オン・インシュレータウエハをインサイチュで不導体化する方法 Download PDFInfo
- Publication number
- JP2013534731A JP2013534731A JP2013517642A JP2013517642A JP2013534731A JP 2013534731 A JP2013534731 A JP 2013534731A JP 2013517642 A JP2013517642 A JP 2013517642A JP 2013517642 A JP2013517642 A JP 2013517642A JP 2013534731 A JP2013534731 A JP 2013534731A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chamber
- silicon
- deconducting
- cleaved
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
Description
Claims (20)
- チャンバーにおいて、シリコン・オン・インシュレータウエハ上で不導体化プロセスを実施する方法であって、以下の工程:
接合ウエハ対をチャンバー内で劈開してシリコン・オン・インシュレータ(SOI)ウエハを形成する工程であって、SOIウエハは劈開面を有する、工程;
SOIウエハの劈開面を、ガス状のオゾンに劈開面を曝すことによりインサイチュで不導体化する工程であって、劈開面をガス状のオゾンに曝すことにより、劈開面に酸化物の薄層が生じる、工程;および
シリコン・オン・インシュレータウエハをチャンバーから取り出す工程
を含む、方法。 - 接合ウエハ対を劈開した後に、チャンバー内にオゾンを導入し、劈開工程と不導体化工程との間に中間の工程が実施されない、請求項1に記載の方法。
- シリコン・オン・インシュレータ構造体の劈開面に形成された酸化物の薄層が形成されて、汚染物質が劈開面と反応するのを防止する、請求項1に記載の方法。
- シリコン・オン・インシュレータウエハの劈開面をインサイチュで不導体化する工程が、接合ウエハ対が劈開されてシリコン・オン・インシュレータウエハが形成されるチャンバーにおいて劈開面を不導体化することを含む、請求項1に記載の方法。
- 接合ウエハがその後劈開されるチャンバーと同じチャンバー内で、接合ウエハ対を形成することを更に含む、請求項4に記載の方法。
- 接合ウエハ対を劈開してシリコン・オン・インシュレータウエハを形成するチャンバーにおいて、シリコン・オン・インシュレータウエハ上で不導体化プロセスを実施する方法であって、以下の工程:
接合ウエハ対をチャンバー内で劈開してシリコン・オン・インシュレータウエハを形成する工程であって、接合ウエハ対を劈開することにより、シリコン・オン・インシュレータウエハに劈開面が形成される、工程;
シリコン・オン・インシュレータウエハの劈開面上で不導体化プロセスをインサイチュで実施して、劈開面に酸化物の薄層を形成する工程;および
シリコン・オン・インシュレータウエハをチャンバーから取り出す工程
を含む、方法。 - 不導体化プロセスを実施する工程が、シリコン・オン・インシュレータウエハの劈開面を紫外光に曝し、それにより、劈開面に酸化物の薄層が形成される、請求項6に記載の方法。
- 接合ウエハ対が、1以上の不導体化物質を含むチャンバー内で、不導体化環境において劈開される、請求項7に記載の方法。
- 不導体化プロセスを実施する工程が、シリコン・オン・インシュレータウエハの劈開面をコロナ放電に曝すことを含む、請求項6に記載の方法。
- シリコン・オン・インシュレータウエハの劈開面をコロナ放電に曝すことにより、劈開面に酸化物の薄層が形成される、請求項9に記載の方法。
- 不導体化プロセスを実施する工程が、シリコン・オン・インシュレータウエハの劈開面を湿性化学酸化物に曝すことを含む、請求項6に記載の方法。
- シリコン・オン・インシュレータウエハの劈開面を湿性化学酸化物に曝すことにより、劈開面に酸化物の薄層が形成される、請求項11に記載の方法。
- 湿性化学酸化物がオゾン水である、請求項11に記載の方法。
- 湿性化学酸化物が過酸化水素を含む、請求項11に記載の方法。
- シリコン・オン・インシュレータウエハの劈開面をインサイチュで不導体化する工程が、接合ウエハ対が劈開されるチャンバーにおいて劈開面が不導体化されることを含む、請求項6に記載の方法。
- 層状シリコン構造体が形成される第1のチャンバーに隣接する第2のチャンバーにおいて、層状シリコン構造体上で不導体化プロセスを実施する方法であって、以下の工程:
第1のチャンバーにおいて層状シリコン構造体を形成する工程であって、層状構造体は表面を有する、工程;
層状シリコン構造体を、チャンバー外の雰囲気に層状シリコン構造体を曝すことなく第1のチャンバーから第2のチャンバーへと移動させる、工程;
層状シリコン構造体の表面上で不導体化プロセスを実施する工程;および
層状シリコン構造体を第2のチャンバーから取り出す工程
を含む、方法。 - 移動させる工程が、層状シリコン構造体をトロリーで移動させることを含む、請求項16に記載の方法。
- 第1のチャンバーおよび第2のチャンバーが不活性雰囲気を含む、請求項17に記載の方法。
- 不導体化プロセスを実施する工程が、ガス状のオゾン、紫外光、コロナ放電、湿性化学酸化物、オゾン水、酸化グロー放電プラズマプロセスおよび過酸化水素の少なくとも1つに層状シリコン構造体の表面を曝すことを含む、請求項16に記載の方法。
- 不導体化プロセスを実施する工程が、層状シリコン構造体の表面に酸化物の薄層をもたらすことを含む、請求項19に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US35999810P | 2010-06-30 | 2010-06-30 | |
US61/359,998 | 2010-06-30 | ||
PCT/IB2011/052903 WO2012001659A2 (en) | 2010-06-30 | 2011-06-30 | Methods for in-situ passivation of silicon-on-insulator wafers |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013534731A true JP2013534731A (ja) | 2013-09-05 |
JP2013534731A5 JP2013534731A5 (ja) | 2014-08-14 |
JP5989642B2 JP5989642B2 (ja) | 2016-09-07 |
Family
ID=44653366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013517642A Active JP5989642B2 (ja) | 2010-06-30 | 2011-06-30 | シリコン・オン・インシュレータウエハをインサイチュで不導体化する方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8859393B2 (ja) |
EP (1) | EP2589075A2 (ja) |
JP (1) | JP5989642B2 (ja) |
KR (3) | KR20190087668A (ja) |
CN (1) | CN102959697A (ja) |
SG (1) | SG186853A1 (ja) |
TW (1) | TW201216414A (ja) |
WO (1) | WO2012001659A2 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102427097B (zh) * | 2011-11-23 | 2014-05-07 | 中国科学院物理研究所 | 一种硅的氧化钝化方法及钝化装置 |
US8747598B2 (en) * | 2012-04-25 | 2014-06-10 | Gtat Corporation | Method of forming a permanently supported lamina |
KR102360695B1 (ko) | 2014-01-23 | 2022-02-08 | 글로벌웨이퍼스 씨오., 엘티디. | 고 비저항 soi 웨이퍼 및 그 제조 방법 |
US9899499B2 (en) | 2014-09-04 | 2018-02-20 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
US9853133B2 (en) * | 2014-09-04 | 2017-12-26 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity silicon-on-insulator substrate |
JP6650463B2 (ja) | 2014-11-18 | 2020-02-19 | グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 |
US10224233B2 (en) | 2014-11-18 | 2019-03-05 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation |
EP3573094B1 (en) | 2014-11-18 | 2023-01-04 | GlobalWafers Co., Ltd. | High resistivity semiconductor-on-insulator wafer and a method of manufacturing |
EP3367424B1 (en) | 2015-03-03 | 2022-10-19 | GlobalWafers Co., Ltd. | Charge trapping polycrystalline silicon films on silicon substrates with controllable film stress |
CN107408532A (zh) | 2015-03-17 | 2017-11-28 | 太阳能爱迪生半导体有限公司 | 用于绝缘体上半导体结构的制造的热稳定电荷捕获层 |
US9881832B2 (en) | 2015-03-17 | 2018-01-30 | Sunedison Semiconductor Limited (Uen201334164H) | Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof |
JP6592534B2 (ja) | 2015-06-01 | 2019-10-16 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 多層構造体及びその製造方法 |
EP3304586B1 (en) | 2015-06-01 | 2020-10-07 | GlobalWafers Co., Ltd. | A method of manufacturing silicon germanium-on-insulator |
US10529616B2 (en) | 2015-11-20 | 2020-01-07 | Globalwafers Co., Ltd. | Manufacturing method of smoothing a semiconductor surface |
WO2017142704A1 (en) | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface |
US9831115B2 (en) | 2016-02-19 | 2017-11-28 | Sunedison Semiconductor Limited (Uen201334164H) | Process flow for manufacturing semiconductor on insulator structures in parallel |
WO2017142849A1 (en) | 2016-02-19 | 2017-08-24 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a buried high resistivity layer |
WO2017155808A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof |
JP7002456B2 (ja) | 2016-03-07 | 2022-01-20 | グローバルウェーハズ カンパニー リミテッド | 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法 |
WO2017155806A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof |
WO2017155804A1 (en) | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment |
CN111201341B (zh) | 2016-06-08 | 2023-04-04 | 环球晶圆股份有限公司 | 具有经改进的机械强度的高电阻率单晶硅锭及晶片 |
US10269617B2 (en) | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
SG10201913373WA (en) | 2016-10-26 | 2020-03-30 | Globalwafers Co Ltd | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency |
CN110352484B (zh) | 2016-12-05 | 2022-12-06 | 环球晶圆股份有限公司 | 高电阻率绝缘体上硅结构及其制造方法 |
WO2018125565A1 (en) | 2016-12-28 | 2018-07-05 | Sunedison Semiconductor Limited | Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield |
FR3061988B1 (fr) * | 2017-01-13 | 2019-11-01 | Soitec | Procede de lissage de surface d'un substrat semiconducteur sur isolant |
EP3993018A1 (en) | 2017-07-14 | 2022-05-04 | Sunedison Semiconductor Limited | Method of manufacture of a semiconductor on insulator structure |
US10916416B2 (en) | 2017-11-14 | 2021-02-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor wafer with modified surface and fabrication method thereof |
JP7160943B2 (ja) | 2018-04-27 | 2022-10-25 | グローバルウェーハズ カンパニー リミテッド | 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成 |
CN112262467A (zh) | 2018-06-08 | 2021-01-22 | 环球晶圆股份有限公司 | 将硅薄层移转的方法 |
US11296277B2 (en) | 2018-10-16 | 2022-04-05 | Samsung Electronics Co., Ltd. | Variable resistance memory device having an anti-oxidation layer and a method of manufacturing the same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259153A (ja) * | 1992-03-12 | 1993-10-08 | Fujitsu Ltd | シリコン酸化膜の製造方法と製造装置 |
JPH0766195A (ja) * | 1993-06-29 | 1995-03-10 | Sumitomo Sitix Corp | シリコンウェーハの表面酸化膜形成方法 |
JPH11121449A (ja) * | 1997-10-08 | 1999-04-30 | Matsushita Electron Corp | シリコン酸化膜の形成方法 |
JP2000294754A (ja) * | 1999-04-07 | 2000-10-20 | Denso Corp | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 |
US20040077184A1 (en) * | 2002-10-17 | 2004-04-22 | Applied Materials, Inc. | Apparatuses and methods for depositing an oxide film |
JP2007149723A (ja) * | 2005-11-24 | 2007-06-14 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP2010541210A (ja) * | 2007-09-21 | 2010-12-24 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | イオン注入によって活性化されるウェハ接合 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3836786A (en) * | 1967-01-04 | 1974-09-17 | Purification Sciences Inc | Dielectric liquid-immersed corona generator |
CA1030102A (en) * | 1972-08-17 | 1978-04-25 | Purification Sciences Inc. | Dielectric liquid-immersed corona generator |
US5000113A (en) * | 1986-12-19 | 1991-03-19 | Applied Materials, Inc. | Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process |
JPH07118522B2 (ja) * | 1990-10-24 | 1995-12-18 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 基板表面を酸化処理するための方法及び半導体の構造 |
CN1104264A (zh) * | 1994-09-02 | 1995-06-28 | 复旦大学 | 热壁密装低温低压淀积二氧化硅薄膜技术 |
US5880029A (en) * | 1996-12-27 | 1999-03-09 | Motorola, Inc. | Method of passivating semiconductor devices and the passivated devices |
US5972802A (en) * | 1997-10-07 | 1999-10-26 | Seh America, Inc. | Prevention of edge stain in silicon wafers by ozone dipping |
US20020175143A1 (en) * | 2001-05-22 | 2002-11-28 | Seh America, Inc. | Processes for polishing wafers |
JP4614416B2 (ja) | 2003-05-29 | 2011-01-19 | 日東電工株式会社 | 半導体チップの製造方法およびダイシング用シート貼付け装置 |
SG161151A1 (en) * | 2008-10-22 | 2010-05-27 | Semiconductor Energy Lab | Soi substrate and method for manufacturing the same |
JP2012510180A (ja) | 2008-11-26 | 2012-04-26 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | シリコン−オン−インシュレータ構造体を処理する方法 |
-
2011
- 2011-06-16 US US13/162,122 patent/US8859393B2/en active Active
- 2011-06-30 WO PCT/IB2011/052903 patent/WO2012001659A2/en active Application Filing
- 2011-06-30 KR KR1020197020821A patent/KR20190087668A/ko not_active Application Discontinuation
- 2011-06-30 SG SG2012096020A patent/SG186853A1/en unknown
- 2011-06-30 KR KR1020137002599A patent/KR102083688B1/ko active IP Right Grant
- 2011-06-30 CN CN2011800328260A patent/CN102959697A/zh active Pending
- 2011-06-30 EP EP11757935.9A patent/EP2589075A2/en not_active Withdrawn
- 2011-06-30 KR KR1020187009456A patent/KR20180037326A/ko active Application Filing
- 2011-06-30 TW TW100123193A patent/TW201216414A/zh unknown
- 2011-06-30 JP JP2013517642A patent/JP5989642B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259153A (ja) * | 1992-03-12 | 1993-10-08 | Fujitsu Ltd | シリコン酸化膜の製造方法と製造装置 |
JPH0766195A (ja) * | 1993-06-29 | 1995-03-10 | Sumitomo Sitix Corp | シリコンウェーハの表面酸化膜形成方法 |
JPH11121449A (ja) * | 1997-10-08 | 1999-04-30 | Matsushita Electron Corp | シリコン酸化膜の形成方法 |
JP2000294754A (ja) * | 1999-04-07 | 2000-10-20 | Denso Corp | 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置 |
US20040077184A1 (en) * | 2002-10-17 | 2004-04-22 | Applied Materials, Inc. | Apparatuses and methods for depositing an oxide film |
JP2007149723A (ja) * | 2005-11-24 | 2007-06-14 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP2010541210A (ja) * | 2007-09-21 | 2010-12-24 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | イオン注入によって活性化されるウェハ接合 |
Also Published As
Publication number | Publication date |
---|---|
KR102083688B1 (ko) | 2020-03-02 |
SG186853A1 (en) | 2013-02-28 |
TW201216414A (en) | 2012-04-16 |
US8859393B2 (en) | 2014-10-14 |
KR20180037326A (ko) | 2018-04-11 |
KR20190087668A (ko) | 2019-07-24 |
KR20130129897A (ko) | 2013-11-29 |
CN102959697A (zh) | 2013-03-06 |
EP2589075A2 (en) | 2013-05-08 |
WO2012001659A2 (en) | 2012-01-05 |
WO2012001659A3 (en) | 2012-03-01 |
JP5989642B2 (ja) | 2016-09-07 |
US20120003814A1 (en) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5989642B2 (ja) | シリコン・オン・インシュレータウエハをインサイチュで不導体化する方法 | |
KR102027205B1 (ko) | 광점 결함들 및 표면 거칠기를 감소시키기 위한 반도체-온-인슐레이터 웨이퍼 제조 방법 | |
KR101905788B1 (ko) | 절연체-위-반도체 형 기판의 마무리 방법 | |
US7674687B2 (en) | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process | |
KR102658526B1 (ko) | 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법 | |
KR100996539B1 (ko) | 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조 | |
KR100881682B1 (ko) | 다른 웨이퍼와의 접합을 위한 반도체 웨이퍼 표면 제조 | |
KR960002537A (ko) | 플라즈마 반응로에서 정전기 척 세척방법 | |
JP2013534731A5 (ja) | ||
JP2010272851A (ja) | Soi基板の作製方法 | |
CN106463342B (zh) | 用于衬底表面处理的方法及装置 | |
WO2009125844A1 (ja) | 貼り合わせ基板の製造方法 | |
JPWO2014017369A1 (ja) | ハイブリッド基板の製造方法及びハイブリッド基板 | |
JP5101287B2 (ja) | 接合されるべき面の処理を伴う転写方法 | |
KR102446438B1 (ko) | 두 개의 기판들의 조립 방법 | |
JP2009044153A (ja) | 脆化面に沿って複合基板を破砕する方法および装置 | |
JP2006303201A (ja) | Soi基板の製造方法 | |
KR102586083B1 (ko) | 웨이퍼 본딩 방법 및 웨이퍼 본딩 시스템 | |
JP2019062228A (ja) | 基板を表面処理する方法及び装置 | |
JP2007329310A (ja) | シリコン基板のストレスリリーフ方法 | |
KR20090107919A (ko) | 접합 기판의 제조 방법 | |
JP2006086311A (ja) | 部品実装方法および装置 | |
JP2000315681A (ja) | 半導体の製造方法 | |
JP2009252948A (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140624 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150521 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160609 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160719 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5989642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |