JP2013534731A - シリコン・オン・インシュレータウエハをインサイチュで不導体化する方法 - Google Patents

シリコン・オン・インシュレータウエハをインサイチュで不導体化する方法 Download PDF

Info

Publication number
JP2013534731A
JP2013534731A JP2013517642A JP2013517642A JP2013534731A JP 2013534731 A JP2013534731 A JP 2013534731A JP 2013517642 A JP2013517642 A JP 2013517642A JP 2013517642 A JP2013517642 A JP 2013517642A JP 2013534731 A JP2013534731 A JP 2013534731A
Authority
JP
Japan
Prior art keywords
wafer
chamber
silicon
deconducting
cleaved
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013517642A
Other languages
English (en)
Other versions
JP2013534731A5 (ja
JP5989642B2 (ja
Inventor
マイケル・ジェイ・リーズ
デール・エイ・ウィトル
アンカ・ステファネスク
アンドリュー・エム・ジョーンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2013534731A publication Critical patent/JP2013534731A/ja
Publication of JP2013534731A5 publication Critical patent/JP2013534731A5/ja
Application granted granted Critical
Publication of JP5989642B2 publication Critical patent/JP5989642B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

ウエハが劈開されるチャンバーにおいてシリコン・オン・インシュレータウエハ上で不導体化プロセスを実施する方法およびシステムが開示される。接合ウエハ対がチャンバー内において劈開されてシリコン・オン・インシュレータ(SOI)ウエハが形成される。SOIウエハの劈開面は、その後、不導体化物質に劈開面を曝すことにより、インサイチュで不導体化される。不導体化物質に対するこの曝露により、劈開面に酸化物の薄層が形成される。次いで、シリコン・オン・インシュレータウエハをチャンバーから取り出す。他の実施形態において、シリコン・オン・インシュレータウエハは先ず、隣接するチャンバーに移動され、次いで、そこで不導体化される。ウエハは、チャンバー外の雰囲気にウエハが曝されることなく、隣接するチャンバーに移動される。

Description

半導体ウエハは一般に、単結晶インゴット(例えば、シリコンインゴット)から製造され、単結晶インゴットは次いで個々のウエハへとスライスされる。ウエハの1種として、シリコン・オン・インシュレータ(SOI)ウエハがある。SOIウエハは、絶縁層(即ち、酸化物層)上のシリコンの薄層を含み、その絶縁層はシリコン基板の上に配置される。SOIウエハは、1対のウエハを一緒に接合して、その後、劈開操作においてウエハの一方の一部を除去することによって形成される。
SOIウエハの外面(即ち、劈開面)はしばしば、SOIウエハが形成されるチャンバーから取り出した後、種々の物質と接触する又は種々の物質に曝されることにより汚染される。一旦汚染されると、SOIウエハの劈開面を洗浄することは困難であり、時間がかかり、費用がかかり、また、多くの場合、完全に成功する訳ではない。従って、SOIウエハの劈開面を汚染から保護する方法に対して満たされないニーズが存在したままである。
一の態様は、チャンバーにおいて、シリコン・オン・インシュレータウエハ上で不導体化プロセスを実施する方法である。この方法は、接合ウエハ対をチャンバー内で劈開してシリコン・オン・インシュレータ(SOI)ウエハを形成する工程を含み、SOIウエハは劈開面を有する。次いで、SOIウエハの劈開面を、ガス状のオゾンに劈開面を曝すことによりインサイチュ(in situ、その場)で不導体化し、劈開面をガス状のオゾンに曝すことにより、劈開面に酸化物の薄層が生じる。次いで、シリコン・オン・インシュレータウエハをチャンバーから取り出す。
もう一つの態様は、接合ウエハ対が劈開されてシリコン・オン・インシュレータウエハが形成されるチャンバーにおいて、シリコン・オン・インシュレータウエハ上で不導体化プロセスを実施する方法である。この方法は、接合ウエハ対をチャンバー内で劈開してシリコン・オン・インシュレータウエハを形成する工程を含み、接合ウエハ対を劈開することにより、シリコン・オン・インシュレータウエハ上に劈開面が形成される。次いで、シリコン・オン・インシュレータウエハの劈開面上で不導体化プロセスをインサイチュで実施して、劈開面に酸化物の薄層を形成する。次いで、シリコン・オン・インシュレータウエハをチャンバーから取り出す。
更にもう一つの態様は、層状シリコン構造体が形成される第1のチャンバーに隣接する第2のチャンバーにおいて、層状シリコン構造体上で不導体化プロセスを実施する方法である。この方法は、第1のチャンバーにおいて層状シリコン構造体を形成する工程を含み、層状の構造体は表面を有する。次いで、層状シリコン構造体を、チャンバー外の雰囲気に層状シリコン構造体を曝すことなく、第1のチャンバーから第2のチャンバーへと移動させる。次いで、層状シリコン構造体の表面上で不導体化プロセスを実施する。次いで、層状シリコン構造体を第2のチャンバーから取り出す。
上述の態様に関連して言及される特徴の種々の改良が存在する。更なる特徴もまた同様に、上述の態様に組み込んでよい。これらの改良および追加の特徴は、個別に又は任意の組み合わせで存在してよい。例えば、例示される実施形態のいずれかに関連して以下に論じる種々の特徴は、上述の態様のいずれかに、単独で又は任意の組み合わせで組み込んでよい。
図1は、ドナーシリコンウエハの上面図である。 図2は、図1Bのドナーシリコンウエハの断面図である。 図3は、イオン注入が行われているドナーシリコンウエハの断面図である。 図4は、ハンドル(handle)シリコンウエハに接合されたドナーシリコンウエハを含む接合ウエハの断面図である。 図5は、ドナーウエハの一部を取り除いてシリコン・オン・インシュレータウエハを形成した後の、図4の接合ウエハの断面図である。 図6は、ウエハの劈開面を滑らかにした後の、図5のシリコン・オン・インシュレータウエハの断面図である。 図7は、図4の接合ウエハを劈開するための治具(fixture)が中に配置されたチャンバーの概略図である。 図8は、SOIウエハが形成されるチャンバーにおいて、SOIウエハ上で不導体化プロセスを実施する方法を示すフローダイアグラムである。 図9は、SOIウエハが形成されるチャンバーにおいて、SOIウエハ上で不導体化プロセスを実施するもう一つの方法を示すフローダイアグラムである。 図10は、SOIウエハが形成されるチャンバーにおいて、SOIウエハ上で不導体化プロセスを実施する更にもう一つの方法を示すフローダイアグラムである。 図11は、層状シリコン構造体が形成されるチャンバーに隣接するチャンバーにおいて、層状シリコン構造体上で不導体化プロセスを実施する方法を示すフローダイアグラムである。
初めに、図1および2を参照して、本開示の一の実施形態のドナーウエハ110および酸化物層120を示す。図1は、ドナーウエハ110の上部平面図であり、一方、図2は、ドナーウエハの断面図である。酸化物層120は、ドナーウエハ110の前面112に接合されている。酸化物層120は、ドナーウエハ110を酸化物層の成長に適した雰囲気に供することにより、前面112上に成長させることができる。別法として、酸化物層120は、任意の公知の化学蒸着法により前面112上に蒸着させることができ、絶縁体(即ち誘電体)として機能する。
図3は、粒子(例えば、水素原子または水素原子とヘリウム原子との組み合わせ)が注入されているドナーウエハ110の断面図である。ドナーウエハ110は、ドナーウエハ110の前面112から特定の深さに粒子が注入されている。いくつかの実施形態において、粒子は、イオン注入法によって注入される水素またはヘリウムイオンである。次いで、劈開面114が、ドナーウエハ110の前面112の下に、粒子が注入された特定の深さと同じ距離だけ前面から離れて形成される。劈開面114は、ドナーウエハ110を通る平面を規定し、その平面において、ドナーウエハは、イオンの注入により及びその後のドナーウエハの加熱の際に実質的に弱められる(または脆弱なものになる)。
図4は、一緒に(または一体に)接合されて接合ウエハ140を形成するドナーウエハ110およびハンドルウエハ130の断面図である。ドナーウエハ110およびハンドルウエハ130は、親水性結合(hydrophilic bond)等の任意の適切な方法に従って一緒に接合される。ドナーウエハ110およびハンドルウエハ130は、ウエハの表面を、例えは酸素または窒素を含むプラズマに曝すことにより、一緒に接合される。ウエハ110、130の表面は、しばしば表面活性化と呼ばれる方法においてプラズマに曝すことにより修飾される。次いで、ウエハ110、130を一緒にプレスして、その間に接合が形成される。この接合は弱いが、接合ウエハ140を更に加工する前に接合が強化される。
いくつかの方法において、ドナーウエハ110およびハンドルウエハ130(即ち接合ウエハ140)の間の親水性結合は、約300℃〜500℃の温度で接合ウエハ対を加熱またはアニーリングすることによって強化される。昇温により、ドナーウエハ110およびハンドルウエハ130の隣接する表面の間に共有結合が形成され、それにより、ドナーウエハとハンドルウエハとの間の結合が固化される。接合ウエハ140の加熱またはアニーリングと同時に、先にドナーウエハ110に注入された粒子は動き始め、劈開面114を弱める(または脆弱なものにする)。
図5は、図4に図示される接合ウエハ140の、劈開プロセスの間に接合ウエハの一部が取り除かれてシリコン・オン・インシュレータ(SOI)ウエハ(全体を150で示す)が形成された後の断面図である。他の方法によれば、接合ウエハ140を、代わりに、一定期間にわたって昇温に供して、接合ウエハからドナーウエハの一部を分離してよい。昇温に曝すことは、劈開面に沿った亀裂を発生させ、次いで伝播させる機能を有し、それにより、ドナーウエハ110の一部を、ドナーウエハの残りから分離する。
劈開面114はイオンの注入により実質的に弱められている(または脆弱なものになっている)ので、劈開面114は、力が加えられたときにウエハが容易に分離する境界を規定する。いくつかの実施形態によれば、接合ウエハ140は先ず、図7に示すように、チャンバー170内に配置される治具(全体を仮想的に(in phantom)160で示す)に設置される。チャンバー170は、接合ウエハ140の劈開の間、外部環境から実質的に密封されており、例示的実施形態において、SOIウエハ150を不導体化する前は、不活性ガス(例えばアルゴンまたは窒素)で満たされている。もう一つの実施形態において、チャンバー170は不活性ガスで満たされておらず、その代わり、劈開した後のウエハの表面を不導体化するガスまたは物質(以下により詳細に説明する)で満たされている。更に、いくつかの実施形態において、接合ウエハ140は、外気環境において劈開される。この外気環境において、SOIウエハ150の劈開面152は、雰囲気中によく見られる元素に曝してよい。湿度は、SOIウエハ150の劈開面152の不導体化を助けるために、この外気環境において増加してよい。これらの実施形態において、SOIウエハ150は、カセット(cassette)に設置してよい。カセットは、複数のウエハを保持可能であってよい。このカセットは、窒素または他の不導体化物質(例えばオゾン)でパージしてSOIウエハの劈開面152を不導体化することができる。
治具160は、ドナーウエハ110の一部を接合ウエハから引き離すために、接合ウエハ140の対向する面に対して垂直な機械力を加える。一の実施形態において、機械力を加えるのに吸盤(または吸着カップ)が用いられる。ドナーウエハ110の一部の分離は、劈開面に沿う亀裂の伝播を開始させるために、劈開面における接合ウエハの端部において機械的くさび(mechanical wedge)を作用させることによって開始される。劈開面の構造が弱められている(脆弱なものになっている)ことにより、亀裂は、接合ウエハ140が劈開面に沿って2つのピースに分離されるまで、劈開面114に沿って伝播する。次いで、吸盤によって加えられる機械力は、接合ウエハ140を引っ張って2つのピースにする。一方のピースはドナーウエハ110の一部のみからなる。他方のピースは、ハンドルウエハ130およびそれに接合されたドナーウエハ110の一部からなり、SOIウエハ150を形成している。
SOIウエハ150の劈開面152は、接合ウエハ140を劈開面114に沿って分離した後に生じる表面を規定する。劈開面152は、劈開面114に沿った分離の結果として、損傷した表面を有し、更に加工しないと最終用途に適しない表面となる。従って、劈開面152を追加の処理工程に供して、損傷を修復して劈開面を滑らかにし、その結果、図6に示す滑らかな劈開面152Sが得られる。
従来のシステムにおけるSOIウエハ150の劈開面152はしばしば、ドナーウエハ110の一部の劈開または除去の後に汚染を受けた。汚染は、SOIウエハ150を劈開後に保管するカセット等の種々の源に由来し得る。汚染源は、チャンバー170から取り出した後および後続の処理操作の前にSOIウエハ150が曝される雰囲気中の汚染物質(例えば、有機化合物等)も含み得る。
いかなる特定の理論にも拘束されるものではないが、劈開面152の汚染に対する親和性(または汚染され易さ)は、劈開操作の間にSOIウエハ150の劈開面に形成されるダングリングボンドの結果であると考えられる。ドナーウエハ110の一部が接合ウエハ140から劈開される際に、劈開面152において分子から原子が取り出されるので、これらのダングリングボンドは化学反応性が高いと考えられる。ダングリングボンドは、SOIウエハ150の劈開面152に接触する物質、特に有機物質(即ち、炭素含有物質)と素早く反応する。
劈開面152において実施される洗浄プロセスが、従来のシステムにおいて、劈開面における汚染を除去しようと試みるために修正されてきた。しかし、これらの洗浄プロセスは全面的には成功していなかった。SOIウエハ150の劈開面152から汚染を除去しようとする他の試みは、チャンバー170内の環境の清浄度を改良することによる、またはSOIウエハ150を保管するカセットを交換することによる、汚染源の除去に着目してきた。多数の潜在的な汚染源が存在しており、また、劈開面152は汚染物質との反応に対して強力な親和性を有していると考えられるので、これらの試みは同様に、不十分な結果を生み出してきた。
従って、劈開面が汚染物質と反応しないように、不導体化物質に曝すことによりSOIウエハ150の劈開面152を不導体化する方法が、本明細書に開示される。一般に、本明細書に記載の方法において用いられる不導体化物質は、酸化性物質であって、その酸化性物質に曝されると、SOIウエハ150の劈開面152に酸化物の薄層を成長させ且つ/又は形成する酸化性物質を含む。劈開面152において実施される不導体化により、後で劈開面に堆積するいずれの汚染物質も比較的容易に除去される。SOIウエハ150の劈開面152はまた、ウエハを劈開した後にインサイチュで不導体化される。即ち、SOIウエハ150は、チャンバー170内にある間かつチャンバーから取り出される前に不導体化される。劈開と不導体化との間に、中間の工程または他の工程は実施されない。
従って、SOIウエハ150は、不導体化される前に、チャンバー170の周りの外部雰囲気に曝されない。従って、SOIウエハの高反応性の劈開面は、不導体化される前に汚染物質に曝されず、チャンバー170内の制御された不活性雰囲気に曝されるのみである。上述のように、いくつかの実施形態において、不活性雰囲気はチャンバー170内において用いられず、代わりに、ウエハを劈開している間またはウエハを劈開した直後にウエハの表面を不導体化するガスまたは他の物質(全体として「不導体化物質」)がチャンバー内に存在する。従って、ウエハは、不活性環境ではなく不導体化環境において劈開され得る。
他の実施形態において、SOIウエハ150は、チャンバー170から隣接するチャンバー180(全体として「第2のチャンバー」)に移動させてよく、次いで、その隣接するチャンバー180において不導体化される。この隣接するチャンバー180は、チャンバー170に隣接して配置され、両方のチャンバーは、SOIウエハ150が、チャンバーの周りの外部雰囲気およびその中に含まれる汚染物質にSOIウエハを曝すことなくチャンバーから隣接するチャンバーへと移動可能であるように構成される。
更に、他の層状シリコン構造体(例えば、非酸化ドナーウエハを使用する直接シリコン接合構造体(またはDSB構造体、direct silicon−bonded structure))の表面もまた、SOIウエハ150の劈開面152と同じ種類の汚染に対して影響を受けやすい。従って、SOIウエハ150の劈開面152において不導体化プロセスを実施する本明細書に記載の方法は、層状シリコン構造体の表面においても同様に用いることができる。
図8は、SOIウエハ(図1〜7に関連して上述したSOIウエハ150等)上で不導体化プロセスを実施する方法800を表している。方法800は、チャンバー(即ち、チャンバー170)内で接合ウエハ対を劈開してSOIウエハを形成するブロック810において開始される。次いで、SOIウエハの劈開面は、ブロック820において、インサイチュで(即ち、未だチャンバー内にある間に)不導体化される。SOIウエハの劈開面は、ガス状のオゾンにその劈開面を曝すことにより不導体化してよい。オゾンは、接合ウエハ対を劈開した後にチャンバー内に導入してよく、あるいは、オゾンは、接合ウエハ対を劈開する間にチャンバー内に存在してよい。劈開面をガス状のオゾンに曝したので、酸化物の薄層が劈開面に形成される。この酸化物の薄層は、劈開面が汚染物質と反応するのを防ぐ。酸化物の薄層により汚染物質の劈開面との反応または結合が防止されるので、後で劈開面に堆積する汚染物質もまた、劈開面からより容易に除去される。
他の実施形態において、SOIウエハの劈開面は、ガス状のオゾンを発生させる紫外光に曝すことにより不導体化される。酸化物の薄層は、劈開面を紫外光に曝している間に劈開面に形成される。更に、他の実施形態において、SOIウエハの劈開面は、酸化グロー放電プラズマプロセスに曝すことにより不導体化される。
図9は、SOIウエハ上で不導体化プロセスを実施する方法900を表している。図9の方法900は、SOIウエハの劈開面を不導体化するのに方法900が異なるプロセスを用いることを除いて、上述の方法800に類似している。方法900は、チャンバー内で接合ウエハ対を劈開してSOIウエハを形成するブロック910において開始される。次いで、SOIウエハの劈開面は、ブロック920において、インサイチュで(即ち、未だチャンバー内にある間に)不導体化される。SOIウエハの劈開面は、コロナ放電に曝すことにより不導体化される。コロナ放電は、導体を取り囲む流体のイオン化によって生じる放電である。放電は、電位勾配(即ち、電場の強さ)が、その流体に対してある値を超えたときに発生する。放電により、導体およびSOIウエハの周りにプラズマが生成する。プラズマの生成により、今度は、劈開面と反応してSOIウエハの劈開面に酸化物の薄層を形成するオゾンおよび酸素のフリーラジカルが生成する。この酸化物の薄層は、劈開面が汚染物質と反応するのを防止する。酸化物の薄層により汚染物質の劈開面との反応または結合が防止されるので、後で劈開面に堆積する汚染物質もまた、劈開面から容易に除去される。
図10は、SOIウエハ上で不導体化プロセスを実施する方法1000を表しており、方法1000は、ウエハの劈開面を不導体化するのに方法1000が異なるプロセスを用いることを除いて、上述の方法800、900に類似している。方法1000は、接合ウエハ対を劈開してSOIウエハを形成するブロック1010において開始される。次いで、SOIウエハの劈開面は、ブロック1020においてインサイチュで不導体化される。SOIウエハの劈開面は、劈開面において湿性化学酸化物プロセス(wet chemical oxide process)を実施することにより不導体化される。湿性化学酸化物プロセスにより、劈開面に酸化物の薄層が形成され、酸化物の薄層は、劈開面が接触する汚染物質と反応するのを防止する。更に、酸化物の薄層により汚染物質の劈開面との反応または結合が防止されるので、後で劈開面に堆積する汚染物質は、劈開面から容易に除去される。
他の実施形態において、SOIウエハの劈開面は、オゾン水(ozonated water)および過酸化水素の一方を含む湿性化学物質(wet chemical)に曝すことにより不導体化される。湿性(またはウエットもしくは湿式)化学エッチング組成物の他の例として、Standard Clean 1(即ち、水酸化アンモニウム、過酸化物、および水)およびStandard Clean 2(即ち、HClおよび過酸化水素)とよばれる組成物が挙げられる。
図11は、層状シリコン構造体(例えば、SOIウエハ、または直接シリコン接合構造体)上で不導体化プロセスを実施する方法1100を表しており、方法1100は、層状シリコン構造体が形成されるチャンバーに隣接する第2のチャンバーにおいて不導体化プロセスを実施することを除いて、上述の方法800、900、1000に類似している。方法1100は、層状シリコン構造体を第1のチャンバー(例えばチャンバー170)において形成するブロック1110において開始される。ブロック1120において、層状シリコン構造体を、第1のチャンバーから隣接する第2のチャンバー(例えば第2のチャンバー180)へと移動させる。第1のチャンバーおよび第2のチャンバーは各々、層状シリコン構造体がチャンバー外の雰囲気およびその中に含まれる汚染物質に曝されることなくその間を移動可能であるように構成される。従って、2つのチャンバー間の一体性を保持するために、第1のチャンバーと隣接するチャンバーとの間に一連のシールまたは他の機構を配置してよい。層状シリコン構造体を第1のチャンバーから第2のチャンバーへと移動させるために、機構(例えば、トロリー(trolley))または他の適切なデバイスをチャンバー内に配置してもよい。
ブロック1130において、層状シリコン構造体の表面を第2のチャンバーにおいて不導体化させる。表面において用いられる不導体化プロセスは、図8〜10に関連して上述したいずれのプロセスであってもよく、その結果、酸化物の薄層が表面に形成される。構造体の表面に形成される酸化物の薄層は、表面が汚染物質と反応または結合するのを防止する図8〜10に関連して上述した酸化物の薄層と同じ機能を有する。次いで、層状シリコン構造体は、不導体化プロセスが完了して酸化物の薄層が表面に形成された後に、ブロック1140において第2のチャンバーから取り出される。
本明細書において例示され且つ記載される本発明の実施形態における操作の実行または実施の順番は、特に明記されていない限り本質的でない。即ち、操作は、特に明記されていない限り任意の順番で行ってよく、本発明の実施形態は、本明細書に開示される操作と比較して追加の操作を含んでよく、またはより少ない操作を含んでよい。例えば、特定の操作を、別の操作の前に、別の操作と同時に、または別の操作の後に実行または実施することは、本発明の態様の範囲内であると考えられる。
本発明または本発明の(1以上の)実施形態の構成要素を導入する場合において、冠詞「a」、「an」、「the」および「said」は、1以上の構成要素が存在することを意味することが意図される。用語「含む」、「含有する」および「有する」は、包括的であり、かつ列挙した構成要素の他に追加の構成要素が存在してよいことを意味することが意図される。
本発明の範囲から逸脱することなく上述の構成に種々の変更を行うことができるので、上述の説明に含まれる全ての事項および添付の図面において示される全ての事項は例示を目的とするものであり、限定を意味するものではないと解されることが意図される。

Claims (20)

  1. チャンバーにおいて、シリコン・オン・インシュレータウエハ上で不導体化プロセスを実施する方法であって、以下の工程:
    接合ウエハ対をチャンバー内で劈開してシリコン・オン・インシュレータ(SOI)ウエハを形成する工程であって、SOIウエハは劈開面を有する、工程;
    SOIウエハの劈開面を、ガス状のオゾンに劈開面を曝すことによりインサイチュで不導体化する工程であって、劈開面をガス状のオゾンに曝すことにより、劈開面に酸化物の薄層が生じる、工程;および
    シリコン・オン・インシュレータウエハをチャンバーから取り出す工程
    を含む、方法。
  2. 接合ウエハ対を劈開した後に、チャンバー内にオゾンを導入し、劈開工程と不導体化工程との間に中間の工程が実施されない、請求項1に記載の方法。
  3. シリコン・オン・インシュレータ構造体の劈開面に形成された酸化物の薄層が形成されて、汚染物質が劈開面と反応するのを防止する、請求項1に記載の方法。
  4. シリコン・オン・インシュレータウエハの劈開面をインサイチュで不導体化する工程が、接合ウエハ対が劈開されてシリコン・オン・インシュレータウエハが形成されるチャンバーにおいて劈開面を不導体化することを含む、請求項1に記載の方法。
  5. 接合ウエハがその後劈開されるチャンバーと同じチャンバー内で、接合ウエハ対を形成することを更に含む、請求項4に記載の方法。
  6. 接合ウエハ対を劈開してシリコン・オン・インシュレータウエハを形成するチャンバーにおいて、シリコン・オン・インシュレータウエハ上で不導体化プロセスを実施する方法であって、以下の工程:
    接合ウエハ対をチャンバー内で劈開してシリコン・オン・インシュレータウエハを形成する工程であって、接合ウエハ対を劈開することにより、シリコン・オン・インシュレータウエハに劈開面が形成される、工程;
    シリコン・オン・インシュレータウエハの劈開面上で不導体化プロセスをインサイチュで実施して、劈開面に酸化物の薄層を形成する工程;および
    シリコン・オン・インシュレータウエハをチャンバーから取り出す工程
    を含む、方法。
  7. 不導体化プロセスを実施する工程が、シリコン・オン・インシュレータウエハの劈開面を紫外光に曝し、それにより、劈開面に酸化物の薄層が形成される、請求項6に記載の方法。
  8. 接合ウエハ対が、1以上の不導体化物質を含むチャンバー内で、不導体化環境において劈開される、請求項7に記載の方法。
  9. 不導体化プロセスを実施する工程が、シリコン・オン・インシュレータウエハの劈開面をコロナ放電に曝すことを含む、請求項6に記載の方法。
  10. シリコン・オン・インシュレータウエハの劈開面をコロナ放電に曝すことにより、劈開面に酸化物の薄層が形成される、請求項9に記載の方法。
  11. 不導体化プロセスを実施する工程が、シリコン・オン・インシュレータウエハの劈開面を湿性化学酸化物に曝すことを含む、請求項6に記載の方法。
  12. シリコン・オン・インシュレータウエハの劈開面を湿性化学酸化物に曝すことにより、劈開面に酸化物の薄層が形成される、請求項11に記載の方法。
  13. 湿性化学酸化物がオゾン水である、請求項11に記載の方法。
  14. 湿性化学酸化物が過酸化水素を含む、請求項11に記載の方法。
  15. シリコン・オン・インシュレータウエハの劈開面をインサイチュで不導体化する工程が、接合ウエハ対が劈開されるチャンバーにおいて劈開面が不導体化されることを含む、請求項6に記載の方法。
  16. 層状シリコン構造体が形成される第1のチャンバーに隣接する第2のチャンバーにおいて、層状シリコン構造体上で不導体化プロセスを実施する方法であって、以下の工程:
    第1のチャンバーにおいて層状シリコン構造体を形成する工程であって、層状構造体は表面を有する、工程;
    層状シリコン構造体を、チャンバー外の雰囲気に層状シリコン構造体を曝すことなく第1のチャンバーから第2のチャンバーへと移動させる、工程;
    層状シリコン構造体の表面上で不導体化プロセスを実施する工程;および
    層状シリコン構造体を第2のチャンバーから取り出す工程
    を含む、方法。
  17. 移動させる工程が、層状シリコン構造体をトロリーで移動させることを含む、請求項16に記載の方法。
  18. 第1のチャンバーおよび第2のチャンバーが不活性雰囲気を含む、請求項17に記載の方法。
  19. 不導体化プロセスを実施する工程が、ガス状のオゾン、紫外光、コロナ放電、湿性化学酸化物、オゾン水、酸化グロー放電プラズマプロセスおよび過酸化水素の少なくとも1つに層状シリコン構造体の表面を曝すことを含む、請求項16に記載の方法。
  20. 不導体化プロセスを実施する工程が、層状シリコン構造体の表面に酸化物の薄層をもたらすことを含む、請求項19に記載の方法。
JP2013517642A 2010-06-30 2011-06-30 シリコン・オン・インシュレータウエハをインサイチュで不導体化する方法 Active JP5989642B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US35999810P 2010-06-30 2010-06-30
US61/359,998 2010-06-30
PCT/IB2011/052903 WO2012001659A2 (en) 2010-06-30 2011-06-30 Methods for in-situ passivation of silicon-on-insulator wafers

Publications (3)

Publication Number Publication Date
JP2013534731A true JP2013534731A (ja) 2013-09-05
JP2013534731A5 JP2013534731A5 (ja) 2014-08-14
JP5989642B2 JP5989642B2 (ja) 2016-09-07

Family

ID=44653366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013517642A Active JP5989642B2 (ja) 2010-06-30 2011-06-30 シリコン・オン・インシュレータウエハをインサイチュで不導体化する方法

Country Status (8)

Country Link
US (1) US8859393B2 (ja)
EP (1) EP2589075A2 (ja)
JP (1) JP5989642B2 (ja)
KR (3) KR20190087668A (ja)
CN (1) CN102959697A (ja)
SG (1) SG186853A1 (ja)
TW (1) TW201216414A (ja)
WO (1) WO2012001659A2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427097B (zh) * 2011-11-23 2014-05-07 中国科学院物理研究所 一种硅的氧化钝化方法及钝化装置
US8747598B2 (en) * 2012-04-25 2014-06-10 Gtat Corporation Method of forming a permanently supported lamina
KR102360695B1 (ko) 2014-01-23 2022-02-08 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
JP6650463B2 (ja) 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
EP3573094B1 (en) 2014-11-18 2023-01-04 GlobalWafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
EP3367424B1 (en) 2015-03-03 2022-10-19 GlobalWafers Co., Ltd. Charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
CN107408532A (zh) 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
JP6592534B2 (ja) 2015-06-01 2019-10-16 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 多層構造体及びその製造方法
EP3304586B1 (en) 2015-06-01 2020-10-07 GlobalWafers Co., Ltd. A method of manufacturing silicon germanium-on-insulator
US10529616B2 (en) 2015-11-20 2020-01-07 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
WO2017142704A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
WO2017142849A1 (en) 2016-02-19 2017-08-24 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a buried high resistivity layer
WO2017155808A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
JP7002456B2 (ja) 2016-03-07 2022-01-20 グローバルウェーハズ カンパニー リミテッド 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
WO2017155804A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
CN111201341B (zh) 2016-06-08 2023-04-04 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
SG10201913373WA (en) 2016-10-26 2020-03-30 Globalwafers Co Ltd High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
CN110352484B (zh) 2016-12-05 2022-12-06 环球晶圆股份有限公司 高电阻率绝缘体上硅结构及其制造方法
WO2018125565A1 (en) 2016-12-28 2018-07-05 Sunedison Semiconductor Limited Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield
FR3061988B1 (fr) * 2017-01-13 2019-11-01 Soitec Procede de lissage de surface d'un substrat semiconducteur sur isolant
EP3993018A1 (en) 2017-07-14 2022-05-04 Sunedison Semiconductor Limited Method of manufacture of a semiconductor on insulator structure
US10916416B2 (en) 2017-11-14 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with modified surface and fabrication method thereof
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
CN112262467A (zh) 2018-06-08 2021-01-22 环球晶圆股份有限公司 将硅薄层移转的方法
US11296277B2 (en) 2018-10-16 2022-04-05 Samsung Electronics Co., Ltd. Variable resistance memory device having an anti-oxidation layer and a method of manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259153A (ja) * 1992-03-12 1993-10-08 Fujitsu Ltd シリコン酸化膜の製造方法と製造装置
JPH0766195A (ja) * 1993-06-29 1995-03-10 Sumitomo Sitix Corp シリコンウェーハの表面酸化膜形成方法
JPH11121449A (ja) * 1997-10-08 1999-04-30 Matsushita Electron Corp シリコン酸化膜の形成方法
JP2000294754A (ja) * 1999-04-07 2000-10-20 Denso Corp 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置
US20040077184A1 (en) * 2002-10-17 2004-04-22 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
JP2007149723A (ja) * 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
JP2010541210A (ja) * 2007-09-21 2010-12-24 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド イオン注入によって活性化されるウェハ接合

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3836786A (en) * 1967-01-04 1974-09-17 Purification Sciences Inc Dielectric liquid-immersed corona generator
CA1030102A (en) * 1972-08-17 1978-04-25 Purification Sciences Inc. Dielectric liquid-immersed corona generator
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
JPH07118522B2 (ja) * 1990-10-24 1995-12-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 基板表面を酸化処理するための方法及び半導体の構造
CN1104264A (zh) * 1994-09-02 1995-06-28 复旦大学 热壁密装低温低压淀积二氧化硅薄膜技术
US5880029A (en) * 1996-12-27 1999-03-09 Motorola, Inc. Method of passivating semiconductor devices and the passivated devices
US5972802A (en) * 1997-10-07 1999-10-26 Seh America, Inc. Prevention of edge stain in silicon wafers by ozone dipping
US20020175143A1 (en) * 2001-05-22 2002-11-28 Seh America, Inc. Processes for polishing wafers
JP4614416B2 (ja) 2003-05-29 2011-01-19 日東電工株式会社 半導体チップの製造方法およびダイシング用シート貼付け装置
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
JP2012510180A (ja) 2008-11-26 2012-04-26 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド シリコン−オン−インシュレータ構造体を処理する方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259153A (ja) * 1992-03-12 1993-10-08 Fujitsu Ltd シリコン酸化膜の製造方法と製造装置
JPH0766195A (ja) * 1993-06-29 1995-03-10 Sumitomo Sitix Corp シリコンウェーハの表面酸化膜形成方法
JPH11121449A (ja) * 1997-10-08 1999-04-30 Matsushita Electron Corp シリコン酸化膜の形成方法
JP2000294754A (ja) * 1999-04-07 2000-10-20 Denso Corp 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置
US20040077184A1 (en) * 2002-10-17 2004-04-22 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
JP2007149723A (ja) * 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
JP2010541210A (ja) * 2007-09-21 2010-12-24 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド イオン注入によって活性化されるウェハ接合

Also Published As

Publication number Publication date
KR102083688B1 (ko) 2020-03-02
SG186853A1 (en) 2013-02-28
TW201216414A (en) 2012-04-16
US8859393B2 (en) 2014-10-14
KR20180037326A (ko) 2018-04-11
KR20190087668A (ko) 2019-07-24
KR20130129897A (ko) 2013-11-29
CN102959697A (zh) 2013-03-06
EP2589075A2 (en) 2013-05-08
WO2012001659A2 (en) 2012-01-05
WO2012001659A3 (en) 2012-03-01
JP5989642B2 (ja) 2016-09-07
US20120003814A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
JP5989642B2 (ja) シリコン・オン・インシュレータウエハをインサイチュで不導体化する方法
KR102027205B1 (ko) 광점 결함들 및 표면 거칠기를 감소시키기 위한 반도체-온-인슐레이터 웨이퍼 제조 방법
KR101905788B1 (ko) 절연체-위-반도체 형 기판의 마무리 방법
US7674687B2 (en) Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
KR100996539B1 (ko) 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조
KR100881682B1 (ko) 다른 웨이퍼와의 접합을 위한 반도체 웨이퍼 표면 제조
KR960002537A (ko) 플라즈마 반응로에서 정전기 척 세척방법
JP2013534731A5 (ja)
JP2010272851A (ja) Soi基板の作製方法
CN106463342B (zh) 用于衬底表面处理的方法及装置
WO2009125844A1 (ja) 貼り合わせ基板の製造方法
JPWO2014017369A1 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
JP5101287B2 (ja) 接合されるべき面の処理を伴う転写方法
KR102446438B1 (ko) 두 개의 기판들의 조립 방법
JP2009044153A (ja) 脆化面に沿って複合基板を破砕する方法および装置
JP2006303201A (ja) Soi基板の製造方法
KR102586083B1 (ko) 웨이퍼 본딩 방법 및 웨이퍼 본딩 시스템
JP2019062228A (ja) 基板を表面処理する方法及び装置
JP2007329310A (ja) シリコン基板のストレスリリーフ方法
KR20090107919A (ko) 접합 기판의 제조 방법
JP2006086311A (ja) 部品実装方法および装置
JP2000315681A (ja) 半導体の製造方法
JP2009252948A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140624

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160609

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160810

R150 Certificate of patent or registration of utility model

Ref document number: 5989642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250