KR102446438B1 - 두 개의 기판들의 조립 방법 - Google Patents

두 개의 기판들의 조립 방법 Download PDF

Info

Publication number
KR102446438B1
KR102446438B1 KR1020150165535A KR20150165535A KR102446438B1 KR 102446438 B1 KR102446438 B1 KR 102446438B1 KR 1020150165535 A KR1020150165535 A KR 1020150165535A KR 20150165535 A KR20150165535 A KR 20150165535A KR 102446438 B1 KR102446438 B1 KR 102446438B1
Authority
KR
South Korea
Prior art keywords
assembly
substrates
dew point
atmosphere
anhydrous treatment
Prior art date
Application number
KR1020150165535A
Other languages
English (en)
Other versions
KR20160064011A (ko
Inventor
디디에 랑드뤼
카푸치네 델라쥬
프랑크 푸르넬
엘로디 베슈
Original Assignee
소이텍
꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍, 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스 filed Critical 소이텍
Publication of KR20160064011A publication Critical patent/KR20160064011A/ko
Application granted granted Critical
Publication of KR102446438B1 publication Critical patent/KR102446438B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0007—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/02—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving pretreatment of the surfaces to be joined
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0036—Heat treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0036—Heat treatment
    • B32B2038/0048—Annealing, relaxing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/02—2 layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/728—Hydrophilic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/60—In a particular environment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2313/00—Elements other than metals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D2207/00—Indexing scheme relating to details of indicating measuring values
    • G01D2207/10—Displays which are primarily used in aircraft or display aircraft-specific information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Quality & Reliability (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Products (AREA)
  • Analytical Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 분자 접착에 의한 두 개의 기판들(1, 2)의 조립 방법에 관한 것으로, - 조립체 계면(4)을 구비하는 조립체(3)를 형성하기 위하여 제1 및 제2 기판(1, 2)을 근접 접촉시키는 제1 단계 (a); - 상기 조립체 계면을 따라 물이 더 이상 확산되지 않는 임계 접착 값 이상으로 상기 조립체(3)의 접착 정도를 강화시키는 제2 단계 (b)를 포함한다. 본 발명에 따르면, 상기 방법은, -10℃ 아래의 이슬점을 갖는 처리 분위기 내에서ㅇ,; 상기 제1 및 제2 기판들(1, 2)의 무수(anhydrous) 처리 단계 (c); 및 상기 조립체 계면에서 접합 결함들의 출현을 제한하거나 방지하도록 상기 무수 처리 단계 (c)로부터 상기 제2 단계 (b)의 마지막까지 상기 제1 및 제2 기판들(1, 2)이 노출되는 작업 분위기의 이슬점을 조절하는 단계를 포함한다.

Description

두 개의 기판들의 조립 방법{Method for assembling two substrates}
본 발명은 분자 접착(molecular adhesion)에 의한 두 개의 기판들의 조립 방법에 관한 것이다.
분자 접착에 의한 기판들의 조립(직접 웨이퍼 접합)은 마이크로전자 소자들, 광전자 소자들, 전자기계 마이크로시스템들 분야 내에서, 예를 들어 절연체 상의 실리콘(silicon on insulator) 기판들, 다중 접합 광전 셀들(multiple-junction photovoltaic cells)의 제조 및 3차원 구조물들의 제조를 위하여 어플리케이션들을 찾는 공지의 기술이다.
이러한 기술에 따르면, 두 개의 기판들이 이들의 표면들이 서로 충분히 가까워지도록 근접 접촉되어 이들 사이의 원자 및/또는 분자 접합들(수산기 또는 공유 접합들)을 형성한다. 조립체 계면(assembly interface)에서의 물의 존재는 이러한 접합들의 생성을 도와준다. 이러한 방식으로, 글루 또는 폴리머층과 같은 임의의 중간 접착층을 사용하지 않고도, 접촉한 두 개의 표면들 사이의 접착력들이 생성된다.
이후, 얻어진 조립체는, 이러한 접착을 강화시키도록 기판들의 속성과 구상 중인 어플리케이션에 따라 일반적으로 50℃ 내지 1200℃ 사이에서 달라질 수 있는 온도에서 열처리가 가해진다.
분자 접착에 의한 조립체는, 일부 경우들에서는, 접합 계면에서 접합 결함들(bonding defects)로 일컬어지는 결함들의 존재를 유발한다. 이들은 "거품" 형태의 결함(접합 보이드들)일 수 있다. 접합 결함들은 조립된 기판들의 표면들 사이에서 기상 종들(gaseous species)의 트랩 또는 축적으로부터 유발될 수 있다. 이러한 종들은 조립 전에 준비될 때 상기 기판들의 표면 상에 흡착된 종들에 대응될 수 있고; 이들은 화학 반응들, 특히 물의 화학 반응의 잔류물들(residues)에 대응될 수 있으며, 이들은 기판들이 근접 접촉되어 놓여질 때 또는 접합 강화 어닐링 동안에 발생한다. 분자 접착에 의한 조립 동안에 발생되는 화학 현상의 설명은 예를 들어 C. Ventosa et al.에 의한 문헌 "Hydrophilic low-temperature direct wafer bonding" (Journal of Applied Physics 104, 123534 (2008)) 또는 V. Masteika et al.에 의한 문헌 "A review of hydrophilic silicon wafer bonding" (ECS Journal of Solid State Science and Technology, 3(4) Q42-Q54 (2014))에서 설명된다.
조립체 계면에서의 접합 결함들의 존재는 생성된 구조물의 품질에 상당히 해롭다. 예를 들어, 조립 단계 이후에, 층을 형성하기 위하여 예를 들어 그라인딩에 의해 또는 스마트컷TM에 따라 두 개의 기판들의 박형화(thinning) 단계가 뒤따를 때, 접합 결함에서 두 개의 표면들 사이의 접착의 부재는 이러한 지점에서 상기 층의 국부적인 박리(tearing away)를 가져올 수 있다. 성분들의 3차원 집적의 경우에, 접합 결함은 상기 기판들 각각 상에 형성된 성분들이 전기적인 접촉에 놓이는 것을 방지하며, 이는 이러한 성분들이 기능하지 못하게 할 수 있다.
조립체 결함들, 특히 접합 결함들을 감소시키기 위하여 구상할 수 있는 하나의 해결책은 미국 공개특허 공보 제US2013/0139946호의 문헌에 제안된다. 이러한 문헌은 이들이 조립되기 전에 기판의 표면들 상부에 기체 흐름의 순환 단계를 포함하는 분자 접착에 의한 조립 방법을 개시한다.
이러한 방법은 기체 흐름의 순환에 의하여 표면들 상에서 탈착된(desorbed) 물 분자들을 접합 챔버 외부로 방출한다. 또한, 이 문헌에 따르면, 챔버의 분위기가 물로 포화되는 것을 방지함에 의해, 이러한 방법은 하나의 조립으로부터 다음으로 품질을 일정하게 유지한다.
그러나, 이러한 방법을 적용하는 것은 까다로우며, 예를 들어, 조립되고, 강화 처리된 이후의 기판들의 속성에 따라, 기판들 사이의 불충분한 접합 정도를 유발하거나 잔류하는 접합 결함들의 존재를 유발할 수 있다. 특히, 기체 흐름이, 이에 대한 분자 접착이 고도로 민감한 미립자 오염(particulate contamination)의 중요한 캐리어이며, 이는 이러한 입자들이 접합 결함들을 일으킬 수 있기 때문임에 주의하여야 한다.
본 발명의 한가지 목적은 분자 접착에 의해 두 개의 기판들이 조립될 때, 접합 결함들의 개수를 감소시키거나, 또는 그 존재를 완전히 방지하기 위한 강건한 방법을 제안하기 위한 것이다. 본 발명의 다른 목적은 조립된 기판들 사이의 만족할 만한 접착 정도를 제공하기 위한 것이다.
이러한 목적들 중 적어도 하나를 달성하기 위한 관점에서, 본 발명의 기술적 사상은 분자 접착에 의한 두 개의 기판들의 조립 방법을 제안하며, 상기 방법은,
- 조립체 계면을 구비하는 조립체를 형성하기 위하여 제1 및 제2 기판(2)을 근접 접촉시키는 제1 단계;
- 상기 조립체 계면을 따라 물이 더 이상 확산되지 않는 임계 접착 값 이상으로 상기 조립체의 접착 정도를 강화시키는 제2 단계를 포함한다.
본 발명에 따르면, 상기 방법은,
- 약 -10℃ 아래의 이슬점(dew point)을 갖는 처리 분위기 내에서의 상기 제1 및 제2 기판들(1, 2)의 무수(anhydrous) 처리 단계; 및
- 상기 조립체 계면에서 접합 결함들의 출현을 제한하거나 방지하도록 상기 무수 처리 단계로부터 상기 제2 단계의 마지막까지 상기 제1 및 제2 기판들이 노출되는 작업 분위기의 이슬점을 조절하는 단계를 포함한다.
따라서, 이러한 이슬점을 조절함에 의해, 상기 조립체를 둘러싸는 분위기로부터 상기 조립체 계면으로의 물의 확산이 방지되고, 접합 결함들의 출현이 방지되거나 제한된다.
본 발명의 다른 유리하고 비한정적인 특징들의 단독 또는 조합에 따르면,
- 상기 작업 분위기의 이슬점을 조절하는 단계는 상기 무수 처리 단계 (c)로부터 상기 제2 단계 (b)의 마지막까지 10분 미만 동안 -10℃ 이상으로 이슬점을 유지하는 단계로 구성된다;
- 상기 작업 분위기의 이슬점을 조절하는 단계는 상기 무수 처리 단계 (c)로부터 상기 제2 단계 (b)의 마지막까지 -10℃ 아래로 이슬점을 유지하는 단계로 구성된다;
- 상기 작업 분위기는 상기 방법이 발생하는 환경의 분위기이다;
- 상기 무수 처리 단계는 처리 분위기를 구속하는 챔버 내에서 수행된다;
- 상기 제2 단계는 50℃ 내지 1200℃의 온도에서 상기 조립체의 열 어닐링 단계를 포함한다;
- 상기 어닐링 온도는 300℃ 이상이다;
- 상기 어닐링은 중성 어닐링 분위기 내에서 수행된다;
- 상기 처리 분위기는 정적(static)이다;
- 상기 처리 분위기는 대기압 하이다;
- 상기 근접 접촉시키는 단계 (a)는 주변 온도(ambient temperature)에서 수행된다;
- 상기 방법은 상기 제1 및 제2 기판들의 친수성(hydrophilic) 표면을 준비하는 선행 단계를 포함한다;
- 상기 방법은 상기 무수 처리 단계 및 상기 제2 단계 사이에 상기 조립체를 보관하는 단계를 포함한다;
- 상기 무수 처리 단계가 상기 근접 접촉시키는 제1 단계에 앞서 수행되거나 동시에 수행된다;
- 상기 무수 처리 단계는 상기 제1 및 제2 기판들이 근접 접촉하기 전에 적어도 30초 동안의 기간을 갖는다;
- 상기 무수 처리 단계가 상기 근접 접촉시키는 제1 단계 (a) 이후에 수행된다;
- 상기 근접 접촉시키는 제1 단계는 -10℃ 이상의 이슬점을 갖는 분위기에서 수행된다;
- 상기 무수 처리 단계는 20℃ 내지 150℃의 온도에서 수행된다;
- 상기 제1 또는 제2 기판은 실리콘으로 형성되며, 상기 무수 처리 단계의 온도는 40℃ 내지 60℃이다;
- 상기 무수 처리 단계는 1 시간 내지 100일의 기간을 갖는다.
본 발명은 첨부한 도면들을 참조로 하여, 본 발명의 특정한 비한정적인 실시예들에 대한 아래 설명의 견지에서 더욱 잘 이해될 것이다.
- 도 1은 10 nm의 실리콘 산화물층이 제공되는, 두 개의 실리콘 기판들의 조립체 계면의 음파 현미경(acoustic microscopy)에 의한 관찰을 나타낸다.
- 도 2a 및 도 2b는 습한 환경에서 각각 5일 및 60일간 보관된 두 쌍의 기판들의 조립체 계면의 음파 현미경에 의한 관찰을 나타낸다.
- 도 3은 무수 환경에서 20일간 보관된 한 쌍의 기판들의 조립체 계면의 음파 현미경에 의한 관찰을 나타낸다.
- 도 4는 보관 온도에 따른 조립체 계면에서의 물 확산 거리를 도시하는 그래프 표현이다.
- 도 5는 본 발명의 제1 실시예를 나타낸다.
- 도 6은 본 발명의 제1 실시예의 변형예를 나타낸다.
- 도 7은 본 발명의 제2 실시예를 나타낸다.
본 발명은 출원인들에 의해 수행되고 아래에 보고되는 관찰들의 결과로 얻어진다.
빈 실리콘 기판이 10 nm 두께의 실리콘 산화물의 얇은 층이 제공된 다른 실리콘 기판과 조립되었다. 기판을 근접 접촉시키는 단계는 50%의 표준 상대 습도(9℃의 이슬점에 대응되는)를 구비하는 청정실(clean room) 분위기에서 수행되었고; 이후, 550℃에서 2시간 동안 어닐링에 의해 두 개의 조립된 기판들의 접착 강화 단계가 수행되었다.
이러한 조립체는 특히 조립체 계면에서 실리콘 산화물 층의 미세함(fineness)에 의해 접합 결함들의 출현에 특히 민감하다.
이러한 순서의 마지막에서, 조립체 계면이 음파 현미경에 의해 관찰된다. 도 1은 이러한 관찰의 결과들을 나타낸다: 관찰 표면 상부에 분포된 검은 점들은 접합 결함들에 대응되며, 다시 말하면 이들은 접착이 발생하지 않고 기체로 채워질 수 있는 조립체 계면에서의 영역들이다. 또한 두 개의 기판들에 의해 형성된 조립체의 등고선이 아래의 도 2a, 도 2b 및 도 3뿐만 아니라 이러한 도면 1에서도 나타나는 것으로 관찰될 수 있다.
두 개의 다른 일련의 실험들이 이후 수행되었다.
첫 번째 시리즈에서, 도 1에서의 결과들을 가져온 것과 동일하게 기판들을 조립함에 의해 두 개의 조립체들이 형성되었다. 근접 접촉시키는 단계의 마지막에서, 두 개의 조립체들은 각각 5일 및 60일간 습한 분위기(-10℃보다 높은 이슬점)에서 유지되었다. 이러한 기간들의 만료 시점에, 조립체들에 각각 2시간 동안 550℃에서 강화 어닐링이 가해지고, 이후 조립체 계면들이 음파 현미경 아래에서 관찰되었다. 이러한 관찰들이 도 2a 및 도 2b에 도시된다.
도 1과의 비교에 의해, 근접 접촉시키는 단계와 강화 처리 사이에서의 습한 분위기에서의 보관이 접합 결함들의 개수 및 그 밀도의 주목할 만한 증가를 유발함을 관찰할 수 있다. 또한 이러한 증가는, 기판들의 에지가 그 중심을 향해 전파함에 의해 보관 기간에 따라 변화함이 관찰된다.
두 번째 시리즈의 실험들에서, 도 1에서의 결과들을 가져온 것과 동일하게 기판들을 조립함에 의해 조립체가 형성되었다. 근접 접촉시키는 단계의 마지막에서, 조립체는 20일간 10 ppm 아래의 습도 레벨(이슬점<-63℃)을 갖는 무수 분위기 내에서 유지되었다. 이러한 기간의 만료 시점에, 2시간 동안 550℃의 동일한 어닐링이 적용되었다.
도 3은 이러한 어닐링 이후에 조립체의 조립체 계면의 음파 현미경 아래에서의 관찰 결과를 나타낸다. 도 1 및 도 3의 비교에서, 무수 분위기에서의 보관이 접합 결함들의, 특히 조립체의 주변 에지 상에서의 개수 감소를 유발한다는 것을 볼 수 있다.
그러므로, 이러한 실험들을 통해, 그리고 성립된 믿음과는 반대로, 기판들을 근접 접촉시킨 이후에도, 접합체 계면과 접합체를 둘러싸는 분위기 사이에서 물이 여전히 확산할 수 있다는 점이 관찰된다. 따라서, 상대적으로 습한 환경이 조립체의 주변 에지로부터 물의 출입을 유발하며, 시간이 지남에 따라 중심을 향해 확산하게 한다. 반대로, 상대적으로 건조한 분위기는 조립체의 주변 에지로부터 물의 방출을 유발한다.
보충 실험들이 이러한 현상을 더욱 상세히 분석할 수 있도록 한다. 상대적으로 건조한 분위기에 의해 촉진되는 조립체 계면 외부로의 물의 확산은 또한 조립체가 노출되는 온도에 민감한 것으로 보인다.
도 4는 이러한 현상의 그래프 표현이다. Y 축은 이전 실험들과 유사하게 근접 접촉 후 어닐링된 조립체의 무수 보관 300 시간 이후의, 접합 결함들이 전혀 없는 환형 영역의 치수(밀리미터 단위)로 구성된다. 이러한 치수는 보관 동안의 조립체 계면에서의 물의 확산 거리와 유사할 수 있다. 도 4에서의 X 축은 보관 온도(섭씨 도 단위)에 대응된다.
이러한 거리는 50℃의 보관 온도 주위에서 최대값을 가짐을 알 수 있다. 조립체의 보관 온도에서의 노출에 의해 유발되는 접착 에너지의 증가는, 물의 유동성과는 반대되며, 보관 온도가 증가할 때 확산 거리를 실질적으로 제한하는 결과를 가져온다.
자연적으로, 도 4에 표현된 결과들은 사용되었던 특정한 실험 조건들에 의존하나(특히, 근접 접촉시키는 단계에 선행하는 표면 처리들, 기판의 표면들 중 하나 상에 형성된 실리콘 산화물의 두께 등), 보관 온도에 따라 조립체 계면에서 발생하는 확산 현상을 적절히 대표하는 것이다. 특히, 최대 확산 길이는 이러한 도면 상에서 나타나는 50℃와는 달라질 수 있다. 어떠한 경우라도, 조립체의 접착 정도의 임계값이 존재하며, 이 이상에서 물이 더 이상 조립체 계면에서 확산하지 못하는 것으로 고려될 수 있다. 따라서, 기판들(1, 2) 중 하나가 적어도 실리콘으로 형성될 때, 어닐링 온도가 300℃ 이상일 때 이러한 임계 값에 도달하는 것으로 여겨질 수 있다.
본 발명은 특히 이점이 있는 분자 접착에 의한 조립 방법을 고안하기 위하여 위에 표현된 실험들에 의해 드러나는 현상들의 장점을 이용하며, 그 상세한 설명은 다음과 같다.
도 5 내지 도 7을 참조하면, 이러한 조립 방법은, 그 자체로 잘 알 수 있는 것과 같이, 조립체 계면(4)을 구비하는 조립체(3)를 형성하기 위하여 제1 기판(1)과 제2 기판(2)을 근접 접촉시키는 제1 단계 (a)를 포함한다. 바람직하게는, 실행의 단순화를 위하여, 근접 접촉시키는 단계 (a)는 주변 온도(다시 말하면, 10℃ 내지 30℃의 온도)에서 수행된다. 기판들(1, 2) 중 하나 또는 다른 것은 임의의 종류일 수 있으나, 본 발명은 기판들(1, 2) 중 적어도 하나가 물과 화학적으로 반응하는 물질을 형성하거나 포함하는 경우에 특히 관심을 갖는다. 앞서 확인한 것과 같이, 이러한 화학 반응은 두 개의 기판들의 조립체 계면에서 발달하는 접합 결함들을 유발할 수 있다.
이는 특히 실리콘, 저머늄, 실리콘 카바이드, InP 또는 AsGa와 같은 반도체 물질들 또는 구리, 티타늄, 텅스텐, 알루미늄 또는 니켈과 같은 금속들인 경우이다.
이는 또한, 만약 물과 화학적으로 반응하는 물질이 물과 반응하지 않는 다른 물질(실리콘 산화물 또는 비정질 알루미나와 같은) 아래에 위치한다면, 이를 통해 통과할 수 있는 물을 가질 수 있고, 후자는 하부의 물질과 반응할 수 있는 경우이다.
근접 접촉시키는 단계 (a) 이전에, 두 개의 기판들(1, 2)은 세정 또는 플라즈마 활성화 또는 연마(polishing)와 같은 친수성 표면 처리들을 받을 수 있다. 기판들(1, 2)의 하나 또는 다른 하나, 또는 모두는 실리콘 산화물 또는 질화물과 같은 중간층이 제공될 수 있다.
조립 방법은 또한 물이 더 이상 조립체 계면으로 확산되지 못하는 임계 접착 값 이상으로 조립체(3)의 접착 정도를 강화시키는 제2 단계 (b)를 포함한다.
제2 강화 단계 (b)는 열처리, 특히 예를 들어 50℃ 내지 1200℃의 온도에서, 수 초부터 수 시간까지 기간이 연장될 수 있는 어닐링을 포함하거나 이에 대응될 수 있다. 상기 어닐링은 중성(neutral) 분위기에서 수행될 수 있다.
특히 조립체 계면에서 물이 더 이상 확산할 수 없는 정확한 접착 임계 값은 조립되는 물질들의 속성에 따라, 또는 조립체를 둘러싸는 분위기의 습기 정도에 따라서도 달라질 수 있다. 그러나, 기판들(1, 2) 중 하나가 적어도 실리콘으로 형성될 때, 어닐링 온도가 300℃보다 높을 때 이러한 임계 값에 도달할 수 있다고 여겨질 수 있다. 당업자는, 예를 들어 전제부에 개시된 것들과 유사한 실험들로부터, 다른 물질들을 위한 이러한 임계 값을 용이하게 결정할 수 있을 것이다.
본 발명에 따르면, 상기 조립 방법은 또한 -10℃ 아래의 이슬점을 갖는 처리 분위기에서 제1 기판(1) 및 제2 기판(2)의 무수 처리 단계 (c)를 포함한다. 이러한 단계 (c)는 접착 정도의 강화 단계 (b)에 선행한다.
이슬점은 기체에, 포화에 의해 액체인 물의 형성이 일어나지 않을 수 있는 가장 낮은 온도로 정의된다는 점이 상기될 것이다. 이는 기체의 습기 레벨의 전통적이고 신뢰성 있는 측정법이다.
그러므로 본 발명의 무수 처리는 조립체 계면에서 물의 양을 제한하거나 감소시키기 위하여 특별히 건조한 분위기에서 수행된다. 따라서, 무수 처리의 이슬점은 -10℃ 아래, 또는 -50℃ 아래 또는 -85℃ 아래에서 선택될 수 있다.
접합 결함들의 발달을 제한하는 한편 만족할 만한 접착 정도를 얻는 것을 가능하게 하기 위하여, 본 발명은 또한 두 개의 기판들(1, 2)이 노출되는 작업 분위기의 이슬점이 무수 처리 단계 (c)로부터 접합 정도 강화의 제2 단계 (b)의 마지막까지 조절되는 것을 제공한다.
"조절"은 작업 분위기로부터 기인하는 물이 조립체 계면에서 확산되어 접합 결함들의 출현 또는 발달을 유발하는 것을 방지하기 위하여, 무수 처리 단계 (c)의 마지막부터 접착 정도 강화의 제2 단계 (b) 사이에서 유지되는 기간 동안 이러한 이슬점이 충분히 낮게 유지되어야 한다는 것을 의미한다. 동시에, 조립체 계면이 충분한 물을 가져 두 개의 기판들(1, 2) 사이의 충분한 접착 정도를 발달시키는 것이 가능하도록 이러한 이슬점이 조절될 수 있다. 이러한 조절의 속성은 아래에 설명되는 본 발명의 실시예들 각각 내에서 더욱 상세히 설명될 것이다.
본 발명의 제1 실시예가 도 5에 도시된다. 이러한 제1 실시예에서, 무수 처리 단계 (c)는 제1 및 제2 기판들을 근접 접촉시키는 제1 단계 (a)에 선행하거나, 이와 동시에 수행된다.
몇몇의 방법이 이를 달성하는 것을 가능하게 한다. 본 발명의 실시예들 각각 내에서 더 실행될 수 있는 제1 방법에 따르면, 작업 분위기는 조립 방법이 발생하는 환경(일반적으로 "청정실"로 일컬어지는)의 분위기이다. 이러한 분위기는 -10℃ 아래의 이슬점에서 유지된다. 따라서, 모든 단계들 및 공정 동작들은 상기 방법을 구성하며, 특히 근접 접촉시키는 단계 (a)는 기판들의 표면과 조립체 계면에서의 조절된 물의 양을 유지하며, 건조한 분위기에서 일어난다.
마이크로전자소자 분야, 및 기판들의 조립 분야에서, 작업 분위기의 상대 습도를 30% 내지 50%(3℃ 내지 9℃의 이슬점에 대응되는)로 유지하는 것이 일반적이다. 그러나, 배터리들의 제조 분야와 같이, -10℃ 아래의 이슬점을 갖는 작업 분위기가 일반적인 분야들이 존재한다. 본 발명의 무수 처리를 수행하는 이러한 방식은 상대적으로 복잡한 시설들을 요구할 수 있으나, 또한 무수 처리의 단계 (c)로부터 제2 단계 (b)의 마지막까지 작업 분위기의 이슬점 조절을 제공하는 장점 또한 갖는다.
이러한 경우에, 작업 분위기의 이슬점을 조절하는 단계는, -10℃보다 낮은 이슬점에서, 그리고 이러한 기간을 통틀어, 작업실(working room) 분위기 내에서 조립체(3)를 유지하는 것으로 구성된다. 상기 방법 동안의 단계들의 순서에 따라, 이러한 기간은 1 시간 내지 100일이거나, 그 이상일 수도 있다.
도 6에 도시된 단계 (c)를 적용하는 제2 방법에 따르면, 무수 처리는 근접 접촉시키는 제1 단계 (a)와 동시에 수행된다. 단계들 (c) 및 (a)는 처리 분위기를 구속하기 위한 엔클로저(enclosure)(5) 내에서 동시에 수행될 수 있다. 구속 엔클로저(5)는 근접 접촉시키는 단계 (a)가 일어나는 조립체 장비의 챔버일 수 있다.
이후 엔클로저(5) 또는 챔버는 적합한 수단에 의해 -10℃ 아래의 이슬점에서 유지된다. 이는 예를 들어 엔클로저 또는 챔버에 들어가는 기체들을 정화시키기 위한 유닛(6)일 수 있다. 처리 분위기를 구성하는 기체는, 엔클로저 또는 챔버 내에 들어가기 전에 분자 체(molecular sieve)(7)를 통해 정화 유닛 내에서 순환하며, 분자 체(7)는 예를 들어 구리로 형성되어, 특히 건조한 기체를 생산하도록 이러한 분위기로부터의 물로 채워지고, 그 이슬점이 조절될 수 있다.
제1 기판(1) 및 제2 기판(2)이 구속 엔클로저(5) 또는 조립체 챔버 내로 도입될 때, 이들은 모두 -10℃ 아래의 이슬점을 갖는 구속 분위기에 노출된다. 따라서, 이러한 노출이 본 발명의 무수 처리 단계들(c)을 구성한다.
바람직하게는, 실행의 단순화를 위하여, 구속된 무수 처리 분위기는 대기압 하일 수 있으며, 구속 처리 분위기는 정적(static)일 수 있고, 다시 말하면 챔버 내에 유발된 흐름의 형태로 이러한 분위기가 순환하지 않는다. 이러한 방식으로, 조립 전에 표면들이 입자들로 오염되는 것이 방지된다.
유리하게는, 기판들의 표면들의 구속된 무수 처리 분위기로의 노출은 적어도 제1 및 제2 기판들(1, 2)이 근접 접촉되기 전에 30초의 기간을 갖는다. 이러한 방식으로, 이러한 기판들(1, 2)의 표면에 존재하는 물의 양이 요구되는 평형 상태에 있는지 보장된다. 동일한 이유로, 구속된 처리 분위기를 예를 들어 20℃ 내지 150℃에서 가열하는 것을 선택할 수 있다. 근접 접촉시키는 단계는 동일한 구속 분위기 내에서 수행될 수 있다.
이러한 단계들의 마지막에, 제1 실시예에서 무수 처리 단계 (c)를 적용하는 방식이 어떠했든 간에, 조립체 계면(4)에서 조절된 물의 양을 갖는, 제1 기판(1)과 제2 기판(2)을 조립함에 의해 형성된, 조립체 계면(4)에서 조절된 물의 양을 갖는 조립체(3)가 가능하다.
앞서 확인한 것과 같이, 이러한 제1 단계 (a) 후에 더 이상 물이 확산하지 못하는 임계 값 이상으로 조립체의 접착 정도를 강화시키는 제2 단계 (b)가 뒤따른다.
접합 결함의 출현 또는 발달을 제한하는 레벨까지 조립체 계면(4)에서 감소된 물의 양을 유지하기 위하여, 조립체(3)가 노출되는 작업 분위기의 이슬점은 이러한 두 개의 단계들 사이에서 조절된다.
앞서 확인한 것과 같이, 본 발명이 일어나는 방의 전체 분위기가 -10℃ 아래의 이슬점에서 유지될 때 이러한 조절이 얻어진다.
대안적으로, 특히 무수 처리 단계 (c)가 구속 엔클로저 내부에서 수행될 때, 상기 조립 방법은 조립체(3)가 -10℃ 이상의 이슬점을 갖는 분위기에 10분 이상 노출되지 않도록 수행된다. 다시 말하면, 작업 분위기의 이슬점을 조절하는 단계는, 이러한 경우에 무수 처리 단계 (c)로부터 제2 단계 (b)의 마지막까지 10분 미만 동안 -10℃ 이상의 온도에서 이슬점을 유지하는 단계로 구성된다.
실험은 10분의 최대 기간 동안 -10℃ 이상의 이슬점까지 노출을 제한함에 의해 조립체 계면에서 물의 확산을 제한할 수 있고, 이러한 접합의 품질을, 특히 접합 결함들에 대하여, 보존할 수 있음을 보여주었다.
이는, 구속 엔클로저로부터 조립체(3)를 추출한 이후 10분 미만에서 제2 단계 (b)의 시작이 수행되도록 상기 방법을 배열함에 의해 실행될 수 있다.
바람직한 실시예에 따르면, 단계 (b)는 어닐링에 대응되며, 어닐링 분위기를 형성하는 기체는 -10℃ 아래의 이슬점을 갖는다. 따라서, 이러한 강화 어닐링의 첫 순간 동안, 접착의 정도가 아직 임계 값에 도달하지 못한 한편, 어닐링 기체 내에 존재하는 물이 조립체 계면에서 확산하지 않는다.
어닐링 퍼니스(furnace) 내에서 순환하는 기체가 건조하지 않을 때(다시 말하면 -10℃ 이상의 이슬점을 가질 때), 무수 처리 단계 (c)의 마지막과 제2 단계의 시작 사이에서 노출의 기간은, 접착 임계 값을 획득하기 위하여 필수적인 어닐링 시간에 더하여, 실제로 10분 미만이라는 점이 보장될 것이다.
무수 처리 단계 (c)와 제2 단계 (b)를 10분 미만으로 시스템적으로 연결시킬 수 없는 경우에서, 본 발명은 -10℃ 아래의 이슬점을 갖는 분위기를 갖는, 스토브와 같은 영역 내에 조립체(3)를 보관하는 것을 준비할 수 있다. 이러한 보관은, 조립체 계면에 물이 과도하게 도입되고 그에 따라 접합 품질에 영향을 줄 위험 없이, 예를 들어 1 시간으로부터 100일까지, 또는 그 이상의 임의의 기간을 가질 수 있다.
이러한 보관은 또한 -30℃ 또는 -80℃과 같이 -10℃보다 낮은 이슬점을 갖는 분위기에서 수행될 수 있고, 선택적으로, 예를 들어 20℃ 내지 150℃의 온도에서 수행될 수 있다. 이러한 배치는 접합의 품질을 더욱 향상시키는 것을 가능하게 한다.
도 7에 도시된 본 발명의 제2 실시예에서, 제1 및 제2 기판들(1, 2)을 근접 접촉시키는 제1 단계 (a) 이후에 무수 처리 단계 (c)가 수행된다. 그러므로, 본 발명은 이러한 계면에서의 물의 양을 조절하기 위하여 조립체(3)의 조립체 계면(4)으로부터 외부 환경을 향해 물이 확산할 수 있게 하는 관찰 결과의 장점을 이용한다.
이러한 경우에, 근접 접촉시키는 제1 단계 (a)는 -10℃ 이상의 이슬점을 갖는 분위기에서 수행될 수 있다. 그러므로, 챔버와 같은 구속 환경 내에서 단계 (a)를 수행하는 것, 및/또는 정화 유닛을 구비하는 조립체 장비를 제공하는 것이 불필요하다. 그러므로 이러한 방법은 특히 유리하다.
더욱이, 무수 처리 단계 (c)가 제2 단계 (b) 전에 제공되고, 무수 처리 단계 (c) 및 제2 단계 (b)의 마지막 사이에서 작업 분위기가 조절된다면, 조립 방법의 주요 부분은 임의의 분위기 내에서 일어날 수 있다.
따라서, 근접 접촉시키는 제1 단계 (a)과 무수 처리 단계 (c) 사이에서, 임의의 분위기에서 임의의 기간 동안 조립체(3)를 보관하는 것을 준비할 수 있다.
이러한 제2 실시예에서, 제1 단계 (a)의 마지막에서 얻어지는 제1 기판(1) 및 제2 기판(2)을 조립함에 의해 형성되는 조립체(3)는 그 조립체 계면(4)에서 조절되지 않은 물 함량을 갖는다.
조립체의 품질을, 특히 접합 결함들에 대하여 향상시키기 위하여, 단계 (c) 동안 조립체에, -10℃ 아래, 예를 들어 -30℃ 또는 -80℃의 이슬점을 갖는 무수 처리가 가해질 수 있다.
바람직하게는, 이러한 처리는 물의 확산, 특히 조립체 계면(4)으로부터 외부 환경을 향한 확산을 보조하도록 20℃ 내지 150℃에서 조립체(3)를 가열하기 위하여 스토브 내에서 수행된다.
앞선 실시예에서와 같이, -10℃ 아래의 이슬점을 제공하기 위하여 스토브가 그 분위기를 정화하기 위한 유닛과 결합될 수 있고, 그 엔클로저 내에서 -10℃ 아래의 이슬점을 갖는 건조 기체를 순환하는 것을 가능하게 한다.
이러한 무수 처리의 기간은 상황들에 따라 채용될 수 있다. 만약 예를 들어 조립체 계면(4)에서의 모든 여분의 물이(접촉하는 표면들의 전체 규모에 걸쳐) 확산되기 원한다면, 이러한 기간은 기판들(1, 2)의 크기에 따라 조절된다.
따라서, 원형의 실리콘 기판들(1, 2)에 대하여, 이러한 처리 동안에 조립체(3)가 50℃까지 가열되고 -50℃의 이슬점이 가해질 때, 이러한 무수 처리의 기간은 다음의 표와 같이 주어진다:
기판들(1, 2)의 직경(mm) 처리 기간(일)
50 2.6
100 11
150 24
200 43
300 97
위에 표시된 실험 값들은 평균 값들에 대응되며, 특히 무수 처리 전에 조립체 계면에 존재하는 물의 양에 따라 조절될 수 있음에 주의하여야 한다.
다른 상황들에서, 조립체 계면(4)의 전체 규모로 물이 확산하는 것을 추구할 필요가 없으며, 작은 주변 거리 상으로의 확산으로 충분할 수 있다. 이러한 경우에, 전술한 표에서 주어진 무수 처리의 기간을 감소시키는 것이 가능할 수 있다.
조립 방법의 접착 정도를 강화시키는 제2 단계 (b)가 무수 처리 단계 (c)에 뒤따라 수행된다. 바람직한 실시예에 따르면, 어닐링 분위기를 형성하는 기체는 -10℃ 아래의 이슬점을 갖는다. 따라서, 이러한 강화 어닐링의 최초 순간 동안, 접착 에너지는 아직 임계 값에 도달하지 않는 한편, 어닐링 기체 내에 존재하는 물이 조립체 계면에서 과도하게 확산하지 않는다는 점이 보장된다.
제1 실시예에서와 같이, 무수 처리 단계 (c)와 제2 단계 (b) 사이에서 조립체(4)가 노출되는 작업 분위기가 조절된다. 제1 실시예의 맥락에서 설명된 동일한 수단들이 제2 실시예에도 적용되며, 이는 반복 설명되지는 않는다.
실험예 1
200 mm 직경의, 1 내지 50 Ω/cm 사이의 비저항(p)을 갖는 실리콘 <001>로 형성된 두 개의 기판들이 40 mg/l의 오존을 구비하는 오존수(ozonised water) 용액과, 암모니아, 과산화수소 및 탈이온수 각각 0.25/1/5의 농도를 갖는 APM (암모늄 과산화물 혼합물) 용액으로 세정된다. 다음으로, 두 개의 웨이퍼들이 건조되고, 주변 온도가 우세하고 질소 분위기가 -85℃ 아래의 이슬점을 갖는 조립 챔버 내에 놓여진다. 1 분간 기다린 후에, 두 개의 표면들이 조립되고, 조립체는 챔버로부터 나타난다. 10분 미만 이후에, 조립체가 100 ppb보다 작은 물을 갖는 질소를 구비하는(-90℃의 이슬점) 질소 하의 튜브 퍼니스 내에 놓여진다. 50℃ 내지 1200℃의 임의의 어닐링 온도가 뒤따르며, 접합은 어떠한 접합 결함의 출현도 나타내지 않는다. 더욱이, 두 개의 기판들 사이의 접착 정도는 이들 중 하나의 기계적 박형화를 진행하기에 충분하다.
실험예 2
실험예 1과 동일한 두 개의 기판들이 본 실험예에도 동일하게 준비된다. 건조 이후에, 두 개의 기판들은 주변 온도에서 임시로 조립된다. 이후, 이러한 두 개의 조립된 기판들로 구성된 조립체가 -40℃ 아래의 이슬점을 갖는 공기를 포함하는 청정실 내에, 또는 -85℃ 아래의 이슬점을 갖는 질소 분위기의 엔클로저 내에 놓여진다. 두 개의 기판들은 이후 분리되고, 이들의 표면들이 이러한 무수 분위기에 노출된다. 1분간 기다린 이후에, 두 개의 기판들은 주변 온도에서 조립되고, 청정실 또는 엔클로저 외부로 꺼내진다. 10분 미만 이후에, 조립체는 100 ppb보다 작은 물을 갖는 질소를 구비하는(-90℃의 이슬점) 질소 하의 튜브 퍼니스 내에 놓여진다. 온도 상승 이전에, 이러한 분위기는 10분간 유지된다. 50℃ 내지 1200℃ 사이의 임의의 어닐링 온도가 뒤따르며, 접합은 어떠한 접합 결함의 출현도 나타내지 않는다. 더욱이, 두 개의 기판들 사이의 접착 정도는 이들 중 하나의 기계적 박형화를 진행하기에 충분하다.
실험예 3
-40℃ 아래의 이슬점을 갖는 공기를 함유하는 청정실 내에서, 200 mm의 직경과 1 내지 500 Ω/cm의 비저항을 갖는 실리콘 <001>로 형성된 두 개의 기판들이 실험예 1과 동일하게 세정된다. 건조 이후에, 두 개의 기판들은 주변 온도에서 조립된다. 이러한 건조 청정실을 떠나지 않고, 조립체가 100 ppb보다 작은 물을 갖는 질소를 구비하는(-90℃의 이슬점) 질소 하의 튜브 퍼니스 내에 놓여진다. 온도 상승 이전에, 이러한 분위기는 10분간 유지된다. 20℃ 내지 1200℃ 사이의 임의의 어닐링 온도가 뒤따르며, 접합은 어떠한 접합 결함의 출현도 나타내지 않는다. 더욱이, 두 개의 기판들 사이의 접착 정도는 이들 중 하나의 기계적 박형화를 진행하기에 충분하다.
실험예 4
실험예 1과 동일한 두 개의 기판들이 본 실험예에도 동일하게 준비된다. 건조 이후에, 두 개의 기판들이 조립된다. 이후, -40℃ 아래의 이슬점을 갖는 공기를 포함하는 청정실 내에서, 기판들이 분리되고 이러한 청정실 공기에 1분간 노출된다. 이후, 이들이 주변 온도에서 재접합된다. 이러한 건조 청정실을 떠나지 않고, 두 개의 조립된 기판들에 의해 형성된 조립체가 100 ppb보다 작은 물을 갖는 질소를 구비하는(-90℃의 이슬점) 질소 하의 튜브 퍼니스 내에 놓여진다. 온도 상승 이전에, 이러한 분위기는 10분간 유지된다. 20℃ 내지 1200℃ 사이의 임의의 어닐링 온도가 뒤따르며, 접합은 어떠한 접합 결함의 출현도 나타내지 않는다. 더욱이, 두 개의 기판들 사이의 접착 정도는 이들 중 하나의 기계적 박형화를 진행하기에 충분하다.
실험예 5
전술한 실험예들과 유사하며 동일한 방식으로 준비된 200 mm의 직경을 갖는 실리콘 <001>로 형성된 두 개의 기판들이, 구속 챔버를 갖지 않는 접합 장비 내에서 조립된다. 이들은, 표준 이슬점 9℃(다시 말하면 50%의 상대 습도)를 갖는 분위기와 주변 온도에서 조립된다. 조립된 기판들은 이후 -80℃의 이슬점을 가지며, 50℃의 온도에서 순환되는 중성 질소 기체 내에서 43일 동안 스토브 내에 놓여진다. 접합은 100 ppb보다 작은 물을 갖는 질소 하에서(-90℃의 이슬점) 튜브 퍼니스 내에 직접 놓여진다. 300℃ 내지 1200℃ 사이의 임의의 어닐링 온도가 뒤따르며, 이러한 열 처리 이후에 관찰된 접합은 어떠한 접합 결함의 출현도 나타내지 않는다. 더욱이, 두 개의 기판들 사이의 접착 정도는 이들 중 하나의 기계적 박형화를 진행하기에 충분하다.
실험예 6
200 mm의 직경을 갖는 실리콘 <001>로 형성된 두 개의 기판들이 앞선 실험예들과 동일하게 준비된다. 조립된 기판들은 이후 -80℃의 이슬점을 가지며 50℃의 온도에서 순환되는 중성 질소 기체 내에서 43일 동안 스토브 내에 놓여진다. 이러한 기간의 마지막 시점에, 300℃에서의 어닐링이 보관 스토브 내에서 직접 수행되고, 이에 따라 튜브 퍼니스 내부로 웨이퍼들을 이송하지 않는다. 앞선 실험예들과 유사하게, 이러한 어닐링의 마지막 시점에서 접합은 어떠한 접합 결함도 나타내지 않는다. 더욱이, 두 개의 기판들 사이의 접착 정도는 이들 중 하나의 기계적 박형화를 진행하기에 충분하다.
본질적으로 본 발명은 앞서 설명한 실시예들에 한정되는 것이 아니고, 청구항에 의해 한정되는 본 발명의 범위를 벗어나지 않으며 이에 대한 변형예들이 만들어질 수 있다.
본 발명은 예를 들어 매우 미세한 절연체 층(50 nm보다 작은)을 구비하는 기판들의 조립체, 접합들의 형성을 목적으로 한 이종의 III-V 물질들의 직접 접합(광전 셀들의 접합들과 같은), 또는 극심한 표면 활성화 단계들(플라즈마 활성화 또는 기계 화학적 연마에 의한 활성화와 같은)을 받은 기판들의 접합과 같이, 기판들의 모든 조립체들이 상당한 접합 결함을 유발한다는 점을 특히 이용한다.
본 발명은 또한 웨이퍼들의 에지들에 위치한 영역 내를 제외하고, 접합 결함들의 출현을 일반적으로 유발하지 않으며 기판들을 조립하는 데 이점이 있다. 이러한 구성은 예를 들어 문헌 제WO2013/160841호에서 설명된 것과 같이, 접합파(bonding wave)의 전파에 기인한 이러한 지점에서의 물의 축적(accumulation)과 연관될 수 있다. 본 발명은, 특히 무수 환경 내에서의 보관은 이러한 경우에서 이러한 물의 축적을 제거하고, 이에 따라 형성될 수 있는 결함들의 형성을 방지하는 것을 가능하게 한다.
본 발명의 상세한 설명에서 조달 및 실험의 편의를 위하여 실리콘 웨이퍼들을 사용한 실험예들이 주어졌으나, 본 발명이 이러한 물질에 한정되는 것은 전혀 아니다. 더욱이, 기판들 중 하나 또는 다른 하나는 절연체와 같은 표면층을 구비할 수 있다. 기판들 중 하나 또는 다른 하나는 마이크로전자 성분들 또는 단순한 금속 연결 패드들을 포함할 수 있다. 접착 정도의 강화 단계 (b)가 본 출원에서 구체화된 것과 같이 어닐링에 의해 쉽게 실행될 수 있을지라도, 다른 처리들(특히 열처리)이 이러한 강화를 위하여 또한 사용될 수 있다. 이는 예를 들어 마이크로파(microwave) 처리 또는 레이저 처리의 경우일 수 있다.
본 발명의 조립 방법에 마모, 연마, 및/또는 화학적 식각에 의해 하나 또는 양 기판들(1, 2)을 박형화하는 단계가 뒤따를 수 있다. 이는 또한 예를 들어 스마트컷TM 기술에 따라, 조립 이전에 형성된 취약면(fragile plane)을 따라 두 개의 기판들(1, 2) 중 하나의 일부분을 분리하는 단계의 경우일 수 있다.

Claims (15)

  1. 분자 접착(molecular adhesion)에 의한 두 개의 기판들의 조립 방법으로서, 상기 조립 방법은:
    - 조립체 계면(4)을 구비하는 조립체(3)를 형성하기 위하여 제1 기판(1) 및 제2 기판(2)을 근접 접촉시키는(close contact) 제1 단계 (a);
    - 상기 조립체 계면(4)을 따라 물이 더 이상 확산되지 않는 임계 접착 값 이상으로 상기 조립체(3)의 접착 정도를 강화시키는 제2 단계 (b);를 포함하며,
    상기 방법은,
    - -10℃ 아래의 이슬점을 갖는 처리 분위기 내에서의 상기 제1 및 제2 기판들(1, 2)의 무수(anhydrous) 처리 단계 (c); 및
    - 상기 조립체 계면에서 접합 결함들(bonding defects)의 출현을 제한하거나 방지하도록 상기 무수 처리 단계 (c)로부터 상기 제2 단계 (b)의 마지막까지 상기 제1 및 제2 기판들(1, 2)이 노출되는 작업 분위기의 이슬점을 조절하는 단계를 포함하고,
    상기 작업 분위기의 이슬점을 조절하는 단계는, 상기 무수 처리 단계 (c)로부터 상기 제2 단계 (b)의 마지막까지 10분 미만 동안 -10℃ 이상으로 이슬점을 유지하는 단계로 구성되는 것을 특징으로 하는 조립 방법.
  2. 분자 접착(molecular adhesion)에 의한 두 개의 기판들의 조립 방법으로서, 상기 조립 방법은:
    - 조립체 계면(4)을 구비하는 조립체(3)를 형성하기 위하여 제1 기판(1) 및 제2 기판(2)을 근접 접촉시키는(close contact) 제1 단계 (a);
    - 상기 조립체 계면(4)을 따라 물이 더 이상 확산되지 않는 임계 접착 값 이상으로 상기 조립체(3)의 접착 정도를 강화시키는 제2 단계 (b);를 포함하며,
    상기 방법은,
    - -10℃ 아래의 이슬점을 갖는 처리 분위기 내에서의 상기 제1 및 제2 기판들(1, 2)의 무수(anhydrous) 처리 단계 (c); 및
    - 상기 조립체 계면에서 접합 결함들(bonding defects)의 출현을 제한하거나 방지하도록 상기 무수 처리 단계 (c)로부터 상기 제2 단계 (b)의 마지막까지 상기 제1 및 제2 기판들(1, 2)이 노출되는 작업 분위기의 이슬점을 조절하는 단계를 포함하고,
    상기 무수 처리 단계 (c)는 상기 제1 및 제2 기판들(1, 2)이 근접 접촉하기 전에 적어도 30초 동안의 기간을 갖는 것을 특징으로 하는 조립 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 작업 분위기의 이슬점을 조절하는 단계는, 상기 무수 처리 단계 (c)로부터 상기 제2 단계 (b)의 마지막까지 -10℃ 아래로 이슬점을 유지하는 단계로 구성되는 것을 특징으로 하는 조립 방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 제2 단계는 50℃ 내지 1200℃의 온도에서 상기 조립체(3)를 열 어닐링하는 단계를 포함하는 것을 특징으로 하는 조립 방법.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 처리 분위기는 정적인(static) 것을 특징으로 하는 조립 방법.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 처리 분위기는 대기압(atmospheric pressure) 하인 것을 특징으로 하는 조립 방법.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 근접 접촉시키는 단계 (a)는 주변 온도(ambient temperature)에서 수행되는 것을 특징으로 하는 조립 방법.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 및 제2 기판들(1, 2)의 친수성 표면을 준비하는 선행 단계를 포함하는 조립 방법.
  9. 청구항 1 또는 청구항 2에 있어서,
    상기 무수 처리 단계 (c) 및 상기 제2 단계 (b) 사이에 상기 조립체(3)를 보관하는 단계를 포함하는 조립 방법.
  10. 청구항 1 또는 청구항 2에 있어서,
    상기 무수 처리 단계 (c)가 상기 근접 접촉시키는 제1 단계 (a)에 선행하거나, 또는 동시에 수행되는 것을 특징으로 하는 조립 방법.
  11. 삭제
  12. 청구항 1 또는 청구항 2에 있어서,
    상기 무수 처리 단계 (c)가 상기 근접 접촉시키는 제1 단계 (a) 이후에 수행되는 것을 특징으로 하는 조립 방법.
  13. 청구항 1 또는 청구항 2에 있어서,
    상기 근접 접촉시키는 제1 단계 (a)는 -10℃ 이상의 이슬점을 갖는 분위기에서 수행되는 것을 특징으로 하는 조립 방법.
  14. 청구항 12에 있어서,
    상기 무수 처리 단계 (c)는 20℃ 내지 150℃의 온도에서 수행되는 것을 특징으로 하는 조립 방법.
  15. 청구항 1 또는 청구항 2에 있어서,
    상기 제1 또는 제2 기판(1, 2)은 실리콘으로 형성되며, 상기 무수 처리 단계 (c)의 온도는 40℃ 내지 60℃인 것을 특징으로 하는 조립 방법.
KR1020150165535A 2014-11-27 2015-11-25 두 개의 기판들의 조립 방법 KR102446438B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1461544A FR3029352B1 (fr) 2014-11-27 2014-11-27 Procede d'assemblage de deux substrats
FR1461544 2014-11-27

Publications (2)

Publication Number Publication Date
KR20160064011A KR20160064011A (ko) 2016-06-07
KR102446438B1 true KR102446438B1 (ko) 2022-09-22

Family

ID=53298424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150165535A KR102446438B1 (ko) 2014-11-27 2015-11-25 두 개의 기판들의 조립 방법

Country Status (7)

Country Link
US (1) US9718261B2 (ko)
JP (1) JP6643873B2 (ko)
KR (1) KR102446438B1 (ko)
CN (1) CN105655243B (ko)
AT (1) AT516576B1 (ko)
DE (1) DE102015223347A1 (ko)
FR (1) FR3029352B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017086463A1 (ja) 2015-11-19 2017-05-26 ブランテック株式会社 フレークアイス製造装置、フレークアイス製造システム、フレークアイス製造方法、移動体
EP3627080A4 (en) 2017-05-18 2021-04-07 Blanctec Co., Ltd. PHASE CHANGE CONTROL DEVICE AND PHASE CHANGE CONTROL PROCESS
CN111640814B (zh) * 2020-06-05 2022-05-20 天津三安光电有限公司 一种太阳电池结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080917A (ja) * 2011-10-03 2013-05-02 Soytec シリコンオンインシュレーター構造体の製造方法
US20140174649A1 (en) 2012-12-26 2014-06-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Surface treatment by chlorinated plasma in a bonding method
US20140295642A1 (en) 2011-10-04 2014-10-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Double layer transfer method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193203A (ja) * 1993-12-27 1995-07-28 Canon Inc 半導体基体の製造方法
US6180496B1 (en) * 1997-08-29 2001-01-30 Silicon Genesis Corporation In situ plasma wafer bonding method
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate
FR2903808B1 (fr) * 2006-07-11 2008-11-28 Soitec Silicon On Insulator Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
EP2091071B1 (en) 2008-02-15 2012-12-12 Soitec Process for bonding two substrates
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
SG192180A1 (en) * 2011-04-08 2013-08-30 Ev Group E Thallner Gmbh Method for permanent bonding of wafer
FR2990054B1 (fr) 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
US8796054B2 (en) * 2012-05-31 2014-08-05 Corning Incorporated Gallium nitride to silicon direct wafer bonding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080917A (ja) * 2011-10-03 2013-05-02 Soytec シリコンオンインシュレーター構造体の製造方法
US20140295642A1 (en) 2011-10-04 2014-10-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Double layer transfer method
US20140174649A1 (en) 2012-12-26 2014-06-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Surface treatment by chlorinated plasma in a bonding method

Also Published As

Publication number Publication date
CN105655243B (zh) 2020-05-15
JP6643873B2 (ja) 2020-02-12
AT516576B1 (de) 2019-11-15
KR20160064011A (ko) 2016-06-07
CN105655243A (zh) 2016-06-08
US20160152017A1 (en) 2016-06-02
DE102015223347A1 (de) 2016-06-02
AT516576A3 (de) 2017-11-15
FR3029352B1 (fr) 2017-01-06
FR3029352A1 (fr) 2016-06-03
AT516576A2 (de) 2016-06-15
JP2016103637A (ja) 2016-06-02
US9718261B2 (en) 2017-08-01

Similar Documents

Publication Publication Date Title
KR100996539B1 (ko) 산소 종을 제거하기 위해 열 처리를 이용하여 접합된 기판 구조물을 제조하는 방법 및 구조
US8859393B2 (en) Methods for in-situ passivation of silicon-on-insulator wafers
US7670929B2 (en) Method for direct bonding two semiconductor substrates
KR100881682B1 (ko) 다른 웨이퍼와의 접합을 위한 반도체 웨이퍼 표면 제조
TWI595561B (zh) Method of manufacturing hybrid substrate and hybrid substrate
US7235461B2 (en) Method for bonding semiconductor structures together
KR102446438B1 (ko) 두 개의 기판들의 조립 방법
JP5664592B2 (ja) 貼り合わせウェーハの製造方法
US7749910B2 (en) Method of reducing the surface roughness of a semiconductor wafer
JP2008021992A (ja) 接合界面安定化のための熱処理
US7883628B2 (en) Method of reducing the surface roughness of a semiconductor wafer
JP5101287B2 (ja) 接合されるべき面の処理を伴う転写方法
US8263475B2 (en) Method for manufacturing heterostructures
JP4549726B2 (ja) 半導体ウエハの接着前表面処理
US8076219B2 (en) Reduction of watermarks in HF treatments of semiconducting substrates
RU2382437C1 (ru) Способ изготовления структуры кремний-на-изоляторе
JP4619949B2 (ja) ウェハの表面粗さを改善する方法
JP4694372B2 (ja) ウェハの表面粗さを改善する方法
KR102583420B1 (ko) 구조의 표면을 평활화하는 프로세스

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right