JP7002456B2 - 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法 - Google Patents

低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法 Download PDF

Info

Publication number
JP7002456B2
JP7002456B2 JP2018538865A JP2018538865A JP7002456B2 JP 7002456 B2 JP7002456 B2 JP 7002456B2 JP 2018538865 A JP2018538865 A JP 2018538865A JP 2018538865 A JP2018538865 A JP 2018538865A JP 7002456 B2 JP7002456 B2 JP 7002456B2
Authority
JP
Japan
Prior art keywords
single crystal
silicon
crystal silicon
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018538865A
Other languages
English (en)
Other versions
JP2019513294A (ja
JP2019513294A5 (ja
Inventor
サーシャ・ジョセフ・クウェスキン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2019513294A publication Critical patent/JP2019513294A/ja
Publication of JP2019513294A5 publication Critical patent/JP2019513294A5/ja
Application granted granted Critical
Publication of JP7002456B2 publication Critical patent/JP7002456B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Laminated Bodies (AREA)
  • Formation Of Insulating Films (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)

Description

関連出願の相互参照
この出願は、２０１６年３月７日に出願された米国仮出願６２／３０４，３７６の優先権の利益を享受し、仮出願はその全体が示されるように参照することでここに含まれる。
本発明は、一般に、半導体ウエハの製造の分野に関する。特に、本発明は、半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）構造に関する。
半導体ウエハは、一般に単結晶インゴット（例えば、シリコンインゴット）から準備され、続く手続でウエハの好ましい方向のための一つまたはそれ以上のフラットまたはノッチを有するように切り落とされ、削られる。インゴットは、次に、それぞれのウエハにスライスされる。ここではシリコンから形成された半導体ウエハが参照されるが、ゲルマニウム、シリコンカーバイド、シリコンゲルマニウム、砒化ガリウム、および窒化ガリウムや燐化インジウムのようなＩＩＩ族元素とＶ族元素の合金、または硫化カドミニウムまたは酸化亜鉛のようなＩＩ族元素とＶＩ族元素の合金のような他の合金のような材料が、半導体ウエハを準備するために使用されても良い。
半導体ウエハ（例えば、シリコンウエハ）は、複合層構造の準備に使用されても良い。複合層構造（例えば、半導体・オン・インシュレータ、特に、シリコン・オン・インシュレータ（ＳＯＩ）構造）は、一般に、ハンドルウエハまたはハンドル層、デバイス層、およびハンドル層とデバイス層の間の絶縁（例えば誘電体）膜（一般には酸化層）を含む。一般に、デバイス層は０．０１マイクロメータから２０マイクロメータの厚さ、例えば０．０５マイクロメータから２０マイクロメータの厚さである。薄膜デバイス層は、約１．５マイクロメータから約２０マイクロメータの厚さのデバイス層を有する。薄膜デバイス層は、約０．０１マイクロメータから約０．２０マイクロメータの厚さのデバイス層を有しても良い。一般に、シリコン・オン・インシュレータ（ＳＯＩ）、シリコン・オン・サファイア（ＳＯＳ）、シリコン・オン・石英のような複合層構造は、２つのウエハを接触させてファンデワールス力で密着させ、熱処理で密着を強化することにより作製される。アニールは、末端シルアノール基を、２つの界面の間のシロキサンボンドに変えて、これにより接着を強化する。
熱アニールの後に、接着された構造は、更に、ドナーウエハの相当な部分の除去処理が行われ、層の移転が達成される。しばしばバックエッチＳＯＩ（即ちＢＥＳＯＩ）と呼ばれる、例えばエッチングや研磨のようなウエハ薄膜化技術が用いられ、シリコンウエハがハンドルウエハに固定され、次にハンドルウエハの上にシリコンの薄層が残るまで、ゆっくりエッチングされる。例えば、参照されることにより、あたかもその全体が記載されたようにその開示が組み込まれる米国特許５，１８９，５００を参照。この方法は、時間およびコストがかかり、基板の１つを浪費し、数ミクロンより薄い層では、好ましい膜厚の均一性を有さない。
層の移転を達成する他の共通の方法は、水素注入と、それに続く熱誘起による層分離を用いる。粒子（原子またはイオン化原子、例えば水素原子または水素原子とヘリウム原子の組み合わせ）が、ドナーウエハの表面から下方に所定の深さで注入される。注入粒子は、注入された所定の深さで、ドナーウエハ中に劈開面を形成する。ドナーウエハの表面は、洗浄されて、注入プロセス中にウエハの上に堆積された、ホウ素化合物のような有機化合物または他の汚染物を除去する。
ドナーウエハの表面は、続いてハンドルウエハに接着され、親水性の接着プロセスで接着ウエハを形成する。接着の前に、例えば酸素や窒素を含むプラズマにウエハの表面が曝されて、ドナーウエハおよび／またはハンドルウエハが活性化される。プラズマに曝すことで、プロセス中に表面の構造を変えることは表面活性化としばしば呼ばれ、この活性化プロセスは、ドナーウエハおよびハンドルウエハの一方または双方の表面を親水性にする。ウエハの表面は、ＳＣ１洗浄またはフッ化水素酸のようなウエット処理により更に化学的に活性化される。ウエット処理およびプラズマ活性化は、順番に行われるか、または、ウエハは１つの処理のみ行われても良い。ウエハは続いて一緒にプレスされ、その間に接着が形成される。この接着は比較的弱く、ファンデワールス力によるものであり、更なる処理が行われて強化されなければならない。
いくつかのプロセスでは、ドナーウエハとハンドルウエハ（即ち、接着ウエハ）との間の親水性の接着は、接着ウエハのペアを加熱またはアニールすることにより強化される。幾つかのプロセスでは、ウエハの接着は、約３００℃から約５００℃までのような比較的低温で行われる。幾つかのプロセスでは、ウエハの接着は、約８００℃から約１１００℃までのような高温で行われる。高温により、ドナーウエハとハンドルウエハの隣接する表面の間で共有結合を形成し、これにより、ドナーウエハとハンドルウエハの間の接着を強くする。接着ウエハの加熱またはアニールと同時に、先にドナーウエハに注入された粒子が劈開面を弱くする。
ドナーウエハの一部が、次に、劈開面に沿って接着ウエハから分離（即ち劈開）されて、ＳＯＩウエハを形成する。劈開は、接着ウエハを備品の中に配置することにより行われ、備品の中では、接着ウエハの対向する面に直交するように機械的な力が与えられ、接着ウエハからドナーウエハの一部が引っ張られる。幾つかの方法では吸盤が使用され機械的な力を与える。ドナーウエハの一部の分離は、劈開面に沿ってクラックの伝搬を開始するために、劈開面において、接着ウエハのエッジに機械的なくさびを与えることで始められる。吸盤により与えられる機械的な力が、続いて、接着ウエハからドナーウエハの一部を引っ張り、これによりＳＯＩウエハを形成する。
他の方法では、接着されたペアが、代わりに、所定の時間を超えて高温にされ、接着ウエハからドナーウエハの一部を分離する。高温に曝すことで、劈開面に沿ってクラックを形成し、伝搬させ、これによりドナーウエハの一部を分離する。クラックは、注入されたイオンからボイドが形成されることにより形成され、オストワルド熟成により成長する。ボイドは水素およびヘリウムで満たされる。ボイドはプレートレット（platelet）になる。プレートレット中で圧縮された気体はマイクロキャビティおよびマイクロクラックを伝搬させ、注入面でシリコンを弱くする。適当な時間でアニールが停止された場合は、弱くなった接着ウエハは機械的なプロセスで劈開されても良い。しかしながら、熱処理がより長時間および／またはより高温で続いた場合、マイクロクラックの伝搬が、劈開面に沿って全てのクラックが合併するレベルに達し、これによりドナーウエハの一部を分離する。この方法は、移転された層をより均一にし、ドナーウエハのリサイクルを可能にするが、一般には、注入され接着されたペアを、５００℃に達する温度まで加熱することが必要となる。
多層ＳＯＩ構造と関連した複雑さは、平坦性のばらつきおよび接着界面における欠陥に対する敏感性を含む。これに対する共通の解決方法はＣＭＰであるが、ＣＭＰは費用がかかり、傷や膜厚のばらつきを残すかもしれない。伝統的なＳＯＩ構造の仕様は、デバイスに容易に組み込むことができる電気的特性を含む。
本発明は、ハンドル基板に含まれる不純物がデバイスに影響するのを防止した、インシュレータ構造の上に多層半導体を準備するための方法に関する。
本発明は、更に、多層構造を準備する方法に関し、この方法は、単結晶半導体ハンドル基板の表面上にリフロー可能な絶縁層を含むハンドル誘電体層を堆積する工程であって、単結晶半導体ハンドル基板は、その１つは単結晶半導体ハンドル基板の表面であり、他は単結晶半導体ハンドル基板の裏面である、略平行な２つの主面と、単結晶半導体ハンドル基板の表面と裏面とを接続する周辺エッジと、単結晶半導体ハンドル基板の表面と裏面との間の中心面と、単結晶半導体ハンドル基板の表面と裏面の間のバルク領域を含み、リフロー可能な絶縁層は約１０００℃より低い温度で流動可能な工程と、リフロー可能な絶縁層を硬化（cure）させる工程と、リフロー可能な絶縁層を含むハンドル誘電体層に、単結晶半導体ドナー基板の表面上のドナー誘電体層を接着し、これにより接着構造を形成する工程であって、単結晶半導体ドナー基板は、その１つは単結晶半導体ドナー基板の表面であり、他は単結晶半導体ドナー基板の裏面である、略平行な２つの主面と、単結晶半導体ドナー基板の表面と裏面とを接続する周辺エッジと、単結晶半導体ドナー基板の表面と裏面との間の中心面と、単結晶半導体ドナー基板の表面と裏面の間のバルク領域を含み、更に単結晶半導体ドナー基板は劈開面を含む工程と、を含む。
本発明は、更に、多層構造を準備する方法に関し、この方法は、単結晶半導体ハンドル基板の表面上に流動可能な絶縁層を含むハンドル誘電体層を堆積する工程であって、単結晶半導体ハンドル基板は、その１つは単結晶半導体ハンドル基板の表面であり、他は単結晶半導体ハンドル基板の裏面である、略平行な２つの主面と、単結晶半導体ハンドル基板の表面と裏面とを接続する周辺エッジと、単結晶半導体ハンドル基板の表面と裏面との間の中心面と、単結晶半導体ハンドル基板の表面と裏面の間のバルク領域を含む工程と、単結晶半導体ドナー基板の表面上のドナー誘電体層を、流動可能な絶縁層を含むハンドル誘電体層に接着し、これにより接着構造を形成する工程であって、単結晶半導体ドナー基板は、その１つは単結晶半導体ドナー基板の表面であり、他は単結晶半導体ドナー基板の裏面である、略平行な２つの主面と、単結晶半導体ドナー基板の表面と裏面とを接続する周辺エッジと、単結晶半導体ドナー基板の表面と裏面との間の中心面と、単結晶半導体ドナー基板の表面と裏面の間のバルク領域を含む工程とを含み、更に単結晶半導体ドナー基板は劈開面を含む工程と、を含む。
本発明は、更に、その１つは単結晶半導体ハンドル基板の表面であり、他は単結晶半導体ハンドル基板の裏面である、略平行な２つの主面と、単結晶半導体ハンドル基板の表面と裏面とを接続する周辺エッジと、単結晶半導体ハンドル基板の表面と裏面との間の中心面と、単結晶半導体ハンドル基板の表面と裏面の間のバルク領域を含む単結晶半導体ハンドル基板と、流動可能な絶縁層またはリフロー可能な絶縁層を含み、単結晶半導体ハンドル基板の表面と界面接触するハンドル誘電体層と、ハンドル誘電体層と界面接触するドナー誘電体層と、単結晶半導体デバイス層と、を含む多層構造に関する。
他の目的および特徴は、以下において、一部が明らかになり、一部が指摘されるであろう。
本発明の幾つかの具体例にかかるプロセスフローを示す。 本発明の幾つかの具体例にかかるプロセスフローを示す。 本発明の幾つかの具体例にかかるプロセスフローを示す。 本発明の幾つかの具体例にかかる多層構造を示す。 本発明の幾つかの具体例にかかる多層構造を示す。 例示の流動可能なシラザンの構造を示す。 例示の流動可能なシラザンの構造を示す。 流動可能なシルセスキオキサンの例示の構造を示す。
本発明は、ハンドル基板中に含まれる不純物の、デバイスに影響を有することを防止する多層半導体・オン・インシュレータ構造（ＳＯＩ、例えばシリコン・オン・インシュレータ構造）に関する。半導体・オン・インシュレータ構造中の誘電体層は、ハンドル基板と、ドナー基板またはデバイス層との間に位置する１またはそれ以上の絶縁層を含んでも良い。本発明にかかるＳＯＩ構造中の１またはそれ以上の絶縁層は、窒化シリコン、酸化シリコン、酸窒化シリコン、およびそれらの材料の組み合わせを含んでも良い。好適には、誘電体層は、それらの材料を含む少なくとも２つの絶縁層、または少なくとも３つの絶縁層、またはより多くの絶縁層を含む多層を含む。本発明の幾つかの具体例では、絶縁層は、酸化物・窒化物・酸化物誘電体（ＯＮＯ）を含み、ここでは、１つの酸化物層はハンドル基板に界面接触し、第２の酸化物層はドナー基板または半導体層と界面接触する。窒化物層は、２つの酸化物層の間にある。
多層の半導体・オン・インシュレータ構造（ＳＯＩ、例えばシリコン・オン・インシュレータ構造）は、酸化物・窒化物・酸化物の誘電体（ＯＮＯ）を含み、窒化物の下の埋込酸化物は、最終デバイスでは存在しない。それゆえに、堆積、処理、および集積で新たに得られるプロセス工程は、費用を低減し、顧客の製造を容易にする。
本開示の幾つかの具体例では、ＳＯＩ構造中の酸化物層、好適にはＯＮＯ多層構造中の酸化物層を形成する方法が提供される。流動可能な酸化物または低温でリフローが可能な酸化物を堆積することにより、注入されたドナーの粗さまは平坦性が、接合後に低減される。この方法の目的は、信頼性を改良し、多層ＳＯＩ構造の費用を低減することである。酸化物の下層が流動化した場合、接着ボイドおよび界面欠陥の敏感さが低減できる。
本開示の幾つかの具体例では、加圧された接着処理および／または加圧された劈開後のアニールを用いることにより、（例えば、低減された表面エネルギーおよび平坦性／粗さへの依存性、低減されたボイド、強化された接着強度、自動劈開の防止、および低減されたテラス幅により）最適化された層の移転の方法が提供される。この方法の目的は、移転の信頼性の改良、接着特性の改良、および熱劈開の防止である。
Ｉ．半導体ハンドル基板および半導体ドナー基板
本発明で使用するための基板は、例えば単結晶半導体ハンドルウエハのような半導体ハンドル基板、および例えば単結晶半導体ドナーウエハのような半導体ドナー基板を含む。半導体・オン・インシュレータ複合構造の中の半導体デバイス層は、単結晶半導体ドナーウエハに起因する。半導体デバイス層は、半導体ドナー基板のエッチングのようなウエハ薄膜化技術により、またはダメージ面を含む半導体ドナー基板の劈開により、半導体ハンドル基板の上に移転されても良い。本発明の方法では、１またはそれ以上の絶縁層が、単結晶半導体ハンドルウエハおよび単結晶半導体ドナーウエハのいずれかまたは双方の表面上に準備されても良い。
図１Ａから図１Ｃ、図２、および図３は、本発明の幾つかの具体例にかかるプロセスフローを示す。図１Ａを参照すると、例示的な、非限定的な単結晶半導体ハンドル基板またはウエハ１００が示されている。一般に、単結晶半導体ハンドルウエハ１００は、略平行な面である、２つの主面を含む。平行な面の１つは、単結晶半導体ハンドルウエハ１００の表面１０２であり、他の平行な面は、単結晶半導体ハンドルウエハ１００の裏面１０４である。単結晶半導体ハンドルウエハ１００は、表面１０２と裏面１０４とを接続する周辺エッジ１０６を含む。単結晶半導体ハンドルウエハ１００は、略平行な面である２つの主面に直交し、そして表面１０２および裏面１０４の間の中程の点で定義される中心面に直交する中心軸１０８を含む。単結晶半導体ハンドルウエハ１００は、略平行な面である２つの主面１０２、１０４の間にバルク領域１１０を含む。例えばシリコンウエハのような半導体ウエハは、一般には、いくらかの全膜厚のばらつき（ＴＴＶ）、ねじれ、および反りを有するため、表面１０２上の全ての点と、裏面１０４上の全ての点の間の中間点は、正確には１つの面の中には無い。しかしながら、現実的な方法では、ＴＴＶ、ねじれ、および反りは一般には非常に僅かで、近似よして、中間点は、表面１０２と裏面１０４の間で略等距離の想像上の中心面の中に含まれると言っても良い。
ここに記載された操作の前において、単結晶半導体ハンドル基板１００の表面１０２および裏面１０４は実質的に同一である。面は単に便宜上「表面」または「裏面」と呼ばれ、本発明の方法の操作がその上で行われる面を一般に区別する。本発明の文脈では、例えば単結晶シリコンハンドルウエハのような単結晶半導体ハンドル基板１００の「表面」は、接着構造の内面となる基板の主面を言う。それで、例えばハンドルウエハのような単結晶半導体ハンドル基板の「裏面」は、接着構造の外面となる主面を言う。同様に、例えば単結晶シリコンドナーウエハのような単結晶半導体ドナー基板の「表面」は、接着構造の内面となる単結晶半導体ドナー基板の主面を言い、例えば単結晶シリコンドナーウエハのような単結晶半導体ドナー基板の「裏面」は、接着構造の外面となる主面を言う。本発明の文脈では、１またはそれ以上の絶縁層が、単結晶半導体ハンドル基板１００および単結晶半導体ドナー基板のいずれかまたは双方の表面に準備されても良い。従来の接着工程とウエハの薄膜化工程が終了した場合、単結晶半導体ドナー基板は、半導体・オン・インシュレータ（例えばシリコン・オン・インシュレータ）複合構造の半導体デバイス層を形成する。
単結晶半導体ハンドル基板および単結晶半導体ドナー基板は、単結晶半導体ウエハでも良い。好適な具体例では、半導体ウエハは、シリコン、シリコンカーバイド、シリコンゲルマニウム、砒化ガリウム、窒化ガリウム、燐化インジウム、インジウムガリウム砒素、ゲルマニウム、およびそれらの組み合わせからなるグループから選択される材料を含む。本発明の単結晶シリコンハンドルウエハおよび単結晶シリコンドナーウエハは、一般には、少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、または少なくとも約４５０ｍｍｍの名目上の直径を有する。ウエハの膜厚は、約２５０マイクロメータから約１５００マイクロメータ、例えば約３００マイクロメーから約１０００マイクロメータ、好適には約５００マイクロメータから約１０００マイクロメータの間でばらついても良い。幾つかの特定の具体例では、ウエハの膜厚は、約７２５マイクロメータでも良い。幾つかの特定の具体例では、ウエハの膜厚は、約７７５マイクロメータでも良い。
特に好適な具体例では、単結晶半導体ウエハは、従来のチョクラルスキ結晶成長法またはフロートゾーン成長方法に従って成長した単結晶インゴットからスライスされた単結晶シリコンウエハを含む。標準的なシリコンスライシング、ラッピング、エッチング、および研磨技術のようなそのような方法は、例えば、F. Shimura著、"Semiconductor Silicon Crystal Technology", Academic Press, 1989 および "Silicon Chemical Etching", (J. Grabmaier編), Springer-Verlag, N.Y., 1982 （参照することによりここに組み込まれる）に記載されている。好適には、ウエハは、当業者に知られた標準的な方法で研磨され洗浄される。例えば、W. C. O’Maraらの、"Handbook of Semiconductor Silicon Technology", Noyes Publications参照。もし必要なら、ウエハは、例えば標準ＳＣ１／ＳＣ２溶液中で洗浄される。幾つかの具体例では、本発明の単結晶シリコンウエハは、従来のチョクラルスキ（Ｃｚ）結晶成長方法で成長した単結晶インゴットからスライスされた単結晶シリコンウエハであり、一般には、少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、または少なくとも約４５０ｍｍの名目上の直径を有する。好適には、単結晶シリコンハンドルウエハおよび単結晶シリコンドナーウエハの双方は、スクラッチや大きな粒子等のような表面欠陥の無い、ミラー研磨表面仕上げを有する。ウエハ膜厚は、約２５０マイクロメータから約１５００マイクロメータ、例えば約３００マイクロメータから約１０００マイクロメータ、好適には約５００マイクロメータから約１０００マイクロメータの範囲でばらついても良い。幾つかの具体例では、ウエハ膜厚は、約７２５マイクロメータから約８００マイクロメータで、例えば約７５０マイクロメータから約８００マイクロメータでも良い。幾つかの具体例では、ウエハ膜厚は、約７７５マイクロメータでも良い。
幾つかの具体例では、単結晶半導体ウエハ、即ち単結晶半導体ハンドルウエハおよび単結晶半導体ドナーウエハは、一般にチョクラルスキ成長方法により達成された濃度の侵入型酸素を含む。幾つかの具体例では、単結晶半導体ウエハは、約４ＰＰＭＡから約１８ＰＰＭＡの濃度の酸素を含む。幾つかの具体例では、半導体ウエハは、約１０ＰＰＭＡから約３５ＰＰＭＡの濃度の酸素を含む。幾つかの具体例では、単結晶シリコンウエハは、約１０ＰＰＭＡ以下の濃度の酸素を含む。侵入型の酸素は、ＳＥＭＩ ＭＦ １１８８－１１０５により測定しても良い。
単結晶半導体ハンドルウエハ１００は、チョクラルスキ法またはフロートゾーン法で得られる抵抗率を有しても良い。このように、単結晶半導体ハンドルウエハ１００の抵抗率は、本発明の構造の末端での使用／応用での要求に基づく。抵抗率は、それゆえに、マイクロオーム以下からメガオーム以上までばらつく。幾つかの具体例では、単結晶半導体ハンドルウエハ１００は、ｐ型またはｎ型のドーパントを含む。好適なドーパントは、ホウ素（ｐ型）、ガリウム（ｐ型）、燐（ｎ型）、アンチモン（ｎ型）、および砒素（ｎ型）である。ドーパント濃度は、ハンドルウエハの所望の抵抗率に基づいて選択される。幾つかの具体例では、単結晶半導体ハンドル基板は、ｐ型ドーパントを含む。幾つかの具体例では、単結晶半導体ハンドル基板はホウ素のようなｐ型ドーパントを含み単結晶シリコンウエハである。
幾つかの具体例では、単結晶半導体ハンドルウエハ１００は、例えば約１００オームｃｍより小さい、約５０オームｃｍより小さい、約１オームｃｍより小さい、約０．１オームｃｍより小さい、または約０．０１オームｃｍより小さいような、比較的小さい最小バルク抵抗率を有する。幾つかの具体例では、単結晶半導体ハンドル基板１００は、例えば約１０オームｃｍより小さい、または約１オームｃｍから約１００オームｃｍのような比較的小さなバルク抵抗率を有する。低抵抗率ウエハは、ホウ素（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、燐（ｎ型）、アンチモン（ｎ型）、および砒素（ｎ型）のような電気的に活性なドーパントを含んでも良い。
幾つかの具体例では、単結晶半導体ハンドルウエハ１００は、比較的高い最小バルク抵抗率を有する。高抵抗率ウエハは、一般にチョクラルスキ法またはフロートゾーン法で成長した単結晶インゴットからスライスされる。高抵抗率ウエハは、ホウ素（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、燐（ｎ型）、アンチモン（ｎ型）、および砒素（ｎ型）のような電気的に活性なドーパントを、一般には非常に低濃度で含んでも良い。Ｃｚ成長シリコンウエハは、結晶成長中に取り込まれた酸素による熱ドナーを全滅させるために、約６００℃から約１０００℃の温度で熱アニールしても良い。幾つかの具体例では、単結晶半導体ハンドルウエハは、少なくとも１００オームｃｍ、または少なくとも約５００オームｃｍ、例えば約１００オームｃｍから１００，０００オームｃｍ、または約５００オームｃｍから１００，０００オームｃｍ、または約１０００オームｃｍから約１００，０００オームｃｍ、または約５００オームｃｍから約１０，０００オームｃｍ、または約７５０オームｃｍから約１０，０００オームｃｍ、約１０００オームｃｍから約１０，０００オームｃｍ、約１０００オームｃｍから約６０００オームｃｍ、約２０００オームｃｍから約１０，０００オームｃｍ、約３０００オームｃｍから約１０，０００オームｃｍ、または約３０００オームｃｍから約５，０００オームｃｍの最低バルク抵抗率を有する。幾つかの具体例では、単結晶半導体ハンドル基板は、約１０００オームｃｍから約６，０００オームｃｍのバルク抵抗率を有する。高抵抗率ウエハの準備方法は当業者に良く知られており、そのような高抵抗率ウエハは、例えばSunEdison Semiconductor Ltd.（St. Peters, MO、旧MEMC Electronic Material, Inc.）のような商業的供給者から入手しても良い。
単結晶半導体ハンドルウエハ１００は、単結晶シリコンを含んでも良い。単結晶半導体ハンドルウエハ１００は、例えば、（１００）、（１１０）、または（１１１）のいずれかのような結晶方位を有しても良く、結晶方位の選択は、末端での使用の構造により規定される。
任意的に、表面１０２、裏面１０４、または双方は、公知の方法により酸化されても良い。酸化は、熱酸化（堆積された半導体材料膜の幾つかの部分が消費される）またはＣＶＤ酸化物堆積のような、公知の手段で行われても良い。表面１０２、裏面１０４、または双方の上の酸化層は、少なくとも約１ナノメータの膜厚、例えば約１０ナノメータから約５０００ナノメータの膜厚、例えば約１００ナノメータから約１０００ナノメータ、または約２００ナノメータから約４００ナノメータの膜厚、を有しても良い。幾つかの具体例では、酸化層は、例えば約５オングストロームから約２５オングストローム、例えば約１０オングストロームから約１５オングストロームのように、比較的薄い。薄い酸化層は、ＳＣ１／ＳＣ２洗浄溶液のような標準洗浄溶液に曝すことで得ることができる。幾つかの具体例では、ＳＣ１溶液は、５の脱イオン水、１の水性ＮＨ４ＯＨ（アンモニウム・ハイドライド、ＮＨ３２９重量％）、および１の水性Ｈ２Ｏ２（過酸化水素、３０％）を含む。幾つかの具体例では、ハンドル基板は、ＳＣ２溶液のような酸化剤を含む水溶液に曝すことにより酸化されても良い。幾つかの具体例では、ＳＣ２溶液は、５の脱イオン水、１の水性ＨＣｌ（塩酸、３９重量％）、および１の水性Ｈ２Ｏ２（過酸化水素、３０％）を含む。
ＩＩ．１またはそれ以上の絶縁層を含む誘電体層
本発明の方法によれば、図２に関して、１またはそれ以上の絶縁層（例えば、３またはそれ以上の絶縁層、それらの番号は２００、３００、４００）を含む誘電体層４２０が、単結晶半導体ハンドル基板１００と単結晶シリコンドナー基板５００との間に準備される。図２に関して、限定されない、例示の、多層半導体・オン・絶縁体構造（ＳＯＩ、例えばシリコン・オン・インシュレータ構造）が記載されている。図２によれば、ＳＯＩ構造は、本発明の幾つかの具体例にかかる、例えば酸化物・窒化物・酸化物誘電体層（ＯＮＯ）のような、３つの絶縁層を含む誘電体層４２０を含む。幾つかの具体例では、多層半導体・オン・絶縁体構造は、単結晶半導体ハンドル基板１００、第１半導体酸化物層２００、半導体窒化物層３００、第２半導体酸化物層４００、および単結晶半導体ドナー基板５００を含む。絶縁層の他の構造も、本開示の範囲に入る。例えば、１またはそれ以上の絶縁層が、誘電体層から排除されても良く、または追加の誘電体層が含まれても良い。図２に関して、接着界面は以下のいずれかであっても良い：（１）第１半導体酸化物層２００と半導体窒化物層３００との間、（２）半導体窒化物層３００と半導体第２酸化物層４００との間、および（３）構造が窒化物層を欠く場合は、第１半導体酸化物層２００と第２半導体酸化物層４００との間。
誘電体層４２０は、図２に示すようなＯＮＯ層を含んでも良く、または１またはそれ以上の絶縁材料の層を含む他の構造を含んでも良い。誘電体層４２０は、単結晶半導体ハンドル基板１００の表面上に形成されても良く、または単結晶半導体ドナー基板５００の表面上に形成されても良い。更なる具体例では、誘電体層４２０の一部は、単結晶半導体ハンドル基板１００の表面および単結晶半導体ドナー基板５００の表面の双方の上に形成された絶縁層により提供されても良い。
本発明にかかる誘電体層は、二酸化シリコン、窒化シリコン、酸窒化シリコン、酸化ハフニウム、酸化チタニウム、酸化ジルコニウム、酸化ランタニウム、酸化バリウム、およびその組み合わせから選択される絶縁性材料を含んでも良い。幾つかの具体例では、誘電体層は、二酸化シリコン、窒化シリコン、酸窒化シリコン、およびそのいずれかの組み合わせからなるグループから選択される１またはそれ以上の絶縁性材料を含んでも良い。幾つかの具体例では、誘電体層は、少なくとも約１０ナノメータの膜厚、例えば約１０ナノメータから約１０，０００ナノメータ、約１０ナノメータから約５，０００ナノメータ、約５０ナノメータから約４００ナノメータ、または約１００ナノメータから約４００ナノメータ、例えば約５０ナノメータ、約１００ナノメータ、または約２００ナノメータの膜厚を有する。
幾つかの具体例では、他の構造も本発明の範囲に入るが、誘電体層４２０は、例えば、図２に示すように、絶縁性材料の複数の層を含んでも良い。誘電体層は、２つの絶縁体層、３つの絶縁体層、またはそれ以上を含んでも良い。それぞれの誘電体層は、二酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化チタニウム、酸化ジルコニウム、酸化ランタニウム、酸化バリウム、およびその組み合わせから選択される材料を含んでも良い。幾つかの具体例では、それぞれの誘電体層は、二酸化シリコン、窒化シリコン、酸窒化シリコン、およびその組み合わせからなるグループから選択される材料を含んでも良い。それぞれの誘電体層は、少なくとも約１０ナノメータの膜厚、例えば約１０ナノメータから約１０，０００ナノメータ、約１０ナノメータから約５，０００ナノメータ、約５０ナノメータから約４００ナノメータ、または約１００ナノメータから約４００ナノメータ、例えば約５０ナノメータ、約１００ナノメータ、または約２００ナノメータの膜厚を有しても良い。
幾つかの具体例では、誘電体層は、２つの絶縁層を含み、２つの絶縁層は、二酸化シリコン層、窒化シリコン層、酸窒化シリコン層、そのいずれかの組み合わせを含んでも良い。幾つかの具体例では、誘電体層は、単結晶半導体ドナー基板の表面上に準備された２つの絶縁層を含む。例えば、２つの層は、単結晶半導体ドナー基板（劈開プロセス前）または単結晶半導体デバイス層（劈開プロセス後）の表面と界面接触する二酸化シリコン層、および二酸化シリコン層と界面接触する窒化シリコン層を含む。幾つかの具体例では、誘電体層は、単結晶半導体ハンドル基板の表面上に準備された２つの絶縁層を含む。幾つかの具体例では、誘電体層は２つの絶縁層を含み、その一方は単結晶半導体ハンドル基板の表面上に準備され、他方は単結晶半導体ドナー基板の表面上に準備される。二重誘電体層の中のそれぞれの絶縁層は、少なくとも約１０ナノメータの膜厚、例えば約１０ナノメータから約１０，０００ナノメータ、約１０ナノメータから約５，０００ナノメータ、約５０ナノメータから約４００ナノメータ、または約１００ナノメータから約４００ナノメータ、例えば約５０ナノメータ、約１００ナノメータ、または約２００ナノメータの膜厚を有する。
幾つかの具体例では、図２に示すように、誘電体層４２０は、３つの絶縁層を含む。幾つかの具体例では、３つの絶縁層は、二酸化シリコン層、二酸化シリコン層に界面接触する窒化シリコン層、および窒化シリコン層と界面接触する二酸化シリコン層を含む。幾つかの具体例では、誘電体層は、単結晶半導体ドナー基板の表面上に準備された３つの絶縁層を含む。例えば、誘電体層４２０は、３つの絶縁層を含み、３つの絶縁層は、単結晶半導体ドナー基板（劈開プロセス前）の表面または単結晶半導体デバイス層（劈開プロセス後）の表面と界面接触した二酸化シリコン層、二酸化シリコン層と界面接触した窒化シリコン層、および窒化シリコン層と界面接触した二酸化シリコン層を含む。幾つかの具体例では、誘電体層は、単結晶半導体ハンドル基板の表面上に準備された３つの絶縁層を含む。幾つかの具体例では、誘電体層は、３つの絶縁層を含み、その１つまたは２つは単結晶半導体ハンドル基板の表面上に準備され、その１つまたは２つは単結晶半導体ドナー基板の表面上に準備される。３層の誘電体層中のそれぞれの絶縁層は、少なくとも約１０ナノメータの膜厚、例えば約１０ナノメータから約１０，０００ナノメータ、約１０ナノメータから約５，０００ナノメータ、約５０ナノメータから約４００ナノメータ、または約１００ナノメータから約４００ナノメータ、例えば約５０ナノメータ、約１００ナノメータ、または約２００ナノメータの膜厚を有する。
ＩＩＩ．流動可能な絶縁層とリフロー可能な絶縁層
幾つかの具体例では、図１Ａおよび図１Ｂに示すように、少なくとの一部、即ち誘電体層の１つ、２つ、３つ、またはそれ以上の絶縁層が、単結晶半導体ハンドル基板１００の表面１０２の上に形成される。幾つかの具体例では、流動可能またはリフロー可能な材料を含む絶縁層１２０が、単結晶半導体ハンドル基板１００の表面１０２の上に堆積される。幾つかの具体例では、図１Ｃに示すように、酸化層、酸窒化層、または窒化層でも良く、追加の絶縁層１４０が、流動可能またはリフロー可能な材料を含む絶縁層１２０の上に堆積されても良い。他の具体例では、流動可能またはリフロー可能な材料を含む絶縁層１２０を含むハンドル基板１００は、更なる堆積は行われず、流動可能またはリフロー可能な材料を含む絶縁層１２０は接着界面として有用であり、これにより、流動可能またはリフロー可能な絶縁層の平坦化特性の長所を有し、これにより接着領域中の粗さ／ボイドを低減する。更なる具体例では、流動可能またはリフロー可能な材料は、単結晶半導体ドナー基板の表面上に堆積しても良い。
幾つかの具体例では、流動可能またはリフロー可能な材料を含む絶縁層は、単結晶半導体ハンドル基板１００の表面１０２の上に堆積しても良い。リフロー可能な絶縁層は、約１０００℃より低い温度で流体化する材料を含む。硬化工程は、リフロー可能な材料を含む絶縁層の平坦化および平面化のために用いても良い。膜のリフロー可能な挙動は、ボイドの無い平坦化のための、堆積後の層の加熱により起きる。ドープされた膜は、ガラス遷移温度を下げるための共通の方法である。高温で膜が「リフロー」するのを許容することにより、ボイドが消滅しても良く、追加の接続による接着の強化が期待される。
幾つかの具体例では、流動可能な材料を含む絶縁層が、単結晶半導体ハンドル基板１００の表面１０２の上に堆積される。流動可能な絶縁層は、その堆積中に平坦化および平面かする傾向を有し、粗さを低減する。材料の形状に基づいて、堆積した膜の膜厚が変化する。一般に、表面張力は、凹形状で膜が厚くなり、凸領域で膜が薄くなるように働く、流動可能な無くはスピンオンに基づく溶剤により、または低温凝縮反応により堆積しても良い。流動可能な膜は、形状の平坦化および粗さの低減を行う独特の能力を有する。幾つかの具体例では、流動可能な絶縁層は、流動可能な酸化物を含む。流動可能な酸化物は、分解または官能基を持たせるポリマー前駆体を含む。一旦堆積されたポリマーの溶解または活性の長所により、ウエハ表面の上を動く能力を有する。２つの一般的な応用技術、スピンオン誘電体またはＣＶＤが用いられる。
幾つかの具体例では、流動可能な絶縁層は、流動可能なシラザンを含む。ポリシラザンは、一般にシリコン原子と窒素原子を交互に含む重合体骨格を含むポリマーである。純粋なアンドープのシリカガラスが必要な場合、流動可能なシラザンは硬化されてＮＨ３を除去しても良い。好適な分解されたポリシラザン材料は、AZ Electronic Materials、Dow Chemical、およびSigma Aldrichから入手しても良い。好適なスピンオンツールは、Tokyo Electron Limitedから入手しても良い。連続する硬化工程およびアニール工程は、流動可能なシラザンの堆積後が一般的である。例示の流動可能なシラザンの構造は、図４Ａおよび図４Ｂに示される。図４Ｂは、誘導体化しない流動可能なシラザンを示す。もし全ての物質ＲはＨ原子なら、ポリマーは、ペロヒドロポリシラザン、ポリペロヒドロポリシラザン、または無機ポリシラザン（［Ｈ２Ｓｉ－ＮＨ］ｎ）と呼ばれる。図４Ｂは、Ｒ基で誘導体化された流動可能なシラザンを示す。幾つかの具体例では、Ｒ基は、１から１２の炭素原子を有するヒドロカルビル、例えば１から１２の炭素原子を有するアルキル基、例えばメチル、エチル、ｎ－プロピル、イソプロプロピル、ブチル等を含む。幾つかの具体例では、Ｒ基は、３から１２の炭素原子を有する芳香基、例えば、フェニル、ナフチル等を含む。
幾つかの具体例では、流動可能な絶縁層は、流動可能なシルセスキオキサンを含む。シルセスキオキサンは、流動可能な酸化シリコンである。シルセスキオキサンは、化学式が［ＲＳｉＯ３／２］ｎ（Ｒ＝Ｈ、アルキル、アリル、またはアルコキシル）であるオルガノシリコンである。幾つかの具体例では、Ｒ基は１から１２の炭素原子を含むヒドロカルビル、例えば１から１２の炭素原子を含むアルキル基、例えばメチル、エチル、ｎ－プロピル、イソプロピル、ブチル等である。幾つかの具体例では、Ｒ基は、例えばメチル、エチル、ｎ－プロピル、イソプロピル、ブチル等である炭素原子が１から１２のアルキルを含む。幾つかの具体例では、Ｒ基は、例えばフェニル、ナフチル等のような、３から１２の炭素原子を有する芳香基を含む。シルセスキオキサンは、無色の固体であり、鳥かご状またはＳｉ－Ｏ－Ｓｉ結合と四面体のＳｉを頂点とするポリマー構造である。シルセスキオキサンは、ポリマーであるとともに、６、８、１０、および１２のＳｉを頂点とする分子形状として知られている。鳥かごは、それぞれＴ６、Ｔ８、Ｔ１０、およびＴ１２（Ｔ＝四面体の頂点）とも呼ばれる。一般には、ケトンまたはシロキザンのようなキャリア媒体中で、水素シルセスキオキサンとして入手できる。好適なシルセスキオキサンは、Dow CorningおよびSigma Aldrichから入手できる。好適なスピンオンツールは、Tokyo Electron Limitedから得られる。例示的な流動可能なシルセスキオキサンの構造は、図５に示される。
幾つかの具体例では、リフロー可能な絶縁層は、ドープされた酸素を含む。幾つかの具体例では、リフロー可能な絶縁層は、りんけい酸ガラス、ほうけい酸ガラス、ほうりんけい酸ガラス（ＢＰＳＧ）、およびその組み合わせからなるグループから選択されるケイ酸塩ガラスを含む。ドープされたガラスは、ガラス遷移温度を下げるために産業界で普通である。膜が高温で「リフロー」するのを許容することで、小さなボイドまたはギャップを埋めても良い。
幾つかの具体例では、単結晶半導体ハンドル基板の表面を、酸化物前駆体および／または非酸化物前駆体を含む溶液に接触させることにより、流動可能またはリフロー可能な材料を含む絶縁層１２０を堆積させる。例えば、シルセスキオキサンは、通常、三機能の有機シリコンモノマー、例えばＲＳｉＣｌ３またはＲＳｉ（ＯＭｅ）３の、加水分解性の凝縮反応から準備される。様々な代替えが、有機体を有する異なった構造または機能改変により得られる。シラザンは、通常、モノマーとして入手でき、また、酸化物に変わる可能性を有する。他の窒化物、カーバイド、およびホウ化物として商業的に入手できる前駆体もある。幾つかの具体例では、流動可能またはリフロー可能な絶縁層１２０は、約５０ナノメータから約１マイクロメータの膜厚、約１００ナノメータから約１マイクロメータの膜厚を有する。
ＩＶ．流動可能またはリフロー可能な絶縁層の硬化
流動可能またはリフロー可能な材料を含む絶縁層１２０は、アニールして、膜をリフロー、硬化（キュア）、および／または高密化しても良い。流動可能な膜およびリフロー膜の双方は、高密度化することができる。リフロー可能な膜のみが、アニール中に流動化する。（ボロンリンシリケートガラス：ＢＰＳＧのような）ドープされた酸化物のようなリフロー可能な絶縁層の高密度化の間に、それらは流動化する。特徴的には、リフロー可能な材料のリフローは、表面を平坦化し、それゆえに表面粗さを低減し、表面をより接着しやすくする。
流動可能なポリマーのみは、堆積中に流動化し、続く硬化（cure）がその位置にそれを固定する。流動可能な絶縁層の硬化工程は、約５％から約２０％の範囲で高密度化する。高密度化アニールは、密度の測定の膜厚を変化させないが、通常、膜が化学的に変化して、これにより化学エッチに対する抵抗を変化させる。流動可能な酸化物絶縁層は、硬化させて、スピンオンプロセスで残った溶液を除去する。更に、アズデポの層は、堆積後には活性であり、硬化はＮＨ、ＳｉＮ、Ｓｉ－ＯおよびＳｉ－Ｈボンドを再分配する。化学変化の原因となる反応メカニズムは、一般には参加雰囲気である様々な周囲の雰囲気の中で加熱することにより誘起される、流動体の硬化は、重量損失、高密度化、および油田体特性の変化により行われる。特定の応用では、熱酸化に非常に類似するまで、高密度化に興味があるかも知れない。
幾つかの具体例では、流動可能またはリフロー可能な材料を含む絶縁層１２０の硬化は、この層をオゾンに接触させて行っても良い。オゾンは水の中に分解させても良く、または絶縁層１２０は、オゾン含有雰囲気に露出させても良い。幾つかの具体例では、流動可能またはリフロー可能な材料を含む絶縁層１２０の硬化は、絶縁層の成分に応じて、約１８５ナノメータから約２５６ナノメータの波長を有する光のような、紫外線を絶縁層に照射することにより行っても良い。幾つかの具体例では、流動可能またはリフロー可能な材料を含む絶縁層１２０は、絶縁層の成分およびドーパント濃度に応じて、例えば約８００℃から約１０００℃の温度で、その表面に絶縁層を有する単結晶半導体ハンドル基板をアニールすることにより硬化させても良い。
流動可能またはリフロー可能な材料を含む絶縁層１２０の硬化および／または高密度化は、表面粗さを低減しても良い。２マイクロメータかける２マイクロメータでの表面積の２乗平均平方根法による表面粗さＲＭＳ２ｘ２ｕｍ２は、好適には約２オングストロームより小さく、例えば約１オングストロームから約２オングストロームである。ここで２乗平均平方根は、以下の式により計算される。
Figure 0007002456000001
粗さプロファイルは、トレースに沿った、規則的に等しく離れた点を含み、ｙｉは、中心線からデータ点までの垂直距離である。好適には２オングストロームより小さい表面粗さにおいて、表面は接着または光酸化できる。
Ｖ．絶縁層のプラズマ堆積
幾つかの具体例では、１またはそれ以上の絶縁層が、プラズマ誘起化学気相堆積のようなプラズマ堆積プロセスにより、単結晶半導体ハンドル基板１００の表面上または単結晶半導体ドナー基板の表面上に準備しても良い。幾つかの具体例では、半導体酸化物（例えばシリコン酸化物）を含む絶縁層が、酸素プラズマ処理により堆積される。幾つかの具体例では、半導体窒化物（例えばシリコン窒化物）を含む絶縁層が、窒素プラズマ処理により堆積される。幾つかの具体例では、半導体酸窒化物（例えばシリコン酸窒化物）が、窒素と酸素を含むプラズマ処理により堆積される。広い種類の基板形状が、酸素プラズマ処理および／または窒素プラズマ処理されても良い。図１Ａを参照すると、単結晶半導体ハンドル基板１００の表面１０２が酸素プラズマ処理および／または窒素プラズマ処理されて、これにより半導体酸化物（例えばシリコン酸化物）、半導体窒化物（例えばシリコン窒化物）、または半導体酸窒化物（例えばシリコン酸窒化物）を堆積しても良い。１またはそれ以上の絶縁層が、単結晶半導体ハンドル基板１００の表面１０２の上に堆積されても良い。図１Ｂおよび図１Ｃを参照すると、流動可能またはリフロー可能な材料を含む絶縁層１２０または絶縁層１４０は、酸素プラズマ処理および／または窒素プラズマ処理が行われ、１またはそれ以上の絶縁層を堆積する。本発明の更なる具体例では、１またはそれ以上の絶縁層が、プラズマ堆積により、単結晶半導体ドナー基板の上に堆積しても良い。
幾つかの具体例では、酸素プラズマおよび／または窒素プラズマ表面活性化ツールは、ＥＶＤ（登録商標）８１０ＬＴ低温プラズマ活性化システムのようなＥＶグループから入手できるような商業的に入手できるツールでも良い。プラズマ誘起ＣＶＤチャンバの一般的な必要品は、様々な電極デザインを有するリアクタ、電力供給エレクトロニクス、電力を気体ロードに移すインピーダンスマッチングネットワーク、気体を導入するための舛フローコントローラ、および圧力制御システムである。一般的なシステムは、誘導的に接続されたＲＦソースにより電力供給される垂直チューブリアクタである。単結晶半導体ハンドル基板１００および／またはドナー基板は、チャンバ中に導入され、加熱されたサポートチャンバの上に配置される。チャンバは排気され、アルゴンのようなキャリアガス中の酸素ガスソースおよび／または窒素ガスソースで大気より低い圧力まで再充填され、これによりプラズマを形成する。酸素および／または水は、プラズマ酸化処理のための好ましいソースガスである。アンモニアおよび／または窒素および／または一酸化窒素（ＮＯ）および／または酸化二窒素（Ｎ２Ｏ）ガスは、プラズマ窒化処理のための好適なソースガスである。酸窒化膜は、酸素と窒素のガスソースを含むことにより堆積されても良い。加えて、一酸化窒素または酸化二窒素の使用は、付加的に絶縁層中に酸素を取り込み、これにより酸窒化物膜を堆積する。シリコン窒化物またはシリコン酸化物のプラズマ膜を堆積するために、好適なシリコン前駆体は、中でも、メチルシラン、シリコンテトラハイドライド（シラン）、トリシラン、ジシラン、ペンタシラン、ネオペンタシラン、テトラシラン、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）、シリコンテトラクロライド（ＳｉＣｌ４）を含む。好適には、Ａｒがキャリアガスとして加えられる。
幾つかの具体例では、単結晶半導体ハンドル基板１００または単結晶半導体ドナー基板がプラズマ処理されて、半導体窒化物（例えばシリコン窒化物）または半導体酸窒化物（例えばシリコン酸窒化物）を含む絶縁層を堆積する。基板は、追加の層無しにプラズマ堆積されても良い。代わりに、１またはそれ以上の絶縁層が基板上に堆積され、プラズマ誘起ＣＶＤが用いられて、他の技術により堆積された絶縁層の上に、追加の絶縁層を堆積しても良い。
プラズマ堆積は、半導体窒化物（例えばシリコン窒化物）または半導体酸窒化物（例えばシリコン酸窒化物）の特性を調整するために変化しても良い。例えば、圧力、流量、温度、圧力の相対比、例えばＮＨ３ガスとＮ２Ｏガスの比が、プラズマ堆積した窒化層の、シリコンと窒化物の分子比を調整しても良い。加えて、酸素前駆体の含有は、酸素を取り込んで、酸窒化層を準備する。幾つかの具体例では、プラズマ堆積は、シリコンと窒素の前駆体を含む雰囲気で起き、これによりハンドル基板および／またはドナー基板の上にシリコン窒化物層を堆積する。窒化物の堆積に十分な期間の後、酸素前駆体が雰囲気に導入され、これにより酸窒化物が堆積される。ハンドル半導体酸窒化物層中の酸素濃度は、傾斜に従って変化しても良く、ここでは、酸素濃度はハンドル半導体窒化物層との界面で低く、ハンドル半導体窒化物層の表面から垂直方向に増加しても良い。酸窒化物層の堆積に十分な期間の後、窒化物前駆体の剥がれは形成され、シリコン前駆体と酸素ガスソースのみを用いて堆積が続けられ、これにより例えばシリコン酸化物のような半導体酸化物を含む絶縁層を堆積しても良い。幾つかの具体例では、誘電体層は、半導体窒化物（例えばシリコン窒化物）または半導体酸窒化物（例えばシリコン酸窒化物）を含むプラズマ技術により堆積しても良い。幾つかの具体例では、誘電体層は、半導体窒化物（例えばシリコン窒化物）層、半導体酸窒化物（例えばシリコン酸窒化物）層、および半導体酸化物（例えばシリコン酸化物）層を含むプラズマ技術により堆積しても良い。特徴的には、複数の絶縁層を含む誘電体層のプラズマ堆積は、連続して、即ち中断無しに、プロセスガスの比および同一性を変えることにより行われても良い。
プラズマ堆積された半導体窒化物（例えばシリコン窒化物）、半導体酸窒化物（例えばシリコン酸窒化物）、または半導体酸化物（例えばシリコン酸化物）は、約０．０１Ｔｏｒｒから約１００Ｔｏｒｒの圧力、例えば約０．１Ｔｏｒｒから約１Ｔｏｒｒで形成されても良い。プラズマ堆積は、約２０℃から約４００℃の温度で行われても良い。約５００オングストロームから約１０，０００オングストロームの膜厚を有する絶縁層が、約１００オングストローム／分から約１０００オングストローム／分の速度で、ＰＥＣＶＤで堆積されても良い。
気体のシリコン前駆体と気体の窒素前駆体の流量比は、約１／２００から約１／５０、例えば約１／１００でも良い。それらの比は、約０．７から約１．８の窒化物に対する酸化物のモル比を有するシリコン窒化物を形成する。酸素含有種、例えば酸素またはＮＯを加えることにより、プラズマプロセスで酸素が取り込まれても良い。プラズマ堆積中の酸素の追加は、傾斜の形で変化する成分を有する誘電体層の堆積を可能にし、例えば誘電体層は、半導体酸化物（例えばシリコン酸化物）の酸素濃度を増加して、半導体窒化物（例えばシリコン窒化物）から半導体酸窒化物（例えばシリコン酸窒化物）に変化しても良い。
絶縁層の屈折率は、約１．２から約３まで、例えば約１．４から約２、または約１．５から約２の範囲で調整しても良い。ポストプロセスアニールおよびシリコン酸化物ＳｉＯ２の化学気相堆積は、さらに接着界面または膜の水素成分の調整を可能にする。ハンドル基板およびドナー基板の間の接着は、２マイクロメータかける２マイクロメータでの表面積ＲＭＳ２ｘ２ｕｍ２の２乗平均平方根法により、約５オングストロームより小さい粗さから恩恵を受ける。一般に、これは、制御された誘導的に結合されたプラズマおよび粗さの閾値より低くバイアス電力を下げたプラズマ堆積中で達成できる。約５オングストローム以下の粗さを有するプラズマ堆積膜で、成功した層転写が行われた。
シリコン酸窒化物は、化学式ＳｉｘＯｙＮｚを有する成分の材料を含む。アモルファス状態で、ｘ、ｙ、ｚの値はＳｉＯ２（シリコン酸化物）とＳｉ３Ｎ４（シリコン窒化物）との間で連続して変化しても良い。このように、シリコン酸窒化物層中で、ｙおよびｚの値はいずれも０より大きい。公知の結晶状態のシリコン酸窒化物はＳｉＯＮ２である。幾つかの具体例では、シリコン酸窒化物は、傾斜形態で堆積され、膜の成分およびそれゆえに膜の屈折率は、傾斜形態で変化しても良い。幾つかの具体例では、シリコン酸窒化物は、酸素前駆体（例えば酸素、水、Ｎ２Ｏ）を、シリコン前記体および窒素前駆体、例えばアンモニアを含むプラズマ堆積雰囲気中に徐々に導入することにより、シリコン窒化物膜の上に堆積しても良い。ＮＨ３：Ｎ２Ｏの比は変化しても良く、堆積中に徐徐に低くなり、シリコン酸窒化物層中の酸素成分を徐々に増やしても良い。幾つかの具体例では、傾斜したシリコン酸窒化物層を堆積した後に、全ての窒素前駆体はプラズマ堆積雰囲気から除去されて、雰囲気はシリコン前駆体と酸素前駆体を含み、これによりシリコン酸窒化層の上に二酸化シリコン層の堆積を可能にする。幾つかの具体例では、シリコン酸窒化物膜の屈折率の範囲は、シリコン窒化物の２．０から二酸化シリコンの１．４５まで変化しても良い。
プラズマから形成されるシリコン窒化物は、従来の化学気相堆積技術または物理気相堆積技術により堆積するシリコン窒化物から構造的に区別される。従来のＣＶＤまたはＰＶＤ堆積では、一般に、化学量論的なＳｉ３Ｎ４を有するシリコン窒化物層となる。プラズマプロセスが制御され、導入反応物質ガスの比、電力レベル、基板温度、および全体のリアクタ圧力に依存して、ＳｉｘＮｙＨｚのような成分を有する膜を堆積させる。プラズマシステムの経路は、Ｓｉ－Ｎ、Ｓｉ＝Ｎ、およびＳｉ≡Ｎボンドを形成するために存在する。これは、プラズマエネルギーが、ＳｉｘＨｚ、およびＮｙＨｚの種を形成するためのハンマーであるという事実による。例えば、屈折率および光学ギャップが、Ｓｉ／Ｎ比とともに大きく変化する。より高いシラン濃度では、膜はＳｉリッチになり、屈折率は（ＬＰＣＶＤの２に対して）３．０に達するようになる。影響される他の特性は、誘電率、ブレイクダウン、機械的、および化学的（エッチング速度）を含む。
ＶＩ．接着構造の準備
図２を参照して、ここに記載された方法により準備された単結晶半導体ハンドル基板１００、例えば単結晶シリコンハンドルウエハのような単結晶半導体ハンドルウエハは、次に、従来の層移転方法により準備された、例えば単結晶半導体ドナーウエハのような半導体ドナー基板５００に接着される。単結晶半導体ドナー基板５００は、単結晶半導体ウエハでも良い。好適な具体例では、半導体ウエハは、シリコン、シリコンカーバイド、シリコンゲルマニウム、砒化ガリウム、窒化ガリウム、燐化インジウム、インジウムガリウム砒素、ゲルマニウム、およびそれらの組み合わせからなるグループから選択される材料を含む。最終的な集積回路デバイスの所望の特性に応じて、単結晶半導体（例えばシリコン）ドナーウエハ５００は、ホウ素（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、燐（ｎ型）、アンチモン（ｎ型）、および砒素（ｎ型）のような電気的に活性なドーパントを含んでも良い。単結晶半導体（例えばシリコン）ドナーウエハの抵抗率は、１から５０オームｃｍ、一般には５から２５オームｃｍでも良い。単結晶半導体ドナーウエハ５００は、酸化、注入、および注入後の洗浄を含む標準プロセス工程を行っても良い。このように多層半導体構造の準備に従来使用される材料からなる単結晶半導体ウエハのような、エッチング、研磨および任意的に光学的酸化が行われた、半導体ドナー基板５００、例えば単結晶シリコンドナーウエハは、イオン注入が行われて、ドナー基板中にダメージ層が形成される。
幾つかの具体例では、単結晶半導体ドナー基板５００は、誘電体層を含む。誘電体層は、単結晶半導体ドナー基板５００の表面上に形成された１またはそれ以上の絶縁層を含んでも良い。幾つかの具体例では、誘電体層４２０は、例えば図２に示すような複数の絶縁材料の層を含むが、他の形態も、本発明の範囲内に入る。それぞれの絶縁層は、二酸化シリコン、窒化シリコン、酸化ハフニウム、酸化チタニウム、酸化ジルコニウム、酸化ランタニウム、酸化バリウム、およびその組み合わせから選択される絶縁性材料を含んでも良い。幾つかの具体例では、それぞれの絶縁層は、二酸化シリコン、窒化シリコン、および酸窒化シリコンからなるグループから選択される材料を含んでも良い。それぞれの絶縁層は、少なくとも約１０ナノメータの膜厚、例えば約１０ナノメータから約１０，０００ナノメータ、約１０ナノメータから約５，０００ナノメータ、約５０ナノメータから約４００ナノメータ、または約１００ナノメータから約４００ナノメータ、例えば約５０ナノメータ、１００ナノメータ、または２００ナノメータの膜厚でも良い。図２に示すように、誘電体層４２０は３つの層を含む。層の１つ、２つ、または３つは、単結晶半導体ハンドル基板１００の上に形成しても良い。層の１つ、２つ、または３つは、単結晶半導体ドナー基板５００の上に形成しても良い。更に、層の１つまたは２つは、単結晶半導体ハンドル基板１００の上に形成し、層の１つまたは２つは、単結晶半導体ドナー基板５００の上に形成しても良い。
幾つかの具体例では、単結晶半導体ドナー基板５００（例えば単結晶シリコンドナー基板）の表面は、熱酸化されて（そこでは、堆積された半導体材料膜の幾つかの部分が消費され）、半導体酸化物膜が準備され、または半導体酸化物（例えば二酸化シリコン）膜が、ＣＶＤ酸化物堆積により成長させても良い。幾つかの具体例では、単結晶半導体ドナー基板５００の表面は、上述と同じ方法で、ＡＳＭ Ａ４００のような炉の中で熱酸化しても良い。幾つかの具体例では、単結晶半導体ドナー基板５００が酸化されて、表面層の上に、少なくとも１ナノメータの膜厚、約１０ナノメータの膜厚、例えば約１０ナノメータから約１０，０００ナノメータの膜厚、例えば約１０ナノメータから約５，０００ナノメータの膜厚、または約１００ナノメータから約４００ナノメータの膜厚の酸化層を提供する。幾つかの具体例では、単結晶半導体ドナー基板５００の上の酸化物層は比較的薄く、例えば約５オングストロームから約２５オングストローム、例えば約１０オングストロームから約１５オングストロームである。薄い酸化物層、例えばＳＣ１／ＳＣ２洗浄液のような標準洗浄液に曝すことで得られる。
イオン注入は、例えばApplied Materials Quantum II、Quantum LEAP、Quantum Xのような商業的に入手できる装置中で行われても良い。注入イオンは、Ｈｅ、Ｈ、Ｈ２およびその組み合わせを含む。イオン注入は、半導体ドナー基板中に損傷を形成するのに十分な密度および期間行われる。注入密度は、約１０１２イオン／ｃｍ２から約１０１７イオン／ｃｍ２、例えば約１０１５イオン／ｃｍ２から約１０１６イオン／ｃｍ２である。注入エネルギーは、約１ｋｅＶから約３，０００ｋｅＶ、例えば約１０ｋｅＶから約３，０００ｋｅＶでも良い。注入エネルギーは、約１ｋｅＶから約３，０００ｋｅＶ、例えば約５ｋｅＶから約１，０００ｋｅＶ、または約５ｋｅＶから約２００ｋｅＶ、または約５ｋｅＶから約１００ｋｅＶ、または約５ｋｅＶから約８０ｋｅＶでも良い。注入深さは最終ＳＯＩ構造中の、単結晶半導体デバイス層の膜厚を決定する。イオンは、約１００オングストロームから約３０，０００オングストロームの深さ、例えば、約２００オングストロームから約２０，０００オングストローム、例えば約２０００オングストロームから約１５，０００オングストローム、または約１５，０００から約３０，０００オングストロームの深さに注入されても良い。幾つかの具体例では、例えば単結晶シリコンドナーウエハのような単結晶半導体ドナー基板は、注入後に洗浄される。幾つかの好適な具体例では、洗浄は、ピラニア洗浄と、それに続くＤＩ水リンスおよびＳＣ１／ＳＣ２洗浄を含む。
本発明の幾つかの具体例では、Ｈｅ＋、Ｈ＋、Ｈ２＋、およびその組み合わせのイオン注入により形成された注入領域をその中に有する単結晶半導体ドナー基板５００は、単結晶半導体ドナー基板中で、熱的に活性化された劈開面を形成するのに十分な温度でアニールされる。好適なツールの例示は、単純な箱形炉、例えばBlue M modelである。幾つかの好適な具体例では、イオン注入された単結晶半導体ドナー基板は、約２００℃から約３５０℃、約２２５℃から約３２５℃、好適には約３００℃の温度でアニールされる。熱アニールは、約２時間から約１０時間、例えば約２時間から約８時間の期間行われても良い。それらの温度範囲での熱アニールは、熱的に活性な劈開面を形成するのに十分である。劈開面を活性化するための熱アニールの後に、単結晶半導体ドナー基板の表面は、洗浄されるのが好ましい。
幾つかの具体例では、イオン注入された、任意的に洗浄された、および任意的にアニールされた、単結晶半導体ドナー基板に、酸素プラズマおよび／または窒素プラズマの表面活性化が行われる。幾つかの具体例では、酸素プラズマ表面活性化ツールは、例えばＥＶＧ（登録商標）８１０ＬＴ低温プラズマ活性化システムのような、ＥＶグループから入手できるような、商業的に入手可能なツールである。イオン注入され、任意的に洗浄された単結晶半導体ドナー基板は、チャンバに入れられる。チャンバは排気されて、大気圧より小さい圧力までＯ２が再充填され、これによりプラズマを形成する。単結晶半導体ドナーウエハは、所望の時間このプラズマに曝されて、この時間は、約１秒から約１２０秒でも良い。酸素プラズマ表面酸化は、単結晶半導体ドナー基板の表面を親水性にし、上述の方法により準備された単結晶半導体ハンドル基板との接着を改良するために行われる。
単結晶半導体ドナー基板５００の親水性の表面、および単結晶半導体ハンドル基板１００の表面は、次に密着させて、これにより接着構造を形成する。本発明の方法では、単結晶半導体ドナー基板５００の表面および単結晶半導体ハンドル基板１００の表面のそれぞれの表面は、１またはそれ以上の絶縁層を含んでも良い。絶縁層は、接着構造の誘電体層を形成する。図２を参照すると、例示的な誘電体層４２０が示されている。記載されたように、接着構造の誘電体層４２０は、第１酸化物層２００、窒化物層３００、第２酸化物層４００を含んでも良い。さらなる形態は、本開示の範囲内に入る。
機械的な接着は比較的弱いため、更にアニールを行い、接着構造は単結晶半導体ドナー基板４００と、エピタキシャル層２００および多結晶シリコン電荷トラッピング層３００を含む単結晶半導体ハンドル基板１００との間の接着を固くしてもよい。本発明の幾つかの具体例では、接着構造は、単結晶半導体ドナー基板中の熱的に活性化された劈開面を形成するのに十分な温度でアニールされる。好適なツールの例は、例えばBlue M modelのような単純な箱形炉でも良い。幾つかの具体例では、接着構造は、約２００℃から約４００℃、約３００℃から約４００℃、例えば約３５０℃から約４００℃の温度でアニールされる。
幾つかの具体例では、アニールは、約０．５ＭＰａから約２００ＭＰａ、例えば約０．５ＭＰａから約１００ＭＰａ、例えば約０．５ＭＰａから約５０ＭＰａ、または約０．５ＭＰａから約１０ＭＰａ、または約０．５ＭＰａから約５ＭＰａのような比較的高い圧力で行われる。従来の接着方法では、温度はオートクレーブにより制限される。これは、注入面において、プレートレットの圧力が、外部の静水圧を超えた場合に起きる。このように、従来のアニールは、オートクレーブのために、約３５０℃から約４００℃の間の接着温度に制限されても良い。注入および接着の後に、ウエハは互いに弱く保持される。しかしながら、ウエハの間のギャップは、気体の浸透は脱離を妨げるのに十分である。弱い接着は処理により強化できるが、注入中に形成された空洞は気体により満たされる。加熱すると、空洞中の気体が加圧される。注入量に依存するが、圧力は０．２～１ＧＰａに達すると見積もられる（Cherkashinら、J. Appl. Phys. 118, 245301 (2015)）。圧力が限界値を超えた場合、層は剥離する。これは、自動劈開（autocleave）または熱劈開（thermal cleave）と呼ばれる。これは、アニール中のより高い温度またはより長い時間になるのを防止する。本発明の幾つかの具体例では、接着は、例えば約０．５ＭＰａから約２００ＭＰａ、例えば約０．５ＭＰａから約１００ＭＰａ、例えば約０．５ＭＰａから約５０ＭＰａ、または約０．５ＭＰａから約１０ＭＰａ、または約０．５ＭＰａから約５ＭＰａの加圧で起こり、これにより加熱温度での接着を可能にする。幾つかの具体例では、接着構造は、約３００℃から約７００℃、約４００℃から約６００℃、例えば約４００℃から約４５０℃、または約４５０℃から約６００℃でさえも、または約３５０℃から約４５０℃の温度でアニールされる。サーマルバジェットの増加は、接着強度に良い影響を有する。熱アニールは、約０．５時間から約１０時間、例えば約０．５時間から約３時間、好適には約２時間、行われても良い。それらの温度範囲での熱アニールは、熱的に活性化された劈開面を形成するのに十分である。従来の接着アニールでは、ハンドルウエハとドナーウエハの双方の縁が、ロールオフにより離れる、この領域では、層の移転が起きない。これはテラスと呼ばれる。加圧接着は、このテラスの低減が期待され、ＳＯＩ層をより外に縁に向かって拡張する。そのメカニズムは、圧縮される空気のトラップポケットと外部のジッパリング（zippering）に基づく。劈開面を活性化する熱アニールの後に、接着構造は劈開されても良い。
熱アニールの後、単結晶半導体ドナー基板５００と単結晶半導体ハンドル基板１００との間の接着は、劈開面で接着構造を劈開して層移転を開始するのに十分に強い。劈開は、公知の技術により行われても良い。幾つかの具体例では、接着構造は、従来の劈開ステーション中に配置されて、接着構造の一側面上に固定された吸盤が固定され、他の側面上にヒンジアームの上の追加の吸盤により固定されても良い。クラックは、吸盤の取り付け近傍で始まり、可動なアームがヒンジの回りで旋回し、ウエハを劈開して分離する。劈開は、半導体ドナーウエハの一部を除去し、これにより、好適には半導体オン絶縁層混合構造の上に、単結晶半導体デバイス層６００を残す。図３参照。
劈開の後、劈開された構造は、移転されたデバイス層６００と単結晶半導体ハンドル基板１００との間の接着を更に強化するため、高温アニールを行っても良い。好適なツールの例は、例えばＡＭＳ Ａ４００のような垂直炉である。幾つかの好適な具体例では、接着された構造は、約１０００℃から約１２００℃の温度、好適には約１０００℃の温度でアニールされる。熱アニールは、約０．５時間から約８時間、好適には約４時間、行われても良い。それらの温度範囲内での熱アニールは、移転されたデバイス層と単結晶半導体ハンドル基板との間の接着を強化するのに十分である。
劈開と高温アニールの後、接着構造は、薄い熱酸化物を除去し、表面から粒子を洗浄するために設計された洗浄プロセスが行われる。幾つかの具体例では、キャリアガスとしてＨ２を用いた水平流ウエハエピタキシャルリアクタ中での気相ＨＣｌエッチプロセスにより、単結晶半導体デバイス層は、所定も膜厚になり、平坦化される。幾つかの具体例では、半導体デバイス層６００は、約２０ナノメータから約３マイクロメータの膜厚、例えば約２０ナノメータから約２マイクロメータの膜厚、例えば約２０ナノメータから約１．５マイクロメータの膜厚を有しても良い。
幾つかの具体例では、エピタキシャル層は、移転された単結晶半導体デバイス層６００の上に堆積されても良い。堆積されたエピタキシャル層は、下層の単結晶半導体デバイス層６００と実質的に同じ電気的特性を含んでも良い。代わりに、エピタキシャル層は、下層の単結晶半導体デバイス層６００と異なる電気的特性を含んでも良い。エピタキシャル層は、シリコン、シリコンカーバイド、シリコンゲルマニウム、砒化ガリウム、窒化ガリウム、燐化インジウム、インジウムガリウム砒素、ゲルマニウム、およびそれらの組み合わせからなる組から選択される材料を含む。最終的な集積回路デバイスの所望の特性に依存して、エピタキシャル層は、ホウ素（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、燐（ｎ型）、アンチモン（ｎ型）、および砒素（ｎ型）のような電気的に活性なドーパントを含んでも良い。エピタキシャル層の抵抗率は、１から５０オームｃｍ、一般には５から２５オームｃｍでも良い。幾つかの具体例では、エピタキシャル層は、約２０ナノメータから約３マイクロメータの膜厚、例えば約２０ナノメータから約２マイクロメータ、例えば約２０ナノメータから約１．５マイクロメータまたは約１．５マイクロメータから約３マイクロメータの膜厚を有しても良い。
最終ＳＯＩウエハは、単結晶半導体ハンドル基板１００、誘電体層４２０、および半導体デバイス層６００を含み、続いて、最終的な測定検査を行った後、典型的なＳＣ１－ＳＣ２プロセスを用いて最後に洗浄される。
本発明を詳細に述べたが、添付の請求の範囲で規定される本発明の範囲から離れることなく、修正や変形が可能であることは明らかである。
本発明またはその好適な具体例での要素の紹介において、冠詞「１つの（ａ）」、「１つの（ａｎ）」、「その（ｔｈｅ）」、および「その（ｓａｉｄ）」は、１またはそれ以上の要素があることを意味することを意図する。用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、および「有する（ｈａｖｉｎｇ）」は、包括的で、列挙された要素以外にも追加の要素があっても良いことを意味する。
上記観点から、本発明の多くの目的が達成され、他の有利な結果が達成されることが分かる。
本発明の範囲から離れることなく、上述の製品および方法で様々な変更が可能であり、上記記載に含まれおよび添付の図面に示された全ての問題は、記載された通りに解釈され、限定された概念としては解釈すべきでないことが意図される。

Claims (16)

  1. 多層構造を準備する方法であって、この方法は、
    単結晶シリコンハンドル基板の表面上に直接リフロー可能な絶縁層を含むハンドル誘電体層を堆積する工程であって、単結晶シリコンハンドル基板は、その１つは単結晶シリコンハンドル基板の表面であり、他は単結晶シリコンハンドル基板の裏面である、略平行な２つの主面と、単結晶シリコンハンドル基板の表面と裏面とを接続する周辺エッジと、単結晶シリコンハンドル基板の表面と裏面との間の中心面と、単結晶シリコンハンドル基板の表面と裏面の間のバルク領域を含み、リフロー可能な絶縁層は約１０００℃より低い温度で流動可能であり、さらにリフロー可能な絶縁層は、りんけい酸ガラス、ほうけい酸ガラス、ほうりんけい酸ガラス、およびその組み合わせからなるグループから選択されるけい酸塩ガラスを含む工程と、
    約８００℃から約１０００℃までの温度でリフロー可能な絶縁層をアニールすることにより、リフロー可能な絶縁層を硬化させる工程と、
    リフロー可能な絶縁層を含むハンドル誘電体層に、単結晶シリコンドナー基板の表面と界面接触したドナー誘電体層を接着し、これにより接着構造を形成する工程であって、単結晶シリコンドナー基板は、その１つは単結晶シリコンドナー基板の表面であり、他は単結晶シリコンドナー基板の裏面である、略平行な２つの主面と、単結晶シリコンドナー基板の表面と裏面とを接続する周辺エッジと、シリコンドナー基板の表面と裏面との間の中心面と、単結晶シリコンドナー基板の表面と裏面の間のバルク領域を含む工程と、
    単結晶シリコンドナー基板は劈開面を含み、単結晶シリコンドナー基板の劈開面で接着構造を機械的に劈開して、これにより単結晶シリコンハンドル基板、単結晶シリコンハンドル基板と界面接触したリフロー可能な絶縁層を含むハンドル誘電体層、ハンドル誘電体層と界面接触したドナー誘電体層、およびドナー誘電体層と界面接触した単結晶シリコンデバイス層を含む劈開構造を準備する工程と、を含む方法。
  2. 単結晶シリコンハンドル基板は、チョクラルスキ法またはフロートゾーン法で成長させた単結晶シリコンインゴットからスライスされた単結晶シリコンウエハを含む請求項１に記載の方法。
  3. 単結晶シリコンドナー基板は、チョクラルスキ法またはフロートゾーン法で成長させた単結晶シリコンインゴットからスライスされた単結晶シリコンウエハを含む請求項１に記載の方法。
  4. リフロー可能な絶縁層は、ほうりんけい酸ガラスを含む請求項１に記載の方法。
  5. リフロー可能な絶縁層は、オゾンと接触させ、紫外線光を照射し、またはオゾンと接触させかつ紫外線光を照射することで硬化させる請求項１に記載の方法。
  6. リフロー可能な絶縁層は、約１００ナノメータから約１マイクロメータの膜厚を有する請求項１に記載の方法。
  7. 硬化されたリフロー可能な絶縁層は、少なくとも２マイクロメータかける２マイクロメータの表面領域の上で２乗平均平方根法により測定した場合に、約２オングストロームより小さい最大表面粗さを有する請求項１に記載の方法。
  8. ドナー誘電体層は、二酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化チタニウム、酸化ジルコニウム、酸化ランタニウム、酸化バリウム、およびその組み合わせからなるグループから選択される材料を含む請求項１に記載の方法。
  9. ドナー誘電体層は、二酸化シリコン、酸窒化シリコン、窒化シリコン、およびその組み合わせからなるグループから選択される材料を含む請求項１に記載の方法。
  10. ドナー誘電体層は、多層を含み、多層の中のそれぞれの誘電体層は、二酸化シリコン、酸窒化シリコン、および窒化シリコンからなるグループから選択される材料を含む請求項１に記載の方法。
  11. ドナー誘電体層は、少なくとも約１０ナノメータの膜厚を有する絶縁層を含む請求項１に記載の方法。
  12. さらに、硬化させたリフロー可能な絶縁層の上に第２の絶縁層を堆積する工程を含む請求項１に記載の方法。
  13. 第２の誘電体層は、二酸化シリコン、酸窒化シリコン、窒化シリコン、およびその組み合わせからなるグループから選択される材料を含む請求項１２に記載の方法。
  14. さらに、単結晶シリコンドナー基板のドナー誘電体層と、単結晶シリコンハンドル基板の表面上のリフロー可能な絶縁層を含むハンドル誘電体層との間の接着を強化するのに十分な温度および時間で、接着構造をアニールする工程を含む請求項１に記載の方法。
  15. アニール工程は、約３００℃から約７００℃の温度で行われる請求項１４に記載の方法。
  16. アニール工程は、約０．５ＭＰａから約２００ＭＰａの圧力で行われる請求項１４に記載の方法。
JP2018538865A 2016-03-07 2017-03-03 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法 Active JP7002456B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662304376P 2016-03-07 2016-03-07
US62/304,376 2016-03-07
PCT/US2017/020619 WO2017155805A1 (en) 2016-03-07 2017-03-03 Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020206234A Division JP7071486B2 (ja) 2016-03-07 2020-12-11 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法

Publications (3)

Publication Number Publication Date
JP2019513294A JP2019513294A (ja) 2019-05-23
JP2019513294A5 JP2019513294A5 (ja) 2020-04-16
JP7002456B2 true JP7002456B2 (ja) 2022-01-20

Family

ID=58387889

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018538865A Active JP7002456B2 (ja) 2016-03-07 2017-03-03 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法
JP2020206234A Active JP7071486B2 (ja) 2016-03-07 2020-12-11 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020206234A Active JP7071486B2 (ja) 2016-03-07 2020-12-11 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法

Country Status (5)

Country Link
US (1) US10593748B2 (ja)
EP (2) EP3427293B1 (ja)
JP (2) JP7002456B2 (ja)
SG (1) SG11201806851RA (ja)
WO (1) WO2017155805A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017155808A1 (en) * 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
CN110085550A (zh) * 2018-01-26 2019-08-02 沈阳硅基科技有限公司 一种半导体产品用绝缘层结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307089A (ja) 1999-04-26 2000-11-02 Toyota Central Res & Dev Lab Inc ＳｉＣ層を有する基板の製造方法
JP3138935B2 (ja) 1991-11-22 2001-02-26 日本石油化学株式会社 タイルカーペット用バッキング材
JP2001135805A (ja) 2000-09-19 2001-05-18 Canon Inc 半導体部材及び半導体装置の製造方法
JP2002170942A (ja) 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2003142664A (ja) 2001-08-23 2003-05-16 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
JP5217826B2 (ja) 2008-09-17 2013-06-19 株式会社Ｇｓユアサ ニッケル水素蓄電池
WO2014080874A1 (ja) 2012-11-22 2014-05-30 信越化学工業株式会社 複合基板の製造方法及び複合基板
JP6081833B2 (ja) 2013-03-15 2017-02-15 株式会社総合車両製作所 レーザ溶接方法及びレーザ溶接装置

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5451388A (en) * 1977-09-29 1979-04-23 Cho Lsi Gijutsu Kenkyu Kumiai Method of producing semiconductor
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
JPS6081833A (ja) * 1983-10-11 1985-05-09 Nec Corp 半導体装置
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH01189145A (ja) * 1988-01-23 1989-07-28 Sony Corp 半導体基板の製造方法
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
JPH03138935A (ja) * 1989-10-24 1991-06-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
KR970052024A (ko) * 1995-12-30 1997-07-29 김주용 에스 오 아이 기판 제조방법
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
KR100889886B1 (ko) 2003-01-07 2009-03-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
KR20060118437A (ko) 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2902233B1 (fr) 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
KR20080048135A (ko) 2006-11-28 2008-06-02 삼성전자주식회사 스택형 반도체 장치의 제조 방법
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US7915716B2 (en) 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
JP5275608B2 (ja) * 2007-10-19 2013-08-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
US7541297B2 (en) 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
WO2011052787A1 (ja) 2009-11-02 2011-05-05 富士電機システムズ株式会社 半導体装置および半導体装置の製造方法
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US20110174362A1 (en) 2010-01-18 2011-07-21 Applied Materials, Inc. Manufacture of thin film solar cells with high conversion efficiency
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
US8652935B2 (en) 2010-12-16 2014-02-18 Tessera, Inc. Void-free wafer bonding using channels
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
WO2012087580A2 (en) 2010-12-24 2012-06-28 Io Semiconductor, Inc. Trap rich layer for semiconductor devices
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
WO2012125632A1 (en) 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9190263B2 (en) 2013-08-22 2015-11-17 Asm Ip Holding B.V. Method for forming SiOCH film using organoaminosilane annealing
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
WO2015119742A1 (en) * 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3138935B2 (ja) 1991-11-22 2001-02-26 日本石油化学株式会社 タイルカーペット用バッキング材
JP2000307089A (ja) 1999-04-26 2000-11-02 Toyota Central Res & Dev Lab Inc ＳｉＣ層を有する基板の製造方法
JP2001135805A (ja) 2000-09-19 2001-05-18 Canon Inc 半導体部材及び半導体装置の製造方法
JP2002170942A (ja) 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2003142664A (ja) 2001-08-23 2003-05-16 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
JP5217826B2 (ja) 2008-09-17 2013-06-19 株式会社Ｇｓユアサ ニッケル水素蓄電池
WO2014080874A1 (ja) 2012-11-22 2014-05-30 信越化学工業株式会社 複合基板の製造方法及び複合基板
JP6081833B2 (ja) 2013-03-15 2017-02-15 株式会社総合車両製作所 レーザ溶接方法及びレーザ溶接装置

Also Published As

Publication number Publication date
JP2019513294A (ja) 2019-05-23
JP2021061413A (ja) 2021-04-15
WO2017155805A1 (en) 2017-09-14
US10593748B2 (en) 2020-03-17
EP3758050A1 (en) 2020-12-30
SG11201806851RA (en) 2018-09-27
EP3427293B1 (en) 2021-05-05
EP3427293A1 (en) 2019-01-16
US20190035881A1 (en) 2019-01-31
JP7071486B2 (ja) 2022-05-19

Similar Documents

Publication Publication Date Title
US11984348B2 (en) Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
JP6972282B2 (ja) 高抵抗シリコンオンインシュレータ構造及びその製造方法
JP7071486B2 (ja) 低温流動性酸化物層を含む半導体オンインシュレータ構造およびその製造方法
US10573550B2 (en) Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
US10985049B2 (en) Manufacturing method of smoothing a semiconductor surface
JP2022028803A (ja) 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板
US11848227B2 (en) Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
US10192778B2 (en) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
JP2022084662A (ja) 絶縁体上半導体構造の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200303

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200310

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201211

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201211

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210108

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210112

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210205

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210209

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210413

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210629

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210927

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20211102

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20211207

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211227

R150 Certificate of patent or registration of utility model

Ref document number: 7002456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150