JP2010272851A - Ｓｏｉ基板の作製方法 - Google Patents

Ｓｏｉ基板の作製方法 Download PDF

Info

Publication number
JP2010272851A
JP2010272851A JP2010093842A JP2010093842A JP2010272851A JP 2010272851 A JP2010272851 A JP 2010272851A JP 2010093842 A JP2010093842 A JP 2010093842A JP 2010093842 A JP2010093842 A JP 2010093842A JP 2010272851 A JP2010272851 A JP 2010272851A
Authority
JP
Japan
Prior art keywords
substrate
bond substrate
heat treatment
bond
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010093842A
Other languages
English (en)
Other versions
JP2010272851A5 (ja
JP5721962B2 (ja
Inventor
Kazuya Hanaoka
一哉 花岡
Hideki Tsuya
英樹 津屋
Masaharu Nagai
雅晴 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010093842A priority Critical patent/JP5721962B2/ja
Publication of JP2010272851A publication Critical patent/JP2010272851A/ja
Publication of JP2010272851A5 publication Critical patent/JP2010272851A5/ja
Application granted granted Critical
Publication of JP5721962B2 publication Critical patent/JP5721962B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

【課題】繰り返しの使用によってボンド基板に生じる不具合を抑制することを目的の一とする。
【解決手段】ボンド基板に加速されたイオンを照射してボンド基板中に脆化領域を形成する第１の工程と、絶縁層を介してボンド基板とベース基板とを貼り合わせる第２の工程と、脆化領域においてボンド基板を分離して、ベース基板上に絶縁層を介して半導体層を形成する第３の工程と、脆化領域で分離されたボンド基板に対して、アルゴン雰囲気において第１の熱処理を施した後に、酸素及び窒素の混合雰囲気において第２の熱処理を施すことにより再生ボンド基板を形成する第４の工程と、を有し、再生ボンド基板を第１の工程におけるボンド基板として再び使用する。
【選択図】図１

Description

本発明は、絶縁層を介して半導体層が設けられた基板の作製方法に関し、特にＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の作製方法に関する。また、ＳＯＩ基板の作製方法におけるボンド基板のリサイクル方法に関する。
絶縁表面を有するベース基板上に半導体層を有するＳＯＩ基板は、低消費電力かつ高速動作可能な半導体装置の作製に適した基板として注目されている。
ＳＯＩ基板の作製方法の１つに、水素イオン注入剥離法が知られている（特許文献１参照）。水素イオン注入剥離法とは、二枚のシリコンウエハの内、ボンド基板となる一方のシリコンウエハに酸化膜を形成すると共に、該ボンド基板に水素イオンを注入してその内部に微小気泡層を形成し、酸化膜を介してベース基板となる他方のシリコンウエハと密着させ、その後、熱処理を加えることで微小気泡層を分離面としてボンド基板を分離し、ベース基板側にさらに熱処理を加えて、ボンド基板から分離された半導体層とベース基板とを強固に結合させてＳＯＩ基板とする技術である。
また、シリコンウエハの効率的、経済的な活用のために、できるだけ少ない枚数のシリコンウエハを用いて、多数のＳＯＩ基板を製造する方法が研究されている（特許文献２参照）。
特開平５−２１１１２８号公報 特開２０００−３４９２６６号公報
ところで、分離後のボンド基板は依然としてウエハ形状を維持しており、その分離に係る表面に残存する欠陥等を、エッチングや研磨などの方法により除去すれば、別のＳＯＩ基板の作製に再び使用することができる。
このようにして、ボンド基板を繰り返し使用する場合には、イオンの照射工程や、ボンド基板の分離の際の熱履歴などに起因して、酸化誘起積層欠陥（ＯＳＦ）等の酸素欠陥が増大するという問題がある。酸素欠陥が増大したボンド基板を用いてＳＯＩ基板を作製する場合には、その半導体特性が大きく悪化してしまう。
また、イオンの照射工程においては、電極やチャンバーなどに含まれる重金属などの不純物元素がボンド基板に添加されることがあり、このような不純物元素は、酸素欠陥と同様に半導体特性に悪影響を与える。
上記問題に鑑み、開示する発明の一態様では、繰り返しの使用によってボンド基板に生じる不具合を抑制することを目的の一とする。
開示する発明の一態様は、イオン注入剥離法によってＳＯＩ基板を形成する際に分離されたボンド基板に対して、アルゴン雰囲気において第１の熱処理を施した後に、酸素及び窒素の混合雰囲気において第２の熱処理を施すことにより再生ボンド基板を形成し、再生ボンド基板をイオン注入剥離法におけるボンド基板として再び使用するものである。より詳細には次の通りである。
開示する発明の一態様は、ボンド基板に加速されたイオンを照射してボンド基板中に脆化領域を形成する第１の工程と、絶縁層を介してボンド基板とベース基板とを貼り合わせる第２の工程と、脆化領域においてボンド基板を分離して、ベース基板上に絶縁層を介して半導体層を形成する第３の工程と、脆化領域で分離されたボンド基板に対して、アルゴン雰囲気において第１の熱処理を施した後に、酸素及び窒素の混合雰囲気において第２の熱処理を施すことにより再生ボンド基板を形成する第４の工程と、を有し、再生ボンド基板を第１の工程におけるボンド基板として再び使用するＳＯＩ基板の作製方法である。
上記構成において、第１の工程から第３の工程をｎ回（ｎ≧２）繰り返した後、第４の工程を行うことも可能である。また、上記構成において、第２の熱処理において再生ボンド基板表面に形成された酸化膜を、ベース基板との貼り合わせの際の絶縁層として用いることも可能である。
また、上記第３の工程と前記第４の工程の間に、脆化領域で分離されたボンド基板の表面を研磨する工程を有していても良い。
上記構成において、第２の熱処理における酸素濃度は５体積％未満であることが望ましい。また、第２の熱処理の雰囲気は、酸素及び窒素に加えて塩素を含有するものであることが望ましい。
開示する発明の別の一態様は、ボンド基板に対して、アルゴン雰囲気において第１の熱処理を施した後に、酸素及び窒素の混合雰囲気において第２の熱処理を施す第１の工程と、ボンド基板に加速されたイオンを照射してボンド基板中に脆化領域を形成する第２の工程と、絶縁層を介してボンド基板とベース基板とを貼り合わせる第３の工程と、脆化領域においてボンド基板を分離して、ベース基板上に絶縁層を介して半導体層を形成する第４の工程と、を有し、第１の工程を一回行った後、第２の工程から第４の工程をｎ回（ｎ≧２）繰り返すＳＯＩ基板の作製方法である。
なお、本明細書等において、「ＳＯＩ基板」の語は、絶縁層を介してシリコン以外の半導体層が設けられた基板をも含む概念として用いる。つまり、本明細書等において、ＳＯＩ基板の作製に用いられるボンド基板にはシリコン材料からなる基板以外の基板が含まれる。
開示する発明の一態様によって、酸素欠陥や不純物元素を低減した再生ボンド基板を形成することができるため、これを用いて作製されたＳＯＩ基板の特性を向上させることができる。また、ボンド基板の特性悪化を抑制することができるため、ボンド基板の繰り返し使用回数が増加する。これにより、ＳＯＩ基板の製造コストを一層抑制することができる。
このように、開示する発明の一態様によって、繰り返しの使用によってボンド基板に生じる不具合を抑制することが可能である。
ＳＯＩ基板の作製方法の一例を示す断面図である。 再生ボンド基板の作製工程のフローを示す図である。 再生ボンド基板の作製工程の一例を示す断面図である。 ＳＯＩ基板の作製方法の一例を示す断面図である。 ＳＯＩ基板の作製方法の一例を示す断面図である。
以下、実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、本明細書等において開示する発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、ＳＯＩ基板の作製方法の一例に関して図面を参照して説明する。具体的には、図１を参照してＳＯＩ基板の作製工程について説明し、図２および図３を参照して＜再生ボンド基板の形成工程＞について説明する。
＜ＳＯＩ基板の作製工程＞
まず、ベース基板１００とボンド基板１１０とを準備する（図１（Ａ）、図１（Ｂ）参照）。
ベース基板１００としては、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。なお、上記ガラス基板においては、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いると良い。なお、本実施の形態では、ベース基板１００としてガラス基板を用いる場合について説明する。ベース基板１００として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を実現できる。
ボンド基板１１０としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物半導体基板を用いることもできる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、ボンド基板１１０の形状は円形に限られず、例えば、矩形等に加工して用いることも可能である。また、ボンド基板１１０は、ＣＺ（チョクラルスキー）法やＦＺ（フローティングゾーン）法を用いて作製することができる。
次に、ボンド基板１１０の表面から所定の深さに脆化領域１１２を形成し、絶縁層１１４を介してベース基板１００とボンド基板１１０とを貼り合わせる（図１（Ｃ）参照）。
上記において、脆化領域１１２は、運動エネルギーを有する水素等のイオンをボンド基板１１０に照射することにより形成することができる。
また、絶縁層１１４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層を単層で、または積層させて形成することができる。これらの膜は、熱酸化法、ＣＶＤ法、スパッタリング法等を用いて形成することができる。
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は、１００原子％を超えない。
次に、熱処理などによって、脆化領域１１２にてボンド基板１１０を半導体層１１６と分離後のボンド基板２００とに分離することにより、ベース基板１００上に半導体層１１６を形成する（図１（Ｄ）参照）。分離後のボンド基板２００は、再生工程によって再生ボンド基板となり、再度用いることができる。なお、分離後のボンド基板２００の表面には、脆化領域１１２などに起因する欠陥が存在しているため、再生工程の前にこれら欠陥を除去しておくと良い。このようにすることで、再生工程をより好適に行うことができる。除去の方法としては、エッチング処理や、ＣＭＰなどの研磨処理がある。
熱処理を行う場合、当該熱処理によって脆化領域１１２に形成されている微小な孔には添加された元素が析出し、微小な孔の内部の圧力が上昇する。圧力の上昇により、脆化領域１１２には亀裂が生じるため、脆化領域１１２に沿ってボンド基板１１０が分離することになる。絶縁層１１４はベース基板１００に接合しているため、ベース基板１００上にはボンド基板１１０から分離された半導体層１１６が残存する。
その後、半導体層１１６の表面処理等を行うことによって、平坦な半導体層１１８を形成する（図１（Ｅ）参照）。表面処理としては、例えば、レーザー光の照射処理や、エッチング処理、ＣＭＰなどの研磨処理がある。
以上の工程により、ベース基板１００上に絶縁層１１４を介して半導体層１１８が設けられたＳＯＩ基板を得ることができる。
＜再生ボンド基板の形成工程＞
次に、分離後のボンド基板２００の再生工程について図２および図３を参照して説明する。
再生工程は、分離後のボンド基板２００に対して第１の熱処理と第２の熱処理を行う構成とすることができる。
第１の熱処理は、アルゴン雰囲気において行うことができる。第１の熱処理条件の一例としては、導入するガスに対し熱処理の雰囲気を９０体積％以上１００体積％以下のアルゴン雰囲気とし、熱処理温度を１１５０℃以上１３００℃以下とし、熱処理時間を、３０分以上９６０分以下、または３０分以上２４０分以下とすることができる。他にも、水素雰囲気や、水素とアルゴンとの混合雰囲気において行っても良い。水素とアルゴンの混合雰囲気において行う場合には、例えば、導入するガスに対し水素を４体積％の割合で含ませればよい。
分離後のボンド基板２００に対して、アルゴン雰囲気において熱処理（第１の熱処理）を行うことにより、ボンド基板２００中の酸素析出物を溶解し、酸素の外方拡散を促進し、ボンド基板２００中の酸素を低減し、無欠陥層（ＤＺ層とも記す。ＤＺ：Ｄｅｎｕｄｅｄ Ｚｏｎｅ）を形成することができる。これにより、当該ボンド基板２００をＳＯＩ基板の作製工程に繰り返し用いる場合であっても、ボンド基板２００に酸化誘起積層欠陥（ＯＳＦ）が発生することを抑制することが可能となる。
第２の熱処理は、酸素及び窒素の混合雰囲気において行うことができる。第２の熱処理条件の一例としては、熱処理の雰囲気を、導入するガスに対し酸素を１〜２５体積％（好ましくは５体積％未満）の割合で含む混合雰囲気とし、熱処理温度を１１５０℃以上１３００℃以下とし、熱処理時間を３０分以上２４０分以下とすることができる。この場合、ボンド基板２００表面に酸化膜を形成することができる。なお、導入するガスに対する酸素の割合を増加させると、表面に形成される酸化膜の成長速度が増大するが、これと引き替えにボンド基板２００中の酸素が除去されにくくなる傾向にある。また、当該酸化膜には窒素原子が含まれる場合がある。
他にも、酸素、窒素及びハロゲン（例えば、フッ素、塩素等）の混合雰囲気において第２の熱処理を行ってもよい。この場合の第２の熱処理条件の一例としては、熱処理の雰囲気を、酸素及び窒素の混合雰囲気に酸素に対して１〜１０体積％の塩化水素（ＨＣｌ）を導入した雰囲気とし、熱処理温度を１１５０℃以上１３００℃以下とし、熱処理時間を３０分以上２４０分以下とすることができる。この場合、ボンド基板２００表面に塩素原子を有する酸化膜を形成することができる。
ボンド基板２００に対して、酸素及び窒素の混合雰囲気において熱処理（第２の熱処理）を行うことにより、ボンド基板２００中の酸素の外方拡散を促進し、ボンド基板２００中の酸素を低減することができる。また、第２の熱処理によりボンド基板２００の表面に形成された酸化膜は、ボンド基板２００に含まれる不純物元素（例えば、銅、鉄、ニッケル等の金属元素、これらの金属シリサイド等）のゲッタリングサイトとして機能する。このため、第２の熱処理を行うことにより、ボンド基板２００中の酸素の外方拡散を促進すると共に、ボンド基板２００に含まれる不純物元素を低減することができる。
また、酸素及び窒素の混合雰囲気で第２の熱処理を行う際に、導入するガスに対する酸素濃度を５体積％未満とすることにより、外方拡散を促進させることができる。
また、第２の熱処理によりボンド基板２００表面に形成される絶縁層に塩素原子を含有させることにより、当該酸化膜に重金属などの不純物元素を固定するという効果が得られる。
本実施の形態における再生工程は、図２に示すように第１の熱処理と第２の熱処理を組み合わせて行うことが望ましい。以下に、第１の熱処理と第２の熱処理を組み合わせて行う場合の効果について説明する。
ボンド基板２００中に金属不純物（例えば、銅、鉄、ニッケル等の金属元素）が含まれている状態や、ボンド基板２００表面に金属不純物１３０が付着している状態（図３（Ａ）参照）で、アルゴン雰囲気で熱処理（第１の熱処理）を行う場合、熱処理によりこれらの金属不純物１３０がボンド基板２００中に拡散し（図３（Ｂ）参照）、ボンド基板２００の冷却時に、これらの金属不純物１３０がボンド基板２００の表面近傍に析出する。また、ボンド基板２００としてシリコンを用いた場合には、ボンド基板２００表面にこれらの金属のシリサイド１３２が形成される問題が生じる（図３（Ｃ）参照）。
このような場合であっても、第１の熱処理と組み合わせて第２の熱処理を行うことにより、第２の熱処理時にボンド基板２００表面に形成される酸化膜１３４中に、第１の熱処理時にボンド基板２００の表面とその近傍に形成される金属不純物等の不純物元素をゲッタリングすることができる（図３（Ｄ）参照）。その後、酸化膜１３４を除去することにより再生ボンド基板１３６を形成することができる（図３（Ｅ）参照）。
なお、図３では、ボンド基板２００表面に形成された酸化膜１３４を除去する場合を示したが、酸化膜１３４をベース基板１００との貼り合わせの際の絶縁層１１４として用いてもよい。
このように、第１の熱処理と第２の熱処理をことができる。特に、分離後のボンド基板２００に研磨処理を行う場合には、ボンド基組み合わせることにより、第１の熱処理により生じる問題を第２の熱処理により抑制する板２００表面に金属不純物等の不純物元素が付着する可能性が高いため、第１の熱処理と第２の熱処理を組み合わせることは有効となる。
また、第１の熱処理と第２の熱処理を組み合わせて行う場合には、第１の熱処理を行った後に第２の熱処理を行うことが望ましい。
これは、ボンド基板２００中に酸素に起因する微小欠陥が存在する状態で、酸素及び窒素の混合雰囲気において熱処理（第２の熱処理）を行うと、微小欠陥を核としてボンド基板２００中にＯＳＦが発生するおそれがあるためである。
酸素及び窒素の混合雰囲気において熱処理（第２の熱処理）を行う前に、アルゴン雰囲気において熱処理（第１の熱処理）を行うことにより、ボンド基板２００中に含まれる微小欠陥を低減した状態で第２の熱処理を行うことができる。これにより、第２の熱処理によって、ボンド基板２００中にＯＳＦが発生することを抑制することができる。
このように、第１の熱処理を行った後に第２の熱処理を行うことにより、ボンド基板２００中の酸素の外方拡散を効果的に促進すると共に、ボンド基板中にＯＳＦが発生することを抑制し、且つボンド基板２００に含まれる不純物元素を低減することが可能となる。
また、第１の熱処理を行った後に第２の熱処理を行って第１の熱処理時にボンド基板２００の表面とその近傍に形成される不純物元素をゲッタリングすることにより、アルゴン雰囲気において熱処理を行った後にボンド基板２００の表面を研磨して不純物元素を除去する場合と比較して、ボンド基板２００のリサイクル回数を増加することができる。また、第２の熱処理時にボンド基板２００表面に形成された酸化膜１３４をベース基板１００との貼り合わせの際の絶縁層１１４として用いることにより、作製工程を簡略化することができる。
以上のように、分離後のボンド基板２００に第１の熱処理と第２の熱処理を行うことにより、酸素欠陥や不純物元素を低減した再生ボンド基板を形成することができる。
なお、本実施の形態では、再生工程として、少なくとも第１の熱処理と第２の熱処理を行う場合について示したが、これに限られない。第２の熱処理後に研磨処理を行ってもよいし、第１の熱処理と第２の熱処理の間に研磨処理を行ってもよい。また、ボンド基板２００中に酸素に起因する微小欠陥が少ない場合には、第１の熱処理と第２の熱処理の順序を入れ替えてもよいし、第１の熱処理を省略して第２の熱処理だけを行ってもよい。また、ボンド基板２００に付着する金属元素が少量である場合には、第２の熱処理を省略して第１の熱処理だけを行ってもよい。第１の熱処理だけを行う場合には、第１の熱処理後にボンド基板２００の表面に研磨処理を行うことが好ましい。
＜再生ボンド基板の使用方法＞
上記のようにして形成された再生ボンド基板１３６は、通常のボンド基板と同様に用いることができる。すなわち、再生ボンド基板１３６を図１におけるボンド基板１１０として用いてＳＯＩ基板を作製することができる。これにより、ＳＯＩ基板の製造コストを抑制することができる。詳細については、上記＜ＳＯＩ基板の作製工程＞を参照すればよい。
なお、上記再生工程によって得られる再生ボンド基板１３６は、表面から所定の領域（例えば、１００μｍ）まで無欠陥層（ＤＺ層）が形成されているため、複数回のＳＯＩ基板の作製工程に耐えうる。このため、ＳＯＩ基板の作製工程をｎ回（ｎ：自然数、ｎ≧２）繰り返した後に、再生工程を行う構成とするのが良い。このようにすることで、再生工程の回数を低減することが可能であり、ＳＯＩ基板の製造コスト低減、熱履歴に起因するボンド基板の劣化（割れ、欠け等）抑制につながる。
また、上記再生工程中の第２の熱処理は、酸素を含有する雰囲気において行われるものであるから、上述したように再生ボンド基板１３６の表面には酸化膜１３４が形成されることになる。このため、当該酸化膜１３４をベース基板１００との貼り合わせの際の絶縁層１１４として用いる構成としても良い。この場合、絶縁層１１４の形成工程を省略することができるため、製造コストの抑制につながる。もちろん、上記酸化膜は除去しても良い。
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、ＳＯＩ基板の作製方法の別の一例に関して説明する。
先の実施の形態では、分離後のボンド基板の再生処理について詳細に説明したが、当該再生処理は、未使用のボンド基板に対して行っても良い。この場合、ボンド基板の汚染物質を除去し、また、欠陥を低減することが可能であるため、作製されるＳＯＩ基板の特性をさらに向上させることができる。また、ボンド基板中の酸素を低減させボンド基板の所定の深さにまでＤＺ層を形成することができるため、未処理のボンド基板と比較してＯＳＦの成長を抑制し、ボンド基板の繰り返し利用回数を増加させることができる。なお、当該処理はボンド基板の再生に係る処理ではないから、「再生処理」に代えて、単に「熱処理」などと呼ぶこともできる。
該熱処理の詳細は、先の実施の形態における＜再生ボンド基板の形成工程＞と同様であるから、対応する記載を参酌すればよい。また、該熱処理によって形成されたボンド基板を用いてＳＯＩ基板を作製するには＜ＳＯＩ基板の作製工程＞の記載を参酌すればよい。
なお、上記熱処理によって得られるボンド基板は、複数回のＳＯＩ基板の作製工程に耐えうる。このため、ＳＯＩ基板の作製工程をｎ回（ｎ：自然数、ｎ≧２）繰り返した後に、再生工程を行う構成とするのが良い。再生工程の詳細については、＜再生ボンド基板の形成工程＞を参酌できる。この場合においても、ＳＯＩ基板の製造コスト低減、熱履歴に起因するボンド基板の劣化（割れ、欠け等）抑制を実現できる。
また、第２の熱処理は、酸素を含有する雰囲気において行われるものであるから、当該処理によって形成される酸化膜をベース基板との貼り合わせの際の絶縁層として用いる構成としても良い。この場合、絶縁層の形成工程を省略することができるから、製造コストの抑制につながる。もちろん、上記酸化膜は除去してしまっても良い。
なお、上記酸化膜に塩素やフッ素等のハロゲン元素を含ませる構成としても良い。例えば、上記酸化膜中に塩素を含ませる場合には、酸素及び窒素に加えて塩素を含有する雰囲気において第２の熱処理を行えばよい。このように、酸化膜中にハロゲン元素を含ませることで、重金属などの不純物元素を固定し、半導体特性への悪影響を抑制するという効果が得られる。
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
＜ＳＯＩ基板の作製工程＞
本実施の形態では、ＳＯＩ基板の作製方法の一例について、図面を参照して説明する。なお、上記実施の形態１及び２と重複する部分の説明は省略し、異なる点について詳細に説明する。
＜第１の態様＞
はじめに、図４を参照して、第１の態様に係る作製方法について説明する。
まず、ベース基板１００を用意する（図４（Ａ）参照）。ベース基板１００としては、液晶表示装置などに使用されている透光性を有するガラス基板を用いることができる。ガラス基板としては、歪み点が５８０℃以上（好ましくは、６００℃以上）であるものを用いると良い。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
なお、ベース基板１００として、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる基板、シリコンなどの半導体でなる基板、金属やステンレスなどの導電体でなる基板などを用いることもできる。
次に、ボンド基板１１０を用意する（図４（Ｂ−１）参照）。ボンド基板１１０としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコンなどの第１４族元素でなる単結晶半導体基板を用いることができる。
ボンド基板１１０のサイズに制限は無いが、例えば、直径が８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）、１８インチ（４５０ｍｍ）といったサイズの半導体基板を用いることができる。また、円形の半導体基板を、矩形に加工して用いても良い。
次に、ボンド基板１１０に絶縁層１１４を形成する（図４（Ｂ−２）参照）。
絶縁層１１４は、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等を用いることができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。また、ＣＶＤ法を用いて絶縁層１１４を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン膜を絶縁層１１４に用いることが生産性の点から好ましい。
本実施の形態では、ボンド基板１１０に熱酸化処理を行うことにより絶縁層１１４（ここでは、酸化シリコン膜）を形成する。熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中でボンド基板１１０に熱酸化処理を行うことによりＨＣｌ酸化された絶縁層１１４を形成する。従って、絶縁層１１４は、塩素原子を含有した膜となる。
なお、本実施の形態においては絶縁層１１４を単層構造としているが、積層構造としても良い。また、貼り合わせに際して特に問題がない場合など、絶縁層１１４を設ける必要がない場合には、絶縁層１１４を設けない構成としても良い。
次に、ボンド基板１１０にイオンを照射することにより、脆化領域１１２を形成する（図４（Ｂ−３）参照）。より具体的には、例えば、電界で加速されたイオンでなるイオンビームを照射して、ボンド基板１１０の表面から所定の深さの領域に脆化領域１１２を形成する。脆化領域１１２が形成される深さは、イオンビームの加速エネルギーやイオンビームの入射角によって制御される。つまり、脆化領域１１２は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。ここで、脆化領域１１２が形成される深さは、ボンド基板１１０の全面において均一であることが望ましい。
また、上述の脆化領域１１２が形成される深さにより、ボンド基板１１０から分離される半導体層の厚さが決定される。脆化領域１１２が形成される深さは、ボンド基板１１０の表面から５０ｎｍ以上１μｍ以下であり、好ましくは５０ｎｍ以上３００ｎｍ以下である。
イオンをボンド基板１１０に添加する際には、イオン注入装置またはイオンドーピング装置を用いることができる。イオン注入装置は、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に照射する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの照射を行うこともできる。
イオンドーピング装置を用いる場合の脆化領域１１２の形成工程は、例えば、以下の条件で行うことができる。
・加速電圧 １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量 １×１０１６／ｃｍ２以上４×１０１６／ｃｍ２以下
・ビーム電流密度 ２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
イオンドーピング装置を用いる場合、ソースガスとして水素を含むガスを用いることができる。該ガスを用いることによりイオン種としてＨ＋、Ｈ２ ＋、Ｈ３ ＋を生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３ ＋を多く照射することが好ましい。具体的には、イオンビームに、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ３ ＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ３ ＋の割合を高めておくことで、脆化領域１１２に１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることが可能である。これにより、脆化領域１１２における分離が容易になる。また、Ｈ３ ＋イオンを多く照射することで、Ｈ＋、Ｈ２ ＋を照射する場合より短時間で脆化領域１１２を形成することができる。また、Ｈ３ ＋を用いることで、イオンの平均侵入深さを浅くすることができるため、脆化領域１１２を浅い領域に形成することが可能になる。
イオン注入装置を用いる場合には、質量分離により、Ｈ３ ＋イオンが照射されるようにすることが好ましい。もちろん、Ｈ＋やＨ２ ＋を照射してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して照射するため、イオンドーピング装置を用いる場合と比較して、イオン照射の効率が低下する場合がある。
イオン照射工程のソースガスには水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビームを作り出すことができる。このようなイオンビームを用いることで、脆化領域１１２を効率よく形成することができる。
また、イオンの照射を複数回に分けて行うことで、脆化領域１１２を形成することもできる。この場合、ソースガスを異ならせてイオン照射を行っても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオン照射を行った後、水素を含むガスをソースガスとして用いてイオン照射を行うことができる。また、はじめにハロゲンガスまたはハロゲン化合物ガスを用いてイオン照射を行い、次に、水素を含むガスを用いてイオン照射を行うこともできる。
次に、ベース基板１００とボンド基板１１０を貼り合わせる（図４（Ｃ）参照）。具体的には、絶縁層１１４を介してベース基板１００とボンド基板１１０を貼り合わせる。ベース基板１００の表面と絶縁層１１４の表面とを接触させた後、加圧処理を施すことで、ベース基板１００とボンド基板１１０の貼り合わせが実現される。なお、貼り合わせのメカニズムとしては、ファン・デル・ワールス力が関与するメカニズムや、水素結合が関与するメカニズムなどが考えられている。
なお、ボンド基板１１０とベース基板１００とを貼り合わせる前に、ボンド基板１１０上に形成された絶縁層１１４及びベース基板１００上の少なくとも一方にプラズマ処理を行うことが好ましい。絶縁層１１４及びベース基板１００の少なくとも一方にプラズマ処理行うことにより、親水基の増加や、平坦性を向上させることができる。その結果、ボンド基板１１０とベース基板１００との接合強度を高めることができる。
ここで、プラズマ処理は、容量結合プラズマを用いる場合、真空状態のチャンバーに不活性ガス（例えば、Ａｒガス）を導入し、被処理基板（例えば、ベース基板１００またはボンド基板１１０）が設けられた電極と、それに対向する電極間に高周波電圧を印加して生成したプラズマを用いて行う。プラズマ中には電子とＡｒの陽イオンが存在し、被処理基板の表面には自己バイアスが発生しているため、被処理基板側にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンがベース基板１００表面に衝突することによって、ベース基板１００表面がスパッタエッチングされる。このとき、ベース基板１００表面の凸部から優先的にスパッタエッチングされ、当該ベース基板１００表面の平坦性を向上することができる。また、加速されたＡｒの陽イオンによって、ベース基板１００の有機物等の不純物を除去し、ベース基板を活性化することができる。また、プラズマ処理は、真空状態のチャンバーに不活性ガスに加えて、反応性ガス（例えば、Ｏ２ガス、Ｎ２ガス）を導入し、高周波電圧を印加して生成したプラズマを用いて行うこともできる。反応性ガスを導入する場合、ベース基板１００表面がスパッタエッチングされることにより生じる欠損を、補修することができる。
本実施の形態では、アルゴンガスを用いて、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式のプラズマ処理で行う。アルゴンプラズマの具体的な条件としては、ＩＣＰ電力１００〜３０００Ｗ、圧力０．１〜５．０Ｐａ、ガス流量５〜２０００ｓｃｃｍ、ＲＦバイアス電圧７５〜３００Ｗで行えばよい。より具体的には、ＩＣＰ電力５００Ｗ（０．１１Ｗ／ｃｍ２）、圧力１．３５Ｐａ、ガス流量１００ｓｃｃｍ、ＲＦバイアス電圧１００Ｗ（０．６１Ｗ／ｃｍ２）で行えばよい。
ボンド基板１１０とベース基板１００とを貼り合わせた後に、貼り合わせられたベース基板１００およびボンド基板１１０に対して熱処理を施して、貼り合わせを強固なものとすると良い。この際の加熱温度は、脆化領域１１２における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とする。熱処理時間については特に限定されず、処理時間と貼り合わせ強度との関係から適切な条件を設定すればよい。例えば、２００℃、２時間の熱処理を施すことができる。なお、貼り合わせに係る領域にマイクロ波などを照射して、該領域のみを局所的に加熱することも可能である。貼り合わせ強度に問題がない場合には、上記熱処理は省略すれば良い。
次に、ボンド基板１１０を、脆化領域１１２において、半導体層１１６とボンド基板２００とに分離する（図４（Ｄ）参照）。ボンド基板１１０の分離は、熱処理により行うと良い。該熱処理の温度は、ベース基板１００の耐熱温度を目安にすることができる。例えば、ベース基板１００としてガラス基板を用いる場合には、熱処理の温度は４００℃以上７５０℃以下とすることが好ましい。ただし、ガラス基板の耐熱性が許すのであればこの限りではない。なお、本実施の形態においては、６００℃、２時間の熱処理を施すこととする。
上述のような熱処理を行うことにより、脆化領域１１２に形成された微小な空孔の体積変化が生じ、脆化領域１１２に亀裂が生ずる。その結果、脆化領域１１２に沿ってボンド基板１１０が分離する。これにより、ベース基板１００上にはボンド基板１１０から分離された半導体層１１６が残存することになる。また、この熱処理で、貼り合わせに係る界面が加熱されるため、当該界面に共有結合が形成され、貼り合わせを一層強固なものとすることができる。
上述のようにして形成された半導体層１１６の表面には、分離工程やイオン照射工程に起因する欠陥が存在し、また、その平坦性は損なわれている。そのため、半導体層１１６の欠陥を低減させる処理、または、半導体層１１６の表面の平坦性を向上させる処理を行うと良い。
本実施の形態において、半導体層１１６の欠陥の低減、および、平坦性の向上は、例えば、半導体層１１６にレーザー光を照射することで実現できる。レーザー光を半導体層１１６に照射することで、半導体層１１６が溶融し、その後の冷却、固化によって、欠陥が低減され、表面の平坦性が向上した単結晶半導体層が得られるのである。
また、単結晶半導体層の膜厚を小さくする薄膜化工程を行っても良い。半導体層の薄膜化には、ドライエッチング処理またはウエットエッチング処理の一方、または双方を組み合わせたエッチング処理を適用すればよい。例えば、半導体層がシリコンからなる場合、ＳＦ６とＯ２をプロセスガスに用いたドライエッチング処理で、半導体層を薄くすることができる。
以上により、ベース基板１００上に、半導体層１１８を形成することができる（図４（Ｅ）参照）。
なお、本実施の形態では、レーザー光を照射した後に、エッチング処理を行う場合について説明したが、本発明の一態様はこれに限定されず、レーザー光を照射する前にエッチング処理を行ってもよいし、レーザー光の照射前後にエッチング処理を行ってもよい。
なお、本実施の形態においては、レーザー光を用いて欠陥の低減、および、平坦性の向上を実現しているが、本発明の一態様はこれに限定されない。熱処理など、他の方法を用いて欠陥の低減、平坦性の向上を実現しても良い。また、欠陥低減処理が不要であれば、エッチング処理などの平坦性向上処理のみを適用しても良い。
なお、分離後のボンド基板２００は、再生工程によって再生ボンド基板となり、再度用いることができる。分離後のボンド基板２００の表面には、脆化領域１１２などに起因する欠陥が存在しているため、再生工程の前にこれら欠陥を除去しておくと良い。このようにすることで、再生工程をより好適に行うことができる。除去の方法としては、エッチング処理や、ＣＭＰなどの研磨処理がある。
＜第２の態様＞
次に、図５を参照して、第２の態様に係る作製方法を説明する。第２の態様と第１の態様の相違は、ベース基板に絶縁層１０１を形成する点にある。よって、以下ではこの点について主に説明する。
まず、ベース基板１００を用意（図５（Ａ−１）参照）し、該ベース基板上に絶縁層１０１を形成する（図５（Ａ−２）参照）。ベース基板１００については、図４（Ａ）を参酌すればよい。
絶縁層１０１の形成方法は特に限定されないが、例えば、スパッタリング法、プラズマＣＶＤ法などを用いることができる。絶縁層１０１は、貼り合わせに係る表面を有する層であるから、その表面が、高い平坦性を有するように形成されることが好ましい。絶縁層１０１は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムなどから選ばれた一または複数の材料を用いて形成することができる。例えば、酸化シリコンを用いて絶縁層１０１を形成する場合には、有機シランガスを用いて化学気相成長法により形成することで極めて平坦性に優れた絶縁層１０１を得ることができる。なお、本実施の形態においては絶縁層１０１を単層構造としているが、積層構造としても良い。
次に、ボンド基板１１０を用意し、ボンド基板１１０の表面に絶縁層１１４を形成し、ボンド基板１１０に対してイオンを照射することにより脆化領域１１２を形成する（図５（Ｂ−１）〜図５（Ｂ−３）参照）。図５（Ｂ−１）〜図５（Ｂ−３）は、図４（Ｂ−１）〜図４（Ｂ−３）と同様に行うことができるため、詳細な説明は省略する。
次に、ベース基板１００とボンド基板１１０を貼り合わせる（図５（Ｃ）参照）。具体的には、絶縁層１０１及び絶縁層１１４を介してベース基板１００とボンド基板１１０を貼り合わせる。絶縁層１０１の表面と絶縁層１１４の表面とを接触させた後、加圧処理を施すことで、ベース基板１００とボンド基板１１０の貼り合わせが実現される。
なお、ボンド基板１１０とベース基板１００を貼り合わせる前に、ボンド基板１１０若しくはボンド基板１１０上に形成された絶縁層１１４、又はベース基板１００若しくはベース基板１００上に形成された絶縁層１０１の表面処理を行うことが好ましい。表面処理を行うことで、ボンド基板１１０とベース基板１００の接合界面での接合強度を向上させることができる。
表面処理としては、ウェット処理、ドライ処理、またはウェット処理及びドライ処理の組み合わせが挙げられる。また、異なるウェット処理を組み合わせる、または異なるドライ処理を組み合わせて行うことができる。
ウェット処理としては、オゾン水を用いたオゾン処理（オゾン水洗浄）、メガソニック洗浄、または２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）などが挙げられる。ドライ処理としては、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理、またはラジカル処理などが挙げられる。被処理体（単結晶半導体基板、単結晶半導体基板上に形成された絶縁層、ベース基板またはベース基板上に形成された絶縁層）に対し、上記のような表面処理を行うことで、被処理体表面の親水性および清浄性を高める効果を奏する。その結果、基板同士の接合強度を向上させることができる。
ウェット処理は、被処理体表面に付着するマクロなゴミなどの除去に効果的である。ドライ処理は、被処理体表面に付着する有機物などミクロなゴミの除去または分解に効果的である。ここで、被処理体に対し、紫外線処理などのドライ処理を行った後、洗浄などのウェット処理を行うことで、被処理体表面を清浄化および親水化し、さらに被処理体表面のウォーターマークの発生を抑制できるため好ましい。
または一重項酸素などの活性状態にある酸素を用いた表面処理を行うことが好ましい。オゾンまたは一重項酸素などの活性状態にある酸素により、被処理体表面に付着する有機物を効果的に除去または分解することができる。また、オゾンまたは一重項酸素などの活性状態にある酸素に、紫外線のうち２００ｎｍ未満の波長を含む光による処理を組み合わせることで、被処理体表面に付着する有機物をさらに効果的に除去することができる。以下、具体的に説明する。
例えば、酸素を含む雰囲気下で紫外線を照射することにより、被処理体の表面処理を行う。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることができる。また、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることもできる。
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ） ・・・ （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ ・・・ （２）
Ｏ３＋ｈν（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ ・・・ （３）
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射して起きる反応例を示す。
Ｏ２＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ） ・・・ （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３ ・・・ （５）
Ｏ３＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２ ・・・ （６）
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射により行うことができる。
２００ｎｍ未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたは一重項酸素により被処理体表面に付着する有機物や化学結合を切断した有機物などを酸化分解して除去することができる。上記のような表面処理を行うことで、被処理体表面の親水性および清浄性をより高めることができ、接合を良好に行うことができる。
第２の態様においては、ベース基板１００とボンド基板１１０とを貼り合わせる前に、表面処理を行う場合について説明したが、本発明の一態様はこれに限定されず、表面処理の代わりに第１の態様で説明したプラズマ処理を行ってもよいし、表面処理とプラズマ処理とを組み合わせて行ってもよい。なお、第１の態様において、プラズマ処理の代わりに第２の態様で説明した表面処理を行ってもよいし、表面処理とプラズマ処理とを組み合わせて行ってもよい。
次に、ボンド基板１１０を、脆化領域１１２において、半導体層１１６とボンド基板２００とに分離する（図５（Ｄ）参照）。これにより、ベース基板１００上には半導体層１１６が残存することになる。その後、半導体層１１６に欠陥低減処理や、表面の平坦性向上処理等を施すことにより、ベース基板１００上に半導体層１１８を形成することができる（図５（Ｅ）参照）。なお、図５（Ｄ）、（Ｅ）は、上記図４（Ｄ）、（Ｅ）と同様に行うことができるため、詳細な説明は省略する。
なお、分離後のボンド基板２００は、再生工程によって再生ボンド基板となり、再度用いることができる。分離後のボンド基板２００の表面には、脆化領域１１２などに起因する欠陥が存在しているため、再生工程の前にこれら欠陥を除去しておくと良い。このようにすることで、再生工程をより好適に行うことができる。除去の方法としては、エッチング処理や、ＣＭＰなどの研磨処理がある。
開示する発明の一態様によって、酸素欠陥や不純物元素を低減した再生ボンド基板を形成することができるため、これを用いて作製されたＳＯＩ基板の特性を向上させることができる。また、ボンド基板の特性悪化を抑制することができるため、ボンド基板の繰り返し使用回数が増加する。これにより、ＳＯＩ基板の製造コストを一層抑制することができる。
このように、開示する発明の一態様によって、繰り返しの使用によってボンド基板に生じる不具合を抑制することが可能である。
１００ ベース基板
１０１ 絶縁層
１１０ ボンド基板
１１２ 脆化領域
１１４ 絶縁層
１１６ 半導体層
１１８ 半導体層
１３０ 金属不純物
１３２ シリサイド
１３４ 酸化膜
１３６ 再生ボンド基板
２００ ボンド基板

Claims (7)

  1. ボンド基板に加速されたイオンを照射して前記ボンド基板中に脆化領域を形成する第１の工程と、
    絶縁層を介して前記ボンド基板とベース基板とを貼り合わせる第２の工程と、
    前記脆化領域において前記ボンド基板を分離して、前記ベース基板上に前記絶縁層を介して半導体層を形成する第３の工程と、
    前記脆化領域で分離された前記ボンド基板に対して、アルゴン雰囲気において第１の熱処理を施した後に、酸素及び窒素の混合雰囲気において第２の熱処理を施すことにより再生ボンド基板を形成する第４の工程と、を有し、
    前記再生ボンド基板を前記第１の工程におけるボンド基板として再び使用するＳＯＩ基板の作製方法。
  2. 請求項１において、
    前記第１の工程から前記第３の工程をｎ回（ｎ≧２）繰り返した後、前記第４の工程を行うＳＯＩ基板の作製方法。
  3. 請求項１または請求項２において、
    前記第２の熱処理において前記再生ボンド基板表面に形成された酸化膜を、ベース基板との貼り合わせの際の絶縁層として用いるＳＯＩ基板の作製方法。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第３の工程と前記第４の工程の間に、前記脆化領域で分離された前記ボンド基板の表面を研磨する工程を有するＳＯＩ基板の作製方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第２の熱処理における酸素濃度を５体積％未満とするＳＯＩ基板の作製方法。
  6. 請求項１乃至請求項５のいずれか一において、
    前記第２の熱処理の雰囲気は、酸素及び窒素に加えて塩素を含有するＳＯＩ基板の作製方法。
  7. ボンド基板に対して、アルゴン雰囲気において第１の熱処理を施した後に、酸素及び窒素の混合雰囲気において第２の熱処理を施す第１の工程と、
    前記ボンド基板に加速されたイオンを照射して前記ボンド基板中に脆化領域を形成する第２の工程と、
    絶縁層を介して前記ボンド基板とベース基板とを貼り合わせる第３の工程と、
    前記脆化領域において前記ボンド基板を分離して、前記ベース基板上に前記絶縁層を介して半導体層を形成する第４の工程と、を有し、
    前記第１の工程を一回行った後、前記第２の工程から前記第４の工程をｎ回（ｎ≧２）繰り返すＳＯＩ基板の作製方法。
JP2010093842A 2009-04-22 2010-04-15 Ｓｏｉ基板の作製方法 Expired - Fee Related JP5721962B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010093842A JP5721962B2 (ja) 2009-04-22 2010-04-15 Ｓｏｉ基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009104203 2009-04-22
JP2009104203 2009-04-22
JP2010093842A JP5721962B2 (ja) 2009-04-22 2010-04-15 Ｓｏｉ基板の作製方法

Publications (3)

Publication Number Publication Date
JP2010272851A true JP2010272851A (ja) 2010-12-02
JP2010272851A5 JP2010272851A5 (ja) 2013-05-16
JP5721962B2 JP5721962B2 (ja) 2015-05-20

Family

ID=42992513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010093842A Expired - Fee Related JP5721962B2 (ja) 2009-04-22 2010-04-15 Ｓｏｉ基板の作製方法

Country Status (5)

Country Link
US (2) US8168481B2 (ja)
JP (1) JP5721962B2 (ja)
KR (1) KR101752350B1 (ja)
CN (1) CN101872740B (ja)
SG (2) SG166060A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093434A (ja) * 2011-10-26 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体基板の解析方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
WO2012088710A1 (zh) * 2010-12-27 2012-07-05 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG11201404039UA (en) * 2012-01-12 2014-10-30 Shinetsu Chemical Co Thermally oxidized heterogeneous composite substrate and method for manufacturing same
US8879275B2 (en) * 2012-02-21 2014-11-04 International Business Machines Corporation Anti-corrosion conformal coating comprising modified porous silica fillers for metal conductors electrically connecting an electronic component
WO2014017368A1 (ja) * 2012-07-25 2014-01-30 信越化学工業株式会社 Ｓｏｓ基板の製造方法及びｓｏｓ基板
US9190294B2 (en) * 2012-08-23 2015-11-17 Michael Xiaoxuan Yang Methods and apparatus for separating a substrate
US10190235B2 (en) * 2013-05-24 2019-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer supporting structure and method for forming the same
CN111326405A (zh) * 2014-04-01 2020-06-23 Ev 集团 E·索尔纳有限责任公司 用于衬底表面处理的方法及装置
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
DE20168827T1 (de) 2017-06-30 2021-01-21 Gtx Medical B.V. System zur neuromodulierung
EP3653260A1 (en) 2018-11-13 2020-05-20 GTX medical B.V. Sensor in clothing of limbs or footwear
ES2911465T3 (es) 2018-11-13 2022-05-19 Onward Medical N V Sistema de control para la reconstrucción y/o restauración del movimiento de un paciente
EP3695878B1 (en) 2019-02-12 2023-04-19 ONWARD Medical N.V. A system for neuromodulation
EP3827871A1 (en) 2019-11-27 2021-06-02 ONWARD Medical B.V. Neuromodulation system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP2007251129A (ja) * 2006-03-14 2007-09-27 Soi Tec Silicon On Insulator Technologies Sa 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法
WO2008007508A1 (fr) * 2006-07-14 2008-01-17 Shin-Etsu Handotai Co., Ltd. Procédé de réutilisation de tranche retirée
JP2008306166A (ja) * 2007-05-10 2008-12-18 Semiconductor Energy Lab Co Ltd 半導体装置製造用基板の作製方法、および半導体装置の作製方法
JP2009033138A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の製造方法及び半導体装置の作製方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2550371A1 (de) * 1975-11-10 1977-05-12 Ibm Deutschland Verfahren zum thermischen oxydieren von silicium
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
US6162708A (en) * 1998-05-22 2000-12-19 Shin-Etsu Handotai Co., Ltd. Method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
EP1039513A3 (en) 1999-03-26 2008-11-26 Canon Kabushiki Kaisha Method of producing a SOI wafer
JP4379943B2 (ja) 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
KR100682190B1 (ko) * 1999-09-07 2007-02-12 동경 엘렉트론 주식회사 실리콘 산질화물을 포함하는 절연막의 형성 방법 및 장치
JP4103391B2 (ja) * 1999-10-14 2008-06-18 信越半導体株式会社 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP2002110949A (ja) * 2000-09-28 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2004134675A (ja) 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
JP2004193515A (ja) * 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US6809370B1 (en) * 2003-07-31 2004-10-26 Texas Instruments Incorporated High-k gate dielectric with uniform nitrogen profile and methods for making the same
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Ｓｏｉ基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
JP4715470B2 (ja) 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
FR2899380B1 (fr) 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
EP1978554A3 (en) * 2007-04-06 2011-10-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
KR101499175B1 (ko) * 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
JP2009272471A (ja) * 2008-05-08 2009-11-19 Sumco Corp 貼り合わせウェーハの製造方法
US20100022070A1 (en) * 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP2007251129A (ja) * 2006-03-14 2007-09-27 Soi Tec Silicon On Insulator Technologies Sa 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法
WO2008007508A1 (fr) * 2006-07-14 2008-01-17 Shin-Etsu Handotai Co., Ltd. Procédé de réutilisation de tranche retirée
JP2008306166A (ja) * 2007-05-10 2008-12-18 Semiconductor Energy Lab Co Ltd 半導体装置製造用基板の作製方法、および半導体装置の作製方法
JP2009033138A (ja) * 2007-06-29 2009-02-12 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の製造方法及び半導体装置の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093434A (ja) * 2011-10-26 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体基板の解析方法

Also Published As

Publication number Publication date
KR101752350B1 (ko) 2017-06-29
SG183670A1 (en) 2012-09-27
US8486772B2 (en) 2013-07-16
US8168481B2 (en) 2012-05-01
CN101872740B (zh) 2014-05-07
JP5721962B2 (ja) 2015-05-20
US20100273310A1 (en) 2010-10-28
KR20100116536A (ko) 2010-11-01
US20120208348A1 (en) 2012-08-16
CN101872740A (zh) 2010-10-27
SG166060A1 (en) 2010-11-29

Similar Documents

Publication Publication Date Title
JP5721962B2 (ja) Ｓｏｉ基板の作製方法
JP5572347B2 (ja) Ｓｏｉ基板の作製方法
TWI524409B (zh) 半導體基板的再生處理方法及ｓｏｉ基板的製造方法
JP5917036B2 (ja) Ｓｏｉ基板の作製方法
JP5622988B2 (ja) 半導体基板の作製方法
JP5520744B2 (ja) 半導体基板の再生方法
KR101752901B1 (ko) 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 ｓｏｉ 기판의 제작 방법
JP5865786B2 (ja) 半導体基板の再生方法、及びｓｏｉ基板の作製方法
JP5667743B2 (ja) Ｓｏｉ基板の作製方法
JP5681354B2 (ja) Ｓｏｉ基板の作製方法
JP5865057B2 (ja) 半導体基板の再生方法、及びｓｏｉ基板の作製方法
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
JP5851113B2 (ja) Ｓｏｉ基板の作製方法
JP5634210B2 (ja) 半導体基板の作製方法
JP2011228651A (ja) 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150325

R150 Certificate of patent or registration of utility model

Ref document number: 5721962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees