CN101872740A - Soi衬底的制造方法 - Google Patents

Soi衬底的制造方法 Download PDF

Info

Publication number
CN101872740A
CN101872740A CN201010167278A CN201010167278A CN101872740A CN 101872740 A CN101872740 A CN 101872740A CN 201010167278 A CN201010167278 A CN 201010167278A CN 201010167278 A CN201010167278 A CN 201010167278A CN 101872740 A CN101872740 A CN 101872740A
Authority
CN
China
Prior art keywords
bonded substrate
heat treatment
substrate
manufacture method
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010167278A
Other languages
English (en)
Other versions
CN101872740B (zh
Inventor
花冈一哉
津屋英树
永井雅晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101872740A publication Critical patent/CN101872740A/zh
Application granted granted Critical
Publication of CN101872740B publication Critical patent/CN101872740B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H01L27/1203—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及SOI衬底的制造方法，公开的发明的一个方式，包括：第一工序，即将离子照射到键合衬底来在键合衬底中形成脆化区域；第二工序，即隔着绝缘层贴合键合衬底和支撑衬底；第三工序，即在脆化区域中分离键合衬底来在支撑衬底上隔着绝缘层形成半导体层；以及第四工序，即对于在脆化区域中分离的键合衬底，在氩气氛中进行第一热处理，然后在氧和氮的混合气氛中进行第二热处理，以形成再生键合衬底，其中再次使用再生键合衬底作为第一工序中的键合衬底。

Description

SOI衬底的制造方法
技术领域
本发明涉及隔着绝缘层设置有半导体层的衬底的制造方法，尤其涉及一种SOI(Si1icon on Insulator：绝缘体上硅)衬底的制造方法。另外，本发明还涉及SOI衬底的制造方法中的键合衬底的再利用方法。
背景技术
在具有绝缘表面的支撑衬底上具有半导体层的SOI衬底作为适合制造低耗电量且能够高速工作的半导体装置的衬底引人注目。
作为SOI衬底的制造方法之一，已知氢离子注入剥离法(参照专利文献1)。氢离子注入剥离法是指如下技术：在两个硅晶片中的成为键合衬底的一方硅晶片上形成氧化膜；将氢离子注入到该键合衬底而在其内部形成微小气泡层；隔着氧化膜紧贴该键合衬底与成为支撑衬底的另一硅晶片；然后，通过进行热处理，以微小气泡层作为分离面分离键合衬底；以及通过对支撑衬底一侧再次进行热处理，提高从键合衬底分离的半导体层与支撑衬底的结合力，来制造SOI衬底。
另外，为了实现硅晶片的高效以及经济利用，正在对使用尽可能少的个数的硅晶片制造多个SOI衬底的方法进行研究(参照专利文献2)。
日本专利申请公开平5-211128号公报
日本专利申请公开2000-349266号公报
另一方面，分离后的键合衬底依然保持晶片形状，如果通过蚀刻或抛光等的方法去除由该分离导致的残留在表面的缺陷等，就可以将它再次用于另一SOI衬底的制造。
像这样，在反复使用键合衬底的情况下，有由离子的照射工序或键合衬底的分离时的热历史等导致的使氧化诱生层错(OSF)等氧缺陷增大的问题。在使用氧缺陷增大了的键合衬底制造SOI衬底时，其半导体特性大幅度退化。
另外，在离子照射工序中，有时在电极或反应室等中含有的重金属等杂质元素被添加到键合衬底，该杂质元素与氧缺陷同样地会影响到半导体特性。
发明内容
鉴于上述问题，公开的发明的一个方式的目的之一在于抑制因反复使用键合衬底而产生在该键合衬底中的缺陷。
公开的发明的一个方式是：对于在通过离子注入剥离法形成SOI衬底时分离的键合衬底，在氩气氛中进行第一热处理，然后在氧和氮的混合气氛中进行第二热处理，以形成再生键合衬底，并且再次使用再生键合衬底作为离子注入剥离法中的键合衬底。以下进行更详细的说明。
公开的发明的一个方式是一种SOI衬底的制造方法，包括：第一工序，即将加速的离子照射到键合衬底来在键合衬底中形成脆化区域；第二工序，即隔着绝缘层贴合键合衬底和支撑衬底；第三工序，即在脆化区域中分离键合衬底来在支撑衬底上隔着绝缘层形成半导体层；以及第四工序，即对于在脆化区域中分离的键合衬底，在氩气氛中进行第一热处理，然后在氧和氮的混合气氛中进行第二热处理，以形成再生键合衬底，其中再次使用再生键合衬底作为第一工序中的键合衬底。
在上述结构中，还可以在反复进行n次(n：2以上的自然数)的第一工序至第三工序之后进行第四工序。另外，在上述结构中，还可以将在第二热处理中形成在再生键合衬底表面的氧化膜用作与支撑衬底贴合时的绝缘层。
另外，还可以在所述第三工序和所述第四工序之间具有对在脆化区域中分离的键合衬底的表面进行抛光的工序。
在上述结构中，第二热处理中的氧浓度优选低于5vol.％。另外，第二热处理的气氛优选为除了氧和氮以外还包含氯的气氛。
公开的发明的一个方式是一种SOI衬底的制造方法，包括：第一工序，即对于键合衬底，在氩气氛中进行第一热处理，然后在氧和氮的混合气氛中进行第二热处理；第二工序，即将加速的离子照射到键合衬底来在键合衬底中形成脆化区域；第三工序，即隔着绝缘层贴合键合衬底和支撑衬底；以及第四工序，即在脆化区域中分离键合衬底来在支撑衬底上隔着绝缘层形成半导体层，其中在进行1次的第一工序之后，反复进行n次(n：2以上的自然数)的第二工序至第四工序。
另外，在本说明书等中，“SOI衬底”这一词的概念包括隔着绝缘层设置有硅以外的半导体层的衬底。就是说，在本说明书等中，用来制造SOI衬底的键合衬底包括由硅材料构成的衬底以外的衬底。
根据公开的发明的一个方式，可以形成减少了氧缺陷或杂质元素的再生键合衬底，从而可以提高使用该衬底制造的SOI衬底的特性。另外，因为可以抑制键合衬底的特性退化，所以键合衬底的反复使用次数增高。由此，可以进一步抑制SOI衬底的制造成本。
像这样，根据公开的发明的一个方式，可以抑制因反复使用键合衬底而产生在该键合衬底中的缺陷。
附图说明
图1A至1E是示出SOI衬底的制造方法的一个例子的截面图；
图2是示出再生键合衬底的制造工序的流程图的图；
图3A至3E是示出再生键合衬底的制造工序的一个例子的截面图；
图4A、4B-1至4B-3和图4C至4E是示出SOI衬底的制造方法的一个例子的截面图；
图5A-1至5A-2、5B-1至5B-3和图5C至5E是示出SOI衬底的制造方法的一个例子的截面图。
具体实施方式
以下，参照附图对实施方式进行详细说明。但是，本发明不局限于以下所示的实施方式中记载的内容，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本说明书等中公开的发明的宗旨及其范围的情况下可以被变换为各种各样的形式。此外，可以适当地组合根据不同的实施方式的结构来实施。而且，在以下说明的发明的结构中，对相同的部分或具有同样的功能的部分使用相同的附图标记，而省略其重复说明。
实施方式1
在本实施方式中，对SOI衬底的制造方法的一例，参照附图进行说明。具体而言，参照图1A至1E说明SOI衬底的制造工序，并且参照图2和图3A至3E说明<再生键合衬底的形成工序>。
<SOI衬底的制造工序>
首先，准备支撑衬底100和键合衬底110(参照图1A、图1B)。
作为支撑衬底100，可以使用由绝缘体构成的衬底。具体而言，可举出用于电子工业的各种玻璃衬底诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等、石英衬底、陶瓷衬底、蓝宝石衬底。另外，在上述玻璃衬底中，通过使其包含的氧化钡(BaO)的量大于其包含的硼酸，可以获得更实用的耐热玻璃。因此，优选使用其包含的BaO的量大于其包含的B2O3的玻璃衬底。在本实施方式中，说明使用玻璃衬底作为支撑衬底100的情况。通过使用可实现大面积化且廉价的玻璃衬底作为支撑衬底100，可以实现低成本化。
作为键合衬底110，例如可以使用由第14族元素构成的单晶半导体衬底诸如单晶硅衬底、单晶锗衬底、单晶硅锗衬底等。此外，也可以使用诸如砷化镓、磷化铟等的化合物半导体衬底。作为市场上出售的硅衬底，典型的是直径为5英寸(125mm)、直径为6英寸(150mm)、直径为8英寸(200mm)、直径为12英寸(300mm)、直径为16英寸(400mm)的圆形的硅衬底。注意，键合衬底110的形状不局限于圆形，例如也可以加工为矩形等而使用。此外，可以通过CZ(提拉)法及FZ(浮区)法制造键合衬底110。
接着，在离键合衬底110的表面有预定的深度处形成脆化区112。然后，隔着绝缘层114贴合支撑衬底100和键合衬底110(参照图1C)。
在上述结构中，可以通过对键合衬底110照射具有动能的氢等的离子来形成脆化区112。
此外，可以使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜等的绝缘层的单层或叠层形成绝缘层114。可以通过热氧化法、CVD法、溅射法等形成这些膜。
注意，在本说明书等中，氧氮化物指的是在其组成上氧含量(原子数)多于氮含量的物质，例如，氧氮化物包含：50原子％以上且70原子％以下的氧；0.5原子％以上且15原子％以下的氮；25原子％以上且35原子％以下的硅；以及0.1原子％以上且10原子％以下的氢。另外，氮氧化物指的是在其组成上氮含量(原子数)多于氧含量的物质，例如，氮氧化物包含：5原子％以上且30原子％以下的氧；20原子％以上且55原子％以下的氮；25原子％以上且35原子％以下的硅；以及10原子％以上且30原子％以下的氢。但是，上述范围是为当利用卢瑟福背散射光谱学法(RBS：Rutherford Backscattering Spectrometry)或氢前方散射法(HFS：Hydrogen Forward Scattering)来测定时的范围。此外，结构元素的含有比率的总和不超过100原子％。
接着，通过进行热处理等在脆化区112中将键合衬底110分离为半导体层116与分离后的键合衬底200，而在支撑衬底100上形成半导体层116(参照图1D)。通过进行再生工序，使分离后的键合衬底200成为再生键合衬底，而可以再利用该再生键合衬底。另外，因为在分离后的键合衬底200的表面存在有起因于脆化区域112等的缺陷，所以优选在进行再生工序之前去除这些缺陷。由此，可以在更优选的状态下进行再生工序。作为去除的方法，有蚀刻处理、CMP等的抛光处理。
在进行热处理的情况下，通过进行该热处理使所添加的元素析出到形成在脆化区112的微小的孔中，而使微小的孔的内部的压力升高。由于压力的升高而在脆化区112中产生裂缝，因此键合衬底110沿着脆化区112分离。因为绝缘层114是与支撑衬底100接合着的，所以在支撑衬底100上残留有从键合衬底110分离的单晶半导体层116。
然后，通过进行半导体层116的表面处理等，形成平坦的半导体层118(参照图1E)。作为表面处理，例如有激光的照射处理、蚀刻处理、CMP等抛光处理。
通过上述工序，可以获得在支撑衬底100上隔着绝缘层114设置有半导体层118的SOI衬底。
<再生键合衬底的形成工序>
以下，参照图2和图3A至3E说明分离后的键合衬底200的再生工序。
作为再生工序，可以对分离后的键合衬底200进行第一热处理及第二热处理。
可以在氩气氛中进行第一热处理。作为第一热处理条件的一个例子，可以采用如下条件：将热处理的气氛设定为相对于引入的气体包含90vol.％以上且100vol.％以下的氩气氛；将热处理温度设定为1150℃以上且1300℃以下；将热处理时间设定为30分钟以上且960分钟以下，或者30分钟以上且240分钟以下。另外，还可以在氢气氛或氢与氩的混合气氛中进行热处理。当在氢与氩的混合气氛中进行热处理时，例如，只要将热处理的气氛设定为相对于引入的气体包含4vol.％的氢，即可。
通过在氩气氛中对分离后的键合衬底200进行热处理(第一热处理)，可以溶解键合衬底200中的氧析出物来促进氧的外扩散，以便降低键合衬底200中的氧来形成无缺陷层(DZ层)。由此，即使在SOI衬底的制造工序中反复使用该键合衬底200，也可以抑制在键合衬底200中产生氧化感应叠层缺陷(OSF)。
可以在氧与氮的混合气氛中进行第二热处理。作为第二热处理条件的一个例子，可以采用如下条件：将热处理的气氛设定为相对于引入的气体包含1vol.％至25vol.％(优选为低于5vol.％)的氧的混合气氛；将热处理温度设定为1150℃以上且1300℃以下；将热处理时间设定为30分钟以上且240分钟以下。在此情况下，可以在键合衬底200的表面形成氧化膜。另外，如果增加相对于引入的气体的氧的比率，虽然形成在表面的氧化膜的生长速度增高，但是却有不容易去除键合衬底200中的氧的倾向。另外，该氧化膜有时包含氮原子。
另外，还可以在氧、氮和卤素(如氟、氯等)的混合气氛中进行第二热处理。作为该情况下的第二热处理条件的一个例子，可以采用如下条件：将热处理的气氛设定为在氧与氮的混合气氛中相对于氧引入有1vol.％至10vol.％的氯化氢(HCl)；将热处理温度设定为1150℃以上且1300℃以下；将热处理时间设定为30分钟以上且240分钟以下。在此情况下，可以在键合衬底200的表面形成具有氯原子的氧化膜。
通过在氧与氮的混合气氛中对键合衬底200进行热处理(第二热处理)，可以促进键合衬底200中的氧的外扩散，以便降低键合衬底200中的氧。另外，通过进行第二热处理而形成在键合衬底200表面的氧化膜用作键合衬底200中含有的杂质元素(如铜、铁、镍等金属元素、这些的金属硅化物等)的吸杂位置。因此，通过进行第二热处理，可以在促进键合衬底200中的氧的外扩散的同时，降低键合衬底200中含有的杂质元素。
另外，当在氧与氮的混合气氛中进行第二热处理时，通过将相对于引入的气体的氧浓度设定为低于5vol.％，可以促进外扩散。
另外，通过使因为第二热处理而形成在键合衬底200表面的绝缘层包含氯原子，可以获得将重金属等杂质元素固定于该氧化膜的效果。
优选地是，如图2所示那样组合第一热处理和第二热处理来进行本实施方式中的再生工序。以下，说明组合第一热处理和第二热处理来进行再生工序的效果。
当在键合衬底200中含有金属杂质(如铜、铁、镍等金属杂质)的状态或金属杂质130附着于键合衬底200表面的状态下(参照图3A)在氩气氛中进行热处理(第一热处理)时，因为热处理而使这些金属杂质130扩散到键合衬底200中(参照图3B)，并且在冷却键合衬底200时该金属杂质130析出于键合衬底200的表面附近。另外，在将硅用作键合衬底200时，有该金属的硅化物132形成在键合衬底200表面的问题(参照图3C)。
即使在上述情况下，也可以通过与第一热处理组合地进行第二热处理而将在进行第一热处理时形成在键合衬底200表面及其附近的金属杂质等杂质元素吸杂到在进行第二热处理时形成在键合衬底200表面的氧化膜134中(参照图3D)。然后，通过去除氧化膜134，可以形成再生键合衬底136(参照图3E)。
另外，虽然在图3A至3E中示出去除形成在键合衬底200表面的氧化膜134的情况，但是还可以将氧化膜134用作与支撑衬底100贴合时的绝缘层114。
像这样，通过组合第一热处理和第二热处理，可以由第二热处理抑制因为第一热处理而产生的问题。尤其是在对分离后的键合衬底200进行抛光处理的情况下，因为金属杂质等杂质元素附着于键合衬底200表面的可能性高，所以组合第一热处理和第二热处理是有效的。
另外，在组合第一热处理和第二热处理的情况下，优选在进行第一热处理之后进行第二热处理。
这是因为如下缘故：如果在键合衬底200中存在有起因于氧的微小缺陷的状态下在氧与氮的混合气氛中进行热处理(第二热处理)，就有以微小缺陷作为核而在键合衬底200中产生OSF的忧虑。
通过在氧与氮的混合气氛中进行热处理(第二热处理)之前，在氩气氛中进行热处理(第一热处理)，可以在降低了在键合衬底200中含有的微小缺陷的状态下进行第二处理。由此，可以由第二热处理抑制在键合衬底200中产生OSF。
像这样，通过在进行第一热处理之后进行第二热处理，可以在有效地促进键合衬底200中的氧的外扩散的同时，抑制在键合衬底中产生OSF，并且降低在键合衬底200中含有的杂质元素。
另外，通过在进行第一热处理之后进行第二热处理而对在进行第一热处理时形成在键合衬底200表面及其附近的杂质元素进行吸杂，与在氩气氛中在进行热处理之后通过抛光键合衬底200的表面而去除杂质元素的情况相比，可以增加键合衬底200的再利用次数。另外，通过将在进行第二热处理时形成在键合衬底200表面的氧化膜134用作与支撑衬底100贴合时的绝缘层114，可以简化制造工序。
如上所述，通过对分离后的键合衬底200进行第一热处理和第二热处理，可以形成降低了氧缺陷和杂质元素的再生键合衬底。
另外，虽然在本实施方式中示出作为再生工序至少进行第一热处理和第二热处理的情况，但是本发明不局限于此。既可在进行第二热处理后进行抛光处理，又可在第一热处理与第二热处理之间进行抛光处理。另外，在键合衬底200中的起因于氧的微小缺陷少的情况下，既可调换第一热处理和第二热处理的顺序，又可只进行第二热处理而省略第一热处理。另外，在附着于键合衬底200的金属元素为少量的情况下，还可以只进行第一热处理而省略第二热处理。在只进行第一热处理的情况下，优选在进行第一热处理之后对键合衬底200的表面进行抛光处理。
<再生键合衬底的使用方法>
如上所述那样形成的再生键合衬底136可以与通常的键合衬底同样地使用。就是说，可以将再生键合衬底136用作图1A至1E中的键合衬底110来制造SOI衬底。由此，可以抑制SOI衬底的制造成本。其详细情况可以参照上述<SOI衬底的制造工序>。
另外，因为通过上述再生工序而获得的再生键合衬底136在从其表面到预定的区域(如100μm)形成有无缺陷层(DZ层)，所以能够耐受多次的SOI衬底的制造工序。因此，优选在反复进行n次(n：2以上的自然数)的SOI衬底的制造工序之后进行再生工序。由此，可以降低再生工序的次数，而实现SOI衬底的制造成本的降低，并抑制起因于热历史的键合衬底的退化(破裂、缺口等)。
另外，因为在包含氧的气氛中进行上述再生工序中的第二热处理，所以如上所述那样，在再生键合衬底136的表面形成有氧化膜134。因此，还可以将该氧化膜134用作与支撑衬底100贴合时的绝缘层114。在此情况下，可以省略绝缘层114的形成工序，从而抑制制造成本。当然，还可以去除上述氧化膜。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式2
在本实施方式中，说明SOI衬底的制造方法的另一例子。
虽然在上述实施方式中详细说明了分离后的键合衬底的再生处理，但是还可以对未使用的键合衬底进行该再生处理。在此情况下，可以去除键合衬底的污染物质并降低缺陷，从而可以进一步提高制造的SOI衬底的特性。另外，因为可以降低键合衬底中的氧并在直到键合衬底的预定的深度的区域中形成DZ层，所以与未处理的键合衬底相比可以抑制OSF的生长，并增加键合衬底的反复使用次数。另外，该处理是不涉及键合衬底的再生的处理，从而可以简单地称为“热处理”来代替“再生处理”。
该热处理的详细情况与上述实施方式中的<再生键合衬底的形成工序>相同，因此只要参照与此对应的记载，既可。另外，关于使用通过该热处理而形成的键合衬底制造SOI衬底的情况，只要参照<SOI衬底的制造工序>的记载，即可。
另外，通过上述热处理而获得的键合衬底能够耐受多次的SOI衬底的制造工序。因此，优选在反复进行n次(n：2以上的自然数)的SOI衬底的制造工序之后进行再生工序。再生工序的详细情况可以参照<再生键合衬底的形成工序>。在此情况下，还可以实现SOI衬底的制造成本的降低，并抑制起因于热历史的键合衬底的退化(破裂、缺口等)。
另外，因为是在包含氧的气氛中进行第二热处理，所以还可以将通过该热处理而形成的氧化膜用作与支撑衬底贴合时的绝缘层。在此情况下，可以省略绝缘层的形成工序，从而可以抑制制造成本。当然，还可以去除上述氧化膜。
另外，还可以使上述氧化膜包含氯、氟等卤素。例如，在要使上述氧化膜包含氯时，只要在包含氧、氮和氯的气氛中进行第二热处理，即可。像这样，通过使氧化膜包含卤素，可以获得固定重金属等杂质元素并抑制带给半导体特性的负面影响的效果。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式3
<SOI衬底的制造工序>
在本实施方式中，参照附图说明SOI衬底的制造方法的一个例子。另外，省略与上述实施方式1及2重复的部分的说明，而详细说明不同的部分。
<第一方式>
首先，参照图4A、4B-1至4B-3和图4C至4E说明根据第一方式的制造方法。
首先，准备支撑衬底100(参照图4A)。作为支撑衬底100，可以使用用于液晶显示装置等的具有透光性的玻璃衬底。作为玻璃衬底，可以使用其应变点为580℃以上(优选为600℃以上)的衬底。此外，玻璃衬底优选为无碱玻璃衬底。作为无碱玻璃衬底，例如使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等的玻璃材料。
注意，作为支撑衬底100，除了使用玻璃衬底之外，还可以使用陶瓷衬底、石英衬底或蓝宝石衬底等由绝缘体构成的绝缘衬底、由硅等半导体材料构成的半导体衬底、由金属或不锈钢等导体构成的导电衬底等。
接着，准备键合衬底110(参照图4B-1)。作为键合衬底110，例如可以使用由硅、锗、硅锗、碳化硅等的第14族元素构成的单晶半导体衬底。
对键合衬底110的尺寸没有限制，但是例如可以使用直径为8英寸(200mm)、12英寸(300mm)、18英寸(450mm)的半导体衬底。另外，还可以将圆形半导体衬底加工为矩形来使用。
接着，将绝缘层114形成于键合衬底110(参照图4B-2)。
例如，绝缘层114可以使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜等。通过热氧化法、CVD法或溅射法等，可以形成这些膜。此外，在通过使用CVD法形成绝缘层114的情况下，从生产率的观点来看，将使用四乙氧基硅烷(简称TEOS，化学式：Si(OC2H5)4)等的有机硅烷而制造的氧化硅膜用作绝缘层114是优选的。
在本实施方式中，通过对键合衬底110进行热氧化处理，形成绝缘层114(这里，相当于氧化硅膜)。优选在氧化气氛中添加卤素进行热氧化处理。例如，通过在添加有氯(Cl)的氧化气氛中对键合衬底110进行热氧化处理，可以形成HCl氧化的绝缘层114。因此，绝缘层114成为包含氯原子的膜。
另外，虽然在本实施方式中，绝缘层114采用单层结构，但是也可以采用叠层结构。另外，在贴合时没有特别的问题等的不需要设置绝缘层114的情况下，也可以采用不设置绝缘层114的结构。
接着，通过将离子照射到键合衬底110，形成脆化区域112(参照图4B-3)。更具体地说，通过照射由利用电场进行加速的离子构成的离子束，在离键合衬底110的表面有预定深度的区域中形成脆化区域112。形成脆化区域112的深度可以根据离子束的加速能量和离子束的入射角控制。就是说，脆化区域112形成在与离子平均侵入深度相同程度的深度的区域中。这里，形成脆化区域112的深度优选在键合衬底110的整个表面上为均匀。
另外，从键合衬底110分离的半导体层的厚度取决于形成脆化区域112的深度。形成脆化区域112的深度为离键合衬底110的表面有50nm以上且1μm以下，优选为50nm以上且300nm以下的深度。
在将离子添加到键合衬底110时，可以使用离子注入装置或离子掺杂装置。在离子注入装置中，激发源气体来产生离子种，并对所产生的离子种进行质量分离，而将具有预定质量的离子种照射到被处理物。在离子掺杂装置中，激发工艺气体来产生离子种，并不对所产生的离子种进行质量分离而将其照射到被处理物。注意，在具备质量分离装置的离子掺杂装置中，也可以与离子注入装置同样，进行有质量分离的离子照射。
例如，可以以下面的条件进行使用离子掺杂装置时的脆化区域112的形成工序。
·加速电压10kV以上且100kV以下(优选为30kV以上且80kV以下)
·剂量1×1016/cm2以上且4×1016/cm2以下
·射束电流密度2μA/cm2以上(优选为5μA/cm2以上、更优选为10μA/cm2以上)
在使用离子掺杂装置的情况下，可以使用包含氢的气体作为源气体。通过使用该气体，可以产生H+、H2 +、H3 +作为离子种。在使用氢气体作为源气体的情况下，优选多照射H3 +。具体地说，使离子束包含相对于H+、H2 +、H3 +的总量的70％以上的H3 +离子。此外，更优选将H3 +离子的比例设定为80％以上。如此，通过提高H3 +的比例，可以使脆化区域112以1×1020atoms/cm3以上的浓度包含氢。由此，容易进行在脆化区域112中的分离。此外，通过照射多量的H3 +离子，与照射H+、H2 +时相比，可以在短时间内形成脆化区域112。另外，因为可以通过使用H3 +而使离子的平均侵入深度变浅，所以可以在浅的区域中形成脆化区域112。
在使用离子注入装置的情况下，优选通过质量分离来照射H3 +离子。当然，也可以照射H+、H2 +。但是，在使用离子注入装置的情况下，因为是选择离子种来照射，所以与使用离子掺杂装置时相比，有时离子照射的效率会降低。
作为离子照射工序的源气体，除了使用包含氢的气体以外，还可以使用选自氦或氩等稀有气体、以氟气体或氯气体为代表的卤素气体、氟化合物气体(例如，BF3)等卤素化合物气体中的一种或多种气体。在作为源气体使用氦的情况下，通过不进行质量分离，可以产生He+离子的比例高的离子束。通过使用这种离子束，可以效率好地形成脆化区域112。
此外，也可以通过将离子照射工序分为多次进行，来形成脆化区域112。在此情况下，既可以使用不同的源气体照射离子，又可以使用相同的源气体。例如，可以在使用稀有气体作为源气体进行离子照射之后，使用包含氢的气体作为源气体进行离子照射。此外，也可以首先使用卤素气体或者卤素化合物气体进行离子照射，接着，使用包含氢的气体进行离子照射。
接着，贴合支撑衬底100与键合衬底110(参照图4C)。具体地说，隔着绝缘层114贴合支撑衬底100与键合衬底110。在使支撑衬底100的表面与绝缘层114的表面接触之后，进行加压处理，以实现支撑衬底100与键合衬底110的贴合。作为贴合的机理，被认为是由范德华力实现贴合的机理、由氢键实现贴合的机理等。
优选地是，在贴合键合衬底110与支撑衬底100之前，至少对形成在键合衬底110上的绝缘层114与支撑衬底100中的一方进行等离子体处理。通过对绝缘层114与支撑衬底100中的至少一方进行等离子体处理，可以增加亲水基并且提高平坦性。其结果是，可以提高键合衬底110与支撑衬底100的接合强度。
这里，在使用电容耦合等离子体时，对真空状态的反应室引入惰性气体(如Ar气体)，并且使用通过将高频电压施加到设置有被处理衬底(如支撑衬底100或键合衬底110)的电极和与其对置的电极之间而产生的等离子体，来进行等离子体处理。因为在等离子体中存在有电子和Ar的阳离子，并且在被处理衬底的表面产生有自偏压，所以Ar的阳离子在被处理衬底一侧被加速。通过加速的Ar的阳离子碰撞到支撑衬底100的表面，支撑衬底100的表面受到溅射蚀刻。此时，支撑衬底100的表面的凸部被优先溅射蚀刻，这样可以提高该支撑衬底100表面的平坦性。另外，还可以由加速的Ar的阳离子去除支撑衬底100的有机物等杂质来使支撑衬底活化。另外，还可以对真空状态的反应室引入惰性气体和反应气体(如O2气、N2气)，并且使用通过施加高频电压而产生的等离子体，来进行等离子体处理。在引入反应气体的情况下，可以修复因支撑衬底100的表面受到溅射蚀刻而产生的缺陷。
在本实施方式中，使用氩气进行电感耦合等离子体(ICP：Inductively Coupled Plasma)方式的等离子体处理。采用如下氩等离子体的具体条件，即可：ICP电力为100至3000W；压力为0.1至5.0Pa；气体流量为5至2000sccm；RF偏压为100W(0.61W/cm2)。
优选地是，在贴合键合衬底110与支撑衬底100之后，通过对被贴合的键合衬底110与支撑衬底100进行热处理，来加强贴合。需要将此时的加热温度设定为不使脆化区域112中的分离进展的温度。例如，可以将其温度设定为小于400℃，优选设定为300℃以下。对加热处理时间没有特别的限制，可以根据处理时间和贴合强度的关系，适当地设定适合的条件即可。例如，可以进行200℃且2小时的热处理。另外，也可以通过对涉及贴合的区域照射微波等，来只对该区域进行局部性的加热。在没有贴合强度的问题时，可以省略上述热处理。
接着，在脆化区域112中将键合衬底110分离为半导体层116和键合衬底200(参照图4D)。优选进行热处理来分离键合衬底110。至于该热处理的温度，可以将支撑衬底100的耐热温度作为基准。例如，当使用玻璃衬底作为支撑衬底100时，热处理的温度优选为400℃以上且750℃以下。但是，根据玻璃衬底的耐热性而不局限于此。注意，在本实施方式中以600℃进行2小时的加热处理。
通过进行如上述那样的加热处理，使形成在脆化区域112中的微小的空孔的体积发生变化，而在脆化区域112中产生裂缝。其结果是，键合衬底110沿脆化区域112分离。由此，从键合衬底110分离的半导体层116残留在支撑衬底100上。另外，通过该热处理，涉及贴合的界面被加热，因此在该界面上形成共价键，结果可以进一步提高贴合力。
在如上所述形成的半导体层116的表面存在有由分离工序或离子照射工序引起的缺陷，并且，其平坦性受到损害。因此，优选进行减少半导体层116的缺陷的处理或提高半导体层116的表面的平坦性的处理。
在本实施方式中，例如，通过对半导体层116照射激光，来实现半导体层116的缺陷的减少或平坦性的提高。通过将激光照射到半导体层116，溶化半导体层116，然后通过冷却、固化来减少缺陷，而可以获得提高了表面的平坦性的单晶半导体层。
另外，还可以进行将单晶半导体层的厚度减薄的薄膜化工序。作为单晶半导体层112的薄膜化，使用干蚀刻处理和湿蚀刻处理中的一方或者组合双方的蚀刻处理即可。例如，在半导体层由硅构成的情况下，可以通过使用SF6和O2作为工艺气体的干蚀刻处理，来使半导体层减薄。
通过上述工序，可以在支撑衬底100上形成半导体层118(参照图4E)。
另外，虽然在本实施方式中示出在照射激光之后进行蚀刻处理的情况，但是本发明的一个方式不局限于此，既可在照射激光之前进行蚀刻处理，又可在照射激光前后进行蚀刻处理。
另外，虽然在本实施方式中使用激光实现缺陷的减少和平坦性的提高，但是本发明的一个方式不局限于此。还可以采用热处理等其他方法来实现缺陷的减少和平坦性的提高。另外，如果不需要进行缺陷降低处理，就可以只采用蚀刻处理等的平坦性提高处理。
通过进行再生工序，使分离后的键合衬底200成为再生键合衬底，而可以再利用该再生键合衬底。另外，因为在分离后的键合衬底200的表面存在有起因于脆化区域112等的缺陷，所以优选在进行再生工序之前去除这些缺陷。由此，可以在更优选的状态下进行再生工序。作为去除的方法，有蚀刻处理、CMP等的抛光处理。
<第二方式>
以下，参照图5A-1至5A-2、5B-1至5B-3和图5C至5E说明涉及第二方式的制造方法。第二方式与第一方式的不同点在于：在支撑衬底上形成绝缘层101。因此，以下主要对这一点进行说明。
首先，准备支撑衬底100(参照图5A-1)，在该支撑衬底上形成绝缘层101(图5A-2)。至于支撑衬底100，可以参照图4A。
对绝缘层101的形成方法没有特别的限制，但是例如可以使用溅射法、等离子体CVD法等。由于绝缘层101为具有涉及贴合的表面的层，所以优选将绝缘层101形成为其表面具有高平坦性。绝缘层101可以由选自氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝等中的一种或多种的材料形成。例如，在使用氧化硅形成绝缘层101时，通过使用有机硅烷气体并利用化学气相淀积法形成绝缘层，可以获得平坦性极为优良的绝缘层101。另外，在本实施方式中，绝缘层101具有单层结构，但是还可以采用叠层结构。
接着，准备键合衬底110，在键合衬底110的表面形成绝缘层114，并且通过对键合衬底110照射离子来形成脆化区域112(参照图5B-1至5B-3)。因为图5B-1至5B-3可以与图4B-1至4B-3同样地进行，所以省略详细的说明。
接着，贴合支撑衬底100与键合衬底110(参照图5C)。具体地说，隔着绝缘层101及114贴合支撑衬底100与键合衬底110。在使绝缘层101的表面与绝缘层114的表面接触之后，进行加压处理，以实现支撑衬底100与键合衬底110的贴合。
另外，优选在贴合键合衬底110与支撑衬底100之前，对键合衬底110或形成在键合衬底110上的绝缘层114、支撑衬底100或形成在支撑衬底100上的绝缘层101进行表面处理。通过进行表面处理，可以提高键合衬底110和支撑衬底100的接合界面的接合强度。
作为表面处理，可以举出湿处理、干处理或湿处理和干处理的组合。也可以组合不同的湿处理或不同的干处理而进行表面处理。
作为湿处理，可举出使用臭氧水的臭氧处理(臭氧水清洗)、兆频超声波清洗或二流体清洗(将纯水和添加有氢的水等的功能性水与氮等的载流子气体一起喷射的方法)等。作为干处理，可举出紫外线处理、臭氧处理、等离子体处理、偏压施加等离子体处理或自由基处理等。通过对被处理体(单晶半导体衬底、形成在单晶半导体衬底上的绝缘层、支撑衬底或形成在支撑衬底上的绝缘层)进行上述那样的表面处理来发挥提高被处理体表面的亲水性及清洁性的效果。其结果是，可以提高衬底之间的接合强度。
湿处理对去除附着到被处理体表面的大的尘屑等有效。而干处理对去除或分解附着到被处理体表面的有机物等的小的尘屑有效。在此，通过在对被处理体进行紫外线处理等的干处理之后进行清洗等的湿处理，可以使被处理表面清洁化及亲水化，并能抑制被处理体表面的水印(water mark)，所以是优选的。
或者，优选进行使用臭氧或单态氧等的处于活性状态的氧的表面处理。借助于臭氧或单态氧等的处于活性状态的氧，可以有效地去除或分解附着到被处理体表面的有机物。另外，通过对于臭氧或单态氧等的处于活性状态的氧组合利用包括紫外线中的低于200nm的波长的光的处理，可以更有效地去除附着到被处理体表面的有机物。下面进行具体的说明。
例如，通过在包含氧的气氛下照射紫外线，进行被处理体的表面处理。通过在包含氧的气氛下照射包括紫外线中的低于200nm的波长的光和包括紫外线中的200nm以上的波长的光，可以生成臭氧和单态氧。此外，通过照射包括紫外线中的低于180nm的波长的光，可以生成臭氧和单态氧。
以下示出通过在包含氧的气氛下照射包括低于200nm的波长的光及包括200nm以上的波长的光，来发生的反应的例子。
O2+hv(λ1nm)→O(3P)+O(3P)…(1)
O(3P)+O2→O3…(2)
O3+hv(λ2nm)→O(1D)+O2…(3)
在上述反应式(1)中，通过在包含氧(O2)的气氛下照射包括低于200nm的波长(λ1nm)的光(hv)，生成基态的氧原子(O(3P))。接着，在反应式(2)中，基态的氧原子(O(3P))和氧(O2)起反应而生成臭氧(O3)。而且，通过在反应式(3)中，在包含所生成的臭氧(O3)的气氛下照射包括200nm以上的波长(λ2nm)的光，生成激发态的单态氧O(1D)。通过在包含氧的气氛下照射包括紫外线中的低于200nm的波长的光，生成臭氧，并通过照射包括200nm以上的波长的光，分解臭氧来生成单态氧。例如可以通过在包含氧的气氛下照射低压汞灯(λ1＝185nm，λ2＝254nm)进行上述表面处理。
此外，以下示出在包含氧的气氛下照射包括低于180nm的波长的光发生的反应的例子。
O2+hv(λ3nm)→O(1D)+O(3P)…(4)
O(3P)+O2→O3…(5)
O3+hv(λ3nm)→O(1D)+O2…(6)
在上述反应式(4)中，通过在包含氧(O2)的气氛下照射包括低于180nm的波长(λ3nm)的光，生成激发态的单态氧O(1D)和基态的氧原子(O(3P))。接着，在反应式(5)中，基态的氧原子(O(3P))和氧(O2)起反应来生成臭氧(O3)。在反应式(6)中，通过在包含所生成的臭氧(O3)的气氛下照射包括低于180nm的波长(λ3nm)的光，生成激发态的单态氧和氧。通过在包含氧的气氛下照射包括紫外线中的低于180nm的波长的光，生成臭氧，并通过分解臭氧或氧来生成单态氧。例如，可以通过在包含氧的气氛下照射Xe受激准分子UV灯进行上述那样的表面处理。
可以利用包括低于200nm的波长的光来切断附着到被处理体表面的有机物等的化学键，并可以利用臭氧或单态氧来对附着到被处理体表面的有机物及被切断化学键的有机物等进行氧化分解而去除。通过进行上述那样的表面处理，可以进一步提高被处理体表面的亲水性及清洁性，而实现优良的接合。
在第二方式中，说明了在贴合支撑衬底100与键合衬底110之前进行表面处理的情况，但是本发明的一个方式不局限于此，既可进行在第一方式中说明的等离子体处理来代替表面处理，又可组合表面处理和等离子体处理。另外，在第一方式中，既可进行在第二方式中说明的表面处理来代替等离子体处理，又可组合表面处理和等离子体处理。
接着，在脆化区域112中将键合衬底110分离为半导体层116和键合衬底200(参照图5D)。由此，半导体层116残留在支撑衬底100上。然后，通过对半导体层116进行缺陷降低处理或表面平坦性提高处理等，可以在支撑衬底100上形成半导体层118(参照图5E)。因为图5D至5E可以与图4D至4E同样地进行，所以省略详细的说明。
通过进行再生工序，使分离后的键合衬底200成为再生键合衬底，而可以再利用该再生键合衬底。另外，因为在分离后的键合衬底200的表面存在有起因于脆化区域112等的缺陷，所以优选在进行再生工序之前去除这些缺陷。由此，可以在更优选的状态下进行再生工序。作为去除的方法，有蚀刻处理、CMP等的抛光处理。
根据公开的发明的一个方式，可以形成减少了氧缺陷或杂质元素的再生键合衬底，从而可以提高使用该衬底制造的SOI衬底的特性。另外，因为可以抑制键合衬底的特性退化，所以键合衬底的反复使用次数增高。由此，可以进一步抑制SOI衬底的制造成本。
像这样，根据公开的发明的一个方式，可以抑制因反复使用键合衬底而产生在该键合衬底中的缺陷。
本说明书根据2009年4月22日在日本专利局受理的日本专利申请编号2009-104203而制作，所述申请内容包括在本说明书中。

Claims (19)

1.一种SOI衬底的制造方法，包括：
第一工序，即将离子照射到键合衬底来在所述键合衬底中形成脆化区域；
第二工序，即隔着绝缘层贴合所述键合衬底和支撑衬底；
第三工序，即在所述脆化区域中分离所述键合衬底来在所述支撑衬底上隔着所述绝缘层形成半导体层；以及
第四工序，即在氩气氛中对在所述脆化区域中分离的所述键合衬底进行第一热处理，然后在氧和氮的混合气氛中进行第二热处理，以形成再生键合衬底，
其中，再次使用所述再生键合衬底作为所述第一工序中的键合衬底。
2.根据权利要求1所述的SOI衬底的制造方法，其中，在反复进行n次的所述第一工序至所述第三工序之后进行所述第四工序，并且n为大于或等于2的自然数。
3.根据权利要求1所述的SOI衬底的制造方法，其中，将在所述第二热处理中形成在所述再生键合衬底表面上的氧化膜用作在所述第二工序中与支撑衬底贴合的绝缘层。
4.根据权利要求1所述的SOI衬底的制造方法，其中，所述第二热处理中的氧浓度低于5体积％。
5.根据权利要求1所述的SOI衬底的制造方法，其中，所述第二热处理期间的气氛为除了氧及氮以外还包含氯的气氛。
6.一种SOI衬底的制造方法，包括：
第一工序，即将离子照射到键合衬底来在所述键合衬底中形成脆化区域；
第二工序，即隔着绝缘层贴合所述键合衬底和支撑衬底；
第三工序，即在所述脆化区域中分离所述键合衬底来在所述支撑衬底上隔着所述绝缘层形成半导体层；
第四工序，即对在所述脆化区域中分离的所述键合衬底的表面进行抛光；以及
第五工序，即在氩气氛中对在所述脆化区域中分离的所述键合衬底进行第一热处理，然后在氧和氮的混合气氛中进行第二热处理，以形成再生键合衬底，
其中，再次使用所述再生键合衬底作为所述第一工序中的键合衬底。
7.根据权利要求6所述的SOI衬底的制造方法，其中，将在所述第二热处理中形成在所述再生键合衬底表面上的氧化膜用作在所述第二工序中与支撑衬底贴合的绝缘层。
8.根据权利要求6所述的SOI衬底的制造方法，其中，所述第二热处理中的氧浓度低于5体积％。
9.根据权利要求6所述的SOI衬底的制造方法，其中，所述第二热处理期间的气氛为除了氧及氮以外还包含氯的气氛。
10.一种SOI衬底的制造方法，包括：
第一工序，即在氩气氛中对键合衬底进行第一热处理，然后在氧和氮的混合气氛中进行第二热处理；
第二工序，即将离子照射到所述键合衬底来在所述键合衬底中形成脆化区域；
第三工序，即隔着绝缘层贴合所述键合衬底和支撑衬底；以及
第四工序，即在所述脆化区域中分离所述键合衬底来在所述支撑衬底上隔着所述绝缘层形成半导体层，
其中，在每进行1次的所述第一工序之后，反复进行n次的所述第二工序至所述第四工序，
并且，n为大于或等于2的自然数。
11.根据权利要求10所述的SOI衬底的制造方法，其中，将在所述第二热处理中形成在所述键合衬底表面上的氧化膜用作与所述支撑衬底贴合的所述绝缘层。
12.根据权利要求10所述的SOI衬底的制造方法，其中，所述第二热处理中的氧浓度低于5体积％。
13.根据权利要求10所述的SOI衬底的制造方法，其中，所述第二热处理期间的气氛为除了氧及氮以外还包含氯的气氛。
14.根据权利要求1所述的SOI衬底的制造方法，其中，所述氩气氛包含氩和氢。
15.根据权利要求1所述的SOI衬底的制造方法，其中，所述键合衬底中含有的氧通过所述第一热处理而降低。
16.根据权利要求6所述的SOI衬底的制造方法，其中，所述氩气氛包含氩和氢。
17.根据权利要求6所述的SOI衬底的制造方法，其中，所述键合衬底中含有的氧通过所述第一热处理而降低。
18.根据权利要求10所述的SOI衬底的制造方法，其中，所述氩气氛包含氩和氢。
19.根据权利要求10所述的SOI衬底的制造方法，其中，所述键合衬底中含有的氧通过所述第一热处理而降低。
CN201010167278.XA 2009-04-22 2010-04-20 Soi衬底的制造方法 Expired - Fee Related CN101872740B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009104203 2009-04-22
JP2009-104203 2009-04-22

Publications (2)

Publication Number Publication Date
CN101872740A true CN101872740A (zh) 2010-10-27
CN101872740B CN101872740B (zh) 2014-05-07

Family

ID=42992513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010167278.XA Expired - Fee Related CN101872740B (zh) 2009-04-22 2010-04-20 Soi衬底的制造方法

Country Status (5)

Country Link
US (2) US8168481B2 (zh)
JP (1) JP5721962B2 (zh)
KR (1) KR101752350B1 (zh)
CN (1) CN101872740B (zh)
SG (2) SG183670A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261498A (zh) * 2014-04-01 2020-06-09 Ev 集团 E·索尔纳有限责任公司 用于衬底表面处理的方法及装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR101731809B1 (ko) * 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법
US9299556B2 (en) * 2010-12-27 2016-03-29 Shanghai Simgui Technology Co. Ltd. Method for preparing semiconductor substrate with insulating buried layer gettering process
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP2013093434A (ja) * 2011-10-26 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体基板の解析方法
JPWO2013105634A1 (ja) 2012-01-12 2015-05-11 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法
US8879275B2 (en) * 2012-02-21 2014-11-04 International Business Machines Corporation Anti-corrosion conformal coating comprising modified porous silica fillers for metal conductors electrically connecting an electronic component
WO2014017368A1 (ja) * 2012-07-25 2014-01-30 信越化学工業株式会社 Ｓｏｓ基板の製造方法及びｓｏｓ基板
US9196503B2 (en) * 2012-08-23 2015-11-24 Michael Xiaoxuan Yang Methods for fabricating devices on semiconductor substrates
US10190235B2 (en) * 2013-05-24 2019-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer supporting structure and method for forming the same
EP3049148B1 (en) 2013-09-27 2020-05-20 The Regents Of The University Of California Engaging the cervical spinal cord circuitry to re-enable volitional control of hand function in tetraplegic subjects
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
EP3421081B1 (en) 2017-06-30 2020-04-15 GTX medical B.V. A system for neuromodulation
US11992684B2 (en) 2017-12-05 2024-05-28 Ecole Polytechnique Federale De Lausanne (Epfl) System for planning and/or providing neuromodulation
DE18205821T1 (de) 2018-11-13 2020-12-24 Gtx Medical B.V. Steuerungssystem zur bewegungsrekonstruktion und/oder wiederherstellung für einen patienten
DE18205817T1 (de) 2018-11-13 2020-12-24 Gtx Medical B.V. Sensor in bekleidung von gliedmassen oder schuhwerk
EP3695878B1 (en) 2019-02-12 2023-04-19 ONWARD Medical N.V. A system for neuromodulation
EP3827871A1 (en) 2019-11-27 2021-06-02 ONWARD Medical B.V. Neuromodulation system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060228846A1 (en) * 2005-04-07 2006-10-12 Sumco Corporation Process for Producing SOI Substrate and Process for Regeneration of Layer Transferred Wafer in the Production
CN101308782A (zh) * 2007-05-18 2008-11-19 株式会社半导体能源研究所 Soi衬底的制造方法、以及半导体装置的制造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2550371A1 (de) * 1975-11-10 1977-05-12 Ibm Deutschland Verfahren zum thermischen oxydieren von silicium
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3500063B2 (ja) 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
EP0959154B1 (en) * 1998-05-22 2010-04-21 Shin-Etsu Handotai Co., Ltd A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
JP2000349266A (ja) 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
JP4379943B2 (ja) 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
KR100682190B1 (ko) * 1999-09-07 2007-02-12 동경 엘렉트론 주식회사 실리콘 산질화물을 포함하는 절연막의 형성 방법 및 장치
JP4103391B2 (ja) * 1999-10-14 2008-06-18 信越半導体株式会社 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP2002110949A (ja) * 2000-09-28 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2004134675A (ja) 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
JP2004193515A (ja) * 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US6809370B1 (en) * 2003-07-31 2004-10-26 Texas Instruments Incorporated High-k gate dielectric with uniform nitrogen profile and methods for making the same
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP4715470B2 (ja) 2005-11-28 2011-07-06 株式会社Ｓｕｍｃｏ 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
EP1835533B1 (en) 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
FR2899380B1 (fr) 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
JP5314838B2 (ja) * 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法
US20080248629A1 (en) * 2007-04-06 2008-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP5289805B2 (ja) * 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
US20090004764A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
KR101499175B1 (ko) 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
JP2009272471A (ja) * 2008-05-08 2009-11-19 Sumco Corp 貼り合わせウェーハの製造方法
US20100022070A1 (en) 2008-07-22 2010-01-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060228846A1 (en) * 2005-04-07 2006-10-12 Sumco Corporation Process for Producing SOI Substrate and Process for Regeneration of Layer Transferred Wafer in the Production
CN101308782A (zh) * 2007-05-18 2008-11-19 株式会社半导体能源研究所 Soi衬底的制造方法、以及半导体装置的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261498A (zh) * 2014-04-01 2020-06-09 Ev 集团 E·索尔纳有限责任公司 用于衬底表面处理的方法及装置
CN111326405A (zh) * 2014-04-01 2020-06-23 Ev 集团 E·索尔纳有限责任公司 用于衬底表面处理的方法及装置

Also Published As

Publication number Publication date
US20100273310A1 (en) 2010-10-28
KR20100116536A (ko) 2010-11-01
JP2010272851A (ja) 2010-12-02
JP5721962B2 (ja) 2015-05-20
US8168481B2 (en) 2012-05-01
KR101752350B1 (ko) 2017-06-29
SG166060A1 (en) 2010-11-29
US8486772B2 (en) 2013-07-16
CN101872740B (zh) 2014-05-07
US20120208348A1 (en) 2012-08-16
SG183670A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
CN101872740B (zh) Soi衬底的制造方法
JP5572347B2 (ja) Ｓｏｉ基板の作製方法
US8404563B2 (en) Method for reprocessing semiconductor substrate and method for manufacturing SOI substrate
JP5622988B2 (ja) 半導体基板の作製方法
US9123529B2 (en) Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US8318588B2 (en) Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5728180B2 (ja) 半導体基板の再生方法
JP5667743B2 (ja) Ｓｏｉ基板の作製方法
JP5865057B2 (ja) 半導体基板の再生方法、及びｓｏｉ基板の作製方法
JP2010109356A (ja) Ｓｏｉ基板の作製方法
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
JP5634210B2 (ja) 半導体基板の作製方法
JP2011228651A (ja) 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140507

Termination date: 20210420

CF01 Termination of patent right due to non-payment of annual fee