JP2008306166A - 半導体装置製造用基板の作製方法、および半導体装置の作製方法 - Google Patents

半導体装置製造用基板の作製方法、および半導体装置の作製方法 Download PDF

Info

Publication number
JP2008306166A
JP2008306166A JP2008076982A JP2008076982A JP2008306166A JP 2008306166 A JP2008306166 A JP 2008306166A JP 2008076982 A JP2008076982 A JP 2008076982A JP 2008076982 A JP2008076982 A JP 2008076982A JP 2008306166 A JP2008306166 A JP 2008306166A
Authority
JP
Japan
Prior art keywords
substrate
layer
manufacturing
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008076982A
Other languages
English (en)
Other versions
JP2008306166A5 (ja
JP5289805B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008076982A priority Critical patent/JP5289805B2/ja
Publication of JP2008306166A publication Critical patent/JP2008306166A/ja
Publication of JP2008306166A5 publication Critical patent/JP2008306166A5/ja
Application granted granted Critical
Publication of JP5289805B2 publication Critical patent/JP5289805B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体基板を分割し、かつ当該半導体基板から分離した半導体層をガラス基板など耐熱温度が低い基板に接合させることで、ＳＯＩ基板を作製する。また、分離後の半導体基板の再生処理を行う。
【解決手段】ガラス基板などのベース基板に、単結晶半導体層を接合するために、接合層に、有機シランを原材料としてＣＶＤ法で成膜した酸化シリコン膜を用いる。ガラス基板等の耐熱温度が７００℃以下の基板であっても接合部の結合力が強固なＳＯＩ基板を形成することができる。また、半導体層が分離された単結晶半導体基板にレーザ光を照射して、当該半導体層の分離面を平坦化することで、再利用を可能とする。
【選択図】図１

Description

本発明は、半導体層を有する半導体装置製造用基板を作製する方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置である。
バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が存在するＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量を低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。
ＳＯＩ基板を製造する方法の１つに、スマートカット法が知られている。スマートカット法によるＳＯＩ基板の作製方法概要を以下に説明する。シリコンウエハに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成する。酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。しかる後加熱処理を行うことで、該微小気泡層が劈開面となり、水素イオンを注入したウエハが薄膜状に剥離している。スマートカット法は水素イオン注入剥離法と呼ぶこともある。
また、シリコンウエハから分離されたシリコン層をガラス基板に貼り付けたＳＯＩ基板が知られている（特許文献１及び２参照）。特許文献１（特開平１１−０９７７３７９号公報）では、剥離工程の後、半導体基板を再利用している。単結晶シリコン基板からシリコン層を剥離した後、ベース基板に貼り付けたシリコン層を機械研磨することで平坦化している。
また、特許文献２（特開２００５−２５２２４４号公報）では、剥離工程の後、ガラス基板に貼り付けられたＳｉ薄膜にレーザ光を照射して、Ｓｉ薄膜を再結晶化させて、Ｓｉ薄膜の結晶品質を高めている。
特開平１１−０９７３７９号公報 特開２００５−２５２２４４号公報
半導体層が分離された半導体基板を再利用するための再生処理方法を提供することを、本発明の課題の一つとする。また、液晶パネルの製造に用いられるガラス基板など耐熱温度が低い基板を用いてＳＯＩ構造を有する半導体基板を作製する方法を提供することを、本発明の課題の一つとする。
本発明の半導体層を有する半導体基板は半導体装置の製造用基板として用いることができる。半導体装置製造用基板を、半導体基板とよぶことがある。半導体基板から半導体層を分離するため、水素ガス、希ガス、ハロゲンガス及びハロゲン化合物ガスから選ばれた１種または複数種類のガスを含むソースガスを励起してイオン種を生成し、前記ソースガスから生成されたイオン種を半導体基板に注入して、前記半導体基板の表面から所定の深さの領域にイオン注入層を形成する。前記半導体基板を加熱して、イオン注入層に亀裂を生じさせることで、半導体基板から半導体層が分離される。
半導体基板の半導体層が分離された面は、平坦性が損なわれている。そのため、この面を平坦化するために、分離が生じた面側からレーザ光を半導体基板に照射する。レーザ光を照射することで、半導体基板の上層を部分溶融させ、溶融部分が冷却され固化することで、半導体基板の分離が生じた面が平坦化されるため、半導体基板を再利用することが可能になる。
また、半導体層を分離した後、半導体基板を加熱処理して、酸化膜を形成する。この酸化工程で、半導体基板の欠陥が減少し、また酸化膜と半導体基板と界面の局在準位密度を低減されるため、半導体基板を再利用することが可能になる。
例えば、ＳＯＩ基板のような半導体装置製造用基板の製造に用いる半導体基板に、再生処理した半導体基板を利用することができる。また、再生処理した半導体基板を用いて、集積回路などの半導体装置を作製することも可能である。
半導体装置製造用基板のベース基板と、半導体基板とを接合させるために、接合層には被形成面の凹凸を平滑化し、また親水性表面を形成する層を設ける。接合層には、有機シランをシリコンソースガスとし、化学気相成長法（ＣＶＤ、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成される酸化シリコン膜を用いることができる。有機シランガスとしては、珪酸エチル（テトラエトキシシランとも呼ぶ。略称ＴＥＯＳ、化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物が適用される。
レーザ光を照射して、半導体基板を平坦化する再生処理を行うことで、この半導体基板を再利用することが可能になり、資源を有効に活用することができる。また、この再生処理された半導体基板を用いて、半導体基板を作製することで、基板の製造コストを低減することができる。
以下に、本発明を説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、異なる図面間で同じ参照符号が付されている要素は同じ要素であり、材料、形状、作製方法などについて繰り返しになる説明は省略している。
（実施の形態１）
図１は、半導体基板の作製方法の一例を示す断面図である。図１を用いて、この基板の作製方法の一例を説明する。
図１（Ａ）に示すように、半導体基板の支持基板となる第１基板１０１を用意する。第１基板１０１には、液晶表示装置など電子工業用に使用されているガラス基板（「無アルカリガラス基板」とも呼ばれる）を用いることができる。このような工業用ガラス基板は、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃以下（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であって、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）である。このような特性を有する工業用ガラス基板としては、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料でなる基板がある。
また、第１基板１０１には、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる絶縁性基板、金属やステンレスなどの導電体でなる導電性基板、シリコンやガリウムヒ素など半導体でなる半導体基板等を用いることができる。
図１（Ｂ）に示すように第２基板１０２を用意する。第２基板１０２は半導体基板が用いられる。半導体基板を薄片化した半導体層を支持基板に貼り合わせることで、半導体基板が作製される。第２基板１０２となる半導体基板には単結晶半導体基板が好ましい。多結晶半導体基板を用いることもできる。この半導体基板は、シリコン、ゲルマニウム、シリコン−ゲルマニウム、炭化シリコンなどの第４属元素でなる基板を用いることができる。また、半導体基板にはガリウムヒ素、インジウムリンなど化合物半導体でなる基板も用いることができる。
第２基板１０２を洗浄して、清浄にする。そして、図１（Ｃ）に示すように、第２基板１０２上面に保護膜１０３を形成する。イオン注入層１０５を形成するためのイオン注入工程で第２基板１０２が金属などの不純物に汚染されることを防止する、注入されるイオンの衝撃で第２基板１０２が損傷することを防止するなどの目的のために、保護膜１０３を形成する。この保護膜１０３は、ＣＶＤ法等により、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜などの絶縁材料を堆積することで形成できる。また、第２基板１０２を熱酸化することで、保護膜１０３を形成することができる。
なお、本明細書において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、Ｓｉが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれる物質とする。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、酸素が１５原子％以上３０原子％以下、窒素が２０原子％以上３５原子％以下、Ｓｉが２５原子％以上３５原子％以下、水素が１５原子％以上２５原子％以下の範囲で含まれる物質とする。
窒化酸化シリコン膜は、プロセスガスにＳｉＨ４、Ｎ２ＯおよびＮＨ３を用いてプラズマＣＶＤ法で形成することできる。また、酸化窒化シリコン膜は、プロセスガスにＳｉＨ４およびＮ２Ｏを用いてプラズマＣＶＤ法で形成することできる。
次に、図１（Ｄ）に示すように、保護膜１０３を介して、電界で加速されたイオンでなるイオンビーム１０４を第２基板１０２に照射することにより、第２基板１０２の表面から所定の深さの領域にイオン種を注入して、イオン注入層１０５を形成する。イオン注入層１０５が形成される領域の深さは、イオンビーム１０４の加速エネルギーとイオンビームの入射角によって制御することができる。イオンの平均進入深さとほぼ同じ深さ領域に、イオン注入層１０５が形成される。
このイオン注入工程は、加速されたイオン種でなるイオンビーム１０４を第２基板１０２に照射することで、イオン種を構成する元素を第２基板１０２に添加する工程である。よって、イオン注入層１０５は、イオン種を構成する元素が添加されている領域である。また、イオン注入層１０５は、加速されたイオン種の衝撃で結晶構造が失われ、脆くなっている層（脆化層）でもある。
イオンを注入する深さで、第２基板１０２から分離される半導体層の厚さが決定される。第２基板１０２から分離される半導体層の厚さは５ｎｍ以上５００ｎｍ以下であり、好ましい厚さの範囲は１０ｎｍ以上２００ｎｍ以下である。イオンを注入する深さを考慮して、イオンの加速電圧を調節する。
イオンを第２基板１０２に注入するには、ソースガスを励起して生成したイオン種を質量分離して、所定の質量を有するイオン種を注入するイオン注入装置を用いることができる。また、質量分離をせずに、プロセスガスから生成した複数種類のイオン種を注入するイオンドーピング装置を用いることができる。
イオンドーピング装置を用いる場合のイオン注入工程は、以下のような条件で行うことができる。
・加速電圧 １０ｋＶ以上１００ｋＶ以下
（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量 １×１０１６／ｃｍ２以上４×１０１６／ｃｍ２以下
・ビーム電流密度 ２μＡ／ｃｍ２以上
（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
このイオン注入工程のソースガスには、水素ガスを用いることができる。水素ガス（Ｈ２ガス）からＨ＋、Ｈ２ ＋、Ｈ３ ＋が生成されるが、水素ガスをソースガスに用いる場合は、Ｈ３ ＋が最も多く第２基板１０２に注入されることが好ましい。Ｈ３ ＋イオンを注入することで、Ｈ＋、Ｈ２ ＋を注入するよりもイオンの注入効率が向上し、かつ注入時間を短縮することができる。また、イオン注入層１０５に亀裂が生じやすくなる。
イオン注入装置を用いる場合は、質量分離により、Ｈ３ ＋イオンが注入されるようにすることが好ましい。イオンドーピング装置を用いる場合は、イオンビーム１０４に、イオン種Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋イオンが７０％以上含まれるようにすることが好ましい。Ｈ３ ＋イオンの割合は８０％以上がより好ましい。このようにＨ３ ＋の割合を高めておくことで、イオンドーピング装置によって、イオン注入層１０５には１×１０２０ａｔｏｍｓ／ｃｍ３以上の水素を含ませることが可能である。イオン注入層１０５には、５×１０２０ａｔｏｍｓ／ｃｍ３以上の水素を含ませることが好ましい。第２基板１０２に局所的に高濃度の水素注入領域を形成すると、結晶構造が失われ微小な空孔が形成されるため、イオン注入層１０５は多孔質構造となっている。そのため、比較的低温（６００℃以下）の熱処理によってイオン注入層１０５に形成された微小な空洞の体積変化が起こり、イオン注入層１０５に沿って、第２基板１０２を劈開することができる。
また、イオン注入層１０５を第２基板１０２の浅い領域に形成するためには、イオンの加速電圧を低くする必要があるが、水素ガスを励起することで生成されたプラズマ中のＨ３ ＋イオンの割合を高くすることで、原子状水素（Ｈ）を効率よく、第２基板１０２に添加することができる。それは、Ｈ３ ＋イオンはＨ＋イオンの３倍の質量を持つことから、同じ深さに水素原子を１つ添加する場合、Ｈ３ ＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることが可能であるからである。イオンの加速電圧を高くすることがきれば、イオン注入工程のタクトタイムを短縮することが可能となり、生産性を向上することができる。
イオン注入工程のソースガスには水素ガスの他に、重水素、ヘリウム、アルゴンなどの希ガス、フッ素ガス、塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）等のハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビーム１０４を作り出すことができる。このようなイオンビーム１０４を第２基板１０２に照射することで、効率良く、微小な空孔をイオン注入層１０５に形成することができる。
また、複数回のイオン注入工程を行うことで、イオン注入層１０５を形成することもできる。この場合、イオン注入工程ごとにプロセスガスを異ならせても、同じでもよい。例えば、まず、ソースガスに希ガスを用いてイオン注入を行う。次に、水素ガスをプロセスガスに用いてイオン注入工程を行う。また、初めにハロゲンガス又はハロゲン化合物ガスを用いてイオン注入工程を行い、次に、水素ガスを用いてイオン注入工程を行うこともできる。
イオン注入層１０５を形成した後、エッチングにより保護膜１０３を除去する。次に、保護膜が形成されていた第２基板１０２の上面に、図１（Ｅ）に示すように、接合層１０７を形成する。接合層１０７は、平滑で親水性の接合面を第２基板１０２に形成するための層である。このような接合層１０７には、化学的な反応により形成される絶縁膜が好ましく、酸化シリコン膜が好ましい。接合層１０７に用いられる酸化シリコン膜の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは１０ｎｍ以上１００ｎｍ以下であり、より好ましくは２０ｎｍ以上５０ｎｍ以下である。
接合層１０７を形成する工程では、第２基板１０２の加熱温度はイオン注入層１０５に注入した元素または分子が離脱しない温度とし、その加熱温度は３５０℃以下が好ましい。言い換えると、この加熱温度はイオン注入層１０５から脱ガスが起こらない温度とする。従って接合層１０７を形成するには、ＣＶＤ法、特にプラズマＣＶＤ法を用いることが好ましい。なお、第２基板１０２から半導体層１０８を分離するための熱処理温度は接合層１０７の成膜温度よりも高い温度が適用される。
接合層１０７の酸化シリコン膜をＣＶＤ法で形成する場合には、シリコンソースガスとして有機シランガスを用いることが好ましい。酸素ソースガスには酸素（Ｏ２）ガスを用いることができる。有機シランガスには、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、又はトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などを用いることができる。接合層１０７は、酸化シリコン膜の他、酸化窒化シリコン膜または窒化酸化シリコン膜で形成することもできる。酸化窒化シリコン膜は、例えば、プロセスガスにＳｉＨ４およびＮ２Ｏを用いてプラズマＣＶＤ法で形成することできる。また、窒化酸化シリコン膜は、プロセスガスにＳｉＨ４、Ｎ２ＯおよびＮＨ３を用いてプラズマＣＶＤ法で形成することができる。
図１（Ｆ）は接合工程を説明する断面図であり、第１基板１０１と第２基板１０２とを貼り合わせた状態を示している。接合工程を行うには、まず、接合界面を形成する第１基板１０１及び接合層１０７の表面を超音波洗浄などの方法で洗浄する。そして、第１基板１０１と接合層１０７を密着させると、第１基板１０１の表面と接合層１０７の表面が近づくため、これら表面の界面にファン・デル・ワールス力が作用し、水素結合が形成され、接合層１０７と第１基板１０１が接合する。接合層１０７に、有機シランを用いてＣＶＤ法で形成した酸化シリコン膜を用いることで、第１基板１０１及び第２基板１０２を加熱することなく、第１基板１０１と接合層１０７を常温で接合することができる。また、第１基板１０１に、ガラス基板を用いることが可能になる。
結合力がより強固な接合を形成するために、例えば、第１基板１０１の表面を酸素プラズマ処理若しくはオゾン処理して、その表面を親水性にする処理を行う方法がある。この処理によって第１基板１０１の表面に水酸基が付加されるため、接合工程において、第１基板１０１の表面の水酸基が作用して、接合層１０７との接合界面に水素結合が形成される。
第１基板１０１と接合層１０７を密着させた後、加熱処理又は加圧処理を行うことが好ましい。加熱処理又は加圧処理を行うことで、第１基板１０１と接合層１０７の結合力を向上させることができるからである。加熱処理の温度は、第１基板１０１の耐熱温度以下であることが好ましく、加熱温度は４００℃以上６００℃以下とすることができる。加圧処理は、接合界面に垂直な方向に力が加わるように行い、加える圧力は第１基板１０１及び第２基板１０２の強度を考慮して決定する。
図１（Ｇ）は、第２基板１０２から半導体層１０８を分離する分離工程を説明する図である。半導体層１０８を分離するには、第１基板１０１と接合層１０７を接合した後、第２基板１０２を加熱する熱処理を行う。第２基板１０２の加熱温度は４００℃以上６００℃未満とすることができる。第２基板１０２の加熱温度は接合層１０７を形成するときの第２基板１０２の温度以上とすることが好ましい。
４００℃以上６００℃未満の温度範囲で熱処理を行うことでイオン注入層１０５に形成された微小な空孔に体積変化が起こりイオン注入層１０５に亀裂が生ずる。その結果、イオン注入層１０５に沿って、第２基板１０２が劈開される。接合層１０７は第１基板１０１と接合しているので、第１基板１０１上には第２基板１０２から分離された半導体層１０８が固定されている。また、この熱処理で、第１基板１０１と接合層１０７との接合界面が加熱されるので、接合界面に水素結合よりも結合力が強い共有結合が形成されるので、接合界面での結合力を向上させることができる。１１２は半導体層１０８が分離された第２基板を示している。
図１（Ｇ）に示す分離工程で、第１基板１０１に半導体層１０８が設けられた半導体基板１００が作製される。この半導体基板１００は、第１基板１０１上に接合層１０７が形成され、半導体層１０８と接合層１０７が接合している基板である。
第２基板１１２には、半導体層１０８が分離された面が形成される。この面は、イオン注入層１０５で亀裂が生じた面である。そのため、第２基板１１２のこの面は、第２基板１０２の上面よりも平坦性が損なわれ、凹凸が形成されている。第２基板１１２を再利用できる状態にするための再生処理を行う。再生処理として、図１（Ｈ）に示すように、レーザ光１０９を照射して、半導体基板の平坦化処理を行う。
図１（Ｈ）は平坦化処理を説明するための断面図である。図１（Ｈ）に示すように、半導体層１０８が分離された面側から、第２基板１１２にレーザ光１０９を照射して、第２基板１１２を部分溶融させる。１０２Ａはレーザ光１０９が照射された第２基板１１２を示している。なお、部分溶融とは、溶融している部分と、固体の部分がある状態をいう。他方、完全溶融とは、すべて溶融して、液体の状態になっていることをいう。レーザ光で第２基板１１２を完全溶融させてしまうと、第２基板１０２Ａの結晶性を低下させるおそれがある。
第２基板１０２Ａは、レーザ光１０９によって溶融された部分が冷却し、固化するため、平坦性が向上される。また、レーザ光１０９の照射により平坦性の向上と共に、半導体基板１００の製造過程で生じた欠陥が減少し、第２基板１１２の結晶性が向上される。
レーザ光１０９を発振するレーザは、連続発振レーザ、疑似連続発振レーザ及びパルス発振レーザのいずれでもよい。このようなレーザには、例えば、ＫｒＦレーザなどのエキシマレーザ、Ａｒレーザ、Ｋｒレーザ等の気体レーザがある。その他、固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２Ｏ３レーザ等がある。なお、エキシマレーザはパルス発振レーザであるが、ＹＡＧレーザなどの固体レーザには、連続発振レーザにも、疑似連続発振レーザにも、パルス発振レーザにもなるものがある。
レーザ光の波長は、第２基板１１２に吸収される波長であり、レーザ光の表皮深さ（ｓｋｉｎ ｄｅｐｔｈ）等を考慮して決定することができる。例えば、波長は２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。また、レーザ光のエネルギーも、レーザ光の波長、レーザビームの表皮深さ、第２基板１１２の膜厚等を考慮して決定することができる。レーザ光のエネルギーは、例えば、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすることができる。またレーザ光の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気のような不活性雰囲気で行うことができる。窒素などの不活性雰囲気のほうが、大気雰囲気よりも第２基板１１２の平坦性を向上させる効果が高く、またクラックの発生を抑える効果が高い。
レーザ光１０９を照射して、平坦化された第２基板１０２Ａを、図１（Ｂ）の第２基板１０２に再利用することで、半導体基板１００を作製することができる。また、この第２基板１０２Ａを半導体基板１００の作製以外の用途に用いてもよく、第２基板１０２Ａで半導体集積回路などの半導体装置を製造することもできる。
なお、再生処理された第２基板１０２Ａで、半導体基板１００を作製する場合、保護膜１０３を形成する前に、レーザ光１０９の照射で第２基板１０２Ａに形成された酸化膜をエッチングなどにより除去する工程を必要に応じて行う。
また、第２基板１１２と同様、半導体基板１００上の半導体層１０８の上面も平坦性が損なわれ、凹凸が形成されている。そのため、半導体基板１００で半導体装置を製造する前に、半導体層１０８の平坦化処理を行うことが好ましい。この平坦化処理は、図１（Ｉ）に示すように、レーザ光１１０を半導体層１０８側から照射することで行うことができる。半導体層１０８に対するレーザ光１１０の照射は、図１（Ｈ）のレーザ光１０９の照射と同様に行うことができる。半導体層１０８を部分溶融させるため、レーザ光１１０を発振するレーザはエキシマレーザなどのパルス発振レーザが好ましい。
レーザ光１１０を照射することで、半導体層１０８の上面が平坦化され、また欠陥が減少されるため、結晶性が向上された半導体層１１８を形成することができる。このような半導体層１１８を有する半導体基板１００を用いて、半導体装置を作製した場合、複数の半導体素子の特性のばらつきを抑えることができる。また、レーザ光１１０の照射で半導体層１０８の平坦化を行うため、機械研磨が困難で、耐熱性が低いガラス基板を第１基板１０１に用いることができる。
１枚の第１基板１０１上に複数の半導体層１０８を固定した半導体基板１００を作製することができる。例えば、図１（Ｂ）〜図１（Ｅ）を用いて説明した工程を、複数回繰り返し、イオン注入層１０５が形成された第２基板１０２を複数枚用意する。次いで、図１（Ｆ）の接合工程を複数回繰り返して、１枚の第１基板１０１に複数の第２基板１０２を固定する。そして、図１（Ｇ）の加熱工程を行い、各第２基板１０２を分離することで、第１基板１０１上に、複数の半導体層１０８が固定された半導体基板１００が作製される。そして、図１（Ｉ）に示すようにレーザ光１１０を照射し、複数の半導体層１０８の平坦化を行う。
（実施の形態２）
図２（Ａ）は、分離工程後の第２基板１１２の断面図である。本実施の形態では、第２基板１１２を再生処理の一例を説明する。まず、７００℃以上の温度で加熱して、第２基板１１２を酸化させて、図２（Ｂ）に示すように酸化膜１１３を形成する。図２（Ｂ）は熱酸化工程を説明する断面図である。
熱酸化の温度は、９５０℃以上１１００℃以下が好ましい。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。酸化膜１１３の膜厚は、１０ｎｍ以上１０００ｎｍ以下とすることができ、４０ｎｍ以上２００ｎｍ以下が好ましい。このような高温の熱酸化を行うことで、第２基板１１２の欠陥が除去され結晶性を向上された第２基板１０２Ｂが形成される。さらに、イオン注入工程で注入された元素または分子を、第２基板１１２から除去することもできる。
図２（Ｂ）の熱酸化処理は、１００％ドライ酸素雰囲気での加熱処理で行うドライ酸化処理を適用できる。例えば、熱酸化雰囲気は、ハロゲンを含む酸素雰囲気とすることが好ましい。例えば、塩酸（ＨＣｌ）を０．５体積％以上１０体積％以下の濃度で含む酸素雰囲気とすることすることができる。なお、ハロゲンの濃度は３体積％程度が好ましい。酸素雰囲気にハロゲンを含ませるには、ＨＣｌの他に、ＨＦ、ＮＦ３、ＨＢｒ、Ｃｌ２、ＣｌＦ３、ＢＣｌ３、Ｆ２、Ｂｒ２、トリクロロエチレン、ジクロロエチレンなどから選ばれた一種又は複数種のガスを用いることができる。
９５０℃以上１１００℃以下で加熱し酸素雰囲気にハロゲンを含ませる第２基板１１２の熱酸化処理によって、第２基板１１２のゲッタリング処理を行うこともできる。ハロゲン元素を用いることで、第２基板１１２中の金属不純物のゲッタリングが効果的に行われる。塩酸を雰囲気に添加した場合は、塩素の作用により、金属などの不純物が揮発性の塩化物となって気相中へ離脱して除去される。また、塩酸を雰囲気に添加した場合は雰囲気に水素が含まれており、この雰囲気中の水素は、第２基板１０２Ｂと酸化膜１１３の界面の欠陥を補償して界面の局在準位密度を低減する機能を有する。
ハロゲンを含む雰囲気での熱酸化処理によって、酸化膜１１３にハロゲンを含ませることができる。ハロゲンの濃度は１×１０１７／ｃｍ３以上５×１０２０／ｃｍ３以上とすることで、酸化膜１１３が不純物元素を捕獲するゲッタリングサイトとして機能し第２基板１０２Ｂの汚染を防止する保護膜としての機能を発現させることができる。
次に、エッチング処理を行い、図２（Ｃ）に示すように、第２基板１０２Ｂから酸化膜１１３を除去する。第２基板１０２Ｂを図１（Ｂ）の第２基板１０２として再利用して、半導体基板１００を作製することができる。
なお、図２（Ｂ）の酸化膜１１３を除去していない第２基板１０２Ｂを再利用することも可能である。この場合、図１（Ｃ）の保護膜１０３が形成された第２基板１０２として、酸化膜１１３が形成された第２基板１０２Ｂを再利用することができる。
（実施の形態３）
本実施の形態では、第２基板１１２の再生処理の一例を説明する。図３は再生処理を説明するための図面である。
まず、図３（Ａ）に示すように、実施の形態１と同様に、第２基板１１２にレーザ光１０９を照射して、欠陥が減少され、平坦性が向上された第２基板１０２Ａを形成する。次いで、第２基板１０２Ａを７００℃以上の温度で加熱して、酸化させて、図３（Ｂ）に示すように酸化膜１１３を形成する。
図３（Ｂ）は熱酸化工程を説明する断面図である。この熱酸化工程は、図２（Ｂ）の熱酸化工程と同様に行うことができる。図３（Ｂ）の熱酸化処理を行うことで、欠陥が減少され、酸化膜１１３との界面準位密度が低減された第２基板１０２Ｃが形成される。なお、熱酸化処理を行う前に、レーザ光１０９の照射で第２基板１０２Ａに形成された酸化膜をエッチングなどにより除去する工程を必要に応じて行う。
次に、図３（Ｃ）に示すように、エッチング処理を行って、第２基板１０２Ｃから酸化膜１１３を除去する。第２基板１０２Ｃを図１（Ｂ）の第２基板１０２として再利用して、半導体基板１００を作製することができる。
図３（Ｂ）の酸化膜１１３を除去していない第２基板１０２Ｃを再利用することも可能である。この場合、図１（Ｃ）の保護膜１０３が形成された第２基板１０２として、酸化膜１１３が形成された第２基板１０２Ｃを再利用することができる。
（実施の形態４）
本実施の形態では、第２基板１１２の再生処理の一例を説明する。図４は再生処理を説明するための図面である。
図４（Ａ）乃至図４（Ｃ）は、実施の形態２の再生処理と同じ工程を示す断面図である。まず、実施の形態２で説明した工程を行い、酸化膜１１３が除去された第２基板１０２Ｂを形成する。次に、図４（Ｄ）に示すように第２基板１０２Ｂにレーザ光１０９を照射して、第２基板１０２Ｄを形成する。図４（Ｄ）のレーザ光１０９の照射工程は、図１（Ｈ）のレーザ光１０９の照射工程と同様に行うことができる。このレーザ光１０９の照射工程は、第２基板１０２Ｂの欠陥をさらに減少させることを目的とする。
第２基板１０２Ｄを図１（Ｂ）の第２基板１０２として再利用して、半導体基板１００を作製することができる。第２基板１０２Ｄを再利用する場合、図４（Ｄ）のレーザ光１０９の照射によって形成された酸化膜を必要に応じて除去する。
（実施の形態５）
図５（Ａ）は、分離工程後の第２基板１１２の断面図である。本実施の形態では、第２基板１１２を再生処理の一例を説明する。まず、７００℃以上の温度で加熱して、第２基板１１２を酸化させて、図５（Ｂ）に示すように酸化膜１１３を形成する。この熱酸化工程は、図２（Ｂ）の熱酸化工程と同様に行うことができる。
次いで、図５（Ｃ）に示すように、酸化膜１１３が形成された第２基板１０２Ｂに対して、レーザ光１０９を照射する。このレーザ光の照射工程は、図１（Ｈ）のレーザ光の照射工程と同様に行うことができる。このレーザ光１０９の照射工程は、第２基板１０２Ｂの欠陥をさらに減少させることを目的とし、図５（Ｃ）に示すように、レーザ光１０９が照射された第２基板１０２Ｅを形成する。
次に、エッチング処理を行って、図５（Ｄ）に示すように、第２基板１０２Ｅから酸化膜１１３を除去する。第２基板１０２Ｅを図１（Ｂ）の第２基板１０２として再利用して、半導体基板１００を作製することができる。
また、図５（Ｃ）の酸化膜１１３を除去していない第２基板１０２Ｅを再利用することも可能である。この場合、図１（Ｃ）の保護膜１０３が形成された第２基板１０２として、酸化膜１１３が形成された第２基板１０２Ｅを再利用することができる。
図５（Ｃ）の工程では、酸化膜１１３を介してレーザ光１０９を照射するため、酸化膜１１３を反射防止膜として機能させ、レーザ光１０９が効率良く第２基板１０２Ｂに吸収されるように酸化膜１１３の厚さを調節する。
幾何光学的に、酸化膜１１３の厚さｄｏｘは下記式（１）及び式（２）で決定することができる。
ｄｏｘ＝λ／４ｎｏｘ×（２ｍ＋１＋φ１／２π）±Ｄ ・・・（１）
φ１＝ｔａｎ−１｛２ｎｏｘｋＳ／（ｎｏｘ ２−ｎＳ ２−ｋＳ ２）｝ ・・・（２）
式（１）及び（２）の各変数は以下の通りである。
ｄｏｘ：酸化膜１１３の膜厚
λ：レーザ光１０９の波長
ｎｏｘ：酸化膜１１３の屈折率
ｎＳ：第２基板１０２Ｂの屈折率
ｋＳ：第２基板１０２Ｂの消衰係数
φ１：酸化膜１１３と第２基板１０２Ｂの界面での反射で生じるレーザ光１０９の位相差
ｍ：０以上の整数
Ｄ：補正値
なお、式（１）の補正値Ｄは、酸化膜１１３の膜厚の均一性などを含めるための定数であり、Ｄ≦１０ｎｍとすることができる。例えば、第２基板１０２が単結晶シリコン基板であり、レーザ光１０９の波長３０８ｎｍの場合は、酸化膜１１３の厚さｄｏｘの好ましい範囲は、４８ｎｍ±１０ｎｍとなる。
（実施の形態６）
図６は、半導体基板の作製方法の一例を示す断面図である。図６を用いて、この基板の作製方法の一例を説明する。
図１（Ａ）を用いて説明したように、半導体基板の支持基板となる第１基板１０１を用意する（図６（Ａ））。また、図１（Ｂ）を用いて説明したように、第２基板１０２を用意する。図６（Ｂ）は第２基板１０２の断面図である。
第２基板１０２を洗浄して、清浄にする。そして、図６（Ｃ）に示すように、第２基板１０２上面に、バリア層１２０を形成する。第１基板にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いても、バリア層１２０を設けることで、このような不純物が基板から半導体層へ拡散することを防止できる。バリア層１２０は、少なくとも、アルカリ金属又はアルカリ土類金属をブロッキングする効果の高い膜を少なくとも１層含んでいる。このような膜としては、窒化シリコン膜、窒化酸化シリコン膜又は窒化アルミニウム膜などがあげられる。バリア層１２０は単層膜、又は２層以上の膜を積層した多層膜で形成することができ、また絶縁層で形成することができる。
例えば、バリア層１２０を１層の膜で構成する場合は、窒化シリコン、窒化酸化シリコン、又は窒化アルミニウムで形成することができる。２層構造のバリア層１２０において、第２基板１０２に接して形成される層は、他方のブロッキング効果の高い層の内部応力が半導体層に作用しないように、応力を緩和するような膜を選択することが好ましい。バリア層１２０を２層構造とする場合には、例えば、次の構造があげられる。酸化シリコン膜と窒化シリコン膜の積層膜、酸化窒化シリコン膜と窒化シリコン膜、酸化シリコン膜と窒化酸化シリコン膜の積層膜、酸化窒化シリコン膜と窒化酸化シリコン膜。なお、例示した２層構造は、先に記載した膜が第２基板１０２側（下層）に形成される膜である。
本実施の形態では、バリア層１２０を２層構造とし、下層をプロセスガスにＳｉＨ４およびＮ２Ｏを用いてプラズマＣＶＤ法で形成した酸化窒化シリコン膜１２１とし、上層をプロセスガスにＳｉＨ４およびＮＨ３を用いてプラズマＣＶＤ法で形成した窒化酸化シリコン膜１２２とする。
次に、図６（Ｄ）に示すように、電界で加速されたイオンでなるイオンビーム１０４を、バリア層１２０を介して第２基板１０２に照射して、第２基板１０２の表面から所定の深さの領域に、イオン注入層１０５を形成する。この工程は、図１（Ｄ）を用いて説明したイオン注入層１０５の形成と同様に行うことができる。バリア層１２０が形成されていることで、イオン注入層１０５を形成するためのイオン注入工程で、第２基板１０２が金属などの不純物で汚染されることを防止でき、また注入されるイオンの衝撃で第２基板１０２が損傷されることを防止できる。
イオン注入層１０５を形成した後、バリア層１２０の上面に、図６（Ｅ）で示すように、接合層１０７を形成する。接合層１０７は、図１（Ｅ）を用いて説明した接合層１０７の形成方法と同様な方法で、接合層１０７を形成することができる。ここでは、酸素及びＴＥＯＳガスをプロセスガスに用いて、プラズマＣＶＤ法で形成した酸化シリコン膜を接合層１０７に用いる。
図６（Ｆ）は接合工程を説明する断面図であり、第１基板１０１と第２基板１０２を貼り合わせた状態が示されている。第１基板１０１と第２基板１０２を貼り合わせるには、まず、接合界面を形成する第１基板１０１及び接合層１０７の表面を超音波洗浄などの方法で洗浄する。そして、図１（Ｆ）を用いて説明した接合工程と同様に、第１基板１０１と接合層１０７を密着させて、第１基板１０１と接合層１０７を接合させる。
第１基板１０１と接合層１０７を接合させる前に、第１基板１０１の表面を酸素プラズマ処理若しくはオゾン処理して親水性にする処理を行うこともできる。また、第１基板１０１と接合層１０７を密着させた後、この結合力を向上させるため、実施の形態１で説明した加熱処理又は加圧処理を行うことが好ましい。
図６（Ｇ）は、第２基板１０２から半導体層１０８を分離する分離工程を説明する図である。本実施の形態の分離工程は、図１（Ｇ）を用いて説明した分離工程と同様に行うことができる。半導体層１０８を分離するには、第１基板１０１と接合層１０７を接合した後、第２基板１０２を４００℃以上６００℃未満の温度で加熱する。この加熱温度は接合層１０７を形成するときの第２基板１０２の温度以上とすることが好ましい。
図６（Ｇ）に示す分離工程で、第１基板１０１に半導体層１０８が設けられた半導体基板１２５が作製される。この半導体基板１２５は、第１基板１０１上に、接合層１０７、窒化酸化シリコン膜１２２及び酸化窒化シリコン膜１２１でなるバリア層１２０、半導体層１０８の順に積層されている多層構造の基板であり、半導体層１０８と接合層１０７が接合している基板である。
分離された第２基板１１２を図６（Ｂ）の第２基板１０２として再利用するために、図６（Ｈ）に示すように、レーザ光１０９を照射して、第２基板１１２を部分溶融させて、平坦化処理を行い、第２基板１０２Ａを作製する。この平坦化処理は図１（Ｈ）を用いて説明した平坦化処理と同様に行うことができる。なお、この第２基板１０２Ａを半導体基板１２５の作製以外の用途に用いることも可能であり、第２基板１０２Ａで半導体集積回路を製造することもできる。
図６（Ｈ）の再生処理の代わりに、実施の形態２〜実施の形態５で説明した再生処理を行うこともできる。第２基板１０２Ｂ、第２基板１０２Ｃ、第２基板１０２Ｄ、第２基板１０２Ｅを再利用して、半導体基板１２５を作製することができる。
また、図２（Ｂ）の酸化膜１１３が形成された第２基板１０２Ｂ、及び図３（Ｂ）の酸化膜１１３が形成された第２基板１０２Ｃを用いることもできる。この場合は、図６（Ｂ）の工程で、酸化膜１１３上にバリア層１２０を形成する。
また、本実施の形態でも、図６（Ｉ）に示すように半導体基板１２５にレーザ光１１０を照射することが好ましい。レーザ光１１０を照射することで、半導体層１０８の上面を平坦化し、また半導体層１０８の欠陥が減少され、結晶性が向上された半導体層１１８を形成することができる。このような半導体層１１８を有する半導体基板１２５を用いて、半導体装置を作製した場合、複数の半導体素子の特性のばらつきを抑えることができる。また、レーザ光１１０の照射で半導体層１０８の平坦化を行うため、機械研磨が困難で、耐熱性が低いガラス基板を第１基板１０１に用いることができる。
１枚の第１基板１０１に上に複数の半導体層１０８を固定した半導体基板１２５を作製することができる。例えば、図６（Ｂ）〜図６（Ｅ）を用いて説明した工程を、複数回繰り返し、イオン注入層１０５が形成された第２基板１０２を複数枚用意する。次いで、図６（Ｆ）に示す接合工程を行い、第１基板１０１に複数の第２基板１０２を固定する。そして、図６（Ｇ）の加熱工程を行い、各第２基板１０２を分離することで、第１基板１０１上に、複数の半導体層１０８が固定された半導体基板１２５が作製される。そして、図６（Ｉ）に示す半導体層１０８へレーザ光１１０を照射し、複数の半導体層１０８の平坦化を行う。
（実施の形態７）
図７は、半導体基板の作製方法の一例を示す断面図である。図７を用いて、この基板の作製方法の一例を説明する。
図１（Ａ）を用いて説明したように、半導体基板の支持基板となる第１基板１０１を用意する。図７（Ａ）に示すように、第１基板１０１上面にバリア層１３０を形成し、バリア層１３０上面に接合層１３１を形成する。
第１基板１０１にアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いても、バリア層１３０を形成することで、このような不純物が第１基板１０１から半導体層へ拡散することが防止することができる。バリア層１３０は一層又は複数の層で構成することができ、その厚さは１０ｎｍ以上４００ｎｍ以下とすることができる。バリア層１３０は、少なくとも、アルカリ金属又はアルカリ土類金属をブロッキングする効果の高い膜を少なくとも１層含んでいる。このような膜には、窒化シリコン膜、窒化酸化シリコン膜又は窒化アルミニウム膜などがある。
例えば、バリア層１３０を１層の膜で構成する場合は、厚さ１０ｎｍ以上２００ｎｍ以下の窒化シリコン、窒化酸化シリコン、又は窒化アルミニウムで形成することができる。バリア層１２０を２層構造とする場合には、例えば、次の組み合わせがあげられる。窒化シリコン膜と酸化シリコン膜の積層膜、窒化シリコン膜と酸化窒化シリコン膜、窒化酸化シリコン膜と酸化シリコン膜の積層膜、窒化酸化シリコン膜と酸化窒化シリコン膜。なお、例示した２層構造の膜において、先に記載した膜が第１基板１０１上面に形成される膜である。２層構造のバリア層１３０において、上層は、下層のブロッキング効果の高い層の内部応力が半導体層に作用しないように、応力を緩和するような膜を選択することが好ましい。また上層の厚さは１０ｎｍ以上２００ｎｍ以下、下層の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。
ここでは、バリア層１３０を２層構造とし、下層をプロセスガスにＳｉＨ４およびＮＨ３を用いてプラズマＣＶＤ法で形成した窒化酸化シリコン膜とし、上層をプロセスガスにＳｉＨ４およびＮ２Ｏを用いてプラズマＣＶＤ法で形成した酸化窒化シリコン膜とする。
接合層１３１は、第２基板１０２に形成される接合層１０７と接合する材料で形成される。そのため、接合層１３１は、接合層１０７と同じ材料でなる膜が好ましく、酸化シリコン膜が好ましい。接合層１３１も接合層１０７と同様に、酸素と有機シランガスをプロセスガスに用いてＣＶＤ法により形成される酸化シリコン膜を用いることができる。接合層１３１に用いられる酸化シリコン膜の厚さは１０ｎｍ以上２００ｎｍ以下であり、好ましい厚さは１０ｎｍ以上１００ｎｍ以下であり、より好ましい厚さは２０ｎｍ以上５０ｎｍ以下である。なお、シリコンソースガスに有機シランと異なるガスを用いて形成した酸化シリコン膜を用いることができる。バリア層１３０を形成せず、接合層１３１を第１基板１０１に密接して形成してもよい。
また、図７（Ｂ）〜図７（Ｅ）はそれぞれ、図１（Ｂ）〜図１（Ｅ）と同じ工程を説明する断面図である。実施の形態１と同様に、図７（Ｂ）〜図７（Ｅ）で示す工程を行い、上面に接合層１０７が形成され、所定の深さの領域にイオン注入層１０５が形成された第２基板１０２を用意する。
図７（Ｆ）は接合工程を説明する断面図であり、第１基板１０１と第２基板１０２を貼り合わせた状態が示されている。この工程は図１（Ｆ）の接合工程と同様に行うことができる。まず接合界面を形成する接合層１０７及び接合層１３１の表面を超音波洗浄などの方法で洗浄する。そして、図１（Ｆ）を用いて説明した接合工程と同様に、第１基板１０１の接合層１３１と第２基板１０２の接合層１０７を密着させて、接合層１３１と接合層１０７を接合させる。接合層１０７を、有機シランをシリコンソースガスに用いた酸化シリコン膜で形成することで、接合層１３１と接合層１０７を常温で接合することができる。接合工程の後、接合層１３１と接合層１０７との結合力を向上させるため、実施の形態１で説明した加熱処理又は加圧処理を行うことが好ましい。
図７（Ｇ）は、第２基板１０２から半導体層１０８を分離する分離工程を説明する図である。本実施の形態の分離工程は、図１（Ｇ）を用いて説明した分離工程と同様に行うことができる。半導体層１０８を分離するには、接合層１３１と接合層１０７を接合した後、第２基板１０２を４００℃以上６００℃未満の温度で加熱する。この加熱温度は接合層１０７を形成するときの第２基板１０２の温度以上とすることが好ましい。
図７（Ｇ）に示す分離工程で、第１基板１０１に半導体層１０８が設けられた半導体基板１３５が作製される。この半導体基板１３５は、第１基板１０１上に、窒化酸化シリコン膜及び酸化窒化シリコン膜でなるバリア層１３０、接合層１３１、接合層１０７、半導体層１０８の順に積層されている多層構造の基板であり、接合層１３１と接合層１０７が接合している基板である。
分離された第２基板１１２を図７（Ｂ）の第２基板１０２として再利用するめに、図７（Ｈ）に示すように、レーザ光１０９を照射して、第２基板１１２を部分溶融させて、平坦化処理を行い、第２基板１０２Ａを作製する。この平坦化処理は図１（Ｈ）を用いて説明した平坦化処理と同様に行うことができる。なお、この第２基板１０２Ａを半導体基板１３５の作製以外の用途に用いることも可能であり、第２基板１０２Ａで半導体集積回路を製造することもできる。
なお、再生処理された第２基板１０２Ａで、半導体基板１３５を作製する場合、保護膜１０３を形成する前に、レーザ光１０９の照射で第２基板１０２Ａに形成された酸化膜をエッチングなどにより除去する工程を必要に応じて行う。また、再生処理として、レーザ光１０９を照射した後、機械研磨などにより、第２基板１０２Ａの表面を鏡面状に研磨する研磨処理を行うこともできる。
図７（Ｈ）の再生処理の代わりに、実施の形態２〜実施の形態５で説明した再生処理を行うこともできる。第２基板１０２Ｂ、第２基板１０２Ｃ、第２基板１０２Ｄ、第２基板１０２Ｅを再利用して、半導体基板１３５を作製することができる。
また、図２（Ｂ）の酸化膜１１３が形成された第２基板１０２Ｂ、及び図３（Ｂ）の酸化膜１１３が形成された第２基板１０２Ｃを用いることもできる。この場合、これらの基板を、図７（Ｃ）の保護膜１０３が形成された第２基板１０２として用いることができる。
また、本実施の形態でも、図７（Ｉ）に示すように半導体基板１３５にレーザ光１１０を照射することが好ましい。レーザ光１１０を照射することで、半導体層１０８の上面を平坦化し、また半導体層１０８の欠陥が減少され、結晶性が向上された半導体層１１８を形成することができる。このような半導体層１１８を有する半導体基板１３５を用いて、半導体装置を作製した場合、複数の半導体素子の特性のばらつきを抑えることができる。また、レーザ光１１０の照射で半導体層１０８の平坦化を行うため、機械研磨が困難で、耐熱性が低いガラス基板を第１基板１０１に用いることができる。
１枚の第１基板１０１に上に複数の半導体層１０８を固定した半導体基板１３５を作製することができる。例えば、図７（Ｂ）〜図７（Ｅ）を用いて説明した工程を、複数回繰り返し、イオン注入層１０５が形成された第２基板１０２を複数枚用意する。次いで、図７（Ｆ）に示す接合工程を行い、第１基板１０１に複数の第２基板１０２を固定する。そして、図７（Ｇ）の加熱工程を行い、各第２基板１０２を分離することで、第１基板１０１上に、複数の半導体層１０８が貼り付けられた半導体基板１３５が作製される。そして、図７（Ｉ）に示すようにレーザ光１１０を照射し、複数の半導体層１０８の平坦化を行う。
（実施の形態８）
図８は、半導体基板の作製方法の一例を示す断面図である。図８を用いて、この基板の作製方法の一例を説明する。
図１（Ａ）を用いて説明したように、半導体基板の支持基板となる第１基板１０１を用意する。図８（Ａ）に示すように、第１基板１０１上面に接合層１３１を形成する。接合層１３１は、図７（Ａ）の接合層１３１と同様に形成することができる。なお、図７（Ａ）と同様に、第１基板１０１上に、バリア層１３０を形成し、その上に接合層１３１を形成してもよい。
また、図８（Ｂ）〜図８（Ｅ）はそれぞれ、図６（Ｂ）〜図６（Ｅ）と同じ工程を説明する断面図である。実施の形態６と同様に、図８（Ｂ）〜図８（Ｅ）で示す工程を行い、上面にバリア層１２０及び接合層１０７が積層され、所定の深さの領域にイオン注入層１０５が形成された第２基板１０２を用意する。
図８（Ｆ）は接合工程を説明する断面図であり、第１基板１０１と第２基板１０２を貼り合わせた状態が示されている。この工程は図７（Ｆ）の接合工程と同様に行うことができ、接合層１３１と接合層１０７を常温で接合することができる。接合工程の後、接合層１３１と接合層１０７との結合力を向上させるため、実施の形態１で説明した加熱処理又は加圧処理を行うことが好ましい。
図８（Ｇ）は、第２基板１０２から半導体層１０８を分離する分離工程を説明する図である。本実施の形態の分離工程は、図１（Ｇ）を用いて説明した分離工程と同様に行うことができる。半導体層１０８を分離するには、接合層１３１と接合層１０７を接合した後、第２基板１０２を４００℃以上６００℃未満の温度で加熱する。この加熱温度は接合層１０７を形成するときの第２基板１０２の温度以上とすることが好ましい。
図８（Ｇ）に示す分離工程で、第１基板１０１に半導体層１０８が設けられた半導体基板１４５が作製される。この半導体基板１４５は、第１基板１０１上に、接合層１３１、接合層１０７、窒化酸化シリコン膜及び酸化窒化シリコン膜でなるバリア層１３０、半導体層１０８の順に積層されている多層構造の基板であり、接合層１３１と接合層１０７が接合している基板である。
分離された第２基板１１２を図８（Ｂ）の第２基板１０２として再利用するめに、図８（Ｈ）に示すように、レーザ光１０９を照射する。レーザ光１０９を照射することにより第２基板１１２を部分溶融させて、第２基板１１２を平坦化し、第２基板１０２Ａを作製する。この平坦化処理は図１（Ｈ）を用いて説明した平坦化処理と同様に行うことができる。なお、この第２基板１０２Ａを半導体基板１４５の作製以外の用途に用いることも可能であり、第２基板１０２Ａで半導体集積回路などの半導体装置を製造することもできる。
なお、再生処理された第２基板１０２Ａで、半導体基板１４５を作製する場合、保護膜１０３を形成する前に、レーザ光１０９の照射で第２基板１０２Ａに形成された酸化膜をエッチングなどにより除去する工程を必要に応じて行う。また、再生処理として、レーザ光１０９を照射した後、機械研磨などにより、第２基板１０２Ａの表面を鏡面状に研磨する研磨処理を行うこともできる。
図８（Ｈ）の再生処理の代わりに、実施の形態２〜実施の形態５で説明した再生処理を行うこともできる。第２基板１０２Ｂ、第２基板１０２Ｃ、第２基板１０２Ｄ、第２基板１０２Ｅを再利用して、半導体基板１４５を作製することができる。
また、図２（Ｂ）の酸化膜１１３が形成された第２基板１０２Ｂ、及び図３（Ｂ）の酸化膜１１３が形成された第２基板１０２Ｃを用いることもできる。この場合は、図８（Ｂ）の工程で、酸化膜１１３上にバリア層１２０を形成する。
また、本実施の形態でも、図８（Ｉ）に示すように半導体基板１４５にレーザ光１１０を照射することが好ましい。レーザ光１１０を照射することで、半導体層１０８の上面を平坦化し、また半導体層１０８の欠陥が減少され、結晶性が向上された半導体層１１８を形成することができる。このような半導体層１１８を有する半導体基板１４５を用いて、半導体装置を作製した場合、複数の半導体素子の特性のばらつきを抑えることができる。また、レーザ光１１０の照射で半導体層１０８の平坦化を行うため、機械研磨が困難で、耐熱性が低いガラス基板を第１基板１０１に用いることができる。
１枚の第１基板１０１に上に複数の半導体層１０８を固定した半導体基板１４５を作製することができる。例えば、図８（Ｂ）〜図８（Ｆ）を用いて説明した工程を、複数回繰り返し、イオン注入層１０５が形成された第２基板１０２を複数枚用意する。次いで、図８（Ｆ）に示す接合工程を行い、第１基板１０１に複数の第２基板１０２を固定する。そして、図８（Ｇ）の加熱工程を行い、各第２基板１０２を分離することで、第１基板１０１上に、複数の半導体層１０８が固定された半導体基板１４５が作製される。そして、図８（Ｉ）に示すようにレーザ光１１０を照射し、複数の半導体層１０８の平坦化を行う。
（実施の形態９）
図１、図６、図７及び図８を用いて説明した半導体基板の作製方法では、ガラス基板等の耐熱温度が７００℃以下の第１基板１０１であっても、半導体層１０８とベース基板との結合力を強固にすることができる。また、無アルカリガラス基板などの各種のガラス基板を第１基板１０１に適用することが可能となる。従って、第１基板１０１にガラス基板を用いることで、一辺が１メートルを超える大面積な半導体基板を製造することができる。このような大面積な半導体製造基板に複数の半導体素子を形成することで、液晶ディスプレイ、エレクトロルミネッセンスディスプレイを作製することができる。また、このような表示装置だけでなく、半導体基板を用いて、太陽電池、フォトＩＣ、半導体記憶装置など各種の半導体装置を製造することができる。
以下、図９と図１０を参照して、半導体基板で半導体装置を作製する方法を説明する。ここでは、図１の方法で作製された半導体基板１００を用いる。もちろん、他の構成の半導体基板を用いることもできる。
図９（Ａ）に示すように、第１基板１０１に接合層１０７を介して半導体層１１８が設けられている。まず、半導体層１１８上に、素子形成領域に合わせて窒化シリコン層１５５、酸化シリコン層１５６を形成する。酸化シリコン層１５６は、素子分離のために半導体層１１８をエッチングするときのハードマスクとして用いる。窒化シリコン層１５５は、半導体層１１８をエッチングするときのエッチングストッパとして用いられる。次いで、しきい値電圧を制御するために、半導体層１１８に、硼素、アルミニウム、ガリウムなどのｐ型不純物、又はヒ素、リンなどのｎ型不純物を添加する。例えば、ｐ型不純物として硼素を用いた場合、５×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加すればよい。
次いで、図９（Ｂ）に示すように、酸化シリコン層１５６をマスクとして半導体層１１８及び接合層１０７をエッチングする。そして、エッチングにより露出した半導体層１１８及び接合層１０７の端面に対してプラズマ処理により窒化し、窒化物層１５７を形成する。この窒化処理により、少なくとも半導体層１１８の周辺端部には窒化シリコン層が形成される。窒化シリコンは絶縁性であり、耐酸化性がある。そのため、窒化シリコン層を形成することで、半導体層１１８の端面から電流が漏れることを防止でき、半導体層１１８と接合層１０７との間に、端面から酸化膜が成長してバーズビークが形成されるのを防止できる。
図９（Ｃ）は、素子分離絶縁層１５８を堆積する工程を説明するための断面図である。素子分離絶縁層１５８はＴＥＯＳと酸素を用いて酸化シリコン膜をＣＶＤ法で堆積することで形成する。図９（Ｃ）に示すように、半導体層１１８と半導体層１１８の隙間を埋めるように、素子分離絶縁層１５８は厚く堆積する。
図９（Ｄ）は窒化シリコン層１５５が露出するまで素子分離絶縁層１５８を除去する工程を示している。この除去工程は、ドライエッチングで行うことができる。このとき窒化シリコン層１５５はエッチングストッパとなる。素子分離絶縁層１５８は半導体層１１８の間に埋め込まれるように残存する。窒化シリコン層１５５はその後除去する。なお、この除去工程は化学的機械研磨によって行うこともできる。
次に、図９（Ｅ）に示すように、ゲート絶縁層１５９、２層構造のゲート電極１６０、サイドウオール絶縁層１６１、第１不純物領域１６２、第２不純物領域１６３、絶縁層１６４を形成する。第１不純物領域１６２、第２不純物領域１６３を半導体層１１８に形成することで、チャネル形成領域１６５が形成される。絶縁層１６４は窒化シリコンで形成し、ゲート電極１６０をエッチングするときのハードマスクとして用いる。
図１０（Ａ）に示すように、層間絶縁層１６６を形成する。層間絶縁層１６６はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を形成してリフローにより平坦化させる。また、ＴＥＯＳを用いて酸化シリコン膜を形成し化学的機械研磨処理によって平坦化してもよい。平坦化処理においてゲート電極１６０上の絶縁層１６４はエッチングストッパとして機能する。層間絶縁層１６６にはコンタクトホール１６７を形成する。コンタクトホール１６７は、サイドウオール絶縁層１６１を利用してセルフアラインコンタクトの構成となっている。
その後、図１０（Ｂ）で示すように、六フッ化タングステンを用い、ＣＶＤ法でコンタクトプラグ１７０を形成する。さらに絶縁層１７１を形成し、コンタクトプラグ１７０に合わせて開口を形成して配線１７２を設ける。配線１７２はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜を形成する。
このように、第１基板１０１に接合された半導体層１１８を用いて電界効果トランジスタを作製することができる。本形態に係る半導体層１１８は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。
また、半導体層１１８にレーザ光を照射して、半導体層１１８の表面の平坦性を向上させているため、電界効果トランジスタのチャネル形成領域とゲート絶縁層との界面準位密度を低くすることができる。よって、低い駆動電圧、高い電界効果移動、小さいサブスレッショルド値等、優れた特性を備えた電界効果トランジスタを形成することができる。
半導体製造用基板に形成された電界効果トランジスタを用いて、様々な用途の半導体装置を作製することができる。以下、図面を用いて、半導体装置の具体的な態様を説明する。
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図１１はマイクロプロセッサ２００の構成例を示すブロック図である。
マイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部２０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ２０９（ＲＯＭ）、及びメモリインターフェース２１０（ＲＯＭ Ｉ／Ｆ）を有している。
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は、命令解析部２０３に入力され、デコードされた後、演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき各種制御を行う。
具体的に演算回路制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６の読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路制御部２０２、命令解析部２０３、割り込み制御部２０４、レジスタ制御部２０７の動作のタイミングを制御する信号を生成する。
例えばタイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１１に示すマイクロプロセッサ２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
このようなマイクロプロセッサ２００は、絶縁表面を有する基板若しくは絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
次に、非接触でデータの送受信を行う機能、及び演算機能を備えた半導体装置の一例を説明する。図１２は、このような半導体装置の構成例を示すブロック図である。図１２に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。
図１２に示すように、ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。ＲＦＣＰＵ２１１は、アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９、変調回路２２０、および電源管理回路２３０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、ＣＰＵインターフェース２２４、中央処理ユニット２２５（ＣＰＵ２２５）、ランダムアクセスメモリ２２６（ＲＡＭ２２６）、読み出し専用メモリ２２７（ＲＯＭ２２７）を有している。
ＲＦＣＰＵ２１１の動作の概要は以下の通りである。アンテナ２２８が受信した信号は共振回路２１４により誘導起電力を生じる。誘導起電力は、整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９はＲＦＣＰＵ２１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ２１１を構成する絶縁表面を有する基板に取り付けることもできる。
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は、定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路２１９は、受信信号を復調する回路であり、変調回路２２０は、送信するデータを変調する回路である。
例えば、復調回路２１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。
クロックコントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。
中央処理ユニット２２５は、ＣＰＵインターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。ＣＰＵインターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、プログラムを使って、残りの演算を中央処理ユニット２２５が実行する方式を適用することができる。
このようなＲＦＣＰＵ２１１は、絶縁表面を有する基板若しくは絶縁基板上に接合された結晶方位が一定の半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部２２９を小型化しても長時間の動作を保証することができる。
（実施の形態１０）
本実施の形態では、イオン注入層を形成する方法について説明する。
イオン注入層の形成は、水素（Ｈ）に由来するイオン（以下「水素イオン種」と呼ぶ）を加速して、半導体基板に照射することにより行うことができる。より具体的には、水素ガス又は水素を組成に含むガスをソースガス（原材料）として用い、ソースガスを励起して水素プラズマを発生させ、該水素プラズマ中の水素イオン種を半導体基板に対して照射することで、半導体基板中にイオン注入層を形成している。
［水素プラズマ中のイオン］
上記のような水素プラズマ中には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋といった水素イオン種が存在する。以下に、各水素イオン種の反応過程（生成過程、消滅過程）を示す反応式を列挙する。
ｅ＋Ｈ→ｅ＋Ｈ＋＋ｅ ・・・・・（１）
ｅ＋Ｈ２→ｅ＋Ｈ２ ＋＋ｅ ・・・・・（２）
ｅ＋Ｈ２→ｅ＋（Ｈ２）＊→ｅ＋Ｈ＋Ｈ ・・・・・（３）
ｅ＋Ｈ２ ＋→ｅ＋（Ｈ２ ＋）＊→ｅ＋Ｈ＋＋Ｈ ・・・・・（４）
Ｈ２ ＋＋Ｈ２→Ｈ３ ＋＋Ｈ ・・・・・（５）
Ｈ２ ＋＋Ｈ２→Ｈ＋＋Ｈ＋Ｈ２ ・・・・・（６）
ｅ＋Ｈ３ ＋→ｅ＋Ｈ＋＋Ｈ＋Ｈ ・・・・・（７）
ｅ＋Ｈ３ ＋→Ｈ２＋Ｈ ・・・・・（８）
ｅ＋Ｈ３ ＋→Ｈ＋Ｈ＋Ｈ ・・・・・（９）
図１３に、上記の反応の一部を模式的に表したエネルギーダイアグラムを示す。なお、図１３に示すエネルギーダイアグラムは模式図に過ぎず、反応に係るエネルギーの関係を厳密に規定するものではない点に留意されたい。
［Ｈ３ ＋の生成過程］
上記のように、Ｈ３ ＋は、主として反応式（５）により表される反応過程により生成される。一方で、反応式（５）と競合する反応として、反応式（６）により表される反応過程が存在する。Ｈ３ ＋が増加するためには、少なくとも、反応式（５）の反応が、反応式（６）の反応より多く起こる必要がある（なお、Ｈ３ ＋が減少する反応としては他にも（７）、（８）、（９）が存在するため、（５）の反応が（６）の反応より多いからといって、必ずしもＨ３ ＋が増加するとは限らない。）。反対に、反応式（５）の反応が、反応式（６）の反応より少ない場合には、プラズマ中におけるＨ３ ＋の割合は減少する。
各反応式において、右辺（最右辺）の生成物の増加量は、その左辺（最左辺）に示す原料の密度や、その反応に係る速度係数などに依存する。ここで、Ｈ２ ＋の運動エネルギーが約１１ｅＶより小さい場合には（５）の反応が主要となり（すなわち、反応式（５）に係る速度係数が、反応式（６）に係る速度係数と比較して十分に大きくなり）、Ｈ２ ＋の運動エネルギーが約１１ｅＶより大きい場合には（６）の反応が主要となることが実験的に確認されている。
荷電粒子は電場から力を受けて運動エネルギーを得る。該運動エネルギーは、電場によるポテンシャルエネルギーの減少量に対応している。例えば、ある荷電粒子が他の粒子と衝突するまでの間に得る運動エネルギーは、動き出す前の荷電粒子のポテンシャルエネルギーと、他の荷電粒子と衝突する前の荷電粒子のポテンシャルエネルギーとの差に等しい。つまり、電場中において、他の粒子と衝突することなく長い距離を移動できる状況では、そうではない状況と比較して、荷電粒子の運動エネルギー（の平均）は大きくなる傾向にある。このように、荷電粒子の運動エネルギーが増大する傾向は、粒子の平均自由行程が大きい状況、すなわち、圧力が低い状況で生じ得る。
また、平均自由行程が小さくとも、その間に大きな運動エネルギーを得ることができる状況であれば、荷電粒子の運動エネルギーは大きくなる。すなわち、平均自由行程が小さくとも、電位差が大きい状況であれば、荷電粒子の持つ運動エネルギーは大きくなると言える。
これをＨ２ ＋に適用してみる。プラズマの生成に係るチャンバー内のように電場の存在を前提とすれば、該チャンバー内の圧力が低い状況ではＨ２ ＋の運動エネルギーは大きくなり、該チャンバー内の圧力が高い状況ではＨ２ ＋の運動エネルギーは小さくなる。つまり、チャンバー内の圧力が低い状況では（６）の反応が主要となるため、Ｈ３ ＋は減少する傾向となり、チャンバー内の圧力が高い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。また、プラズマ生成領域における電場（又は電界）が強い状況、すなわち、ある二点間の電位差が大きい状況では、Ｈ２ ＋の運動エネルギーは大きくなる。反対の状況では、Ｈ２ ＋の運動エネルギーは小さくなる。つまり、電場が強い状況では（６）の反応が主要となるためＨ３ ＋は減少する傾向となり、電場が弱い状況では（５）の反応が主要となるため、Ｈ３ ＋は増加する傾向となる。
［イオン源による差異］
ここで、イオン種の割合（特にＨ３ ＋の割合）が異なる例を示す。図１４は、１００％水素ガス（イオン源の圧力：４．７×１０−２Ｐａ）から生成されるイオンの質量分析結果を示すグラフである。横軸はイオンの質量である。スペクトル中、質量１、２、３のピークは、それぞれ、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。縦軸は、スペクトルの強度であり、イオンの数に対応する。図１４では、質量が異なるイオンの数量を、質量３のイオンを１００とした場合の相対比で表している。図１４から、上記イオン源により生成されるイオンの割合は、Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度となることが分かる。なお、このような割合のイオンは、プラズマを生成するプラズマソース部（イオン源）と、当該プラズマからイオンビームを引き出すための引出電極などから構成されるイオンドーピング装置によっても得ることが出来る。
図１５は、図１４とは異なるイオン源を用いた場合であって、イオン源の圧力がおおよそ３×１０−３Ｐａの時に、ＰＨ３から生成したイオンの質量分析結果を示すグラフである。この質量分析結果は、水素イオン種に着目したものである。また、質量分析は、イオン源から引き出されたイオンを測定することにより行った。図１４と同様、図１５のグラフの横軸はイオンの質量を示し、質量１、２、３のピークは、それぞれＨ＋、Ｈ２ ＋、Ｈ３ ＋に対応する。その縦軸はイオンの数量に対応するスペクトルの強度である。図１５から、プラズマ中のイオンの割合はＨ＋：Ｈ２ ＋：Ｈ３ ＋＝３７：５６：７程度であることが分かる。なお、図１５はソースガスがＰＨ３の場合のデータであるが、ソースガスとして１００％水素ガスを用いたときも、水素イオン種の割合は同程度になる。
図１５のデータを得たイオン源の場合には、Ｈ＋、Ｈ２ ＋およびＨ３ ＋のうち、Ｈ３ ＋が７％程度しか生成されていない。他方、図１４のデータを得たイオン源の場合には、Ｈ３ ＋の割合を５０％以上（図１４のデータでは８０％程度）とすることが可能である。これは、上記［Ｈ３ ＋の生成過程］の考察において明らかになったチャンバー内の圧力および電場に起因するものと考えられる。
［Ｈ３ ＋の照射メカニズム］
図１４のような複数のイオン種を含むプラズマを生成し、生成されたイオン種を質量分離しないで半導体基板に照射する場合、半導体基板の表面には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の各イオンが照射される。イオンの照射からイオン注入層の形成までのメカニズムを再現するために、次の５種類のモデル（モデル１乃至５）を考える。
１．照射されるイオン種がＨ＋で、照射後もＨ＋（Ｈ）である場合
２．照射されるイオン種がＨ２ ＋で、照射後もＨ２ ＋（Ｈ２）のままである場合
３．照射されるイオン種がＨ２ ＋で、照射後に２個のＨ（Ｈ＋）に分裂する場合
４．照射されるイオン種がＨ３ ＋で、照射後もＨ３ ＋（Ｈ３）のままである場合
５．照射されるイオン種がＨ３ ＋で、照射後に３個のＨ（Ｈ＋）に分裂する場合
［シミュレーション結果と実測値との比較］
上記のモデル１乃至５を基にして、水素イオン種をＳｉ基板に照射するシミュレーションを行った。シミュレーション用のソフトウェアとして、ＳＲＩＭ（ｔｈｅ Ｓｔｏｐｐｉｎｇ ａｎｄ Ｒａｎｇｅ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）を用いた。ＳＲＩＭは、モンテカルロ法によるイオン導入過程のシミュレーションソフトウェアであり、ＴＲＩＭ（ｔｈｅ Ｔｒａｎｓｐｏｒｔ ｏｆ Ｉｏｎｓ ｉｎ Ｍａｔｔｅｒ）の改良版である。なお、ＳＲＩＭは非晶質構造を対象とするソフトウェアではあるが、高エネルギー、高ドーズの条件で水素イオン種を照射する場合には、ＳＲＩＭを適用することが可能である。それは、水素イオン種とＳｉ原子の衝突により、Ｓｉ基板の結晶構造が非単結晶構造に変化するためである。
以下に、シミュレーション結果について説明する。なお、本実施の形態のシミュレーションでは、モデル２を用いた計算ではＨ２ ＋を質量２倍のＨ＋に置き換えている。また、モデル３ではＨ２ ＋を運動エネルギー１／２のＨ＋に置き換え、モデル４ではＨ３ ＋を質量３倍のＨ＋に置き換え、モデル５ではＨ３ ＋を運動エネルギー１／３のＨ＋に置き換えている。
上記のモデル１乃至モデル５を用いて、加速電圧８０ｋＶで水素イオン種をＳｉ基板に照射した場合（Ｈ換算で１０万個照射時）について、それぞれ、Ｓｉ基板中の水素元素（Ｈ）の深さ方向の分布を計算した。図１６に、その計算結果を示す。さらに、図１６に、Ｓｉ基板中の水素元素（Ｈ）の深さ方向の分布の実測値も示す。この実測値は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定したデータ（以下、ＳＩＭＳデータと呼ぶ。）ある。ＳＩＭＳで測定した試料は、図１４のデータを測定した条件で生成した水素イオン種（Ｈ＋、Ｈ２ ＋、Ｈ３）を、加速電圧８０ｋＶで照射したＳｉ基板である。
図１６において、モデル１乃至モデル５を用いた計算値のグラフの縦軸は、それぞれ、水素原子の数を示す右縦軸である。ＳＩＭＳデータのグラフの縦軸は、水素原子の濃度を示す左縦軸である。計算値およびＳＩＭＳデータ共に、そのグラフの横軸はＳｉ基板表面からの深さを表している。
実測値であるＳＩＭＳデータと計算値とを比較すると、モデル２およびモデル４は明らかにＳＩＭＳデータのグラフのピークから外れており、また、ＳＩＭＳデータにはモデル３に対応するピークは存在していない。このことから、モデル２乃至モデル４の寄与は、モデル１およびモデル５の寄与よりも、相対的に小さいことが分かる。イオンの運動エネルギーがｋｅＶのオーダーであるのに対して、Ｈ−Ｈの結合エネルギーは数ｅＶ程度に過ぎないことを考えれば、モデル２およびモデル４の寄与が小さいのは、Ｓｉ元素との衝突により、大部分のＨ２ ＋やＨ３ ＋が、Ｈ＋やＨに分離しているためと思われる。
従って、モデル２乃至モデル４は、以下の考察では考慮しない。次に、モデル１およびモデル５を用い、加速電圧が８０ｋＶ、６０ｋＶ、および４０ｋＶで、水素イオン種をＳｉ基板に照射した場合（Ｈ換算で１０万個照射時）をシミュレーションした結果を説明する。
図１７乃至図１９に、Ｓｉ基板中の水素（Ｈ）の深さ方向の分布の計算した結果を示す。図１７、図１８および図１９には、それぞれ、加速電圧が８０ｋＶ、６０ｋＶ、および４０ｋＶの場合の計算結果が示されている。さらに、図１７乃至図１９には、実測値であるＳＩＭＳデータ、およびＳＩＭＳデータにフィッティングしたグラフ（以下、フィッティング関数と呼ぶ）も示されている。ＳＩＭＳで測定した試料は、図１４のデータを測定した条件で生成した水素イオン種（Ｈ＋、Ｈ２ ＋、Ｈ３）を、加速電圧８０ｋＶ、６０ｋＶ、または４０ｋＶで加速して、照射したＳｉ基板である。なお、モデル１およびモデル５を用いた計算値のグラフの縦軸は右縦軸の水素原子の数であり、ＳＩＭＳデータおよびフィッティング関数のグラフの縦軸は左縦軸の水素原子の濃度である。また、各グラフの横軸はＳｉ基板表面からの深さを表している。
ここでは、フィッティング関数はモデル１およびモデル５を考慮して以下の計算式（ｆ１）により求めている。計算式（ｆ１）中、Ｘ、Ｙはフィッティングに係るパラメータであり、Ｖは体積である。
［フィッティング関数］
＝Ｘ／Ｖ×［モデル１のデータ］＋Ｙ／Ｖ×［モデル５のデータ］・・・（ｆ１）
フィッティング関数の決定には、現実に照射されるイオン種の割合（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度、図１４参照）を考えれば、Ｈ２ ＋の寄与（すなわち、モデル３）についても考慮すべきであるが、以下に示す理由により、ここでは、Ｈ２ ＋の寄与を除外している。
・モデル３に示される照射過程により導入される水素は、モデル５の照射過程と比較して僅かであるため、除外しても大きな影響はない（ＳＩＭＳデータにモデル３に対応するピークが現れていない。図１６参照。）。
・モデル３によるＳｉ基板中の水素元素の深さ方向プロファイルは、モデル５の深さ方向プロファイルとピーク位置が近いため（図１６参照。）、モデル３の寄与は、モデル５の照射過程において生じるチャネリング（結晶の格子構造に起因する元素の移動）により隠れてしまう可能性が高い。すなわち、モデル３のフィッティングパラメータを見積もるのは困難である。これは、本シミュレーションが非晶質Ｓｉを前提としており、結晶性に起因する影響を考慮していないことによるものである。
図２０に、計算式（ｆ１）のフィッティングパラメータを示す。いずれの加速電圧においても、Ｓｉ基板に導入されるＨの数の比は、［モデル１］：［モデル５］＝１：４２〜１：４５程度（モデル１におけるＨの数を１とした場合、モデル５におけるＨの数は４２以上４５以下程度）であり、照射されるイオン種の数の比は、［Ｈ＋（モデル１）］：［Ｈ３ ＋（モデル５）］＝１：１４〜１：１５程度（モデル１におけるＨ＋の数を１とした場合、モデル５におけるＨ３ ＋の数は１４以上１５以下程度）である。モデル３を考慮していないことや、非晶質Ｓｉと仮定して計算していることなどを考えれば、図２０に示す比は、実際の照射に係る水素イオン種の比（Ｈ＋：Ｈ２ ＋：Ｈ３ ＋＝１：１：８程度、図１４参照。）に近い値が得られていると言える。
［Ｈ３ ＋を用いる効果］
図１４に示すようなＨ３ ＋の割合を高めた水素イオン種を基板に照射することで、Ｈ３ ＋に起因する複数のメリットを享受することができる。例えば、Ｈ３ ＋はＨ＋やＨなどに分離して基板内に導入されるため、主にＨ＋やＨ２ ＋を照射する場合と比較して、イオンの導入効率を向上させることができる。これにより、半導体基板の生産性向上を図ることができる。また、同様に、Ｈ３ ＋が分離した後のＨ＋やＨの運動エネルギーは小さくなる傾向にあるから、薄い半導体層の製造に向いている。
なお、本実施の形態では、Ｈ３ ＋を効率的に照射するために、図１４に示すような水素イオン種を照射可能なイオンドーピング装置を用いる方法について説明している。イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３ ＋を照射することで、半導体特性の向上、ならびに、半導体基板の大面積化、低コスト化および生産性向上などの顕著な効果を得ることができる。一方で、Ｈ３ ＋の照射を第一に考えるのであれば、イオンドーピング装置を用いることに限定して解釈する必要はない。
半導体基板を作製する方法を説明する断面図。 半導体基板（第２基板）の再生処理方法を説明する断面図。 半導体基板（第２基板）の再生処理方法を説明する断面図。 半導体基板（第２基板）の再生処理方法を説明する断面図。 半導体基板（第２基板）の再生処理方法を説明する断面図。 半導体基板を作製する方法を説明する断面図。 半導体基板を作製する方法を説明する断面図。 半導体基板を作製する方法を説明する断面図。 半導体基板から半導体装置を製造する方法を説明する断面図。 半導体基板から半導体装置を製造する方法を説明する断面図。 半導体基板から得られるマイクロプロセッサの構成を示すブロック図。 半導体基板から得られるＲＦＣＰＵの構成を示すブロック図。 水素イオン種のエネルギーダイアグラム。 イオンの質量分析結果を示すグラフ。 イオンの質量分析結果を示すグラフ。 加速電圧が８０ｋＶの場合の水素元素の深さ方向プロファイル（計算値および実測値）のグラフ。 加速電圧が８０ｋＶの場合の水素元素の深さ方向プロファイル（計算値、実測値およびフィッティング関数）のグラフ。 加速電圧が６０ｋＶの場合の水素元素の深さ方向プロファイル（計算値、実測値およびフィッティング関数）のグラフ。 加速電圧が４０ｋＶの場合の水素元素の深さ方向プロファイル（計算値、実測値およびフィッティング関数）のグラフ。 図１８乃至図１９に示すフィッティング関数のフィッティングパラメータ（水素元素比および水素イオン種比）の表。
符号の説明
１００ 半導体基板
１０１ 第１基板
１０２ 第２基板
１１２ 第２基板
１０２Ａ 第２基板
１０２Ｂ 第２基板
１０２Ｃ 第２基板
１０２Ｄ 第２基板
１０２Ｅ 第２基板
１０３ 保護膜
１０４ イオンビーム
１０５ イオン注入層
１０７ 接合層
１０８ 半導体層
１１８ 半導体層
１０９ レーザ光
１１０ レーザ光
１１３ 酸化膜
１２０ バリア層
１２１ 酸化窒化シリコン膜
１２２ 窒化酸化シリコン膜
１２５ 半導体基板
１３０ バリア層
１３１ 接合層
１３５ 半導体基板
１４５ 半導体基板
１５５ 窒化シリコン層
１５６ 酸化シリコン層
１５７ 窒化物層
１５８ 素子分離絶縁層
１５９ ゲート絶縁層
１６０ ゲート電極
１６１ サイドウオール絶縁層
１６２ 第１不純物領域
１６３ 第２不純物領域
１６４ 絶縁層
１６５ チャネル形成領域
１６６ 層間絶縁層
１６７ コンタクトホール
１７０ コンタクトプラグ
１７１ 絶縁層
１７２ 配線
２００ マイクロプロセッサ
２０１ 演算回路
２０２ 演算回路制御部
２０３ 命令解析部
２０４ 割り込み制御部
２０５ タイミング制御部
２０６ レジスタ
２０７ レジスタ制御部
２０８ バスインターフェース
２０９ 読み出し専用メモリ
２１０ メモリインターフェース
２１１ ＲＦＣＰＵ
２１２ アナログ回路部
２１３ デジタル回路部
２１４ 共振回路
２１５ 整流回路
２１６ 定電圧回路
２１７ リセット回路
２１８ 発振回路
２１９ 復調回路
２２０ 変調回路
２２１ ＲＦインターフェース
２２２ 制御レジスタ
２２３ クロックコントローラ
２２４ ＣＰＵインターフェース
２２５ 中央処理ユニット
２２６ ランダムアクセスメモリ
２２７ 読み出し専用メモリ
２２８ アンテナ
２２９ 容量部
２３０ 電源管理回路

Claims (28)

  1. 半導体基板から分離された半導体層と、前記半導体層が固定されている第１基板を有する半導体装置製造用基板の作製方法であり、
    水素ガス、希ガス、ハロゲンガス及びハロゲン化合物ガスから選ばれた１種または複数種類のガスを含むソースガスを励起してイオン種を生成し、前記半導体基板でなる第２基板に前記イオン種を注入することにより、前記第２基板の表面から所定の深さの領域にイオン注入層を形成し、
    前記第２基板上に接合層を形成し、
    前記接合層と前記第１基板を接合することで、前記第１基板と前記第２基板を貼り合わせ、
    前記第２基板の加熱によって前記イオン注入層で前記第２基板を分離することにより、前記第２基板から分離された半導体層が固定された第１基板を形成し、
    前記半導体層が分離された第２基板を再生処理することを含み、
    前記再生処理は、前記半導体層が分離された面側から前記第２基板にレーザ光を照射する工程を少なくとも含むことを特徴とする半導体装置製造用基板の作製方法。
  2. 半導体基板から分離された半導体層と、前記半導体層が固定されている第１基板を有する半導体装置製造用基板の作製方法であり、
    水素ガス、希ガス、ハロゲンガス及びハロゲン化合物ガスから選ばれた１種または複数種類のガスを含むソースガスを励起してイオン種を生成し、前記半導体基板でなる第２基板に前記イオン種を注入することにより、前記第２基板の表面から所定の深さの領域にイオン注入層を形成し、
    前記第１基板上に第１接合層を形成し、
    前記第２基板に第２接合層を形成し、
    前記第１接合層と前記第２接合層を接合することで、前記第１基板と前記第２基板を貼り合わせ、
    前記第２基板の加熱によって前記イオン注入層で前記第２基板を分離することにより、前記第２基板から分離された半導体層が固定された第１基板を形成し、
    前記半導体層が分離された第２基板を再生処理することを含み、
    前記再生処理は、前記半導体層が分離された面側から前記第２基板にレーザ光を照射する工程を少なくとも含むことを特徴とする半導体装置製造用基板の作製方法。
  3. 請求項１又は２において、
    前記再生処理において、不活性雰囲気で前記レーザ光を照射することを特徴とする半導体装置製造用基板の作製方法。
  4. 請求項１又は２において、
    前記再生処理において、窒素雰囲気で前記レーザ光を照射することを特徴とする半導体装置製造用基板の作製方法。
  5. 請求項１乃至４のいずれか１項において、
    前記再生処理において、前記レーザ光はパルス発振レーザから発振されたレーザ光であることを特徴とする半導体装置製造用基板の作製方法。
  6. 請求項５において、
    前記再生処理において、前記レーザ光を照射した後、前記第２基板を熱酸化して、酸化膜を形成することを特徴とする半導体装置製造用基板の作製方法。
  7. 請求項５において、
    前記再生処理において、前記レーザ光を照射した後、ハロゲンを含む雰囲気で前記第２基板を熱酸化させることを特徴とする半導体装置製造用基板の作製方法。
  8. 半導体基板から分離された半導体層と、前記半導体層が固定されている第１基板を有する半導体装置製造用基板の作製方法であり、
    水素ガス、希ガス、ハロゲンガス及びハロゲン化合物ガスから選ばれた１種または複数種類のガスを含むソースガスを励起してイオン種を生成し、前記半導体基板でなる第２基板に前記イオン種を注入することにより、前記第２基板の表面から所定の深さの領域にイオン注入層を形成し、
    前記第２基板上に接合層を形成し、
    前記接合層と前記第１基板を接合することで、前記第１基板と前記第２基板を貼り合わせ、
    前記第２基板の加熱によって前記イオン注入層で前記第２基板を分離することにより、前記第２基板から分離された半導体層が固定された第１基板を形成し、
    前記半導体層が分離された第２基板を再生処理することを含み、
    前記再生処理は、前記第２基板を熱酸化して、酸化膜を形成する工程を少なくとも含むことを特徴とする半導体装置製造用基板の作製方法。
  9. 半導体基板から分離された半導体層と、前記半導体層が固定されている第１基板を有する半導体装置製造用基板の作製方法であり、
    水素ガス、希ガス、ハロゲンガス及びハロゲン化合物ガスから選ばれた１種または複数種類のガスを含むソースガスを励起してイオン種を生成し、前記半導体基板でなる第２基板に前記イオン種を注入することにより、前記第２基板の表面から所定の深さの領域にイオン注入層を形成し、
    前記第１基板に第１接合層を形成し、
    前記第２基板に第２接合層を形成し、
    前記第１接合層と前記第２接合層を接合することで、前記第１基板と前記第２基板を貼り合わせ、
    前記第２基板の加熱によって前記イオン注入層で前記第２基板を分離することにより、前記第２基板から分離された半導体層が固定された第１基板を形成し、
    前記半導体層が分離された第２基板を再生処理することを含み、
    前記再生処理は、前記第２基板を熱酸化して、酸化膜を形成する工程を少なくとも含むことを特徴とする半導体装置製造用基板の作製方法。
  10. 請求項８又は９において、
    前記再生処理において、ハロゲンを含む雰囲気で前記第２基板を熱酸化させることを特徴とする半導体装置製造用基板の作製方法。
  11. 請求項８又は９において、
    前記再生処理において、塩酸を含む雰囲気で前記第２基板を熱酸化させることを特徴とする半導体装置製造用基板の作製方法。
  12. 請求項８乃至１１のいずれか１項において、
    前記再生処理において、前記酸化膜を形成した後、前記酸化膜を介して、前記第２基板にレーザ光を照射することを特徴とする半導体装置製造用基板の作製方法。
  13. 請求項１２において、
    不活性雰囲気中で前記レーザ光を照射することを特徴とする半導体装置製造用基板の作製方法。
  14. 請求項１２項において、
    窒素雰囲気中で前記レーザ光を照射することを特徴とする半導体装置製造用基板の作製方法。
  15. 請求項１２において、
    前記再生処理において、前記レーザ光はパルス発振レーザから発振されたレーザ光であることを特徴とする半導体装置製造用基板の作製方法。
  16. 請求項１又は８において、
    前記第２基板にバリア層を形成し、
    前記バリア層上に接合層を形成し、
    前記バリア層を介して、前記第２基板に前記イオン種を注入することを特徴とする半導体装置製造用基板の作製方法。
  17. 請求項２又は９において、
    前記第２基板にバリア層を形成し、
    前記バリア層上に第２接合層を形成し、
    前記バリア層を介して、前記第２基板に前記イオン種を注入することを特徴とする半導体装置製造用基板の作製方法。
  18. 請求項１７又は１９において、
    前記バリア層は、窒化シリコン膜又は窒化酸化シリコン膜の一方を少なくとも含む単層膜又は２以上の膜が積層された多層膜であることを特徴とする半導体装置製造用基板の作製方法。
  19. 請求項１７又は１９において、
    前記バリア層は、前記第２基板を酸化した酸化膜を少なくとも含む単層膜又は２以上の膜を積層した多層膜であることを特徴とする半導体装置製造用基板の作製方法。
  20. 請求項１乃至７のいずれか１項において、
    前記接合層の形成は、シリコンソースガスに有機シランガスを用いて化学気相成長法により形成された酸化シリコン膜を形成することを特徴とする半導体装置製造用基板の作製方法。
  21. 請求項８乃至１５のいずれか１項において、
    前記第１接合層又は前記第２接合層の形成は、シリコンソースガスに有機シランガスを用いて化学気相成長法により形成された酸化シリコン膜を形成することを特徴とする半導体装置製造用基板の作製方法。
  22. 請求項２２又は２３において、
    前記有機シランガスは、珪酸エチル、トリメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシランから選ばれたガスであることを特徴とする半導体装置製造用基板の作製方法。
  23. 請求項１乃至２２のいずれか１項において、
    前記イオン注入層の形成に、イオンドーピング装置を用いることを特徴とする半導体装置製造用基板の作製方法。
  24. 請求項１乃至２３のいずれか１項において、
    前記イオン注入層の形成に前記ソースガスに水素ガスを用い、水素ガスから生成されたイオン種からＨ３ ＋イオンを質量分離して、前記Ｈ３ ＋イオンを前記第２基板に注入することを特徴とする半導体装置製造用基板の作製方法。
  25. 請求項１乃至２３のいずれか１項において、
    前記イオン注入層の形成に前記ソースガスに水素ガスを用い、
    前記水素ガスを励起してＨ＋、Ｈ２ ＋及びＨ３ ＋を生成し、前記Ｈ＋、Ｈ２ ＋及びＨ３ ＋を含むイオンビームを注入して、前記イオン注入層を形成し、
    前記イオンビームは、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋の総量に対してＨ３ ＋イオンの割合が７０％以上であることを特徴とする半導体装置製造用基板の作製方法。
  26. 請求項１乃至２５のいずれか１項において、前記第１基板は、アルミノシリケートガラス基板、アルミノホウケイ酸ガラス基板、バリウムホウケイ酸ガラス基板のいずれかであることを特徴とする半導体装置製造用基板の作製方法。
  27. 請求項１乃至２６のいずれか１項において、前記再生処理を行った第２基板を再利用して、前記半導体装置製造用基板を作製することを特徴とする半導体装置製造用基板の作製方法。
  28. 請求項１乃至２６のいずれか１項に記載の作製方法で作製された半導体装置製造用基板を用いて、半導体装置を作製する方法であり、
    前記第１基板上の前記半導体層を含む半導体素子を作製することを特徴とする半導体装置の作製方法。
JP2008076982A 2007-05-10 2008-03-25 半導体装置製造用基板の作製方法 Expired - Fee Related JP5289805B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008076982A JP5289805B2 (ja) 2007-05-10 2008-03-25 半導体装置製造用基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007125192 2007-05-10
JP2007125192 2007-05-10
JP2008076982A JP5289805B2 (ja) 2007-05-10 2008-03-25 半導体装置製造用基板の作製方法

Publications (3)

Publication Number Publication Date
JP2008306166A true JP2008306166A (ja) 2008-12-18
JP2008306166A5 JP2008306166A5 (ja) 2011-04-07
JP5289805B2 JP5289805B2 (ja) 2013-09-11

Family

ID=39969909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008076982A Expired - Fee Related JP5289805B2 (ja) 2007-05-10 2008-03-25 半導体装置製造用基板の作製方法

Country Status (2)

Country Link
US (1) US8088669B2 (ja)
JP (1) JP5289805B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105391A (ja) * 2007-10-04 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
JP2010147313A (ja) * 2008-12-19 2010-07-01 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2010272851A (ja) * 2009-04-22 2010-12-02 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2011040729A (ja) * 2009-07-16 2011-02-24 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法および半導体装置
JP2011228651A (ja) * 2010-03-30 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法
WO2013105634A1 (ja) * 2012-01-12 2013-07-18 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
US8193071B2 (en) * 2008-03-11 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5654206B2 (ja) 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8330126B2 (en) * 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
WO2010127320A2 (en) * 2009-04-30 2010-11-04 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
CN102460642A (zh) * 2009-06-24 2012-05-16 株式会社半导体能源研究所 半导体衬底的再加工方法及soi衬底的制造方法
EP2599110A4 (en) 2009-07-28 2014-04-23 Gigasi Solar Inc SYSTEMS, METHODS AND MATERIALS, INCLUDING CRYSTALLIZATION OF LASER-REINFORCED LASER-REINFORCED SUBSTRATES, AND PRODUCTS OBTAINED THEREFROM
WO2011024619A1 (en) * 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
KR101731809B1 (ko) 2009-10-09 2017-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생된 반도체 기판의 제조 방법, 및 ｓｏｉ 기판의 제조 방법
WO2011066485A2 (en) * 2009-11-25 2011-06-03 Gigasi Solar, Inc. Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers
EP2330697A1 (en) * 2009-12-07 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Semiconductor device having an InGaN layer
SG173283A1 (en) 2010-01-26 2011-08-29 Semiconductor Energy Lab Method for manufacturing soi substrate
US20110306180A1 (en) * 2010-06-14 2011-12-15 Venkatraman Prabhakar Systems, Methods and Products Involving Aspects of Laser Irradiation, Cleaving, and/or Bonding Silicon-Containing Material to Substrates
FR2965974B1 (fr) * 2010-10-12 2013-11-29 Soitec Silicon On Insulator Procédé de collage moléculaire de substrats en silicium et en verre
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
FR2971365B1 (fr) * 2011-02-08 2013-02-22 Soitec Silicon On Insulator Méthode de recyclage d'un substrat source
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
WO2013066977A1 (en) 2011-10-31 2013-05-10 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization
JP6076615B2 (ja) * 2012-04-27 2017-02-08 東京エレクトロン株式会社 不純物拡散方法、基板処理装置及び半導体装置の製造方法
WO2014019598A1 (de) * 2012-07-30 2014-02-06 Erich Thallner Substratverbund, verfahren und vorrichtung zum bonden von substraten
WO2014052476A2 (en) 2012-09-25 2014-04-03 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On... Methods for wafer bonding, and for nucleating bonding nanophases
US9536853B2 (en) * 2014-11-18 2017-01-03 International Business Machines Corporation Semiconductor device including built-in crack-arresting film structure
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US11232975B2 (en) * 2018-09-26 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000294754A (ja) * 1999-04-07 2000-10-20 Denso Corp 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2004260137A (ja) * 2002-12-06 2004-09-16 Soi Tec Silicon On Insulator Technologies 基板を再生する方法
WO2005024925A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Ｓｏｉウェーハの作製方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286709A (ja) * 1985-10-11 1987-04-21 Mitsubishi Electric Corp 半導体装置の製造方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6159825A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Controlled cleavage thin film separation process using a reusable substrate
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1154451A (ja) * 1997-08-07 1999-02-26 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
EP1835533B1 (en) * 2006-03-14 2020-06-03 Soitec Method for manufacturing compound material wafers and method for recycling a used donor substrate
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000294754A (ja) * 1999-04-07 2000-10-20 Denso Corp 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2004260137A (ja) * 2002-12-06 2004-09-16 Soi Tec Silicon On Insulator Technologies 基板を再生する方法
WO2005024925A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Ｓｏｉウェーハの作製方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105391A (ja) * 2007-10-04 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
JP2010147313A (ja) * 2008-12-19 2010-07-01 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2010272851A (ja) * 2009-04-22 2010-12-02 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP2011040729A (ja) * 2009-07-16 2011-02-24 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法および半導体装置
JP2011228651A (ja) * 2010-03-30 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法
WO2013105634A1 (ja) * 2012-01-12 2013-07-18 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法
KR20140112036A (ko) * 2012-01-12 2014-09-22 신에쓰 가가꾸 고교 가부시끼가이샤 열산화 이종 복합 기판 및 그 제조 방법
JPWO2013105634A1 (ja) * 2012-01-12 2015-05-11 信越化学工業株式会社 熱酸化異種複合基板及びその製造方法
US10103021B2 (en) 2012-01-12 2018-10-16 Shin-Etsu Chemical Co., Ltd. Thermally oxidized heterogeneous composite substrate and method for manufacturing same
KR102055933B1 (ko) * 2012-01-12 2019-12-13 신에쓰 가가꾸 고교 가부시끼가이샤 열산화 이종 복합 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20080280420A1 (en) 2008-11-13
US8088669B2 (en) 2012-01-03
JP5289805B2 (ja) 2013-09-11

Similar Documents

Publication Publication Date Title
JP5289805B2 (ja) 半導体装置製造用基板の作製方法
JP5285312B2 (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US7829433B2 (en) SOI substrate and manufacturing method of the same, and semiconductor device
JP5354945B2 (ja) 半導体装置の作製方法
JP5500781B2 (ja) Ｓｏｉ基板の製造方法
KR101478812B1 (ko) Ｓｏｉ 기판의 제조방법 및 반도체장치의 제조방법
JP5490371B2 (ja) 半導体装置の作製方法
JP5348989B2 (ja) 半導体基板の作製方法
JP5661990B2 (ja) Ｓｏｉ基板の製造方法
JP2009004739A (ja) Ｓｏｉ基板の作製方法、および半導体装置の作製方法
JP2011029619A (ja) 半導体基板の再生処理方法及びｓｏｉ基板の作製方法
JP5460972B2 (ja) Ｓｏｉ基板の作製方法、及び半導体装置の作製方法
JP5917036B2 (ja) Ｓｏｉ基板の作製方法
JP2008288569A (ja) 半導体基板の作製方法
JP2009135469A (ja) 半導体基板の作製方法および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130605

R150 Certificate of patent or registration of utility model

Ref document number: 5289805

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees