JP2009105391A - 半導体基板の作製方法 - Google Patents

半導体基板の作製方法 Download PDF

Info

Publication number
JP2009105391A
JP2009105391A JP2008257042A JP2008257042A JP2009105391A JP 2009105391 A JP2009105391 A JP 2009105391A JP 2008257042 A JP2008257042 A JP 2008257042A JP 2008257042 A JP2008257042 A JP 2008257042A JP 2009105391 A JP2009105391 A JP 2009105391A
Authority
JP
Japan
Prior art keywords
single crystal
semiconductor substrate
crystal semiconductor
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008257042A
Other languages
English (en)
Other versions
JP5348989B2 (ja
Inventor
Tomoaki Moriwaka
智昭 森若
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008257042A priority Critical patent/JP5348989B2/ja
Publication of JP2009105391A publication Critical patent/JP2009105391A/ja
Application granted granted Critical
Publication of JP5348989B2 publication Critical patent/JP5348989B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ガラス基板等の支持基板上に単結晶半導体基板から分離した単結晶半導体層を形成する半導体基板の作成方法、及び半導体層が分離された後の単結晶半導体基板を再生処理の方法を提供する。
【解決手段】ガラス基板等の支持基板に、単結晶半導体層を接合するに際し、支持基板または単結晶半導体基板の一方若しくは双方に、酸化シリコン膜を用いる。本構成によれば、ガラス基板等の耐熱温度が７００℃以下の基板でであっても接合部の接着力が強固なＳＯＩ層を得ることができる。また、単結晶半導体層が分離された単結晶半導体基板は、半導体層が分離された面側から単結晶半導体基板にレーザ光を照射して、単結晶半導体基板の表面を溶融させ、一領域あたりの溶融時間を０．５マイクロ秒乃至１ミリ秒とする再生処理を施した後、再利用する。
【選択図】図１

Description

本発明は、絶縁表面上に半導体層を有する半導体基板の作製方法に関する。
近年、ガラス等の絶縁表面を有する基板上に形成された半導体薄膜（厚さ数ｎｍ〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは集積回路や電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
単結晶半導体のインゴットを薄く切断して作製されるシリコンウエハに代わり、絶縁層の上に薄い単結晶半導体層を設けたシリコン・オン・インシュレータ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ：ＳＯＩ）と呼ばれる半導体基板（ＳＯＩ基板）が開発されており、マイクロプロセッサなどを製造する際の基板として普及しつつある。ＳＯＩ基板を使った集積回路は、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させ、低消費電力化を図るものとして注目されている。
ＳＯＩ基板を製造する方法としては、水素イオン注入剥離法が知られている（例えば、特許文献１参照）。例えば表面に酸化シリコン膜が形成されたシリコンウエハに水素等のイオンを注入することによって表面から所定の深さに微小気泡層を形成し劈開面とし、別のウエハに薄膜単結晶シリコン層（ＳＯＩ層）を接合する。さらに熱処理を施すことによりＳＯＩ層を劈開面から分離することでＳＯＩ基板を形成するという技術である。なお、水素イオン注入剥離法は、スマートカット（登録商標）法と呼ぶこともある。
また、特許文献１では、分離工程の後、シリコンウエハから分離されたＳＯＩ層にレーザ光を照射して、ＳＯＩ層を平坦化している。
一方、ガラスなどの絶縁基板にＳＯＩ層を形成しようとする試みもなされている。ガラス基板上にＳＯＩ層を形成したＳＯＩ基板の一例として、水素イオン注入剥離法を用いて、コーティング膜を有するガラス基板上に薄膜の単結晶シリコン層を形成したものが知られている（例えば、特許文献２参照）。この場合にも、シリコンウエハに水素イオンを注入することによって表面から所定の深さに微小気泡層を形成し、ガラス基板とシリコンウエハを貼り合わせ後に、微小気泡層を劈開面としてシリコンウエハを分離することで、ガラス基板上に薄い単結晶シリコン層（ＳＯＩ層）を形成している。
特開２０００−２９４７５４号公報 特開２００４−１３４６７５号公報
液晶ディスプレイに代表される表示装置の近年の画面面積大型化に伴い、用いられるガラス基板の大型化が著しく進行している。ガラス基板は、矩形形状であり、１９９０年初頭における第１世代の３００×４００ｍｍから、２０００年には第４世代となり６８０×８８０ｍｍ若しくは７３０×９２０ｍｍへと大型化している。
一方、半導体基板は、ＣＺ法（チョクラルスキ法）を用いて直径２０ｃｍ〜３０ｃｍの円柱状のインゴットを形成し、ダイヤモンドブレードなどで厚さ０．５ｍｍ〜１．５ｍｍ程度にスライスし、１枚の円形のウエハとする工程で作製されるため、ウエハサイズは限られている。
したがって、水素イオン注入剥離法によって、例えばシリコンウエハ等の単結晶半導体基板よりも大面積であるガラス基板を用いたアクティブマトリクス型の表示装置を作製する場合、１枚のガラス基板に対してシリコンウエハから分離された薄膜の単結晶シリコン層を複数枚貼り合わせる必要がある。そのため、一枚のシリコンウエハに対して複数回水素イオン注入剥離法を繰り返し、一枚のシリコンウエハから複数枚の薄膜の単結晶シリコン層をガラス基板上に形成することができれば、より効率的なＳＯＩ基板の作製が可能となる。
しかし、水素イオン注入剥離法によって薄膜の単結晶シリコン層が分離された側の単結晶半導体基板表面は、平坦性が大きく損なわれている。平坦性を欠いた単結晶半導体基板は、ガラス基板へ貼り合わせることが困難である。したがって、一枚の単結晶半導体基板から水素イオン注入剥離法にて複数回薄膜の単結晶シリコン層を得るためには、単結晶半導体基板表面の平坦性を回復させる処理を施す必要が生じる。
単結晶半導体基板表面の平坦性を上げるための方法としては、化学的機械的研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ法）が挙げられる。しかし、ＣＭＰ法は基板表面を機械的に研磨する方法のため、基板材料を大きく消費してしまうという問題がある。
また、単結晶半導体基板の平坦性回復処理として、レーザ光を照射し、局所的に加熱して溶融する方法が挙げられる。例えば、単結晶半導体基板としてシリコンウエハを使用し、シリコンに対して吸収係数の高い紫外光であるエキシマレーザを用いた場合、高出力のパルスレーザであるエキシマレーザ光でシリコンを照射すると、シリコン表面へ極短時間に大量の熱が供給される。パルス発振のレーザビームによる溶融時間はパルス幅と近似することができる。従来のパルス発振のエキシマレーザにおいては、パルス幅が数十ナノ秒乃至百数十ナノ秒であるため、シリコンウエハの溶融時間もほぼ数十ナノ秒乃至百数十ナノ秒といえる。エキシマレーザ等のパルスレーザを用いて、シリコンウエハを極短時間、急激に加熱することで、シリコン表面及びその近傍が溶融しシリコンウエハ面と垂直な方向へと凝固が進行するため、表面にリッジと呼ばれる突起が形成される。したがって、エキシマレーザ等のパルスレーザ光による処理ではシリコンウエハ表面の平坦性を回復するには限界がある。
一方、紫外や可視領域の波長を有する、連続発振のレーザ（以下、ＣＷレーザ）をシリコンに照射すると、パルスレーザと比較して長時間の加熱状態を保持することができるため、シリコンウエハ表面の平坦性の回復が期待される。しかしながら、シリコンウエハは一般的に０．５〜１．５ｍｍの厚さを有しているため、シリコンに対して高い吸収係数を有する紫外や可視領域の波長のＣＷレーザ光では、シリコンウエハの表面近傍でレーザ光のエネルギーがすべて吸収されてしまい、ＣＷレーザの照射によって発生する熱は、表面からシリコンウエハ全体に拡散される。よってシリコンウエハの平坦性を回復させるほどには、シリコンウエハを溶融させることができない。
本発明は上記の問題を鑑み、単結晶半導体層が分離された後の単結晶半導体基板を再生処理の方法を提供することを課題の一つとする。
本発明の半導体基板の作製方法の一は、水素ガス、希ガス、ハロゲンガス及びハロゲン化合物ガスから選ばれた１種または複数種類のガスを含むソースガスを励起してイオン種を生成し、第１の単結晶半導体基板にイオン種を導入することにより脆化層を形成する。次いで、第１の単結晶半導体基板上に接合層を形成し、接合層を介して、第１の単結晶半導体基板と支持基板とを接合することで、第１の単結晶半導体基板と支持基板を貼り合わせ、第１の単結晶半導体基板の加熱によって、脆化層を劈開面として第１の単結晶半導体基板を分離することにより、第１の単結晶半導体基板から分離された単結晶半導体層を支持基板上に固定して、半導体基板を作製する。また、半導体層が分離された第２の単結晶半導体基板は、平坦性が損なわれているため、半導体層が分離された面側から第２の単結晶半導体基板にレーザ光を照射して、第２の単結晶半導体基板を一領域あたり０．５マイクロ秒乃至１ミリ秒溶融させる再生処理を施した後、再利用する。
本発明の半導体基板の作製方法では、分離後の第２の単結晶半導体基板に、最適な波長を有するＣＷレーザ光を照射し、走査することで、第２の単結晶半導体基板表面の平坦性の回復が可能となる。また、第２の単結晶半導体基板表面の平坦性を回復させることで再度半導体基板の作製に用いることができる。また、再生処理した第２の単結晶半導体基板を用いて、集積回路等の半導体装置を作製することも可能である。
ＣＷレーザ光を照射して、単結晶半導体基板の表面を溶融させることで、単結晶半導体基板の平坦化する再生処理を行うことができる。この再生処理によって、単結晶半導体基板を再利用することが可能になり、半導体資源をより有効に活用することができる。また、再生処理された単結晶半導体基板を用いて、半導体基板を作製することで、基板の製造コストを低減することができる。
以下、本発明の実施の形態における半導体基板の作製方法の一例について、図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本発明は、単結晶半導体基板から薄膜の単結晶半導体層を剥離（分離）した後の、単結晶半導体基板の平坦化プロセスに関するものである。図１に、本発明による半導体基板の作製工程を説明するフロー図の一例を示す。
まず、単結晶半導体基板上に保護膜を形成し、該保護膜を介して単結晶半導体基板にイオンビームを照射して脆化層（イオン注入層）を形成する（Ｓｔ１）。次に、単結晶半導体基板または支持基板上に接合層を形成し（Ｓｔ２）、単結晶半導体基板と支持基板とを接合する（Ｓｔ３）。次いで、熱処理を行い、脆化層を劈開面として、単結晶半導体基板を支持基板から分離して（Ｓｔ４）、半導体基板を作製する（Ｓｔ５）。また、分離後の単結晶半導体基板には、再生処理を行い（Ｓｔ６）平坦性を回復した単結晶半導体基板（再生基板とも表記する）を作製する（Ｓｔ７）。
以下、本実施の形態において、図１に示した半導体基板の作製方法の一例を、図２乃至図４を用いて具体的に説明する。
まず、単結晶半導体基板１００を用意する。単結晶半導体基板としては、単結晶シリコンからなる基板、単結晶ガリウムヒ素基板等を用いることができる。また、必要に応じて、単結晶半導体基板の代わりに、シリコン、ゲルマニウムガリウムヒ素等の多結晶からなる半導体基板、若しくは、シリコン、ゲルマニウムガリウムヒ素等が形成された基板を用いることも可能である。なお、多結晶半導体基板を用いた場合は、分離後の半導体層は、劈開多結晶半導体層となる。本実施の形態では、単結晶半導体基板１００として、厚さ０．７ｍｍのシリコンウエハを用意する。
次に、単結晶半導体基板１００表面を洗浄して清浄した後に、単結晶半導体基板１００上に保護膜１０２を形成する（図２（Ａ））。保護膜１０２は、必ずしも形成する必要はないが、次に行う脆化層を形成するためのイオンの導入工程で単結晶半導体基板１００が金属などの不純物に汚染されることを防止し、また、照射されるイオンの衝撃による表面の損傷を防止することができるため、保護膜を形成するのが好ましい。
保護膜１０２は、ＣＶＤ法等により、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜などの絶縁材料を堆積した単層膜または多層膜とすることができる。または、単結晶半導体基板１００表面を熱酸化することによっても形成することができる。
なお、本明細書において、酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質をいう。例えば、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し、酸化窒化シリコン膜または窒化酸化シリコン膜を構成する原子の合計を１００原子％としたとき、窒素、酸素、Ｓｉ及び水素の含有比率が上記の範囲内に含まれるものとする。
次に、保護膜１０２を介して、電界で加速されたイオンでなるイオンビームを単結晶半導体基板１００に照射して、単結晶半導体基板１００の表面から所定の深さの領域に、脆化層１０４を形成する（図２（Ｂ））。
脆化層１０４を形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって制御することができる。イオンの平均進入深さとほぼ同じ深さ領域に、脆化層１０４が形成される。また、イオンを導入する深さで、単結晶半導体基板１００から分離される薄膜の単結晶半導体層の厚さが決定される。単結晶半導体基板１００から分離される単結晶半導体層の厚さは５ｎｍ以上５００ｎｍ以下であり、好ましい厚さの範囲は１０ｎｍ以上２００ｎｍ以下である。イオンを導入する深さを考慮して、イオンの加速電圧を調節する。
このイオン導入工程のソースガスには、水素ガスを用いることができる。水素ガスＨ２からは、質量数の異なる複数の水素イオン、すなわちＨ＋、Ｈ２ ＋、Ｈ３ ＋が生成されるが、水素ガスをソースガスに用いる場合は、Ｈ３ ＋が最も多く照射されることが好ましい。Ｈ３ ＋イオンを照射することで、Ｈ＋イオンまたはＨ２ ＋イオンを照射するよりもイオンの導入効率が向上し、かつ照射時間を短縮することができる。また、脆化層１０４に亀裂が生じやすくなる。
また、イオン導入工程のソースガスには、水素ガスの他、ヘリウム、アルゴンなどの希ガス、フッ素ガス、塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビームを作り出すことができる。
また、複数回のイオン導入工程を行うことで、脆化層１０４を形成することもできる。この場合、イオン導入工程ごとにプロセスガスを異ならせても、同じでもよい。例えば、まず、ソースガスに希ガスを用いてイオンの導入を行う。次に、水素ガスをプロセスガスに用いてイオンの導入を行う。また、初めにハロゲンガス又はハロゲン化合物ガスを用いてイオンの導入を行い、次に、水素ガスを用いてイオンの導入を行うこともできる。
脆化層１０４を形成した後、エッチングにより保護膜１０２を除去する。次に、単結晶半導体基板１００の保護膜１０２が形成されていた面上に、接合層１０６を形成する（図２（Ｃ））。接合層１０６は、平滑で親水性の接合面を単結晶半導体基板１００上に形成するための層である。このような接合層１０６には、化学的な反応により形成される絶縁膜が好ましく、特に酸化シリコン膜が好ましい。接合層に用いられる酸化シリコン膜の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。好ましい厚さは１０ｎｍ以上１００ｎｍ以下であり、より好ましくは２０ｎｍ以上５０ｎｍ以下である。なお、保護膜１０２を除去せず、保護膜１０２上に接合層１０６を形成することもできる。
接合層１０６として、酸化シリコン膜を化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）で形成する場合には、シリコンソースガスとして有機シランガスを用いることが好ましい。酸素ソースガスには酸素ガスを用いることができる。有機シランガスには、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、トリメチルシラン（ＴＭＳ：（ＣＨ３）３ＳｉＨ）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、又はトリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などを用いることができる。
接合層１０６となる酸化シリコン膜は、熱ＣＶＤ法で、加熱温度が２００℃以上５００℃以下で形成されるＬＴＯ（低温酸化物、ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）で形成することができる。この場合、シリコンソースガスにシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）などを用い、酸素ソースガスに酸素（Ｏ２）又は一酸化二窒素（Ｎ２Ｏ）などを用いることができる。
次いで、図３（Ａ）に示すように、絶縁表面を有する支持基板１０８と、単結晶半導体基板１００とを接合層１０６を介して貼り合わせる。支持基板１０８としては、液晶表示装置など電子工業用に使用されている透光性のガラス基板を用いることができる。ガラス基板には、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃以下（好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であって、歪み点が５８０℃以上６８０℃以下（好ましくは、６００℃以上６８０℃以下）である基板を用いることが、耐熱性、価格などの点から好ましい。また、ガラス基板は無アルカリガラス基板が好ましい。無アルカリガラス基板の材料には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
また、支持基板１０８には、ガラス基板の他、セラミック基板、石英基板やサファイア基板などの絶縁体でなる絶縁性基板、金属やステンレスなどの導電体でなる導電性基板、シリコンやガリウムヒ素など半導体でなる半導体基板などを用いることができる。
また、洗浄した支持基板１０８の上面に１０ｎｍ以上４００ｎｍ以下の厚さの、単層構造または２層以上の多層構造からなる絶縁層を形成して、この絶縁層と接合層１０６とを貼り合わせてもよい。支持基板上に絶縁層を形成する場合、絶縁層を構成する膜としては、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化ゲルマニウム、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲルマニウム膜などのシリコンまたはゲルマニウムを組成に含む絶縁膜を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁膜、窒化アルミニウムなどの金属の窒化物でなる絶縁膜、酸化窒化アルミニウム膜などの金属の酸化窒化物でなる絶縁膜、窒化酸化アルミニウム膜などの金属の窒化酸化物でなる絶縁膜を用いることもできる。
支持基板１０８としてアルカリ金属若しくはアルカリ土類金属などの半導体装置の信頼性を低下させる不純物を含むような基板を用いた場合、このような不純物が支持基板１０８から、ＳＯＩ基板の半導体層に拡散することを防止できるような膜を少なくとも１層以上設けることが好ましい。このような膜には、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などがある。このような膜を含ませることで、絶縁層をバリア層として機能させることができる。
例えば、絶縁層を単層構造のバリア層として形成する場合、厚さ１０ｎｍ以上２００ｎｍ以下の窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜で形成することができる。また、絶縁層をバリア層として機能させ、２層構造とする場合は、例えば、次の２層構造の膜があげられる。窒化シリコン膜と酸化シリコン膜の積層膜、窒化シリコン膜と酸化窒化シリコン膜、窒化酸化シリコン膜と酸化シリコン膜の積層膜、窒化酸化シリコン膜と酸化窒化シリコン膜。なお、例示した２層構造の膜において、先に記載した膜が支持基板１０８上面に形成される膜である。２層構造の絶縁層において、上層は、下層のブロッキング効果の高い層の内部応力が半導体層に作用しないように、応力を緩和するような膜を選択することが好ましい。また上層の厚さは１０ｎｍ以上２００ｎｍ以下、下層の厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。
単結晶半導体基板１００と、支持基板１０８との接合工程では、まず支持基板１０８の接合面側表面と単結晶半導体基板１００上に形成された接合層１０６表面を超音波洗浄などの方法で洗浄する。そして、支持基板１０８と接合層１０６とを密着させると、支持基板１０８と接合層１０６の界面にファン・デル・ワールス力が作用し、支持基板１０８と接合層１０６が接合する。支持基板１０８と単結晶半導体基板１００とを密着させることで、接合層１０６と支持基板１０８の界面に水素結合ができ、接合される。接合層１０６に、有機シランを用いてＣＶＤ法で形成した酸化シリコン膜を用いることで、支持基板１０８及び単結晶半導体基板１００を加熱することなく、常温で接合することができる。
なお、単結晶半導体基板１００と支持基板１０８とを貼り合わせるための接合層は、支持基板１０８側に設けても良く、または支持基板１０８と単結晶半導体基板１００の双方に設けても構わない。
また、結合力がより強固な接合を形成するために、例えば支持基板１０８の表面を酸素プラズマ処理若しくはオゾン処理して、その表面に親水性を持たせる処理を施してもよいし、支持基板１０８と接合層１０６を密着させた後、加熱処理又は加圧処理を行ってもよい。加熱処理の温度は４００℃以上６００℃以下とすることができる。また、加圧処理は、接合界面に垂直な方向に力が加わるように行い、加える圧力は支持基板１０８及び単結晶半導体基板１００の強度を考慮して決定する。
次に、脆化層１０４を劈開面として単結晶半導体基板１００を分離するために、支持基板１０８に接合層１０６を介して接合された単結晶半導体基板１００に熱処理を施す。加熱温度は４００℃以上６００℃以下とすることができる。単結晶半導体基板１００の加熱温度は接合層１０６を形成するときの単結晶半導体基板１００の温度以上とすることが好ましい。
４００℃以上６００℃以下の温度範囲で熱処理を行うことで単結晶半導体基板１００中の脆化層１０４に形成された微小な空孔に体積変化が起こり脆化層１０４に亀裂が生ずる。その結果、単結晶半導体基板１００Ａが脆化層１０４に沿って分離される（図３（Ｂ））。この熱処理により、支持基板１０８上には単結晶半導体基板１００から分離された薄膜の単結晶半導体層１１０が固定される。また、この熱処理で、支持基板１０８と接合層１０６との接合界面が加熱されるので、接合界面に水素結合よりも結合力が強い共有結合が形成され、接合界面での結合力を向上させることができる。
以上の工程により、支持基板１０８に薄膜の単結晶半導体層１１０が設けられた半導体基板１１２が作製される。一方、分離後の単結晶半導体基板１００Ａは分離された単結晶半導体層１１０の膜厚分だけ薄くなり、分離された表面は平坦性が大きく損なわれ、凹凸が形成された状態となる。したがって、分離後の単結晶半導体基板１００Ａを平坦化処理せず、再度水素イオンを導入し、脆化層を劈開面としてガラス基板上に薄膜の単結晶シリコン層を形成することは好ましくない。
そこで、分離後の単結晶半導体基板１００Ａを再利用するための表面の再生処理を行う。図４は、単結晶半導体基板１００Ａの再生処理を説明する断面図である。図４（Ａ）に示すように、単結晶半導体基板１００Ａの分離面側から、単結晶半導体基板１００Ａにレーザ光を照射して、単結晶半導体基板１００Ａを溶融させる。レーザ光によって、溶融された単結晶半導体基板１００Ａが冷却し、固化することで、結晶が単結晶半導体基板１００Ａの厚み方向に対して横方向に成長し、表面に形成された凹凸が平坦化された再生基板１００Ｂを得ることができる（図４（Ｂ））。また、レーザ光の照射によって、平坦性が向上すると共に、半導体基板の作製工程で生じた結晶欠陥が減少し、結晶性の向上した再生基板１００Ｂを得ることができる。なお、レーザ光の照射は、大気雰囲気下で行うことができる。
上述した再生処理において、照射するレーザ光には、単結晶半導体基板への光の侵入長が単結晶半導体基板の板厚と同程度である波長の、ＣＷレーザまたは繰り返し周波数が１０ＭＨｚ以上のパルスレーザ（以下、擬似ＣＷレーザ）を用いる。このような波長のレーザ光を連続的に照射することで、単結晶半導体基板の厚さ方向全体へ長時間加熱することが可能となるため、パルスレーザまたは光の侵入長が単結晶半導体基板の板厚よりも短いＣＷレーザを照射した場合よりも、長時間溶融させることができる。本発明においては、単結晶半導体基板に照射するレーザ光の波長及び照射時間を制御することで、単結晶半導体基板の溶融時間を０．５マイクロ秒乃至１ミリ秒とする。
溶融時間を上記の範囲内とすることで、レーザ光の照射によって単結晶半導体基板表面が溶融した後に、単結晶半導体基板の面方向に垂直な方向への凝固を防止して、面方向に平行な方向、いわゆる横方向に結晶を成長させることができる。なお、単結晶半導体基板の溶融時間とは、単結晶半導体基板の少なくとも表面及びその近傍が溶融し始めてから、凝固し終わるまでの時間をいう。
本明細書において、単結晶半導体基板の板厚と同程度の光の侵入長を有する波長とは、レーザ光の波長をλとし、レーザ光を照射する単結晶半導体基板の板厚をｄとし、単結晶半導体基板の消光係数をｋとしたとき、レーザ光の侵入長δが、式（１）
０．８ｄ≦δ≦１．５ｄ（但し、δ＝λ／４πｋ）・・（１）
を満たす範囲の波長のことをいう。
レーザ光の出力は、単結晶半導体基板を融点以上に加熱し、単結晶半導体基板表面を溶融させることが可能な範囲内において、自由に選択することができる。例えば、照射面におけるビームサイズがφ１ｍｍの場合、レーザ光の出力は２００Ｗ乃至６００Ｗとすることができる。また、レーザ光の走査速度も、レーザ光の出力と同様に、単結晶半導体基板を融点以上に加熱し、単結晶半導体基板表面を溶融させることが可能な範囲内において、自由に選択することができる。
本実施の形態においては、再生処理を施す単結晶半導体基板１００Ａとして、シリコンウエハを用いている。図５に、本実施の形態の単結晶半導体基板の材料として用いた単結晶シリコンの光の侵入長と波長の関係を示す。図５において、横軸は波長（ｎｍ）を示し、縦軸は光の侵入長（μｍ）を示す。図５に示すように、シリコンに対する光の侵入長は強い波長依存性を有する。
本実施の形態において、シリコンウエハの板厚は約０．７ｍｍであるため、シリコンへの光の侵入長が約０．８４ｍｍである波長１０６４ｎｍを発振可能な、連続発振のＹＡＧレーザを選択する。シリコンへの光の侵入長が約０．８４ｍｍであれば、上記の式（１）を満たすため、波長が１０６４ｎｍのレーザ光は、厚さ０．７ｍｍのシリコンウエハを厚み方向全領域に渡って加熱してシリコンウエハの表面を溶融することが可能である。そこで、マルチモード出力のＹＡＧレーザ発振器から射出されたレーザ光を、光学系を用いて照射面にてφ１ｍｍになるよう加工し、次いで、シリコンウエハの分離された側の表面を照射面として、レーザ光を走査する。また、レーザ光の出力は例えば４５０Ｗとし、走査速度は例えば１乃至１００ｃｍ／ｓｅｃとする。
レーザ光の一領域あたり（単位面積あたり）への照射時間は、ビーム径及び走査速度から求めることができる。本実施の形態においては、ビーム径φ１ｍｍで、走査速度が１乃至１００ｃｍ／ｓｅｃであるため、単結晶半導体基板一領域あたりの照射時間は１ミリ秒乃至１０ミリ秒となる。レーザ光が単結晶半導体基板に照射されると、レーザ光のエネルギーが熱となって単結晶半導体基板の面方向に伝導すると共に、板厚方向にも熱が伝導する。面方向へ伝導するエネルギーが、板厚方向へ伝導するエネルギーより大きい間は、単結晶半導体基板の温度が上昇する。この結果、図１５に示すように、単結晶半導体基板１００Ａの表面とその近傍の温度（実線１２５）は急峻には上昇せず、加熱時間１２８において徐々に加熱される。
前述した様に、シリコンに対して高い吸収係数を有する紫外や可視領域の波長のＣＷレーザ光を照射すると、シリコンウエハの表面とその近傍でレーザ光のエネルギーがすべて吸収され、シリコンウエハ表面が溶融するが、板厚方向へ伝導する熱のエネルギーが大きく縦方向の結晶成長が生じる。対して、本発明においては、単結晶半導体基板の板厚と同程度の光の侵入長を有するレーザ光を照射するため、単結晶半導体基板の厚み方向全体にわたって基板を加熱することができ、単結晶半導体基板の縦方向への凝固を防止することができる。
単結晶半導体基板の温度が融点温度以上の期間が溶融期間１２７となる。溶融期間の後、板厚方向で伝導するエネルギーが面方向へ伝導するエネルギーより大きい間は、徐々に単結晶半導体基板１００Ａ（実線１２５）の温度が下降する。この期間を冷却期間１２９という。このため、単結晶半導体基板１００Ａの一領域にレーザ光が照射されていても、実質的に単結晶半導体基板１００Ａを溶融する時間は、単結晶半導体基板１００Ａの一領域に連続的に照射されている時間１２６の１０分の１程度となると考えられる。このため、例えば、単結晶半導体基板一領域あたり１ミリ秒乃至１０ミリ秒レーザ光が照射される場合は、その溶融時間は０．１ミリ秒乃至１ミリ秒となる。
なお、本発明の実施はこれに限られず、シリコンウエハ厚さ方向の全領域に渡って加熱可能な波長であればどのようなＣＷレーザ、または擬似ＣＷレーザを用いてもよく、例えば、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、ＫＧＷレーザ、ＫＹＷレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、Ｙ２Ｏ３レーザ、色素レーザ、半導体レーザ等を用いることができる。なお、疑似ＣＷレーザは、ＣＷレーザと同様にレーザ光が照射されている部分を完全溶融状態に保つことができる。
また、レーザ光の照射時間は、上記の範囲に限られず単結晶半導体基板の溶融時間を０．５マイクロ秒乃至１ミリ秒とできる範囲内で自由に設定することができる。一領域あたりの照射時間は、走査方向におけるビームスポットの幅を、レーザ光の走査速度で割ることで計算することができる。例えば、走査方向におけるビームスポットの幅を５μｍ乃至１５μｍとし、走査速度を３００ｍｍ／ｓｅｃ乃至７００ｍｍ／ｓｅｃとすると、レーザ光の照射時間は、１０マイクロ秒乃至５０マイクロ秒となる。また、このとき一領域あたりの溶融時間は、１マイクロ秒乃至５マイクロ秒となる。
以上示したように、平坦性の損なわれた分離の後の単結晶半導体基板１００Ａに、分離された表面側から、単結晶半導体基板１００Ａの板厚と同程度の光の侵入長を有する波長のレーザ光を照射することにより、単結晶半導体基板１００Ａ表面の平坦性を回復した再生基板１００Ｂを得ることができる。
以降、同様に水素イオンの導入による薄膜の単結晶半導体層の分離とレーザ光照射による再生処理を繰り返すことで一枚の単結晶半導体基板１００から複数枚の単結晶半導体層１１０を形成することができる。水素イオンの導入による薄膜の単結晶半導体層の分離と再生処理を繰り返す毎に当然単結晶半導体基板１００の厚みは除々に薄くなっていく。そこで、再生処理においては、単結晶半導体基板の厚みに最適な波長、つまり、単結晶半導体基板への光の侵入長が単結晶半導体基板の板厚と同程度の波長を有するＣＷレーザ光に適宜変更する。波長可変のレーザを用いると一台のレーザで様々な厚みを有する単結晶半導体基板に対応できるため効率がよい。このように、単結晶半導体基板の厚さに適時使用するＣＷレーザ光の波長を変更し再生処理を施すことで、単結晶半導体基板を最大限再利用することが可能となる。
なお、再生基板１００Ｂで、半導体基板を作製する場合、保護膜１０２を形成する前に、レーザ光の照射で再生基板１００Ｂに形成された酸化膜をエッチングなどにより除去する工程を必要に応じて行う。
また、単結晶半導体基板１００Ａと同様に、半導体基板１１２上に形成された単結晶半導体層１１０の上面も平坦性が損なわれていることがある。そのため、半導体装置を製造する前に、その表面を平坦化するため、化学的機械的研磨（ＣＭＰ）を行うことが好ましい。単結晶半導体層１１０の平坦性を向上することにより、後に形成する半導体素子のばらつきを抑えることができる。なお、所望の特性が得られるようであれば、平坦化工程は省略してもかまわない。
また、再度の加熱やレーザ光の照射を行うことにより、単結晶半導体層１１０の特性を向上させても良いし、化学的機械研磨とレーザ光の照射処理を組み合わせて行っても構わない。なお、加熱処理時の温度は、支持基板１０８の耐熱温度を目安とすることができる。支持基板１０８としてガラス基板を用いる場合には、ガラス基板の歪み点を目安とすればよい。具体的には、歪み点±５０℃（５８０℃以上６８０℃以下）程度の温度にて加熱処理を行えばよい。また、単結晶半導体層１１０にレーザ光を照射する場合は、単結晶半導体基板１００Ａの再生処理に用いたレーザとは異なり、エキシマレーザなどのパルス発振レーザを用いるのが好ましい。
本実施の形態で示す半導体基板の作製方法によって、分離後の単結晶半導体基板を平坦化して再利用することが可能となり、資源を有効に活用することができる。また、本発明に係る再生処理を適用することで、基板表面を機械的に研磨するＣＭＰ法と異なり、厚さの減少量の極めて小さい再生基板を提供することが可能となる。
また、この再生基板を用いて半導体基板を作製することで、半導体基板及びその基板から製造される半導体装置の製造コストを低減することができる。
（実施の形態２）
図１乃至図４を用いて説明した半導体基板の作製方法では、ガラス基板等の耐熱温度が７００℃以下の支持基板であっても、単結晶半導体基板との結合力を強固にすることができる。また、無アルカリガラス基板などの各種のガラス基板を支持基板に適用することが可能となる。従って、支持基板にガラス基板を用いることで、一辺が１メートルを超える大面積な半導体基板を製造することができる。このような大面積な半導体製造基板に複数の半導体素子を形成することで、液晶ディスプレイ、エレクトロルミネッセンスディスプレイを作製することができる。また、このような表示装置だけでなく、半導体基板を用いて、太陽電池、フォトＩＣ、半導体記憶装置など各種の半導体装置を製造することができる。
以下、図６と図７を参照して、半導体基板で半導体装置を作製する方法を説明する。ここでは、図１の方法で作製された半導体基板を用いる。もちろん、他の構成の半導体基板を用いることもできる。
図６（Ａ）に示すように、支持基板１０８に接合層１０６を介して単結晶半導体層１１０が設けられている。まず、単結晶半導体層１１０上に、素子形成領域に合わせて窒化シリコン層１５５、酸化シリコン層１５６を形成する。酸化シリコン層１５６は、素子分離のために単結晶半導体層１１０をエッチングするときのハードマスクとして用いる。窒化シリコン層１５５は、単結晶半導体層１１０をエッチングするときのエッチングストッパとして用いられる。次いで、しきい値電圧を制御するために、単結晶半導体層１１０に、硼素、アルミニウム、ガリウムなどのｐ型不純物、又はヒ素、リンなどのｎ型不純物を添加する。例えば、ｐ型不純物として硼素を用いた場合、５×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加すればよい。
次いで、図６（Ｂ）に示すように、酸化シリコン層１５６をマスクとして単結晶半導体層１１０及び接合層１０６をエッチングする。そして、エッチングにより露出した単結晶半導体層１１０及び接合層１０６の端面に対してプラズマ処理により窒化し、窒化物層１５７を形成する。この窒化処理により、少なくとも単結晶半導体層１１０の周辺端部には窒化シリコン層が形成される。窒化シリコンは絶縁性であり、耐酸化性がある。そのため、窒化シリコン層を形成することで、単結晶半導体層１１０の端面から電流が漏れることを防止でき、単結晶半導体層１１０と接合層１０６との間に、端面から酸化膜が成長してバーズビークが形成されるのを防止できる。
図６（Ｃ）は、素子分離絶縁層１５８を堆積する工程を説明するための断面図である。素子分離絶縁層１５８はＴＥＯＳと酸素を用いて酸化シリコン膜をＣＶＤ法で堆積することで形成する。図６（Ｃ）に示すように、単結晶半導体層１１０と単結晶半導体層１１０の隙間を埋めるように、素子分離絶縁層１５８は厚く堆積する。
図６（Ｄ）は窒化シリコン層１５５が露出するまで素子分離絶縁層１５８を除去する工程を示している。この除去工程は、ドライエッチングで行うことができる。このとき窒化シリコン層１５５はエッチングストッパとなる。素子分離絶縁層１５８は単結晶半導体層１１０の間に埋め込まれるように残存する。窒化シリコン層１５５はその後除去する。なお、この除去工程は化学的機械研磨によって行うこともできる。
次に、図６（Ｅ）に示すように、ゲート絶縁層１５９、２層構造のゲート電極１６０、サイドウオール絶縁層１６１、第１不純物領域１６２、第２不純物領域１６３、絶縁層１６４を形成する。第１不純物領域１６２、第２不純物領域１６３を単結晶半導体層１１０に形成することで、チャネル形成領域１６５が形成される。絶縁層１６４は窒化シリコンで形成し、ゲート電極１６０をエッチングするときのハードマスクとして用いる。
図７（Ａ）に示すように、層間絶縁層１６６を形成する。層間絶縁層１６６はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）膜を形成してリフローにより平坦化させる。また、ＴＥＯＳを用いて酸化シリコン膜を形成し化学的機械研磨処理によって平坦化してもよい。平坦化処理においてゲート電極１６０上の絶縁層１６４はエッチングストッパとして機能する。層間絶縁層１６６にはコンタクトホール１６７を形成する。コンタクトホール１６７は、サイドウオール絶縁層１６１を利用してセルフアラインコンタクトの構成となっている。
その後、図７（Ｂ）で示すように、六フッ化タングステンを用い、ＣＶＤ法でコンタクトプラグ１７０を形成する。さらに絶縁層１７１を形成し、コンタクトプラグ１７０に合わせて開口を形成して絶縁層１７２を設ける。配線１７２はアルミニウム若しくはアルミニウム合金で形成し、上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜で形成する。
このように、支持基板１０８に接合された単結晶半導体層１１０を用いて電界効果トランジスタを作製することができる。本形態に係る単結晶半導体層１１０は、結晶方位が一定の単結晶半導体であるため、均一で高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な特性値の不均一性を抑制し、高移動化などの高性能化を達成することができる。
半導体製造用基板に形成された電界効果トランジスタを用いて、様々な用途の半導体装置を作製することができる。以下、図面を用いて、半導体装置の具体的な態様を説明する。
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図８はマイクロプロセッサ２００の構成例を示すブロック図である。
マイクロプロセッサ２００は、演算回路２０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部２０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部２０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部２０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部２０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ２０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部２０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース２０８（Ｂｕｓ Ｉ／Ｆ）、読み出し専用メモリ２０９、及びメモリインターフェース２１０（ＲＯＭ Ｉ／Ｆ）を有している。
バスインターフェース２０８を介してマイクロプロセッサ２００に入力された命令は、命令解析部２０３に入力され、デコードされた後、演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５に入力される。演算回路制御部２０２、割り込み制御部２０４、レジスタ制御部２０７、タイミング制御部２０５は、デコードされた命令に基づき各種制御を行う。
具体的に演算回路制御部２０２は、演算回路２０１の動作を制御するための信号を生成する。また、割り込み制御部２０４は、マイクロプロセッサ２００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部２０７は、レジスタ２０６のアドレスを生成し、マイクロプロセッサ２００の状態に応じてレジスタ２０６の読み出しや書き込みを行う。タイミング制御部２０５は、演算回路２０１、演算回路制御部２０２、命令解析部２０３、割り込み制御部２０４、レジスタ制御部２０７の動作のタイミングを制御する信号を生成する。
例えばタイミング制御部２０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図８に示すマイクロプロセッサ２００は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。
このようなマイクロプロセッサ２００は、絶縁表面を有する基板若しくは絶縁基板上に接合された結晶方位が一定の単結晶半導体層（ＳＯＩ層）によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。
次に、非接触でデータの送受信を行う機能、及び演算機能を備えた半導体装置の一例を説明する。図９は、このような半導体装置の構成例を示すブロック図である。図９に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。
図９に示すように、ＲＦＣＰＵ２１１は、アナログ回路部２１２とデジタル回路部２１３を有している。アナログ回路部２１２として、共振容量を有する共振回路２１４、整流回路２１５、定電圧回路２１６、リセット回路２１７、発振回路２１８、復調回路２１９、変調回路２２０と電源管理回路２３０を有している。デジタル回路部２１３は、ＲＦインターフェース２２１、制御レジスタ２２２、クロックコントローラ２２３、インターフェース２２４、中央処理ユニット２２５、ランダムアクセスメモリ２２６、読み出し専用メモリ２２７を有している。
ＲＦＣＰＵ２１１の動作の概要は以下の通りである。アンテナ２２８が受信した信号は共振回路２１４により誘導起電力を生じる。誘導起電力は、整流回路２１５を経て容量部２２９に充電される。この容量部２２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部２２９はＲＦＣＰＵ２１１と一体形成されている必要はなく、別部品としてＲＦＣＰＵ２１１を構成する絶縁表面を有する基板に取り付けることもできる。
リセット回路２１７は、デジタル回路部２１３をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路２１８は、定電圧回路２１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路２１９は、受信信号を復調する回路であり、変調回路２２０は、送信するデータを変調する回路である。
例えば、復調回路２１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信するため、変調回路２２０は、共振回路２１４の共振点を変化させることで通信信号の振幅を変化させている。
クロックコントローラ２２３は、電源電圧又は中央処理ユニット２２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路２３０が行っている。
アンテナ２２８からＲＦＣＰＵ２１１に入力された信号は復調回路２１９で復調された後、ＲＦインターフェース２２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ２２２に格納される。制御コマンドには、読み出し専用メモリ２２７に記憶されているデータの読み出し、ランダムアクセスメモリ２２６へのデータの書き込み、中央処理ユニット２２５への演算命令などが含まれている。
中央処理ユニット２２５は、ＣＰＵインターフェース２２４を介して読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２にアクセスする。ＣＰＵインターフェース２２４は、中央処理ユニット２２５が要求するアドレスより、読み出し専用メモリ２２７、ランダムアクセスメモリ２２６、制御レジスタ２２２のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット２２５の演算方式は、読み出し専用メモリ２２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、プログラムを使って、残りの演算を中央処理ユニット２２５が実行する方式を適用することができる。
このようなＲＦＣＰＵ２１１は、絶縁表面を有する基板若しくは絶縁基板上に接合された結晶方位が一定の半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部２２９を小型化しても長時間の動作を保証することができる。
本実施例では、支持基板上に半導体層を固定した後に支持基板から分離した単結晶半導体基板と、当該単結晶半導体基板を本発明に係る単結晶半導体基板の再生方法によって再生した再生基板の平坦性および結晶性を比較する。なお、本実施例においては、単結晶半導体基板としてシリコンウエハを用いる。
本実施例に用いた試料は、以下の手順で作製した。まず、厚さ０．７ｍｍのシリコンウエハに水素イオンを照射して、脆化層を形成した後に、接合層として厚さ５０ｎｍの酸化シリコン膜を形成した。次いで、下地絶縁膜として厚さ５０ｎｍの酸化窒化シリコン膜及び厚さ１００ｎｍの窒化酸化シリコン膜を形成した支持基板としてのガラス基板に、接合層を介してシリコンウエハを貼り合わせた。次に、シリコンウエハを加熱して、シリコンウエハから分離された厚さ１８０ｎｍの単結晶シリコン層をガラス基板上に固定させつつ、脆化層を劈開面としてシリコンウエハを分離した。
図１０に分離後のシリコンウエハの分離側表面の平坦性をＤＦＭ（Ｄｙｎａｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）法にて測定した結果を示す。本測定の結果、分離後のシリコンウエハにおいては、Ｒａ値（平均面粗さ）が約１０ｎｍであり、表面の平坦性が大きく損なわれていることがわかる。
さらに、シリコンウエハの分離側表面の結晶性をＥＢＳＰ（Ｅｌｅｃｔｒｏｎ ＢａｃｋＳｃａｔｔｅｒ ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）法にて測定し、その結果を図１１に示す。本測定において、測定範囲は１００μｍ×１００μｍとする。図１１（Ａ）はシリコンウエハ表面に対して垂直な方向の結晶方位の分布を示すものであり、結晶の欠陥は黒い点で表される。また、図１１（Ｂ）は、図１１（Ａ）における面方位を示す。図１１より、分離後のシリコンウエハの結晶方位はほぼ一方向に揃い単結晶であると見なされるが結晶欠陥が非常に多い状態であることがわかる。以上のように、分離後のシリコンウエハ表面は、表面の平坦性が大きく損なわれ、かつ欠陥が非常に多い状態となっている。
図１２に、レーザ光を照射したシリコンウエハの分離側表面の平坦性をＤＦＭ法にて測定した結果を示す。本実施例においては、マルチモード出力の波長１０６４ｎｍのＹＡＧレーザ発振器から射出されたレーザ光を、光学系を用いて照射面にてφ１ｍｍになるよう加工し、シリコンウエハの分離された側の面を照射面として、レーザ光を走査する。また、レーザ光の出力は４５０Ｗ、走査速度は３５ｃｍ／ｓｅｃとする。このとき、シリコンウエハの一領域あたりの照射時間はおよそ３ミリ秒となり、その溶融時間は０．３ミリ秒となる。
図１２に示した測定の結果、レーザ光を照射したシリコンウエハの表面のＲａ値（平均面粗さ）は約１．４ｎｍであり、レーザ光を照射する前と比較して大きく平坦性が向上していることがわかる。
さらに、レーザ光を照射したシリコンウエハの表面の結晶性をＥＢＳＰ法にて測定した結果を図１３（Ａ）に示す。本測定において、測定範囲は１００μｍ×１００μｍとした。また、図１３（Ｂ）は、図１３（Ａ）における面方位を示す。図１３のＥＢＳＰの測定結果から、レーザ光を照射する前と比較して結晶欠陥が大きく低減した単結晶シリコンであると判断できる。
また、図１４に再生処理後のシリコンウエハにおいてレーザ光を照射した部分のラマン分光法による測定の結果を示す。ラマン分光法は、物質の結晶性を評価する有効な方法の１つであり、レーザ照射によって形成される半導体膜の結晶性を定量化する目的で使用される。一般に、ラマン線のピーク位置からは、結晶性や結晶粒子サイズに関する情報等が得られる。
図１４において、横軸は波数（ｃｍ−１）、縦軸はラマン散乱光の強度（以下、ラマン強度とする）である。また、実線で示すスペクトルが分離後にレーザ光を照射したシリコンウエハのスペクトルであり、点線で示すスペクトルが分離前のシリコンウエハのスペクトルである。このグラフより、レーザ光照射後のシリコンウエハのラマン強度のピークは、分離前のシリコンウエハのラマン強度のピークとほぼ同じ位置であることが分かる。したがって、レーザ光照射後のシリコンウエハは、分離前のシリコンウエハとほぼ同等の特性を持っているということができる。
以上により、水素イオンを導入した脆化層を劈開面として薄膜の単結晶半導体層を分離したシリコンウエハの表面状態は、シリコンへの侵入長がシリコンウエハ厚と同程度の波長のＣＷレーザ光を照射し、表面及びその近傍を長時間溶融させることで平坦性及び結晶性を回復することが可能であることがわかる。シリコンウエハ全面にレーザ光を照射し、平坦性及び結晶性を回復させることで再度水素イオンを導入した脆化層を劈開面として薄膜の単結晶シリコン層をガラス基板上に形成することが可能となる。
本発明の半導体基板の作製方法の一例を示すフロー図。 本発明の半導体基板の作製方法の一例を示す断面図。 本発明の半導体基板の作製方法の一例を示す断面図。 本発明の半導体基板の作製方法の一例を示す断面図。 単結晶シリコンにおける、光の侵入長と波長の関係を示した図。 半導体基板から半導体装置の製造方法を説明する断面図。 半導体基板から半導体装置の製造方法を説明する断面図。 半導体基板から得られるマイクロプロセッサの構成を示すブロック図。 半導体基板から得られるＲＦＣＰＵの構成を示すブロック図。 単結晶半導体層分離後のシリコンウエハの分離側表面をＤＦＭ法にて測定した結果を示す図。 単結晶半導体層分離後のシリコンウエハの分離側表面をＥＢＳＰ法にて測定した図。 レーザ光照射後のシリコンウエハの分離側表面をＤＦＭ法にて測定した結果を示す図。 レーザ光照射後のシリコンウエハの分離側表面をＥＢＳＰ法にて測定した図。 レーザ光を照射後のシリコンウエハのラマン分光法による測定の結果を示す図。 光の侵入長が単結晶半導体基板の板厚と同程度のＣＷレーザを照射したときの単結晶半導体基板の温度を説明する図。
符号の説明
１００ 単結晶半導体基板
１００Ａ 単結晶半導体基板
１００Ｂ 再生基板
１０２ 保護膜
１０４ 脆化層
１０６ 接合層
１０８ 支持基板
１１０ 単結晶半導体層
１１２ 半導体基板
１２５ 実線
１２６ 連続的に照射されている時間
１２７ 溶融期間
１２８ 加熱時間
１２９ 冷却期間
１５５ 窒化シリコン層
１５６ 酸化シリコン層
１５７ 窒化物層
１５８ 素子分離絶縁層
１５９ ゲート絶縁層
１６０ ゲート電極
１６１ サイドウオール絶縁層
１６２ 不純物領域
１６３ 不純物領域
１６４ 絶縁層
１６５ チャネル形成領域
１６６ 層間絶縁層
１６７ コンタクトホール
１６９ コンタクトプラグ
１７０ 絶縁層
１７１ 絶縁層
２００ マイクロプロセッサ
２０１ 演算回路
２０２ 演算回路制御部
２０３ 命令解析部
２０４ 制御部
２０５ タイミング制御部
２０６ レジスタ
２０７ レジスタ制御部
２０８ バスインターフェース
２０９ 専用メモリ
２１０ メモリインターフェース
２１１ ＲＦＣＰＵ
２１２ アナログ回路部
２１３ デジタル回路部
２１４ 共振回路
２１５ 整流回路
２１６ 定電圧回路
２１７ リセット回路
２１８ 発振回路
２１９ 復調回路
２２０ 変調回路
２２１ ＲＦインターフェース
２２２ 制御レジスタ
２２３ クロックコントローラ
２２４ インターフェース
２２５ 中央処理ユニット
２２６ ランダムアクセスメモリ
２２７ 専用メモリ
２２８ アンテナ
２２９ 容量部
２３０ 電源管理回路

Claims (10)

  1. 絶縁表面を有する支持基板上に、第１の単結晶半導体基板から分離した単結晶半導体層を形成する半導体基板の作製方法であって、
    水素ガス、希ガス、ハロゲンガス及びハロゲン化合物ガスから選ばれた１種または複数種類のガスを含むソースガスを励起してイオン種を生成し、前記第１の単結晶半導体基板に前記イオン種を導入することにより、脆化層を形成し、
    前記第１の単結晶半導体基板上に接合層を形成し、
    前記接合層を介して、前記第１の単結晶半導体基板と前記支持基板とを接合することで、前記第１の単結晶半導体基板と前記支持基板を貼り合わせ、
    前記第１の単結晶半導体基板の加熱によって、前記脆化層を劈開面として前記第１の単結晶半導体基板を分離することにより、前記第１の単結晶半導体基板から分離された単結晶半導体層を前記支持基板上に固定し、
    前記単結晶半導体層が分離された第２の単結晶半導体基板を再生処理する工程を有し、
    前記再生処理は、前記単結晶半導体層が分離された面側から前記第２の単結晶半導体基板にレーザ光を照射して、前記第２の単結晶半導体基板を溶融させることにより行い、一領域あたりの溶融時間を０．５マイクロ秒乃至１ミリ秒とする半導体基板の作製方法。
  2. 絶縁表面を有する支持基板上に、第１の単結晶半導体基板から分離した単結晶半導体層を形成する半導体基板の作製方法であって、
    水素ガス、希ガス、ハロゲンガス及びハロゲン化合物ガスから選ばれた１種または複数種類のガスを含むソースガスを励起してイオン種を生成し、前記第１の単結晶半導体基板に前記イオン種を導入することにより、脆化層を形成し、
    前記第１の単結晶半導体基板上に接合層を形成し、
    前記接合層を介して、前記第１の単結晶半導体基板と前記支持基板とを接合することで、前記第１の単結晶半導体基板と前記支持基板を貼り合わせ、
    前記第１の単結晶半導体基板の加熱によって、前記脆化層を劈開面として前記第１の単結晶半導体基板を分離することにより、前記第１の単結晶半導体基板から分離された単結晶半導体層を前記支持基板上に固定し、
    前記単結晶半導体層が分離された第２の単結晶半導体基板を再生処理する工程を有し、
    前記再生処理は、前記単結晶半導体層が分離された面側から前記第２の単結晶半導体基板にレーザ光を照射して、前記第２の単結晶半導体基板を溶融させることにより行い、一領域あたりの溶融時間を０．５マイクロ秒乃至１ミリ秒とし、
    前記レーザ光の波長をλとし、前記レーザ光を照射する前記第２の単結晶半導体基板の板厚をｄとし、前記第２の単結晶半導体基板の消光係数をｋとしたとき、前記レーザ光の侵入長δが、式（１）
    ０．８ｄ≦δ≦１．５ｄ（但し、δ＝λ／４πｋ）・・（１）
    を満たす半導体基板の作製方法。
  3. 請求項１又は２において、
    前記再生処理された第２の単結晶半導体基板は、面方向に平行な方向に結晶成長している半導体基板の作製方法。
  4. 請求項１乃至３のいずれか１項において、
    前記レーザ光は、連続発振のレーザまたは繰り返し周波数が１０ＭＨｚ以上のパルスレーザである半導体基板の作製方法。
  5. 請求項１乃至４のいずれか１項において、
    前記第１の単結晶半導体基板上に保護膜を形成し、
    前記保護膜を介して、前記第１の単結晶半導体基板に前記イオン種を照射する半導体基板の作製方法。
  6. 請求項５において、
    前記保護膜は、窒化シリコン膜又は窒化酸化シリコン膜の一方を少なくとも含む単層膜又は２以上の膜が積層された多層膜である半導体基板の作製方法。
  7. 請求項１乃至６のいずれか１項において、
    前記接合層は、シリコンソースガスに有機シランガスを用いて化学気相成長法により形成された酸化シリコン膜である半導体基板の作製方法。
  8. 請求項７において、
    前記有機シランガスは、珪酸エチル、トリメチルシラン、テトラメチルシラン、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、ヘキサメチルジシラザン、トリエトキシシラン、トリスジメチルアミノシランから選ばれたガスである半導体基板の作製方法。
  9. 請求項１乃至８のいずれか１項において、
    前記再生処理を行った前記第２の単結晶半導体基板を再利用して、前記半導体基板を作製する半導体基板の作製方法。
  10. 請求項１乃至９のいずれか１項に記載の作製方法で作製された半導体基板を用いて、半導体装置を作製する方法であり、
    前記支持基板上の前記単結晶半導体層を含む半導体素子を作製する半導体装置の作製方法。
JP2008257042A 2007-10-04 2008-10-02 半導体基板の作製方法 Expired - Fee Related JP5348989B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008257042A JP5348989B2 (ja) 2007-10-04 2008-10-02 半導体基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007260579 2007-10-04
JP2007260579 2007-10-04
JP2008257042A JP5348989B2 (ja) 2007-10-04 2008-10-02 半導体基板の作製方法

Publications (2)

Publication Number Publication Date
JP2009105391A true JP2009105391A (ja) 2009-05-14
JP5348989B2 JP5348989B2 (ja) 2013-11-20

Family

ID=40523626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008257042A Expired - Fee Related JP5348989B2 (ja) 2007-10-04 2008-10-02 半導体基板の作製方法

Country Status (3)

Country Link
US (1) US7790572B2 (ja)
JP (1) JP5348989B2 (ja)
KR (1) KR101499175B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135775A1 (ja) * 2010-04-26 2011-11-03 信越半導体株式会社 イオン注入状況の確認方法および半導体ウェーハの製造方法
JP2013062499A (ja) * 2011-08-23 2013-04-04 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
SG182208A1 (en) * 2008-12-15 2012-07-30 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
SG183670A1 (en) 2009-04-22 2012-09-27 Semiconductor Energy Lab Method of manufacturing soi substrate
SG176602A1 (en) * 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
WO2011024619A1 (en) * 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
JP4948629B2 (ja) * 2010-07-20 2012-06-06 ウシオ電機株式会社 レーザリフトオフ方法
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
EP3586356B1 (de) * 2017-02-21 2023-11-08 EV Group E. Thallner GmbH Verfahren zum bonden von substraten

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2005191546A (ja) * 2003-12-02 2005-07-14 Semiconductor Energy Lab Co Ltd レーザ照射装置、レーザ照射方法及び半導体装置の作製方法
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2008306166A (ja) * 2007-05-10 2008-12-18 Semiconductor Energy Lab Co Ltd 半導体装置製造用基板の作製方法、および半導体装置の作製方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP3582566B2 (ja) * 1997-12-22 2004-10-27 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US7508034B2 (en) * 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2004134675A (ja) 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2005191546A (ja) * 2003-12-02 2005-07-14 Semiconductor Energy Lab Co Ltd レーザ照射装置、レーザ照射方法及び半導体装置の作製方法
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
JP2008306166A (ja) * 2007-05-10 2008-12-18 Semiconductor Energy Lab Co Ltd 半導体装置製造用基板の作製方法、および半導体装置の作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135775A1 (ja) * 2010-04-26 2011-11-03 信越半導体株式会社 イオン注入状況の確認方法および半導体ウェーハの製造方法
JP2011233651A (ja) * 2010-04-26 2011-11-17 Shin Etsu Handotai Co Ltd イオン注入状況の確認方法および半導体ウェーハの製造方法
US8906708B2 (en) 2010-04-26 2014-12-09 Shin-Etsu Handotai Co., Ltd. Method for checking ion implantation condition and method for manufacturing semiconductor wafer
JP2013062499A (ja) * 2011-08-23 2013-04-04 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法

Also Published As

Publication number Publication date
US7790572B2 (en) 2010-09-07
KR101499175B1 (ko) 2015-03-05
US20090093102A1 (en) 2009-04-09
KR20090034728A (ko) 2009-04-08
JP5348989B2 (ja) 2013-11-20

Similar Documents

Publication Publication Date Title
JP5348989B2 (ja) 半導体基板の作製方法
JP5289805B2 (ja) 半導体装置製造用基板の作製方法
JP5285312B2 (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5383143B2 (ja) 半導体基板の作製方法および半導体装置の作製方法
JP5688203B2 (ja) 半導体基板の作製方法
JP5354945B2 (ja) 半導体装置の作製方法
US8247307B2 (en) Manufacturing method of substrate provided with semiconductor films
JP5577027B2 (ja) 半導体装置の作製方法並びに半導体装置及び電子機器
JP5490371B2 (ja) 半導体装置の作製方法
JP5548351B2 (ja) 半導体装置の作製方法
JP5305712B2 (ja) 半導体基板の作製方法
JP5661990B2 (ja) Ｓｏｉ基板の製造方法
JP2009004739A (ja) Ｓｏｉ基板の作製方法、および半導体装置の作製方法
JP2009094487A (ja) 半導体膜付き基板およびその作製方法
KR20080114525A (ko) Ｓｏｉ 기판의 제조방법 및 반도체장치의 제조방법
JP5486779B2 (ja) 半導体基板の製造方法
JP5264018B2 (ja) 半導体基板の作製方法
JP5414203B2 (ja) 半導体装置の作製方法
JP2008288232A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130820

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees