CN101308782B - Soi衬底的制造方法、以及半导体装置的制造方法 - Google Patents
Soi衬底的制造方法、以及半导体装置的制造方法 Download PDFInfo
- Publication number
- CN101308782B CN101308782B CN2008100884327A CN200810088432A CN101308782B CN 101308782 B CN101308782 B CN 101308782B CN 2008100884327 A CN2008100884327 A CN 2008100884327A CN 200810088432 A CN200810088432 A CN 200810088432A CN 101308782 B CN101308782 B CN 101308782B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- soi substrate
- semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 630
- 239000004065 semiconductor Substances 0.000 title claims abstract description 372
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 74
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 51
- 239000001257 hydrogen Substances 0.000 claims abstract description 50
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 23
- 238000010438 heat treatment Methods 0.000 claims abstract description 20
- 150000002500 ions Chemical class 0.000 claims description 189
- 239000007789 gas Substances 0.000 claims description 92
- 230000004888 barrier function Effects 0.000 claims description 74
- 238000009940 knitting Methods 0.000 claims description 74
- 238000013459 approach Methods 0.000 claims description 59
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 43
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 42
- 238000010884 ion-beam technique Methods 0.000 claims description 36
- 238000000926 separation method Methods 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 150000002431 hydrogen Chemical class 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052736 halogen Inorganic materials 0.000 claims description 6
- 150000002366 halogen compounds Chemical class 0.000 claims description 6
- 150000002367 halogens Chemical class 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 5
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 150000001282 organosilanes Chemical class 0.000 claims description 5
- 229910000077 silane Inorganic materials 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 68
- -1 hydrogen ions Chemical class 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 230000001678 irradiating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 554
- 229910052710 silicon Inorganic materials 0.000 description 233
- 239000010703 silicon Substances 0.000 description 232
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 231
- 239000010408 film Substances 0.000 description 186
- 239000012298 atmosphere Substances 0.000 description 55
- 230000008569 process Effects 0.000 description 51
- 229910052581 Si3N4 Inorganic materials 0.000 description 48
- 239000012528 membrane Substances 0.000 description 48
- 229910021419 crystalline silicon Inorganic materials 0.000 description 47
- 238000006243 chemical reaction Methods 0.000 description 43
- 239000012299 nitrogen atmosphere Substances 0.000 description 38
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 33
- 239000013078 crystal Substances 0.000 description 31
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 30
- 239000000126 substance Substances 0.000 description 29
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 28
- 239000012535 impurity Substances 0.000 description 28
- 241000894007 species Species 0.000 description 26
- 238000001069 Raman spectroscopy Methods 0.000 description 25
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 25
- 125000004429 atom Chemical group 0.000 description 19
- 238000005755 formation reaction Methods 0.000 description 19
- 238000009413 insulation Methods 0.000 description 18
- 230000008859 change Effects 0.000 description 16
- 230000007547 defect Effects 0.000 description 15
- 229910052757 nitrogen Inorganic materials 0.000 description 15
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 230000006870 function Effects 0.000 description 14
- 229910052760 oxygen Inorganic materials 0.000 description 14
- 238000004626 scanning electron microscopy Methods 0.000 description 14
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 238000002425 crystallisation Methods 0.000 description 13
- 230000008025 crystallization Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 13
- 230000005684 electric field Effects 0.000 description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 11
- 239000002245 particle Substances 0.000 description 11
- 238000011282 treatment Methods 0.000 description 11
- 238000005406 washing Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 230000001105 regulatory effect Effects 0.000 description 10
- 230000003746 surface roughness Effects 0.000 description 10
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 9
- 241000720974 Protium Species 0.000 description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 238000001237 Raman spectrum Methods 0.000 description 7
- 238000010276 construction Methods 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 229940090044 injection Drugs 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 229910017083 AlN Inorganic materials 0.000 description 6
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 5
- 208000034699 Vitreous floaters Diseases 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 5
- 230000009545 invasion Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000037303 wrinkles Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000005266 casting Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 238000005381 potential energy Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 230000010148 water-pollination Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 2
- 150000001342 alkaline earth metals Chemical class 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000002050 diffraction method Methods 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 description 1
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241001269238 Data Species 0.000 description 1
- UFHFLCQGNIYNRP-VVKOMZTBSA-N Dideuterium Chemical compound [2H][2H] UFHFLCQGNIYNRP-VVKOMZTBSA-N 0.000 description 1
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- AWFPGKLDLMAPMK-UHFFFAOYSA-N dimethylaminosilicon Chemical compound CN(C)[Si] AWFPGKLDLMAPMK-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001887 electron backscatter diffraction Methods 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- XYIBRDXRRQCHLP-UHFFFAOYSA-N ethyl acetoacetate Chemical compound CCOC(=O)CC(C)=O XYIBRDXRRQCHLP-UHFFFAOYSA-N 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000007115 recruitment Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- RSNQKPMXXVDJFG-UHFFFAOYSA-N tetrasiloxane Chemical compound [SiH3]O[SiH2]O[SiH2]O[SiH3] RSNQKPMXXVDJFG-UHFFFAOYSA-N 0.000 description 1
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
- 229940094989 trimethylsilane Drugs 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
- H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/0355—Selective modification
- H01L2224/03552—Selective modification using a laser or a focussed ion beam [FIB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/78654—Monocrystalline silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明的目的在于提供一种利用氢离子注入法的SOI衬底的制造方法，在该SOI衬底中，支撑衬底由玻璃衬底那样的耐热性低的衬底构成，并且包括表面的平坦性高且厚度为薄的100nm以下的半导体层。中间夹着接合层将半导体衬底和支撑衬底贴在一起。通过进行加热处理来分割半导体衬底，可以获得固定有从半导体衬底分离的半导体层的支撑衬底。通过对该半导体层照射激光束并使它熔化，提高半导体层的表面的平坦性，且恢复其结晶性。在照射激光束之后，通过蚀刻等来减薄半导体层。通过以上工序，可以制造SOI衬底，在该SOI衬底中，在支撑衬底上存在其厚度为100nm以下的单晶半导体层。
Description
技术领域
本发明涉及一种SOI(绝缘体载硅)衬底的制造方法，该SOI衬底具有由硅等半导体材料构成的半导体层。
在本说明书中，半导体装置指的是能够通过利用半导体特性而工作的所有装置，因此电光装置、半导体电路及电子设备都是半导体装置。
背景技术
对于利用SOI衬底而代替大块状硅片的集成电路的开发正在进行。在该SOI衬底中，在绝缘层上形成有薄单晶硅层。通过有效地利用薄单晶硅层的特长，可以将集成电路中的晶体管形成为彼此完全电分离，并且使晶体管成为完全耗尽型。因此，可以实现高集成、高速驱动、低耗电量等附加价值高的半导体集成电路。
作为SOI衬底的制造方法之一，众所周知组合氢离子注入和剥离而成的氢离子注入剥离法。在氢离子注入剥离法中，主要进行如下工序，来制造SOI衬底。通过对硅片注入氢离子，在离其表面有预定深度的位置上形成包含微小气泡的离子注入层。通过使成为支撑衬底的另外的硅片氧化，来形成氧化硅膜。通过将注入有氢离子的硅片和另外的硅片的氧化硅膜接合在一起，来将两个硅片贴合在一起。通过进行加热处理，在离子注入层中分割硅片。为了提高贴合到支撑衬底的硅层的结合力，进行加热处理。
众所周知如下SOI衬底的制造方法：将利用氢离子注入剥离法而剥离的硅层贴合到玻璃衬底来制造SOI衬底(参照专利文件1及2)。在专利文件1(专利申请公开平11-097379号公报)中，为了去掉利 用离子注入而形成的缺陷层以及剥离面上的几nm至几十nm的台阶，对通过剥离而露出的面进行机械抛光。在专利文件2(专利申请公开2005-252244号公报)中，通过对贴合到玻璃衬底的Si薄膜照射激光束，来使Si薄膜重新晶化，而提高Si薄膜的结晶品质。
[专利文件1]专利申请公开平11-097379号公报
[专利文件2]专利申请公开2005-252244号公报
与硅片相比，玻璃衬底可以以大面积制造且是廉价的衬底，所以主要用于液晶显示装置的制造。通过将玻璃衬底用作支撑衬底，可以制造其面积大且廉价的SOI衬底。然而，玻璃衬底的应变点为700℃以下，而耐热性低。因此，不能以超过玻璃衬底的耐热温度的温度加热贴上单晶硅层后的SOI衬底，从而用来制造SOI衬底的过程温度限于700℃以下。
从而，当如专利文件1所指出那样去掉剥离面上的结晶缺陷以及凹凸时，也有对过程温度的限制。此外，当利用贴合到玻璃衬底的单晶硅层制造晶体管时，也有对过程温度的限制，并且，由于衬底是大型，所以自然发生对可以使用的装置和处理方法的限制。
为了实现晶体管的高速化和微小化，被要求栅绝缘层的薄膜化，因此，如专利文件1所记载的那样去掉单晶硅层的剥离面上的凹凸是很重要的。然而，由于玻璃衬底和硅片的形状和大小不同等缘故，难以处理率好地利用机械抛光去掉贴合到大面积玻璃衬底的单晶硅层上的凹凸。
此外，为了在贴合到玻璃衬底的硅层的表面上台阶覆盖性好地形成薄的栅绝缘层，优选将硅层的厚度成为薄即50nm以下。然而，因为氢元素的质量小，所以难以在离其表面有50nm以下的深度的位置上注入氢离子，并且也难以从硅片剥离50nm以下的厚度的硅层。特别地，当利用离子掺杂装置注入氢离子时，非常难以在离其表面有100nm以下的深度的位置上均匀性好地注入氢离子，该离子掺杂装置注入源气体的离子而不进行质量分离。
此外，虽然在专利文件2中通过照射激光束来使硅层重新晶化， 但是当硅层的厚度为50nm以下时最适合重新晶化的激光束的能量的范围不广，因此难以均匀性好地利用激光束来进行重新晶化。
发明内容
换言之，当采用现有的技术时，即使通过利用将硅层贴合到玻璃衬底而成的SOI衬底来制造晶体管，也难以十分获得利用SOI衬底而能够实现的特性。鉴于这种问题，本发明的目的之一在于提供一种SOI衬底的制造方法，其中当将玻璃衬底等耐热温度低的衬底用作支撑衬底时，也可以制造高性能的半导体装置。此外，本发明的目的之一还在于提供一种SOI衬底的制造方法，其中当利用离子掺杂装置注入离子时，也可以制造高性能的半导体装置。
本发明之一涉及SOI衬底的制造方法，该SOI衬底具有从半导体衬底分离了的半导体层和固定有半导体层的支撑衬底。
在本发明中，通过使包含选自氢气体、稀有气体、卤气体以及卤化合物气体中的一种或多种气体的源气体激发来产生离子种，并且对半导体衬底注入离子种，来在半导体衬底的离其表面有预定深度的区域中形成离子注入层。
用来将支撑衬底和半导体衬底贴合在一起的接合层形成在支撑衬底和半导体衬底中的至少一方上。当在半导体衬底上形成接合层时，既可以在形成离子注入层后形成接合层，又可以在形成接合层后形成离子注入层。
通过中间夹着接合层使支撑衬底和半导体衬底贴紧，并且将接合层的表面和与该接合层接触的接触面接合在一起，来将支撑衬底和半导体衬底贴在一起。接着，通过对半导体衬底进行加热在离子注入层中产生裂缝，并且从支撑衬底分离半导体衬底，来形成固定有从半导体衬底分离了的半导体层的支撑衬底。
然后，对半导体层照射激光束，来使半导体层熔化。由此，半导体层的分离面的平坦性提高，并且半导体层的结晶缺陷减少。在照射激光束之后，将半导体层的厚度成为薄。半导体层的厚度优选为 100nm以下，更优选为50nm以下。
通过照射激光束提高半导体层的表面的平坦性意味着将半导体层的表面的平均面粗糙度成为3nm以下，更优选成为2.5nm以下。或者，意味着将半导体层的表面的自乘平均面粗糙度成为3.5nm以下。更优选将自乘平均面粗糙度成为2.5nm以下。
通过在照射激光束之后使半导体层薄膜化，可以制造SOI衬底，其中将玻璃衬底等耐热温度低的衬底用作支撑衬底，并且具有薄且表面的平坦性高的半导体层。此外，即使当形成离子注入层时利用不具备质量分离功能的离子掺杂装置，也可以制造具有薄且表面的平坦性高的半导体层的SOI衬底。因此，通过利用本发明的SOI衬底，可以制造高集成、高速驱动、低耗电量等附加价值高的半导体装置。
附图说明
图1A至1G是说明SOI衬底的制造方法的截面图；
图2A至2C是说明SOI衬底的制造方法的截面图，是说明图1G后的工序的截面图；
图3A至3G是说明SOI衬底的制造方法的截面图；
图4A至4C是说明SOI衬底的制造方法的截面图，是说明图3G后的工序的截面图；
图5A至5G是说明SOI衬底的制造方法的截面图；
图6A至6C是说明SOI衬底的制造方法的截面图，是说明图5G后的工序的截面图；
图7A至7D是说明利用SOI衬底来制造半导体装置的方法的截面图；
图8A和8B是说明利用SOI衬底来制造半导体装置的方法的截面图，是说明图7D后的工序的截面图；
图9是表示通过利用SOI衬底而可以获得的微处理器的结构的方块图；
图10是表示通过利用SOI衬底而可以获得的RFCPU的结构的 方块图；
图11是将母体玻璃用作支撑衬底的SOI衬底的平面图；
图12A和12B分别是液晶显示装置的像素的平面图和图12A中的沿J-K切断的截面图；
图13A和13B分别是电致发光显示装置的像素的平面图和图13A中的沿J-K切断的截面图；
图14A至14C分别是移动电话的外观图、数字播放器的外观图、电子书的外观图；
图15A至15I是说明SOI衬底的制造方法的截面图；
图16是绘制硅层的对于激光束的能量密度的拉曼散射强度的图；
图17是在大气气氛中被照射激光束的硅层的光学显微镜的暗场像(dark field image)；
图18是在氮气气氛中被照射激光束的硅层的光学显微镜的暗场像；
图19A至19C是利用扫描电子显微镜(SEM)的硅层的观察像；
图20A至20E是利用原子力显微镜(AFM)的硅层的观察像；
图21A至21E是利用AFM的硅层的观察像；
图22是硅层的拉曼位移(Raman shift)的图；
图23是绘制硅层的对于激光束的能量密度的拉曼光谱的半峰全宽(FWHM)的图表；
图24A至24C是通过利用电子背散射花样(EBSP)的测定数据来制作的硅层的反极图(IPF)表格，而图24D是表示IPF表格的颜色和结晶方位的关系的色码表格；
图25A至25I是说明SOI衬底的制造方法的截面图；
图26是表示对于激光束的能量密度的硅层的拉曼散射强度的变化的图；
图27是在大气气氛中被照射激光束的硅层的光学显微镜的暗场像；
图28是在氮气气氛中被照射激光束的硅层的光学显微镜的暗场像；
图29A至29C是利用SEM的硅层的观察像；
图30A至30E是利用AFM的硅层的观察像；
图31A至31E是利用AFM的硅层的观察像；
图32是绘制硅层的对于激光束的能量密度的拉曼位移的图；
图33是绘制硅层的对于激光束的能量密度的拉曼光谱的FWHM的图；
图34A至34C是通过利用EBSP的测定数据来制作的硅层的IPF表格，而图34D是表示IPF表格的颜色和结晶方位的关系的色码表格；
图35A至35D是说明通过利用SOI衬底来制造晶体管的方法的截面图；
图36A至36C是晶体管的漏电流-栅电压特性的曲线图；
图37A至37C是晶体管的漏电流-栅电压特性的曲线图；
图38是氢离子种的能量图解；
图39是表示离子的质量分析结果的曲线图；
图40是表示离子的质量分析结果的曲线图；
图41是当加速电压为80kV时的氢元素的深度方向轮廓(计算值以及实测值)的曲线图；
图42是当加速电压为80kV时的氢元素的深度方向轮廓(计算值、实测值以及符合函数)的曲线图；
图43是当加速电压为60kV时的氢元素的深度方向轮廓(计算值、实测值以及符合函数)的曲线图；
图44是当加速电压为40kV时的氢元素的深度方向轮廓(计算值、实测值以及符合函数)的曲线图；
图45是图42至图44所示的符合函数的符合参数(氢元素比率以及氢离子种比率)的表格；
图46A至46C是表示通过EBSP的测定数据得到的硅层的面方位的图；
图47A至47C是表示通过EBSP的测定数据得到的硅层的面方位的图。
具体实施方式
下面，将说明本发明。但是，本发明可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式以及实施例所记载的内容中。此外，在不同附图中使用相同附图标记的要素意味着相同要素，而省略对于材料、形状、制造方法等的反复说明。
实施方式1
图1A至1G以及图2A至2C是表示SOI衬底的制造方法的一个例子的截面图。参照图1A至1G以及图2A至2C来说明SOI衬底的制造方法的一个例子。
如图1A所示，准备SOI衬底的支撑衬底101。作为支撑衬底101，可以使用用于液晶显示装置等电子工业产品的透光玻璃衬底。从耐热性、价格等的观点来看，优选使用热膨胀系数为25×10-7/℃以上且50×10-7/℃以下(优选的是，30×10-7/℃以上且40×10-7/℃以下)，并且应变点为580℃以上且680℃以下(优选的是，600℃以上且680℃以下)的玻璃衬底。此外，玻璃衬底优选为无碱玻璃衬底。作为无碱玻璃衬底的材料，例如利用玻璃材料诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等。
此外，作为支撑衬底101，除了可以使用玻璃衬底以外，还可以使用陶瓷衬底、石英衬底、蓝宝石衬底等由绝缘体构成的绝缘衬底；由金属或不锈钢等导电体构成的导电衬底；由硅或镓砷等半导体构成的半导体衬底；等等。
接着，洗涤支撑衬底101，并且在其上表面形成厚度为10nm以上且400nm以下的绝缘层102。绝缘层102可以具有单层结构、由两个层以上构成的多层结构。在本实施方式中，绝缘层102用作接合层。
作为构成绝缘层102的膜，可以使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化锗膜、氮化锗膜、氧氮化锗膜、氮氧化锗膜等包含硅或锗作为其组成的绝缘膜。此外，还可以使用：由氧化铝、氧化钽、氧化铪等金属的氧化物构成的绝缘膜；由氮化铝等金属氮化物构成的绝缘膜；由氧氮化铝等金属的氧氮化物构成的绝缘膜；由氮氧化铝等金属的氮氧化物构成的绝缘膜。
此外，在本说明书中，氧氮化物是指在其组成中氧的含量多于氮的含量的物质。此外，氮氧化物是指在其组成中氮的含量多于氧的含量的物质。例如，作为氧氮化硅，有在55原子％以上且65原子％以下的范围含有氧，在1原子％以上且20原子％以下的范围含有氮，在25原子％以上且35原子％以下的范围含有Si，在0.1原子％以上且10原子％以下的范围含有氢的物质。此外，作为氮氧化硅，有在15原子％以上且30原子％以下的范围含有氧，在20原子％以上且35原子％以下的范围含有氮，在25原子％以上且35原子％以下的范围含有Si，在15原子％以上且25原子％以下的范围含有氢的物质。
在使用包含碱金属或碱土金属等降低半导体装置的可靠性的杂质的衬底作为支撑衬底101的情况下，优选设置至少一个以上的如下膜：可以防止这种杂质从支撑衬底101扩散到SOI衬底的半导体层的膜。作为这种膜，有氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等。通过包含这种膜，可以使绝缘层102用作阻挡层。
例如，在将绝缘层102形成为具有单层结构的阻挡层的情况下，可以通过利用厚度为10nm以上且200nm以下的氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜，来形成绝缘层102。
在使绝缘层102用作阻挡层且采用两层结构的情况下，例如可以举出如下具有两层结构的膜：由氮化硅膜和氧化硅膜构成的叠层膜；由氮化硅膜和氧氮化硅膜构成的叠层膜；由氮氧化硅膜和氧化硅膜构成的叠层膜；由氮氧化硅膜和氧氮化硅膜构成的叠层膜。注意，在例示的具有两层结构的膜中，先记载的膜是形成在支撑衬底101的上表面的膜。在具有两层结构的绝缘层102中，作为上层，优选选择如下膜：缓和应力，以避免下层的阻挡效果高的层的内部应力作用于半导体层。此外，可以将上层的厚度设定为10nm以上且200nm以下，而将下层的厚度设定为10nm以上且200nm以下。
在本实施方式中，绝缘层102具有两层结构，且作为下层采用通过使用SiH4以及NH3作为过程气体且利用等离子体CVD法来形成的氮氧化硅膜103，并且作为上层采用通过使用SiH4以及N2O作为过程气体且利用等离子体CVD法来形成的氧氮化硅膜104。
如图1B所示，准备半导体衬底111。通过将使半导体衬底111薄片化而得到的半导体层贴合到支撑衬底101，来制造SOI衬底。作为半导体衬底111，优选使用单晶半导体衬底。也可以使用多晶半导体衬底。作为半导体衬底111，可以使用由第四族元素诸如硅、锗、硅-锗、碳化硅等构成的半导体衬底。此外，作为半导体衬底111，也可以使用由化合物半导体诸如镓砷、铟磷等构成的半导体衬底。
通过洗涤半导体衬底111，来将它清洁。然后，如图1C所示，在半导体衬底111的表面上形成保护膜112。形成保护膜112的目的在于：防止在为了形成离子注入层的离子注入工序中半导体衬底111被金属等杂质污染；防止由于注入的离子的冲击而半导体衬底111受到损伤。可以通过CVD法等堆积氧化硅膜、氮化硅膜、氮氧化硅膜、氧氮化硅膜等绝缘材料，来形成该保护膜112。此外，可以通过使半导体衬底111氧化或氮化，来形成保护膜112。
接着，如图1D所示，通过中间夹着保护膜112，对半导体衬底111注入由被电场加速了的离子构成的离子束121，来在半导体衬底111的离其表面有预定深度的区域中形成离子注入层113。换句话说，当对半导体衬底111照射离子束121时，由于加速了的离子种的冲击，在半导体衬底的预定的深度中形成其结晶结构变脆了的脆化层。该层是离子注入层113。可以根据离子束121的加速能量和离子束121的侵入角，来控制形成离子注入层113的区域的深度。在与离子平均侵入深度大略相同的深度的区域中形成离子注入层113。因此，通过对半导体衬底111添加构成离子束121的离子种的元素，来形成离子注 入层113。
根据注入离子的深度，决定形成离子注入层113的深度，其结果，决定从半导体衬底111分离的半导体层的厚度。形成离子注入层113的深度为50nm以上且500nm以下，优选将其深度设定为50nm以上且200nm以下。考虑到离子平均侵入深度，来调节离子束121的加速电压以及侵入角度等。
当对半导体衬底111注入离子时，可以使用离子注入装置以及离子掺杂装置。当使用离子注入装置时，激发源气体来产生离子种，并对所产生的离子种进行质量分离来产生由具有所预定的质量的离子种构成的离子束121，且将该离子束121照射到被处理物。当使用离子掺杂装置时，激发源气体来产生离子种，并不对所产生的离子种进行质量分离而产生包括所产生的所有离子种的离子束121，且将这种离子束121照射到被处理物。此外，当使用具备质量分离装置的离子掺杂装置时，可以与离子注入装置同样地进行伴随质量分离的离子注入。
例如，可以在下面那样的条件下进行当使用离子掺杂装置时的离子注入工序。
·加速电压10kV以上且100kV以下
(优选为30kV以上且80kV以下)
·剂量1×1016/cm2以上且4×1016/cm2以下
·射束电流密度 2μA/cm2以上
(优选为5μA/cm2以上、更优选为10μA/cm2以上)
作为该离子注入工序中的源气体，可以使用氢气体。可以通过激发氢气体(H2气体)，来产生H+、H2 +、H3 +。当使用氢气体作为源气体时，优选以H3 +最多的比例对半导体衬底111进行注入。通过利用H3 +离子对半导体衬底111添加氢，与当注入H+、H2 +时相比，离子注入效率提高，所以可以缩短注入时间，并且在离子注入层113中容易发生裂缝。此外，与当注入H+、H2 +时相比，当注入H3 +时，可以将离子平均侵入深度变更浅，并且可以在更浅的区域中形成离子注 入层113。为了在浅的区域中形成离子注入层113，需要将离子的加速电压设定为低。然而，通过提高激发氢气体而产生的等离子体中的H3 +离子的比例，可以好效率地将原子状氢(H)添加到半导体衬底111。这是因为如下缘故：H3 +离子具有H+离子的三倍的质量，所以当对相同深度添加氢原子时，可以将H3 +离子的加速电压设定为H+ 离子的加速电压的三倍。如果可以提高离子的加速电压，就可以缩短照射离子的工序的节拍时间(tact time)，而可以谋求实现生产率、处理率的提高。因此，通过提高包含在离子束121中的H3 +的比例，氢平均侵入深度的不均匀性缩小。所以，在半导体衬底111中，氢的深度方向的浓度轮廓成为更陡峭，而可以将该轮廓的峰值位置变浅。
当使用离子注入装置时，优选通过进行质量分离，来注入H3 + 离子。当然，也可以注入H2 +。
当使用离子掺杂装置时，优选在离子束121中相对于H+、H2 +、H3 +的总量包含70％以上的H3 +离子。H3 +离子的比例更优选为80％以上。如此，通过提高H3 +的比例，可以利用离子掺杂装置以1×1020atoms/cm3以上的浓度使离子注入层113包含氢。为了从半导体衬底111容易分离半导体层，优选使离子注入层113包含5×1020atoms/cm3以上的氢。当对半导体衬底111局部性地注入高浓度的氢时，结晶结构消失，而形成包含气体的微小的空洞。换言之，离子注入层113成为多孔结构，即成为结晶结构变脆了的脆化层。因此，通过进行热处理，注入的气体膨胀，而发生形成在离子注入层113中的微小的空洞的体积变化。由此，可以沿着离子注入层113，将半导体衬底111劈开。
作为离子注入工序中的源气体，除了可以使用氢气体以外，还可以使用重氢气体。此外，作为该离子注入工序中的源气体，除了可以使用氢气体以外，还可以使用选自氦或氩等稀有气体、以氟气体或氯气体为典型的卤气体、氟化合物气体(例如，BF3)等卤化合物气体中的一种或多种气体。当使用氦作为源气体时，可以不进行质量分离，而制造出He+离子的比例高的离子束121。通过对半导体衬底111照 射这种离子束121，可以在离子注入层113中好效率地形成微小的空洞。
此外，也可以通过进行多次离子注入工序，来形成离子注入层113。在此情况下，既可以在每个离子注入工序中使用不同源气体，又可以使用相同源气体。例如，首先，使用稀有气体作为源气体来进行离子注入。接着，使用氢气体作为源气体，进行离子注入。此外，也可以首先使用卤气体或卤化合物气体来进行离子注入，接着使用氢气体来进行离子注入。
在形成离子注入层113之后，利用蚀刻来去掉保护膜112。接着，如图1E所示，在半导体衬底111的上表面形成接合层114。也可以不去掉保护膜112，而在保护膜112上形成接合层114。图1E是说明接
接合层114是用来在半导体衬底111的表面上形成平滑且亲水性的接合面的层。作为这种接合层114，优选使用通过化学反应而形成的绝缘膜，即优选使用硅膜。可以将接合层114的厚度设定为10nm以上且200nm以下。厚度优选为10nm以上且100nm以下，更优选为20nm以上且50nm以下。
在形成接合层114的工序中，将半导体衬底111的加热温度设定为注入到离子注入层113的元素或者分子不脱离的温度，该加热温度优选为350℃以下。换言之，该加热温度是不从离子注入层113漏掉气体的温度。就是说，作为为了从半导体衬底111剥离半导体层115的热处理温度，应用比接合层114的成膜温度高的温度。
作为接合层114，可以形成氧化硅膜。当利用等离子体CVD法形成该氧化硅膜时，优选使用有机硅烷气体作为硅源气体。作为氧源气体，可以使用氧(O2)气体。作为有机硅烷气体，可以应用硅酸乙酯(四乙氧基硅烷，缩写：TEOS，化学式Si(OC2H5)4)、三甲基硅烷(TMS：化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三二甲氨基硅烷(SiH(N(CH3)2)3)等。作 为硅源气体，可以使用硅烷(SiH4)或者乙硅烷(Si2H6)等。
可以通过热CVD法且利用以500℃以下且200℃以上的加热温度形成的LTO(低温氧化物，low temperature oxide)，来形成成为接合层114的氧化硅膜。在此情况下，使用硅烷(SiH4)或者乙硅烷(Si2H6)等作为硅源气体，而使用氧(O2)或者一氧化二氮(N2O)作为氧源气体。
图1F是说明接合工序的截面图，表示将支撑衬底101和半导体衬底111贴在一起的状态。当进行接合工序时，首先通过利用超声波清洗等方法洗涤形成有绝缘层102的支撑衬底101以及形成有接合层114的半导体衬底111。然后，当将接合层114和绝缘层102贴紧时，范德瓦耳斯力作用于绝缘层102和接合层114的界面，而在接合层114和绝缘层102的界面形成氢键。并且，在该界面形成共价键，而接合层114和绝缘层102接合。通过使用采用CVD法且利用有机硅烷来形成的氧化硅膜或采用热CVD法来形成的氧化硅膜等作为接合层114，可以不进行加热，而在常温下将绝缘层102和接合层114接合在一起。从而，可以使用玻璃衬底等耐热性低的衬底作为支撑衬底101。
在本实施方式中，可以省略在支撑衬底101上形成绝缘层102的工序。在此情况下，将接合层114和支撑衬底101接合在一起。当支撑衬底101是玻璃衬底时，通过利用采用CVD法且利用有机硅烷来形成的氧化硅膜、采用热CVD法来形成的LTO膜、以硅氧烷为原料来形成的氧化硅膜来形成接合层114，可以在常温下将玻璃衬底和接合层114接合在一起。此外，也可以不在半导体衬底111上形成接合层114，而在常温下将半导体衬底111和玻璃衬底接合在一起。
为了在绝缘层102和接合层114之间形成结合力更坚固的接合，例如有进行如下处理的方法：对绝缘层102的表面进行氧等离子体处理或臭氧处理，来使该表面成为亲水性。通过该处理对绝缘层102的表面附加羟基，因此在接合工序中，绝缘层102的表面的羟基起作用，而在与接合层114的接合界面形成氢键。注意，在不形成绝缘层102的情况下，进行使支撑衬底101的表面成为亲水性的处理，既可。
在将支撑衬底101和半导体衬底111贴紧之后，优选进行加热处理或加压处理。这是因为如下缘故：通过进行加热处理或加压处理，可以提高绝缘层102和接合层114的结合力。加热处理的温度优选为支撑衬底101的耐热温度以下，将加热温度设定为400℃以上且低于700℃。勿须置言，将加热温度的最高限度设定为不超过支撑衬底101的应变点。进行加压处理，以对垂直于接合界面的方向施加压力，并且考虑到支撑衬底101以及半导体衬底111的强度来决定施加的压力。
图1G是说明从半导体衬底111分离半导体层115的分离工序的图。附图标记111’表示从半导体层115分离了的半导体衬底111。为了分离半导体层115，在将支撑衬底101和半导体衬底111贴在一起之后，进行加热半导体衬底111的热处理。可以将半导体衬底111的加热温度设定为400℃以上且低于700℃。优选将半导体衬底111的加热温度设定为当形成接合层114时的半导体衬底111的温度以上，但是将加热温度的最高限度设定为不超过支撑衬底101的应变点。
通过在400℃以上且低于700℃的温度范围下进行热处理，在形成在离子注入层113中的微小的空洞中发生体积变化，而在离子注入层113中发生裂缝。其结果，沿着离子注入层113，劈开半导体衬底111。换言之，在离子注入层113中半导体衬底111被分割。由于接合层114与支撑衬底101接合，所以在支撑衬底101上固定从半导体衬底111分离了的半导体层115。此外，因为通过该热处理，绝缘层102和接合层114的接合界面被加热，所以可以提高该接合界面上的结合力。
在图1G所示的分离工序中，制造在支撑衬底101上设置有半导体层115的SOI衬底131。SOI衬底131是在支撑衬底101上依次堆叠绝缘层102、接合层114、半导体层115而成的具有多层结构的衬底，是其中绝缘层102和接合层114接合在一起的衬底。在不形成绝缘层102的情况下，SOI衬底131是其中接合层114和支撑衬底101接合在一起的衬底。
在形成SOI衬底131之后，还可以在400℃以上且700℃以下的温度对SOI衬底131进行热处理。通过该加热处理，可以提高SOI衬底131的接合层114和绝缘层102的结合力。勿须置言，将加热温度的最高限度设定为不超过支撑衬底101的应变点。
通过分离工序以及离子注入工序，在SOI衬底131的半导体层115中发生结晶缺陷，此外，在其表面上平坦性被损坏，而形成有凹凸。在这种具有凹凸的半导体层115的上表面形成薄且绝缘耐压性高的栅绝缘层是很有困难的。因此，在本实施方式中，对半导体层115进行平坦化处理。此外，当半导体层115具有结晶缺陷时，对在晶体管的性能以及可靠性给以负面影响诸如半导体层115B和栅绝缘层之间的局部界面态密度增高等，所以在进行平坦化的同时，进行减少半导体层115中的结晶缺陷的处理。
如图2A所示，通过对半导体层115照射激光束来实现半导体层115的平坦化以及结晶缺陷的减少。通过从半导体层115一侧照射激光束122，来使半导体层115从其上表面开始熔化。通过在使半导体层115熔化之后使它冷却而固化，如图2B所示地提高其上表面的平坦性。因为在平坦化处理中使用激光束122，所以抑制支撑衬底101的温度上升。因此，可以使用玻璃衬底那样的耐热性低的衬底作为支撑衬底101。
优选通过照射激光束122，来使半导体层115部分地熔化。这是因为如下缘故：当使半导体层115完全熔化时，带来成为液相的半导体层115中的无秩序的核发生，半导体层115重新晶化，因此半导体层115A的结晶性降低的可能性高。通过使半导体层115部分地熔化，在半导体层115中，发生所谓的纵成长，其中从没有熔化的固相部分进展结晶成长。通过利用纵成长的重新晶化，半导体层115的结晶缺陷减少，而结晶性恢复。注意，半导体层115处于完全熔化状态在图2A的层叠结构中是指半导体层115从其上侧表面到与接合层114的界面熔化而成为液体状态的情况。
作为振荡激光束的激光器，可以使用连续振荡激光器、准连续振 荡激光器以及脉冲振荡激光器。为了实现部分熔化，而优选使用脉冲振荡激光器。作为在图2A的工序中使用的激光器，例如可以举出KrF激光器等的受激准分子激光器、Ar激光器或Kr激光器等的气体激光器。除了上述激光器以外，还可以举出YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、KGW激光器、KYW激光器、变石激光器、Ti：蓝宝石激光器、Y2O3激光器等作为固体激光器。注意，受激准分子激光器是脉冲振荡激光器，但是在YAG激光器等固体激光器中，有也可以用作连续振荡激光器、准连续振荡激光器以及脉冲振荡激光器的激光器。
激光束122的波长是被半导体层115(半导体衬底111)吸收的光的波长。可以考虑到激光束的趋肤深度(skin depth)等而决定该波长。例如，波长可以为250nm以上且700nm以下。另外，可以考虑到激光束122的波长、激光束的趋肤深度、半导体衬底111的厚度等而决定激光束122的能量。激光束122的能量例如可以为300mJ/cm2 以上且800mJ/cm2以下。
在图1D的离子注入工序中，通过调节离子侵入深度且将半导体层115的厚度设定得厚于50nm，容易调节激光束122的能量。从而，可以成品率好地通过照射激光束122，来实现半导体层115的表面的平坦性的提高以及结晶性的提高。注意，当使半导体层115厚时，需要提高激光束122的能量，所以半导体层115的厚度优选为200nm以下。
可以在如大气气氛的包含氧的气氛中，或者如氮气气氛的惰性气氛中进行激光束122的照射。当在惰性气氛中照射激光束122时，在具有密封性的处理室内照射激光束122，控制该处理室内的气氛既可。当不使用处理室时，也可以通过对激光束122的被照射面喷上氮气体等惰性气体，来形成惰性气氛。注意，惰性气氛是用来当激光束122的照射时避免半导体层115的表面氧化的气氛。
根据本发明人的研究，与大气气氛相比，氮等惰性气氛具有更高的提高半导体层115的平坦性的效果。此外，因为与大气气氛相比， 惰性气氛具有高抑制裂缝或皱纹的发生的效果，所以激光束122的可以使用的能量的范围广大。作为用来形成惰性气氛的气体，除了可以使用氮气体以外，还可以使用氩等稀有气体。
在照射激光束122来形成图2B所示的具有半导体层115A的SOI衬底131A之后，进行为了减薄半导体层115A的厚度的薄膜化工序。图2C是说明薄膜化工序的截面图。
为了使半导体层115A薄，进行干蚀刻和湿蚀刻中的一方或者组合双方的蚀刻处理，既可。例如，在半导体衬底111是硅衬底的情况下，可以通过利用使用SF6和O2作为过程气体的干蚀刻处理，来使半导体层115A薄。
通过进行蚀刻处理，可以制造如图2C所示的具有薄半导体层115B的SOI衬底131B。因为，半导体层115A的表面预先被激光束122的照射平坦化，所以可以不利用回蚀刻处理而利用蚀刻处理来进行该薄膜化工序。在该薄膜化工序中，优选将半导体层115B的厚度设定为100nm以下且5nm以上，更优选为50nm以下且5nm以上。
通过利用图1A至图2C的工序，可以制造在一个支撑衬底101上贴合有多个半导体层115B的SOI衬底131B。例如，反复多次利用图1B至图1E而说明的工序，准备多个形成有离子注入层113以及接合层114的半导体衬底111。接着，反复多次图1F所示的接合工序，在一个支撑衬底101上固定多个半导体衬底111。然后，进行图1G所示的加热工序，分割各半导体衬底111，来制造在支撑衬底101上固定有多个半导体层115的SOI衬底131。然后，通过进行如图2A至2C所示的工序，可以制造多个半导体层115B被贴合在支撑衬底101上的SOI衬底131B。
如上所述，在本实施方式中，通过组合利用激光束的照射的半导体层的平坦化工序和以后的半导体层的薄膜化工序，可以形成厚度为100nm以下、平坦性提高了且结晶缺陷减少了的半导体层115B。换言之，即使当采用玻璃衬底作为支撑衬底101，并且利用离子掺杂装置来形成离子注入层113时，也可以制造贴合有具有上述那样的特长 的半导体层115B的SOI衬底131B。
通过利用本实施方式所示的SOI衬底131B制造晶体管，可以实现栅绝缘层的薄膜化、以及半导体层115B和栅绝缘层之间的局部界面态密度的降低。此外，通过减薄半导体层115B，可以在玻璃衬底上利用单晶半导体层制造完全耗尽型的晶体管。从而，可以在支撑衬底上制造具有高性能、高可靠性的晶体管，其中可以进行高速工作，亚阈值低，电场效应迁移率高，以低耗电量可以驱动。
实施方式2
图3A至3G以及图4A至4C是表示SOI衬底的制造方法的一个例子的截面图。下面，参照图3A至3G以及图4A至4C来说明SOI衬底的制造方法的一个例子。
如参照图1A说明的那样，准备成为SOI衬底的支撑衬底的支撑衬底101。图3A是支撑衬底101的截面图。此外，如参照图1B说明的那样，准备半导体衬底111。图3B是半导体衬底111的截面图。
通过洗涤半导体衬底111，来将它清洁。并且，如图3C所示，在半导体衬底111的上表面形成绝缘层116。绝缘层116可以具有单晶结构、由两层以上构成的多层结构。其厚度可以为10nm以上且400nm以下。
作为构成绝缘层116的膜，可以使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化锗膜、氮化锗膜、氧氮化锗膜、氮氧化锗膜等包含硅或锗作为其组成的绝缘膜。此外，还可以使用：由氧化铝、氧化钽、氧化铪等金属的氧化物构成的绝缘膜；由氮化铝等金属氮化物构成的绝缘膜；由氧氮化铝等金属的氧氮化物构成的绝缘膜；由氮氧化铝等金属的氮氧化物构成的绝缘膜。
可以通过CVD法、溅射法、使半导体衬底111氧化或氮化的方法等，形成构成绝缘层116的绝缘膜。
在使用包含碱金属或碱土金属等降低半导体装置的可靠性的杂质的衬底作为支撑衬底101的情况下，优选设置至少一个的如下膜：可以防止这种杂质从支撑衬底101扩散到SOI衬底的半导体层的膜。 作为这种膜，有氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜等。通过使绝缘层116包含这种膜，可以使绝缘层116用作阻挡层。
例如，在将绝缘层116形成为具有单层结构的阻挡层的情况下，可以通过利用厚度为10nm以上且200nm以下的氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜，来形成绝缘层116。
在作为绝缘层116形成用作阻挡层且具有两层结构的膜的情况下，例如可以采用如下结构。作为上层，形成阻挡效果高的层。另一方面，作为接触于半导体衬底111而形成的下层的膜，优选选择如下膜：缓和应力，以避免上层的阻挡效果高的层的内部应力作用于半导体层。此外，可以将上层的厚度设定为10nm以上且200nm以下，而将下层的厚度设定为10nm以上且200nm以下。
在绝缘层116具有两层结构的情况下，例如可以举出如下结构：由氧化硅膜和氮化硅膜构成的叠层膜；由氧氮化硅膜和氮化硅膜构成的叠层膜；由氧化硅膜和氮氧化硅膜构成的叠层膜；由氧氮化硅膜和氮氧化硅膜构成的叠层膜。注意，在例示的具有两层结构的膜中，先记载的膜是形成在半导体衬底111一侧(下层)的膜。
在本实施方式中，使绝缘层116具有两层结构，且作为下层形成通过使用SiH4以及N2O作为过程气体且利用等离子体CVD法来形成的氧氮化硅膜117，并且作为上层形成通过使用SiH4以及NH3作为过程气体且利用等离子体CVD法来形成的氮氧化硅膜118。
接着，如图3D所示，中间夹着绝缘层116对半导体衬底111照射由被电场加速了的离子构成的离子束121，来在半导体衬底111的离其表面有预定深度的区域中形成离子注入层113。可以与参照图1D而说明的离子注入层113的形成同样地进行该工序。通过形成绝缘层116，可以防止在为了形成离子注入层113的离子注入工序中半导体衬底111被金属等杂质污染，此外，可以防止由于注入的离子的冲击半导体衬底111被损伤。
在形成离子注入层113之后，如图3E所示，在绝缘层116的上表面形成接合层114。
虽然在此在离子注入工序之后形成接合层114，但是也可以在离子注入工序之前形成接合层114。在此情况下，在形成图3C所示的绝缘层116之后，在绝缘层116上形成接合层114。在图3D所示的工序中，中间夹着接合层114以及绝缘层116对半导体衬底111注入离子束121。
此外，如实施方式1所示的那样，也可以形成保护膜112且进行离子注入。在此情况下，在进行图1B和1C所示的工序之后，去掉保护膜112，来在半导体衬底111上形成绝缘层116和接合层114。
图3F是说明接合工序的截面图，表示将支撑衬底101和半导体衬底111贴在一起的状态。当将支撑衬底101和半导体衬底111贴在一起时，首先通过利用超声波清洗等方法洗涤形成接合界面的支撑衬底101的表面和接合层114的表面。然后，进行与参照图1F而说明的接合工序同样的工序，将支撑衬底101和接合层114贴紧，将支撑衬底101和接合层114接合在一起。
也可以在将支撑衬底101和接合层114接合在一起之前，进行如下处理：对支撑衬底101的表面进行氧等离子体处理或臭氧处理，来使该表面成为亲水性。此外，也可以在将支撑衬底101和接合层114接合在一起之后，进行实施方式1所说明的加热处理或加压处理，以便提高该结合力。
图3G是说明从半导体衬底111分离半导体层115的分离工序的图。本实施方式的分离工序可以与参照图1G而说明的分离工序同样地进行。为了分离半导体层115，在将支撑衬底101和接合层114接合在一起之后，以400℃以上且低于700℃的温度加热半导体衬底111。优选将该加热温度设定为当形成接合层114时的半导体衬底111的温度以上，但是将加热温度的最高限度设定为不超过支撑衬底101的应变点。
在图3G所示的分离工序中，制造在支撑衬底101上设置有半导体层115的SOI衬底132。该SOI衬底132是在支撑衬底101上依次堆叠接合层114、绝缘层116、半导体层115而成的具有多层结构的 衬底，是其中支撑衬底101和接合层114接合在一起的衬底。
此外，也在本实施方式中，如图4A所示，进行对SOI衬底132照射激光束122的平坦化工序。该平坦化工序可以与图2A所示的激光束122的照射工序同样地进行。如图4A所示，通过从半导体层115一侧照射激光束122，使半导体层115部分地熔化，如图4B所示地形成平坦性提高了且结晶缺陷减少了的半导体层115A。
在照射激光束122来形成具有半导体层115A的SOI衬底132A之后，进行减薄半导体层115A的半导体层的薄膜化工序。图4C是表示半导体层的薄膜化工序的截面图。该薄膜化工序可以与图2C所示的薄膜化工序同样地进行，其中通过蚀刻半导体层115A，使其厚度薄，来形成薄膜化了的半导体层115B。在该薄膜化工序中，优选将半导体层115B的厚度设定为100nm以下且5nm以上，更优选为50nm以下且5nm以上。
通过利用图3A至图4C的工序，可以形成贴合有半导体层115B的SOI衬底132B。
可以制造在一个支撑衬底101上贴合有多个半导体层115B的SOI衬底132B。例如，反复多次利用图3B至图3E而说明的工序，准备多个形成有接合层114、绝缘层116以及离子注入层113的半导体衬底111。接着，反复多次图3F所示的接合工序，在一个支撑衬底101上固定多个半导体衬底111。然后，进行图3G所示的加热工序，分离各半导体衬底111，来制造在支撑衬底101上固定有多个半导体层115的SOI衬底132。然后，通过进行如图4A至4C所示的工序，可以制造多个半导体层115B被贴合在支撑衬底101上的SOI衬底132B。
如上所述，在本实施方式中，通过组合利用激光束的照射的半导体层的平坦化工序和以后的半导体层的薄膜化工序，可以形成厚度为100nm以下、平坦性提高了且结晶缺陷减少了的半导体层115B。从而，即使当采用玻璃衬底作为支撑衬底101，并且利用离子掺杂装置来形成离子注入层113时，也可以制造贴合有具有上述那样的特长的 半导体层115B的SOI衬底132B。
此外，通过利用SOI衬底132B制造晶体管，可以实现沟道形成区的薄膜化以及栅绝缘层的薄膜化、以及半导体层115B和栅绝缘层之间的局部界面态密度的降低。此外，通过减薄半导体层115B，可以在玻璃衬底上利用单晶半导体层制造完全耗尽型的晶体管。从而，可以在支撑衬底上制造具有高性能、高可靠性的晶体管，其中可以进行高速工作，亚阈值低，电场效应迁移率高，以低耗电量可以驱动。
实施方式3
图5A至5G以及图6A至6C是表示SOI衬底的制造方法的一个例子的截面图。参照图5A至5G以及图6A至6C来说明SOI衬底的制造方法的一个例子。
如参照图1A说明的那样，准备成为SOI衬底的支撑衬底的支撑衬底101，在支撑衬底上形成绝缘层102。也在本实施方式中，绝缘层102是具有由氮氧化硅膜103和氧氮化硅膜104构成的两层结构的膜。接着，如图5A所示，在绝缘层102上形成接合层105。该接合层105可以与形成在半导体衬底111上的接合层114同样地形成。
图5B至5D是表示与图1B至1D相同的工序的截面图。如实施方式1所说明，在半导体衬底111上形成保护膜112，在半导体衬底111中形成离子注入层113。在形成离子注入层113之后，如图5E所示，去掉保护层112。注意，也可以在去掉保护膜112之后，与图1E同样地形成接合层114。此外，也可以在留下保护膜112的状态下，在保护膜112上形成接合层114。
图5F是说明接合工序的截面图，表示将支撑衬底101和半导体衬底111贴在一起的状态。该接合工序可以与参照图1F说明的接合工序同样地进行，其中通过将半导体衬底111和接合层105贴紧，来将半导体衬底111和接合层105接合在一起。
也可以在将半导体衬底111和接合层105接合在一起之前，进行如下处理：对半导体衬底111的表面进行氧等离子体处理或臭氧处理，来使该表面成为亲水性。此外，也可以在将半导体衬底111和接合层 105接合在一起之后，进行实施方式1所说明的加热处理或加压处理，以便提高该结合力。
图5G是说明从半导体衬底111分离半导体层115的分离工序的图。本实施方式的分离工序可以与参照图1G而说明的分离工序同样地进行。在将半导体衬底111和接合层105接合在一起之后，以400℃以上且低于700℃的温度加热半导体衬底111。勿须置言，将加热温度的最高限度设定为不超过支撑衬底101的应变点。
在图5G所示的分离工序中，制造在支撑衬底101上设置有半导体层115的SOI衬底133。该SOI衬底133是依次堆叠绝缘层102、接合层105、半导体层115而成的具有多层结构的衬底，是其中半导体层115和接合层105接合在一起的衬底。
此外，也在本实施方式中，如图6A所示，进行对SOI衬底133照射激光束122的平坦化工序。该平坦化工序可以与图2A所示的激光束122的照射工序同样地进行。如图6A所示，通过从半导体层115一侧照射激光束122，使半导体层115部分熔化，如图6B所示地形成平坦性提高了且结晶缺陷减少了的半导体层115A。
在形成具有半导体层115A的SOI衬底133A之后，进行减薄半导体层115A的半导体层的薄膜化工序。图6C是表示半导体层的薄膜化工序的截面图。该薄膜化工序可以与图2C所示的薄膜化工序同样地进行，其中通过蚀刻半导体层115A，使其厚度薄，而形成薄膜化的半导体层115B。在该薄膜化工序中，半导体层115B的厚度优选为100nm以下且5nm以上，更优选为50nm以下且5nm以上。
通过进行图5A至图6C所示的工序，可以形成贴合有半导体层115B的SOI衬底133B。
可以制造在一个支撑衬底101上贴合有多个半导体层115B的SOI衬底133B。例如，反复多次利用图5B至图5E而说明的工序，准备多个形成有离子注入层113的半导体衬底111。接着，反复多次图5F所示的接合工序，在一个支撑衬底101上固定多个半导体衬底111。然后，进行图5G所示的加热工序，分割各半导体衬底111，来 制造在支撑衬底101上固定有多个半导体层115的SOI衬底133。然后，通过进行如图6A至6C所示的工序，可以制造多个半导体层115B被贴合的SOI衬底133B。
如上所述，在本实施方式中，通过组合利用激光束的照射的半导体层的平坦化工序和以后的半导体层的薄膜化工序，可以形成厚度为100nm以下、凹凸以及结晶缺陷减少了的半导体层115B。换言之，即使当采用玻璃衬底作为支撑衬底101，并且利用离子掺杂装置来形成离子注入层113时，也可以制造形成有具有上述那样的特长的半导体层115B的SOI衬底133B。
此外，通过利用SOI衬底133B制造晶体管，可以实现沟道形成区的薄膜化、栅绝缘层的薄膜化、以及半导体层115B和栅绝缘层之间的局部界面态密度的降低。此外，通过减薄半导体层115B，可以在玻璃衬底上利用单晶半导体层制造完全耗尽型的晶体管。从而，可以在支撑衬底上制造具有高性能、高可靠性的晶体管，其中可以进行高速工作，亚阈值低，电场效应迁移率高，以低耗电量可以驱动。
实施方式4
在实施方式1至3中，可以在对半导体层115照射激光束122之前，进行通过蚀刻处理减薄半导体层115的薄膜化工序。在当形成离子注入层113时利用离子掺杂装置的情况下，难以将半导体层115的厚度成为100nm以下。另一方面，当半导体层115太厚时，需要提高激光束122的能量。所以，激光束122的可以使用的能量范围成为不广，而难以通过照射激光束122，成品率好地进行半导体层115的平坦化以及结晶性的恢复。
因此，当半导体层115的厚度超过200nm时，优选在将半导体层115的厚度减薄的200nm以下之后，照射激光束122。半导体层115的厚度优选为150nm以下且60nm以上。
在减薄半导体层115的厚度之后照射激光束122，然后进一步减薄半导体层以成为所希望的厚度。注意，当通过在照射激光束122之前使半导体层115薄膜化，可以获得所希望的厚度时，可以省略照射激光束122之后的薄膜化工序。
实施方式5
在参照图1A至6C而说明的SOI衬底的制造方法中，可以将无碱玻璃衬底等各种玻璃衬底应用于支撑衬底101。从而，通过使用玻璃衬底作为支撑衬底101，可以制造一边超过1米的大面积SOI衬底。通过在这种大面积半导体制造衬底形成多个半导体元件，可以制造液晶显示装置、电致发光显示装置。此外，除了这些显示装置以外，还可以通过利用SOI衬底来制造太阳电池、光电IC、半导体存储装置等各种半导体装置。
下面，参照图7A至7D以及图8A和8B而说明制造薄膜晶体管(TFT)的方法作为半导体装置的制造方法。通过组合多个薄膜晶体管，形成各种半导体装置。
图7A是SOI衬底的截面图。在本实施方式中，使用通过利用实施方式2所示的制造方法来制造的SOI衬底132B。当然，也可以使用具有其他结构的SOI衬底。
为了控制TFT的阈值电压，优选添加硼、铝、镓等p型杂质或者磷、砷等n型杂质。根据形成n沟道型TFT或p沟道型TFT，选择添加杂质的区域以及添加的杂质的种类。例如，对n沟道型TFT的形成区域添加p型杂质，而对p沟道型TFT的形成区域添加n型杂质。当添加杂质离子时，以1×1012/cm2以上且1×1014/cm2以下左右的剂量进行，即可。
接着，通过蚀刻，将SOI衬底的半导体层分离为岛状，如图7B所示，形成半导体层151、152。半导体层151构成n沟道型TFT，而半导体层152构成p沟道型TFT。
并且，如图7C所示，在半导体层151、152上分别形成栅绝缘层153、栅电极154、侧壁绝缘层155、氮化硅层156。氮化硅层156用作当利用蚀刻加工栅电极154的形状时的硬掩膜。在此，栅电极154具有由第一导电层154-1和第二导电层154-2构成的两层结构。
此外，在形成侧壁绝缘层155之前，对半导体层151、152进行以栅电极154为掩膜的杂质添加。在该杂质添加工序中，为了形成n型低浓度杂质区158，对半导体层151以低浓度添加n型杂质。对于低浓度杂质区158，优选以用作LDD区的方式添加n型杂质。此外，为了形成p型高浓度杂质区160，对半导体层152以高浓度添加p型杂质。在该工序中，除了高浓度杂质区160以外，还在半导体层152的重叠于栅电极154的区域中形成沟道形成区161。高浓度杂质区160用作源区或漏区。在形成侧壁绝缘层155之后，以栅电极154以及侧壁绝缘层155为掩模，只对半导体层151添加n型杂质，在半导体层151中形成n型高浓度杂质区157。在该工序中，在半导体层151中，在其重叠于侧壁绝缘层155的区域中形成低浓度杂质区158，而在其重叠于栅电极154的区域中形成沟道形成区159。n型高浓度杂质区157用作源区或漏区。在添加杂质之后，进行加热处理，来使添加到半导体层151、152的杂质活化。
接着，如图7D所示，形成包含氢的绝缘层163。在形成绝缘层163之后，以350℃以上且450℃以下的温度进行加热处理，来使包含在绝缘层163中的氢扩散到半导体层151、152中。绝缘层163可以通过在350℃以下的过程温度下利用等离子体CVD法堆积氮化硅或氮氧化硅来形成。通过供应半导体层151、152氢，可以有效地补偿在半导体层151、152中以及半导体层151、152和栅绝缘层153的界面上产生捕获中心等缺陷。
然后，如图8A所示，形成层间绝缘层164。通过形成BPSG(硼磷玻璃)膜，或者涂上以聚酰亚胺为典型的有机树脂来形成层间绝缘层164。在层间绝缘层164中形成接触孔165。
图8B表示形成布线的步骤。在接触孔165中形成接触插头166。接触插头166通过使用WF6气体和SiH4气体以化学气相成长法形成硅化钨并将它嵌入接触孔165而形成。此外，也可以对WF6进行氢还原而形成钨并将它嵌入接触孔165。然后，在接触插头166上形成布线167。当布线167具有三层结构时，形成由铝或铝合金构成的导电膜，并且在其上层及下层形成由作为阻挡金属的钼、铬、钛等构成的 金属膜。在布线167的上层形成层间绝缘膜168。适当地设置层间绝缘膜168，即可，也可以在其上形成其他布线层以实现多层布线化。在此情况下，可以采用金属镶嵌工艺。
如此，可以通过利用SOI衬底来制造薄膜晶体管。SOI衬底的半导体层是几乎没有结晶缺陷且半导体层151、152和栅绝缘层153之间的界面态密度降低了的单晶半导体层，其中其表面被平坦化，并且其厚度被薄膜化即为50nm以下。由此，可以在支撑衬底101上形成具有优越特性诸如低驱动电压、高电场效应迁移率、小亚阈值等的薄膜晶体管。再者，可以在一个衬底上形成多个没有特性上的不均匀性且具有高性能的晶体管。换言之，通过使用实施方式1至3所示的SOI衬底，可以抑制阈值电压或迁移率等作为晶体管特性很重要的特性值上的不均匀性，并且可以实现高电场迁移率等高性能化。
从而，通过利用根据实施方式1至3的方法而制造的SOI衬底形成TFT等各种半导体元件，可以制造具有高附加价值的半导体装置。下面，参照附图而说明半导体装置的具体方式。
首先，说明微处理器作为半导体装置的一个例子。图9是表示微处理器200的结构例子的框图。
微处理器200包括算术电路201(算术逻辑单元；Arithmetic logicunit，也称为ALU)、算术电路用控制部202(ALU Controller)、指令译码器203(Instruction Decoder)、中断控制器204(InterruptController)、时序控制器205(Timing Controller)、寄存器206(Register)、寄存器控制器207(Register Controller)、总线接口208(Bus I/F)、ROM209、以及ROM接口210(ROM I/F)。
通过总线接口208输入到微处理器200的指令在输入指令解码器203并被解码之后输入到算术逻辑单元用控制部202、中断控制器204、寄存器控制器207、以及时序控制器205。算术逻辑单元用控制部202、中断控制器204、寄存器控制器207、以及时序控制器205根据被解码了的指令而进行各种控制。
具体地说，算术逻辑单元用控制部202产生用来控制算术逻辑单 元201的工作的信号。此外，中断控制器204当在执行微处理器200的程序时对来自外部输出入装置或外围电路的中断要求根据其优先度或掩模状态进行判断而处理。寄存器控制器207产生寄存器206的地址，并根据微处理器200的状态进行寄存器206的读出或写入。时序控制器205产生控制算术逻辑单元201、算术逻辑单元用控制部202、指令解码器203、中断控制器204及寄存器控制器207的工作时序的信号。
例如，时序控制器205包括根据基准时钟信号CLK1产生内部时钟信号CLK2的内部时钟产生部，并将时钟信号CLK2提供给上述各种电路。注意，图9所示的微处理器200只是将其结构简化了的一个例子，在实际上，可以根据其用途具有多种多样的结构。
在这种微处理器200中，通过使用接合在具有绝缘表面的衬底上或绝缘衬底上的具有固定结晶方位的单晶半导体层(SOI层)形成集成电路，因此不仅可以实现处理速度的高速化，而且还可以实现低耗电量化。
下面，说明具有以非接触的方式进行数据收发的功能以及计算功能的半导体装置的一个例子。图10是表示这种半导体装置的结构例子的框图。图10所示的半导体装置可以称为以无线通信与外部装置进行信号的收发而工作的计算机(以下称为RFCPU)。
如图10所示，RFCPU211包括模拟电路部212和数字电路部213。在RFCPU211中，模拟电路部212包括具有谐振电容的谐振电路214、整流电路215、恒压电路216、复位电路217、振荡电路218、解调电路219、调制电路220以及电源管理电路230。数字电路部213包括RF接口221、控制寄存器222、时钟控制器223、CPU接口224、中央处理单元225、随机存取存储器226、以及只读存储器227。
RFCPU211的工作概要为如下。天线228所接收的信号由于谐振电路214产生感应电动势。感应电动势经过整流电路215而充电到电容部229。该电容部229优选由电容器如陶瓷电容器或双电层电容器等构成。电容部229不需要与RFCPU211一体形成，也可以作为另外 的部件安装在构成RFCPU211的具有绝缘表面的衬底上。
复位电路217产生将数字电路部213复位并初始化的信号。例如，产生在电源电压上升之后随着升高的信号作为复位信号。振荡电路218根据由恒压电路216产生的控制信号改变时钟信号的频率和占空比。解调电路219是解调接收信号的电路，而调制电路220是调制发送数据的电路。
例如，解调电路219由低通滤波器构成，将振幅调制(ASK)方式的接收信号根据其振幅的变动二值化。另外，由于使振幅调制(ASK)方式的发送信号的振幅变动来发送发送数据，所以调制电路220通过使谐振电路214的谐振点变化来改变通信信号的振幅。
时钟控制器223根据电源电压或中央处理单元225中的耗电流，产生用来改变时钟信号的频率和占空比的控制信号。电源管理电路230监视电源电压。
从天线228输入到RFCPU211的信号被解调电路219解调后，在RF接口221中被分解为控制指令、数据等。控制指令存储在控制寄存器222中。控制指令包括存储在只读存储器227中的数据的读出、向随机存取存储器226的数据写入、向中央处理单元225的计算指令等。
中央处理单元225通过CPU接口224对只读存储器227、随机存取存储器226及控制寄存器222进行存取。CPU接口224具有如下功能：根据中央处理单元225所要求的地址，产生对只读存储器227、随机存取存储器226及控制寄存器222中的任一个的存取信号。
作为中央处理单元225的计算方式，可以采用将OS(操作系统)存储在只读存储器227中并在启动的同时读出并执行程序的方式。另外，也可以采用由专用电路构成计算电路并以硬件方式对计算处理进行处理的方式。作为使用硬件和软件双方的方式，可以采用如下方式：利用专用计算电路进行一部分的处理，并且使中央处理单元225使用程序来进行另一部分的计算。
在上述RFCPU211中，通过使用接合在具有绝缘表面的衬底上 或绝缘衬底上的具有固定结晶方位的半导体层形成集成电路，因此不仅可以实现处理速度的高速化，而且还可以实现低耗电量化。由此，即使将提供电力的电容部229小型化，也可以保证长时间工作。
下面，参照图11至13B而说明作为半导体装置的显示装置。
作为SOI衬底的支撑衬底，可以使用制造显示面板的称为母体玻璃的大面积玻璃衬底。图11是使用母体玻璃作为支撑衬底101的SOI衬底的平面图。
在一个母体玻璃301上贴合有从多个半导体衬底剥离了的半导体层302。为了从母体玻璃301获得多个显示面板，优选将半导体层302接合在显示面板形成区310中。显示面板具有扫描线驱动电路、信号线驱动电路、以及像素部。因此，将半导体层302接合在显示面板形成区310中的形成这些的区域(扫描线驱动电路形成区311、信号线驱动电路形成区312、像素形成区313)。
图12A和12B是说明图11所示的利用SOI衬底来制造的液晶显示装置的图。图12A是液晶显示装置的像素的平面图，而图12B是沿着虚线J-K切断的图12A的截面图。
在图12A中，半导体层321是由贴合在SOI衬底的半导体层302形成的层，构成像素的TFT。在此，作为SOI衬底，使用根据实施方式3所示的方法制造的SOI衬底。该SOI衬底是在支撑衬底101上堆叠绝缘层102、接合层105、半导体层115B而成的衬底(参照图6C)。支撑衬底101是分割了的母体玻璃301。半导体层115B对应于半导体层302。如图12A所示，像素具有半导体层321、与半导体层321交叉的扫描线322、与扫描线322交叉的信号线323、像素电极324、使像素电极324和半导体层321电连接的电极328。
如图12B所示，像素的TFT325形成在接合层105上。TFT325的栅电极包含在扫描线322中，源电极或漏电极包含在信号线323中。在层间绝缘膜327上设置有信号线323、像素电极324以及电极328。再者，在层间绝缘膜327上形成有柱状间隔物329。覆盖信号线323、像素电极324、电极328以及柱状间隔物329地形成有取向膜330。 在相对衬底332上形成有相对电极333、覆盖相对电极333的取向膜。形成柱状间隔物329，以便维持支撑衬底101和相对衬底332之间的空间。在由柱状间隔物329形成的空隙形成有液晶层335。在半导体层321与信号线323以及电极328连接的部分上，通过形成接触孔，在层间绝缘层327中产生水平差。由于该水平差，液晶层335的液晶的取向错乱。因此，在该有水平差的部分形成柱状间隔物329，以防止液晶的取向的错乱。
下面，说明电致发光显示装置(以下，称为EL显示装置)。图13A和13B是用来说明通过利用图11所示的SOI衬底来制造的EL显示装置的图。图13A是EL显示装置的像素的平面图，而图13B是像素的截面图。
如图13A和13B所示，在像素中形成有由TFT构成的选择用晶体管401、以及显示控制用晶体管402。图13B是表示包括显示控制用晶体管402的主要部分的截面图。
选择用晶体管401的半导体层403、显示控制用晶体管402的半导体层404是通过加工图11所示的SOI衬底的半导体层302而形成的层。像素包括扫描线405、信号线406、电流供应线407以及像素电极408。在EL显示装置中，具有如下结构的发光元件设置在各像素中：在一对电极之间夹有包含电致发光材料的层429(以下，称为EL层429)。发光元件的一个电极是像素电极408。
在选择用晶体管401中，栅电极包括在扫描线405中，源电极和漏电极中的一方包括在信号线406中，而另一方被形成为电极411。在显示控制用晶体管402中，栅电极412与电极411电连接，源电极和漏电极中的一方被形成为电连接到像素电极408的电极413，而另一方包含在电流供应线407中。
注意，作为SOI衬底，使用根据实施方式3所示的方法来制造的SOI衬底。该SOI衬底是在支撑衬底101上堆叠有绝缘层102、接合层105、半导体层115B而成的衬底。支撑衬底101是分割了的母体玻璃301。
如图13B所示，覆盖显示控制用晶体管402的栅电极412地形成有层间绝缘膜427。在层间绝缘膜427上形成有信号线406、电流供应线407、电极411和413等。此外，在层间绝缘膜427上形成有电连接到电极413的像素电极408。像素电极408的周边部分由绝缘隔断层428围绕。在像素电极408上形成有EL层429，在EL层429上形成有相对电极430。由像素电极408、EL层429以及相对电极430构成EL元件。作为加劲板设置有相对衬底431，相对衬底431利用树脂层432固定在支撑衬底101上。在EL显示装置的像素部中，图13A和13B所示的像素排列为矩阵状。
作为EL显示装置的灰度的控制方式，有利用电流控制发光元件的亮度的电流驱动方式、以及利用电压控制其亮度的电压驱动方式。当在每个像素中晶体管的特性上的差距大时，难以采用电流驱动方式，为了采用电流驱动方式，需要校正特性上的不均匀性的校正电路。通过利用本发明的SOI衬底，选择用晶体管401和显示控制用晶体管402没有每个像素中的特性上的不均与性，所以可以采用电流驱动方式。
如图12A和12B以及图13A和13B所示，可以通过利用制造显示装置的母体玻璃来制造SOI衬底，并且利用该SOI衬底，来制造显示装置。再者，在该SOI衬底上也可以形成如图9及图10所说明那样的微处理器，所以也可以在显示装置中安装计算机的功能。此外，也可以制造显示装置，该显示装置能够以非接触的方式进行数据的输入及输出。
换言之，通过使用本发明的SOI衬底，可以构成各种各样的电器。作为电器，可以举出摄像机或数字照相机等影像拍摄装置、导航系统、音频再现装置(汽车音响、音响组件等)、计算机、游戏机、便携式信息终端(移动计算机、移动电话、便携式游戏机或电子书等)、具有记录媒质的图像再现装置(具体地说，再现储存在记录媒质如数字通用光盘(DVD)等中的图像数据且具有能够显示其图像的显示装置的装置)等。
参照图14A至14C而说明电器的具体方式。图14A是表示移动电话机901的一个例子的外观图。该移动电话机901包括显示部902、操作开关903等。通过将图12A和12B所示的液晶显示装置或图13A和13B所说明的EL显示装置适用于显示部902，可以获得显示不均匀性少且图像质量好的显示部902。还可将利用本发明的SOI衬底而形成的半导体装置适用于包括在移动电话机901中的微处理器或存储器等。
此外，图14B是表示数字播放器911的结构例子的外观图。数字播放器911包括显示部912、操作部913、耳机914等。还可以适用头戴式耳机或无线式耳机代替耳机914。通过将图12A和12B所说明的液晶显示装置或图13A和13B所说明的EL显示装置适用于显示部912，即使当屏幕尺寸为0.3英寸至2英寸左右时，也可以显示高清晰图像以及大量文字信息。此外，也可以将利用本发明的SOI衬底来形成的半导体装置适用于包含在数字播放器911中的储存音乐信息的存储部、微处理器。
此外，图14C是电子书921的外观图。该电子书921包括显示部922、操作开关923。也可以通过在电子书921中内置调制解调器或者提供图10所示的RFCPU，来获得能够以无线方式收发信息的结构。可以通过将图12A和12B所说明的液晶显示装置或者图13A和13B所说明的EL显示装置适用于显示部922，来使该显示部922进行高图像质量的显示。在电子书921中，可以将利用本发明的SOI衬底而形成的半导体装置适用于储存信息的存储部或使电子书921发挥作用的微处理器。
实施例1
下面，对于本发明根据实施例更详细地说明。勿须置言，本发明不局限于该实施例，而是由权利要求书特定的。在本实施例中，对于在照射激光束之前以及在照射之后的SOi衬底的半导体层的表面粗糙度以及在晶体学上的物性。
参照图15A至15I而说明本实施例的SOI衬底的制造方法。图 15A至15I所示的制造方法对应于在实施方式2所说明的制造方法。
作为半导体衬底，准备单晶硅衬底600(参照图15A)。单晶硅衬底600是5英寸的p型硅衬底，其面方位是(100)。以下，将单晶硅衬底600写为“c-Si衬底600”。
通过利用纯水洗涤c-Si衬底600，然后使它干燥。接着，通过利用平行平板型等离子体CVD装置，在c-Si衬底600上形成氧氮化硅膜601，并且在氧氮化硅膜601上形成氮氧化硅膜602(参照图15B)。
通过利用平行平板型等离子体CVD装置，不使c-Si衬底600暴露于大气，而连续性地形成氧氮化硅膜601、氮氧化硅膜602。此时的成膜条件是如下。在此，进行如下工序：在形成氧氮化硅膜601之前，60秒钟之间利用氢氟酸水溶液洗涤c-Si衬底600，来去掉c-Si衬底600的氧化膜。
<氧氮化硅膜601>
·厚度 50nm
·气体的种类(流量)
SiH4(4sccm)
N2O(800sccm)
·衬底温度 400℃
·压力 40Pa
·RF频率 27MHz
·RF功率 50W
·电极之间的距离 15mm
·电极面积 615.75cm2
<氮氧化硅膜602>
·厚度 50nm
·气体的种类(流量)
SiH4(10sccm)
NH3(100sccm)
N2O(20sccm)
H2(400sccm)
·衬底温度 300℃
·压力 40Pa
·RF频率 27MHz
·RF功率 50W
·电极之间的距离 30mm
·电极面积 615.75cm2
接着，如图15C所示，通过利用离子掺杂装置对c-Si衬底600照射氢离子615，来形成离子注入层603。作为源气体使用100％氢气体，不对离子化了的氢进行质量分离，而利用电场加速来对c-Si衬底600注入。详细条件是如下。
·源气体 H2
·RF功率 150W
·加速电压 40kV
·剂量 1.75×1016ions/cm2
在离子掺杂装置中，从氢气体产生H+、H2 +、H3 +这些三种离子种，并且将这些所有的离子种掺杂到c-Si衬底600。在从氢气体发生的离子种中，80％左右是H3 +。
在形成离子注入层603之后，利用纯水洗涤c-Si衬底600，并利用等离子体CVD装置在氮氧化硅膜602上形成厚度为50nm的氧化硅膜604(参照图15D)。作为氧化硅膜604的源气体，使用TEOS和氧。氧化硅膜604的成膜条件是如下。
<氧化硅膜604>
·厚度 50nm
·气体的种类(流量)
TEOS(15sccm)
O2(750sccm)
·衬底温度 300℃
·压力 100Pa
·RF频率 27MHz
·RF功率 300W
·电极之间的距离 14mm
·电极面积 615.75cm2
准备玻璃衬底605。作为玻璃衬底605，使用旭硝子株式会社制造的铝硅酸盐玻璃衬底(制品名称为“AN100”)。洗涤玻璃衬底605以及形成有氧化硅膜604的c-Si衬底600。作为洗涤处理，在纯水中进行超声波清洗，然后进行利用包含臭氧的纯水的处理。
接着，如图15E所示，通过将玻璃衬底605和c-Si衬底600贴紧，来将玻璃衬底605和氧化硅膜604接合在一起。通过该工序，将玻璃衬底605和c-Si衬底600贴在一起。该工序通过不使用加热处理的在常温下的处理进行。
接着，在扩散炉中进行加热处理，如图15F所示，在离子注入层603中分割c-Si衬底600。首先，在600℃下进行20分钟的加热。接着，使加热温度上升为650℃，还进行6.5分钟的加热。通过该一系列的加热处理，在c-Si衬底600的离子注入层603中发生裂缝，而c-Si衬底600成为分割了的状态。通过在该工序中，以600℃以上加热c-Si衬底600，可以使剥离后的硅层606的结晶性进一步接近于单晶。
在结束加热处理后，从扩散炉中取出玻璃衬底605和c-Si衬底600’。由于加热处理，玻璃衬底605和c-Si衬底600成为可以分离的状态，所以如图15F所示，当去掉c-Si衬底600’时，形成有SOI衬底608a，其中在玻璃衬底605上固定有从c-Si衬底600分离了的硅层606。注意，c-Si衬底600’对应于硅层606被分离了的c-Si衬底600。
SOI衬底608a具有在玻璃衬底605上依次堆叠有氧化硅膜604、氮氧化硅膜602、氧氮化硅膜601、硅层606的结构。在本实施例中，硅层606的厚度是120nm左右。
接着，如图15G所示，通过对SOI衬底608a的硅层606照射激光束610，来形成具有硅层611的SOI衬底608b。图15H所示的硅 层611对应于照射激光束610后的硅层606。然后，通过蚀刻硅层611将其厚度减薄为100nm以下，来制造涉及本发明的SOI衬底。通过上述工序，形成图15I所示的SOI衬底608c。SOI衬底608c的硅层612对应于薄膜化了的硅层611。注意，在本实施例中，进行到图15A至15H所示的工序，测定在照射激光束之前的硅层606和在照射之后的硅层611的表面粗糙度和结晶性。
为了进行图15G所示的激光束610照射而使用的激光器的规格是如下。
<激光器的规格>
XeCl受激准分子激光器
波长 308nm
脉冲宽度 25纳米秒(nsec)
重复频率 30Hz
将激光束610设定为如下线状射束：通过包括柱面透镜等的光学系统使射束的截面形状成为线状的射束。在对激光束610使c-Si衬底600相对性地移动的同时，照射激光束610。此时，激光束610的扫描速度为1.0mm/sec，并且对相同区域照射激光束610十二次。
此外，将激光束610的气氛设定为大气气氛或者氮气气氛。在本实施例中，通过在照射大气中的激光束610的同时，将氮气体喷上在被照射面，来形成氮气气氛。
通过在大约350mJ/cm2以上且大约750mJ/cm2以下的范围内使激光束610的能量密度变化，来调查对于硅层611的平坦化以及结晶性的恢复的激光束610的照射的效果。能量密度的具体值是如下。
·347mJ/cm2
·387mJ/cm2
·431mJ/cm2
·477mJ/cm2
·525mJ/cm2
·572mJ/cm2
·619mJ/cm2
·664mJ/cm2
·706mJ/cm2
·743mJ/cm2
当分析硅层611表面的平坦性及其结晶性时，采用利用光学显微镜、原子力显微镜(AFM；Atomic Force Microscope)及扫描电子显微镜(SEM；Scanning Electron Microscope)的观察、电子背散射花样(EBSP；Electron Back Scatter Diffraction Pattern)的观察、以及拉曼光谱测定。
可以通过根据利用AFM的在动态力模式(DFM：dynamic forcemode)下的观察像(以下，称为AFM像)、表示由AFM像获得的表面粗糙度的测定值、利用光学显微镜的暗场像的明度变化、SFM的观察像(以下，称为SEM像)、拉曼散射强度(Raman Intensity)，来评价平坦化的效果。
可以通过根据拉曼位移(Raman Shift)、拉曼光谱的半峰全宽(FWHM：full width at half maximum)、EBSP像，来评价结晶性的提高的效果。
首先，说明由于激光束的照射的平坦化的效果，接着说明结晶性提高的效果。
图16是表示在照射激光束之前的硅层606的拉曼散射强度和在照射之后的硅层611的拉曼散射强度的图，是表示对于激光束610的能量密度的拉曼强度的变化的图。与照射激光束之前相比，拉曼散射强度(能量密度＝0mJ/cm2)降低的事实意味着平坦性的提高。根据图16的图，可以知道如下事实：通过调节能量密度，在大气气氛以及氮气气氛中都利用激光束的照射，提高硅层的平坦性。
图17是在大气气氛中被照射激光束的硅层611的光学显微镜的暗场像，而图18是在氮气气氛中被照射激光束的硅层611的光学显微镜的暗场像。图17和图18都也表示在照射激光束之前的硅层606的暗场像。暗场观察是如下方法：对于样品从倾斜方向照射光，来观 察样品所引起的散射光、衍射光。因此，在样品的表面是平坦的情况下，没有照明光的散射、衍射。所以，其观察像成为明度低且黑色(暗淡)的像。在图17和图18中，在照射激光束之前的硅层606的暗场像不是黑色，所以知道了如下事实：硅层606的表面的平坦性小。此外，根据图17和图18所示的暗场像，知道了如下事实：通过调节能量密度，在大气气氛和氮气气氛中，都可以利用激光束的照射来提高硅层606的平坦性。
图19A至19C是SEM像。图19A是在照射激光束之前的硅层606的SEM像，图19B是在大气气氛中进行处理的硅层611的SEM像，图19C是在氮气气氛中进行处理的硅层616的SEM像。
在本实施例中，使用受激准分子激光器作为激光器。一般知道如下事实：在通过受激准分子激光器使非晶硅膜结晶化来形成的多晶硅膜的表面上发生其厚度程度的皱纹(凹凸)。然而，根据图19B以及图19C的SEM像，知道如下事实：在硅层611上几乎不发生这样大的皱纹。换言之，知道如下事实：如受激准分子激光器那样的脉冲激光器的射束有效于硅层606的平坦化。
图20A至20E是通过AFM观察的AFM像。图20A是在照射激光束之前的硅层606的AFM像。图20B至20E是在照射激光束之后的硅层611的AFM像，能量密度与激光束的照射气氛不同。图21A至21E分别对应于图20A至20E的鸟瞰图。
表1表示基于图20A至20E所示的AFM像来计算出的表面粗糙度。在表1中，Ra表示平均面粗糙度，RMS表示自乘平均面粗糙度，P-V表示顶峰和深谷的最大高低差值。
表1硅层的表面粗糙度
| 硅层 | 气氛 | 能量密度b[mJ/cm2] | Ra[nm] | RMS[nm] | P-V[nm] |
| 606a | - | - | 7.2 | 11.5 | 349.2 |
| 611 | 氮 | 431 | 5.4 | 7.0 | 202.8 |
| 611 | 大气 | 525 | 1.9 | 2.5 | 33.7 |
| 611 | 氮 | 525 | 2.3 | 3.0 | 38.1 |
| 611 | 氮 | 619 | 1.9 | 2.8 | 145.7 |
[0298] a激光束照射之前 b激光束的能量密度
在照射激光束之前的硅层606的Ra是7nm以上，RMS是11nm以上。该值接近通过受激准分子激光器使60nm左右厚的非晶硅结晶化来形成的多晶硅膜的值。根据本发明人的见解，当使用这种多晶硅膜时，实用的栅绝缘层的厚度厚于多晶硅膜。从而，当使没有施行激光束照射处理的硅层606薄膜化时，难以在其表面上形成10nm以下厚的栅绝缘层，而非常难以制造有效地利用薄膜化了的单晶硅的特长的高性能晶体管。
另一方面，在被照射激光束的硅层611中，Ra减少为2nm左右，RMS减少为2.5nm至3nm左右。从而，通过使这种具有平坦性的硅层611薄膜化，可以制造有效地利用薄膜化了的单晶硅层的特长的高性能晶体管。
以下，说明由于激光束的照射的结晶性的提高。
图22是表示在照射激光束之前的硅层606的拉曼位移和在照射激光束之后的硅层611的拉曼位移的图，是表示对于激光束的能量密度的拉曼位移的变化的图。在图中表示，越接近单晶硅的拉曼位移的波长的520.6cm-1，结晶性越好。根据图22所示的图，知道如下事实：通过调节能量密度，在大气气氛和氮气气氛中，都可以利用激光束的照射而提高硅层611的结晶性。
图23是表示在照射激光束之前的硅层606的拉曼光谱的半峰全宽(FWHM)和在照射激光束之后的硅层611的拉曼光谱的半峰全宽(FWHM)的图，是表示对于激光束610的能量密度的FWHM的变化的图。在图中表示，单晶硅的FWHM的波长越将近2.77cm-1，结晶性越好。根据图23所示的图，知道如下事实：通过调节能量密度，在大气气氛和氮气气氛中，都可以利用激光束的照射而提高硅层611的结晶性。
图24A至24C是从硅层表面的EBSP的测定数据获得了的反极图(IPF、inverse pole figure)表格。图24D是使结晶的各面方位色码化，而表示IPF表格的配色和结晶方位的关系的色码表格。图24A 至24C所示的IPF表格分别是在照射激光束之前的硅层606的IPF表格、在大气气氛中照射激光束的硅层611的IPF表格、在氮气气氛中照射激光束的硅层611的IPF表格。
根据图24A至24C所示的IPF表格，在能量密度为380mJ/cm2 以上且620mL/cm2以下的范围下，在照射激光束之前和照射激光束之后没有硅层的方位错乱，硅层611表面的面方位维持与使用的单晶硅衬底600相同的(100)面方位，并且晶粒界面不存在。该事实根据如下事实可以理解：由图24D所示的色码表格的表示(100)方位的颜色(在彩色附图中是红色)表示IPF表格的大部分。注意，能量密度为743mJ/cm2的情况下，都在大气气氛和氮气气氛中，硅层611的结晶取向错乱，所以可以认为硅层611微晶化。图46A至46C是对于图24A至24C所示的IPF表格以颜色的深浅表示取向比率的。根据该图可以知道如下事实：在能量密度为380mJ/cm2以上且620mJ/cm2以下的范围内，在任何方位上也取向方向在激光束照射前后相同，并且取向比率几乎没变化。这意味着：在激光束的照射之前和照射之后没有硅层的方位错乱，硅层611表面的面方位维持与使用的单晶硅衬底600相同的{100}面方位，并且晶粒界面不存在。另一方面，在能量密度为743mJ/cm2下，在大气气氛以及氮气气氛下，当对激光束的照射前后的IPF表格进行比较时，在IPF表格的颜色深浅(取向比率)中看到变化，而可以知道硅层611的结晶取向错乱。同时，由于测定时的CI(Confidence Index；置信指数)值低，所以可以认为在能量密度高的条件下，硅层611微晶化。
此外，虽然在硅层606的IPF表格中，CI值低部分多分布为点状，但是在硅层611的IPF表格中，CI值低部分比硅层606减少。注意，CI值是表示决定结晶方位的数据的可靠性、准确度的指标值。由于晶粒界面、结晶缺陷等，CI值降低。换言之，CI值低部分越少，结晶性越好。
根据上述表1、图16至图24D，可以知道如下事实：通过在大气气氛和氮气气氛中照射激光束，可以同时实现从单晶硅衬底剥离了 的硅层的平坦性的提高以及结晶性的恢复。在本实施例中，能够同时实现平坦性的提高以及结晶性的恢复的激光束的能量密度在大气气氛中是500mJ/cm2以上且600mJ/cm2以下，而在氮气气氛中是400mJ/cm2以上且600mJ/cm2以下，可以知道在氮气气氛中可以使用的能量密度的范围更广。
实施例2
在本实施例中，说明在照射激光束之前以及在照射激光束之后的SOI衬底的半导体层的表面粗糙度以及结晶学性的物性。首先，参照图25A至25I，说明本实施例的SOI衬底的制造方法。图25A至25I所示的制造方法对应于实施方式4所说明的制造方法。
作为半导体衬底，准备单晶硅衬底630(参照图25A)。单晶硅衬底630是5英寸的p型硅衬底，其面方位是(100)。以下，将单晶硅衬底630写为“c-Si衬底630”。
通过利用纯水洗涤c-Si衬底630，然后使它干燥。接着，通过利用平行平板型等离子体CVD装置，在c-Si衬底630上形成氧氮化硅膜631，并且在氧氮化硅膜631上形成氮氧化硅膜632(参照图25B)。
通过利用相同的平行平板型等离子体CVD装置，不使c-Si衬底630暴露于大气，而连续性地形成氧氮化硅膜631、氮氧化硅膜632。此时的成膜条件是如下。在此，进行如下工序：在形成氧氮化硅膜631之前，利用氢氟酸水溶液洗涤60秒钟，来去掉c-Si衬底630的氧化膜。
<氧氮化硅膜631>
·厚度 50nm
·气体的种类(流量)
SiH4(4sccm)
N2O(800sccm)
·衬底温度 400℃
·压力 40Pa
·RF频率 27MHz
·RF功率 50W
·电极之间的距离 15mm
·电极面积 615.75cm2
<氮氧化硅膜632>
·厚度 50nm
·气体的种类(流量)
SiH4(10sccm)
NH3(100sccm)
N2O(20sccm)
H2(400sccm)
·衬底温度 300℃
·压力 40Pa
·RF频率 27MHz
·RF功率 50W
·电极之间的距离 30mm
·电极面积 615.75cm2
接着，如图25C所示，通过利用离子掺杂装置对c-Si衬底630照射氢离子645，来形成离子注入层633。作为源气体使用100％氢气体。不对包含在等离子体中的离子化了的氢进行质量分离，而利用电场加速来对c-Si衬底630注入。详细条件是如下。
·源气体 H2
·RF功率 150W
·加速电压 40kV
·剂量 1.75×1016ions/cm2
在离子掺杂装置中，从氢气体产生H+、H2 +、H3 +这些三种离子种，并且将这些所有的离子种掺杂到c-Si衬底630。在从氢气体发生的离子种中，80％左右是H3 +。
在形成离子注入层633之后，利用纯水洗涤c-Si衬底630，并利用等离子体CVD装置在氮氧化硅膜632上形成厚度为50nm的氧化 硅膜634(参照图25D)。作为氧化硅膜634的源气体，使用TEOS和氧。氧化硅膜634的成膜条件是如下。
<氧化硅膜634>
·厚度 50nm
·气体的种类(流量)
TEOS(15sccm)
O2(750sccm)
·衬底温度 300℃
·压力 100Pa
·RF频率 27MHz
·RF功率 300W
·电极之间的距离 14mm
·电极面积 615.75cm2
准备玻璃衬底635。作为玻璃衬底635，使用旭硝子株式会社制造的铝硅酸盐玻璃衬底(制品名称为“AN100”)。洗涤玻璃衬底635以及形成有氧化硅膜634的c-Si衬底630。作为洗涤处理，在纯水中进行超声波清洗，然后进行利用包含臭氧的纯水的洗涤。
接着，如图25E所示，通过将玻璃衬底635和c-Si衬底630贴紧，来将玻璃衬底635和氧化硅膜634接合在一起。通过该工序，将玻璃衬底635和c-Si衬底630贴在一起。该工序通过不使用加热处理的在常温下的处理进行。
接着，在扩散炉中进行加热处理，如图25F所示，在离子注入层633中分割c-Si衬底630。首先，在600℃下进行20分钟的加热。接着，使加热温度上升为650℃，还进行6.5分钟的加热。通过该一系列的加热处理，在c-Si衬底630的离子注入层633中发生裂缝，而c-Si衬底630成为分割了的状态。通过在该工序中，以600℃以上加热c-Si衬底630，可以使分离后的硅层636的结晶结构进一步接近于单晶。
在结束加热处理后，从扩散炉中取出玻璃衬底635和c-Si衬底 630’。由于加热处理，c-Si衬底630成为可以从玻璃衬底635分离的状态。如图25F所示，当去掉c-Si衬底630’时，形成SOI衬底638a，其中在玻璃衬底635上固定有从c-Si衬底630分离了的硅层636。注意，c-Si衬底630’对应于硅层636被分离了的c-Si衬底630。
SOI衬底638a具有在玻璃衬底635上依次堆叠有氧化硅膜634、氮氧化硅膜632、氧氮化硅膜631、硅层636的多层结构。在本实施例中，硅层636的厚度是120nm左右。
接着，通过干蚀刻使硅层636的厚度薄，来形成薄膜化了的硅层639。作为蚀刻气体，使用由SF6和O2构成的混合气体。通过该蚀刻，来将硅层636的厚度从120nm减薄为100nm。图25G所示的SOI衬底638b是具有薄膜化了的硅层639的衬底。
接着，如图25G所示，通过对SOI衬底638b的硅层639照射激光束640，来形成具有硅层641的SOI衬底638c。图25H所示的硅层641对应于照射激光束640后的硅层639。然后，通过蚀刻硅层641使其厚度薄。通过上述工序，形成图25I所示的SOI衬底638d。SOI衬底638d的硅层642对应于薄膜化了的硅层641。注意，在本实施例中，进行到图25A至25H所示的工序，测定在照射激光束之前的硅层639和在照射之后的硅层641的表面粗糙度和结晶性。
为了进行图25G所示的激光束640的照射而使用的激光器的规格是如下。
<激光器的规格>
XeCl受激准分子激光器
波长 308nm
脉冲宽度 25nsec
重复频率 30Hz
将激光束640设定为如下线状射束：通过包括柱面透镜等的光学系统使其射束点的截面形状成为线状的射束。在对激光束640使c-Si衬底630相对性地移动的同时，照射激光束640。此时，激光束640的扫描速度为1.0mm/sec，并且对相同区域照射激光束640十二次。
此外，将激光束640的气氛设定为大气气氛或者氮气气氛。在本实施例中，通过在照射大气中的激光束640的同时，将氮气体喷上在被照射面，来形成氮气气氛。
通过在大约360mJ/cm2以上且大约750mJ/cm2以下的范围内使激光束640的能量密度变化，来调查对于硅层641的平坦化以及结晶性的提高的激光束640的照射的效果。能量密度的具体值是如下。
·362mJ/cm2
·404mJ/cm2
·448mJ/cm2
·495mJ/cm2
·542mJ/cm2
·590mJ/cm2
·636mJ/cm2
·680mJ/cm2
·720mJ/cm2
·754mJ/cm2
首先，说明由于激光束的照射的平坦化的效果，接着说明结晶性提高的效果。
图26是表示在照射激光束之前的硅层639的拉曼散射强度和在照射之后的硅层641的拉曼散射强度的图，是表示对于激光束的能量密度的拉曼强度的变化的图。根据图26的图，可以知道如下事实：通过调节能量密度，在大气气氛以及氮气气氛中，都可以利用激光束的照
图27是在大气气氛中被照射激光束的硅层641的光学显微镜的暗场像，而图28是在氮气气氛中被照射激光束的硅层641的光学显微镜的暗场像。图27和图28都表示在照射激光束之前的硅层639的暗场像。根据图27和图28所示的暗场像，知道了如下事实：通过调节能量密度，在大气气氛和氮气气氛中，都可以利用激光束的照射来提高平坦性。
图29A至29C是硅层的SEM像。图29A是在照射激光束之前的硅层639的SEM像，图29B是在大气气氛中进行处理的硅层641的SEM像，图29C是在氮气气氛中进行处理的硅层641的SEM像。
如图29B所示，当能量密度为448mJ/cm2时，在硅层641的表面上发生大皱纹。但是，通过调节能量密度，可以避免在大气气氛和氮气气氛中，在硅层641的表面上发生大皱纹。换言之，知道如下事实：如受激准分子激光器那样的脉冲激光器的射束有效于硅层639的平坦化。
图30A至30E是通过利用原子力显微镜来观察的AFM像。图30A是在照射激光束之前的硅层639的AFM像。图30B至30E是在照射激光束之后的硅层641的AFM像，能量密度与激光束的照射气氛不同。图31A至31E对应于图30A至30E的鸟瞰图。
表2表示基于图30A至30E所示的AFM像来计算出的表面粗糙度。在表2中，Ra表示平均面粗糙度，RMS表示自乘平均面粗糙度，P-V表示顶峰和深谷的最大高低差值。
表2硅层的表面粗糙度
| 硅层 | 气氛 | 能量密度b [mJ/cm2] | Ra [nm] | RMS [nm] | P-V [nm] |
| 639a | - | - | 6.7 | 10.4 | 336.0 |
| 611 | 氮 | 404 | 4.9 | 6.1 | 63.4 |
| 611 | 大气 | 495 | 5.6 | 7.2 | 169.6 |
| 611 | 氮 | 495 | 2.2 | 2.8 | 67.5 |
| 611 | 氮 | 590 | 1.3 | 1.7 | 92.4 |
a激光束照射之前 b激光束的能量密度
虽然在照射激光束之前的硅层639的Ra是6nm以上，RMS是10nm以上，但是在被照射激光束的硅层641中，Ra减少到1nm至2nm左右
，RMS减少到2nm至3nm左右。从而，通过使这种具有平坦性的硅层641薄膜化，可以制造有效地利用薄膜化了的单晶硅层的特 长的高性能晶体管。
在此，硅层639对应于使实施例1所示的硅层606薄膜化的硅层。换句话说，硅层606是在薄膜化之前的硅层639。对表1和表2的硅层606、639的表面粗糙度来说，在薄膜化之前和之后，平坦性没有大的改善。由此，可以理解如下事实：当形成其表面的平坦性高且薄的硅层时，在照射激光束之后，使硅层的厚度薄，这是非常有效的。
以下，研究由于激光束的照射的结晶性的提高。
图32是表示在照射激光束之前的硅层639的拉曼位移和在照射激光束之后的硅层641的拉曼位移的图，是表示对于激光束的能量密度的拉曼位移的变化的图。在图中，表示单晶硅的拉曼位移的波长越将近520.6cm-1，结晶性越好。根据图32所示的图，知道如下事实：通过调节能量密度，在大气气氛和氮气气氛中，都可以利用激光束的照射而提高硅层641的结晶性。
图33是表示在照射激光束之前的硅层639的拉曼光谱的半峰全宽(FWHM)和在照射激光束之后的硅层641的拉曼光谱的半峰全宽(FWHM)的图，是表示对于激光束640的能量密度的FWHM的变化的图。在图中，表示单晶硅的FWHM的波长越将近2.77cm-1，结晶性越好。根据图33所示的图，知道如下事实：通过调节能量密度，在大气气氛和氮气气氛中，都可以利用激光束的照射而提高结晶性。
图34A至34C是从硅层表面的EBSP的测定结果获得了的IPF表格。图34D是与图24D相同的色码表格。图34A至34C所示的IPF表格分别是在照射激光束之前的硅层639的IPF表格、在大气气氛中照射激光束的硅层641的IPF表格、在氮气气氛中照射激光束的硅层641的IPF表格。
根据图34A至34C所示的IPF表格，在能量密度为350mJ/cm2 至690mL/cm2的范围下，在照射激光束之前和照射激光束之后没有硅层的方位错乱，硅层641表面的面方位维持与使用的单晶硅衬底600相同的(100)方位，并且晶粒界面不出现。该事实根据如下事实可以理解：由图34D所示的色码表格的表示(100)方位的颜色(在彩 色附图中是红色)表示IPF表格的大部分区域。此外，虽然在硅层639的IPF表格中，CI值低部分多分布为点状，但是在硅层641的IPF表格中，该CI值低部分比硅层639减少。
另一方面，在能量密度为680mJ/cm2的情况下，都在大气气氛和氮气气氛中，硅层641的结晶取向错乱，所以可以认为硅层641微晶化。图47A至47C是对于图34A至34C所示的IPF表格以颜色的深浅表示取向比率的。根据该图可以知道如下事实：在能量密度为380mJ/cm2以上且620mJ/cm2以下的范围内，在任何方位上也取向方向在激光束照射前后相同，并且取向比率几乎没变化。这意味着：在激光束的照射之前和照射之后没有硅层的方位错乱，硅层641表面的面方位维持与使用的单晶硅衬底600相同的{100}面方位，并且晶粒界面不存在。另一方面，在能量密度为743mJ/cm2下，在大气气氛以及氮气气氛下，当对激光束的照射前后的IPF表格进行比较时，在IPF表格的颜色深浅(取向比率)中看到变化，而可以知道硅层641的结晶取向错乱。同时，由于测定时的CI(Confidence Index；置信指数)值低，所以可以认为在能量密度高的条件下，硅层641微晶化。
根据上述表2、图26至图34D，可以知道如下事实：通过在大气气氛和氮气气氛中照射激光束，可以同时实现从单晶硅衬底剥离了的硅层的平坦性的提高以及结晶性的恢复。此外，根据本实施例，可以知道如下事实：能够同时实现平坦性的提高以及结晶性的恢复的激光束的能量密度在大气气氛中是500mJ/cm2以上且600mJ/cm2以下，而在氮气气氛中是400mJ/cm2以上且600mJ/cm2以下，在氮气气氛中可以使用的能量密度的范围更广。此外，根据本实施例，可以知道如下事实：当形成其表面的平坦性高且其结晶性高的薄硅层时，在照射激光束之后，减薄硅层的厚度是非常优选的。
实施例3
在本实施例中，说明利用SOI衬底来制造的晶体管的电气特性。在本实施例中，说明是否进行激光束照射处理影响晶体管的电气特性的事实。
首先，参照图35A至35D，说明本实施例所示的晶体管的制造方法。
图35A是SOI衬底700的截面图。在本实施例中，作为SOI衬底700，使用根据实施例2所示的方法来制造的SOI衬底。玻璃衬底701、氧化硅膜702、氮氧化硅膜703、以及氧氮化硅膜704分别对应于实施例2所示的SOI衬底的玻璃衬底635、氧化硅膜634、氮氧化硅膜632、以及氧氮化硅膜631。此外，在图35A中，附上附图标记705的层是硅层。
此外，在本实施例中，作为SOI衬底700，准备四种SOI衬底。第一个是相当于SOI衬底638a的衬底，是不进行在激光束照射处理之前的薄膜化工序以及激光束照射工序的双方的SOI衬底。将该衬底称为“SOI衬底700-1”。第二个是进行薄膜化工序，而不进行以后的激光束照射工序的SOI衬底。将该衬底称为“SOI衬底700-2”。第三个是相当于SOI衬底638b的衬底，是不进行薄膜化工序而进行激光束照射工序的SOI衬底。将该衬底称为“SOI衬底700-3”。第四个是都进行薄膜化工序以及激光束照射工序的双方的SOI衬底。将该衬底称为“SOI衬底700-4”。在此，不进行薄膜化工序的SOI衬底700-1以及700-3的硅层的厚度为120nm左右，而进行薄膜化工序的SOI衬底700-2以及700-4的厚度为100nm左右。表3表示在本实施例中制造的四种SOI衬底的制造过程。
表3SOI衬底700-1至700-4的制造过程
| SOI衬底 | 薄膜化工序 | 激光束照射工序 | 硅层的厚度 |
| 700-1 | Na | N | 120nm |
| 700-2 | Yb | N | 100nm |
| 700-3 | N | Y | 120nm |
| 700-4 | Y | Y | 100nm |
aN：不进行 Y：进行
注意，在大气气氛和氮气气氛中进行对于SOI衬底700-3以及SOI衬底700-4的激光束照射工序。激光束的照射能量密度在大气气 氛中是500mJ/cm2，而在氮气气氛中是400mJ/cm2、500mJ/cm2、以及600mJ/cm2。
通过将SOI衬底700的硅层705蚀刻为所希望的形状，来形成硅层711以及硅层712(参照图35B)。硅层711构成p沟道型晶体管，
而硅层712构成n沟道型晶体管。在本实施例中，不对硅层711、712进行为了调节晶体管的阈值电压的沟道掺杂。
接着，通过利用平行平板型等离子体CVD装置，来形成厚度为115nm的氧氮化硅膜713。氧氮化硅膜713构成栅绝缘层。作为氧氮化硅膜713的源气体，使用SiH4以及N2O。
接着，通过氧氮化硅膜713，在硅层711以及硅层712上分别形成栅电极714以及栅电极715。栅电极714以及715由厚度为30nm的氮化钽膜和厚度为370nm的钨膜的叠层膜构成。通过利用溅射装置，来形成氮化钽膜以及钨膜。然后，通过利用干蚀刻装置，将由这些膜构成的叠层膜蚀刻为所希望的形状，来形成栅电极714和715。
接着，通过利用抗蚀剂覆盖成为n沟道型晶体管的区域。然后，通过利用掺杂装置，对硅层711添加磷。在添加磷的工序中，使用由H2稀释的5％的PH3气体作为离子的源气体，并且剂量为3.0×1015ions/cm2，加速电压为80kV。在该工序中，栅电极714成为掩模，在硅层711中以自对准的方式形成源区716、漏区717以及沟道形成区718(参照图35C)。
接着，在去掉抗蚀剂之后，利用另外的抗蚀剂覆盖成为p沟道型晶体管的区域。然后，通过利用掺杂装置，对硅层712添加硼。在添加硼的工序中，使用由H2稀释的15％的B2H6气体作为离子的源气体，并且剂量为1.6×1016ions/cm2，加速电压为80kV。在该工序中，栅电极715成为掩模，在硅层712中以自对准的方式形成源区719、漏区720以及沟道形成区721(参照图35C)。
在去掉抗蚀剂之后，通过利用等离子体CVD装置且利用SiH4 以及N2O作为源气体，来形成厚度为50nm的氧氮化硅膜723(图 35D)。接着，为了激活添加到硅层711的磷、以及添加到硅层712的硼，在550℃下进行四个小时的加热处理。接着，通过利用等离子体CVD装置，连续形成厚度为100nm的氮氧化硅膜724以及厚度为600nm的氧氮化硅膜725。作为氮氧化硅膜724的源气体，使用SiH4、NH3、N2O以及H2。作为氮氧化硅膜725的源气体，使用SiH4以及N2O。
接着，形成用来栅电极、源电极以及漏电极的接触孔。首先，形成抗蚀剂的掩模。通过使用该掩模，对氧氮化硅膜725进行利用氢氟酸的湿蚀刻处理。再者，通过利用相同的掩模，对由氧氮化硅膜713、氧氮化硅膜723以及氮氧化硅膜724构成的叠层膜，进行利用CHF3 以及He构成的混合气体的干蚀刻处理。通过上述工序，来形成到达栅电极714、715以及各区域716、717、719、720的接触孔。
接着，通过利用溅射装置，在氧氮化硅膜725上形成叠层膜，该叠层膜由厚度为100nm的钛膜、厚度为300nm的纯铝膜、厚度为100nm的钛膜构成。接着，通过利用干蚀刻处理蚀刻该叠层膜，来形成p沟道型晶体管的源电极726以及漏电极727、n沟道型晶体管的源电极728以及漏电极729。并且，还形成有连接到栅电极714以及栅电极715的电极。通过上述工序，完成利用SOI衬底700来制造的p沟道型晶体管以及n沟道型晶体管。
在本实施例中，关于p沟道型晶体管以及n沟道型晶体管，测定漏电流ID-栅电压VG特性(以下，称为ID-VG特性)。进行测定了的p沟道型以及n沟道型晶体管的沟道长度都是10μm，沟道宽度都是8μm。
测定ID-VG特性的结果，知道了如下事实：利用进行激光束照射工序了的SOI衬底700-3、700-4来制造的p沟道型晶体管以及n沟道型晶体管作为晶体管工作。另一方面，利用不进行激光束照射工序了的SOI衬底700-1、700-2来制造的p沟道型晶体管以及n沟道型晶体管不作为晶体管工作。图36A至36C以及图37A至37C表示各晶体管的ID-VG特性的测定结果。在各附图中，左侧表示p沟道型晶 体管的曲线图，而右侧表示n沟道型晶体管的曲线图。
图36A和图36B是SOI衬底700-3的数据，图36C是SOI衬底700-1的数据。此外，图36A所示的SOI衬底700-3的激光束照射工序在大气气氛中进行，激光束的照射能量密度是500mJ/cm2。在图36B中，激光束照射工序在氮气气氛中进行，激光束的照射能量密度是600mJ/cm2。此外，确认了如下事实：在氮气气氛中进行激光束照射处理了的SOI衬底700-3中，当激光束的照射能量密度是400mJ/cm2 及500mJ/cm2时，也与600mJ/cm2同样，晶体管工作。
此外，图37A和图37B是SOI衬底700-4的数据，图37C是SOI衬底700-2的数据。图37A所示的SOI衬底700-4的激光束照射工序在大气气氛中进行，激光束的照射能量密度是500mJ/cm2。在图37B中，激光束照射工序在氮气气氛中进行，激光束的照射能量密度是500mJ/cm2。此外，确认了如下事实：在氮气气氛中进行激光束照射处理了的SOI衬底700-4中，当激光束的照射能量密度是400mJ/cm2 及600mJ/cm2时，也与500mJ/cm2同样，晶体管工作。
图36A至36C以及图37A至37C的ID-VG特性的曲线图表示如下事实：根据是否对于从单晶硅衬底分离了的硅层进行激光束照射处理决定是否作为晶体管工作。因此，激光束照射处理是为了利用贴合到玻璃衬底(应变点为700℃以下的衬底)的硅层来制造能够工作的晶体管的重要处理。并且，通过在激光束照射处理之后来使硅层薄膜化，可以提高晶体管的性能。
实施例4
在本实施例中，说明在本说明书中作为表面的平坦性的指标使用的平均面粗糙度Ra、自乘平均面粗糙度RMS、以及顶峰和深谷的最大高低差P-V。
平均面粗糙度(Ra)是将JISB0601：2001(ISO4287：1997)所定义的中心线平均粗糙度Ra扩大为三维以使它能够适用于测定面的。平均面粗糙度(Ra)是平均从基准面到指定面的偏差的绝对值的值，由算式(1)表示。
测定面是表示所有的测定数据的面，由算式(2)表示。
Z＝F(X，Y) …(2)
指定面是成为粗糙度测量的对象的面，是由坐标(X1，Y1)(X1，Y2)(X2，Y1)(X2，Y2)所表示的四点围绕的矩形区域，并且将当指定面是理想性的平坦时的面积设定为S0。因此，可以通过利用算式(3)算出S0。
S0＝(X2-X1)(Y2-Y1) …(3)
基准面是当指定面的高度的平均值为Z0时，由Z＝Z0表示的平面。基准面成为与XY平面平行。可以通过利用算式(4)算出Z0。
自乘平均面粗糙度(RMS)是与平均面粗糙度(Ra)同样地将对于截面曲线的RMS扩大为三维以使它能够适用于测定面的。自乘平均面粗糙度(RMS)是平均从基准面到指定面的偏差的自乘的值的平方根，由算式(5)表示。
顶峰和深谷的最大高低差(P-V)是在指定面中的最高顶峰的标高Zmax和最低深谷的标高Zmin的差距，由算式(6)表示。
P-V＝Zmax-Zmin …(6)
在顶峰和深谷的最大高低差(P-V)中的顶峰和深谷是将JISB0601：2001(ISO4287：1997)所定义的“顶峰”、“深谷”分别扩大为三维的。顶峰是在指定面的顶峰中标高最高的地方。深谷是在指定面的深谷中标高最低的地方。
实施例5
在实施例中，说明形成离子注入层的方法。
通过加速来自氢(H)的离子(以下称为“氢离子种”，将它照射到半导体衬底，可以形成离子注入层。更具体地说，通过使用将氢气体或氢包含在在其组成中的气体作为源气体(原材料)，并激发源气体来产生氢等离子体，且对于半导体衬底照射该氢等离子体中的氢离 子种，在半导体衬底中形成离子注入层。
[氢等离子体中的离子]
在上述那样的氢等离子体中存在H+、H2 +、H3 +这种氢离子种。以下列举表示各氢离子种的反应过程(生成过程、消灭过程)的反应式。
e+H→e+H++e ……(a1)
e+H2→e+H2 ++e ……(a2)
e+H2→e+(H2)*→e+H+H ……(a3)
e+H2 +→e+(H2 +)*→e+H++H ……(a4)
H2 ++H2→H3 ++H ……(a5)
H2 ++H2→H++H+H2 ……(a6)
e+H3 +→e+H++H+H ……(a7)
e+H3 +→H2+H ……(a8)
e+H3 +→H+H+H ……(a9)
图38表示示意性地表示上述反应的一部分的能量图解。注意，图38所示的能量图解只不过是示意图，并且不是严密地规定涉及反应的能量的关系。
[H3 +的生成过程]
如上所述，H3 +主要通过反应式(a5)所示的反应过程生成。另一方面，作为与反应式(a5)竞争的反应，有反应式(a6)所示的反应过程。为了增加H3 +，至少需要反应式(a5)所示的反应比反应式(a6)所示的反应发生得多(注意，因为作为减少H3 +的反应，也存在(a7)、(a8)、(a9)，所以即使(a5)所示的反应多于(a6)所示的反应，H3 +也不一定增加)。反过来，当反应式(a5)所示的反应比反应式(a6)所示的反应发生得少时，在等离子体中的H3 +的比例减少。
在各反应式中，右边(最右边)的生成物的增加量根据左边(最左边)所示的原料的浓度或涉及其反应的速度系数等决定。在此，利用试验确认到如下事实：当H2 +的动能小于大约11eV时，反应式(a5) 所示的反应成为主要反应(即，与涉及反应式(a6)的速度系数相比，涉及反应式(a5)的速度系数成为充分大)，而当H2 +的动能大于大约11eV时，反应式(a6)所示的反应成为主要反应。
荷电粒子通过从电场受到力量而获得动能。该动能对应于电场所导致的势能(potential energy)的减少量。例如，某一个荷电粒子直到与其它粒子碰撞之前获得的动能等于荷电粒子移动而失掉的势能。也就是说，有如下趋势：当在电场中某一个荷电粒子可以移动长距离而不与其它粒子碰撞时，与当不同于此时相比，荷电粒子的动能(的平均)大。在粒子的平均自由路程长的情况下，就是压力低的情况下会发生这种荷电粒子的动能增大的趋势。
另外，即使平均自由路程短，也在直到碰撞可以获得大动能的情况下，荷电粒子的动能变大。就是，可以说，当即使平均自由路程短，也电位差大时，荷电粒子所具有的动能变大。
将上述结果适用于H2 +。在如用于生成等离子体的处理室内那样，以电场的存在为前提的情况下，当该处理室内的压力低时H2 +的动能变大，当该处理室内的压力高时H2 +的动能变小。换言之，因为在处理室内的压力低的情况下反应式(a6)所示的反应成为主要反应，所以发生H3 +减少的趋势，而因为在处理室内的压力高的情况下反应式(a5)所示的反应成为主要反应，所以发生H3 +增加的趋势。另外，在等离子体生成区域中的电场较强的情况下，即，在某两点之间的电位差大的情况下，H2 +的动能变大。在与此相反的情况下，H2 +的动能变小。换言之，因为在电场较强的情况下反应式(a6)所示的反应成为主要反应，所以发生H3 +减少的趋势，而因为在电场较弱的情况下反应式(a5)所示的反应成为主要反应，所以发生H3 +增加的趋势。
[取决于离子源的差异]
在此示出离子种的比例(尤其是H3 +的比例)不同的实例。图39是表示由100％的氢气体(离子源的压力为4.7×10-2Pa)生成的离子的质量分析结果的曲线图。横轴表示离子的质量。在光谱中，质量1、2、3处的高峰分别对应于H+、H2 +、H3 +。纵轴表示光谱强度，并且对应 于离子数量。在图39中，由以质量是3的离子为100的情况下的相对比来表示质量不同的离子的数量。根据图39可以知道由上述离子源生成的离子的比例大约为H+∶H2 +∶H3 +＝1∶1∶8。注意，也可以通过利用如下一种离子掺杂装置来获得这种比例的离子，该离子掺杂装置由生成等离子体的等离子体源部(离子源)和用来从该等离子体引出离子束的引出电极等构成。
图40是示出在使用与图39不同的离子源的情况下，当离子源的压力大约为3×10-3Pa时，由PH3生成的离子的质量分析结果的曲线图。该质量分析结果是注目于氢离子种的。此外，质量分析通过测定从离子源引出的离子来进行。与图39同样，图40所示的曲线图中的横轴表示离子的质量，并且质量1、2、3处的高峰分别对应于H+、H2 +、H3 +。纵轴为对应于离子数量的光谱的强度。根据图40可以知道在等离子体中的离子的比例大约为H+∶H2 +∶H3 +＝37∶56∶7。注意，虽然图40是当源气体为PH3时的数据，但是当使用100％的氢气体作为源气体时，氢离子种的比例也成为大概相同。
在获得图40所示的数据的离子源的情况下，在H+、H2 +、以及H3 +中，只生成大约7％的H3 +。另一方面，在获得图39所示的数据的离子源的情况下，可以将H3 +的比例成为50％以上(在图39所示的数据中大约为80％)。可以认为这起因于在上述的[H3 +的生成过程]的考察中很明显的处理室内的压力及电场。
[H3 +的照射机理]
在生成如图39那样的包含多个离子种的等离子体且对生成了的离子种不进行质量分离而照射到半导体衬底的情况下，H+、H2 +、H3 + 各离子被照射到半导体衬底的表面。为了考察从照射离子到形成离子注入层的机理，研究下列的五种模式(模式1至模式5)：
1.被照射的离子种为H+，照射之后也为H+(H)的情况；
2.被照射的离子种为H2 +，照射之后也为H2 +(H2)的情况；
3.被照射的离子种为H2 +，照射之后分裂为两个H(H+)的情况；
4.被照射的离子种为H3 +，照射之后也为H3 +(H3)的情况；
5.被照射的离子种为H3 +，照射之后分裂为三个H(H+)的情况。
[模拟实验结果和实测值的比较]
根据上述模型1至5，进行将氢离子种照射到Si衬底的模拟实验。作为用于模拟实验的软件，使用SRIM(the Stopping and Range ofIons in Matter)。SRIM是通过蒙特卡罗法的离子导入过程的模拟实验软件，是TRIM(the Transport of Ions in Matter)的改良版。注意，虽然SRIM是以非晶结构为对象的软件，但是当在高能量、高剂量的条件下照射氢离子种时，可以应用SRIM。这是因为如下缘故：由于氢离子种和Si原子的碰撞，Si衬底的结晶结构变化为非单晶结构。
下面，说明模拟实验的结果。注意，在本实施例的模拟实验中，当进行利用模式2的计算时将H2 +替换质量为两倍的H+。此外，在模式3中将H2 +替换运能为1/2的H+，在模式4中将H3 +替换质量为三倍的H+，在模式5中将H3 +替换运能为1/3的H+。
对于当利用上述模式1至模式5以80kV的加速电压将氢离子种照射到Si衬底时(当在换算为H的情况下照射十万个时)，分别计算出来Si衬底中的氢元素(H)的深度方向的分布。图41表示其计算结果。再者，图41表示Si衬底中的氢元素(H)的深度方向的分布的实测值。该实测值是通过利用SIMS(Secondary Ion MassSpectroscopy)测定的数据(以下，称为SIMS数据)。通过利用SIMS测定的样品是通过如下工序而获得的Si衬底：以80kV的加速电压照射在测定图39所示的数据的条件下生成的氢离子种(H+、H2 +、H3 +)。
在图41中，利用模式1至模式5的计算值的曲线图的纵轴分别是表示氢原子的数量的右纵轴。SIMS数据的曲线图的纵轴是表示氢原子的浓度的左纵轴。计算值以及SIMS数据的曲线图的横轴都表示离Si衬底表面的深度。
当对实测值的SIMS数据和计算结果进行比较时，模式2及模式 4很明显地从SIMS数据的曲线图偏离，并且在SIMS数据中不存在对应于模式3的峰值。由此，可以知道如下事实：与模式1以及模式5的影响相比，模式2至模式4的影响相对小。当考虑到对于离子的动能的单位为keV，H-H键的结合能量只不过为几eV左右的事实时，可以估计模式2及模式4的影响小是由于与Si元素的碰撞，大部分的H2 +或H3 +分离为H+或H的缘故。
从而，下面不顾及模式2至模式4。下面，说明模拟实验如下情况的结果：使用模式1及模式5以80kV、60kV、以及40kV的加速电压将氢离子种照射到Si衬底(当在换算为H的情况下照射十万个时)。
图42至图44表示计算Si衬底中的氢(H)的深度方向的分布的结果。图42、图43以及图44分别表示当加速电压为80kV、60kV、以及40kV时的计算结果。再者，图42至图44还表示实测值的SIMS数据、以及符合SIMS数据的曲线(以下，称为符合函数)。通过利用SIMS测定的样品是通过如下工序而获得的SI衬底：以80kV、60kV或40kV的加速电压加速在测定图39所示的数据的条件下生成的氢离子种(H+、H2 +、H3 +)而进行照射。注意，使用模式1至模式5的计算值的曲线图的纵轴是右纵轴的氢原子的数量，SIMS数据以及符合函数的曲线图的纵轴是左纵轴的氢原子的浓度。此外，各曲线图的横轴表示离Si衬底表面的深度。
在此，顾及模式1及模式5，通过下面的计算式(f1)算出符合函数。在计算式(f1)中，X、Y为涉及符合的参数，而V为体积。
[符合函数]＝X/V×[模式1的数据]+Y/V×[模式5的数据]……(f1)
关于符合函数的决定，当顾及实际上被照射的离子种的比例(大约为H+∶H2 +∶H3 +＝1∶1∶8，参照图39)时，也应该顾及H2 +的影响(即，模式3)，但是因为下面所示的理由，在此排除H2 +的影响。
·由于通过利用模式3所示的照射过程导入的氢比模式5的照射过程极少，因此即使排除它也没有大的影响(在SIMS数据中没有出现对应于模式3的高峰。参照图41。)
·因为模式3所示的Si衬底中的氢元素的深度方向轮廓的高峰位置靠近模式5所示的深度方向轮廓的高峰位置(参照图41)，所以由于在模式5所示的照射过程中发生的沟道效应(起因于结晶的晶格结构的原子的移动)，模式3的影响不出现的可能性高。就是说，难以估计模式3的符合参数。这是因为如下缘故：在本模拟实验中以非晶Si为前提，而不顾及起因于结晶性的影响。
图45表示计算式(f1)的符合参数。在任何加速电压下，导入Si衬底的H的数量的比例也大约为[模式1]∶[模式5]＝1∶42至1∶45(当在模式1中的H的数量为1的情况下，在模式5中的H的数量大约为42以上且45以下)，并且照射的离子种的数量的比例大约为[H+(模式1)]∶[H3 +(模式5)]＝1∶14至1∶15(当在模式1中的H+的数量为1的情况下，在模式5中的H3 +的数量大约为14以上且15以下)。考虑到不顾及模式3和假设为非晶Si而进行计算的事实等，可以说在图45所示的比例中获得将近涉及实际上的照射的氢离子种的比例(大约为H+∶H2 +∶H3 +＝1∶1∶8，参照图39)的值。
[使用H3 +的效果]
通过将如图39所示的提高H3 +的比例的氢离子种照射到衬底，可以接受起因于H3 +的多个优点。例如，因为H3 +分离为H+或H等而被导入于衬底内，所以与主要照射H+或H2 +的情况相比，可以提高离子的导入效率。由此，可以谋求实现SOI衬底的生产率的提高。另外，与此相同，有H3 +分离之后的H+或H的动能有变小的趋势，所以适合较薄的半导体层的制造。
注意，在本实施例中，说明如下方法：为了有效地照射H3 +，使用能够照射如图39所示的氢离子种的离子掺杂装置。因为离子掺杂装置低廉且优越于大面积处理，所以通过利用这种离子掺杂装置照射H3 +，可以获得诸如SOI衬底的大面积化、低成本化以及生产率的提高等的显著的效果。另一方面，当最优先考虑H3 +的照射时，不需要限于使用离子掺杂装置来解释。
本说明书根据2007年5月18日在日本专利局受理的日本专利申请编号2007-132380而制作，所述申请内容包括在本说明书中。
Claims (25)
1.一种SOI衬底的制造方法，包括如下步骤：
在半导体衬底上形成保护膜；
通过对所述半导体衬底照射离子束，在所述半导体衬底中形成离子注入层；
通过CVD法在所述保护膜上形成氧化硅膜；
在支撑衬底上形成绝缘层；
中间夹着所述保护膜、所述氧化硅膜和所述绝缘层接合所述半导体衬底和所述支撑衬底；
通过加热所述半导体衬底和所述支撑衬底，在所述离子注入层中分离所述半导体衬底的一部分，而在所述支撑衬底上留下半导体层；
对所述半导体层照射激光束；
通过蚀刻所述半导体层，减薄所述半导体层，
其中，通过激发包含选自氢气体、稀有气体、卤气体以及卤化合物气体中的一种或多种气体的源气体，来形成所述离子束。
2.根据权利要求1所述的SOI衬底的制造方法，其中在形成所述离子注入层之后去掉所述保护膜。
3.根据权利要求1所述的SOI衬底的制造方法，其中减薄所述半导体层，以使所述半导体层具有100nm以下的厚度。
4.根据权利要求1所述的SOI衬底的制造方法，其中所述离子束包含H+、H2 +、以及H3 +。
5.根据权利要求1所述的SOI衬底的制造方法，其中使用离子掺杂装置进行所述离子束的照射。
6.根据权利要求1所述的SOI衬底的制造方法，其中在对所述半导体衬底照射所述离子束之前对所述离子束进行质量分离。
7.根据权利要求1所述的SOI衬底的制造方法，其中所述支撑衬底是绝缘衬底。
8.根据权利要求1所述的SOI衬底的制造方法，其中所述氧化硅膜使用选自有机硅烷气体、硅烷以及乙硅烷中的一种形成。
9.一种SOI衬底的制造方法，包括如下步骤：
在半导体衬底上形成保护膜；
通过对所述半导体衬底照射离子束，在所述半导体衬底中形成离子注入层；
去掉所述保护膜；
在所述半导体衬底上形成绝缘层；
通过CVD法在所述绝缘层上形成氧化硅膜；
中间夹着所述绝缘层和所述氧化硅膜接合所述半导体衬底和支撑衬底；
通过加热所述半导体衬底和所述支撑衬底，在所述离子注入层中分离所述半导体衬底的一部分，而在所述支撑衬底上留下半导体层；
对所述半导体层照射激光束；
通过蚀刻所述半导体层，减薄所述半导体层，
其中，通过激发包含选自氢气体、稀有气体、卤气体以及卤化合物气体中的一种或多种气体的源气体，来形成所述离子束。
10.根据权利要求9所述的SOI衬底的制造方法，其中在形成所述氧化硅膜之后形成所述离子注入层。
11.根据权利要求9所述的SOI衬底的制造方法，其中减薄所述半导体层，以使所述半导体层具有100nm以下的厚度。
12.根据权利要求9所述的SOI衬底的制造方法，其中所述离子束包含H+、H2 +、以及H3 +。
13.根据权利要求9所述的SOI衬底的制造方法，其中使用离子掺杂装置进行所述离子束的照射。
14.根据权利要求9所述的SOI衬底的制造方法，其中在对所述半导体衬底照射所述离子束之前对所述离子束进行质量分离。
15.根据权利要求9所述的SOI衬底的制造方法，其中所述支撑衬底是绝缘衬底。
16.根据权利要求9所述的SOI衬底的制造方法，其中所述氧化硅膜使用选自有机硅烷气体、硅烷以及乙硅烷中的一种形成。
17.一种SOI衬底的制造方法，包括如下步骤：
通过对半导体衬底照射离子束，在所述半导体衬底中形成离子注入层；
在所述半导体衬底上形成第一接合层；
在支撑衬底上形成绝缘层；
通过CVD法在所述绝缘层上形成氧化硅膜；
中间夹着所述绝缘层、所述第一接合层和所述氧化硅膜接合所述半导体衬底和所述支撑衬底；
通过加热所述半导体衬底和所述支撑衬底，在所述离子注入层中分离所述半导体衬底的一部分，而在所述支撑衬底上留下半导体层；
对所述半导体层照射激光束；
通过蚀刻所述半导体层，减薄所述半导体层，
其中，通过激发包含选自氢气体、稀有气体、卤气体以及卤化合物气体中的一种或多种气体的源气体，来形成所述离子束。
18.根据权利要求17所述的SOI衬底的制造方法，还包括如下步骤：
在所述半导体衬底上形成保护膜，
其中，在形成所述保护膜之后进行所述离子束的照射。
19.根据权利要求17所述的SOI衬底的制造方法，其中减薄所述半导体层，以使所述半导体层具有100nm以下的厚度。
20.根据权利要求17所述的SOI衬底的制造方法，其中所述离子束包含H+、H2 +、以及H3 +。
21.根据权利要求17所述的SOI衬底的制造方法，其中使用离子掺杂装置进行所述离子束的照射。
22.根据权利要求17所述的SOI衬底的制造方法，其中在对所述半导体衬底照射所述离子束之前对所述离子束进行质量分离。
23.根据权利要求17所述的SOI衬底的制造方法，其中所述支撑衬底是绝缘衬底。
24.根据权利要求17所述的SOI衬底的制造方法，其中所述第一接合层包括选自金属的氧化物、金属的氮化物、金属的氧氮化物、以及金属的氮氧化物中的化合物。
25.根据权利要求17所述的SOI衬底制造方法，其中所述氧化硅膜使用选自有机硅烷气体、硅烷以及乙硅烷中的一种形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007-132380 | 2007-05-18 | ||
| JP2007132380 | 2007-05-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101308782A CN101308782A (zh) | 2008-11-19 |
| CN101308782B true CN101308782B (zh) | 2012-10-17 |
Family
ID=39689453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100884327A Expired - Fee Related CN101308782B (zh) | 2007-05-18 | 2008-03-31 | Soi衬底的制造方法、以及半导体装置的制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7820524B2 (zh) |
| EP (1) | EP1993127B1 (zh) |
| JP (2) | JP2009004739A (zh) |
| KR (1) | KR101434934B1 (zh) |
| CN (1) | CN101308782B (zh) |
| TW (1) | TWI478280B (zh) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101440930B1 (ko) * | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ 기판의 제작방법 |
| KR20100065145A (ko) * | 2007-09-14 | 2010-06-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 전자 기기 |
| JP2009088500A (ja) * | 2007-09-14 | 2009-04-23 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| US8236668B2 (en) * | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP5527956B2 (ja) * | 2007-10-10 | 2014-06-25 | 株式会社半導体エネルギー研究所 | 半導体基板の製造方法 |
| JP2009135430A (ja) * | 2007-10-10 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| CN101842910B (zh) * | 2007-11-01 | 2013-03-27 | 株式会社半导体能源研究所 | 用于制造光电转换器件的方法 |
| JP5688203B2 (ja) * | 2007-11-01 | 2015-03-25 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
| JP5548356B2 (ja) * | 2007-11-05 | 2014-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5464843B2 (ja) * | 2007-12-03 | 2014-04-09 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| JP5404064B2 (ja) | 2008-01-16 | 2014-01-29 | 株式会社半導体エネルギー研究所 | レーザ処理装置、および半導体基板の作製方法 |
| US7767583B2 (en) * | 2008-03-04 | 2010-08-03 | Varian Semiconductor Equipment Associates, Inc. | Method to improve uniformity of chemical mechanical polishing planarization |
| JP2009260313A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法及び半導体装置の作製方法 |
| EP2105957A3 (en) * | 2008-03-26 | 2011-01-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate and method for manufacturing semiconductor device |
| JP2009260315A (ja) * | 2008-03-26 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法及び半導体装置の作製方法 |
| JP5654206B2 (ja) * | 2008-03-26 | 2015-01-14 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置 |
| US7939389B2 (en) * | 2008-04-18 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5580010B2 (ja) * | 2008-09-05 | 2014-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8741740B2 (en) * | 2008-10-02 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| CN101752455B (zh) * | 2008-12-15 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 太阳能电池的制造方法 |
| JP2010161259A (ja) * | 2009-01-09 | 2010-07-22 | Toshiba Corp | プロセスシミュレーションプログラム、プロセスシミュレーション方法、プロセスシミュレータ |
| JP2010239123A (ja) * | 2009-03-12 | 2010-10-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| SG166060A1 (en) * | 2009-04-22 | 2010-11-29 | Semiconductor Energy Lab | Method of manufacturing soi substrate |
| JP5713603B2 (ja) * | 2009-09-02 | 2015-05-07 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の作製方法 |
| US8288249B2 (en) * | 2010-01-26 | 2012-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| CN102237369B (zh) * | 2010-04-20 | 2013-01-16 | 北京大学 | 一种半导体锗基衬底材料及其制备方法 |
| JP5618656B2 (ja) * | 2010-07-09 | 2014-11-05 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
| US8610211B2 (en) * | 2010-07-23 | 2013-12-17 | International Business Machines Corporation | Semiconductor-on-insulator (SOI) structure with selectively placed sub-insulator layer void(s) and method of forming the SOI structure |
| DE112011102644B4 (de) | 2010-08-06 | 2019-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Integrierte Halbleiterschaltung |
| TWI500118B (zh) | 2010-11-12 | 2015-09-11 | Semiconductor Energy Lab | 半導體基底之製造方法 |
| JP2012124473A (ja) * | 2010-11-15 | 2012-06-28 | Ngk Insulators Ltd | 複合基板及び複合基板の製造方法 |
| WO2012169060A1 (ja) * | 2011-06-10 | 2012-12-13 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US8802534B2 (en) * | 2011-06-14 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming SOI substrate and apparatus for forming the same |
| WO2013105614A1 (ja) * | 2012-01-10 | 2013-07-18 | シャープ株式会社 | 半導体基板、薄膜トランジスタ、半導体回路、液晶表示装置、エレクトロルミネセンス装置、半導体基板の製造方法、及び半導体基板の製造装置 |
| US9653614B2 (en) | 2012-01-23 | 2017-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN103295878B (zh) * | 2012-02-27 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 一种多层纳米线结构的制造方法 |
| US9024282B2 (en) | 2013-03-08 | 2015-05-05 | Varian Semiconductor Equipment Associates, Inc. | Techniques and apparatus for high rate hydrogen implantation and co-implantion |
| US9165829B2 (en) * | 2013-10-02 | 2015-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double sided NMOS/PMOS structure and methods of forming the same |
| US9425063B2 (en) * | 2014-06-19 | 2016-08-23 | Infineon Technologies Ag | Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device |
| JP6165127B2 (ja) * | 2014-12-22 | 2017-07-19 | 三菱重工工作機械株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN104681619B (zh) * | 2015-01-21 | 2017-12-29 | 石以瑄 | 具有金属氮氧化物有源沟道的集成功率器件 |
| CN106601663B (zh) * | 2015-10-20 | 2019-05-31 | 上海新昇半导体科技有限公司 | Soi衬底及其制备方法 |
| JP6416140B2 (ja) * | 2016-02-12 | 2018-10-31 | 信越化学工業株式会社 | 多結晶シリコン棒および多結晶シリコン棒の選別方法 |
| CN107154379B (zh) * | 2016-03-03 | 2020-01-24 | 上海新昇半导体科技有限公司 | 绝缘层上顶层硅衬底及其制造方法 |
| CN107154378B (zh) | 2016-03-03 | 2020-11-20 | 上海新昇半导体科技有限公司 | 绝缘层上顶层硅衬底及其制造方法 |
| CN107154347B (zh) * | 2016-03-03 | 2020-11-20 | 上海新昇半导体科技有限公司 | 绝缘层上顶层硅衬底及其制造方法 |
| US10580863B2 (en) * | 2017-10-10 | 2020-03-03 | Globalfoundries Inc. | Transistor element with reduced lateral electrical field |
| JP7091121B2 (ja) * | 2018-04-18 | 2022-06-27 | 信越石英株式会社 | 石英ガラス板 |
| CN110739285A (zh) * | 2019-10-30 | 2020-01-31 | 北京工业大学 | 硅基金属中间层化合物半导体晶圆的结构及制备方法 |
| KR102566972B1 (ko) * | 2022-11-18 | 2023-08-16 | 에스케이엔펄스 주식회사 | 반도체 소자 제조 장치용 부품, 이의 제조방법, 이를 포함하는 반도체 소자 제조 장치 및 반도체 소자의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1180238A (zh) * | 1995-12-30 | 1998-04-29 | 现代电子产业株式会社 | Soi基片及其制造方法 |
Family Cites Families (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5383993A (en) * | 1989-09-01 | 1995-01-24 | Nippon Soken Inc. | Method of bonding semiconductor substrates |
| KR920010885A (ko) * | 1990-11-30 | 1992-06-27 | 카나이 쯔또무 | 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치 |
| JP3458216B2 (ja) | 1991-03-15 | 2003-10-20 | 株式会社日立製作所 | 多結晶半導体膜の製造方法 |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JPH0620895A (ja) | 1992-07-06 | 1994-01-28 | Sony Corp | Ｓｏｉ基板の製造方法 |
| TW232751B (en) * | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
| JPH08255762A (ja) * | 1995-03-17 | 1996-10-01 | Nec Corp | 半導体デバイスの製造方法 |
| JP4103968B2 (ja) * | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
| JPH10284431A (ja) * | 1997-04-11 | 1998-10-23 | Sharp Corp | Ｓｏｉ基板の製造方法 |
| JPH1197379A (ja) | 1997-07-25 | 1999-04-09 | Denso Corp | 半導体基板及び半導体基板の製造方法 |
| US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
| JPH1140786A (ja) * | 1997-07-18 | 1999-02-12 | Denso Corp | 半導体基板及びその製造方法 |
| US6388652B1 (en) | 1997-08-20 | 2002-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
| US6686623B2 (en) * | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
| JPH11163363A (ja) | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
| JP2000077287A (ja) | 1998-08-26 | 2000-03-14 | Nissin Electric Co Ltd | 結晶薄膜基板の製造方法 |
| JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP4379943B2 (ja) * | 1999-04-07 | 2009-12-09 | 株式会社デンソー | 半導体基板の製造方法および半導体基板製造装置 |
| US20010053559A1 (en) * | 2000-01-25 | 2001-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating display device |
| FR2894990B1 (fr) * | 2005-12-21 | 2008-02-22 | Soitec Silicon On Insulator | Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede |
| US6583440B2 (en) * | 2000-11-30 | 2003-06-24 | Seiko Epson Corporation | Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus |
| JP2003109773A (ja) * | 2001-07-27 | 2003-04-11 | Semiconductor Energy Lab Co Ltd | 発光装置、半導体装置およびそれらの作製方法 |
| JP4602261B2 (ja) * | 2001-08-10 | 2010-12-22 | 株式会社半導体エネルギー研究所 | 剥離方法および半導体装置の作製方法 |
| TW554398B (en) * | 2001-08-10 | 2003-09-21 | Semiconductor Energy Lab | Method of peeling off and method of manufacturing semiconductor device |
| US7351300B2 (en) * | 2001-08-22 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and method of manufacturing semiconductor device |
| JP4772258B2 (ja) | 2002-08-23 | 2011-09-14 | シャープ株式会社 | Ｓｏｉ基板の製造方法 |
| US7119365B2 (en) * | 2002-03-26 | 2006-10-10 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
| JP2004031715A (ja) * | 2002-06-27 | 2004-01-29 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP4289837B2 (ja) * | 2002-07-15 | 2009-07-01 | アプライド マテリアルズ インコーポレイテッド | イオン注入方法及びｓｏｉウエハの製造方法 |
| JP4328067B2 (ja) * | 2002-07-31 | 2009-09-09 | アプライド マテリアルズ インコーポレイテッド | イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置 |
| JP2004179649A (ja) * | 2002-11-12 | 2004-06-24 | Sony Corp | 超薄型半導体装置の製造方法および製造装置 |
| JP4509488B2 (ja) * | 2003-04-02 | 2010-07-21 | 株式会社Ｓｕｍｃｏ | 貼り合わせ基板の製造方法 |
| US7256779B2 (en) * | 2003-05-08 | 2007-08-14 | Nintendo Co., Ltd. | Video game play using panoramically-composited depth-mapped cube mapping |
| JP4165305B2 (ja) * | 2003-06-10 | 2008-10-15 | ソニー株式会社 | 結晶質半導体材料の製造方法および半導体装置の製造方法 |
| US6992025B2 (en) * | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
| JP4759919B2 (ja) * | 2004-01-16 | 2011-08-31 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| JP5110772B2 (ja) | 2004-02-03 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 半導体薄膜層を有する基板の製造方法 |
| US7410882B2 (en) * | 2004-09-28 | 2008-08-12 | Palo Alto Research Center Incorporated | Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates |
| US7148124B1 (en) * | 2004-11-18 | 2006-12-12 | Alexander Yuri Usenko | Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers |
| US7193294B2 (en) * | 2004-12-03 | 2007-03-20 | Toshiba Ceramics Co., Ltd. | Semiconductor substrate comprising a support substrate which comprises a gettering site |
| US7442631B2 (en) * | 2005-02-10 | 2008-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Doping method and method of manufacturing field effect transistor |
| JP4860287B2 (ja) * | 2005-02-10 | 2012-01-25 | 株式会社半導体エネルギー研究所 | ドーピング方法及び電界効果型トランジスタの作製方法 |
| JP4943663B2 (ja) * | 2005-04-06 | 2012-05-30 | シャープ株式会社 | 半導体装置の製造方法及び半導体装置並びに液晶表示装置 |
| WO2006117900A1 (ja) | 2005-04-26 | 2006-11-09 | Sharp Kabushiki Kaisha | 半導体装置の製造方法及び半導体装置 |
| WO2007014320A2 (en) * | 2005-07-27 | 2007-02-01 | Silicon Genesis Corporation | Method and structure for fabricating multiple tile regions onto a plate using a controlled cleaving process |
| US7674687B2 (en) | 2005-07-27 | 2010-03-09 | Silicon Genesis Corporation | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process |
| JP4515377B2 (ja) | 2005-11-08 | 2010-07-28 | Ｎｔｎ株式会社 | 固定型等速自在継手 |
| JP2007281316A (ja) * | 2006-04-11 | 2007-10-25 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法 |
| US7579654B2 (en) * | 2006-05-31 | 2009-08-25 | Corning Incorporated | Semiconductor on insulator structure made using radiation annealing |
| US20070281440A1 (en) * | 2006-05-31 | 2007-12-06 | Jeffrey Scott Cites | Producing SOI structure using ion shower |
| US8153513B2 (en) | 2006-07-25 | 2012-04-10 | Silicon Genesis Corporation | Method and system for continuous large-area scanning implantation process |
| KR101440930B1 (ko) * | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ 기판의 제작방법 |
-
2008
- 2008-03-26 EP EP08005687.2A patent/EP1993127B1/en not_active Not-in-force
- 2008-03-27 JP JP2008084606A patent/JP2009004739A/ja not_active Withdrawn
- 2008-03-28 TW TW097111178A patent/TWI478280B/zh not_active IP Right Cessation
- 2008-03-28 US US12/078,212 patent/US7820524B2/en not_active Expired - Fee Related
- 2008-03-28 KR KR1020080029033A patent/KR101434934B1/ko active IP Right Grant
- 2008-03-31 CN CN2008100884327A patent/CN101308782B/zh not_active Expired - Fee Related
-
2010
- 2010-09-27 US US12/891,271 patent/US8895407B2/en not_active Expired - Fee Related
-
2013
- 2013-09-27 JP JP2013201079A patent/JP5849077B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1180238A (zh) * | 1995-12-30 | 1998-04-29 | 现代电子产业株式会社 | Soi基片及其制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| JP特开2005-203596A 2005.07.28 |
| JP特开平11－40786A 1999.02.12 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1993127A3 (en) | 2010-06-23 |
| US7820524B2 (en) | 2010-10-26 |
| CN101308782A (zh) | 2008-11-19 |
| US20080286952A1 (en) | 2008-11-20 |
| EP1993127A2 (en) | 2008-11-19 |
| TW200849465A (en) | 2008-12-16 |
| US8895407B2 (en) | 2014-11-25 |
| JP5849077B2 (ja) | 2016-01-27 |
| US20110076837A1 (en) | 2011-03-31 |
| KR101434934B1 (ko) | 2014-08-27 |
| EP1993127B1 (en) | 2013-04-24 |
| JP2009004739A (ja) | 2009-01-08 |
| JP2014017513A (ja) | 2014-01-30 |
| KR20080101658A (ko) | 2008-11-21 |
| TWI478280B (zh) | 2015-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101308782B (zh) | Soi衬底的制造方法、以及半导体装置的制造方法 | |
| TWI476870B (zh) | Ｓｏｉ基板的製造方法 | |
| CN101425449B (zh) | 半导体衬底的制造方法、半导体装置、及电子设备 | |
| CN102646698B (zh) | 半导体装置及电子设备 | |
| JP5383143B2 (ja) | 半導体基板の作製方法および半導体装置の作製方法 | |
| CN101409216B (zh) | Soi衬底的制造方法 | |
| CN101681843B (zh) | 半导体装置的制造方法 | |
| TWI470682B (zh) | 設置有半導體膜的基底及其製造方法 | |
| KR101499175B1 (ko) | 반도체 기판의 제조방법 | |
| JP5548351B2 (ja) | 半導体装置の作製方法 | |
| CN101425455A (zh) | 半导体衬底及其制造方法、以及半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121017 Termination date: 20200331 |