JP3458216B2 - 多結晶半導体膜の製造方法 - Google Patents

多結晶半導体膜の製造方法

Info

Publication number
JP3458216B2
JP3458216B2 JP05127091A JP5127091A JP3458216B2 JP 3458216 B2 JP3458216 B2 JP 3458216B2 JP 05127091 A JP05127091 A JP 05127091A JP 5127091 A JP5127091 A JP 5127091A JP 3458216 B2 JP3458216 B2 JP 3458216B2
Authority
JP
Japan
Prior art keywords
film
amorphous
polycrystalline semiconductor
polycrystalline
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05127091A
Other languages
English (en)
Other versions
JPH04286318A (ja
Inventor
和宏 小川
康弘 望月
勝久 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP05127091A priority Critical patent/JP3458216B2/ja
Priority to KR1019910021864A priority patent/KR920010885A/ko
Priority to US07/801,350 priority patent/US5294811A/en
Publication of JPH04286318A publication Critical patent/JPH04286318A/ja
Priority to KR1020000010275A priority patent/KR100270131B1/ko
Application granted granted Critical
Publication of JP3458216B2 publication Critical patent/JP3458216B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多結晶半導体薄膜の製造
方法におけるレ−ザアニ−ルによる結晶性の制御方法
関する。
【0002】
【従来の技術】従来、基板上に形成した非晶質半導体薄
膜をレ−ザアニ−ルし、多結晶半導体薄膜に改質するプ
ロセスとしては、特開昭63-25913号公報やIEEE TRANSAC
TIONSON ELECTRON DEVICES,VOL.36,NO.12,DECEMBER 198
9 p2868-2872に記載された例がある。これらの従来例で
は、アニ−ルの雰囲気は真空中もしくは不活性ガス中で
あり、基板温度は室温としている。真空中或いは不活性
ガス中でレ−ザアニ−ルすることにより空気中の酸素や
水分及びその他の有害不純物原子を減少させ、また表面
に酸化膜等が形成されることを防止している。
【0003】
【発明が解決しようとする課題】上記従来技術は、レ−
ザアニ−ル時に薄膜中に酸素原子、炭素その他の異物が
混入するコンタミ現象や自然酸化膜の形成防止に関して
は考慮されているが、得られた多結晶半導体薄膜の結晶
粒径の均一性の保持や結晶粒の膜厚方向の分布に関して
配慮がされていない。そのため、これを用いて多数の薄
膜半導体装置を製造した場合、その電気特性のばらつき
が生ずる。
【0004】本発明の課題は、多結晶半導体薄膜の電気
特性のばらつきを減少させるにある
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明はレ−ザ照射時に基板側を高温に、半導体薄
膜表面が低温になるような温度勾配を設けることを特徴
としたものである。前記温度勾配を設ける手段として
は、レ−ザアニ−ル時に基板を加熱する方法、熱伝導に
優れた非酸化性ガスを照射雰囲気に使用する方法、前記
非酸化性ガスを予め冷却して注入する方法、及びこれら
の方法の組合せがある。さらに前記温度勾配を設ける手
段として、レ−ザアニ−ル装置に、基板加熱機構及びま
たはチャンバ−内に導入されるガスの冷却機構を備え
もよい。また、レーザアニールを行う前に、半導体薄膜
に含まれる水素の濃度を、熱処理またはレーザ光照射に
より低減させる
【0006】
【作用】非晶質シリコン膜の表面層にレ−ザ照射し溶融
固化させる場合、一般には、冷却固化は、膜の内部のレ
−ザ照射により溶融しなかった部分と溶融した部分の境
界部から始まり、最終的に最表面層が固化する。シリコ
ン膜表面層を低温にし、基板側を高温にしておくことで
冷却固化がシリコン膜表面から起こる。これにより不均
一な下地膜との界面の影響を受けずに自由表面から結晶
化が起こり、シリコン膜上層部の粒径は均一となり、か
つ粒径が大きくなる。なおかつ、基板を加熱しておくこ
とでシリコン膜の下層部(基板側部分)の冷却速度が遅く
なり、シリコン膜下層部でも粒径を大きくすることがで
きる。このように基板を高温に、シリコン膜表面を低温
にしておくことで、膜全体が均一かつ大きな粒径の結晶
からなる多結晶シリコン膜が形成される。膜全体が均一
かつ大きな粒径の結晶から形成されるので、半導体装置
の電気特性のばらつきも少なくなる。また、レーザアニ
ールを行う前に、半導体薄膜に含まれる水素の濃度を、
熱処理またはレーザ光照射により低減させることによ
り、高エネルギのレーザ光が照射されたときに半導体薄
膜が剥離するのが避けられる。
【0007】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
【0008】実施例1 図1は、本発明の実施例のレーザアニール装置の要部構
成を示すブロック図である。本装置は、石英製の窓を有
するチャンバ−13と、その真空排気系16と、前記チャン
バ−13に雰囲気ガスを供給する雰囲気ガス供給系15と、
該雰囲気ガス供給系15とチャンバ−13の間に介装されて
雰囲気ガスを冷却する冷却機構22と、該チャンバ−13
にレーザ光を投射するレ−ザ系18とを含んで成る。チ
ャンバ−13内にはx-y-zステ−ジ及びそれに設置した加
熱機構付サンプルホルダ−12が内蔵されている。レ−ザ
系18は、XeClエキシマレ-ザビームを発生するレーザ
発振器18Aと、ミラー18Bと、ビーム均一化機構1
8Cとを含んで構成されている。
【0009】まずサンプルをチャンバ-13内のサンプル
ホルダ−12にセットし、基板加熱機構により基板を30
0℃に加熱した。サンプルとしては、ガラス基板10上にL
P-CVD法により非晶質シリコン膜11を厚さ100nm形成した
ものを用いた。次に、真空排気系16によりチャンバ-13
内を圧力が1mPaになるまで排気し、その後、雰囲気ガス
供給系15によりアルゴン,ネオンに比べて熱伝導性の優
れたヘリウム(He)をチャンバ-13内が1気圧(ほぼ101
325Pa)になるまで注入した。その後、サンプル表面
にXeClエキシマレ-ザを照射してレ−ザアニ−ルした。
レ-ザは発振波長308nm、パルス幅28nsのものを使用し、
照射エネルギ-は250mJ/cm2の条件でアニ-ルした。この
アニールの際、雰囲気中のHeガスの存在と基板の加熱
により、非晶質シリコン膜には、基板側が高く表面側が
低くなる温度勾配が形成された。上記アニ−ルプロセス
により得られた多結晶シリコン膜の断面TEM写真を見る
と、シリコン膜全体が均一な100nm程度の結晶粒径とな
っていた。結晶性に関しては、air中で基板加熱なしで
レ-ザアニ-ルしたものと、本実施例の方法によりレーザ
アニールしたもののX線回折強度を比較すると、前者は
回折強度が約0.8kcpsなのに対し、後者は約1.5kcpsと2
倍程度の差が生じ、これは後者の結晶成分が緻密である
ことを示している。以上のように、本実施例によれば、
結晶粒径が均一で、かつ結晶粒子の分布が緻密な結晶性
に優れた多結晶シリコン膜が形成できた。
【0010】実施例2 図1に示したレ−ザアニ−ル装置を用いて、プラズマCVD
法で形成した膜厚10、20、40、60、80、100nmの非晶質シリコ
ン膜を結晶化した。プラズマCVD法による成膜はガラス
基板上に、原料ガスとして水素H2とモノシランSiH4
用い、圧力80Pa、基板温度300℃、RFパワ−60Wの条件
で形成した。まず、プラズマCVD法で非晶質シリコン膜
を成膜した場合は、膜中に水素が多量に含有されるため
に、前記シリコン膜に高エネルギ−のレ−ザ照射すると
膜の剥離が発生する。そのため、レ−ザアニ−ルする前
処理として、水素を減らす工程を加えた。この工程とし
ては、約400℃の熱アニ−ルを行う方法や連続発振のレ
−ザを照射する方法などがあるが、本実施例では400℃
で15分間窒素雰囲気中で熱アニ−ルし、膜中に含まれる
水素濃度を9%以下に減らした。その後、図1に示した装
置にサンプルをセットし、上述実施例と同様なプロセス
でレ−ザアニ−ルした。得られた多結晶シリコン膜の結
晶性について、図2に示す。縦軸は、X線回折評価の結果
得られた(111)面、(220)面、(311)面からの回折強度の
和を膜厚で割ったものであり、横軸は非晶質シリコン膜
の膜厚である。図2から、基板加熱しない従来の方法で
レ−ザアニ−ルした場合の特性Aと比べると、本実施例
(特性B)のものは、膜厚に依らず均一に、かつ非晶質シ
リコン膜全体を結晶化できることが判った。又、X線回
折ピ−クの半値幅より算出できる結晶子サイズと膜厚の
関係を、結晶子サイズ(nm)を縦軸に膜厚(nm)を横軸
にとって図3に示す。この結果から、本実施例のもの(特
性B)は結晶子サイズも膜厚に依らずにほぼ一定な12n
m程度の値が得られ、従来法(特性A)に比べて均一性が
優れていることがわかる。なお、結晶子は、顕微鏡的物
体で結晶の初期的形成物をいう。本実施例によっても、
前記第1の実施例と同様の効果が得られた。
【0011】実施例3 本発明を薄膜トランジスタ(TFT)形成プロセスに適用
した場合について述べる。ガラス基板上にゲ−ト電極と
なるCr膜2をスパッタ法により厚さ120nm堆積し、ホト
エッチング工程によりゲ−ト電極パタ−ンにパタ−ニン
グする(図4)。その後、プラズマCVD法により、ゲ−ト
絶縁膜としてのSiN膜3及び半導体能動層としての非晶
質シリコン膜4を連続して堆積させる(図5)。SiN膜3
の形成条件は、基板温度350℃、ガス流量はSiH4 10scc
m、NH3 60sccm、N2 200sccmとし、膜厚350nm堆積し
た。非晶質シリコン膜4の形成条件は基板温度300℃、
ガス流量はH2 200sccm、SiH4 70sccmとし、膜厚100nm
堆積した。その後、熱処理して水素含有量を減少させて
から図1に示した装置を用いて、本発明の方法により結
晶化を行った。冷却機構22で室温以下に冷却したArガ
スをサンプル表面に吹き付け、基板加熱温度を300℃、X
eClエキシマレ−ザの照射エネルギ−を260mJ/cm2とし
て、非晶質シリコン膜4に基板側が高く表面側が低くな
る温度勾配を形成した。非晶質シリコン膜4が結晶化さ
れて多結晶シリコン膜5となった後の構造断面図を図6
に示す。その後、n型シリコン膜6をプラズマCVD法によ
り230℃で40nm堆積し、所定のパタ−ンにホトエッチン
グによりパタ−ニングした。そして、ソ−ス・ドレイン
電極としてスパッタ法により100℃でCr膜7を60nm、Al
膜8を370nm形成した。上記プロセスの後、ホトエッチ
ング工程により、まずAl膜8及びCr膜7をソ−ス・ド
レイン電極パタ−ンとなるように選択除去し、次にn型
シリコン膜6をドライエッチングにより除去し、チャネ
ル領域を形成した。この時の構造断面図を図7に示す。
【0012】TFT形成後、SiN膜中の固定電荷を除去す
るためにN2中で200℃で1時間熱処理し、ゲ−ト電圧と
ドレイン電流の関係を測定した。その結果、200mm×260
mmの大きさのガラス基板に形成したTFTの特性は、電界
効果移動度45±10cm2/V・s、しきい値電圧2.4±0.4Vの
良好な特性が得られた。一方、本発明の方法を用いず
に、基板加熱なしの真空中でレ−ザアニ−ルした場合の
TFTの特性は、電界効果移動度は平均15cm2/V・s、最大5
2cm2/V・s、最小8cm2/V・sと小さく、かつばらつきが大
きい。以上のように、本実施例によれば、電気的特性の
優れたTFTが形成できた。
【0013】実施例4 次に、本発明を駆動回路一体型TFTアクティブマトリク
ス方式液晶ディスプレイに適用した実施例について説明
する。前記液晶ディスプレイの概略図を図8に示す。画
素部100と駆動回路部101は、基板1上に同一のプロセス
で形成されるTFTで構成されている。これらのTFTは、プ
ラズマCVD法で形成した非晶質シリコン膜の含有水素量
を減らした後に、図1で示した実施例と同様なプロセス
で結晶化された。この時の基板加熱温度は300℃であ
る。前述のようにして、図8に示した液晶ディスプレイ
を作成した。その際、透明電極、保持容量部の形成に関
しては従来と同一の方法を用いた。以上のようにして、
駆動回路一体型TFTアクティブマトリクス方式液晶ディ
スプレイが形成できた。本実施例によれば、同一基板上
に、一つの工程で同時に画素部100と駆動回路部101が形
成されるので、製造工程が簡単化かつ短縮され、液晶デ
ィスプレイのコンパクト化及びコスト低減の効果が得ら
れた。
【0014】上記各実施例では、レーザアニール時の基
板加熱温度は、いずれも300℃であるが、加熱温度
は、レーザアニール時に結晶化しようとしている膜から
の上下方向(基板と垂直の方向)への放熱量がほぼ均一に
なるように設定すればよい。また、雰囲気ガス供給系1
5から不活性ガス等の非酸化性ガスを供給する際に、冷
却機構22でそのガスを冷却し、結晶化しようとしてい
る膜の表面側からの放熱を促進することによって基板の
加熱と合わせて膜からの放熱量を制御することができ
る。ただし、基板の加熱温度は、基板としてガラスが用
いられている場合は歪点以下(例えばコーニング705
9ガラスで約600℃以下)、シリコン基板の場合はそ
の融点以下に押さえる必要がある。
【0015】
【発明の効果】本発明によれば、非晶質半導体膜レーザ
アニール時に該非晶質半導体膜が基板側から加熱される
ので、該膜の結晶化が膜の表面側からも進行し、非晶質
半導体膜を、結晶粒径が半導体膜の深さ方向にも均一な
多結晶半導体膜に改質することが可能となり、電気特性
及びその均一性にも優れている薄膜半導体装置が製造さ
れる効果がある。また、高エネルギのレーザ光が照射さ
れたときに半導体薄膜が剥離するのが避けられる。
【図面の簡単な説明】
【図1】本発明の第1の実施例である半導体製造装置の
要部構成を示すブロック図である。
【図2】本発明の第2の実施例の膜厚とX線回折による
結晶性の評価結果の関係を示すグラフである。
【図3】本発明の第2の実施例の膜厚と結晶子サイズの
関係を示すグラフである。
【図4】本発明の第3の実施例の製造工程(ゲ−ト電極
形成時)におけるTFTの断面模式図である。
【図5】本発明の第3の実施例の製造工程(シリコン膜
形成時)におけるTFTの断面模式図である。
【図6】本発明の第3の実施例の製造工程(シリコン膜
結晶化後)におけるTFTの断面模式図である。
【図7】本発明の第3の実施例であるTFTの断面模式図
である。
【図8】本発明の第4の実施例である、駆動回路と表示
部とが同時に形成された一体型液晶ディスプレイの要部
配置を示す平面図である。
【符号の説明】
1 ガラス基板 2 Cr膜 3 SiN膜 4 非晶質シリコン膜 5 多結晶シリコン膜 6 n型シリコン膜 7 Cr膜 8 Al膜 10 ガラス基板 11 非晶質シリコン膜 12 基板加熱機構付サンプルホルダー 13 チャンバ− 14 石英窓 15 雰囲気ガス供給系 16 真空排気系 18A エキシマレ−ザ発振器 18B ミラー 18C ビ−ム均一化機構 100 画素部 101 駆動回路部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/786 (72)発明者 宇佐美 勝久 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 平3−11727(JP,A) 特開 平3−24717(JP,A) 特開 平1−212431(JP,A) 特開 平1−152717(JP,A) 特開 昭59−147425(JP,A)

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁基板上にプラズマCVD法により非
    晶質Si膜を形成する工程と、前記絶縁基板の非晶質S
    i膜に非酸化性ガスを吹き付けることにより、前記非晶
    質Si膜の表面層が前記絶縁基板よりも低温になるよう
    に温度勾配を設けて、アニール用レーザ光を前記非晶質
    Si膜に照射して非晶質Si膜を多結晶Si膜に転換す
    る工程と、を有してなる多結晶半導体膜の製造方法。
  2. 【請求項2】 前記アニール用レーザ光は、ミラー及び
    ビーム均一化機構により調節されることを特徴とする請
    求項1記載の多結晶半導体膜の製造方法。
  3. 【請求項3】 前記非酸化性のガスは、冷却した非酸化
    性のガスであることを特徴とする請求項1又は2記載の
    多結晶半導体膜の製造方法。
  4. 【請求項4】 前記非酸化性のガスは、室温以下に冷却
    されたものであることを特徴とする請求項3記載の多結
    晶半導体膜の製造方法。
  5. 【請求項5】 アニール用レーザ光により前記非晶質S
    i膜を多結晶Si膜に転換する工程の前に、前記非晶質
    Si膜中に含まれる水素濃度を熱処理又はレーザ照射に
    より9%以下に減ずる工程を有することを特徴とする
    求項1〜4のいずれか1項に記載の多結晶半導体膜の製
    造方法。
  6. 【請求項6】 前記非晶質Si膜中の水素濃度を減ずる
    工程と前記非晶質Si膜を多結晶Si膜に転換する工程
    との間に、前記絶縁基板をチャンバ内に配置して該チャ
    ンバを真空に排気する工程を有することを特徴とする
    求項5記載の多結晶半導体膜の製造方法。
  7. 【請求項7】 前記非晶質Si膜を多結晶Si膜に転換
    する工程において、前記温度勾配を設けるためにさらに
    前記絶縁基板を加熱することを特徴とする請求項1〜6
    のいずれか1項に記載の多結晶半導体膜の製造方法。
  8. 【請求項8】 前記絶縁基板を加熱する温度は、300
    ℃以上600℃以下の温度であることを特徴とする請求
    項7に記載の多結晶半導体膜の製造方法。
JP05127091A 1990-11-30 1991-03-15 多結晶半導体膜の製造方法 Expired - Lifetime JP3458216B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP05127091A JP3458216B2 (ja) 1991-03-15 1991-03-15 多結晶半導体膜の製造方法
KR1019910021864A KR920010885A (ko) 1990-11-30 1991-11-30 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
US07/801,350 US5294811A (en) 1990-11-30 1991-12-02 Thin film semiconductor device having inverted stagger structure, and device having such semiconductor device
KR1020000010275A KR100270131B1 (ko) 1990-11-30 2000-02-29 반도체제조장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05127091A JP3458216B2 (ja) 1991-03-15 1991-03-15 多結晶半導体膜の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP34280899A Division JP3390830B2 (ja) 1999-12-02 1999-12-02 多結晶半導体膜の製造装置

Publications (2)

Publication Number Publication Date
JPH04286318A JPH04286318A (ja) 1992-10-12
JP3458216B2 true JP3458216B2 (ja) 2003-10-20

Family

ID=12882259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05127091A Expired - Lifetime JP3458216B2 (ja) 1990-11-30 1991-03-15 多結晶半導体膜の製造方法

Country Status (1)

Country Link
JP (1) JP3458216B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW345705B (en) 1994-07-28 1998-11-21 Handotai Energy Kenkyusho Kk Laser processing method
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP2006216980A (ja) * 1996-02-15 2006-08-17 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6071796A (en) * 1998-10-30 2000-06-06 Sharp Laboratories Of America, Inc. Method of controlling oxygen incorporation during crystallization of silicon film by excimer laser anneal in air ambient
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate

Also Published As

Publication number Publication date
JPH04286318A (ja) 1992-10-12

Similar Documents

Publication Publication Date Title
US6635589B2 (en) Methods of heat treatment and heat treatment apparatus for silicon oxide films
US5313076A (en) Thin film transistor and semiconductor device including a laser crystallized semiconductor
KR100386202B1 (ko) 반도체 장치 제조 방법
US6881615B2 (en) Method for crystallizing semiconductor material without exposing it to air
US6017779A (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US5962869A (en) Semiconductor material and method for forming the same and thin film transistor
US6528397B1 (en) Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
US6562672B2 (en) Semiconductor material and method for forming the same and thin film transistor
JP3977455B2 (ja) 半導体装置の作製方法
JPH01187814A (ja) 薄膜半導体装置の製造方法
JP3197036B2 (ja) 結晶質シリコン薄膜の形成方法
JP3927634B2 (ja) レーザーアニール方法及び薄膜トランジスタの作製方法
JP3458216B2 (ja) 多結晶半導体膜の製造方法
JP3390830B2 (ja) 多結晶半導体膜の製造装置
JP2840802B2 (ja) 半導体材料の製造方法および製造装置
JP3599679B2 (ja) 薄膜トランジスタの製造方法
JPH1174198A (ja) 半導体薄膜およびその製造方法および薄膜半導体装置
JPH11186165A (ja) 多結晶薄膜の製造方法および半導体装置の製造方法
JP3986781B2 (ja) 薄膜トランジスタの作製方法
JP3942853B2 (ja) 半導体材料製造装置
JP3986772B2 (ja) 薄膜トランジスタの作製方法
JP3986771B2 (ja) 結晶性シリコン膜の作製方法
JP3987310B2 (ja) 結晶性シリコン膜の作製方法
JP2002237454A (ja) 薄膜半導体の製造方法
JP2004273629A (ja) 薄膜トランジスタの製造方法、電気光学装置および電子機器

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 8

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 8