JP2002237454A

JP2002237454A - 薄膜半導体の製造方法

Info

Publication number: JP2002237454A
Application number: JP2001032514A
Authority: JP
Inventors: Seiichiro Azuma; 清一郎東
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2001-02-08
Filing date: 2001-02-08
Publication date: 2002-08-23

Abstract

(57)【要約】【課題】ひずみ半導体多結晶を、大面積に、安価にし
かも簡単なプロセスで形成する。【解決手段】基板上に第１の半導体と第２の半導体の
組成が膜厚方向に変化してなる半導体層を形成し、これ
にパルスレーザーを照射し超高速結晶成長をおこなうこ
とにより、ひずみ半導体多結晶を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は絶縁体上あるいは半
導体基板上に形成される素子、および回路の構成素子と
して利用される薄膜半導体の製造方法に関するものであ
る。

【０００２】

【従来の技術】半導体などの物質の結晶成長を構成元素
の異なる下地層上で行うと、格子定数などの構造パラメ
ータの違いから固有の構造とは異なる半導体が得られる
ことが知られている。結晶成長の方法としてはこれまで
分子線エピタキシー法やCVD法などの手法が用いられて
きた。これらの従来法は図１に示したように下地層１０
１上に精密に原子層１０２〜１０４を１層ごと（レイヤ
ー−バイ−レイヤー）堆積させる方法である。

【０００３】

【発明が解決しようとする課題】しかしながら、これら
従来の結晶成長の手法では原子層を１層ごと堆積させる
ため、結晶成長に時間を要する。また、結晶成長面に不
純物が混入すると結晶成長が阻害されるため１０^−９Ｔ
ｏｒｒという超高真空を必要とし、装置構成が複雑にな
るという欠点がある。

【０００４】

【課題を解決するための手段】上記課題を解決する為に
本発明の第１の薄膜半導体の製造方法は、基板上に、第
１の半導体および第２の半導体の組成比が膜厚方向に変
化してなる半導体層を形成する工程と、該半導体層に光
照射をおこない構造変化を誘起する工程と、を含むこと
を特徴とする。ここで組成比の変化は、膜厚方向の組成
比変化がおおむね５％以上あることが好ましい。ここで
構造変化とは構成原子の結合状態がなんらか変化するこ
とを意味し、例えば非晶質の結晶化や、多結晶質の再結
晶化や結晶状態の変化等を指す。

【０００５】本発明の第２の薄膜半導体の製造方法は、
請求項１記載の薄膜半導体の製造方法において、前記第
１の半導体はゲルマニウムであることを特徴とする。

【０００６】本発明の第３の薄膜半導体の製造方法は、
請求項１または２に記載の薄膜半導体の製造方法におい
て、前記第２の半導体はシリコンであることを特徴とす
る。

【０００７】本発明の第４の薄膜半導体の製造方法は、
請求項１乃至３のいずれかに記載の薄膜半導体の製造方
法において、前記半導体層は表面に近くなるほど第２の
半導体成分が多くなることを特徴とする。

【０００８】本発明の第５の薄膜半導体の製造方法は、
請求項１乃至４のいずれかに記載の薄膜半導体の製造方
法において、前記半導体層の膜厚は１００ｎｍ以下であ
ることを特徴とする。

【０００９】本発明の第６の薄膜半導体の製造方法は、
前記半導体層は第１の半導体により形成された半導体層
とこの上に第２の半導体により形成された半導体層とで
構成される２層構造を有することを特徴とする。

【００１０】本発明の第７の薄膜半導体の製造方法は、
前記半導体層内の第１および第２の半導体成分の分布は
該半導体層を形成する際に膜厚方向に連続的に変化する
よう形成することを特徴とする。

【００１１】本発明の第８の薄膜半導体の製造方法は、
請求項１乃至６のいずれかに記載の薄膜半導体の製造方
法において、請求項１乃至６のいずれかに記載の薄膜半
導体の製造方法において、前記半導体層への光照射は同
一個所に対して複数回おこなわれることを特徴とする。

【００１２】本発明の第９の薄膜半導体の製造方法は、
請求項１乃至８のいずれかに記載の薄膜半導体の製造方
法において、前記光照射はパルス幅が５００ｎｓ以下の
パルスレーザーを用いておこなうことを特徴とする。

【００１３】本発明の第１０の薄膜半導体の製造方法
は、請求項１乃至９のいずれかに記載の薄膜半導体の製
造方法において、請求項１乃至１１のいずれかに記載の
薄膜半導体の製造方法において、前記光照射は波長が６
００ｎｍ以下のパルスレーザーを用いておこなうことを
特徴とする。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態の一例
を図２に基づいて詳述する。

【００１５】本願発明の実施のためには、基板（２０
０）上に半導体層（２０１）を形成する。本発明を適応
し得る基板（２００）としては金属等の導電性物質、シ
リコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ
_２Ｏ_３）や窒化アルミニウム（ＡｌＮ）等のセラミック
材料、溶融石英やガラス等の透明または非透明絶縁性物
質、シリコンウェーハー等の半導体物質、並びにそれを
加工したＬＳＩ基板等が可能である。更にはＰＥＳやＰ
ＥＴ等のポリマーも基板として用いることが可能であ
る。半導体層（２０１）は基板上に直接又は下地保護膜
や下部電極等を介して堆積するが、ガラスやポリマー基
板上に半導体層を形成する場合には下地保護膜が必要と
なる。

【００１６】図２では基板上に直接半導体層（２０１）
を形成する場合を示しているが、下地保護膜を形成する
場合は酸化硅素膜（ＳｉＯ_Ｘ：０＜ｘ≦２）や窒化硅素
膜（Ｓｉ_３Ｎ_ｘ：０＜ｘ≦４）等の絶縁性物質が用いら
れる。薄膜トランジスタ（ＴＦＴ）などの薄膜半導体装
置を通常のガラス基板やポリマー上に作成する場合の様
な半導体膜への不純物制御が重要である時、ガラス基板
やポリマー基板中に含まれているナトリウム（Ｎａ）等
の可動イオンが半導体膜中に混入しない様に下地保護膜
を形成した後に半導体膜を堆積する事が好ましい。同じ
事情は各種セラミック材料を基板として用いる場合にも
通ずる。下地保護膜はセラミック中に添加されている焼
結助材原料などの不純物が半導体部に拡散及び混入する
のを防止するのである。金属材料などの導電性材料を基
板として用い、且つ半導体膜が金属基板と電気的に絶縁
されていなければならない場合には、絶縁性を確保する
為に当然下地保護膜は必要不可欠である。更に半導体基
板やＬＳＩ素子上に半導体膜を形成する時にはトランジ
スタ間や配線間の層間絶縁膜が同時に下地保護膜でもあ
る。

【００１７】下地保護膜はまず基板を純水あるいは、ア
ルコールなどの有機溶剤で洗浄した後、常圧化学気相堆
積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶ
Ｄ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等の
ＣＶＤ法或いはスパッター法等で形成する。下地保護膜
として酸化硅素膜を用いる場合、常圧化学気相堆積法で
は基板温度を２５０℃程度から４５０℃程度としてモノ
シラン（ＳｉＨ_４）や酸素を原料として堆積し得る。プ
ラズマ化学気相堆積法やスパッター法では基板温度は室
温から４００℃程度である。下地保護膜の膜厚は基板か
らの不純物元素の拡散と混入を防ぐのに十分な厚さが必
要で、その値は最小で１００ｎｍ程度以上である。ロッ
ト間や基板間のばらつきを考慮すると２００ｎｍ程度以
上が好ましく、３００ｎｍ程度あれば保護膜としての機
能を十分に果たし得る。下地保護膜がＩＣ素子間やこれ
らを結ぶ配線等の層間絶縁膜を兼ねる場合には、通常４
００ｎｍから６００ｎｍ程度の膜厚となる。絶縁膜が余
りにも厚くなると絶縁膜のストレスに起因するクラック
が生ずる。その為最大膜厚は２μｍ程度が好ましい。生
産性を考慮する必要が強い場合、絶縁膜厚は１μｍ程度
が上限である。

【００１８】次に上記基板上に半導体層（２０１）を形
成する。この半導体層の組成は第１の半導体および第２
の半導体からなる。本発明を適応し得る第１および第２
の半導体としてはシリコン（Ｓｉ）やゲルマニウム（Ｇ
ｅ）、炭素（Ｃ）等四族単体の半導体の他に、ガリウム
・ヒ素（ＧａＡｓ）やインジウム・アンチモン（ＩｎＳ
ｂ）等の三族元素と五族元素との複合体化合物半導体、
またはカドミウム・セレン（ＣｄＳｅ）等の二族元素と
六族元素との複合体化合物半導体等がある。或いはシリ
コン・ゲルマニウム・ガリウム・ヒ素（Ｓｉ_ｘＧｅ_ｙＧ
ａ_ｚＡｓ_ｚ：ｘ＋ｙ＋ｚ＝１）と云った更なる複合化合
物半導体やこれらの半導体にリン（Ｐ）、ヒ素（Ａ
ｓ）、アンチモン（Ｓｂ）などのドナー元素を添加した
Ｎ型半導体、或いはホウ素（Ｂ）、アルミニウム（Ａ
ｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアク
セプター元素を添加したＰ型半導体に対しても本発明は
適応可能であり、第１および第２の半導体は上記材料を
任意に組み合わせることが可能である。しかしながら、
材料の扱いやすさ、格子マッチングを考えると、シリコ
ンおよびゲルマニウムが最も適している。純粋なシリコ
ンとゲルマニウムの結晶は共にダイヤモンド構造で４．
２％の格子ミスマッチがある。互いの混合比を変えてシ
リコンとゲルマニウム混合物の結晶を形成することによ
り、この混合物の格子定数を制御できることがこれら材
料の最大の利点である。すなわち、第１の半導体として
ゲルマニウムを、第２の半導体としてシリコンを用いた
場合、例えばそれぞれ５０％の割合で混合すると純粋な
シリコンとゲルマニウムの丁度中間の格子定数を持つ結
晶が作製できるのである。また、お互い全率固溶である
ため後述する光照射を利用した熱作用による結晶化に際
して偏析がおこらないという利点を有する。以上の理由
により、第１および第２の半導体としてはシリコンとゲ
ルマニウムが適している。更に本発明が開示する効果を
得るためには、図４に示すように半導体層中において第
１の半導体（４０１、４０３）と第２の半導体（４０
２、４０４）の成分比が膜厚方向に変化している必要が
ある。図４の上の図において２００は基板、２０１が半
導体層で、これらの断面図が示されており、その下のグ
ラフは半導体層中の半導体の組成分布を示している。こ
の成分比の変化の仕方は図４中にあるように膜厚方向に
それぞれの組成比が徐々に変化するようなプロファイル
（４０１、４０２）にしてもよいし、図４下に示すよう
に途中で急激に変化するようなプロファイル（４０３、
４０４）にしてもよい。いずれにしても膜厚方向に半導
体の組成が変化していることが本質である。例えば半導
体層中で基板界面（４０５）に近い方に第１の半導体と
してゲルマニウムがほぼ１００％の成分比で存在し、半
導体層表面側（４０６）にいくにつれて徐々に減少する
ようなプロファイル（４０１）にて半導体層を形成す
る。第２の半導体としてシリコンを用いた場合、ゲルマ
ニウムと逆に半導体層表面側でシリコンの組成比が１０
０％となる（４０２）。ここで第２の半導体であるシリ
コンを半導体層表面側において組成比１００％またはこ
れに近い高い比率とすることによって、例えば本発明の
半導体層を電界効果トランジスタの能動層に適用するこ
とができる。後に述べるようにゲルマニウムとシリコン
を混合することにより結晶のひずみを制御することがで
きるが、ゲルマニウムは絶縁膜とのヘテロ界面に大量の
界面準位を発生するので電界効果トランジスタには適用
し得ない。一方、シリコンは二酸化シリコンと良好なヘ
テロ界面を形成しうるので、図４に示すようなゲルマニ
ウム・シリコン半導体層をもちいても、従来から用いら
れている熱酸化やプラズマＣＶＤ等の成膜法により界面
準位の少ない良好な界面を形成しうる。このため、本発
明が開示する半導体層においては第２の半導体としてシ
リコンを用い、半導体層表面側でその組成比が高くなる
ように膜を構成することによって、容易に電界効果トラ
ンジスタに適用しうるのである。なお且つ、従来の単結
晶シリコンより高いキャリア移動度を有する半導体層を
提供することができるのである。

【００１９】本発明の半導体層形成に適用しうる成膜方
法としては、常圧化学気相堆積法（ＡＰＣＶＤ法）や低
圧化学気相堆積法（ＬＰＣＶＤ法）、プラズマ化学気相
堆積法（ＰＥＣＶＤ法）超高真空ＣＶＤ法等のＣＶＤ法
或いはスパッター法、または電子ビーム蒸着などの真空
蒸着法等がある。形成された半導体層は非晶質あるいは
多結晶質であるが、本発明における半導体層はどちらの
状態であっても構わない。ＣＶＤ法ではＳｉＨ_４やＧｅ
Ｈ_４のガスを原料として成膜が可能であり、スパッター
法や蒸着法ではＳｉやＧｅの固体ターゲットを原料とし
て用いることができる。本発明の半導体層では第１の半
導体と第２の半導体の組成比を変える必要があるが、半
導体層を成膜する際にこれを実現するためにはＣＶＤ法
で成膜中にガス流量比を変える方法、あるいは２種類の
蒸着源をもちいて、各蒸着源の蒸着レートを成膜中に変
化させる方法を用いることにより実現可能である。例え
ばプラズマＣＶＤ法を用いる場合、はじめはＧｅＨ_４ガ
ス１００％の条件でプラズマ放電し膜を開始する。成膜
を進めるとともにＧｅＨ_４ガスの流量を減少させ、逆に
ＳｉＨ_４ガスの流量を増加させる。この方法により作製
される半導体層は基板界面側でゲルマニウムが多く、半
導体層表面側ではシリコンの多い膜となる。プラズマＣ
ＶＤの場合、このように成膜中に任意にゲルマニウム・
シリコンの組成比を変化させることができるという利点
がある一方、半導体層に水素が多量に混入するため、こ
の膜を直接光照射により処理すると水素が急激に膜中か
ら脱離し、これに伴って半導体層がダメージをうけると
いう問題がある。このため、光照射前に熱処理し水素を
あらかじめ脱離させる必要がある。

【００２０】一方、スパッター法は堆積条件をうまく選
べば前記のようなガス脱離に伴う膜のダメージが発生せ
ず、且つ有毒なガスを用いる必要が無い点において優れ
ている。ただし、半導体層中で連続的に半導体成分比を
変化させることは難しいため、２層構造を形成する方法
が有効である。すなわち、基板上に第１の半導体、例え
ばゲルマニウム層をスパッター法により形成し、引き続
いてシリコン層を形成する。後の結晶形成工程が不純物
に強く影響されることから、これら２種類の半導体成膜
は真空中連続でおこなうことが望ましい。スパッター法
では真空中連続成膜はよく用いられる成膜方法であるの
で何ら問題はない。斯様にして形成した半導体層は２層
構造となるが、この後の光照射工程に際しておこる溶融
・固化にともなってこれら半導体同士は相互拡散するた
め、最終的な半導体層中での半導体成分プロファイルは
図４グラフのようになる。特に光照射条件によっては４
０３、４０４に示すような急峻な成分比変化を持つ半導
体層が形成されるが、このような条件においてもひずみ
結晶の形成が可能である。

【００２１】斯様にして半導体層を形成した後、この半
導体層に光照射をおこない結晶化をおこなう。具体的に
は、半導体層のついた基板をレーザー照射チャンバ（２
０３）にセットする。レーザー照射チャンバは一部分が
石英の窓（２０４）によってできており、チャンバを真
空に排気した後この石英窓からレーザー光（２０５）を
照射する。真空排気することによって、レーザー照射に
より結晶成長させた半導体に雰囲気中から混入する不純
物量を劇的に低減することができる。レーザー照射によ
り不純物が混入しやすい半導体層表面は、特に電界効果
トランジスタ形成を考慮した場合、最も重要なＭＯＳ界
面を形成するため、不純物の混入を抑えることが素子性
能およびばらつきを制御する上で重要である。

【００２２】ここでレーザー光について説明する。レー
ザー光は半導体（２０１）で強く吸収されることが望ま
れる。従ってこのレーザー光としては紫外域またはその
近傍の波長を持つエキシマレーザー、アルゴンイオンレ
ーザー、ＹＡＧレーザー高調波等が好ましい。とくに第
２の半導体が薄い場合、吸収長の短いエキシマレーザー
が好ましく、逆に比較的厚い場合は吸収長の長いＹＡＧ
レーザー高調波が適しているが、おおむね波長が６００
ｎｍ以下のレーザーが上記の条件を比較的容易に満たす
ことができ適している。照射レーザーの選択は第２の半
導体をどの程度の深さまで溶融させるかを精密に制御す
る上で極めて重要である。また、半導体を高温に加熱す
ると同時に溶融深さを精密に制御するためには大出力で
しかも極短時間のパルス発振であることが必要となる。
加えて、基板への熱ダメージを小さくするためには短時
間のレーザー照射、具体的には５００ｎｓ以下の照射が
要求される。従って、上記レーザー光の中でも特にキセ
ノン・クロライド（ＸｅＣｌ）レーザー（波長３０８ｎ
ｍ）やクリプトンフロライド（ＫｒＦ）レーザー（波長
２４８ｎｍ）等のエキシマレーザーおよびＹＡＧレーザ
ー高調波のパルス発振が最も適している。

【００２３】次にこれらのレーザー光の照射方法につい
て述べる。レーザー照射は半導体（２０１）を室温（２
５℃）程度から４００℃程度の間とし、背景真空度が１
０⁻ ^４Ｔｏｒｒ程度から１０^−９Ｔｏｒｒ程度の真空中
にて行う。レーザー照射の一回の照射面積は対角５ｍｍ
□程度から１００ｍｍ□程度の正方形または長方形状で
ある。これは半導体素子およびこれを用いて形成した回
路の形成領域に合わせて決定することができる。フライ
アイレンズなどを用いた光学系により、レーザー照射領
域の大きさは適当に形成することができる。

【００２４】前記のような条件により半導体にパルスレ
ーザー照射をおこなうと、半導体層（２０１）表面付近
は吸収された光エネルギーが熱エネルギーに変換される
ことにより、ごく短時間に温度上昇する。これにより半
導体層の温度が融点以上に上昇すると半導体層は溶融す
る（２０６）。その後レーザー発振が終了すると熱が半
導体層（２０１）および基板（２００）に拡散するた
め、半導体層は急激に冷却される。この冷却過程におい
て半導体層内では結晶成長にともなう構造変化が起こる
（２０７）。特に本発明の半導体層はもともと格子定数
の異なる２種類の半導体が用いられており、半導体多結
晶の結晶成長に伴って半導体層中に強烈なひずみが発生
することに特徴がある。特に本発明の半導体層は膜厚方
向に半導体の組成比が変化する構造を用いているので、
レーザー照射後の多結晶半導体層に強いひずみを発生し
うる。レーザー照射による結晶成長では、結晶成長を開
始する場所にある結晶状態を維持しようとする特徴があ
る。このようなパルスレーザー照射により実現される結
晶成長において、半導体層の結晶ひずみ状態はどの深さ
まで溶融したかにより大きく異なる。例えば半導体層と
して基板界面側にゲルマニウムが多く、半導体層表面側
にシリコンが多い組成を持つものを用いたとする。半導
体層のごく表面のみが溶融するようなエネルギー密度で
のレーザー照射の場合シリコン部分のみしかとけず、ゲ
ルマニウムの結晶成分がほとんど無いため結晶ひずみが
ほとんど発生しない。半導体層のより深い部分まで溶融
するに伴って、結晶成長開始点ではゲルマニウム結晶が
発生する。これを結晶核として膜の上方に結晶成長が進
む。結晶成長が進むにつれ組成はシリコンリッチに変化
するので格子定数が変化しようとするのだが、先に述べ
た結晶成長の性質から格子定数は変化せず、結果的に強
烈なひずみを格子内にもったシリコン結晶が半導体層表
面付近で形成される。これが本発明の開示するもっとも
特徴的なひずみ多結晶形成機構である。ところが、半導
体層全体が溶融するようなエネルギー密度でレーザー照
射をおこなうと、溶融半導体が過冷却状態になり、過冷
却状態下で高密度結晶核発生がおこり、結果的に微結晶
（結晶粒径が１０ｎｍ程度と小さい多結晶）が形成され
てしまう。これは結晶粒径が小さすぎるため、電子デバ
イスへの応用に不適である。従って、半導体層（２０
１）のできるだけ多くの部分が溶融し、なお且つ完全に
は溶融しないようなレーザー照射条件（図２参照）がも
っとも電気特性の優れたひずみ多結晶半導体をあたえ
る。この理由から、パルスレーザー等を用いて半導体層
を溶融させるには余り厚い膜は適さず、おおむね１００
ｎｍ程度以下の半導体層膜厚で良好なひずみ多結晶半導
体が形成できる。また、先に述べた２層構造半導体層に
レーザー光を照射してひずみ多結晶半導体層を形成する
場合には、層間での異種原子の相互拡散により良好なひ
ずみ多結晶が形成されるので複数回、望ましくは１０発
以上のレーザー照射が有効である。すなわち、ゲルマニ
ウム１００％の結晶とシリコン１００％の結晶のヘテロ
接合ではひずみが強すぎるため、結晶欠陥が入りやす
い。複数回のレーザー照射で溶融状態を複数回経験する
ことにより、ゲルマニウムとシリコンは徐々に相互拡散
し膜厚方向へ徐々に組成比が変化するような構造にな
る。このためひずみ発生が膜中で徐々に強められ、欠陥
を発生せずにひずみ結晶を作成することができる。この
ように、半導体層として２層構造を用いた場合でも、複
数回のレーザー照射をおこなうことによって、膜厚方向
に組成比が徐々に変化するような多結晶半導体を形成し
うる。完全溶融による微結晶化はあるレーザーエネルギ
ー密度に閾値（膜厚に依存する）を持つので、この閾値
エネルギーより５％〜１０％程度弱いエネルギー密度が
最適条件となる。このような最適条件下での結晶成長速
度は毎秒１〜１０ｍに達する、超高速結晶成長である。
特に本発明の結晶成長法の優れているところは、前述の
ような条件下において多結晶半導体の結晶粒内はほとん
ど無欠陥のひずみ結晶成長が実現することである。従来
のレイヤー・バイ・レイヤーの結晶成長は極めて低速の
結晶成長により結晶欠陥を発生させずにひずみ結晶成長
を実現させた。しかし、結晶成長中に結晶欠陥が発生す
るには一定以上の時間が必要であることがわかった。す
なわち、パルスレーザー照射により誘起される結晶成長
のような毎秒１ｍを超えるような超高速結晶成長では、
結晶欠陥が成長するのに必要とする時間を結晶成長速度
がはるかに上回っているのである。

【００２５】このため半導体多結晶（２０７）の結晶粒
は結晶欠陥が極めて少ない、優れたひずみ結晶を実現す
ることができる。また、このような強いひずみを持った
結晶成長には臨界膜厚が無く、１００ｎｍ程度の厚い膜
においても実現できるのが本発明の特徴である。しかも
本発明の結晶成長方法はレーザー照射１０発程度で実現
するため、１０Ｈｚ以上の発振周波数を持つレーザーを
使えば１０ｍｍ□以上の領域を１秒以下という驚異的短
時間でひずみ多結晶を形成することができるのである。
このようなレーザー照射を基板をレーザー光に対して相
対的に移動させながら繰り返すことによって、５０ｃｍ
以上の大面積基板領域全体に、短時間でひずみ多結晶を
形成することができるのである。また、半導体層が高温
状態にあるのはたかだか１００ｎｓ程度のごく短時間で
あり、表面への最低限の不純物混入を回避すればよいだ
けなので、多結晶成長に必要な真空度はたかだか１０
^−６Ｔｏｒｒ程度であり、従来のような超高真空装置は
必要とせず、製造装置のコストも極めて低くおさえるこ
とができるのである。さらに本発明が開示するひずみ多
結晶成長法ではプロセス温度を２００℃以下でおこなう
ことができるため、従来実現不可能であった強い移動度
エンハンスメントを示す高品質多結晶半導体膜をガラス
やポリマー基板上に実現することができるのである。

【００２６】

【実施例】本発明の実施例を図３にそって説明する。こ
こでは基板の一例として３０ｃｍ×３０ｃｍの無アルカ
リガラス（３００）を用いた。しかる後、この基板を真
空容器内に保持し、基板温度１００℃でＥＣＲプラズマ
ＣＶＤにより下地保護膜となるＳｉＯ_２膜（３１０）を
２００ｎｍの膜厚で形成した。原料ガスにはＳｉＨ _４と
Ｏ_２を用い、１×１０^−１（Ｐａ）の圧力下においてマ
イクロ波出力２ｋＷの条件で成膜をおこなった。次に半
導体層となるシリコンゲルマニウム１００ｎｍ（３０
１）をプラズマＣＶＤ法により形成した。成膜には１
３．５６ＭＨｚ、１ｋＷのＲＦを平行平板放電電極に供
給しプラズマ放電させ、基板温度２００℃で成膜をおこ
なった。成膜開始時にはＧｅＨ_４８０ｓｃｃｍとＨ_２２
００ｓｃｃｍのガスを流し、成膜時間経過とともにＧｅ
Ｈ_４ガス流量を減少させた。一方、ＧｅＨ_４ガスとＳｉ
Ｈ_４ガスの総流量が一定になるようにＳｉＨ_４ガス流量
を徐々に増やし、最後はＳｉＨ_４とＨ_２のみで成膜をお
こなった。斯様にして形成した半導体層（３０１）は図
４中のグラフに示すようなプロファイルで膜厚方向にゲ
ルマニウムとシリコンの組成比が変化している。半導体
層を形成した後、基板を真空搬送でレーザー照射チャン
バ（３０３）へと移動させ、１０^−４Ｐａ台まで真空排
気し、石英窓（３０４）を通して波長３０８ｎｍのＸｅ
Ｃｌエキシマレーザー光（３０５）照射をおこなった。
もちいたレーザーはパルス幅が５０ｎｓで、フライアイ
レンズを用いた光学系を通して試料面でのビームサイズ
が１０ｍｍ×１０ｍｍの正方形で強度分布が５％以内の
トップフラットビームに整形して照射した。エキシマレ
ーザー照射時に基板加熱をする必要はないが、真空中連
続プロセスのスループットを高めるため、基板温度２０
０℃にて処理をおこなった。エキシマレーザー照射は１
００ｍＪ/ｃｍ^２のエネルギー密度から開始した。半導
体層をプラズマＣＶＤで形成したので、半導体層中には
多量の水素が含まれている。これに直接１６０ｍＪ/ｃ
ｍ^２以上のエネルギー密度でレーザー照射をおこなうと
アブレーションにより膜にダメージが発生する。そこ
で、はじめに膜が溶けるエネルギーより低いエネルギー
である１００〜１５０ｍＪ/ｃｍ^２のエネルギー密度で
基板全面にレーザー照射を行い、脱水素をおこなった。
この後、４００ｍＪ/ｃｍ^２のエネルギーまで徐々にエ
ネルギーを増加させ、最終的に４００ｍＪ/ｃｍ^２のエ
ネルギー密度で２０ショットの照射をおこなった。基板
全面の第１の半導体層を多結晶化させるため、基板をス
キャンしながらレーザー照射をおこなった。各ショット
のレーザービームは互いに７５％オーバーラップするよ
うにＸおよびＹ方向に基板のスキャニングをおこなっ
た。これにより、強いひずみを持ったひずみ多結晶半導
体膜（３０７）を形成することができた。

【図面の簡単な説明】

【図１】従来の結晶成長法を示した図。

【図２】本発明の薄膜半導体の製造方法を示した図。

【図３】本発明の薄膜半導体の製造方法を示した図。

【図４】本発明の半導体層内における半導体組成比の膜
厚方向分布を示した図。

【符号の説明】

１０１．．．第１の半導体層１０２、１０３、１０４．．．第２の半導体層の１原子
層２００．．．基板２０１．．．半導体層２０３．．．真空チャンバ２０４．．．石英窓２０５．．．レーザー光２０６．．．溶融半導体２０７．．．ひずみ多結晶半導体３００．．．基板３１０．．．下地保護膜３０１．．．第１の半導体層３０７．．．ひずみ多結晶半導体層４０１、４０３．．．第１の半導体成分の膜厚方向分布４０２、４０４．．．第２の半導体成分の膜厚方向分布４０５．．．半導体層の基板界面部分４０６．．．半導体層の表面

Claims

【特許請求の範囲】

【請求項１】基板上に、第１の半導体および第２の半導
体の組成比が膜厚方向に変化してなる半導体層を形成す
る工程と、該半導体層に光照射をおこない構造変化を誘
起する工程と、を含むことを特徴とする薄膜半導体の製
造方法。
【請求項２】請求項１記載の薄膜半導体の製造方法にお
いて、前記第１の半導体はゲルマニウムであることを特
徴とする薄膜半導体の製造方法。
【請求項３】請求項１または２に記載の薄膜半導体の製
造方法において、前記第２の半導体はシリコンであるこ
とを特徴とする薄膜半導体の製造方法。
【請求項４】請求項１乃至３のいずれかに記載の薄膜半
導体の製造方法において、前記半導体層は表面に近くな
るほど第２の半導体成分が多くなることを特徴とする薄
膜半導体の製造方法。
【請求項５】請求項１乃至４のいずれかに記載の薄膜半
導体の製造方法において、前記半導体層の膜厚は１００
ｎｍ以下であることを特徴とする薄膜半導体の製造方
法。
【請求項６】請求項１乃至５のいずれかに記載の薄膜半
導体の製造方法において、前記半導体層は第１の半導体
により形成した半導体層とこの上に第２の半導体により
形成された半導体層とで構成される２層構造を有するこ
とを特徴とする薄膜半導体の製造方法。
【請求項７】請求項１乃至５のいずれかに記載の薄膜半
導体の製造方法において、前記半導体層内の第１および
第２の半導体成分の分布は該半導体層を形成する際に膜
厚方向に連続的に変化するよう形成することを特徴とす
る薄膜半導体の製造方法。
【請求項８】請求項１乃至６のいずれかに記載の薄膜半
導体の製造方法において、前記半導体層への光照射は同
一個所に対して複数回おこなわれることを特徴とする薄
膜半導体の製造方法。
【請求項９】請求項１乃至８のいずれかに記載の薄膜半
導体の製造方法において、前記光照射はパルス幅が５０
０ｎｓ以下のパルスレーザーを用いておこなうことを特
徴とする薄膜半導体の製造方法。
【請求項１０】請求項１乃至９のいずれかに記載の薄膜
半導体の製造方法において、前記光照射は波長が６００
ｎｍ以下のパルスレーザーを用いておこなうことを特徴
とする薄膜半導体の製造方法。