TWI476870B - Ｓｏｉ基板的製造方法 - Google Patents

Ｓｏｉ基板的製造方法 Download PDF

Info

Publication number
TWI476870B
TWI476870B TW097111444A TW97111444A TWI476870B TW I476870 B TWI476870 B TW I476870B TW 097111444 A TW097111444 A TW 097111444A TW 97111444 A TW97111444 A TW 97111444A TW I476870 B TWI476870 B TW I476870B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
semiconductor
semiconductor substrate
ion
Prior art date
Application number
TW097111444A
Other languages
English (en)
Other versions
TW200849495A (en
Inventor
Shunpei Yamazaki
Eiji Higa
Yoji Nagano
Tatsuya Mizoi
Akihisa Shimomura
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200849495A publication Critical patent/TW200849495A/zh
Application granted granted Critical
Publication of TWI476870B publication Critical patent/TWI476870B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

SOI基板的製造方法
本發明係關於SOI(Silicon on Insulator；絕緣體上的矽)基板，還關於使用SOI基板而製成的半導體裝置。在本說明書中，半導體裝置是指所有能夠透過利用半導體特性而工作的裝置，電氣光學裝置、半導體電路及電子設備都是半導體裝置。
正在對使用在絕緣表面上設置有薄單晶半導體層的被稱為SOI基板的半導體基板的積體電路進行開發，來代替將單晶半導體的晶錠切成薄片而製成的矽片。通過使用SOI基板，可以降低電晶體的汲極和基板之間的寄生電容，因此能夠提高半導體積體電路的性能的SOI基板引人注目。
作為製造SOI基板的方法，已知氫離子注入剝離法(也稱為智慧剝離(Smart－cut)法)(例如參照專利文獻1)。專利文獻1的SOI形成方法的概要如下：透過將氫離子注入到矽片，在離表面預定深度處形成微小氣泡層，並將注入有氫離子的矽片介以氧化矽膜接合到另一矽片。然後，透過進行加熱處理，使該微小氣泡層成為劈開面，而將注入有氫離子的矽片剝離成薄膜形狀。氫離子注入剝離法有時被稱為智慧剝離法。
因氫離子注入而產生的損傷層殘留在剝離後的SOI基 板表面上。專利文獻記載了去除該損傷層的方法。在專利文獻1中，在進行剝離步驟之後，透過在氧化性氣氛下進行熱處理，在SOI基板表面上形成氧化膜，在去除該氧化膜之後，在1000℃~1300℃的還原性氣氛下進行熱處理。
另外，已知將從矽片分離的矽層貼合在玻璃基板上而得的SOI基板(例如參照專利文獻2及3)。
專利文獻1美國專利第6372609號專利文獻2日本專利特開第2004－087606號公報專利文獻3日本專利特開平第H11－163363號公報
本發明的目的在於使用用來製造液晶面板的玻璃基板等耐熱溫度低的基板提供SOI基板。本發明的目的還在於提供一種使用該SOI基板的半導體裝置。
為了製造SOI基板，將半導體基板表面的凹凸平滑化，並設置具有親水性表面的層作為接合層。作為接合層的一個例子，使用以有機矽烷為矽源氣體，透過化學氣相沈積(CVD)法而形成的氧化矽膜。作為有機矽烷氣體，可以適用矽酸乙酯(四乙氧基矽烷，簡稱TEOS，化學式：Si(OC2 H5 )4 )、三甲基矽烷(TMS：(CH3 )3 SiH)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )、三(二甲氨基)矽烷(SiH(N(CH3 )2 )3 ) 等含矽化合物。
SOI基板的半導體層的上表面由於從半導體基板分離而產生凹凸，平坦度受損。因此，照射雷射，以提高平坦性。透過照射雷射將分離時產生在半導體層上表面的凸部及凹部熔化，並將它固化，從而可以將半導體層的上表面平坦化。
透過形成接合層，可以以700℃以下的溫度從半導體基板分離半導體層並將它固定於基底基板。即使使用玻璃基板等耐熱溫度為700℃以下的基板，也可以形成其接合面具有高結合力的SOI基板。
作為固定半導體層的基底基板，可以使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等被稱為無鹼玻璃的電子工業用的各種玻璃基板。即，可以在一邊超過1米的基板上形成單晶半導體層。透過使用這種大面積基板，除了諸如液晶顯示器等顯示裝置以外，還可以製造各種各樣的半導體裝置。
透過照射雷射，可以將從半導體基板分離的半導體層平坦化。另外，透過照射雷射，可以恢復半導體層的結晶性。
下面，說明本發明。但是，本發明可以透過多種不同的方式實施，只要是本領域的技術人員就可以很容易地理解，其方式和詳細內容可以在不脫離本發明的技術思想及 其範圍的情況下作各種變更。因此，本發明不應該被解釋為僅限定在實施方式及實施例所記載的內容中。
圖1是表示SOI基板的結構例的截面圖。在圖1中，附圖標記100表示基底基板，102表示半導體層，104表示第一接合層。在圖1的SOI基板中，透過接合第一接合層104和基底基板100，半導體層102被固定於基底基板100。
基底基板100可以使用由絕緣材料構成的基板、由半導體材料構成的半導體基板、由導電材料構成的基板。基底基板100可以使用耐熱溫度為700℃以下的基板。具體來說，可以使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等的電子工業用的各種玻璃基板作為基底基板100。另外，基底基板100也可以使用耐熱溫度超過700℃的基板，也可以使用石英玻璃、藍寶石基板、諸如矽片等半導體基板、陶瓷基板、不銹鋼基板、金屬基板等。
半導體層102是從半導體基板分離而形成的層。該半導體基板最佳的使用單晶半導體基板，但可以使用多晶半導體基板。半導體層102的半導體是矽、矽鍺或鍺。另外，除此之外，還可以使用鎵砷、銦磷等化合物半導體形成半導體層102。半導體層102的厚度可以為5nm~500nm，較佳的為10nm~200nm。
在基底基板100和半導體層102之間形成有第一接合層104。第一接合層104是形成在用來形成半導體層102 的半導體基板的表面上的層。第一接合層104較佳的具有親水性，氧化矽膜適用於第一接合層104。尤其，較佳的使用以有機矽烷氣體為矽源氣體，透過化學氣相沈積(CVD)法而形成的氧化矽膜。用於形成該氧化矽膜的氧源氣體可以使用氧氣(O2 氣體)。作為第一接合層104，還可以至少以甲矽烷和NO3 為源氣體，透過電漿CVD法形成氧氮化矽膜，或者，可以至少以甲矽烷、NH3 和NO3 為源氣體，透過電漿CVD法形成氮氧化矽膜。另外，作為第一接合層104，也可以透過濺射法形成氧化鋁。另外，還可以透過將半導體基板氧化而形成第一接合層104。
第一接合層104的厚度較佳的為5nm~500nm。如果是這樣的厚度，則可以實現接合形成，能夠形成表面平滑的第一接合層104。另外，如果是這樣的厚度，還可以緩和與接合的基底基板100的歪斜。
作為有機矽烷氣體，可以適用四乙氧基矽烷(TEOS：化學式Si(OC2 H5 )4 )、四甲基矽烷(TMS：化學式Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )、三(二甲氨基)矽烷(SiH(N(CH3 )2 )3 )等含矽化合物。
另外，在圖1的SOI基板中，可以在基底基板100上也設置與第一接合層104相同的接合層。例如，透過使用以有機矽烷為原料，透過CVD法形成的氧化矽作為形成接合面的任一面的材料，可以實現結合力高的接合。
圖2是表示SOI基板的結構例的截面圖。在圖2中，附圖標記100表示基底基板，102表示半導體層，104表示第一接合層，105表示絕緣層，106表示第二接合層。在圖2的SOI基板中，透過接合第一接合層104和第二接合層106，半導體層102被固定於基底基板100。
絕緣層105由單層膜或兩層以上的膜層疊而得的多層膜構成。透過使絕緣層105包括一層以上的如氮化矽膜或氮氧化矽膜等組成中包含氮和矽的絕緣膜，可以防止諸如鹼金屬或鹼土金屬等可動離子雜質從用作基底基板100的玻璃基板擴散而污染半導體層102。另外，可以形成金屬或金屬化合物等的導電層、非晶矽等的半導體層代替絕緣層105。
第二接合層106是形成在基底基板100上的膜，較佳的由與第一接合層相同的材料構成的膜，較好是氧化矽膜。第二接合層106與第一接合層104同樣，可以使用以有機矽烷氣體為矽源氣體，透過CVD法而形成的氧化矽膜。另外，可以使用以除有機矽烷以外的氣體為矽源氣體而形成的氧化矽膜。另外，可以不形成絕緣層105的狀態下將第二接合層106形成在基底基板100上。
在圖2中，可以在絕緣層105和基底基板100之問形成絕緣膜、半導體膜及導電膜。所形成的膜可以是單層膜或多層膜。另外，在圖2中，可以在絕緣層105和第二接合層106之間形成絕緣膜、半導體膜或導電膜，所形成的膜可以是單層膜或多層膜。
在圖2中，可以不設置絕緣層105。在此情況下，也可以在第二接合層106和基底基板100之間形成絕緣膜、半導體膜或導電膜，所形成的膜可以是單層膜或多層膜。在圖2中，可以省略第二接合層106。在此情況下，透過接合第一接合層104和絕緣層105，半導體層102被固定於基底基板100。
圖3是表示SOI基板的結構例的截面圖。在圖3中，附圖標記100表示基底基板，102表示半導體層，104表示第一接合層，120表示絕緣層。在圖3的SOI基板中，透過接合第一接合層104和基底基板100，半導體層102被固定於基底基板100。
絕緣層120是形成在分離半導體層102的半導體基板側，具有單層結構或疊層結構。絕緣層120較佳的包括至少一層組成中至少包含氮的絕緣膜。作為這種組成中包含氮的絕緣膜，可以舉出氮化矽膜、氮氧化矽膜。透過形成氮化矽膜、氮氧化矽膜，可以防止可動離子或水分等雜質擴散至半導體層102而造成污染。
例如，絕緣層120可以使用如下結構的膜：自半導體層102側層疊了氧氮化矽膜和氮氧化矽膜的兩層結構的絕緣膜；自半導體層102側層疊了氧化矽膜和氮氧化矽膜的兩層結構的絕緣膜；自半導體層102側層疊了氧化矽膜和氮化矽膜的兩層結構的絕緣膜；由氮化矽構成的單層結構的絕緣膜。
這裏，氧氮化矽是指在其組成中氧含量多於氮含量的 物質。例如，作為氧氮化矽，可以舉出如下的物質：氧含量在55原子%~65原子%的範圍內，氮含量在1原子%~20原子%的範圍內，Si含量在25原子%~35原子%的範圍內，氫含量在0.1原子%~10原子%的範圍內。作為氧氮化矽，還可以舉出如下的物質：氧含量在50原子%~70原子%的範圍內，氮含量在0.5原子%~15原子%的範圍內，Si含量在25原子%~35原子%的範圍內，氫含量在0.1原子%~10原子%的範圍內。另外，氮氧化矽是指在其組成中氮含量多於氧含量的物質。例如，作為氮氧化矽，可以舉出如下的物質：氧含量在15原子%~30原子%的範圍內，氮含量在20原子%~35原子%的範圍內，Si含量在25原子%~35原子%的範圍內，氫含量在15原子%~25原子%的範圍內。作為氮氧化矽，還可以舉出如下的物質：氧含量在5原子%~30原子%的範圍內，氮含量在20原子%~55原子%的範圍內，Si含量在25原子%~35原子%的範圍內，氫含量在10原子%~30原子%的範圍內。
下面，參照圖4A~5B說明圖1所示的SOI基板的製造方法。圖4A~5B是用於說明SOI基板的製造方法的截面圖。
如圖4A所示，準備半導體基板101。半導體層102由半導體基板101的切片構成。半導體基板101可以使用單晶半導體基板。作為單晶半導體基板，可以使用單晶矽基板、單晶矽鍺基板或單晶鍺基板等。另外，還可以使用 多晶半導體基板代替單晶半導體基板。除此之外，還可以使用由鎵砷、銦磷等化合物半導體構成的單晶半導體基板或多晶半導體基板。
首先，清洗半導體基板101，使其潔淨。接著，透過激發源氣體(產生源氣體的電漿)產生離子種，如圖4A所示，由所述源氣體產生的離子種被電場加速而成為離子流125，被照射到所述單晶半導體基板。離子流125所包含的離子被注入到半導體基板101的離表面預定深度處，形成離子注入層103。注入離子的深度根據固定於基底基板100的半導體層102的厚度而決定。半導體層102的厚度可以為5nm~500nm，較佳的為10nm~200nm。根據半導體層102的厚度，調整離子流125的加速電壓，從而在預定深度處形成離子注入層103。上述離子注入步驟是透過將由加速了的離子種構成的離子流125照射到半導體基板101，從而構成離子種的元素引入到半導體基板101的步驟。因此，離子注入層103是添加有構成離子種的元素的區域。另外，離子注入層103還是因加速了的離子種的衝擊而失去結晶結構，變脆的層(脆化層)。
為了將離子注入到半導體基板101，可以使用對激發處理氣體而產生的離子種進行質量分離，注入具有預定質量的離子種的離子注入裝置。此外，還可以使用注入由處理氣體產生的所有離子種而不進行質量分離的離子摻雜裝置。
用來形成該離子注入層103的源氣體可以使用選自氫 氣、氦及氬等稀有氣體、以氟氣為代表的鹵素氣體以及氟化合物氣體(例如BF3 )等鹵素化合物氣體的一種或多種氣體。
由氫氣(H2 氣體)產生H＋ 、H2 ＋ 、H3 ＋ ，但在以氫氣為源氣體的情況下，較佳的注入到半導體基板101最多的為H3 ＋ 。透過注入H3 ＋ 離子，可以提高注入效率，可以縮短注入時間。另外，半導體層自半導體基板101的分離變得容易。與離子注入裝置相比，離子摻雜裝置可以容易由氫氣產生H3 ＋ 離子。在使用離子摻雜裝置的情況下，較佳的產生離子流125中的H3 ＋ 離子相對於離子種H＋ 、H2 ＋ 、H3 ＋ 的總量的比例為70%以上的離子流125，該比例更佳的為80%以上。為了在淺的區域中形成離子注入層103，需要降低離子的加速電壓，但是可以透過提高激發氫氣而產生的電漿中的H3 ＋ 離子的比例，從而將原子狀氫(H)高效地添加到半導體基板101。這是因為如下緣故：H3 ＋ 離子具有H＋ 離子的3倍的質量，因此在同一深度添加一個氫原子的情況下，H3 ＋ 離子的加速電壓可以設定為H＋ 離子的加速電壓的3倍。若可提高離子的加速電壓，則可以縮短離子照射步驟的生產節拍時間，可以實現生產性和生產率的提高。
由於稀有氣體由單質元素構成，所以當將由一種元素構成的稀有氣體用作源氣體時，即使不進行質量分離也可以將相同質量的離子種注入到半導體基板101，因此形成離子注入層103的深度的控制變得容易。
另外，也可以透過進行多次的離子注入步驟形成離子注入層103。在此情況下，每個離子注入步驟中的處理氣體可以不同或相同。這裏，說明透過進行兩次的離子注入步驟形成離子注入層103的例子。
例如，以稀有氣體為源氣體進行離子注入。接著，以氫氣為處理氣體進行離子注入。另外，還可使用鹵素氣體或鹵素化合物氣體進行離子注入，然後使用氫氣進行離子注入。在注入包含氟的離子種的情況下，可以使用F2 氣體或BF3 氣體。
為了形成離子注入層103，需要以高劑量條件向半導體基板101注入離子，因此有時半導體基板101的表面會變得粗糙。因此，較佳的在半導體基板101的表面上使用氮化矽膜或氮氧化矽膜等以50nm~200nm的厚度形成保護該表面的保護膜。
接著，如圖4B所示，在與基底基板100接合的面上形成第一接合層104。這裏，形成氧化矽膜作為第一接合層104。氧化矽膜較佳的以有機矽烷氣體為矽源氣體透過CVD法形成。除了有機矽烷氣體以外，還可以使用SiH4 、Si2 H6 、SiCl4 、SiHCl3 、SiH2 Cl2 、SiH3 Cl3 、SiF4 等作為矽源氣體。可以使用氧氣作為用來形成該氧化矽膜的氧源氣體。作為CVD法，可以選擇電漿CVD法或減壓CVD法。
在形成第一接合層104的步驟中，半導體基板101的加熱溫度較佳的為注入到離子注入層103的元素或分子不 脫離的溫度，即不發生脫氣的溫度，該加熱溫度較佳的為350℃以下。因此，較佳的透過使用電漿CVD法形成第一接合層104。另外，用於從半導體基板101分離半導體層的熱處理溫度適合採用比第一接合層104的成膜溫度高的溫度。
在形成圖3的SOI基板的情況下，在形成第一接合層104之前，形成絕緣層120。例如，可以以SiH4 及NH3 為處理氣體，透過電漿CVD法形成氮化矽膜。另外，可以以SiH4 及N2 O為處理氣體，透過電漿CVD法形成氧氮化矽膜或氧化矽膜。在半導體基板101為矽基板的情況下，可以透過將半導體基板101氮化(或氧化)形成氮化矽膜(或氧化矽膜)。在此情況下，可以透過將半導體基板101氮化及氧化而形成氮氧化矽膜或氧氮化矽膜。
絕緣層120既可在形成離子注入層103之前形成，也可在形成離子注入層103之後形成絕緣層120。當形成絕緣層120所需要的加熱溫度為自離子注入層103發生脫氣的溫度時，在形成離子注入層103之前形成絕緣層120。
圖4C是說明將基底基板100和形成有第一接合層104的半導體基板101密接，使基底基板100和第一接合層104接合的步驟的截面圖。首先，透過超音波清洗等方法清洗形成接合介面的基底基板100和第一接合層104的表面。接著，透過使基底基板100和第一接合層104密合，於基底基板100和第一接合層104的介面范德華力(van der Waasl)發生作用，基底基板100和第一接合層 104接合。透過使基底基板100和半導體基板101密合併對接合介面施加壓力，在接合介面形成氫鍵，第一接合層104和基底基板100的結合力提高。透過使用以CVD法用有機矽烷形成的氧化矽膜作為第一接合層104，可以在常溫下接合基底基板100和第一接合層104，而不需要加熱基底基板100和半導體基板101。
為了實現良好的接合，也可以在接合之前將基底基板100及第一接合層104的表面中的至少一方活化。對形成接合介面的面照射原子束或離子束，以進行活化。在此情況下，較佳的由氬等惰性氣體產生中性原子束或離子束。作為活化處理，除此之外，還可以進行電漿處理或自由基處理。
在使基底基板100和第一接合層104密合之後，可以進行加熱處理或加壓處理。透過進行加熱處理或加壓處理，可以提高結合力。加熱處理的溫度較佳的為基底基板100的耐熱溫度以下。在加壓處理中，沿垂直於接合面的方向施加壓力，所施加的壓力根據基底基板100及半導體基板101的強度而決定。
圖5A是用於說明從半導體基板101分離半導體層的步驟的截面圖。首先，接合基底基板100和第一接合層104後，進行加熱半導體基板101的熱處理。透過進行熱處理，形成在離子注入層103中的微小空洞發生體積變化，在離子注入層103中產生裂縫。因此，透過對半導體基板101施加力，半導體基板101沿離子注入層103劈開， 半導體基板101從基底基板100分離。從半導體基板101分離了的半導體層110被固定於半導體基板101分離之後的基底基板100。
上述熱處理的溫度較佳的為第一接合層104的成膜溫度以上且基底基板100的耐熱溫度以下。由於在400℃~600℃的加熱溫度下可以使離子注入層103中產生裂縫，所以可以使用如玻璃基板等低耐熱性基板作為基底基板100。
另外，透過上述熱處理，基底基板100和第一接合層104的接合介面被加熱，因此在接合介面形成共價鍵，可以提高接合介面的結合力。
在圖5A中，半導體層110的上表面是在離子注入層103中產生裂縫的面。因此，與在分離之前的半導體基板101的上表面相比，半導體層110上表面的平坦性受損，形成有凹凸。因而，從半導體層110的上方照射雷射，以恢復半導體層110的上表面的平坦性。再者，透過所述的雷射照射，恢復半導體層110的結晶性。圖5B是說明雷射照射步驟的截面圖。
如圖5B所示，從半導體層110的上方照射雷射光束126。透過照射雷射光束126，將半導體層110熔化。被熔化的部分冷卻而固化，由此形成平坦性及結晶性得到提高的半導體層102。由於透過雷射照射而加熱了半導體層110，所以可以使用如玻璃基板等低耐熱性基板作為基底基板100。
透過照射雷射光束126，可將半導體層110完全熔化或部分熔化。若以圖5B的結構為例進行說明，半導體層110完全熔化的狀態是指從半導體層110的上表面熔化到與第一接合層104的介面，該部分全部變成液體的狀態。另外，部分熔化的狀態是指從半導體層110的上表面熔化到一定的厚度，殘留著固體部分的狀態。
若透過照射雷射光束126將半導體層110完全熔化，則由於變成了液相的半導體的表面張力而平坦化，形成表面平坦化了的半導體層102。另外，完全熔化的區域在凝固過程中從與熔化區域相鄰的固相狀態的半導體進行結晶生長，而發生橫向生長。當半導體基板101是單晶半導體基板時，未熔化的部分是單晶半導體，結晶取向一致，因此不形成晶界，進行雷射照射處理之後的半導體層102成為沒有晶界的單晶半導體層。另外，若透過照射雷射光束126將半導體層110部分熔化，則由於變成了液相的半導體的表面張力而平坦化。同時，因熱擴散而液相部分冷卻，在半導體層110中沿深度方向產生溫度梯度，而且固液介面從基底基板100側向半導體層110表面移動，重新結晶。即，由於部分熔化，在半導體層110中以其下層的未熔化區域為晶種進行重新結晶，發生縱向生長。
當使用主表面的面取向為(100)的單晶矽片作為半導體基板101時，照射雷射之前的半導體層110是主表面的面取向為(100)的單晶矽層。另外，透過照射雷射完全熔化或部分熔化而重新結晶得到的半導體層102是主表 面的面取向為(100)的單晶矽層。即，在使用單晶半導體基板的情況下，雷射照射步驟是平坦化步驟，而且是再單晶化步驟。
發射雷射光束126的雷射振盪器可以使用連續振盪雷射器、準連續振盪雷射器及脈衝振盪雷射器中的任何一種。作為適用於本發明的雷射器，可以舉出KrF雷射器等準分子雷射器，Ar雷射器、Kr雷射器等的氣體雷射器。除此之外，還可以舉出YAG雷射器、YVO4 雷射器、YLF雷射器、YAlO3 雷射器、GdVO4 雷射器、KGW雷射器、KYW雷射器、紫翠玉雷射器、Ti：藍寶石雷射器、Y2 O3 雷射器等固體雷射器。另外，準分子雷射器是脈衝振盪雷射器，但是YAG雷射器等固體雷射器可以當作連續振盪雷射器、準連續振盪雷射器或脈衝振盪雷射器。
雷射的波長是被半導體層110吸收的波長，可根據雷射的集膚深度和半導體層110的膜厚等而決定。例如，波長可以為250nm~700nm。另外，雷射的能量也可以根據雷射的波長、雷射光束的集膚深度、半導體層110的膜厚等而決定。根據本發明人的研究，確認半導體層110的厚度為170nm左右，雷射器使用KrF準分子雷射器，在300mJ/cm2 ~750mJ/cm2 的範圍調整雷射的能量密度時，半導體層110的平坦性及結晶性提高。半導體層110表面的平坦性及其結晶性的分析採用基於光學顯微鏡、原子力顯微鏡(AFM)、掃描電子顯微鏡(SEM)的觀察，電子背散射衍射圖樣(EBSP)的觀察以及拉曼光譜測定。另 外，在包含氧的大氣氣氛下及不包含氧的氮氣氣氛下進行雷射照射。在大氣氣氛和氮氣氣氛下，半導體層110的平坦性及結晶性都提高。另外，與大氣氣氛相比，氮氣氣氛使平坦性提高的效果好，而且抑制裂開的效果好。
還可以在一塊基底基板100上固定多個半導體層102。例如，透過重復參照圖4A~4C說明的步驟多次，在基底基板100上固定多塊半導體基板101。然後，透過進行參照圖5A說明的加熱步驟來分離各半導體基板101，可以在基底基板100上固定多個半導體層110。接著，進行圖5B所示的雷射照射步驟，將多個半導體層110平坦化，從而形成多個半導體層102。
下面，說明圖2所示的SOI基板的製造方法。首先，進行參照圖4A和4B說明的步驟，如圖6A所示在半導體基板101的離上表面預定深度處形成離子注入層103，在其上表面形成第一接合層104。
圖6B是基底基板100的截面圖。如圖6B所示，首先將絕緣層105形成於基底基板100的上表面。例如，可以以SiH4 及NH3 為處理氣體。透過電漿CVD法形成氮化矽膜。還可以使用SiH4 、N2 及Ar作為所述處理氣體。另外，可以以SiH4 及N2 O為處理氣體，透過電漿CVD法形成氧氮化矽膜或氧化矽膜。
接著，在絕緣層105上形成第二接合層106。作為第二接合層106，形成氧化矽膜。當使用以有機矽烷氣體為矽源氣體，透過CVD法而形成的氧化矽膜作為第二接合 層106時，第一接合層104的形成方法也可以使用以有機矽烷氣體為矽源氣體且利用CVD法的成膜方法以外的方法。若半導體基板101是矽基板，則可以使用透過熱氧化而形成的熱氧化膜形成第一接合層104。還可以使用透過對矽基板進行化學氧化物處理而形成的化學氧化物層代替熱氧化膜。例如，化學氧化物可以通過使用包含臭氧的水對矽基板表面進行處理而形成。化學氧化物層的平坦性與矽基板的平坦性大致相同，因此較佳的將化學氧化物層用作接合層。
圖6C是說明將基底基板100和形成有第一接合層104的半導體基板101密接，使第二接合層106和第一接合層104兩者接合的步驟的截面圖。透過與以圖4C說明的接合步驟同樣地進行，使第一接合層104和第二接合層106接合。透過使用通過CVD法用有機矽烷而形成的氧化矽膜作為第一接合層104及第二接合層106中的至少一方，可以在常溫下接合第一接合層104和第二接合層106，而不需要加熱基底基板100和半導體基板101。
在使第一接合層104和第二接合層106密合之前，較佳的將第一接合層104及第二接合層106的表面中的至少一方活化。在活化中，進行照射氬等惰性氣體的中性原子束或惰性氣體離子束的處理、電漿處理或自由基處理即可。
在使第一接合層104和第二接合層106密合之後，可以進行加熱處理或加壓處理。透過進行加熱處理或加壓處 理，可以提高第一接合層104和第二接合層106的結合力。加熱處理的溫度較佳的為基底基板100的耐熱溫度以下。在加壓處理中，沿垂直於接合介面的方向施加壓力，所施加的壓力根據基底基板100及半導體基板101的強度而決定。
圖7A是用於說明從半導體基板101分離半導體層的步驟的截面圖。與參照圖5A說明的加熱處理同樣地，進行熱處理，使離子注入層103中產生裂縫。另外，透過進行該熱處理，第一接合層104和第二接合層106的接合介面被加熱，因此在接合介面形成共價鍵，可以提高接合介面的結合力。透過使離子注入層103中產生裂縫，半導體基板101沿離子注入層103劈開，所以可以分離半導體基板101和基底基板100。其結果是，如圖7A所示，形成由固定有從半導體基板101分離的半導體層110的基底基板100構成的SOI基板。
圖7B是用於說明將雷射照射到SOI基板的步驟的截面圖。在分離半導體基板101之後，與以圖5B說明的雷射照射步驟同樣地，從半導體層110的上方照射雷射光束126，形成表面被平坦化且結晶性提高了的半導體層102。
還可以在一塊基底基板100上固定多個半導體層102。例如，透過重復參照圖6A~6C說明的步驟多次，在基底基板100上固定多塊半導體基板101。然後，透過進行參照圖6A說明的加熱步驟來分離各半導體基板101，可 以在基底基板100上固定多個半導體層110。接著，進行圖7B所示的雷射照射步驟，將多個半導體層110平坦化，形成多個半導體層102。
透過參照圖4A~7B說明的SOI基板的製造方法，即使使用玻璃基板等耐熱溫度為700℃以下的基底基板100，也可以使半導體層102和基底基板100具有高結合力。作為基底基板100，可以使用諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等稱為無鹼玻璃的電子工業用的各種玻璃基板。即，可以在一邊超過1米的基板上形成單晶半導體層。透過使用這種大面積基板，可以製造液晶顯示器、場致發光顯示器。除了這樣的顯示裝置以外，還可以製造半導體積體電路。
下面，參照圖8和圖9說明使用SOI基板的半導體裝置的製造方法。這裏，雖然使用結構與圖1的SOI基板相同的SOI基板，但是也可以使用其他結構的SOI基板。
如圖8A所示，在基底基板100上介以第一接合層104設置有半導體層102。首先，對應於元件形成區域在半導體層102上形成氮化矽層155、氧化矽層156。氧化矽層156用作刻蝕半導體層102以分離元件時的硬掩模。氮化矽層155用作刻蝕半導體層102時的止蝕層。為了控制臨界值電壓，向半導體層102中注入硼、鋁、鎵等p型雜質或砷、磷等n型雜質。例如，在使用硼作為p型雜質的情況下，以5×1017 cm－3 ~1×1018 cm－3 的濃度包含硼即可。
圖8B是用於說明以氧化矽層156為掩模刻蝕半導體層102及第一接合層104的步驟的截面圖。對半導體層102及第一接合層104露出的端面進行電漿處理而氮化。透過該氮化處理，至少在半導體層102的周邊端部上形成氮化矽層157。氮化矽具有絕緣性及耐氧化性。因此，透過形成氮化矽層157，可以防止電流從半導體層102的端面漏出，並防止在半導體層102和第一接合層104之問氧化膜從端面生長而形成鳥嘴。
圖8C是用於說明堆積元件分離絕緣層158的步驟的截面圖。元件分離絕緣層158透過使用TEOS和氧以CVD法堆積氧化矽膜而形成。如圖8C所示，堆積厚的元件分離絕緣層158，從而填充半導體層102之間的空隙。
圖8D表示去除元件分離絕緣層158直到暴露氮化矽層155為止的步驟。該去除步驟既可透過乾刻蝕而進行，又可透過化學機械研磨而進行。氮化矽層155成為止蝕層。元件分離絕緣層158以填埋於半導體層102之間的狀態殘留。然後，去除氮化矽層155。
接著，如圖8E所示，形成閘極絕緣層159、具有兩層結構的閘極電極160、側壁絕緣層161、第一雜質區域162、第二雜質區域163以及絕緣層164。透過在半導體層102中形成第一雜質區域162及第二雜質區域163，形成通道形成區域165。絕緣層164由氮化矽構成，並用作刻蝕閘極電極160時的硬掩模。
如圖9A所示，形成層間絕緣層166。作為層間絕緣 層166，形成BPSG(硼磷矽玻璃)膜，並透過軟焊實現平坦化。另外，可以使用TEOS形成氧化矽膜並透過化學機械研磨實現平坦化。在平坦化處理中，形成在閘極電極160上的絕緣層164作用當成止蝕層。在層間絕緣層166中形成接觸孔167。接觸孔167利用側壁絕緣層161形成自對準接觸結構。
然後，如圖9B所示，使用六氟化鎢，透過CVD法形成接觸插塞170。再形成絕緣層171，對應於接觸插塞170形成開口並設置配線172。配線172由鋁或鋁合金構成，在上層及下層形成鉬、鉻、鈦等的金屬膜作為阻擋金屬。
如上所述，可以使用與基底基板100接合的半導體層102製造場效應電晶體。本實施方式的半導體層102是具有固定的結晶取向的單晶半導體，因此可以獲得均勻且高性能的場效應電晶體。即，可以抑制如值電壓值或遷移率等作為電晶體特性重要的特性值的不均勻，實現臨界值電壓值的降低、遷移率的提高等高性能化。
另外，由於將雷射照射到半導體層102來提高半導體層102表面的平坦性，所以可以降低場效應電晶體的通道形成區域和閘極絕緣層的介面態密度。因此，可以形成具有低驅動電壓值、高場效應遷移率、小亞臨界值等良好特性的場效應電晶體。
透通過使用參照圖8及圖9說明的場效應電晶體，可以製造各種用途的半導體裝置。下面，參照附圖說明半導 體裝置的具體形態。
首先，作為半導體裝置的一例，說明微處理器。圖10是表示微處理器200的結構例的方塊圖。如上所述，微處理器200透過使用本實施方式的SOI基板而製成。
該微處理器200包括運算單元201(也稱為ALU)、運算單元控制部202、指令解碼部203、中斷控制部204、時序控制部205、暫存器206、暫存器控制部207、匯流排介面208、唯讀記憶體(ROM)209以及ROM介面210。
透過匯流排介面208輸入到微處理器200的指令被輸入到指令解碼部203，被解碼之後輸入到運算單元控制部202、中斷控制部204、暫存器控制部207以及時序控制部205。運算單元控制部202、中斷控制部204、暫存器控制部207以及時序控制部205根據被解碼了的指令而進行各種控制。
具體來說，運算單元控制部202產生用來控制運算單元201的動作的信號。中斷控制部204在微處理器200的程式執行中對來自外部輸入輸出裝置或週邊電路的中斷要求根據其優先順序或遮罩狀態進行判斷而處理。暫存器控制部207產生暫存器206的位址，根據微處理器200的狀態進行暫存器206的資料讀出或寫入。時序控制部205產生控制運算單元201、運算單元控制部202、指令解碼部203、中斷控制部204及暫存器控制部207的時序的信號 。
例如，時序控制部205包括根據基準時鐘信號CLK1產生內部時鐘信號CLK2的內部時鐘產生部，將內部時鐘信號CLK2提供給上述各種電路。另外，圖10所示的微處理器200只是簡略表示其結構的一例，實際上可以根據其用途具有各種結構。
在這樣的微處理器200中，透過使用接合在具有絕緣表面的基板上或絕緣基板上的具有固定結晶取向的單晶半導體層(SOI層)形成積體電路，因此不僅可以實現處理速度的高速化，而且還可以實現低耗電量化。
下面，說明能夠進行非接觸的資料收發的具有運算功能的半導體裝置的一例。圖11是表示這樣的半導體裝置的結構例的方塊圖。圖11所示的半導體裝置是以無線通信與外部裝置進行信號收發而工作的電腦(以下稱為RFCPU)。
如圖11所示，RFCPU211包括類比電路部212和數位電路部213。類比電路部212包括具有諧振電容的諧振電路214、整流電路215、恆壓電路216、重置電路217、振盪電路218、解調電路219、調制電路220以及電源管理電路230。數位電路部213包括RF介面221、控制暫存器222、時鐘控制器223、CPU介面224、中央處理單元225、隨機存取記憶體226以及唯讀記憶體227。
具有這種結構的RFCPU211的工作概要如下：天線228所接收的信號透過諧振電路214產生感應電動勢。感應電動勢經過整流電路215而儲存到電容部229。該電容 部229較佳的由陶瓷電容器或雙電層電容器等電容器構成。電容部229不需要與RFCPU211一體形成，也可以作為附加部件安裝在構成RFCPU211的具有絕緣表面的基板上。
重置電路217產生將數位電路部213重置而初始化的信號。例如，產生相對於電源電壓的上升延遲升高的信號作為重置信號。振盪電路218根據由恆壓電路216生成的控制信號改變時鐘信號的頻率和占空比。解調電路219是解調接收信號的電路，而調制電路220是調制發送資料的電路。
例如，解調電路219由低通濾波器構成，將調幅(ASK)方式的接收信號根據其振幅的變動數位化。另外，為了改變調幅(ASK)方式的發送信號的振幅並發送資料，調制電路220透過改變諧振電路214的諧振點來改變通信信號的振幅。
時鐘控制器223根據電源電壓或中央處理單元225的消耗電流，產生用來改變時鐘信號的頻率和占空比的控制信號。電源管理電路230監視電源電壓。
從天線228輸入到RFCPU211的信號被解調電路219解調後，在RF介面221中被分解為控制指令、資料等。控制指令儲存在控制暫存器222中。控制指令包括儲存在唯讀記憶體227中的資料的讀出、向隨機存取記憶體226的資料寫入、向中央處理單元225的運算指令等。
中央處理單元225透過CPU介面224對唯讀記憶體 227、隨機存取記憶體226及控制暫存器222進行存取。CPU介面224具有如下功能：根據中央處理單元225所要求的位址，產生對唯讀記憶體227、隨機存取記憶體226及控制暫存器222中的任何一個的存取信號。
作為中央處理單元225的運算方式，可以採用將OS(作業系統)預先儲存在唯讀記憶體227中並在啟動的同時讀出並執行程式的方式。另外，也可以採用設置專用運算單元並以硬體方式對運算處理進行處理的方式。作為並用硬體和軟體的方式，可以採用如下方式：由專用運算單元進行一部分的處理，使用程式由中央處理單元225進行另一部分的運算。
在上述RFCPU211中，透過使用接合在具有絕緣表面的基板上或絕緣基板上的具有固定結晶取向的單晶半導體層(SOI層)形成積體電路，因此不僅可以實現處理速度的高速化，而且還可以實現低耗電量化。由此，即使將提供電力的電容部229小型化，也可以保證長時間工作。
實施例1
本發明人確認了如下事實：透過照射雷射，可以將單晶半導體層的結晶性恢復到與處理前的半導體基板大致相同的程度，而且還可以實現單晶半導體層的表面的平坦化。
首先，參照圖12A~12H說明本實施例的SOI基板的製造方法。圖12A~12H是說明SOI基板的製造方法的截 面圖。本實施例的SOI基板是玻璃基板上固定有單晶矽層的基板。
作為半導體基板，準備單晶矽片501(參照圖12A)。其導電類型是P型，電阻率為10Ω·cm左右。至於結晶取向，主表面為(100)。
首先，在單晶矽片501的上表面上形成厚100nm的氧氮化矽膜502，在氧氮化矽膜502上形成厚50nm的氮氧化矽膜503(參照圖12B)。透過使用相同的電漿CVD裝置，連續形成氧氮化矽膜502及氮氧化矽膜503。氧氮化矽膜502的處理氣體為SiH4 及N2 O，流量比(sccm)為SiH4 \N2 O＝4\800。成膜步驟的基板溫度是400℃。氮氧化矽膜503的處理氣體為SiH4 、NH3 、N2 O及H2 ，流量比(sccm)為SiH4 \NH3 \N2 O\H2 ＝10\100\20\400。成膜步驟的基板溫度是350℃。
接著，使用離子摻雜裝置將氫離子521注入到單晶矽片501，從而在單晶矽片501中形成離子注入層504(參照圖12C)。以100%氫氣為源氣體，將激發氫氣而產生的電漿中的離子在不進行質量分離的狀態下由電場加速並照射到單晶矽片501，從而形成離子注入層504。在本實施例中，氫離子注入步驟重復進行兩次，加速電壓為80kV，劑量為1.0×1016 個離子/cm2 。在離子摻雜裝置中，透過激發氫氣，產生H＋ 、H2 ＋ 、H3 ＋ 三種離子種。將所產生的所有離子種加速並照射到單晶矽片501，形成離子注入層504。
在形成離子注入層504之後，透過電漿CVD法在單晶矽片上形成氧化矽膜505。氧化矽膜505的處理氣體使用TEOS及O2 。成膜步驟的基板溫度是300℃。
然後，接合基底基板和單晶矽片501。圖12E是說明接合步驟的截面圖。這裏，使用玻璃基板500作為基底基板。玻璃基板500是厚0.7mm的無鹼玻璃基板(商品名AN100)。使玻璃基板500表面和形成在單晶矽片501表面上的氧化矽膜505密合。
接著，在500℃的溫度下對接合到玻璃基板500的單晶矽片501進行2小時的加熱處理，如圖12F所示，透過離子注入層504分離單晶矽片501。透過進行這一步驟，單晶矽層506殘留在玻璃基板500上。單晶矽層506的厚度為170nm左右。將其間有膜502、503及505的固定有單晶矽層506的玻璃基板500稱為SOI基板511。在圖12F中，單晶矽片507表示從玻璃基板500分離了的單晶矽片501。
接著，如圖12G所示，將雷射522照射到SOI基板511的單晶矽層506。在雷射照射處理中，使用XeC1準分子雷射器作為雷射振盪器，該XeC1準分子雷射器振盪波長為308nm的光束。雷射522的脈衝寬度為25奈秒，其重復頻率為30Hz。透過光學系統聚光成被照射面的雷射光束為線形的雷射，沿寬度方向(光束形狀的短軸方向)掃描雷射522。將SOI基板511設置在雷射照射裝置的載物台上，透過移動載物台，如箭頭523所示相對於雷射 522移動SOI基板511，透過雷射522對單晶矽層506進行掃描。這裏，將雷射522的掃描速度設定為1.0mm/秒，使雷射522對單晶矽層506的同一區域照射約12次。
在大氣氣氛下及在氮氣氣氛下照射雷射522。氮氣氣氛透過在大氣中將雷射522照射到單晶矽層506，將氮吹拂到單晶矽層506的被雷射522照射的區域而形成。
透過將雷射522照射到單晶矽層506，形成被平坦化且結晶性提高了的單晶矽層508(參照圖12H)。另外，SOI基板512為在進行雷射照射處理之後的SOI基板511。
下面，對單晶矽層506透過雷射照射再單晶化的過程進行說明。
在本實施例中，對於未進行雷射照射處理的單晶矽層506及進行了雷射照射處理的單晶矽層508，測定其表面的電子背散射衍射圖樣(EBSP)。圖13A~13C是根據測定資料獲得的反極圖(IPF)。
圖13A是雷射照射前的單晶矽層506的IPF圖。圖13B和13C是雷射照射處理後的單晶矽層508的IPF圖。圖13B表示雷射照射處理的氣氛為大氣氣氛的情況，而圖13C表示雷射照射處理的氣氛為氮氣氣氛的情況。
圖13D是透過對結晶的各面取向進行彩色編碼，表示IPF圖的顏色和結晶取向的關係的彩色編碼圖。
根據圖13A~13C的IPF圖，在照射雷射之前及照射雷射之後，單晶矽層506的結晶取向不混亂，單晶矽層 506表面的面取向保持與所使用的單晶矽片501相同的(100)面取向。另外，還確認在照射雷射之前及照射雷射之後單晶矽層506不存在晶界。這一點可以根據如下事實確認：圖13A~13C所示的IPF圖是由在圖13D的彩色編碼圖中表示(100)取向的顏色(在彩色圖中為紅色)構成的一種顏色的四角形的像。
另外，在圖13A~13C的IPF圖中出現的點表示CI值低的部分。CI值是表示決定結晶取向的資料的可靠性及準確度的指標值。CI值因晶界和結晶缺陷等而降低。即，CI值低的部分越少，結晶結構的完全性越高，可以判定具有良好的結晶性。
根據EBSP測定可以知道如下事實：透過分離主表面的面取向為(100)的單晶矽片，形成主表面的面取向為(100)的單晶矽層506；雷射照射後的單晶矽層508的主表面的面取向被保持為(100)；透過照射雷射，在單晶矽層508中不產生晶界。即，雷射照射處理是將單晶矽片分離了的單晶矽層的再單晶化處理。
下面，對可以透過照射雷射提高單晶矽層506的現象進行說明。這裏，為了對雷射照射處理前的單晶矽層506及處理後的單晶矽層508的結晶性進行比較，進行了拉曼光譜測定。
圖14A是表示對應於雷射能量密度的拉曼位移的變化的圖。圖14B是表示對應於雷射能量密度的拉曼光譜的半峰全寬(FWHM)的變化的圖。另外，在圖14A和14B 中，能量密度為0mJ/cm2 的資料為雷射照射前的單晶矽層506的測定資料。
拉曼位移的峰波數(也稱為峰值)是取決於晶格的振動方式的值，是結晶結構固有的值。無內部應力的單晶矽的拉曼位移為520.6cm－1 。因此，在圖14A中，拉曼位移的峰值越接近該波數520.6cm－1 ，單晶矽層508的結晶結構就越接近單晶矽，表示結晶性良好。若對單結晶施加壓縮應力，則晶格問離縮小，因此峰波數正比於壓縮應力的大小地偏移向高波數側。相反的，在施加拉伸應力的狀態下，峰波數正比於該應力的大小地偏移向低波數側。
另外，圖14B所示的FWHM越小，結晶狀態的波動越少，表示均勻。市售的單晶矽片的FwHM為2.5cm－1 ~3.0cm－1 左右，因此越接近該值，就越接近具有如單晶矽片那樣均勻的結晶性的結晶結構，可以以此為指標。
根據圖14A和14B所示的透過拉曼光譜的測定結果可知，透進行雷射照射處理，可以將結晶性恢復到與在處理前的單晶矽片相同的程度。
下面，對透過照射雷射單晶矽層表面被平坦化的現象進行說明。
在本實施例中，為了評價單晶矽層表面的平坦性，透過光學顯微鏡觀察暗場影像，並通過原子力顯微鏡(AFM)觀察SOI基板的單晶矽層表面。由各顯微鏡觀察的單晶矽層分別是雷射照射前的單晶矽層506、在大氣氣氛下照射了雷射的單晶矽層508以及在氮氣氣氛下照射了雷射的 單晶矽層508。圖15表示由光學顯微鏡觀察到的暗場影像以及由原子力顯微鏡觀察到的影像(以下稱為AFM影像)。
基於光學顯微鏡的暗場觀察是指透過從相對於試樣傾斜的方向照射光，觀察來自試樣的散射光及衍射光的方法。因此，在試樣表面平坦的情況下，不發生照射光的散射及衍射，因而其觀察影像形成黑的影像(暗影像)。因此，在本實施例中進行所述暗場觀察來評價單晶矽層的平坦性。
原子力顯微鏡(AFM)的測定條件如下：·AFM：Seiko Instruments公司所製造的掃描型探針顯微鏡(型號：SPI3800N/SPA500)·測定模式：動態力模式(DFM模式)．懸臂：SI－DF40(矽製，彈力常數為42N/m，諧振頻率為250～390kHz，探針前端的曲率R≦10nm)·測定面積：90 μm×90 μm·測定點數：256點×256點
DFM是指如下測定模式：在以某一頻率(懸臂固有的頻率)使懸臂諧振的狀態下，控制探針和試樣的距離以使懸臂的振動振幅恆定，與此同時測定試樣的表面形狀。在DFM模式中，試樣表面和懸臂不接觸，因此可以在保持原有形狀的狀態下進行測定，而不損傷試樣表面。
另外，得到圖15所示的顯微鏡觀察影像的SOI基板 511及512以與得到圖13及圖14的資料的SOI基板511及512部分不同的條件製成。這裏，為了區別兩種基板，將得到圖15的資料的SOI基板511及SOI基板512分別稱為SOI基板511－2及SOI基板512－2。
SOI基板511－2的製造步驟中，在圖12B的步驟中形成厚50nm的氧氮化矽膜502。另外，進行一次的氫離子注入步驟來形成圖12C所示的離子注入層504。將氫離子的加速電壓設定為40kV，將劑量設定為1.75×1016 個離子/cm2 。在圖12F的步驟中，作為用來分離單晶矽片501的加熱處理，在600℃加熱20分鐘，再使加熱溫度上升到650℃，加熱2.5分鐘。SOI基板511－2的單晶矽層506的厚度為120nm左右。在圖12G的雷射照射處理中，除了雷射的照射能量密度以外，與SOI基板511同樣地進行，製成SOI基板512－2。對於SOI基板511－2的雷射照射能量密度示出於圖15中。
單晶矽層506及508的表面粗糙度示出於圖15中。作為表面粗糙度，計算出平均面粗糙度Ra 、均方根粗糙度Rms 以及凸凹的最大高低差P－V(以下稱為“最大高低差P－V”)。這些數值透過使用AFM附帶的軟體進行圖15所示的AFM影像的表面粗糙度分析而計算出。
圖15表示透過將雷射照射到單晶矽層506，單晶矽層506被平坦化。即，透過調整雷射的照射能量密度並將SOI基板的單晶半導體層溶化，可以同時進行單晶半導體層的再單晶化和表面的平坦化。即，可以在不施加損傷玻 璃基板的力量且不在超過應變點的溫度下對玻璃基板加熱的情況下實現SOI基板的單晶矽層的平坦化。
下面，說明在本說明書中用作表面平坦性的指標的平均面粗糙度Ra 、均方根粗糙度Rms 以及凸凹的最大高低差P－V。
平均面粗糙度(Ra )是指為了適用於測定面而將由JISB0601：2001(ISO4287：1997)中定義的中心線平均粗糙度Ra 擴展到三維而得的指標。它可用將從基準面到指定面的偏差的絕對值平均而得的值表示，透過式(a1)得到。
測定面Z是指所有測定資料示出的面，可以透過式(a2)的函數表示。
Z ＝F (X ,Y )………(a2)
指定面是指成為粗糙度測量的物件的面，是由座標(X1 ，Y1 )(X1 ，Y2 )(X2 ，Y1 )(X2 ，Y2 )表示的四點所圍成的長方形區域。將理想化地假設指定面平坦時的面積設定為S0 。由此，S0 透過式(a3)得到。
S 0 ＝(X 2 －X 1 )．(Y 2 －Y 1 )………(a3)
基準面是指將指定面的高度的平均值設定為Z0 時表 示為Z＝Z0 的平面。基準面平行於XY平面。平均值Z0 透過式(a4)得到。
均方根粗糙度(Rms )是指為了適用於測定面而與Ra 同樣地將對於截面曲線的Rms 擴展至三維而得的指標。它可用將從基準面到指定面的偏差的平方平均而得的值的平方根表示，透過式(a5)得到。
凸凹的最大高低差(P－V)可以用指定面中最高的凸部的標高Zmax 和最低的凹部的標高Zmin 的差表示，透過式(a6)得到。
P －V ＝Z max －Z min ………(a6)
在這裏所說的“凸部”和“凹部”是指將JISB0601：2001(ISO4287：1997)中定義的“凸部”和“凹部”擴展至三維而得的概念。凸部表示指定面的突出部中標高最高處，凹部表示指定面中標高最低處。
實施例2
在本實施例中，說明形成離子注入層的方法。
離子注入層透過將來源於氫(H)的離子(以下稱為氫離子種)加速並照射到半導體基板而形成。更具體而言，透過以氫氣或在組成中含有氫的氣體為源氣體(原料)，激發源氣體產生氫電漿，將所述氫電漿中的氫離子種照射到半導體基板，從而在半導體基板中形成離子注入層。
[氫電漿中的離子]
在上述的氫電漿中，存在氫離子種H＋ 、H2 ＋ 、H3 ＋ 。在此，對各氫離子種的反應過程(生成過程、湮滅過程)，下面舉出反應式。
e＋H → e＋H＋ ＋e (1) e＋H2 → e＋H2 ＋ ＋e (2) e＋H2 → e＋(H2 )＊ → e＋H＋H (3) e＋H2 ＊ → e＋(H2 ＋ )＊ → e＋H＋ ＋H (4) H2 ＋ ＋H2 → H3 ＋ ＋H (5) H2 ＋ ＋H2 → H＋ ＋H＋H2 (6) e＋H3 ＋ → e＋H＋ ＋H＋H (7) e＋H3 ＋ →H2 ＋H (8) e＋H3 ＋ → H＋H＋H (9)
圖16示出模式化地表示上述反應的一部分的能級圖。需注意的是，圖16所示的能級圖只不過是示意圖，並不嚴格地預定反應涉及的能量的關係。
[H3 ＋ 的生成過程]
如上所述，H3 ＋ 主要透過反應式(5)所示的反應過程而生成。另一方面，作為與反應式(5)競爭的反應，有反應式(6)所示的反應過程。為了增加H3 ＋ ，至少需要使發生的反應式(5)的反應比反應式(6)的反應多(另外，因為作為H3 ＋ 減少的反應，還有(7)、(8)、(9)，所以即使(5)的反應多於(6)的反應，H3 ＋ 也不一定增加)。與此相反，在反應式(5)的反應比反應式(6)的反應少的情況下，在電漿中的H3 ＋ 的比例減少。
在各反應式中，右邊(最右邊)的生成物的增加量依賴於其左邊(最左邊)所示的原料的密度和該反應的速度係數等·在此，透過實驗已確認到如下事實：當H2 ＋ 的動能小於約11eV時，(5)的反應成為主要反應(即，與反應式(6)的速度係數相比，反應式(5)的速度係數足夠大)；當H2 ＋ 的動能大於約11eV時，反應式(6)的反應成為主要反應。
荷電粒子透過從電場受力而獲得動能。該動能對應於電場的勢能的減少量。例如，某一個荷電粒子直到與其他粒子碰撞之前獲得的動能等於因其移動而失去的勢能。即，在電場中有如下傾向：能夠不與其他粒子碰撞地長距離移動的情況與相反的情況相比，荷電粒子的動能(的平均值)變大。如上所述，荷電粒子的動能增大的傾向可在粒子的平均自由程長的情況，即壓力低的情況下產生。
另外，即使平均自由程短，如果其問可以獲得大的動能，荷電粒子的動能有時也會變大。即，可以認為即使平 均自由程短，如果兩點之間的電位差大，荷電粒子所具有的動能也變大。
將上述情況嘗試用於H2 ＋ 。如果像生成電漿的處理室內那樣以電場的存在為前提，當該處理室內的壓力低時H2 ＋ 的動能變大，當該處理室內的壓力高時H2 ＋ 的動能變小。即，因為在處理室內的壓力低的情況下(6)的反應成為主要反應，所以H3 ＋ 有減少的趨勢；因為在處理室內的壓力高的情況下(5)的反應成為主要反應，所以H3 ＋ 有增加的趨勢。另外，在電漿生成區域中的電場較強的情況下，即在某兩點之問的電位差大的情況下，H2 ＋ 的動能變大。在與此相反的情況下，H2 ＋ 的動能變小。即，因為在電場較強的情況下(6)的反應成為主要反應，所以H3 ＋ 有減少的趨勢；因為在電場較弱的情況下(5)的反應成為主要反應，所以H3 ＋ 有增加的趨勢。
[取決於離子源的差異]
在此，示出離子種的比例(尤其是H3 ＋ 的比例)不同的一例。圖17是表示由100%的氫氣(離子源的壓力為4.7×10－2 Pa)生成的離子的質量分析結果的圖。橫軸為離子的質量。在頻譜中，質量1的峰值對應於H＋ ，質量2的峰值對應於H2 ＋ ，質量3的峰值對應於H3 ＋ 。縱軸為頻譜的強度，對應於離子的數量。在圖17中，質量不同的離子的數量透過設質量3的離子為100時的相對比來表示。由圖17可知，由上述離子源生成的離子的比例大約為 H＋ ：H2 ＋ ：H3 ＋ ＝1：1：8。另外，這樣的比例的離子也可以透過由生成電漿的電漿源部(離子源)和用於從該電漿引出離子束的引出電極等構成的離子摻雜裝置獲得。
圖18是示出在使用與圖17不同的離子源的情況下，當離子源的壓力大約為3×10－3 Pa時，由PH3 生成的離子的質量分析結果的圖。上述質量分析結果著眼於氫離子種。此外，質量分析透過測量從離子源引出的離子而進行。與圖17同樣，圖18的圖的橫軸表示離子的質量，質量1的峰值對應於H＋ ，質量2的峰值對應於H2 ＋ ，質量3的峰值對應於H3 ＋ 。其縱軸為對應於離子的數量的頻譜的強度。由圖18可知，電漿中的離子的比例大約為H＋ ：H2 ＋ ：H3 ＋ ＝37：56：7。另外，雖然圖18是源氣體為PH3 時的資料，但是當將100%的氫氣用作源氣體時，氫離子種的比例也達到相同程度。
在採用獲得圖18的資料的離子源的情況下，在H＋ 、H2 ＋ 以及H3 ＋ 中，H3 ＋ 的生成僅在7%左右。另一方面，在採用獲得圖17的資料的離子源的情況下，可以使H3 ＋ 的比例達到50%以上(在圖17的資料中大約為80%)。這被認為是由於在上述[H3 ＋ 的生成過程]的考察中獲知的處理室內的壓力及電場。
[H3 ＋ 的照射機制]
在如圖17那樣生成包含多種離子種的電漿且不對生成了的離子種進行質量分離而照射到半導體基板的情況下 ，H＋ 、H2 ＋ 、H3 ＋ 各離子被照射到半導體基板的表面。為了再現從照射離子到形成離子注入層的機理，考慮下列的五種模型(模型1~5)：1.照射的離子種為H＋ ，照射之後也為H＋ (H)的情況；2.照射的離子種為H2 ＋ ，照射之後也為H2 ＋ (H2 )的情況；3.照射的離子種為H2 ＋ ，照射之後分裂成兩個H(H＋ )的情況；4.照射的離子種為H3 ＋ ，照射之後也為H3 ＋ (H3 )的情況；5.照射的離子種為H3 ＋ ，照射之後分裂成三個H(H＋ )的情況。
[模擬結果和實測值的比較]
根據上述模型1~5，進行將氫離子種照射到Si基板的模擬。作為用於模擬的軟體，使用SRIM(討論的離子的停止及範圍)。SRIM是透過蒙特卡羅法的離子引入過程的模擬軟體，是TRIM(討論中的離子遷移)的改良版。另外，雖然SRIM是以非晶結構為物件的軟體，但是在以高能量、高劑量的條件照射氫離子種的情況下，可以適用SRIM。這是因為由於氫離子種和Si原子的碰撞，Si基板的晶體結構變成非單晶結構的緣故。
下面，說明模擬結果。另外，在本實施例的模擬中， 在採用模型2的計算中將H2 ＋ 轉換為具有兩倍質量的H＋ 。另外，在模型3中將H2 ＋ 轉換為具有1/2動能的H＋ ，在模型4中將H3 ＋ 轉換為具有三倍質量的H＋ ，在模型5中將H3 ＋ 轉換為具有1/3動能的H＋ 。
使用上述模型1~模型5，對以80kV的加速電壓將氫離子種照射到Si基板的情況(以H換算照射10萬個時)，分別計算Si基板中氫(H)沿深度方向的分佈。圖19示出其計算結果。還在圖19中示出Si基板中氫(H)沿深度方向的分佈的實測值。該實測值是通過SIMS(二次離子質譜)測得的資料(以下稱為SIMS資料)。透過SIMS進行測量的試樣是以80kV的加速電壓照射了在測量圖17所示的資料的條件下產生的氫離子種(H＋ 、H2 ＋ 、H3 )的Si基板。
在圖19中，採用了模型1~模型5的計算值的圖的縱軸為分別表示氫原子的個數的右縱軸。SIMS資料的圖的縱軸為表示氫原子的濃度的左縱軸。計算值及SIMS資料的圖的橫軸都表示離Si基板的表面的深度。
若對作為實測值的SIMS資料和計算值進行比較，則模型2及模型4明顯偏離SIMS資料的圖的峰，並且在SIMS資料中不存在對應於模型3的峰。由此可知，模型2~模型4的影響比模型1及模型5小。如果考慮到離子的動能為keV的數量級而H－H鍵能只不過大約為數eV，則認為模型2及模型4的影響小是由於與Si的碰撞，大部分的H2 ＋ 和H3 ＋ 分離成H＋ 或H的緣故。
因此，在下述觀察中不考慮模型2~模型4。下面，說明在使用模型1及模型5以80kV、60kV及40kV的加速電壓將氫離子種照射到Si基板的情況(以H換算照射10萬個時)的模擬結果。
圖20~圖22示出Si基板中氫(H)沿深度方向的分佈的計算結果。圖20、圖21及圖22分別示出在加速電壓為80kV、60kv及40kV時的計算結果。再者，圖20~圖22還示出作為實測值的SIMS資料以及根據SIMS資料擬合的圖(下面稱為擬合函數)。通過SIMS進行測量的試樣是以80kV、60kV或40kV的加速電壓將在測量圖17的資料的條件下產生的氫離子種(H＋ 、H2 ＋ 、H3 ＋ )加速而照射了的Si基板。另外，採用模型1及模型5的計算值的圖的縱軸為右縱軸的氫原子的個數。SIMS資料及擬合函數的圖的縱軸為左縱軸的氫原子的濃度。各圖的橫軸表示離Si基板的表面的深度。
這裏，擬合函數透過考慮模型1及模型5使用下面的計算式(b1)算出。計算式(b1)中，X、Y為擬合相關的參數，V為體積。
[擬合函數]＝X/V×[模型1的資料]＋Y/V×[模型5的資料]………(b1)
如果考慮實際上照射的離子種的比例(大約為H＋ ：H2 ＋ ：H3 ＋ ＝1：1：8，參照圖17)時，確定擬合函數時也 應該顧及H2 ＋ 的影響%即，模型3)，但是因為下面所示的理由，在此排除H2 ＋ 的影響。
·由於透過模型3所示的照射過程而引入的氫與模型5的照射過程相比極少，因此即使排除也沒有大的影響(在SIMS資料中沒有出現對應於模型3的峰，參照圖19)。
．基於模型3的Si基板中氫沿深度方向的分佈的峰位置與模型5的沿深度方向的分佈接近(參照圖19)，因此模型3的影響很可能由於在模型5的照射過程中發生的通道效應(結晶的晶格結構引起的元素移動)而被掩蓋。即，估計模型3的擬合參數是很困難的。這是因為在本模擬中以非晶Si為前提，不考慮結晶性產生的影響的緣故。
在圖23中示出計算式(b1)的擬合參數。在上述所有的加速電壓下，引入到Si基板中的H的數量的比例大約為[模型1]：[模型5]＝1：42~1：45(當模型1中的H的個數設為1的情況下，在模型5中的H的個數大約為42~45)，照射的離子種的數量的比例大約為[H＋ (模型1)]：[H3 ＋ (模型5)]＝1：14~1：15(當模型1中的H＋ 的個數設為1的情況下，在模型5中的H3 ＋ 的個數大約為14~15)。如果考慮到不顧及模型3和假設為非晶Si進行計算等條件，可以認為圖23所示的比例與關於實際的照射的氫離子種的比例(大約為H＋ ：H2 ＋ ：H3 ＋ ＝1：1：8，參照圖17)接近。
[使用H3 ＋的效果]
透過將如圖17所示的提高了H3 ＋ 的比例的氫離子種照射到基板，可以享有基於H3 ＋ 的多個優點。例如，因為H3 ＋ 分離成H＋ 或H等引入到基板內，與主要照射H＋ 或H2 ＋ 的情況相比，可以提高離子的引入效率。因此，可以提高SOI基板的生產性。另外，同樣地，H3 ＋ 分離之後的H＋ 或H的動能有變小的傾向，因此適合於薄的半導體層的製造。
另外，在本實施例中，為了高效地照射H3 ＋ ，對利用能夠照射如圖17所示的氫離子種的離子摻雜裝置的方法進行了說明。離子摻雜裝置的價格低廉，大面積處理良好，因而透過利用這種離子摻雜裝置照射H3 ＋ ，可以獲得半導體特性的提高、SOI基板的大面積化、低成本化以及生產性的提高等明顯的效果。另一方面，如果優先考慮H3 ＋ 的照射，不應被解釋為限於利用離子摻雜裝置的方式。
100‧‧‧基底基板
101‧‧‧半導體基板
102‧‧‧半導體層
103‧‧‧離子注入層
104‧‧‧第一接合層
105‧‧‧絕緣層
106‧‧‧第二接合層
110‧‧‧半導體層
120‧‧‧絕緣層
125‧‧‧離子流
126‧‧‧雷射光束
155‧‧‧氮化矽層
156‧‧‧氧化矽層
157‧‧‧氮化矽層
158‧‧‧元件分離絕緣層
159‧‧‧柵極絕緣層
160‧‧‧閘極電極
161‧‧‧側壁絕緣層
162‧‧‧第一雜質區域
163‧‧‧第二雜質區域
164‧‧‧絕緣層
165‧‧‧通道形成區域
166‧‧‧層間絕緣層
167‧‧‧接觸孔
170‧‧‧接觸插塞
171‧‧‧絕緣層
200‧‧‧微處理器
201‧‧‧運算單元
202‧‧‧運算單元控制部
203‧‧‧指令解碼部
204‧‧‧中斷控制部
205‧‧‧時序控制部
206‧‧‧暫存器
207‧‧‧暫存器控制部
208‧‧‧匯流排介面
209‧‧‧唯讀記憶體
210‧‧‧記憶體介面
211‧‧‧RFCPU
212‧‧‧類比電路部
213‧‧‧數位電路部
214‧‧‧諧振電路
215‧‧‧整流電路
216‧‧‧恆壓電路
217‧‧‧重置電路
218‧‧‧振盪電路
219‧‧‧解調電路
220‧‧‧調制電路
221‧‧‧RF介面
222‧‧‧控制暫存器
223‧‧‧時鐘控制器
224‧‧‧介面
225‧‧‧中央處理單元
226‧‧‧隨機存取記憶體
227‧‧‧唯讀記憶體
228‧‧‧天線
229‧‧‧電容部
230‧‧‧電源管理電路
500‧‧‧玻璃基板
501‧‧‧單晶矽片
502‧‧‧氧氮化矽膜
503‧‧‧氮氧化矽膜
504‧‧‧離子注入層
505‧‧‧氧化矽膜
506‧‧‧單晶矽層
507‧‧‧單晶矽片
508‧‧‧單晶矽層
511‧‧‧SOI基板
512‧‧‧SOI基板
521‧‧‧氫離子
522‧‧‧雷射
523‧‧‧箭頭
圖1是表示SOI基板的結構的截面圖；圖2是表示SOI基板的結構的截面圖；圖3是表示SOI基板的結構的截面圖；圖4A~4C是說明SOI基板的製造方法的截面圖；圖5A及5B是說明SOI基板的製造方法的截面圖；圖6A~6C是說明SOI基板的製造方法的截面圖； 圖7A及7B是說明SOI基板的製造方法的截面圖；圖8A~8E是說明使用SOI基板的半導體裝置的製造方法的截面圖；圖9A及9B是說明使用SOI基板的半導體裝置的製造方法的截面圖；圖10是表示使用SOI基板而製成的微處理器的結構的方塊圖；圖11是表示使用SOI基板而製成的RFCPU的結構的方塊圖；圖12A~12H是說明實施例1的SOI基板的製造方法的截面圖；圖13A~13D是透過EBSP得到的單晶矽層的IPF圖；圖14A是表示對應於雷射能量密度的單晶矽層的拉曼位移峰波數的圖，而圖14B是表示對應於雷射能量密度的單晶矽層的拉曼光譜的半峰全寬(FWHM)的圖；圖15表示單晶矽層表面的觀察影像，其中包括基於光學顯微鏡的暗視場影像、基於原子力顯微鏡的觀察影像(AFM影像)以及根據AFM影像計算出的表面粗糙度；圖16是氫離子種的能級圖；圖17是示出離子的質量分析結果的圖；圖18是示出離子的質量分析結果的圖；圖19是當加速電壓為80kV時的氫元素的沿深度方向的分佈(計算值及實測值)的圖； 圖20是當加速電壓為80kV時的氫元素的沿深度方向的分佈(計算值、實測值以及擬合函數)的圖；圖21是當加速電壓為60kV時的氫元素的沿深度方向的分佈(計算值、實測值以及擬合函數)的圖；圖22是當加速電壓為40kV時的氫元素的沿深度方向的分佈(計算值、實測值以及擬合函數)的圖；和圖23是圖20~22所示的擬合函數的擬合參數(氫原子比及氫離子種比)的表。
100‧‧‧基底基板
102‧‧‧半導體層
104‧‧‧第一接合層

Claims (17)

  1. 一種SOI基板的製造方法，包含如下步驟：藉由將離子種類注入半導體基板，在該半導體基板中形成一離子引入層；在該半導體基板上，以有機矽烷為矽源氣體，藉由化學氣相沈積形成一氧化矽膜；在該氧化矽膜上執行活化處理；當該半導體基板和基底基板接觸時，藉由執行加壓處理將該半導體基板接合到該基底基板，其間介有該氧化矽膜；加熱該半導體基板，以在該離子引入層上分離該半導體基板的一部分，藉以在該基底基板上形成一半導體層；以及用雷射光束照射該半導體層，使該半導體層的至少一部分熔化。
  2. 如申請專利範圍第1項的SOI基板的製造方法，還包含如下步驟：在形成該離子引入層之前，在該半導體基板上形成一絕緣層。
  3. 如申請專利範圍第2項的SOI基板的製造方法，其中該絕緣層是包括氮化矽膜及氮氧化矽膜中的至少一個的單層膜或層疊兩層以上的膜而成的多層膜。
  4. 如申請專利範圍第1項的SOI基板的製造方法，其中在形成該氧化矽膜之前，在該半導體基板中形成該離子引入層。
  5. 如申請專利範圍第4項的SOI基板的製造方法，其中用於形成該氧化矽膜的加熱溫度是小於或等於350℃，且用於分離該半導體基板的一部分的加熱溫度是大於或等於400℃。
  6. 如申請專利範圍第4項的SOI基板的製造方法，其中用於形成該氧化矽膜的加熱溫度是已引入到該離子引入層的離子不脫離的溫度，且用於分離該半導體基板的一部分的加熱溫度是已引入到該離子引入層的離子脫離的溫度。
  7. 一種SOI基板的製造方法，包含如下步驟：藉由將離子種類注入半導體基板，在該半導體基板中形成一離子引入層；在該半導體基板上形成第一接合層；在一基底基板上形成第二接合層；在該第一接合層上執行活化處理；當該半導體基板和該基底基板接觸時，藉由執行加壓處理將該半導體基板接合到該基底基板，其間介有該第一接合層和該第二接合層；加熱該半導體基板以在該離子引入層上分離該半導體基板的一部分，藉以在該基底基板上形成一半導體層；以及用雷射光束照射該半導體層，以使該半導體層的至少一部分熔化，其中，該第一接合層和該第二接合層中的至少一個是 以有機矽烷為矽源氣體透過化學氣相沈積而形成的氧化矽膜。
  8. 如申請專利範圍第7項的SOI基板的製造方法，還包含如下步驟：在該基底基板上形成一絕緣層。
  9. 如申請專利範圍第8項的SOI基板的製造方法，其中該絕緣層是包括氮化矽膜及氮氧化矽膜中的至少一個的單層膜或層疊兩層以上的膜而成的多層膜。
  10. 如申請專利範圍第7項的SOI基板的製造方法，其中在形成該第一接合層之前，在該半導體基板中形成該離子引入層。
  11. 一種SOI基板的製造方法，包含如下步驟：藉由將離子種類注入半導體基板，在該半導體基板中形成一離子引入層；在該半導體基板上形成一接合層；在該接合層上執行活化處理；當該半導體基板和基底基板接觸時，藉由執行加壓處理將該半導體基板接合到該基底基板其間介有該接合層；加熱該半導體基板以在該離子引入層上分離該半導體基板的一部分，藉以在該基底基板上形成一半導體層；以及用雷射光束照射該半導體層，使該半導體層的至少一部分熔化，其中該接合層係藉由使用有機矽烷為矽源氣體的化學氣相沈積而形成的氧化矽膜，且 其中，該些離子種類係藉由激發氫氣所產生，以及藉由離子摻雜裝置使該些離子種類被注入該半導體基板而未質量分離。
  12. 如申請專利範圍第11項的SOI基板的製造方法，還包含如下步驟：在形成該離子引入層之前，在該半導體基板上形成一絕緣層。
  13. 如申請專利範圍第12項的SOI基板的製造方法，其中該絕緣層是包括氮化矽膜及氮氧化矽膜中的至少一個的單層膜或層疊兩層以上的膜而成的多層膜。
  14. 如申請專利範圍第11項的SOI基板的製造方法，其中在形成該接合層之前，在該半導體基板中形成該離子引入層。
  15. 如申請專利範圍第14項的SOI基板的製造方法，其中用於形成該接合層的加熱溫度是小於或等於350℃，且用於分離該半導體基板的一部分的加熱溫度是大於或等於400℃。
  16. 如申請專利範圍第14項的SOI基板的製造方法，其中用於形成該接合層的加熱溫度是已引入到該離子引入層的離子不脫離的溫度，且用於分離該半導體基板的一部分的加熱溫度是已引入到該離子引入層的離子脫離的溫度。
  17. 如申請專利範圍第1、7及11項中任一項的SOI基板的製造方法，其中該些離子種類還包含H+ 、H2 + 和H3 + ，和 其中在相對於H+ 、H2 + 、H3 + 的總量的H3 + 的比例為大於或等於70%。
TW097111444A 2007-04-20 2008-03-28 Ｓｏｉ基板的製造方法 TWI476870B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007112140 2007-04-20

Publications (2)

Publication Number Publication Date
TW200849495A TW200849495A (en) 2008-12-16
TWI476870B true TWI476870B (zh) 2015-03-11

Family

ID=39681816

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097111444A TWI476870B (zh) 2007-04-20 2008-03-28 Ｓｏｉ基板的製造方法

Country Status (6)

Country Link
US (2) US7897476B2 (zh)
EP (1) EP1983566A2 (zh)
JP (1) JP5285312B2 (zh)
KR (1) KR101440930B1 (zh)
CN (2) CN102543833B (zh)
TW (1) TWI476870B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2143146A1 (en) * 2007-04-13 2010-01-13 Semiconductor Energy Laboratory Co, Ltd. Photovoltaic device and method for manufacturing the same
JP5289805B2 (ja) * 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 半導体装置製造用基板の作製方法
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
KR101484296B1 (ko) * 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
US8314009B2 (en) * 2007-09-14 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP5527956B2 (ja) 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009135430A (ja) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2009057669A1 (en) * 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
JP2009260313A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP5654206B2 (ja) * 2008-03-26 2015-01-14 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5580010B2 (ja) * 2008-09-05 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
SG162675A1 (en) * 2008-12-15 2010-07-29 Semiconductor Energy Lab Manufacturing method of soi substrate and manufacturing method of semiconductor device
EP2202795A1 (en) * 2008-12-24 2010-06-30 S.O.I. TEC Silicon Method for fabricating a semiconductor substrate and semiconductor substrate
JP2010161259A (ja) * 2009-01-09 2010-07-22 Toshiba Corp プロセスシミュレーションプログラム、プロセスシミュレーション方法、プロセスシミュレータ
WO2011024629A1 (en) * 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8324084B2 (en) * 2010-03-31 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
WO2011145484A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8642380B2 (en) * 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5902917B2 (ja) 2010-11-12 2016-04-13 株式会社半導体エネルギー研究所 半導体基板の作製方法
WO2012091297A1 (ko) * 2010-12-30 2012-07-05 주성엔지니어링㈜ 박막 트랜지스터 및 그 제조 방법
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
CN102222637A (zh) * 2011-06-23 2011-10-19 北京大学 一种绝缘体上锗衬底的制备方法
JP5766530B2 (ja) * 2011-07-13 2015-08-19 株式会社ディスコ 光デバイスウエーハの加工方法
JP5689832B2 (ja) * 2012-02-10 2015-03-25 日本電信電話株式会社 シリコン発光素子の製造方法
US8877603B2 (en) * 2012-03-30 2014-11-04 International Business Machines Corporation Semiconductor-on-oxide structure and method of forming
JP6032963B2 (ja) * 2012-06-20 2016-11-30 キヤノン株式会社 Ｓｏｉ基板、ｓｏｉ基板の製造方法および半導体装置の製造方法
JP2015108735A (ja) * 2013-12-05 2015-06-11 旭硝子株式会社 電子デバイスの製造方法
JP6107709B2 (ja) * 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
US9890033B2 (en) 2015-04-06 2018-02-13 Honeywell International Inc. Silicon-on-sapphire device with minimal thermal strain preload and enhanced stability at high temperature
CN105789110B (zh) * 2016-04-25 2019-07-12 中国电子科技集团公司第五十五研究所 Mems开关用高升压倍数电荷泵电路及其制造方法
TWI622169B (zh) * 2017-02-17 2018-04-21 Powerchip Technology Corporation 半導體元件的製造方法
WO2019017034A1 (ja) * 2017-07-19 2019-01-24 三菱電機株式会社 半導体装置の製造方法および半導体装置
CN107326435A (zh) * 2017-07-28 2017-11-07 西安交通大学 一种生长GaN的SiC衬底的剥离方法
US11908723B2 (en) * 2021-12-03 2024-02-20 International Business Machines Corporation Silicon handler with laser-release layers
CN117438293B (zh) * 2023-12-20 2024-03-12 青禾晶元(晋城)半导体材料有限公司 一种注入剥离方法以及其中氢离子注入的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
TW457565B (en) * 1999-08-04 2001-10-01 Commissariat Energie Atomique Method for transferring a thin layer comprising a step of excess fragilization
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
US20040038504A1 (en) * 2002-07-15 2004-02-26 Hiroyuki Ito Ion implantation method and method for manufacturing SOI wafer
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
US20070020947A1 (en) * 2005-07-13 2007-01-25 Nicolas Daval Method of reducing roughness of a thick insulating layer

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
DE19780446T1 (de) * 1996-04-26 1998-10-01 Sumitomo Sitix Corp Bindungsverfahren für eine Silizium-Halbleiterplatte
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH10284431A (ja) * 1997-04-11 1998-10-23 Sharp Corp Ｓｏｉ基板の製造方法
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
WO1998058408A1 (fr) * 1997-06-19 1998-12-23 Asahi Kasei Kogyo Kabushiki Kaisha Substrat silicium sur isolant (soi) et procede d'elaboration, dispositif a semi-conducteurs et procede de fabrication
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP4772258B2 (ja) 2002-08-23 2011-09-14 シャープ株式会社 Ｓｏｉ基板の製造方法
JP4328067B2 (ja) * 2002-07-31 2009-09-09 アプライド マテリアルズ インコーポレイテッド イオン注入方法及びｓｏｉウエハの製造方法、並びにイオン注入装置
JP3751972B2 (ja) * 2003-12-02 2006-03-08 有限会社ボンドテック 接合方法及びこの方法により作成されるデバイス並びに表面活性化装置及びこの装置を備えた接合装置
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US7410882B2 (en) * 2004-09-28 2008-08-12 Palo Alto Research Center Incorporated Method of manufacturing and structure of polycrystalline semiconductor thin-film heterostructures on dissimilar substrates
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP2007281316A (ja) * 2006-04-11 2007-10-25 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
JP4214534B2 (ja) 2006-12-13 2009-01-28 富士フイルム株式会社 記録用シートの製造方法及び装置
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
TW457565B (en) * 1999-08-04 2001-10-01 Commissariat Energie Atomique Method for transferring a thin layer comprising a step of excess fragilization
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
US20040038504A1 (en) * 2002-07-15 2004-02-26 Hiroyuki Ito Ion implantation method and method for manufacturing SOI wafer
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
US20070020947A1 (en) * 2005-07-13 2007-01-25 Nicolas Daval Method of reducing roughness of a thick insulating layer

Also Published As

Publication number Publication date
KR101440930B1 (ko) 2014-09-15
KR20080094558A (ko) 2008-10-23
CN101290876B (zh) 2012-03-28
EP1983566A2 (en) 2008-10-22
US8193068B2 (en) 2012-06-05
JP5285312B2 (ja) 2013-09-11
TW200849495A (en) 2008-12-16
US20110136320A1 (en) 2011-06-09
CN102543833B (zh) 2014-11-26
US20080261376A1 (en) 2008-10-23
CN101290876A (zh) 2008-10-22
CN102543833A (zh) 2012-07-04
US7897476B2 (en) 2011-03-01
JP2008288563A (ja) 2008-11-27

Similar Documents

Publication Publication Date Title
TWI476870B (zh) Ｓｏｉ基板的製造方法
CN101308782B (zh) Soi衬底的制造方法、以及半导体装置的制造方法
TWI549223B (zh) Ｓｏｉ（矽在絕緣體上）基板，彼之製法，以及半導體裝置
JP5688203B2 (ja) 半導体基板の作製方法
KR101499175B1 (ko) 반도체 기판의 제조방법
JP5289805B2 (ja) 半導体装置製造用基板の作製方法
KR101558192B1 (ko) 반도체 기판의 제작 방법 및 반도체 장치의 제작 방법
KR101484490B1 (ko) Ｓｏｉ 기판의 제조 방법
JP5548351B2 (ja) 半導体装置の作製方法
JP5305712B2 (ja) 半導体基板の作製方法
KR20100065145A (ko) 반도체 장치 및 전자 기기
EP2179447A1 (en) Ultra thin single crystalline semiconductor tft and process for making same
US8349702B2 (en) Method for manufacturing semiconductor substrate

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees