CN104681619B - 具有金属氮氧化物有源沟道的集成功率器件 - Google Patents

具有金属氮氧化物有源沟道的集成功率器件 Download PDF

Info

Publication number
CN104681619B
CN104681619B CN 201510028542 CN201510028542A CN104681619B CN 104681619 B CN104681619 B CN 104681619B CN 201510028542 CN201510028542 CN 201510028542 CN 201510028542 A CN201510028542 A CN 201510028542A CN 104681619 B CN104681619 B CN 104681619B
Authority
CN
Grant status
Grant
Patent type
Prior art keywords
layer
power
chip
oxynitride
active channel
Prior art date
Application number
CN 201510028542
Other languages
English (en)
Other versions
CN104681619A (zh )
Inventor
石以瑄
韩露
邱树农
石恩地
邱星星
石宇琦
Original Assignee
石以瑄
韩露
邱树农
邱星星
石宇琦
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Abstract

本发明涉及一种用于功率开关或电信号放大的具有金属氮氧化物有源沟道的集成功率器件,使用具有高载流子迁移率和高击穿电场材料,在硅CMOS逻辑与控制电路芯片上直接集成用于功率开关或电信号放大的具有低热预算的功率晶体管,以形成高功率或高频率应用的开关电路或放大电路,使得功率开关电路或放大电路的性能可以得到改善。

Description

具有金属氮氧化物有源沟道的集成功率器件

技术领域

[0001]本发明涉及一种在CMOS或双极CMOS芯片上具有金属氮氧化物有源沟道的集成功 率晶体管和功率晶体管电路,其可用于功率开关或者放大电信号:包括电压信号,电流信 号,频段在500MHz〜100GHz之间的高频微波和毫米波信号,频段在lOKHz〜1GHz之间的低频 无线充电电波信号。

背景技术

[0002] [A]集成RF功率放大器的无线应用:

[0003]无线通信系统中的关键组件之一是用于发射的RF功率放大器和用于接收的RF低 噪声放大器,微波频率范围为500MHz〜100GHz。对手机来说,工作频率通常低于5GHz。这些 放大器必须符合严格的性能规格、输出功率、噪声和线性度,以使无线系统能满足性能要求 和规定。为增加当前技术下的电池使用时间,功率附加效率(PAE)和工作电压必须足够高。 此外,该放大器应满足耐用性,物理尺寸,可靠性和成本的要求。大多数用于手持电话或者 移动电话的放大器有不同的调制格式。因此,针对不同的应用,对RF放大器的规格要求也会 不同。例如,手持设备有GSM,DCS,CDMA和WCDMA制式或者频率范围。

[0004]为减少成本和尺寸,最好采用一个集成无线电架构。集成无线电架构(100)的框图 如图1所示,主要组件有:

[0005] 1、RF前端110,包括T/R开关112和功率放大器PA114,RF前端的输入/输出信号由天 线150接收并与其相连;对于RF前端来说,除了用于GHz或几十GHz的工作要求,对于高功率 也有重要要求。为了实现高功率工作,最好选取能承受和处理T/R开关和PA高电压的晶体 管。

[0006] 2、RF集成电路120,包括低噪声放大器LNA122、接收混频器124、发射混频器128、用 于接收和发射的RF合成器126; RF集成电路可通过先进的CMOS工艺来实现并以GHz或几十 GHz频率工作。

[0007] 3、基带单元130,包括的模数转换器ADC132,数模转换器DAC134,锁相环PLL136和 基带处理器1洲,其中ADC,DAC和PLL用于将信号从RF转换成基带频率或将基带频率转换成 RF,另外基带单元通常采用先进的硅基CMOS工艺实现;

[0008] 4、应用程序处理器140,包括了用户接口和数据存储处理的特定模块,常用先进的 CMOS工艺实现。此外,应用程序处理器也可称为逻辑与控制电路芯片。

[0009] 然而,硅基CMOS工艺的无线收发器的设计和制造有一些难度。使用CMOS工艺设计 和制造功率放大器的难度如下:

[0010] [1]深亚微米技术的低击穿电压限制了栅-漏极间的最大电压和输出功率。这是因 为在晶体管漏极的输出电压通常是B类和F类电源电压的2倍,约是E类工作电压的3倍。因 此,晶体管必须在较低的电压下工作,以提供低功率。[2]与III-V族器件相比,CMOS工艺具 有较低的电流驱动和fmax,这意味着由一个单级提供的增益太低,因而需要多级增益。[3]硅 CMOS通常使用掺杂导电性基板。这导致RF信号与基板相互作用引起高集成CMOS集成电路泄 漏。集成功率放大器的泄漏会影响例如在收发器链的压控振荡器VCO的稳定性。

[0011] [B]用于功率开关和电源管理的集成模块:

[0012] 除了 RF功率放大器的无线应用,还有智能功率开关或电源管理的低频应用。频率 的范围是从直流到100MHz。在该低频电源管理的电力电子电路中,电力器件要有能够处理 高电压,大电流和高功率的能力。用于电力电子的两个主要类别:分立功率器件和功率集成 电路。分立功率器件包括PIN码形式的电源整流器,功率M0S,IGBT,可控硅,LDM0S和超结 M0S。这些分立器件主要是基于单体硅或SOI。由于少数载流子的存储或积累,双极型功率器 件的开关速度低,通常低于1丽z。

[0013] 图2是一个智能功率开关模块200的示意图。具有一个CMOS或双极CMOS工艺的逻辑 与控制电路芯片210,一个电源220,一个功率开关230。逻辑与控制电路芯片210从外部系统 接收指令输入212,由此产生了控制功率开关230的第一控制信号214,和控制电源220以调 节功率供给222至功率开关230的第二控制信号215。功率开关230连接在外部电源240和负 载250之间。

[0014] 但是应当注意的是,功率开关器和逻辑与控制电路芯片的要求是完全不同的,大 多数不容易使用CMOS和双极CMOS工艺集成。这是因为功率开关或功率放大器需要能够处理 高功率和高电压。在CMOS工艺中,器件的线宽值从微米到几十纳米以实现复杂功能和降低 功耗。为了适应降低了的器件线宽,形成M0SFET的pn结深度和栅极氧化物的厚度也需要相 应减少。例如,结深度从“2微米技术”的0 • 5微米减少至“45纳米CMOS工艺”的20纳米,而栅氧 化层的厚度由100纳米下降至2纳米。由于线宽值、栅氧化层的厚度和结深度的减少,晶体管 器件的击穿电压也会降低,但这就限制了M0SFET的工作电压。对于当前的CMOS工艺,栅氧化 层厚度和工作电压与栅极长度的变化几乎是线性的。当栅极长度由0 • 6微米减小到〇. 05微 米时,栅氧化层厚度由I2纳米减小至5纳米,而工作电压从4.5伏降低到约1伏。栅极长度为 0• I3微米的CMOS工艺,栅极氧化层厚度约为4纳米而且工作电压为1.5伏。因此,传统M0SFET 功率处理能力是不够用于转换高压电力或者产生高功率的微波或毫米波。

[0015]理想的情况是具有高功率处理能力的晶体管可以直接集成在CMOS逻辑与控制电 路上,以形成尚功率或局频率应用的开关电路或放大电路。然而,结深度减小的结果,以及 为了保证M0SFET的性能特性而保持掺杂杂质分布等原因,在CM0S逻辑与控制电路制造后, 可用于制程(process)的热预算有限。热预算这种限制也是由于需要保持已形成在CM〇s逻 辑与控制电路中的金属线的完整性。例如,在CMOS芯片上集成功率开关或功率放大器所需 要的在45纳米节点的post-CMOS制程热预算是在700°C保持30分钟(考虑杂质分布的偏移和 维持氧化物的厚度),再在5〇0°C保持30分钟(考虑金属线的完整性)。关于上述用于post_ CM0S制程的热预算估值见图3。

[0016]该估值是基于杂质偏移和杂质活化的考虑作出。虚线D1表示活化50%掺杂硼原子 所需的退火温度及退火时间的变化曲线。实线S1表示制造功率晶体管、功率开关、功率放大 器及组件的post-CMOS制程的退火时间与退火温度的变化曲线,该退火方法会导致在掺杂 活化后已形成的1纳米结上出现杂质分布的转移或偏移。而实线S2表示制造功率晶体管、功 率开关、功率放大器及其组件的post-CMOS制程的退火时间与退火温度的变化曲线,这种退 火会导致在经过掺杂活化后已形成的2〇纳米结上出现杂质分布的转移或偏移。这些曲线计 算公式是{4D⑺X t}1/2。【P • J,特马斯,SP泰伊,Z •奈也,热预算的减少驱动RTP超越45纳米 节点,固态技术,20〇5年2月;45,2,p26】。这里D⑺是给定温度T下掺杂棚原子的扩散系数,T 是退火时间。

[0017] 先进的CM0S制程技术中,Pn结的深度为30纳米。因此,这里以结深度为30纳米的 CMOS工艺制造的逻辑与控制电路为例。在后续功率晶体管及其组件的p〇st—CM〇s制程中,如 果按照实线S2所示的热预算制程则会使结深度从原来的%纳米增加到5〇纳米。这将引起漏 极注入区和源极注入区之间的距离减小,其结果会导致M0SFET输出特性的显著变化因而影 响逻辑与控制电路的输出特性。为了最大限度地减少M0SFET和逻辑与控制电路的输出特^ 的变化,功率开关或功率晶体管的post-CMOS制程中,如实线si所描述的减少热预算是必要 的,这样才能让30纳米结深度中的杂质分布转移或偏移保持丨纳米内。

[0018] 因此,在目前的硅微加工技术中,源极-漏极注入后的制程热预算应越小越好。从 图3可见,为保持杂质硼分布在1纳米内,在源极-漏极注入制程和活化退火后,积累的热预 算总量应保持低于800°C X 1〇2秒= 80000°C。另一种流行的掺杂杂质磷,其分布趋势和热预 算也类似。因此,在后续功率晶体管及其组件的post-CMOS制程中,制程时间应基本上保持 在1000-C且不大于1秒或更好的是在9〇or保持1秒。如果集成智能功率开关电路和集成智 能射频放大器可以直接在高级CMOS逻辑与控制电路芯片上使用某种材料来制造,该材料可 以在低的热预算中被沉积和处理,这将是最理想的。

[0019]因此,使用具有高载流子迁移率和高击穿电场材料,在硅CM0S逻辑与控制电路芯 片上直接集成用于功率开关和微波放大的功率晶体管是非常有利的。

发明内容

[0020]本发明的目的之一是提供一种集成功率晶体管器件结构,其具有低热预算的金属 氮氧化物作为CMOS逻辑与控制电路的有源沟道,以形成用于功率开关的集成^能功率开关 模块。

[0021]本发明的目的之二是提供一种集成功率放大器晶体管器件结构,直接在CMOS逻辑 与控制电路芯片上集成含有低热预算的金属氮氧化物晶体管,以形成一个可用于放大电信 号(包括电压信号,电流信号,频段在500MHz〜100GHz之间的高频微波和毫米波信号,频段 在1 OKHz〜1GHz之间的低频无线充电电波信号)的集成智能功率放大器。

[0022]实现本发明目的的第一个技术方案如下所述:

[0023] —种用于功率开关的集成智能型电力电子电路芯片,包含至少一个具有低温金属 氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包含了一个逻辑与控制电路 芯片、具有第一芯片钝化层厚度的第一芯片钝化层、具有第一栅极层厚度的第一栅极层、具 有第一栅极绝缘层厚度和第一栅极绝缘层固定电荷类型的第一栅极绝缘层、具有第一有源 沟道层厚度的第一有源沟道层、漏极、源极、具有第一表面钝化层厚度的第一表面钝化层. 所述第一有源沟道层具有第一有源沟道层能隙,所述功率晶体管器件接收所述逻辑与控制 电路芯片的控制信号。

[0024]所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一个具有低温金 属氮氧化物第一有源沟道层的功率晶体管器件,其中所述逻辑与控制电路芯片是一个娃基 CMOS工艺芯片。 &

[0025]所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一个具有低温金 属氮氧化物第一有源沟道层的功率晶体管器件,其中所述第一有源沟道层的材料选自以下 材料组:氮氧化铟,氮氮化镓,氮氧化锌,氮氧化钛,氮氧化镉,氮氧化锗,氮氧化铝,氮氧化 锡,氮氧化硅及它们的混合物。

[0026]所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一个具有低温金 属氮氧化物第一有源沟道层的功率晶体管器件,其中所述第一栅极绝缘层的材料选自以下 材料组:二氧化硅,氮化硅,氧化铝,氮化铝,氧化铪,钛酸锶及它们的混合物。

[0027]所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一个具有低温金 属氮氧化物第一有源沟道层的功率晶体管器件,还包括具有第一接地金属层厚度的第一接 地金属层,具有第二芯片钝化层厚度的第二芯片钝化层,所述第一接地金属层夹在所述第 一芯片钝化层和第二芯片钝化层之间,以减少所述功率晶体管器件和逻辑与控制电路芯片 之间的干扰。

[0028]所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一个具有低温金 属氮氧化物第一有源沟道层的功率晶体管器件,还包括具有第二有源沟道层厚度和第二有 源沟道层能隙的第二有源沟道层,所述的第二有源沟道层能隙要比所述第一有源沟道层能 隙小,以增加该第二有源沟道层的载流子迀移率。所述的第二有源沟道层的材料选自以下 材料组:氮氧化铟,氮氮化镓,氮氧化锌,氮氧化钛,氮氧化镉,氮氧化锗,氮氧化铝,氮氧化 锡,氮氧化硅及它们的混合物。

[0029]所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一个具有低温金 属氮氧化物第一有源沟道层的功率晶体管器件,还包括具有第二栅极绝缘层厚度和第二栅 极绝缘层固定电荷类型的第二栅极绝缘层,以控制所述功率晶体管器件的临界电压。

[0030]所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一个具有低温金 属氮氧化物第一有源沟道层的功率晶体管器件,还包括具有第二栅极绝缘层厚度和第二栅 极绝缘层固定电荷类型的第二栅极绝缘层,以控制所述功率晶体管器件的临界电压,还包 括具有第二有源沟道层厚度的第二有源沟道层以增加第二有源沟道层的载流子迀移率。 [0031]所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一个具有低温金 属氮氧化物第一有源沟道层的功率晶体管器件,还包括具有第一接地金属层厚度的第一接 地金属层,和具有第二芯片钝化层厚度的第二芯片钝化层;所述第一接地金属层夹在所述 第一芯片钝化层和第二芯片钝化层之间,以减少所述集成智能型电力电子电路芯片和逻辑 与控制电路芯片之间的干扰;还包括具有第二栅极绝缘层厚度和第二栅极绝缘层固定电荷 类型的第二栅极绝缘层,以控制所述功率晶体管器件的临界电压;还包括了具有第二有源 沟道层厚度的第二有源沟道层,以增加第二有源沟道层的载流子迁移率。

[0032]所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一个具有低温金 属氮氧化物第一有源沟道层的功率晶体管器件,还包括至少一个薄膜电阻器,至少一个薄 膜电容器和至少一个薄膜电感器以调节输入信号和输出信号。

[0033]实现本发明目的的另一个技术方案如下所述:

[0034] —种用于放大电信号的集成智能型功率放大电路芯片,包含至少一个具有低温金 属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包含了一个逻辑与控制电 路芯片、具有第一芯片钝化层厚度的第一芯片钝化层、具有第一栅极层厚度的第一栅极层、 具有第一栅极绝缘层厚度和第一栅极绝缘层固定电荷类型的第一栅极绝缘层、具有第一有 源沟道层厚度的第一有源沟道层、漏极、源极、具有第一表面钝化层厚度的第一表面钝化 层,所述功率晶体管器件接收所述逻辑与控制电路芯片的控制信号。

[0035]所述的用于放大电信号的集成智能型功率放大电路芯片,包含至少一个具有低温 金属氮氧化物第一有源沟道层的功率晶体管器件,其中所述逻辑与控制电路芯片是一个硅 基CMOS工艺芯片。

[0036]所述的用于放大电信号的集成智能型功率放大电路芯片,包含至少一个具有低温 金属氮氧化物第一有源沟道层的功率晶体管器件,其中所述第一有源沟道层的材料选自以 下材料组:氮氧化铟,氮氮化镓,氮氧化锌,氮氧化钛,氮氧化镉,氮氧化锗,氮氧化铝,氮氧 化锡,氮氧化硅及它们的混合物。

[0037]所述的用于放大电信号的集成智能型功率放大电路芯片,包含至少一个具有低温 金属氮氧化物第一有源沟道层的功率晶体管器件,其中所述第一栅极绝缘层的材料选自下 述材料组:二氧化硅,氮化硅,氧化铝,氮化铝,氧化铪,钛酸锶以及它们的混合物。

[0038]所述的用于放大电信号的集成智能型功率放大电路芯片,包含至少一个具有低温 金属氮氧化物第一有源沟道层的功率晶体管器件,还包括具有第一接地金属层厚度的第一 接地金属层,具有第二芯片钝化层厚度的第二芯片钝化层,所述第一接地金属层夹在所述 第一芯片钝化层和所述第二芯片钝化层之间,以减少所述功率晶体管器件和逻辑与控制电 路芯片之间的干扰。

[0039] 所述的用于放大电信号的集成智能型功率放大电路芯片,包含至少一个具有低温 金属氮氧化物第一有源沟道层的功率晶体管器件,还包括具有第二有源沟道层厚度和第二 有源沟道层能隙的第二有源沟道层,所述的第二有源沟道层能隙要比第一有源沟道层能隙 小,以增加第二有源沟道层的载流子迁移率。所述的第二有源沟道层的材料选自以下材料 组:氮氧化铟,氮氮化镓,氮氧化锌,氮氧化钛,氮氧化镉,氮氧化锗,氮氧化铝,氮氧化锡,氮 氧化硅及它们的混合物。

[0040] 所述的用于放大电信号的集成智能型功率放大电路芯片,包含至少一个具有低温 金属氮氧化物第一有源沟道层的功率晶体管器件,还包括具有第二栅极绝缘层厚度和第二 栅极绝缘层固定电荷类型的第二栅极绝缘层,以控制所述功率晶体管器件的临界电压。

[0041] 所述的用于放大电信号的集成智能型功率放大电路芯片,包含至少一个具有低温 金属氮氧化物第一有源沟道层的功率晶体管器件,还包括具有第二栅极绝缘层厚度和第二 栅极绝缘层固定电荷类型的第二栅极绝缘层,以控制所述集成智能型功率放大电路芯片的 临界电压,还包括具有第二有源沟道层厚度的第二有源沟道层,以增加第二有源沟道层的 载流子迁移率。

[0042] 所述的用于放大电信号的集成智能型功率放大电路芯片,包含至少一个具有低温 金属氮氧化物第一有源沟道层的功率晶体管器件,还包括具有第一接地金属层厚度的第一 接地金属层,具有第二芯片钝化层厚度的第二芯片钝化层,所述的第一接地金属层夹在所 述第一芯片钝化层和所述第二芯片钝化层之间,以减少所述集成智能型功率放大电路芯片 和逻辑与控制电路芯片之间的干扰;还包括具有第二栅极绝缘层厚度和第二栅极绝缘层固 定电荷类型的第二栅极绝缘层,以控制所述功率晶体管器件的临界电压;还包括具有第二 有源沟道层厚度的第二有源沟道层,以增加第二有源沟道层的载流子迀移率;所述第一芯 片钝化层的作用是优化在第一芯片钝化层中微波传输线的结构以使其特性阻抗基本接近 50欧姆。

[0043]所述的用于放大电信号的集成智能型功率放大电路芯片,包含至少一个具有低温 金属氮氧化物第一有源沟道层的功率晶体管器件,还包括至少一个薄膜电阻器,至少一个 薄膜电容器和至少一个薄膜电感器以调节输入信号和输出信号。 ^

[0044]所述的用于放大电彳目号的集成智能型功率放大电路芯片,包含至少一个具有低温 金属氮氧化物第一有源沟道层的功率晶体管器件,还包括至少一个薄膜电阻器,至少一个 薄膜电容器和至少一个薄膜电感器,所述薄膜电阻器,薄膜电容器和薄膜电感器被沉积在 第一芯片钝化层上,通过在所述芯片钝化层上的多个传输线将所述功率晶体管器件、薄膜 电阻器、薄膜电容器和薄膜电感器连接在一起以实现电信号的调节。

[0045]所述的用于放大电信号的集成智能型功率放大电路芯片,包含至少一个具有低温 金属氮氧化物第一有源沟道层的功率晶体管器件,其中所述功率晶体管器件具有一个顶栅 结构,顶栅结构中的闸杆部分有闸杆长度和闸杆高度,闸顶部分有闸顶长度和闸顶高度,所 述闸杆部分和闸顶部分的截面部分选择会影响电信号的高频率开关和放大。 '

[0046]所述的电信号包括电压信号,电流信号,频段在5〇〇MHz〜100GHz之间的高频微波 和毫米波信号,频段在lOKHz〜1GHz之间的低频无线充电电波信号。

[0047]根据上述本发明的技术方案,使用具有高载流子迁移率和高击穿电场材料,在娃 CMOS逻辑与控制电路芯片上直接集成具有低热预算的功率晶体管,以形成高功率或高频率 应用的开关电路或放大电路,使得功率开关电路或功率放大电路的性能得到改善。

附图说明

[0048]图1是一个完整的集成无线电芯片架构,包括以下子系统的框图:T/R开关,功率放 大器,低噪声放大器,混频器,射频合成器,ADC,DAC和基带。

[0049]图2是混合智能功率模块连接到一个集成电路的框图,其中包括数字接口逻辑,电 源和功率开关。

[0050]图3是各种退火条件下,掺杂杂质硼的杂质分布的热预算示意图。

[0051]图4a是具有直接沉积在逻辑与控制电路芯片410上的功率晶体管400Ta的集成智 能型电力电子电路芯片400a示意图。

[0052]图4b是具有直接在逻辑与控制电路芯片410上制造集成的功率晶体管400Tb的集 成智能型电力电子电路芯片400b示意图。

[0053] 图4c是具有直接在逻辑与控制电路芯片410上制造集成的功率晶体管400Tc的集 成智能型电力电子电路芯片400c示意图。

[0054] 图4d是具有直接在逻辑与控制电路芯片410上制造集成的功率晶体管400Td的集 成智能型电力电子电路芯片400d示意图。

[0055] 图4e是具有直接在逻辑与控制电路芯片410上制造集成的功率晶体管400Te的集 成智能型电力电子电路芯片400e示意图。

[0056] 图4f是具有直接在逻辑与控制电路芯片410上制造集成的功率晶体管400Tf的集 成智能型电力电子电路芯片400f示意图。

[0057] 图4g是具有直接在逻辑与控制电路芯片410上制造集成的功率晶体管400Tg的集 成智能型电力电子电路芯片400g示意图。

[0058]图5a是具有直接沉积在逻辑与控制电路芯片410上的薄膜电容器500Ca及薄膜电 阻器500Ra的集成智能型电力电子电路芯片500a示意图。

[0059]图此是具有直接沉积在逻辑与控制电路芯片410上的薄膜电容器500Cb及薄膜电 阻器500Rb的集成智能型电力电子电路芯片500b示意图。

[0060]图6a是直接沉积在逻辑与控制电路芯片410上微带传输线670示意图。

[0061]图6b是具有共面波导厚度670’t和共面波导宽度670’w的薄膜共面波导670’的示 意图。

[0062]图7是一个用于毫米波放大的且具有薄膜功率晶体管700TR的MMIC 700的示意图, 其中金属氮氧化物有源沟道715,薄膜电容器700C和薄膜电阻700R直接沉积在硅基CMOS逻 辑与控制电路芯片705上。

[0063]图8提供了能隙,载流子迁移率,平均自由程载流子的值,击穿电场值,MFP和由一 些金属氧化物和金属氮化物的能隙和平均自由程计算出来的Eg/Lm值。

[0064] 附图标记说明

[0065] 100-集成无线电架构,

[0066] 110-RF 前端,112-T/R 开关,114-功率放大器 PA,

[0067] 120-RF集成电路,122-低噪声放大器LNA、124-接收混频器,128-发射混频器,126 - RF合成器;

[0068] 13〇_基带单元,132-模数转换器ADC,134-数模转换器DAC,136-锁相环PLL,138-基 带处理器,

[0069] 140-应用程序处理器,

[0070] 150-天线,

[0071] 2〇0_智能功率开关模块,

[0072] 210-逻辑与控制电路芯片,212-指令输入,214-第一控制信号,215-第二控制信 号,

[0073] 22〇_电源,222-功率供给,

[0074] 230-功率开关,

[0075] 240-外部电源,

[0076] 250-负载,

[0077] 400a,400b,400c,400d,400e,400f,400g-集成智能型电力电子电路芯片,

[0078] 400Ta,400Tb,400Tc,400Td,400Te,400Tf,400Tg-功率晶体管,

[0079] 410-逻辑与控制电路芯片,

[0080] 42〇-第一芯片钝化层,420t-第一芯片钝化层厚度,420c 1,420C2-导通孔,422-第 一接地金属层,422t-第一接地金属层厚度,424-第二芯片钝化层,424t-第二芯片钝化层厚 度,

[0081 ] 43〇-第一栅极层,430t-第一栅极层厚度,430L-第一栅极层长度,

[0082] 440-第一栅极绝缘层,440t-第一栅极绝缘层厚度,440-1-第一栅极绝缘层,440- 11-第一栅极绝缘层厚度,440-2-第二栅极绝缘层,440-2t-第二栅极绝缘层厚度,

[0083] 45〇-第一有源沟道层,450t-第一有源沟道层厚度,450-1-第一有源沟道层,450- It-第一有源沟道层厚度,450-2-第二有源沟道层,450-2t-第二有源沟道层厚度,

[0084] 460-源极,

[0085] 470-漏极,

[0086] 480-第一表面钝化层,480t-第一表面钝化层厚度,

[0087] 490-输出触点,

[0088] 500a,500b-集成智能型电力电子电路芯片,500Ca,500Cb-薄膜电容器,500Ra, 500Rb-薄膜电阻器,

[0089] 53〇_第一电容电极,530t-第一电容电极厚度,

[0090] 540-第一电容器介电层,540t-第一电容器电介质层厚度,

[0091] 550-第一表面钝化层,550t-第一表面钝化层厚度,550 第二表面钝化层,550 ’ t- 第二表面钝化层厚度,

[0092] 570-第二电容器电极,570t-第二电容器电极厚度,570 ’-第一薄膜电阻电极,570’ t-第一薄膜电阻电极厚度,570”-第二薄膜电阻电极,57〇”t-第二薄膜电阻电极厚度,

[0093] 590-第一电阻层,590t_第一电阻层厚度,

[0094] 600,600’-传输线,

[0095] 670-微带传输线,67〇w-微带传输线宽度,670t-微带传输线厚度,670,-薄膜共面 波导,67〇 ’ t-共面波导厚度,670 V-共面波导宽度,

[0096] 67〇g-第一共面间隙,67〇s-第一共面间隙空间,670 ’ g-第二共面间隙,670 ’ s-第二 共面间隙空间,

[0097] 680-第一接地线,680 ’-第二接地线

[0098] 700R-薄膜电阻器,700C-薄膜电容器,700TR-薄膜晶体管,705-逻辑与控制电路芯 片,705T-逻辑与控制电路芯片厚度,

[00"] 710-第一芯片钝化层,710T-第一芯片钝化层厚度,

[0100] 715-有源沟道层,715T-有源沟道厚度,720S-源极接触层,720D-漏极接触层, 720T-接触层厚度,725_薄膜电容器底部电极,725T-底部电极厚度,725D-薄膜电容器底部 电极漏极,725S-源极金属电极,

[0101] 730-栅极绝缘层,730T-栅极绝缘层厚度,735-闸杆部分,735L-闸杆长度,735T-闸 杆高度,

[0102] 740-闸顶部分,740L-闸顶长度,740T-闸顶高度,745L-电容器重叠区域,

[0103] 75〇-介电层,750T-介电层厚度,乃5-薄膜电容器顶部电极,755T-薄膜电容器顶部 电极厚度,

[0104] 760-薄膜电阻层,76〇T-薄膜电阻层厚度,76〇L-薄膜电阻电极间距,

[0105] 770A-第一薄膜电阻电极,770T-厚度,770B-第二薄膜电阻电极,

[0106] 780-表面钝化层,78〇T-表面钝化层厚度,7邪-底部金属接地层,785T-底部金属接 地层厚度。

具体实施方式

[0107]下面结合附图及实施例对本发明的具体实施方式进一步加以描述:

[0108]用于功率开关或微波放大的晶体管器件需要能在高电压或高频率下工作。这些晶 体管器件的操作运行通常是由逻辑与控制电路芯片控制。为了实现集成智能型功率开关和 微波放大功能,最好将功率晶体管器件直接和逻辑与控制电路芯片集成在一起。最方便的 逻辑与控制电路芯片是基于单晶硅的CMOS或者双极CMOS工艺制造,因其集成度高且具有能 实现复杂功能和存储的能力。然而,随着开关和放大器关联的结的线宽与耗尽区宽度的减 小,器件的电压处理能力也会减小。这是因为单晶硅的击穿电场基本是恒定的,大约3 X l〇5V/cm。结的耗尽区宽度会随着浅结晶体管开关器和放大器尺寸的减小而减小。例如,耗 尽区宽度为0.1微米的结的击穿电压估计值是3伏。此击穿电压对用于逻辑操作或者低功率 工作的晶体管来说是可接受的,但对许多用于功率开关和RF放大的晶体管而言就太低了。 [0109]另一个重要的参数是晶体管开关器或放大器的有源半导体载流子迁移率。功率开 关晶体管和放大器的电荷载流子迁移率应该尽可能地大,以达到微波或毫米波的工作频率 并降低不必要的功率损耗。对于硅基CMOS器件,电子或空穴的迁移率是由电场和掺杂浓度 决定的。在许多应用中场效应电子迁移率约为400cm2/V-sec[“MOSFET电子迁移率曲线的普 遍性:Monte Carlo研宄”,电子器件IEEE Transactions会刊。第42卷,第2期,1995年2月, 258-265页F.G色miz,J.A.L6pez-Villanueva,J.Banqueri,J.E.Carceller and P.Cartujo.]

[0110] 栅极长度小于100纳米的硅基CMOS场效应晶体管(FET),其截止频率可大于20GHz。 对于许多开关和微波放大的应用而言该频率是足够的,但是3伏的击穿电压就太低了。以移 动电话为例,微波放大器的功率大约为1W,其工作电压估算计算如下:V2/R=1W,其中R是通 常等于50欧姆的负载阻抗,则计算出工作电压等于7伏,该值比3伏大得多。因此,在微波放 大电路中,晶体管的击穿电压应大于7伏。 比硅的击穿电场和迁移率更大的半导体有:氮化镓GaN和碳化硅SiC,其击穿电场 分别为3 • 5MV/cm和2MV/cm。然而,薄膜GaN或SiC的制造需要几个小时处理时长和大约1〇〇〇 °C的高加工温度。很显然上述制造用的热预算已经超出了可接受的CMOS逻辑与控制电路芯 片的热预算范围。由于GaN或SiC的薄膜沉积需要很大的热预算,考虑到杂质分布转移和性 能的改变,它们不容易集成到硅基技术的逻辑与控制电路中以形成一个集成智能型功率开 关器或RF放大器。

[0112] —种材料的击穿电场主要是由能隙Eg和自由载流子的平均自由程匕来确定的。考 虑到碰撞电离诱导击穿机理的影响,击穿电场随着能隙的增大而增加,而会随着平均自由 程自由载流子的增加而减小。因此,作为功率晶体管的功率器件结构中的有源层材料,其重 要参数之一是能隙与平均自由程自由载流子的比例:Eg/U。图8中所示的表格提供了几个金 属氧化物、金属氮化物和其它一些半导体的Eg/Lm值。Si和Ge的Eg/Lm值分别为0.16和0.06, 而涉及精细线宽的晶体管的功率容量是较低的。砷化镓的Eg/U值为0 • 25,可用于制造工作 在10伏的、提供中等微波功率的精细线宽晶体管。SiC和GaN的Eg/Lm值分别是1.43和1.54,因 此它们能用于制造高功率的精细线宽晶体管。然而,如前面所述,由于SiC和GaN的生长通常 需要非常高的温度(超过l〇〇〇°C),因此对它们而言,集成在先进硅基CM0S逻辑与控制电路 上的热预算太大。

[0113]根据本发明的一个实施例,用于功率开关或微波放大的集成智能功率晶体管器件 的制造是以金属氮氧化物作为有源沟道层。由于所述金属氮氧化物选自以下材料组:氮氧 化铟,氮氮化镓,氮氧化锌,氮氧化钛,氮氧化镉,氮氧化锗,氮氧化铝,氮氧化锡,氮氧化硅 及它们的混合物,因此其能隙大于〇.5eV,稍好的是大于leV,最好的是大于2eV。并且金属氮 氧化物的自由载流子平均自由程小于6nm,最好的是小于3nm。需要注意的是氮氧化铝,氮氧 化锗,氮氧化钛和氮氧化硅也被包含在调整电荷载流子的平均自由程或作为掺杂杂质。因 此,其总量不宜过大,应小于1%,最好是小于0.1%。应该注意的是在适当条件下,金属氮氧 化物的电荷载流子迁移率相比纯的氧化物或氮化物要更大,使得功率开关电路和毫米波放 大器的性能可以得到改善。由于具有大能隙和中等平均自由程自由载流子,金属氮氧化物 的击穿电场可以保持在一个较高的值:即接近或超过GaAs的4X105V/cm。所述金属氮氧化 物如果沉积在热预算足够低的低衬底温度:低于800°C或最好低于60(TC,那么在硅CMOS逻 辑与控制电路芯片上集成后的性能特点则不会受太大影响。在所述金属氮氧化物以低衬底 温度进行沉积后,可选用快速退火炉退火,其能在升高的温度下保持较短的一段时间以增 强质量和迀移率。图8提供了能隙,载流子迀移率,平均自由程载流子的值,击穿电场值,MFP (参考文献[T01]_[T20])和由一些金属氧化物和金属氮化物的能隙和平均自由程计算出来 的Eg/Lm值。当金属氮氧化物是通过混合两种金属氧化物和金属氮化物形成时,Eg/Lm的值可 以取这些物质的平均值。 需要特别注意的是,以下具体实施方式虽然以用于功率开关的集成智能型电力电 子电路芯片的图例来进行详细说明,但图例中的器件结构也适用于放大电信号(包括电压 信号,电流信号,频段在500MHz〜100GHz之间的高频微波和毫米波信号,频段在1 〇KHz〜 1GHz之间的低频无线充电电波信号)的集成智能型功率放大电路芯片,其与集成智能型电 力电子电路芯片区别在于底层逻辑与控制电路芯片410有不同的电路设计。

[0115]另外,以下具体实施方式中所述第一有源沟道层的材料选自以下材料组:氮氧化 铟,氮氮化镓,氮氧化锌,氮氧化钛,氮氧化镉,氮氧化锗,氮氧化铝,氮氧化锡,氮氧化硅及 它们的混合物。

[0116]所述第二有源沟道层的材料选自以下材料组:氮氧化铟,氮氮化镓,氮氧化锌,氮 氧化钛,氮氧化镉,氮氧化锗,氮氧化铝,氮氧化锡,氮氧化硅及它们的混合物。

[0117]所述第一栅极绝缘层的材料选自以下材料组:二氧化硅,氮化硅,氧化铝,氮化铝, 氧化铪,钛酸锶及它们的混合物。

[0118]所述第二栅极绝缘层的材料选自以下材料组:二氧化硅,氮化硅,氧化铝,氮化铝, 氧化铪,钛酸锶及它们的混合物。

[0119]根据本发明的一个实例,图4a中的集成智能型电力电子电路芯片4〇〇a包括了功率 晶体管400Ta和逻辑与控制电路芯片410的示意图,其中功率晶体管4〇〇Ta直接在逻辑与控 制电路芯片410上集成制造。功率晶体管400Ta包含了具有第一有源沟道层厚度450t和第一 有源沟道层能隙的低温金属氮氧化物第一有源沟道层450。图中具有第一芯片钝化层厚度 42〇t的第一芯片钝化层42〇的作用是实现所述功率晶体管4〇〇Ta和所述逻辑与控制电路芯 片410的电气隔离。为了实现所述功率晶体管4〇〇Ta工作状态的控制,功率晶体管4〇〇Ta通过 导通孔420cl,420c2与所述逻辑与控制电路芯片410相接。第一栅极层430具有第一栅极层 厚度43〇t和第一栅极层长度43〇L。第一栅极层长度43〇L的范围为50纳米至2微米,以使第一 栅极层43〇的横截面适合高频开关或高频微波、毫米波放大的应用。功率晶体管4〇〇Ta还包 括了具有第一栅极层厚度43〇t的第一栅极层43〇,漏极47〇,源极46〇,具有第一栅极绝缘层 厚度440t和第一栅极绝缘层固定电荷类型的第一栅极绝缘层440,具有第一表面钝化层厚 度480t的第一表面钝化层480。所述功率晶体管的输出从漏极470通过输出触点490被连接 到外部电源和负载(图中未示出)。要形成一个完整的集成智能型开关电路或微波放大器, 无源元件如电阻器,电容器和电感器是必需的。这些无源元件最好直接在第一芯片钝化层 420上进行制造。对于本领域的技术人员,对于那些低频的功率开关应用,至少有一个无源 元件。因此,用于低频率功率开关的集成智能型电路将不会显示这些无源元件。

[0120]为了实现控制用于功率开关或电信号放大的具有低温金属氮氧化物第一有源沟 道层450的功率晶体管400Ta,优选采用硅CMOS或者双极CMOS工艺制造逻辑与控制电路芯片 410。为控制功率晶体管,硅CMOS或双极CMOS工艺电路芯片包括处理器,传感器和放大器。 [0121]根据本发明,为了实现能在高功率和高电压下工作的集成智能型电力电子电路芯 片,所述金属氮氧化物第一有源沟道层450的材料选自一个材料组:氮氧化铟,氮氮化镓,氮 氧化锌,氮氧化钛,氮氧化镉,氮氧化锗,氮氧化铝,氮氧化锡,氮氧化硅及它们的混合物,以 使能隙大于〇.5eV (较佳的是大于leV,最佳的是大于2eV)。自由载流子是指在金属氮氧化物 的自由路径被确保为小于6纳米,更优选的是小于3纳米。

[0122]应当指出,氮氧化铝,氮氧化锗,氮氧化钛和氮氧化硅可被用来增强稳定性和调整 电荷载流子的平均自由程或作为掺杂剂。因此,这些材料的用量应该很小,最好小于1%,更 优选小于0.1%。应当注意,在适当条件下制备时,电荷的金属氮氧化物的电荷载流子迀移 率比纯的金属氧化物或金属氮化物大,功率开关电路及毫米波放大器的性能可以得到提 高。通过具有大能隙和中等自由载流子的平均自由程时,晶体管的击穿电场可以保持在一 个较高的值,接近甚至超过了 GaAs: 4 X 105V/cm。选定的金属氮氧化物及其混合物是在低于 800°C (更优选的是低于500°C)的衬底温度沉积,因此满足了低的热预算。结(junction)与 晶体管相关的掺杂杂质分布以及已经形成在CMOS逻辑与控制电路芯片410的金属互连线将 不会受到所述第一有源沟道层450沉积的影响。当金属氮氧化物第一有源沟道层沉积在非 常低的温度,如低于200°C,则最好进行沉积后退火,这可能会使用小的热预算在高达1〇〇〇 °C的高温下操作不到一秒钟。

[0123]根据本发明,为达到在具有低热预算的金属氮氧化物第一有源沟道层450的集成 智能型电力电子电路芯片上的可靠运行,第一栅极绝缘层440的材料优选自材料组:二氧化 硅,氮化硅,氧化铝,氮化铝,氧化铪,钛酸锶及它们的混合物。

[0124]功率晶体管的功率开关或电信号放大可能会影响逻辑与控制电路芯片上器件的 工作。根据本发明的实施例,为减少功率晶体管的功率开关或电信号放大功能不必要的影 响,可通过第一接地金属层来实现。图4b中集成智能型电力电子电路芯片400b包括了功率 晶体管400Tb和逻辑与控制电路芯片410的示意图,其中功率晶体管400Tb直接在逻辑与控 制电路芯片410上集成制造。所述功率晶体管400Tb包括了具有第一芯片钝化层厚度420t的 第一芯片钝化层420,具有第二芯片钝化层厚度424t的第二芯片钝化层424,具有第一接地 金属层厚度422t的第一接地金属层4M,所述第一接地金属层422夹在所述第一芯片钝化层 420和所述第二芯片钝化层424之间,以实现第一芯片钝化层和第二芯片钝化层的电气隔 离,并减少所述功率晶体管400Tb和逻辑与控制电路芯片410之间的千扰。所述功率晶体管 400Tb还包括了具有第一栅极层厚度43〇t的第一栅极层430、具有第一栅极绝缘层厚度440t 和第一栅极绝缘层固定电荷类型的第一栅极绝缘层440、具有第一有源沟道层厚度450t的 低温金属氮氧化物第一有源沟道层45〇,源极妨0,漏极470、具有第一表面钝化层厚度480t 的第一表面钝化层480。为了实现对所述功率晶体管400Tb的控制,功率晶体管400Tb通过导 通孔42〇cl,420c2与所述逻辑与控制电路芯片410相接;所述功率晶体管的输出从漏极470 通过输出触点490连接到外部电源和负载(图中未示出)。

[0125]由于栅极下方的导通孔的存在可能会影响栅极形态,从而影响微波或毫米波的性 能。根据本发明的另一个实例,图4c给出了包括功率晶体管400TC和逻辑与控制电路芯片 410的集成智能型电力电子电路芯片400c,其中功率晶体管400Tc直接在逻辑与控制电路芯 片410上制造集成。所述功率晶体管400Tc包含了具有第一芯片钝化层厚度420t的第一芯片 钝化层420,以实现所述功率晶体管400Tc和所述逻辑与控制电路芯片410的电气隔离;还包 括了具有第一栅极层厚度430t的第一栅极层430、漏极470、源极460,具有第一栅极绝缘层 厚度440t和第一栅极绝缘层固定电荷类型的第一栅极绝缘层440、具有第一表面钝化层厚 度48〇t的第一表面钝化层48〇。所述功率晶体管400Tc被沉积在无导通孔的第一芯片钝化层 420的某个区域上,并通过该区域外的导通孔连接到所述逻辑与控制电路芯片410上。因此, 将导通孔移动到栅极之外的区域,将会消除导通孔对栅极形态造成的任何不期望的影响。 [0126]为了集成智能型电力电子电路芯片的电源开关和电信号放大应用,最好是实现薄 膜晶体管(及其模块)和逻辑与控制电路芯片410下方第一芯片钝化层420的电气隔离。这里 引入一个接地金属层,以减少薄膜功率晶体管和逻辑与控制电路芯片之间的干扰。图4d表 示具有直接在逻辑与控制电路芯片410上制造功率晶体管400Td的集成智能型电力电子电 路芯片400d的示意图。所述功率晶体管4〇〇Td具有第一芯片钝化层厚度420t的第一芯片钝 化层4加,具有第一接地金属层厚度422t的第一接地金属层422,具有第二芯片钝化层厚度 4Mt的第二芯片钝化层424,以实现所述功率晶体管400Td和所述逻辑与控制电路芯片410 的电气隔离并减少千扰。所述功率晶体管400Td还包括了具有第一栅极层厚度430t的第一 栅极层430、具有第一栅极绝缘层厚度440t和第一栅极绝缘层固定电荷类型的第一栅极绝 缘层440、具有第一有源沟道层厚度45〇t的低温金属氮氧化物第一有源沟道层450、源极 你0、漏极47〇、具有第一表面钝化层厚度480t的第一表面钝化层480。所述功率晶体管400Td 被沉积在无导通孔的第一芯片钝化层420的某个区域上,并通过该区域外的导通孔连接到 所述逻辑与控制电路芯片410上。导通孔制造在栅极区域以外,可以降低具有接地金属层的 智能集成功率晶体管和逻辑与控制电路芯片之间的任何不希望的干扰。

[0127]功率晶体管的临界电压受第一栅极绝缘层里的固定电荷和电荷类型的影响。另一 本发明的实施例,为了更好地控制所述临界电压,图4e表示具有直接在逻辑与控制电路芯 片410上制造功率晶体管400Te的集成智能型电力电子电路芯片4〇〇e的示意图。所述功率晶 体管400Te具有第一芯片钝化层厚度420t的第一芯片钝化层420,以实现所述功率晶体管 400Te和所述逻辑与控制电路芯片410的电气隔离。所述功率晶体管4〇〇Te还包括了具有第 一栅极绝缘层厚度440-lt和第一栅极绝缘层固定电荷类型的第一栅极绝缘层440-1,具有 第二栅极绝缘层厚度440-2t和第二栅极绝缘层固定电荷类型的第二栅极绝缘层440-2,形 成复合栅极绝缘层以控制栅极绝缘电荷,从而进一步控制所述功率晶体管4〇〇Te的临界电 压,此外还包括了具有第一栅极层厚度430t的第一栅极层430、具有第一有源沟道层厚度 450t的低温金属氮氧化物第一有源沟道层450、漏极470、源极460,以具有第一表面钝化层 厚度480t的第一表面钝化层480。通过控制第一栅极绝缘层电荷、电荷类型和厚度以及第二 栅极绝缘层电荷、电荷类型和厚度,功率晶体管的临界电压被控制。

[0128]为提高载流子的迀移率,最优的方式是将掺杂原子的离子与电荷载流子分开。在 这种方式中,不需要的杂质载流子的散射会减小。根据本发明的实施例,图4f表示具有直接 在逻辑与控制电路芯片410上制造功率晶体管400Tf的集成智能型电力电子电路芯片400f 的示意图。所述功率晶体管400Tf上具有第一有源沟道层厚度450-lt和第一有源沟道能隙 的低温金属氮氧化物第一有源沟道层450-1,和具有第二有源沟道层厚度450-2t和第二有 源沟道能隙的低温金属氮氧化物第二有源沟道层450-2。第一、第二有源沟道层是直接沉积 在逻辑与控制电路芯片410上的具有第一芯片钝化层的厚度420t的第一芯片钝化层420上, 第一芯片钝化层420实现了所述功率晶体管400Tf和所述逻辑与控制电路芯片410之间的电 气隔离。第一有源沟道层能隙的值要大于所述第二有源沟道层能隙,以实现自由电荷载流 子和杂质离子的分离,从而提高电荷载流子的迀移率。所述功率晶体管400Tf还包括了具有 第一栅极绝缘层厚度440t和第一栅极绝缘层固定电荷类型的第一栅极绝缘层44〇,其用于 控制所述低温第二有源沟道层载流子密度并增加所述电荷载流子的迁移率;还包括了具有 第一栅极层厚度430t的第一栅极层430、漏极470、源极460,具有第一表面钝化层厚度480t 的第一表面钝化层480。在这种方式中,较大能隙的低温金属氮氧化物第一有源沟道层450-1中杂质提供的载流子会落入到较小能隙的第二有源沟道层450-2。第二有源沟道层450-2 的电荷载流子与第一有源沟道层450-1中的离子间将具有削弱的引力。

[0129]为改进功率器件的电荷载流子迁移率,并有更好地控制临界电压,根据另一本发 明的实施例,图4g提供了具有功率晶体管400Tg的集成智能型电力电子电路芯片400g的示 意图。所述功率晶体管400Tg包含了具有第一有源沟道层厚度450-It的低温金属氮氧化物 第一有源沟道层450-1,和具有第二有源沟道层厚度450-2t的低温金属氮氧化物第二有源 沟道层450_2。第一、第二有源沟道层直接沉积在所述逻辑与控制电路芯片41〇上的具有第 一芯片钝化层的厚度420t的第一芯片钝化层420上,第一芯片钝化层420实现了所述功率晶 体管400Tg和所述逻辑与控制电路芯片410之间的电气隔离。

[0130]所述功率晶体管400Tg还包括了具有第一栅极绝缘层厚度440-lt和第一栅极绝缘 层固定电荷类型的第一栅极绝缘层440-1,具有第二栅极绝缘层厚度440-2t和第二栅极绝 缘层固定电荷类型的第二栅极绝缘层440-2,以形成复合栅极绝缘层以控制栅极绝缘电荷, 从而进一步控制所述功率晶体管400Tg的临界电压,还包括了第一栅极层厚度430t的第一 栅极层430、漏极470、源极460,以及具有第一表面钝化层厚度480t的第一表面钝化层480。 通过加入具有第二栅极绝缘层的电荷类型的第二栅极绝缘层440-2和第二有源沟道层450-2,功率晶体管400Tg的临界电压可以被控制,第二有源沟道层450-2的电荷载流子迁移率可 以提高,为智能电力电子电路芯片改进功率晶体管的性能。

[0131]为了实现图5a中集成智能型电力电子电路芯片5〇〇a的功率开关或电信号放大调 整功能,根据本发明,需要包括至少一个具有低温金属氮氧化物第一有源沟道层的功率晶 体管(图中未示出),还应包括至少一个薄膜电容器5〇〇Ca,至少一个薄膜电阻器500Ra,至少 一个薄膜电感器(图中未示出)来调节输入信号和输出信号,见图5a和图5b。

[0132]薄膜电容器500Ca直接在逻辑与控制电路芯片410上制造,所述逻辑与控制电路芯 片410上沉积了具有第一芯片钝化层厚度42〇t的第一芯片钝化层420,以实现所述薄膜电容 器、所述薄膜电阻器、所述逻辑与控制电路芯片410之间的电气隔离;为了与具有低温有源 沟道层的功率晶体管集成,所述的薄膜电容器5〇〇Ca包含了:具有第一电容电极厚度530t的 第一电容电极530,第一电容器电介质层厚度540t的第一电容器介电层540,具有第二电容 器电极厚度570t的第二电容器电极57〇,具有第一表面钝化层厚度550t的第一表面钝化层 550;所述的薄膜电阻器500Rb应包含:具有第一薄膜电阻电极厚度570’ t的第一薄膜电阻电 极570’,具有第一电阻层厚度590t的第一电阻层590,具有第二薄膜电阻电极厚度570” t的 第二薄膜电阻电极57〇”和具有第二表面钝化层厚度550 ’ t与第二表面钝化层的厚度550 ’。 [0133]对于本领域技术人员,电感器的结构是显而易见的。为形成一个完整的功率开关 电路或放大电路,需要多个薄膜电阻器,薄膜电容器和薄膜电感器与至少一个具有低温金 属氮氧化物第一有源沟道层的薄膜晶体管集成。

[0134]为了减小功率晶体管和逻辑与控制电路芯片之间的任何不希望的干扰,根据本发 明又一实施例,图5b提供了一种集成智能型电力电子电路芯片50〇b的示意图,其中薄膜电 容器500Cb及薄膜电阻器500Rb直接沉积在逻辑与控制电路芯片410上,500b还具有第一芯 片钝化层厚度420t的第一芯片钝化层420,具有第二芯片钝化层厚度424t的第二芯片钝化 层424,具有第一接地金属层厚度422t与第一接地金属层422,以实现所述薄膜电容器、所述 薄膜电阻器、所述逻辑与控制电路芯片410之间的电气隔离以及降低RF干扰。具有第二栅极 绝缘层厚度和第二栅极绝缘层固定电荷类型的第二栅极绝缘层用于控制功率晶体管的临 界电压,具有第二有源沟道层厚度的第二有源沟道层用于改善载流子迁移率。

[0135]为了与含有低温有源沟道层的功率晶体管集成,所述的薄膜电容器500Cb应包含: 具有第一电容电极厚度530t的第一电容电极530,第一电容器电介质层厚度540t的第一电 容器介电层540,具有第二电容器电极厚度57〇t的第二电容器电极570,具有第一表面钝化 层厚度5f50t的第一表面钝化层5J50;所述的薄膜电阻器应包含:具有第一薄膜电阻电极厚度 57〇’ t的第一薄膜电阻电极5了0’,具有第一电阻层厚度590t的第一电阻层590,具有第二薄 膜电阻电极厚度570” t的第二薄膜电阻电极570”和具有第二表面钝化层厚度550’t与第二 表面钝化层的厚度550’。

[0136] 连接功率晶体管,薄膜电阻器,薄膜电容器和薄膜电感器的是多条沉积在逻辑与 控制电路芯片410上的传输线600和600’(见图6a和6b)。

[0137] 图6a是直接沉积在逻辑与控制电路410上微带传输线670示意图,图中包含具有第 一芯片钝化层厚度420t的第一芯片钝化层420,具有第一接地金属层厚度422t的第一接地 金属层422,具有第二芯片钝化层厚度424t的第二芯片钝化层424,以在所述微带传输线670 和所述逻辑与控制电路芯片410之间实现电气隔离和降低射频千扰;为了与低温有源沟道 层的功率晶体管集成,所述微带传输线67〇具有一个微带传输线宽度67加和微带传输线厚 度67〇t。应该注意的是传输线6〇0,6〇0’的特性阻抗必须被控制为接近50欧姆,以减少不必 要的反射和干扰。所述第一芯片钝化层优选的厚度值是在从4到10微米的范围;传输线的宽 度值是从5微米至100微米的范围。

[0138] 图6b是具有共面波导厚度670’t和共面波导宽度670’w的薄膜共面波导670’的示 意图。其中第一接地线680包含了具有第一共面间隙空间670s的第一共面间隙670g;第二接 地线680 ’包含了具有第二共面间隙空间670 ’ s的第二共面间隙670 ’ g,直接沉积在逻辑与控 制电路410上的有:具有第一表面钝化层厚度420t的第一表面钝化层420,具有第一接地金 属层厚度422t的第一接地金属层422,具有第二钝化层厚度424t的第二钝化层424,以实现 所述共面波导67〇’和所述逻辑与控制电路410之间的电气隔离;为了与低温有源沟道层的 功率晶体管集成,需构造一个智能功率开关或一个RF放大器,并选择所述第一钝化层厚度 42〇t,共面波导宽度,共面波导厚度,第一共面间隙空间670s,第二共面间隙空间670’s以控 制所述共面波导的特性阻抗。

[0139]用于功率开关或者电信号放大的具有金属氮氧化物有源沟道层的薄膜晶体管已 作详细描述,底栅薄膜晶体管的结构已被采用,同样具有顶栅结构的金属氮氧化物有源沟 道层薄膜晶体管也可使用。现在参照图7,该图是一个用于毫米波放大的且具有薄膜功率晶 体管700TR的MMIC700的示意图,所示的薄膜电阻器700R,薄膜电容器700C,具有金属氮氧化 物有源沟道层715的薄膜晶体管700TR都沉积在CMOS逻辑与控制电路芯片705上的具有第一 芯片钝化层厚度710T的第一芯片钝化层710上。CMOS逻辑与控制电路芯片705具有逻辑与控 制电路芯片厚度705T以及具有底部金属接地层厚度785T的底部金属接地层785。所述薄膜 电阻器700R包括了具有薄膜电阻层厚度760T的薄膜电阻层760、具有薄膜电阻电极厚度 77〇T的第一薄膜电阻电极77〇A和第二薄膜电阻电极770B,定义了一个薄膜电阻电极间距 760L和具有表面钝化层厚度780T的表面钝化层780。

[0140]所述具有薄膜电容器包括了具有底部电极厚度725T的薄膜电容器底部电极725和 薄膜电容器底部电极漏极725D,具有薄膜电容器介电层厚度750T的薄膜电容器介电层750, 具有薄膜电容器顶部电极厚度755T的薄膜电容器顶部电极755,与所述薄膜电容器底部电 极725通过电容器重叠区域74礼重叠。所述薄膜晶体管7〇OTR包括了具有有源沟道厚度715T 的金属氮氧化物有源沟道层715,漏极接触层720D,具有接触层厚度720T的源极接触层 720S,所述漏极接触层MOD接触所述薄膜电容器底部电极725的一部分,所述源极接触层 72〇S接触源极金属电极725S的一部分,栅极绝缘层厚度730T的栅极绝缘层730,其中所述功 率晶体管器件具有一个顶栅结构,顶栅结构中的闸杆部分735有闸杆长度735L和闸杆高度 735T,闸顶部分740有闸顶长度740L和闸顶高度740T,所述闸杆部分和闸顶部分的截面部分 选择从50纳米到2微米,适于毫米波应用的高频率开关或者放大。

[0141 ]为了简化说明,形成模块和放大器所需的薄膜电感器未在图7中示出。应当指出, 形成完整的模块或放大器,需要至少一个薄膜电阻器,至少一个薄膜电容器,至少一个薄膜 电感器和至少一个具有金属氮氧化物有源通道的薄膜晶体管。为了最大限度地减少所述 CMOS逻辑与控制电路芯片和沉积在所述第一芯片钝化层420上的薄膜电阻器,薄膜电容器, 薄膜电感器和薄膜晶体管之间不必要的干扰,最好具有第一接地金属层422和第二芯片钝 化层4¾ (参见图4d),使得所述第一接地金属层夹在所述第一芯片钝化层和第二芯片钝化 层之间。选择所述第一芯片钝化层的厚度,从而在所述第一芯片钝化层顶部的传输阻抗接 近50欧姆。

[0142] 参考文献 [0143]图8的参考文献:

[0144] [T01]应用物理杂志,2〇〇7年第101卷,第114511-1〜6页,“纳米硅金属氧化物半导 体场效应晶体管的准弹道运输:实验与蒙特卡罗分析”,J.露莎科沃斯基等人。

[0145] [T02]物理系半导体器件,施敏,威利跨学科出版社,1981。

[0146] [T03]应用物理快报,20〇8年第92卷,第151911-1〜3页,“石墨烯的极高热导率:展 望纳米电子电路的热管理应用”,S.高瑟等人。

[0147] [T04]核材料杂志。第307-311页。第1120卷,20〇2年,“热扩散/电导率或辐射的单 片化学气相沉积碳化硅”,葛扬布拉德等人。

[0148] [T05]物理评论B卷。第85卷,第115317页,2012年,“n型单层二硫化钼的声子限制 流动性的第一性原理研宄”,K•克里斯汀等人。

[0149] [T06]第25届国际会议微电子,贝尔格莱德,塞尔维亚和黑山,2006年5月14日至17 日,“本征击穿和材料带隙之间的关系”,王莉茉。

[0150] [T07]美国陶瓷学会杂志,第75卷,第10期,第2790〜94页,1992年。“单晶氧化铝的 电导率和电子迁移率的晶面取向影响”,弗里茨湾等人。

[0151] [T08]应用物理快报,第104卷,第203111-1〜5 (2014)。“具有宽带隙纳米薄膜的高 电压场效应晶体管”,W.S.黄等人。

[0152] [T09]凝聚态物理世界杂志,第二卷,第42-46页,2012年。“无序单体半导体的动态 变形电子-声子相互作用”,P.特里帕西等人。

[0153] [T10]半导体杂志,第33卷,第4期,第043001-1〜4页,2012年4月,“Zn3N2的结构和 光学特性在NH3-Ar混合气体的磁控溅射”,吴姜堰等人。

[0154] [T11]物理学学报D辑:应用物理学,第45卷,第135101-1〜9页,2012年。“在含氮大 气中制备氮化锌膜的反应性磁控派射”,江南柯等人。

[0155] [T12]应用物理快报,第78卷,第8期,第1080〜1082页,2001年“在6H-SiC上氮化镓 的分子束外延的生长初始阶段”,J.路等人。

[0156] [T13]超高倍显微仪,第99卷。第49-64页,2004年。“立方氮化铝在A1和N Kedges和 A1 L23边缘电子能量损失近边结构的模拟”,J.C.乐博斯等人。

[0157] [T14]表面与涂层技术,第196卷,第130〜134页,2005年,“表面离子束增强沉积氮 化铝薄膜的电学性能”,安振华等人。

[0158] [T15]藤仓技术评论,第41〜45页,2009年,“氮化铝的单晶生长”,H蒲田等人。

[0159] [T16]中国物理B,第21卷,第9期,第093402-1〜7页,2012年“电子非弹性平均自由 程的固体:理论方法”,S. H.潘迪亚等人。

[0160] [T17]硕士学位论文,T6cnico Lisboa出版社,2013年“在TFT结构中Zn3N2薄膜的沉 积和应用”,玛丽亚.路易莎。

[0161] [T18]真空科学和技术杂志,第24卷,第3期,第396-407页,2006年。“电子非弹性平 均自由路径和一个硼一个碳以及它们的氮化物的作为由反射电子能量损失谱定量分析测 定的介电特性”,P.皮尔特等人。

[0162] [H9]物理评论B,第85卷,第035415-1〜9页,2012年,“功能化BN片的带隙工程”, A.巴特查亚等人。

[0163] [T20]科技杂志,第4卷,第1期,第61〜71页,2012年,“氧化锡薄膜在不同的退火温 度的光学性质研宄”,S.巴索等人。

[0164] [T21]墨西哥物理学评论,x 55(1),第102-104页,2009年,“磁控溅射沉积的TiOxNy 薄膜的光学与结构表征”,E.赫恩等人。

[0165] [T22]应用物理A,第109卷,第267-271页,2012年,“由氮化锡薄膜的热制程生长的 氮掺杂Sn02薄膜的p型传导”,S.S潘等人。

[0166] [T23]物理化学杂志C,第112卷。第13248-13257页,2008年,“长期氧化对二氧化钛 半导体性质的影响”,T.巴克等人。

[0167] [T24]纳米研究快报,第4卷,第1103-1109页,2009年,“使用化学气相沉积法的氮 化锡SnxNy纳米线的合成”,Z.马修等人。

Claims (29)

1.一种用于功率开关的集成智能型电力电子电路芯片,包含至少一个具有低温金属氮 氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包含了一个逻辑与控制电路芯 片、具有第一芯片钝化层厚度的第一芯片钝化层、具有第一栅极层厚度的第一栅极层、具有 第一栅极绝缘层厚度和第一栅极绝缘层固定电荷类型的第一栅极绝缘层、具有第一有源沟 道层厚度的第一有源沟道层、漏极、源极、具有第一表面钝化层厚度的第一表面钝化层;所 述第一有源沟道层具有第一有源沟道层能隙,所述功率晶体管器件接收所述逻辑与控制电 路芯片的控制信号,所述逻辑与控制电路芯片与具有低温金属氮氧化物的功率晶体管是直 接集成;所述的低温金属氮氧化物是指该低温金属氮氧化物沉积的衬底温度低于800摄氏 度,所述金属氮氧化物是能隙大于〇_5eV,自由载流子平均自由程小于6nm,击穿电场大于4 X 105V/cm的半导体材料。
2. 根据权利要求1所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一 个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:其中所述逻辑 与控制电路芯片是一个硅基CMOS工艺芯片。
3. 根据权利要求1所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一 个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:其中所述第一 有源沟道层的材料选自以下材料组:氮氧化铟,氮氧化镓,氮氧化锌,及它们的混合物。
4. 根据权利要求3所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一 个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:所述的第一有 源沟道层的材料还包括了作为掺杂材料的氮氧化钛、氮氧化锗、氮氧化铝、氮氧化硅,其掺 杂比例应小于1 %。
5. 根据权利要求1所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一 个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:其中所述第一 栅极绝缘层的材料选自以下材料组:二氧化硅,氮化硅,氧化铝,氮化铝,氧化铪,钛酸锶及 它们的混合物。
6. 根据权利要求1所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一 个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包括具有第 一接地金属层厚度的第一接地金属层,具有第二芯片钝化层厚度的第二芯片钝化层,所述 第一接地金属层夹在所述第一芯片钝化层和第二芯片钝化层之间,以减少所述功率晶体管 器件和逻辑与控制电路芯片之间的干扰。
7. 根据权利要求1所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一 个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包括具有第 二有源沟道层厚度和第二有源沟道层能隙的第二有源沟道层,所述的第二有源沟道层能隙 要比所述第一有源沟道层能隙小,以增加该第二有源沟道层的载流子迁移率。
8. 根据权利要求7所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一 个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:所述的第二有 源沟道层的材料选自以下材料组:氮氧化铟,氮氧化镓,氮氧化锌,及它们的混合物。
9. 根据权利要求8所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一 个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:所述的第二有 源沟道层的材料还包括了作为掺杂材料的氮氧化钛、氮氧化锗、氮氧化铝、氮氧化硅,其掺 杂比例应小于1 %。
10. 根据权利要求1所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一 个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包括具有第 二栅极绝缘层厚度和第二栅极绝缘层固定电荷类型的第二栅极绝缘层,以控制所述功率晶 体管器件的临界电压。
11. 根据权利要求1所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一 个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包括具有第 二栅极绝缘层厚度和第二栅极绝缘层固定电荷类型的第二栅极绝缘层,以控制所述功率晶 体管器件的临界电压,还包括具有第二有源沟道层厚度的第二有源沟道层以增加第二有源 沟道层的载流子迀移率。
12. 根据权利要求1所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一 个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包括具有第 一接地金属层厚度的第一接地金属层,和具有第二芯片钝化层厚度的第二芯片钝化层;所 述第一接地金属层夹在所述第一芯片钝化层和第二芯片钝化之间,以减少所述集成智能型 电力电子电路芯片和逻辑与控制电路芯片之间的干扰;还包括具有第二栅极绝缘层厚度和 第二栅极绝缘层固定电荷类型的第二栅极绝缘层,以控制所述功率晶体管器件的临界电 压;还包括了具有第二有源沟道层厚度的第二有源沟道层,以增加第二有源沟道层的载流 子迁移率。
13. 根据权利要求1所述的用于功率开关的集成智能型电力电子电路芯片,包含至少一 个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包括至少一 个薄膜电阻器,至少一个薄膜电容器和至少一个薄膜电感器以调节输入信号和输出信号。
14. 一种用于放大电信号的集成智能型功率放大电路芯片,包含至少一个具有低温金 属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包含了一个逻辑与控制电 路芯片、具有第一芯片钝化层厚度的第一芯片钝化层、具有第一栅极层厚度的第一栅极层、 具有第一栅极绝缘层厚度和第一栅极绝缘层固定电荷类型的第一栅极绝缘层、具有第一有 源沟道层厚度的第一有源沟道层、漏极、源极、具有第一表面钝化层厚度的第一表面钝化 层,所述功率晶体管器件接收所述逻辑与控制电路芯片的控制信号,所述逻辑与控制电路 芯片与具有低温金属氮氧化物的功率晶体管是直接集成;所述的低温金属氮氧化物是指该 低温金属氮氧化物沉积的衬底温度低于800摄氏度,所述金属氮氧化物是能隙大于0.5eV, 自由载流子平均自由程小于6nm,击穿电场大于4X 105V/cm的半导体材料。
15. 根据权利要求14所述的用于放大电信号的集成智能型功率放大电路芯片,包含至 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:其中所述 逻辑与控制电路芯片是一个硅基CMOS工艺芯片。
16. 根据权利要求14所述的用于放大电信号的集成智能型功率放大电路芯片,包含至 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:其中所述 第一有源沟道层的材料选自以下材料组:氮氧化铟,氮氧化镓,氮氧化锌,及它们的混合物。
17. 根据权利要求16所述的用于放大电信号的集成智能型功率放大电路芯片,包含至 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:所述的第 一有源沟道层的材料还包括了作为掺杂材料的氮氧化钛、氮氧化锗、氮氧化铝、氮氧化硅, 其掺杂比例应小于1%。 >
18. 根据权利要求14所述的用于放大电信号的集成智成型功率放大电路芯片,包含至 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:其中所述 第一栅极绝缘层的材料选自下述材料组:二氧化硅,氮化硅,氧化铝,氮化铝,氧化铪,钛酸 锶以及它们的混合物。
19. 根据权利要求14所述的用于放大电信号的集成智能型功率放大电路芯片,包含至 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包括具 有第一接地金属层厚度的第一接地金属层,具有第二芯片钝化层厚度的第二芯片钝化层, 所述第一接地金属层夹在所述第一芯片钝化层和所述第二芯片钝化层之间,以减少所述功 率晶体管器件和逻辑与控制电路芯片之间的干扰。
20. 根据权利要求14所述的用于放大电信号的集成智能型功率放大电路芯片,包含至 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包括具 有第二有源沟道层厚度和第二有源沟道层能隙的第二有源沟道层,所述的第二有源沟道层 能隙要比第一有源沟道层能隙小,以增加第二有源沟道层的载流子迁移率。
21. 根据权利要求20所述的用于放大电信号的集成智能型功率放大电路芯片,包含至 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:所述的第 二有源沟道层的材料选自以下材料组:氮氧化铟,氮氧化镓,氮氧化锌,及它们的混合物。
22. 根据权利要求21所述的用于放大电信号的集成智能型功率放大电路芯片,包含至 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:所述的第 二有源沟道层的材料还包括了作为掺杂材料的氮氧化钛、氮氧化锗、氮氧化铝、氮氧化硅, 其掺杂比例应小于1 %。
23. 根据权利要求14所述的用于放大电信号的集成智能型功率放大电路芯片,包含至 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包括具 有第二栅极绝缘层厚度和第二栅极绝缘层固定电荷类型的第二栅极绝缘层,以控制所述功 率晶体管器件的临界电压。
24. 根据权利要求14所述的用于放大电信号的集成智能型功率放大电路芯片,包含至 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包括具 有第二栅极绝缘层厚度和第二栅极绝缘层固定电荷类型的第二栅极绝缘层,以控制所述集 成智能型功率放大电路芯片的临界电压,还包括具有第二有源沟道层厚度的第二有源沟道 层,以增加第二有源沟道层的载流子迁移率。
25. 根据权利要求14所述的用于放大电信号的集成智能型功率放大电路芯片,包含至 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包括具 有第一接地金属层厚度的第一接地金属层,具有第二芯片钝化层厚度的第二芯片钝化层, 所述的第一接地金属层夹在所述第一芯片钝化层和所述第二芯片钝化层之间,以减少所述 集成智能型功率放大电路芯片和逻辑与控制电路芯片之间的干扰;还包括具有第二栅极绝 缘层厚度和第二栅极绝缘层固定电荷类型的第二栅极绝缘层,以控制所述功率晶体管器件 的临界电压;还包括具有第二有源沟道层厚度的第二有源沟道层,以增加第二有源沟道层 的载流子迀移率;所述第一芯片钝化层的作用是优化在第一芯片钝化层中微波传输线的结 构以使其特性阻抗基本接近50欧姆。
26. 根据权利要求14所述的用于放大电佶巧*的果风食此玉屻伞肷入电峪心片,包白主 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包括至 少一个薄膜电阻器,至少一个薄膜电容器和至少一个薄膜电感器以调节输入信号和输出信 号。
27. 根据权利要求14所述的用于放大电信号的集成智能型功率放大电路芯片,包含至 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:还包括至 少一个薄膜电阻器,至少一个薄膜电容器和至少一个薄膜电感器,所述薄膜电阻器,薄膜电 容器和薄膜电感器被沉积在第一芯片钝化层上,通过在所述芯片钝化层上的多个传输线将 所述功率晶体管器件、薄膜电阻器、薄膜电容器和薄膜电感器连接在一起以实现电信号的 调节。
28. 根据权利要求14所述的用于放大电信号的集成智能型功率放大电路芯片,包含至 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:其中所述 功率晶体管器件具有一个顶栅结构,顶栅结构中的闸杆部分有闸杆长度和闸杆高度,闸顶 部分有闸顶长度和闸顶高度,所述闸杆部分和闸顶部分的截面部分选择会影响电信号的高 频率开关和放大。
29. 根据权利要求14所述的用于放大电信号的集成智能型功率放大电路芯片,包含至 少一个具有低温金属氮氧化物第一有源沟道层的功率晶体管器件,其特征在于:所述的电 信号包括电压信号,电流信号,频段在5〇〇MHz〜100GHz之间的高频微波和毫米波信号,频段 在lOKHz〜1GHz之间的低频无线充电电波信号。
CN 201510028542 2015-01-21 2015-01-21 具有金属氮氧化物有源沟道的集成功率器件 CN104681619B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201510028542 CN104681619B (zh) 2015-01-21 2015-01-21 具有金属氮氧化物有源沟道的集成功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201510028542 CN104681619B (zh) 2015-01-21 2015-01-21 具有金属氮氧化物有源沟道的集成功率器件

Publications (2)

Publication Number Publication Date
CN104681619A true CN104681619A (zh) 2015-06-03
CN104681619B true CN104681619B (zh) 2017-12-29

Family

ID=53316434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201510028542 CN104681619B (zh) 2015-01-21 2015-01-21 具有金属氮氧化物有源沟道的集成功率器件

Country Status (1)

Country Link
CN (1) CN104681619B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1795547A (zh) * 2003-05-26 2006-06-28 大见忠弘 P-沟道功率mis场效应晶体管和开关电路
CN101308782A (zh) * 2007-05-18 2008-11-19 株式会社半导体能源研究所 Soi衬底的制造方法、以及半导体装置的制造方法
CN103227282A (zh) * 2012-01-30 2013-07-31 夏普株式会社 可变阻抗元件以及非易失性半导体存储装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070001231A1 (en) * 2005-06-29 2007-01-04 Amberwave Systems Corporation Material systems for dielectrics and metal electrodes
JP4282691B2 (ja) * 2006-06-07 2009-06-24 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1795547A (zh) * 2003-05-26 2006-06-28 大见忠弘 P-沟道功率mis场效应晶体管和开关电路
CN101308782A (zh) * 2007-05-18 2008-11-19 株式会社半导体能源研究所 Soi衬底的制造方法、以及半导体装置的制造方法
CN103227282A (zh) * 2012-01-30 2013-07-31 夏普株式会社 可变阻抗元件以及非易失性半导体存储装置

Also Published As

Publication number Publication date Type
CN104681619A (zh) 2015-06-03 application

Similar Documents

Publication Publication Date Title
Wu et al. Bias dependent microwave performance of AlGaN/GaN MODFET's up to 100 V
Wu et al. Very-high power density AlGaN/GaN HEMTs
Kawarada et al. Enhancement mode metal‐semiconductor field effect transistors using homoepitaxial diamonds
US6271552B1 (en) Lateral RF MOS device with improved breakdown voltage
US6593191B2 (en) Buried channel strained silicon FET using a supply layer created through ion implantation
US6831332B2 (en) Microwave field effect transistor structure
US20030006415A1 (en) Semiconductor device
US20050173739A1 (en) Semiconductor device and method for manufacturing same
US6222233B1 (en) Lateral RF MOS device with improved drain structure
EP0334006A1 (en) Stacked channel heterojunction fet
US7969243B2 (en) Electronic circuits including a MOSFET and a dual-gate JFET
US20050139921A1 (en) NMOS device, PMOS device, and SiGe HBT device formed on SOI substrate and method of fabricating the same
Buniatyan et al. Wide gap semiconductor microwave devices
US20100102358A1 (en) Single voltage supply pseudomorphic high electron mobility transistor (phemt) power device and process for manufacturing the same
US6654604B2 (en) Equipment for communication system
US20030141518A1 (en) Semiconductor device and equipment for communication system
Yoshida et al. A high-power AlGaN/GaN heterojunction field-effect transistor
Camilleri et al. Silicon MOSFETs, the microwave device technology for the 1990s
US7928804B2 (en) Power amplifier
US20050184343A1 (en) MESFETs integrated with MOSFETs on common substrate and methods of forming the same
Svelto et al. A bond-wire inductor-MOS varactor VCO tunable from 1.8 to 2.4 GHz
CN101257047A (zh) 一种耐高压的横向双扩散mos晶体管
Lemme et al. Two-dimensional materials for electronic applications
US6838731B1 (en) Microwave transistor structure having step drain region
CN101635262A (zh) 一种锗基肖特基晶体管的制备方法

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
GR01