CN103295878B

CN103295878B - 一种多层纳米线结构的制造方法

Info

Publication number: CN103295878B
Application number: CN201210046312.7A
Authority: CN
Inventors: 王文博
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2012-02-27
Filing date: 2012-02-27
Publication date: 2016-05-25
Anticipated expiration: 2032-02-27
Also published as: CN103295878A

Abstract

本发明提供一种多层纳米线结构的制造方法，包括：a)提供第一硅基体，在所述第一硅基体上形成第一氧化物层；b)提供第二硅基体，对所述第二硅基体实施氢离子注入，以在所述第二硅基体中形成一定位标记；c)实施一智能切割工艺，以在所述第一硅基体上形成一绝缘体上硅结构；d)在所述绝缘体上硅结构上形成第二氧化物层；e)重复步骤b)-步骤d)，以在所述第一硅基体上形成多层绝缘体上硅结构；f)定义所述纳米线结构的图形；g)蚀刻所述多层绝缘体上硅结构，以在所述第一硅基体上形成所述多层纳米线结构；h)去除所述多层纳米线结构中的每条纳米线下方的所述第二氧化物层。根据本发明，可以使形成的所述纳米线之间的晶向不一致。

Description

一种多层纳米线结构的制造方法

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种多层纳米线结构(Nanowire)的制造方法。

背景技术

根据摩尔定律，半导体器件的尺寸逐步按比例减小，在此情况下，为了更有效的控制短沟道效应，具有非平面结构的半导体器件得到广泛应用，例如鳍式场效应晶体管(FinFET)和纳米线场效应晶体管(NanowireFET)。

由于纳米线场效应晶体管的开态电流I_ON与所述晶体管中的纳米线数量和长度正相关，因此，具有多层纳米线结构的场效应晶体管的性能更为优越。所述多层纳米线结构的制备通常是在具有层间介电层的半导体衬底上形成定位标记或是掩膜，然后在所述定位标记所指示的位置或者未被所述掩膜遮蔽的位置采用沉积工艺形成所述纳米线。然而，采用以上方法形成的多层纳米线结构的晶向与所述半导体衬底的晶向是一致的，不能根据实际需要自由选择。

因此，需要提出一种多层纳米线结构的制造方法，可以使形成的所述纳米线之间的晶向不一致，或者使形成的所述纳米线与所述半导体衬底之间的晶向不一致。

发明内容

针对现有技术的不足，本发明提供一种多层纳米线结构的制造方法，包括：a)提供第一硅基体，在所述第一硅基体上形成第一氧化物层；b)提供第二硅基体，对所述第二硅基体实施氢离子注入，以在所述第二硅基体中形成一定位标记；c)实施一智能切割工艺，以在所述第一硅基体上形成一绝缘体上硅结构；d)在所述绝缘体上硅结构上形成第二氧化物层；e)重复步骤b)-步骤d)，以在所述第一硅基体上形成多层绝缘体上硅结构；f)定义所述纳米线结构的图形；g)蚀刻所述多层绝缘体上硅结构，以在所述第一硅基体上形成所述多层纳米线结构；h)去除所述多层纳米线结构中的每条纳米线下方的所述第二氧化物层。

进一步，所述第二硅基体的晶向和所述第一硅基体的晶向相同。

进一步，所述第二硅基体的晶向和所述第一硅基体的晶向不同。

进一步，采用化学气相沉积工艺或者热氧化工艺形成所述第一氧化物层和第二氧化物层。

进一步，所述第二氧化物层的厚度小于所述第一氧化物层的厚度。

进一步，所述第二氧化物层的厚度为0.02-0.5微米。

进一步，所述多层绝缘体上硅结构的层数大于或等于2。

进一步，所述多层绝缘体上硅结构中的每个硅层是所述第一硅基体或者所述第二硅基体。

进一步，所述每个硅层的晶向可以相同，也可以不同。

进一步，所述每个硅层的厚度为0.02-0.5微米。

进一步，所述多层绝缘体上硅结构中的每个绝缘体层是所述第二氧化物层。

进一步，采用离子注入工艺实施所述氢离子注入。

进一步，采用干法蚀刻工艺蚀刻所述多层绝缘体上硅结构，所述蚀刻过程直到露出所述第一氧化物层时终止。

进一步，采用湿法蚀刻工艺去除所述多层纳米线结构中的每条纳米线下方的所述第二氧化物层。

进一步，所述湿法蚀刻工艺采用的腐蚀液为稀释的氢氟酸。

本发明还提供一种半导体器件，所述半导体器件具有采用上述方法形成的多层纳米线结构。

根据本发明，可以使形成的所述纳米线之间的晶向不一致，或者使形成的所述纳米线与半导体衬底之间的晶向不一致。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1G为本发明提出的多层纳米线结构的制造方法的各步骤的示意图；

图2为本发明提出的多层纳米线结构的制造方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的多层纳米线结构的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

下面，参照图1A-图1G和图2来描述本发明提出的多层纳米线结构的制造方法的详细步骤。

参照图1A-图1G，其中示出了本发明提出的多层纳米线结构的制造方法的各步骤的示意图。

首先，如图1A所示，提供第一硅基体100，所述第一硅基体100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅等。作为示例，在本实施例中，所述第一硅基体100选用单晶硅材料构成。

接下来，采用化学气相沉积工艺或者热氧化工艺在所述第一硅基体100上形成第一氧化物层101，所述第一氧化物层101的构成材料包括氧化硅(SiO₂)。

接着，如图1B所示，提供第二硅基体100’，所述第二硅基体100’的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅等。作为示例，在本实施例中，所述第二硅基体100’选用单晶硅材料构成。所述第二硅基体100’的晶向和所述第一硅基体100的晶向可以相同，也可以不同。

接下来，采用离子注入工艺对所述第二硅基体100’实施氢离子注入102，注入的所述氢离子在所述第二硅基体100’中形成一定位标记，所述氢离子的注入深度由半导体器件的实际设计要求来决定。

接着，如图1C所示，实施一智能切割工艺(Smart-cut)，所述智能切割工艺包括以下步骤：将所述第二硅基体100’的经历所述氢离子注入的表面与形成在所述第一硅基体100上的所述第一氧化物层101的表面接触，使两个表面键合在一起形成一键合体；实施一退火工艺，以在所述第二硅基体100’中的注入所述氢离子的位置形成氢化物孔隙；沿着所述氢化物孔隙将所述键合体分割开来，在所述第一硅基体100上形成一绝缘体上硅结构(SOI)；研磨并清洗所述绝缘体上硅结构的所述分割面(即上表面)，使其平整光洁。

接着，如图1D所示，采用化学气相沉积工艺或者热氧化工艺在所述绝缘体上硅结构上形成第二氧化物层101’，所述第二氧化物层101’的构成材料包括氧化硅(SiO₂)。所述第二氧化物层101’的厚度小于所述第一氧化物层101的厚度，所述第二氧化物层101’的厚度为0.02-0.5微米。

接着，如图1E所示，依次重复参照图1B-图1D所描述的工艺步骤，在所述第一硅基体100上形成多层绝缘体上硅结构，其层数大于或等于2。所述多层绝缘体上硅结构中的每个硅层是所述第一硅基体100或者所述第二硅基体100’，所述每个硅层的晶向可以相同，也可以不同；所述每个硅层的厚度0.02-0.5微米。所述多层绝缘体上硅结构中的每个绝缘体层是所述第二氧化物层101’。

接着，如图1F所示，通过图形化所述多层绝缘体上硅结构中最上层的硅层来定义所述纳米线结构的图形；采用干法蚀刻工艺蚀刻所述多层绝缘体上硅结构，所述蚀刻过程直到露出所述第一氧化物层101时终止，从而在所述第一硅基体100上形成所述多层纳米线结构。

接着，如图1G所示，采用湿法蚀刻工艺去除所述多层纳米线结构中的每条纳米线下方的所述第二氧化物层101’。所述湿法蚀刻工艺采用的腐蚀液为稀释的氢氟酸。

至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤；接下来，可以通过后续工艺完成具有上述多层纳米线结构的半导体器件的其它部分的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。根据本发明，可以使形成的所述纳米线之间的晶向不一致，或者使形成的所述纳米线与所述半导体衬底之间的晶向不一致。

参照图2，其中示出了本发明提出的多层纳米线结构的制造方法的流程图，用于简要示出整个制造工艺的流程。

在步骤201中，提供第一硅基体，在所述第一硅基体上形成第一氧化物层；

在步骤202中，提供第二硅基体，对所述第二硅基体实施氢离子注入，以在所述第二硅基体中形成一定位标记；

在步骤203中，实施一智能切割工艺，以在所述第一硅基体上形成一绝缘体上硅结构；

在步骤204中，在所述绝缘体上硅结构上形成第二氧化物层；

在步骤205中，重复步骤202-步骤204，以在所述第一硅基体上形成多层绝缘体上硅结构；

在步骤206中，定义所述纳米线结构的图形；

在步骤207中，蚀刻所述多层绝缘体上硅结构，以在所述第一硅基体上形成所述多层纳米线结构；

在步骤207中，去除所述多层纳米线结构中的每条纳米线下方的所述第二氧化物层。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种多层纳米线结构的制造方法，包括：

a)提供第一硅基体，在所述第一硅基体上形成第一氧化物层；

b)提供第二硅基体，对所述第二硅基体实施氢离子注入，以在所述第二硅基体中形成一定位标记，所述第二硅基体的晶向和所述第一硅基体的晶向不同；

c)实施一智能切割工艺，以在所述第一硅基体上形成一绝缘体上硅结构；

d)在所述绝缘体上硅结构上形成第二氧化物层；

e)重复步骤b)-步骤d)，以在所述第一硅基体上形成多层绝缘体上硅结构，所述多层绝缘体上硅结构中的每个硅层的晶向不同；

f)定义所述纳米线结构的图形；

g)蚀刻所述多层绝缘体上硅结构，以在所述第一硅基体上形成所述多层纳米线结构；

h)去除所述多层纳米线结构中的每条纳米线下方的所述第二氧化物层。

2.根据权利要求1所述的方法，其特征在于，采用化学气相沉积工艺或者热氧化工艺形成所述第一氧化物层和第二氧化物层。

3.根据权利要求2所述的方法，其特征在于，所述第二氧化物层的厚度小于所述第一氧化物层的厚度。

4.根据权利要求3所述的方法，其特征在于，所述第二氧化物层的厚度为0.02-0.5微米。

5.根据权利要求1所述的方法，其特征在于，所述多层绝缘体上硅结构的层数大于或等于2。

6.根据权利要求1所述的方法，其特征在于，所述每个硅层的厚度为0.02-0.5微米。

7.根据权利要求1所述的方法，其特征在于，所述多层绝缘体上硅结构中的每个绝缘体层是所述第二氧化物层。

8.根据权利要求1所述的方法，其特征在于，采用离子注入工艺实施所述氢离子注入。

9.根据权利要求1所述的方法，其特征在于，采用干法蚀刻工艺蚀刻所述多层绝缘体上硅结构，直到露出所述第一氧化物层时终止。

10.根据权利要求1所述的方法，其特征在于，采用湿法蚀刻工艺去除所述多层纳米线结构中的每条纳米线下方的所述第二氧化物层。

11.根据权利要求10所述的方法，其特征在于，所述湿法蚀刻工艺采用的腐蚀液为稀释的氢氟酸。

12.一种半导体器件，其特征在于，所述半导体器件具有采用权利要求1-11中的任一方法形成的多层纳米线结构。