KR20100044706A - Ｓｏｉ기판 및 그 제작 방법 - Google Patents

Ｓｏｉ기판 및 그 제작 방법 Download PDF

Info

Publication number
KR20100044706A
KR20100044706A KR1020090098600A KR20090098600A KR20100044706A KR 20100044706 A KR20100044706 A KR 20100044706A KR 1020090098600 A KR1020090098600 A KR 1020090098600A KR 20090098600 A KR20090098600 A KR 20090098600A KR 20100044706 A KR20100044706 A KR 20100044706A
Authority
KR
South Korea
Prior art keywords
single crystal
substrate
semiconductor layer
crystal semiconductor
nitrogen
Prior art date
Application number
KR1020090098600A
Other languages
English (en)
Other versions
KR101631456B1 (ko
Inventor
히데토 오누마
에이지 히가
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20100044706A publication Critical patent/KR20100044706A/ko
Application granted granted Critical
Publication of KR101631456B1 publication Critical patent/KR101631456B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

기계적 강도가 뛰어나는 SOI기판 및 그 제작 방법을 제공한다. 단결정 반도체 기판에 가속된 수소 이온을 조사함으로써, 단결정 반도체 기판의 표면으로부터 소정의 깊이 영역에 취화 영역을 형성하여, 단결정 반도체 기판과 베이스 기판을 절연층을 통하여 접합하고, 단결정 반도체 기판을 가열하여, 취화 영역을 경계로 하여 분리함으로써, 베이스 기판 위에 절연층을 통하여 반도체층을 형성하고, 반도체층 표면에 레이저광을 조사하여 반도체층의 적어도 표층부를 용융시킬 때에 질소, 산소, 또는 탄소의 적어도 어느 하나를 반도체층에 고용한다.
LTSS, 레이저, 질소, 산소, 농도

Description

ＳＯＩ기판 및 그 제작 방법{SOI SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
절연층 위에 형성된 단결정 반도체층을 갖는 기판 및 그 제작 방법에 관한 것이다. 특히, SOI(Silicon on Insulator)기판 및 그 제작 방법에 관한 것이다. 또한, SOI기판을 사용하여 제작하는 반도체 장치 및 그 제작 방법에 관한 것이다.
근년, 벌크 형상의 실리콘 웨이퍼를 대신하여, 절연 표면에 얇은 단결정 반도체층이 존재하는 SOI기판을 사용한 반도체 집적 회로 등의 디바이스 개발이 행해지고 있다. SOI기판을 사용함으로써, 트랜지스터의 드레인과 기판 사이에 있어서 기생 용량이 저감되기 때문에, SOI기판은 디바이스의 성능을 향상시키는 내용으로서 주목 받고 있다.
SOI기판을 제작하는 방법의 하나로, 스마트 컷(등록 상표)법이 알려져 있다(예를 들어, 특허 문헌 1 참조). 스마트 컷법에 의한 SOI기판의 제작 방법의 개요를 이하에 설명한다. 우선, 실리콘 웨이퍼에 이온 주입법을 사용하여 수소 이온을 주입함으로써 표면으로부터 소정의 깊이로 결함을 포함하는 취화 영역을 형성한다. 다음에, 산화실리콘막을 통하여, 수소 이온을 주입한 실리콘 웨이퍼를 다른 실리콘 웨이퍼에 접합시킨다. 그 후, 열처리를 행함으로써, 수소 이온이 주입된 실리콘 웨이퍼의 일부가 취화 영역을 경계로 박막 형상으로 분리되고, 접합시킨 다른 실리콘 웨이퍼 위에 단결정 실리콘 막을 형성할 수 있다. 여기서, 스마트 컷법은 수소 이온 주입 박리법이라고 부르기도 한다.
또한, 이러한 스마트 컷법을 사용하여 단결정 실리콘층을 유리 기판으로 이루어지는 베이스 기판 위에 형성하는 방법이 제안되고 있다(예를 들어, 특허 문헌 2 참조). 유리 기판은 실리콘 웨이퍼보다도 대면적화가 용이하고 또 가격이 저렴하기 때문에, 주로, 액정 표시 장치 등을 제조할 때 사용된다. 이러한 유리 기판을 베이스 기판으로서 사용함으로써, 대면적이고 가격이 저렴한 SOI기판을 제작할 수 있다.
[특허 문헌1]특개평05-211128호 공보
[특허 문헌2]특개2005-252244호 공보
예를 들어, 특허 문헌 2와 같은 유리 기판 등의 절연 기판 위에 형성되는 단결정 실리콘층을 사용하여 디스플레이 등의 대형 디바이스나 곡률을 갖는 디바이스를 형성하는 경우, 박막화된 단결정 실리콘층의 기계적 강도가 부족하다는 문제점이 있다. 기계적 강도가 부족하면, 디바이스 제작 시 또는 사용시에, 박막화된 단결정 실리콘층에 균열이 생길 우려가 있다. 또한, 선형상 결함(전위), 면 형상 결함이 생기거나, 또는 이러한 결함 등이 성장하여, 단결정 실리콘층을 사용하여 트 랜지스터를 형성한다고 하여도 트랜지스터로서 특성이 훼손되는 문제가 있다.
상기 과제를 감안하여, 기계적 강도가 뛰어난 SOI기판을 제공하는 것을 과제의 하나로 한다.
여기서, 일반적으로는 벌크 실리콘 중의 불순물 농도, 구체적으로는 질소, 산소 또는 탄소 등의 농도가 높으면 높을수록 기계적 강도가 증가한다고 한다. 예를 들어, 산업용으로 널리 사용되는 벌크 실리콘으로서 초크랄스키(CZ)법 또는 플로팅 존(FZ)법에 의해 제조된 것이 있다.
CZ법으로 제조한 단결정 반도체 잉곳 혹은 단결정 반도체 웨이퍼에는, 불순물 원소로서, 산소가 1×1017atoms/cm3 내지 1×1018atoms/cm3의 범위로 포함되어 있고, 의도적으로 첨가된다고 하여도 질소는 4×1015atoms/cm3 이하이고, 의도적으로 첨가된다고 하여도 탄소는 2×1016atoms/cm3 이하의 농도로 포함된다. FZ법을 사용하여 제작된 단결정 반도체 잉곳 중의 불순물 농도는 전반적으로 CZ법을 사용하여 제작된 단결정 반도체 잉곳 중의 불순물 농도보다도 더 낮기 때문에, 기계적 강도가 낮고 부서지기 쉽다는 결함이 있다. 한편, CZ법을 사용하여 제작된 벌크 실리콘 중의 불순물 원소 농도는 FZ법을 사용한 것보다도 높기 때문에 기계적 강도가 높다.
그러나, 잉곳을 제조할 때 오랜 시간의 용융과 끌어 올리는 시간을 수반하는 냉각 과정을 거치기 때문에, 제조 공정의 도중에서 질소, 산소, 탄소 등이 고농도로 포함되어 버리면 질소, 산소, 탄소 등이 석출하여 거대한 결함이 형성되어 버 려, 오히려 기계적 강도가 낮게 된다. 따라서, 높은 기계적 강도를 갖는 SOI기판을 얻기 위해서는, 단결정 실리콘 잉곳의 제조 등의 시점에 있어서는 질소, 산소, 탄소 등을 높은 농도로 포함하지 않는 것이 바람직하고, 오랜 시간의 용융 열처리 후에 단결정 실리콘 중의 질소 등의 농도를 적절한 범위에서 제어하는 것이 바람직하다.
따라서, 상기 과제를 감안하여, 기계적 강도가 높은 SOI기판의 제작 방법을 제공하는 것도 과제의 하나로 한다.
또한, 잉곳을 육성 중에 질소, 산소, 또는 탄소 등을 첨가한 경우, 그 후에 디바이스를 제조할 때 디바이스마다 다른 성능이 요구되어도 잉곳마다 질소, 산소 등의 농도가 확정되어 있기 때문에, 소량 다품종의 디바이스 제작에 충분히 대응하지 못했다. 또한, 잉곳을 육성 중에 산소 등을 첨가하면, 잉곳을 끌어 올리는 방향에 있어서 산소 등의 농도 경사가 보이고, 또한, 석영 도가니에 저장됨으로써 잉곳 중심부와 외주부에 있어서 산소 등의 농도의 분포에 편차가 생기기 때문에, 원하는 농도의 재현성에 미치지 못한다는 문제도 있다.
따라서, 상기 과제를 감안하여, 소량 다품종의 디바이스 제작에 대응할 수 있는 SOI기판의 제작 방법을 제공하는 것도 과제의 하나로 한다.
본 명세서에서 개시하는 발명의 일 형태는, 베이스 기판과, 베이스 기판 위의 절연층과, 절연층 위의 단결정 반도체층을 갖고, 단결정 반도체층은, 수소의 첨가에 의해 형성된 취화 영역을 갖는 단결정 반도체 기판의 일부를 취화 영역을 경 계로 하여 분리한 구조이며, 단결정 반도체층 중의 질소, 산소 또는 탄소의 농도가 CZ법으로 제조한 단결정 반도체 잉곳 또는 상기 단결정 반도체 기판 중의 질소, 산소, 또는 탄소의 농도보다 높은 것을 특징으로 한다.
단결정 반도체층 중의 깊이 방향에 있어서 질소가 가장 적은 영역의 질소 농도는, SIMS(Secondary Ion Mass Spectroscopy)로 측정하였을 때 5×1015atoms/cm3이상, 바람직하게는 1×1016atoms/cm3이상, 보다 바람직하게는 1×1017atoms/cm3이상으로 하는 것을 특징으로 한다.
또는, 단결정 반도체층 중의 질소의 농도를 5×1015atoms/cm3이상 5×1019atoms/cm3이하, 바람직하게는 1×1016atoms/cm3이상, 2×1019atoms/cm3이하, 보다 바람직하게는 1×1017atoms/cm3이상, 5×1018atoms/cm3이하의 범위로 하는 것을 특징으로 한다.
또는, 단결정 반도체 중의 질소 농도에 관해서는, 1×1016atoms/cm3이상으로 되는 영역, 바람직하게는, 1×1017atoms/cm3이상으로 되는 영역, 보다 바람직하게는 1×1018atoms/cm3이상으로 되는 영역을 갖는 것을 특징으로 한다.
단결정 반도체층 중의 깊이 방향에 있어서 산소가 가장 적은 영역의 산소 농도는, SIMS로 측정하였을 때 2×1018atoms/cm3이상, 바람직하게는 3×1018atoms/cm3이 상, 보다 바람직하게는 5×1018atoms/cm3이상으로 하는 것을 특징으로 한다.
또는, 단결정 반도체층 중의 산소 농도를 2×1018atoms/cm3이상 1×1020atoms/cm3이하, 바람직하게는 3×1018atoms/cm3이상 1×1019atoms/cm3이하의 범위로 하는 것을 특징으로 한다.
또는, 단결정 반도체층 중에 있어서, 산소 농도가 2×1018atoms/cm3이상으로 되는 영역, 바람직하게는, 5×1018atoms/cm3이상으로 되는 영역을 갖는 것을 특징으로 한다. 상술한 요건을 만족하는 경우에 단결정 반도체층의 항복 응력을 높여 기계적 강도를 향상시킬 수 있다.
단결정 반도체층 중의 깊이 방향에 있어서 탄소가 가장 적은 영역의 탄소 농도는, SIMS로 측정한 경우에 1×1017atoms/cm3이상, 바람직하게는, 5×1017atoms/cm3이상으로 하는 것을 특징으로 한다.
또는, 단결정 반도체층 중의 탄소 농도를 1×1017atoms/cm3이상 5×1020atoms/cm3이하, 바람직하게는, 5×1017atoms/cm3이상, 5×1019atoms/cm3이하의 범위로 하는 것을 특징으로 한다.
박막화된 단결정 반도체층의 깊이 방향에 있어서, 상술한 질소, 산소, 탄소의 농도의 모두가 낮은 영역이 존재하면 그 부분의 항복 응력은 지극히 낮은 것이 되어, 단결정 반도체층 전체로서 기계적 강도가 저하되어 버린다. 따라서, 질소, 산소, 또는 탄소의 적어도 하나가 상술의 하한의 농도 이상으로 함으로써, 단결정 반도체층의 항복 응력을 높일 수 있다.
단결정 반도체층 중의 산소 농도에 관해서는, 2×1018atoms/cm3이상, 바람직하게는, 5×1018atoms/cm3이상으로 되는 영역을 갖는 것으로써 단결정 반도체층의 항복 응력을 높일 수 있다.
단결정 반도체층 중의 질소 농도에 관해서는, 1×1016atoms/cm3이상으로 되는 영역, 바람직하게는, 1×1017atoms/cm3이상으로 되는 영역, 보다 바람직하게는 1×1018atoms/cm3이상으로 되는 영역을 갖는 것으로써 단결정 반도체층의 항복 응력을 높일 수 있다.
또한, 본 명세서에서 개시하는 발명의 일 형태는, 단결정 반도체 기판에 가속된 이온을 조사하여 수소를 첨가함으로써, 단결정 반도체 기판 표면으로부터 소정의 깊이 영역에 취화 영역을 형성하여, 단결정 반도체 기판과 베이스 기판을 절연층을 통하여 접합하고, 단결정 반도체 기판을 가열하여, 취화 영역을 경계로 하여 분리함으로써, 베이스 기판 위에 절연층을 통하여 단결정 반도체층을 형성하고, 단결정 반도체층 표면에 레이저광을 조사하여, 단결정 반도체층의 적어도 표층부를 용융시켜, 단결정 반도체층을 재단결정화시킨다. 상기 레이저광을 조사할 때, 질소, 산소 또는 탄소의 적어도 하나의 원소를 단결정 반도체층 중에 첨가하는 것을 특징으로 한다. 레이저광 조사에 의하여 단결정 반도체층 중에 질소를 첨가시킨 경우의 질소 농도는, 5×1015atoms/cm3이상 5×1019atoms/cm3이하로 한다. 또한, 단결정 반도체층 중에 산소를 첨가시킨 경우의 산소 농도는, 2×1018 atoms/cm3이상 1×1020atoms/cm3이하로 한다. 또는, 단결정 반도체층 중에 탄소를 첨가시킨 경우의 탄소 농도는, 1×1017 atoms/cm3이상 5×1020atoms/cm3이하로 한다.
단결정 반도체층 중에 질소, 산소, 또는 탄소의 적어도 하나를 고용(solid-dissolved) 혹은 첨가시키는 수단으로서, 질소, 산소, 또는 탄소의 적어도 하나의 원소가 포함되는 분위기 중에서 단결정 반도체층에 레이저광을 조사하면 바람직하다. 또는, 이들의 적어도 하나의 원소가 포함되는 가스를 적극적으로 분출하면서 레이저광을 조사하는 것이 바람직하다.
또는, 단결정 반도체층 위에 질소, 산소, 또는 탄소의 적어도 하나를 포함하는 절연층을 형성하고, 상기 절연층 위에 레이저광을 조사하여 단결정 반도체층의 표면을 용융할 때 상기 절연층에 포함되는 질소 등을 단결정 반도체층 중에 확산하도록 하여도 좋다. 레이저광을 조사하여 단결정 반도체층을 부분 용융할 때, 단시간으로 고상 단결정 반도체를 용융하여 냉각하는 비평형 상태를 수반하는 재단결정화 과정을 거쳐 고상 단결정 반도체의 고용도 이상의 질소 등을 고용 혹은 첨가할 수 있기 때문에, 잉곳 제조 등의 장시간의 용융과 비교하여 단시간으로 질소 등을 첨가할 수 있다. 따라서, 결함의 발생 또는 결함의 성장을 억제할 수 있다.
단결정 반도체층의 표면 용융에는, 레이저광의 조사 이외에 램프 등에 의한 강한 빛의 조사 또는 전자파를 조사하여도 좋다.
또한, 본 명세서에서 개시하는 발명의 일 형태는, 단결정 반도체 기판에 수소를 첨가함으로써, 단결정 반도체 기판 표면으로부터 소정의 깊이 영역에 취화 영역을 형성하는 것과 동시에, 단결정 반도체 기판에 질소, 산소 또는 탄소의 적어도 하나의 원소를 첨가하여, 단결정 반도체 기판과 베이스 기판을 절연층을 통하여 접합하고, 단결정 반도체 기판을 가열하여, 취화 영역을 경계로 하여 분리함으로써, 베이스 기판 위에 절연층을 통하여 단결정 반도체층을 형성한다. 상기 수소를 첨가하는 것과 동시에, 질소, 산소, 또는 탄소의 적어도 하나를 단결정 반도체 기판에 첨가하는 것을 특징으로 한다. 또는, 질소, 산소, 또는 탄소의 적어도 하나를 포함하는 분위기 중에서 수소를 첨가함으로써 단결정 반도체 기판의 표면으로부터 소정의 깊이 영역에 취화 영역을 형성하는 것과 동시에, 상기 단결정 반도체 기판 표면으로부터 취화 영역까지의 범위에 있어서 질소, 산소 또는 탄소의 적어도 하나의 원소를 첨가하는 것을 특징으로 한다. 따라서, 분리 전의 단결정 반도체 기판 중의 질소 등의 농도를 증가시키지 않고, 후에 분리되는 단결정 반도체층 중의 질소 등의 농도를 효율 좋게 높일 수 있다.
본 명세서에 있어서 단결정이란, 어떤 결정축에 주목한 경우, 그 결정축 방향이 시료의 어느 부분에 있어서도 같은 방향을 향하는 결정을 말하며, 또 결정립계가 존재하지 않는 결정을 말한다. 또한, 본 명세서에서는, 결정 결함이나 댕글링 본드를 포함하여도, 상기한 것과 같이 결정축 방향이 맞추어 있고, 입계가 존재하지 않는 결정인 것을 단결정이라고 한다. 또한, 단결정 반도체층의 재결정화란, 단결정 구조의 반도체층이, 그 단결정 구조와 다른 상태(예를 들어, 액상 상태)를 거쳐, 또다시 단결정 구조가 되는 것을 말한다. 혹은, 단결정 반도체층의 재결정화란, 단결정 반도체층을 재결정화하여, 단결정 반도체층을 형성한다고 할 수도 있다.
또한, 본 명세서에 있어서, 단결정 반도체층 중의 질소, 산소 또는 탄소의 농도는 SIMS장치로 측정한 수치를 사용하여 나타낸다. 또한, SIMS장치는 그 원리상, 계면 근방의 정보도 흡수해 버린다. 따라서, 단결정 반도체층의 계면 근방에 있어서 질소, 산소, 탄소의 농도는 실제의 단결정 반도체층 중의 농도보다 높게 검출될 때가 있다. 예를 들어, 단결정 반도체층이 산화실리콘막, 질화산화실리콘막, 산화질화실리콘막 또는 질화실리콘막에 접한 경우는, 이들의 막과 계면 근방의 산소나 질소 농도는 높아진다. 따라서, SIMS의 검출능에 따라 다르지만 계면에서 약 10nm(바람직하게는 20nm, 보다 바람직하게는 25nm)정도까지의 영역의 단결정 반도체층의 상면과 하면 근방에 있어서의 농도는 고려하지 않는 것이 좋다.
또한, 본 명세서 중에 있어서 최저 농도 또는 하한 농도라고 부르는 것은, 단결정 반도체층을 막 두께 방향으로 SIMS를 사용하여 분석할 때 가장 농도가 낮은 영역의 값을 나타내는 것으로 한다.
또는, 본 명세서 중에 있어서 표시 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키며, 전기광학 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치에 포함된다.
또한, 본 명세서 중에 있어서 반도체 장치란, 발광 장치나 액정 표시 장치를 포함한다. 발광 장치는 발광 소자를 포함하고, 액정 장치는 액정 소자를 포함한다. 발광 소자는, 전류 또는 전압에 의하여 휘도가 제어되는 소자를 그 범주에 포함하고 있고, 구체적으로는 무기EL(Electro Luminescence), 유기EL 등이 포함된다.
절연 표면 위에 형성된 단결정 반도체층 중에 질소, 산소, 또는 탄소의 적어도 하나의 원소가 소정의 농도로 포함되는 것으로써, 단결정 반도체층을 포함하는 SOI기판의 기계적 강도를 향상시킬 수 있다. 또한, 단결정 반도체층 중의 보이드 발생을 억제할 수 있다.
이하에, 개시되는 발명의 실시형태를 도면을 기초로 하여 설명한다. 다만, 실시형태에 따른 발명은 많은 다른 형태로 실시할 수 있으며, 개시되는 발명의 취지 및 그 범위에서 일탈하지 않고 그 형태 및 상세한 내용을 변경할 수 있다는 것은 당사자라면 용이하게 이해할 수 있다. 따라서, 본 실시형태의 기재 내용에 한정되어 해석되는 것이 아니다. 또한, 실시형태를 설명하기 위한 모든 도면에 있어서, 동일한 부분 또는 같은 기능을 갖는 부분에는 동일의 부호를 붙이고, 그 반복 설명은 생략한다.
(실시형태 1)
본 실시형태에서는, SOI기판의 제작 방법의 일례에 관하여 도면을 참조하여 설명한다. 구체적으로는, 스마트 컷법을 사용하여 베이스 기판 위에 절연층을 통하여 단결정 반도체층을 형성하여, 상기 단결정 반도체층의 결정성을 회복하는 공 정에 관하여 설명한다.
우선, 단결정 반도체 기판(100)과 베이스 기판(120)을 준비한다(도 1a 및 도 1b 참조)
단결정 반도체 기판(100)으로서, 예를 들어, 단결정 실리콘 기판, 단결정 게르마늄 기판, 단결정 실리콘 게르마늄 기판 등, 제 14족 원소로 이루어지는 단결정 반도체 기판을 사용할 수 있다. 시판되는 실리콘 기판으로서는, 직경 5인치(125mm), 직경 6인치(150mm), 직경 8인치(200mm), 직경 12인치(300mm), 직경 16인치(400mm)사이즈의 원형인 것이 대표적이다. 또한, 단결정 반도체 기판(100)의 형상은 원형에 한정되지 않고, 예를 들어, 직사각형 등으로 가공하여 사용할 수 있다. 또한, 단결정 반도체 기판(100)은, CZ법이나 FZ법을 사용하여 제작할 수 있지만 CZ법으로 제작하는 것이 바람직하다.
베이스 기판(120)으로서, 절연체로 이루어지는 기판을 사용할 수 있다. 구체적으로는, 알루미늄 실리게이트 유리, 알루미노붕규산 유리, 바륨붕규산 유리처럼 전자 공업용에 쓰이는 각종 유리 기판, 석영 기판, 세라믹 기판, 사파이어 기판을 들 수 있다. 이외에도, 베이스 기판(120)으로서 단결정 반도체 기판(예를 들어, 단결정 실리콘 기판 등)을 사용하여도 좋다. 본 실시형태에서는, 유리 기판을 사용하는 경우에 대하여 설명한다. 베이스 기판(120)으로서 대면적화가 가능하고 가격이 저렴한 유리 기판을 사용함으로써, 저비용화를 도모할 수 있다.
다음에, 단결정 반도체 기판(100)의 표면으로부터 소정의 깊이에 결정 구조가 손상된 취화 영역(104)을 형성하고, 그 후, 절연층(102)을 통하여 단결정 반도 체 기판(100)과 베이스 기판(120)을 접합한다(도 1c 참조).
취화 영역(104)은, 수소 등의 이온을 단결정 반도체 기판(100)에 조사함으로써 형성할 수 있다.
절연층(102)은, 산화실리콘막, 산화질화실리콘막, 질화실리콘막, 질화산화실리콘막 등의 절연층을 단층, 또는 적층시켜서 형성할 수 있다. 이들의 막은, 열산화법, CVD법 또는 스퍼터링법 등을 사용하여 형성할 수 있다.
본 명세서 중에 있어서, 산화질화실리콘이란, 그 조성으로서, 질소보다도 산소의 함유량이 많은 것이고, 바람직하게는, 러더퍼드 후방 산란법(RBS: Rutherford Backscattering Spectrometry)및 수소 전방 산란법(HFS: Hydrogen Forward Spectrometry)을 사용하여 측정한 경우, 농도 범위로서 산소가 50at.% 내지 70at.%이, 질소가 0.5at.% 내지 15at.%, 실리콘이 25at.% 내지 35at.%, 수소가 0.1 at.% 내지 10at.%의 범위에서 포함되는 것을 말한다. 또한, 질화산화실리콘이란, 그 조성으로서, 산소보다도 질소의 함유량이 많은 것이고, 바람직하게는, RBS 및 HFS을 사용하여 측정한 경우에, 농도 범위로서 산소가 5at.% 내지 30at.%, 질소가 20at.% 내지 55at.%, 실리콘이 25at.% 내지 35at.%, 수소가 10at.% 내지 30at.%의 범위에서 포함되는 것을 말한다. 다만, 산화질화실리콘 또는 질화산화실리콘을 구성하는 원자의 합계를 100at.%로 했을 때, 질소, 산소, 실리콘 및 수소의 함유 비율이 상기 범위 내에 포함되는 것으로 한다.
다음에, 열 처리를 행하여 취화 영역(104)으로 분리함으로써, 베이스 기판(120) 위에, 절연층(102)을 통하여 단결정 반도체층(124)(단순히「반도체층」이 라 부르기도 함)을 형성한다(도 1d 참조).
가열 처리를 행함으로써, 온도 상승에 의해 취화 영역(104)에 형성되는 결정 결함에는, 첨가된 원소가 석출하여, 내부의 압력이 상승한다. 압력의 상승에 의해, 취화 영역(104)의 결정 결함에 체적 변화가 일어나, 취화 영역(104)에 균열이 생기기 때문에, 취화 영역(104)을 따라 단결정 반도체 기판(100)이 분리된다. 절연층(102)은 베이스 기판(120)에 접합하기 때문에, 베이스 기판(120) 위에는 단결정 반도체 기판(100)으로부터 분리된 단결정 반도체층(124)이 형성된다.
다음에, 베이스 기판(120) 위에 형성된 단결정 반도체층(124)의 표면에 레이저광(130)을 조사함으로써 단결정 반도체층(124)의 결정성을 회복(재단결정화)한다(도 1e 참조). 레이저광(130)의 조사는, 질소, 산소, 또는 탄소의 적어도 하나를 포함하는 분위기에서 행한다. 또는, 질소, 산소 또는 탄소의 적어도 하나를 포함하는 가스를 내뿜으면서 행한다.
일반적으로, 분리후에 있어서 베이스 기판(120) 위에 형성된 단결정 반도체층(124)의 표층부에는, 취화 영역(104)의 형성 및 취화 영역(104)에서 분리 등에 의해 결정 결함 등이 형성되어 결정성이 훼손되고 있다. 따라서, 도 1e에 도시하는 바와 같이 단결정 반도체층(124)의 표면에 레이저광(130)을 조사하여, 적어도 단결정 반도체층(124)의 표층부를 용융시킴으로써 결정성을 회복할 수 있다. 또한, 단결정 반도체층(124)의 결정성은, 광학 현미경에 의한 관찰, 및 라만 분광 스펙트럼으로부터 얻어지는 라만 시프트, 반값 전폭 등에 의해 평가할 수 있다.
또한, 본 실시형태에서는, 박리에 의해 노출된 단결정 반도체층(124)의 표면 측에서 레이저광(130)을 조사함으로써, 상기 단결정 반도체층(124)을 완전히 용융시키는 것이 아니라, 부분적으로 용융(부분 용융)시키는 것이 바람직하다. 부분 용융이란, 레이저광(130)의 조사에 의해 단결정 반도체층(124)의 용융되어 있는 깊이가 절연층(102)의 계면(단결정 반도체층(124)의 두께)보다도 얇게 하는 것이다. 따라서, 단결정 반도체층(124)의 상층은 용융시켜 액상이 되고, 하층은 녹지 않고 고상 단결정 반도체층 그대로인 상태를 말한다.
단결정 반도체층(124)을 부분 용융시킴으로써, 레이저광(130)의 조사에 의해 용융한 부분의 결정 성장은, 용융되지 않는 단결정 반도체층의 면 방위에 따라 행해지므로, 완전히 용융시키는 경우와 비교하여 면 방위를 맞춰서 재결정화를 행할 수 있다. 이 때, 질소, 산소, 또는 탄소를 포함하는 분위기에서 부분 용융을 하기 때문에, 단결정 반도체층(124) 중에 분위기 중의 원소가 흡수된다. 단결정 반도체층(124)의 표층부의 용융 중은, 질소 등의 고용도가 높아져서, 분위기 중의 질소 등이 용융중의 단결정 반도체층(124) 중에 확산하기 때문에, 고화(응고)한 단결정 반도체층(124) 중의 질소 등의 농도를 높일 수 있다.
또한, 본 실시형태에서는, 레이저광(130)의 조사를 질소 분위기로 한 챔버 내에 있어서 행한다. 이러한 분위기하에서 행함으로써, 레이저광(130)을 조사하여 단결정 반도체층(124)을 용융시키는 경우에, 분위기 중의 질소가 단결정 반도체층(124)중에 포함되기 쉬워진다. 포함된 질소 원자는 단결정 반도체층(124)의 전위에 포착되어, 전위가 부동화된다. 결과적으로, 항복 응력이 높아지므로 단결정 반도체층의 기계적 강도를 향상시킬 수 있다.
또한, 질소를 첨가함으로써, 단결정 반도체층(124) 중에 발생하는 보이드의 크기나 그 변화량을 축소시킬 수 있다. 또한, 부동화의 크기는, 질소, 산소의 순이기 때문에, 전위를 부동화시키기 위해서는 질소를 첨가하는 것이 바람직하다.
한편, 확산 속도나 고용도를 고려하면 산소가 효과적이다. 따라서, 질소 분위기를 대신하여 산소 분위기 중, 또는 산소와 질소를 포함하는 분위기 중에서 레이저광(130)을 조사하도록 하여도 좋다. 또한, 단결정 반도체층(124)에 산소를 첨가함으로써 단결정 반도체층(124) 중의 격자 사이의 산소 농도가 증대하여, 단결정 반도체층(124)은 구부러지기 어렵게 된다는 효과를 갖는다.
또한, 본 실시형태에 있어서, 질소 첨가를 대신하여 탄소를 첨가하여도 좋지만, 특히 질소 첨가에 더하여 탄소를 첨가하는 것이 바람직하다. 탄소는, 질소 첨가에 기인하는 결정 결함을 억제하는 효과가 있기 때문이다. 따라서, 탄소를 첨가함으로써 결함을 억제하기가 쉬워진다. 이들의 질소 가스, 산소 가스, 또는 탄소를 구성 원소의 하나에 포함하는 기체를 적절히 선택하여 레이저 조사 공정을 행하는 챔버 안에 도입하면 좋다.
또한, 질소 가스 또는 산소 가스를 도입하는 경우, 가스정제기(순화 장치)를 사용함으로써, 공급하는 가스의 순도를 높여서, 분위기 중의 질소 또는 산소의 농도를 제어하여 효과적으로 높일 수 있다. 또한, 레이저광(130)의 조사를 감압 분위기하에서 행하여도 좋다.
구체적으로는, 레이저광(130)의 조사 공정 후에 있어서 용융된 부분을 포함 하는 단결정 반도체층(124)에 포함되는 질소의 최저 농도를 5×1015atoms/cm3이상, 바람직하게는 1×1016atoms/cm3이상, 보다 바람직하게는 1×1017atoms/cm3이상으로 하면 좋다. 또는, 1×1016atoms/cm3이상이 되는 영역, 바람직하게는 1×1017atoms/cm3이상이 되는 영역, 보다 바람직하게는, 1×1018atoms/cm3이상이 되는 영역을 갖도록 하면 좋다. 한편, 단결정 반도체층을 사용한 트랜지스터의 특성을 고려하면, 질소 농도의 상한을 두는 것이 바람직하다. 질소 농도의 상한으로서는, 5×1019atoms/cm3이하, 바람직하게는 2×1019atoms/cm3이하, 보다 바람직하게는, 5×1018atoms/cm3이하이다. 또한, 단결정 반도체층(124)의 질소 농도는, SIMS에 의하여 측정할 수 있다.
또한, 질소 분위기를 대신하여, 적극적으로 질소 가스(N2가스)를 내뿜으면서 레이저광(130)을 조사하여도 좋다. 또한, 질소 분위기 안에 있어서 더욱 질소 가스를 단결정 반도체층(124)에 내뿜으면서 레이저광(130)을 조사하여도 좋다. 따라서, 질소 원소가 단결정 반도체층(124)안에 보다 포함되기(고용되기) 쉬워진다. 물론, 질소 가스를 대신하여 산소 가스(O2가스) 또는 탄소를 구성 원소의 하나로 포함하는 기체(예를 들어, CO2 등)를 내뿜도록 하여도 좋다. 또한, 질소, 산소, 탄소의 적어도 2이상의 원소를 포함하는 가스 또는 기체를 동시에 내뿜으면서 레이저광(130)을 조사하여도 좋다. 단결정 반도체층(124) 중의 산소의 농도의 최저 농도 로서는 2×1018atoms/cm3이상, 바람직하게는 3×1018atoms/cm3이상, 보다 바람직하게는 5×1018atoms/cm3이상으로 하면 좋다. 한편, 단결정 반도체층을 사용한 트랜지스터의 특성을 고려하면, 산소농도의 상한으로서는, 1×1020atoms/cm3이하, 바람직하게는 1×1019atoms/cm3이하로 하는 것이 바람직하다. 단결정 반도체층(124) 중의 산소 농도에 관해서는 2×1018atoms/cm3이상으로 되는 영역, 바람직하게는, 5×1018atoms/cm3이상이 되는 영역을 갖도록 하여도 기계적 강도를 향상시킬 때 유효하다. 탄소 농도의 최저 농도로서는 1×1017atoms/cm3이상, 바람직하게는, 5×1017atoms/cm3이상으로 하면 좋다. 한편, 단결정 반도체층을 사용한 트랜지스터의 특성을 고려하면, 탄소농도의 상한으로서는, 5×1020atoms/cm3이하, 바람직하게는 5×1019atoms/cm3이하로 하는 것이 바람직하다.
본 실시형태에서 적용 가능한 레이저 발진기는, 그 발진 파장이, 자외광역 내지 가시광역에 있는 것이 선택된다. 레이저광(130)의 파장은, 단결정 반도체층(124)에 흡수되는 파장으로 한다. 그 파장은, 레이저광의 표피 깊이(skin depth) 등을 고려하여 결정할 수 있다. 예를 들어, 파장은 250nm이상 700nm이하의 범위로 할 수 있다.
레이저 발진기로서, 펄스 발진 레이저 또는 연속 발진 레이저(CW레이저)를 사용할 수 있다. 예를 들어, 펄스 발진 레이저는, 반복 주파수 10MHz미만, 펄스 폭 10n초 이상 500n초 이하로 하는 것이 바람직하다. 대표적인 펄스 발진 레이저는, 400nm이하의 파장 레이저광을 발진하는 엑시머 레이저이다. 상기 엑시머 레이저로서, 예를 들어, 반복 주파수 10Hz 내지 300Hz, 펄스 폭 25초, 파장 308nm의 XeCl 엑시머 레이저를 사용할 수 있다. 또한, 펄스 발진 레이저광의 조사에 있어서, 1회의 숏과 다음의 숏을 일부 겹쳐서 오버랩시켜도 좋다. 1회의 숏과 다음의 숏을 일부 겹쳐서 오버랩시킨 레이저광을 조사함으로써, 부분적으로 단결정의 정제가 반복되어, 뛰어난 특성을 갖는 단결정 반도체층을 얻을 수 있다.
또한, 단결정 반도체층(124)을 부분 용융시키기 위한 레이저광의 에너지 밀도가 가질 수 있는 범위는, 레이저광의 파장, 레이저광의 표피 깊이, 단결정 반도체층(124)의 막 두께 등을 고려하여, 단결정 반도체층(124)이 완전히 용융하지 않을 정도의 에너지 밀도로 한다. 예를 들어, 단결정 반도체층(124)의 막 두께가 큰 경우에는, 단결정 반도체층(124)을 완전히 용융시키기까지의 에너지도 크기 때문에, 레이저광의 에너지 밀도의 범위를 크게 잡을 수 있다. 또한, 단결정 반도체층(124)의 막 두께가 얇은 경우에는, 단결정 반도체층(124)을 완전히 용융하기까지의 에너지도 작아지기 때문에, 레이저광의 에너지 밀도를 작게 하는 것이 바람직하다. 또한, 단결정 반도체층(124)을 가열 상태로 레이저광을 조사하는 경우에는, 부분 용융에 필요한 에너지 밀도 범위의 상한의 값을 작게 하는 것이, 단결정 반도체층(124)이 완전히 용융되는 것을 막기 위해서도 바람직하다.
본 실시형태에서 나타낸 방법을 사용함으로써, 베이스 기판 위에 형성된 단 결정 반도체층에 레이저광을 조사하여 용융시킴으로써 결정성을 회복하는 경우라도, 레이저광의 조사 공정에 있어서 단결정 반도체층에 질소, 산소, 또는 탄소의 적어도 어느 하나의 원소가 포함되기 때문에, 단결정 반도체층의 보이드의 형성을 억제할 수 있다.
또한, 이들의 원자가 단결정 반도체의 전위에 포착되어, 전위가 부동화함으로써 단결정 반도체층의 기계적 강도를 향상시킬 수 있다.
단결정 반도체 잉곳을 제조할 때 질소 등을 의도적으로 많이 함유시키는 것도 가능하지만 이런 경우, 오랜 용융과 끌어 올리는 시간을 따르는 냉각 과정을 거치기 때문에 이들의 원소가 석출하여 거대한 결함이 형성되어 버린다. 또한, 잉곳을 끌어 올리는 방향에 있어서 산소 등의 농도 경사가 보이고, 또한, 석영 감과에 저장됨으로써 잉곳 중심부와 외주부에 있어서 산소 등의 농도 분포에 편차가 보인다.
따라서, 본 실시형태에 있어서 개시하는 발명의 일 형태에서는 레이저광에 의한 부분 용융 중에 질소 등을 고용시키기 때문에, 용융 및 냉각 시간도 짧고, 결함의 발생, 성장을 억제할 수 있다.
또한, 잉곳의 제조 후에 단결정 반도체층마다 질소 등의 농도 조정이 가능해지기 때문에, 소량을 임의의 수단으로 형성할 수 있기 때문에 소량의 타품종의 SOI기판을 생산할 수 있다.
또한, 본 실시형태에서 제작한 SOI기판은 기계적 강도가 향상하고 있기 때문에 가요성 디바이스로서 사용하는데 적합하다.
또한, 본 실시형태에서는, 단결정 반도체층(124)의 표면에 직접 레이저광(130)을 조사하고 있지만, 단결정 반도체층(124) 위에 질소, 산소, 또는 탄소의 적어도 하나를 포함하는 막을 형성하여, 상기 막 표면으로부터 레이저광(130)을 조사하여도 좋다. 막으로서는, 예를 들어, 질화실리콘막, 산화실리콘막, 탄화실리콘막, 질화산화실리콘막, 산화질화실리콘막 등을 사용하면 좋다. 레이저광(130)의 조사로써, 막 중의 질소, 산소 등의 원소가 단결정 반도체층(124) 중에 포함된다. 따라서, 고용화한 단결정 반도체층(124)중의 질소, 산소, 또는 탄소의 농도를 보다 높일 수 있다.
단결정 반도체층(124)에 포함되는 산소, 질소, 또는 탄소의 농도를 CZ법으로 제조한 단결정 반도체 잉곳 중의 농도보다 높게 함으로써, 상기 단결정 반도체층(124)을 사용하는 트랜지스터 등을 포함하는 디바이스의 기계적인 강도를 향상시킬 수 있다. 따라서, 본 실시형태의 베이스 기판 위에 형성되는 단결정 반도체층을 트랜지스터 등을 포함하는 디바이스의 기계적 강도를 향상시킬 수 있다. 따라서, 본 실시형태의 베이스 기판 위에 형성되는 단결정 반도체층을 트랜지스터의 활성층 등에 사용한 디스플레이 등은, 예를 들어 구부림 응력 등이 주어진다고 하여도 깨지기 어렵다. 또한, 본 실시형태에 있어서, 수소를 첨가하여 취화 영역을 형성할 때 동시에 질소, 산소 등의 원소를 첨가함으로써, 별도로 공정을 증가시키지 않아도 얻어지는 디바이스의 기계적 강도를 향상시킬 수 있다. 또한, 레이저광을 조사할 때 질소, 산소 등의 원소를 첨가하기 때문에, 마찬가지로 별도로 공정을 증가시키지 않아도 디바이스의 기계적인 강도를 향상시킬 수 있다. 또는, 레이저광 의 조사로써 단결정 반도체층이 부분 용융되기 때문에, 질소, 산소 등의 원소가 고용되기 쉽고 이들의 원소 농도를 원하는 농도까지 높일 수 있다.
또한, 본 실시형태에서 나타낸 구성은, 본 명세서의 다른 실시형태에서 나타낸 구성과 적절히 조합하여 행할 수 있다.
(실시형태 2)
본 실시형태에서는, 단결정 반도체 기판(100)과 베이스 기판(120)을 접합에 관하여 도면을 참조하여 상세히 설명한다.
우선, 단결정 반도체 기판(100)을 준비한다(도 2a-1). 단결정 반도체 기판(100)의 표면은, 미리 황산과산화수소수혼합용액(SPM), 암모니아과산화수소수혼합용액(APM), 염산과산화수소수혼합용액(HPM), 플루오르화산화수소수혼합용액(FPM), 희석된 플루오르화 수소산(DHF) 등을 사용하여 적절히 세정하는 것이 오염을 제거하는 관점에서 바람직하다. 또한, 희석된 플루오르화 수소산과 오존수를 교대로 토출하여 세정하여도 좋다. 단결정 반도체 기판(100)이 표면에 자연 산화막에 형성될 경우에는, 단결정 반도체 기판(100)을 수평 방향으로 회전시키면서, 단결정 반도체 기판(100)표면에 오존수와 희석된 플루오르화 수소산을 교대로 토출하여 자연 산화막을 제거할 수 있다. 자연 산화막을 제거한 후, 단결정 반도체 기판(100) 위에 케미컬 옥사이드를 형성하여도 좋다. 케미컬 옥사이드에 의해, 세정 건조시의 워터 마크의 형성을 억제할 수 있다. 워터 마크가 발생하지 않으면 케미컬 옥사이드는 반드시 형성할 필요는 없다.
다음에, 단결정 반도체 기판(100)의 표면에 산화막(132)을 형성한다(도 2a-2 참조).
산화막(132)은, 예를 들어, 산화실리콘막, 산화질화실리콘막 등의 단층, 또는 이들을 적층시킨 막을 사용할 수 있다. 이들의 막은, 열산화법, CVD법 또는 스퍼터링법 등을 사용하여 형성할 수 있다. 또한, CVD법을 사용하여 산화막(132)을 형성할 경우에는, 테트라에톡시실란(약칭: TEOS: 화학식 Si(OC2H5)4)등의 유기 실란을 사용하여 제작되는 산화실리콘막을 산화막(132)에 사용하는 것이 생산성의 관점에서 바람직하다.
본 실시형태에서는, 단결정 반도체 기판(100)에 열산화 처리를 행함으로써 산화막(132)(여기서는, SiOx막)을 형성한다(도 2a-2 참조). 열산화처리는, 산화성 분위기 중에 할로겐을 첨가하여 행하는 것이 바람직하다.
예를 들어, 염화수소가 첨가된 산화성 분위기 중에 단결정 반도체 기판(100)에 열산화처리를 행함으로써, 산화막(132)을 형성한다. 이 경우, 산화막(132)은, 염소 원자를 함유한 막이 된다.
산화막(132)중에 함유된 염소 원자는, 변형을 형성한다. 결과적으로, 산화막(132)의 수분에 대한 흡수 비율이 향상하여, 확산 속도가 증대한다. 따라서, 산화막(132)표면에 수분이 존재하는 경우에, 상기 표면에 존재하는 수분을 산화막(132) 중에 재빠르게 흡수하여, 확산시킬 수 있다. 또한, 단결정 반도체막 중의 산소석출 유기결함을 소멸할 수 있다. 또한, 외인성 불순물인 중금속(예를 들어, Fe, Cr, Ni, Mo 등)의 염화물을 형성하여 단결정 반도체 기판(100)으로부터 중금석 을 제거하는 외방 확산을 수반하는 화학 게터링을 행할 수 있다.
열 산화처리의 일례로서는, 산소에 대하여 염화 수소(HCI)를 0.5체적％ 내지 10체적％(바람직하게는 2체적％)의 비율로 포함하는 산화성 분위기 중에서, 750℃ 내지 1150℃의 온도, 바람직하게는 900℃ 내지 1100℃(대표적으로는 1000℃)에서 행할 수 있다. 처리 시간은 0.1시간 내지 6시간, 바람직하게는 0.5시간 내지 1시간으로 하면 좋다. 형성되는 산화막의 막 두께로서는, 10nm 내지 1000nm(바람직하게는 50nm 내지 300nm), 예를 들어 100nm의 두께로 한다. 염화 수소를 포함하는 산화성 분위기 중에서 산화막(132)을 형성함으로써 내압이 향상하고, 또, 단결정 반도체 기판(100)과 산화막(132)의 계면 순위 밀도를 저감할 수 있다.
본 실시형태에서는, 산화막(132)에 포함되는 염소 농도를 1×1017atoms/cm3 내지 1×1021atoms/cm3이 되도록 제어한다.
산화막(132)으로서, HCl산화 등에 의해 막 중에 염소 등의 할로겐을 포함함으로써, 단결정 반도체 기판에 악 영향을 주는 불순물(예를 들어, Na 등의 가동 이온)을 게터링할 수 있다. 따라서, 산화막(132)을 형성한 후에 행해지는 열 처리로써, 단결정 반도체 기판에 포함되는 불순물이 산화막(132)에 석출하여, 할로겐(예를 들어 염소)과 반응하여 포획 혹은 중화되게 된다. 따라서, 산화막(132)중에 포집한 상기 불순물을 고정하여 단결정 반도체 기판(100)의 오염을 막을 수 있다. 또한, 산화막(132)은 유리 기판과 접합한 경우에, 유리에 포함되는 Na 등의 불순물을 고정하는 막으로서 기능할 수 있다.
특히, 산화막(132)으로서, HCl산화 등에 의해 막 중에 염소 등의 할로겐을 포함시키는 것은, 반도체 기판의 세정이 불충분한 경우나, 반복 재활용하여 사용하는 반도체 기판의 오염 제거에 유효하다.
또한, 산화막(132)에 함유시키는 할로겐 원자로서는 염소 원자에 한정되지 않는다. 산화막(132)에 플루오르화 원자를 함유시켜도 좋다. 단결정 반도체 기판(100) 표면을 플루오르화산 산화하기에는, 단결정 반도체 기판(100) 표면에 HF용액에 침투시킨 후에 산화성 분위기 중에서 열 산화 처리를 행하거나, NF3을 산화성 분위기에 첨가하여 열 산화 처리를 행하면 좋다.
또한, 염화 수소를 포함하는 산화 분위기 중에서 열 산화 처리를 행한 후에, 질소 분위기에서 열 처리를 행하는 것이 바람직하다. 따라서, 결함을 저감할 수 있다.
다음에, 운동 에너지를 갖는 이온을 단결정 반도체 기판(100)에 조사함으로써, 단결정 반도체 기판(100)의 소정의 깊이에 결정 구조가 손상된 취화 영역(104)을 형성한다(도 2a-3 참조). 도 2a-3에서 도시하는 바와 같이, 산화막(132)을 통하여, 가속된 이온(103)을 단결정 반도체 기판(100)에 조사함으로써, 단결정 반도체 기판(100)의 표면으로부터 소정의 깊이 영역에 이온(103)이 첨가되어, 취화 영역(104)을 형성할 수 있다. 이온(103)은, 소스 가스를 여기하여, 소스 가스의 플라즈마를 생성하여, 이 플라즈마에 포함되는 이온을, 전계 작용에 의해 플라즈마로부터 뽑아서, 가속된 이온이다.
취화 영역(104)이 형성되는 영역의 깊이는, 이온(103)의 운동 에너지, 질량과 전위, 이온(103)의 입사각에 의하여 조절할 수 있다. 운동 에너지는 가속 전압, 도즈량 등에 의하여 조절할 수 있다. 이온(103)이 평균 침입 깊이와 거의 같은 깊이 영역에 취화 영역(104)이 형성된다. 따라서, 이온(103)을 첨가하는 깊이에서, 단결정 반도체 기판(100)에서 분리되는 단결정 반도체층의 두께가 결정된다. 이 단결정 반도체층의 두께가 50nm이상 500nm이하, 바람직하게는 100nm이상 200nm이하가 되도록, 취화 영역(104)이 형성되는 깊이를 조절한다.
취화 영역(104)의 형성은, 이온 도핑 처리로 행할 수 있다. 이온 도핑 처리에는, 이온 도핑 장치를 사용하여 행할 수 있다. 이온 도핑 장치의 대표적인 장치는, 프로세스 가스를 플라즈마 여기하여 생성된 모든 이온종을 챔버 내에 배치된 피처리체에 조사하는 비질량 분리형의 장치이다. 비질량 분리형의 장치인 것은, 플라즈마 중의 이온종을 질량 분리하지 않고, 모든 이온종을 피처리체에 조사하기 때문이다. 이것에 대하여, 이온 주입 장치는 질량 분리형의 장치이다. 이온 주입 장치는, 플라즈마 중의 이온종을 질량 분리하여, 어느 특정한 질량의 이온종을 피처리체에 조사하는 장치이다.
이온 도핑 장치의 주요한 구성은, 피처리물을 배치하는 챔버, 원하는 이온을 발생시키는 이온원, 및 이온을 가속하여, 조사하기 위한 가속 기구이다. 이온원은, 원하는 이온종을 생성하기 위한 소스 가스를 공급하는 가스 공급 장치, 소스 가스를 여기하여, 플라즈마를 생성하기 위한 전극 등으로 구성된다. 플라즈마를 형성하기 위한 전극으로서, 필라멘트형의 전극이나 용량 결합 고주파 방전용의 전 극 등이 사용된다. 가속 기구는, 인출 전극, 가속 전극, 감속 전극, 접지 전극 등의 전극 등, 및 이들의 전극에 전력을 공급하기 위한 전원 등으로 구성된다. 가속 기구를 구성하는 전극에는 복수의 개구나 슬릿이 형성되어 있고, 이온원으로 생성된 이온은 전극에 형성된 개구나 슬릿을 통과하여 가속된다. 또한, 이온 도핑 장치의 구성은 상술한 내용에 한정되지 않고, 필요에 따른 기구가 형성된다.
본 실시형태에서는, 이온 도핑 장치로, 수소를 단결정 반도체 기판(100)에 첨가한다. 플라즈마 소스 가스로서 수소를 포함하는 가스를 공급한다. 예를 들어, H2를 공급한다. 수소 가스를 진공 중에 도입하여, RF파워를 용량 결합 방식 또는 유전 결합 방식으로 도입하여 수소 분자를 여기하고 플라즈마를 생성하여, 질량 분리하지 않고, 플라즈마 중에 포함되는 이온을 가속하여, 가속된 이온을 단결정 반도체 기판(100)에 조사한다. 플라즈마는, 텅스텐 등의 고유전 금속에 직류 전류를 흘리고 열 전자를 방출시켜 열 전자와 수소 가스를 충돌시킴으로써 생성하여도 좋다. 진공 분위기는, 수소 가스를 도입하면서, 터보 분자 펌프 등으로 배기를 행하는 것으로써 유지된다. 진공 분위기는, 배압이 1×10-6Pa 내지 1×10-4Pa의 분위기에 수소 가스를 도입하여, 1×10-3Pa 내지 1×10-1Pa의 압력으로 하면 좋다.
이온 도핑 장치에 있어서, 수소 가스에서 생성된 이온종(H+,H2 ＋, H3 ＋)의 총량에 대하여 H3 ＋의 비율이 50％이상으로 한다. 보다 바람직하게는, 그 H3 ＋의 비율을 80％이상으로 한다. 이온 도핑 장치는 질량 분리를 행하지 않기 때문에, 플라즈마 중에 생성되는 복수의 이온종 중에서, 하나(H3 ＋)를 50％이상으로 하는 것이 바람직하고, 80％이상으로 하는 것이 바람직하다. 같은 질량의 이온을 조사함으로써, 단결정 반도체 기판(100)의 같은 깊이에 집중시켜 이온을 첨가할 수 있다.
취화 영역(104)을 얕은 영역에 형성하기 위해서는, 이온(103)의 가속 전압을 낮게 할 필요가 있지만, 플라즈마 중의 H3 ＋이온의 비율을 높게 함으로써, 원자형 수소(H)를 효율 좋게, 단결정 반도체 기판(100)에 첨가할 수 있다. H3 ＋이온은, H＋이온의 3배의 질량을 갖기 때문에, 같은 깊이에 수소 원자를 하나 첨가하는 경우, H3 ＋이온의 가속 전압은, H＋이온의 가속 전압의 3배로 할 수 있다. 이온의 가속 전압을 크게 할 수 있으면, 이온의 조사 공정의 택트 타임을 단축할 수 있게 되고, 생산성이나 스루풋의 향상을 도모할 수 있다.
이온 도핑 장치는 저렴하고, 대면적 처리에 뛰어나기 때문에, 이러한 이온 도핑 장치를 사용하여 H3 ＋을 조사함으로써, 반도체 특성의 향상, 대면적화, 저비용화, 생산성 향상 등의 현저한 효과를 얻을 수 있다.
또한, 가속된 이온(103)을 단결정 반도체 기판(100)에 조사하는 공정은, 이온 주입 장치로 행할 수도 있다. 이온 주입 장치는, 챔버 내에 배치된 피처리체 에, 소스 가스를 플라즈마 여기하여 생성된 복수의 이온종을 질량 분리하여, 특정의 이온종을 조사하는 질량 분리형의 장치이다. 따라서, 이온 주입 장치를 사용하는 경우는, 수소 가스나 PH3을 여기하여 생성된 H＋이온 및 H2 ＋이온을 질량 분리하여, H＋이온 또는 H2 ＋이온의 한쪽의 이온을 가속하여, 단결정 반도체 기판(100)에 조사한다.
본 실시형태에 있어서, 수소를 단결정 반도체 기판(100)에 첨가하는 것과 동시에 질소 및 산소를 첨가한다. 질소 및 산소에 더하여 탄소를 첨가하여도 좋다. 또한, 질소, 산소 혹은 탄소의 어느 하나, 또는 이들을 적절히 조합한 것을 첨가하도록 하여도 좋다. 이온 도핑 장치를 사용하는 경우, 단결정 반도체 기판(100)에는, 주로 H3 ＋이온이 도프 되는 것 이외에, O2 ＋이온 또는 N3 ＋이온이 동시에 도프된다. H3 ＋이온과 비교하여 O2 ＋이온 또는 N2 ＋이온 또는 N2 ＋이온의 질량이 크기 때문에, H3 ＋이온이 가장 깊게 단결정 반도체 기판(100)에 침입한다. 따라서, H3 ＋이온의 평균 침입 깊이와 거의 같은 깊이 영역에 취화 영역(104)이 형성되어 취화 영역보다도 얕은 영역, 즉, 후에 박리되어 단결정 반도체층(124)이 되는 영역에 O2 ＋이온 또는 N2 ＋이온이 많이 도프된다. 따라서, 단결정 반도체층의 기계적 강도를 높일 수 있다. 이온 주입 장치 및 이온 도핑 장치는, 레이저 조사 장치와 비교하여 직접 기판에 첨가하는 원소를 선택할 수 있기 때문에, 기판 중의 질소 등의 농도가 제어하기 쉽다.
단결정 반도체 기판(100) 표면으로부터 취화 영역(104)까지의 영역에 있어서 질소 농도는, 5×1015atoms/cm3이상, 바람직하게는 1×1016atoms/cm3이상, 보다 바람직하게는 1×1017atoms/cm3이상으로 하면 좋다. 또는, 산소 농도는, 2×1018atoms/cm3이상, 바람직하게는 3×1018atoms/cm3이상, 보다 바람직하게는 5×1018atoms/cm3이상으로 하면 좋다. 산소 농도에 관해서는, 2×1018atoms/cm3이상이 되는 영역, 바람직하게는, 5×1018atoms/cm3이상으로 되는 영역을 갖도록 형성하는 것도 유효하다. 질소 및 산소에 더하여 탄소를 첨가하는 경우 또는 탄소를 단독적으로 첨가하는 경우에는, 탄소 농도는, 1×1017atoms/cm3이상, 바람직하게는, 5×1017atoms/cm3이상으로 하면 좋다. 또한, 각 농도의 값은, SIMS분석을 행한 것을 나타낸다. 질소, 산소, 탄소의 어느 하나가 상기 농도가 되도록 단결정 반도체 기판(100) 표면으로부터 취화 영역(104)까지 영역에 포함시킴으로써, 단결정 반도체 기판(100)의 기계적 강도를 향상시키거나, 전위의 성장을 억제할 수 있다. 특히, 질소에 더하여 탄소를 첨가하면, 탄소는, 질소 첨가에 기인하는 결정 결함을 억제하는 효과가 있기 때문에 바람직하다. 또한, 산화막(132)을 산화에 의하여 형성한 경우, 고온열 처리에 의하여 단결정 반도체 기판(100) 중의 산소가 빠져서 기판 중의 산소 농도가 저감되어 버린다. 따라서, 수소를 첨가하는 것과 동시에 산소도 첨가함으로써, 저하한 단결정 반도체 기판(100) 중의 산소 농도를 높일 수 있다.
또한, 진공 분위기에 수소 가스를 도입하여 수소 가스의 플라즈마를 생성할 때에, 배압에 포함되는 질소나 산소를 이용하도록 하여도 좋다. 수소에 더하여, 질소, 산소, 또는 탄소를 첨가하는 경우, 이온 도핑 장치를 사용하는 것이 바람직하다. 이온 도핑 장치는, 질량 분리를 행하지 않기 때문에, 질소, 산소, 탄소에서 선택된 복수종의 이온을 동시에 첨가할 수 있기 때문이고, 배압과 처리압의 비율이나 플라즈마의 생성 방법에 따라, 수소 이외의 원자로부터 구성된 이온의 비율을 조성할 수 있기 때문이다.
다음에, 베이스 기판(120)을 준비한다(도 2b-1 참조).
베이스 기판(120)은, 절연체로 이루어지는 기판을 사용한다. 구체적으로는, 알루미노실리케이트 유리, 알루미노 보로 실리케이트 유리, 바륨 보로 실리케이트 유리, 산화란탄 알루미노 실리케이트 유리, 티타니아 산화란탄 알루미노 실리케이트 유리와 같은 전자 공업용으로 쓰이는 각종 유리 기판, 석영 기판, 세라믹 기판, 사파이어 기판을 들 수 있다. 본 실시형태에서는, 유리 기판을 사용하는 경우에 대하여 설명한다. 베이스 기판(120)으로서 대면적화가 가능하고 가격이 저렴한 유리 기판을 사용함으로써, 저비용화를 도모할 수 있다.
또한, 베이스 기판(120)을 사용할 때, 베이스 기판(120)의 표면을 미리 세정하는 것이 바람직하다. 구체적으로는, 베이스 기판(120)을, 염산과수(HPM), 황산 과수(SPM), 암모니아 과수(APM), 희석된 플루오르화 수소산(DHF) 등을 사용하여 초음파 세정을 시행한다. 예를 들어, 베이스 기판(120) 표면에 염산과수를 사용하여 초음파 세정을 행하는 것이 바람직하다. 이러한 세정 처리를 행함으로써, 베이스 기판(120) 표면의 평탄화나 잔존하는 연마 입자를 제거할 수 있다.
다음에, 베이스 기판(120)의 표면에 질소 함유층(121)(예를 들어, 질화실리콘막(SiNx) 또는 질화산화실리콘막(SiNxOy)(x>y) 등의 질소를 함유하는 절연막)을 형성한다(도 2b-2 참조).
본 실시형태에 있어서, 질소 함유층(121)은, 단결정 반도체 기판(100) 위에 형성된 산화막(132)과 접합되는 층(접합 층)이 된다. 또한, 질소 함유층(121)은, 후에 베이스 기판 위에 단결정 구조를 갖는 단결정 반도체층을 형성할 때, 베이스 기판에 포함되는 Na(나트륨) 등의 불순물이 단결정 반도체층에 확산하는 것을 막는 배리어층으로서 기능한다.
또한, 질소 함유층(121)을 접합 층으로서 사용하기 때문에, 접합 불량을 억제하기 위해서는 질소 함유층(121)이 표면을 평활로 하는 것이 바람직하다. 구체적으로는, 질소 함유층(121)의 표면의 평균면 거칠기(Ra)를 0.5nm이하, 제곱 평균 거칠기(Rms)를 0.60nm이하, 보다 바람직하게는, 평균면 거칠기를 0.20nm이하, 제곱 평균 거칠기를 0.25nm이하가 되도록 질소 함유층(121)을 형성한다. 막 두께는, 10nm이상 200nm이하, 바람직하게는 50nm이상 100nm이하의 범위에서 형성하는 것이 바람직하다.
다음에, 단결정 반도체 기판(100)의 표면과 베이스 기판(120)의 표면을 대향시켜, 산화막(132)의 표면과 질소 함유층(121)의 표면을 접합시킨다(도 2c 참조).
여기서는, 단결정 반도체 기판(100)과 베이스 기판(120)을 질소 함유층(121)과 산화막(132)을 통하여 밀착시킨 후, 단결정 반도체 기판(100)의 1개소에 1N/cm2 내지 500N/cm2, 바람직하게는 1N/cm2 내지 20N/cm2정도의 압력을 가한다. 압력을 가한 부분에서 산화막(132)과 질소 함유층(121)이 접합하기 시작하여, 자발적으로 접합이 형성되어 전체면에 미친다. 이 접합 공정은, 반 데르 발스의 힘이나 수소 결합이 작용되어, 가열 처리를 수반하지 않고, 상온으로 시행할 수 있기 때문에, 베이스 기판(120)에, 유리 기판처럼 내열 온도가 낮은 기판을 사용할 수 있다. 접합 공정에 있어서, 특히, 접합 표면이 친수성이고, 표면에 OH기 등의 친수기나 H2O분자가 존재하면 수소 결합이 관여하기 쉬워져서, 접합이 재빠르게 진행된다. 이러한 현상은, 접합 표면이 평활이라면, 접합면끼리의 간격이 짧아지기 쉽고, 재빠르게 진행된다.
따라서, 단결정 반도체 기판(100)과 베이스 기판(120)의 접합을 행하기 전에, 단결정 반도체 기판(100) 위에 형성된 산화막(132)과, 베이스 기판(120) 위에 형성된 질소 함유층(121)의 표면 처리를 행하는 것이 바람직하다.
표면 처리로서는, 플라즈마 처리, 오존 처리, 메가소닉 세정, 2류체 세정(순수, 또는 수소 첨가물 등의 기능 수를 질소 등의 캐리어 가스와 함께 내뿜는 방법) 또는 이들의 방법을 조합하여 행할 수 있다. 특히, 산화막(132), 질소 함유 층(121)의 적어도 한쪽의 표면에 플라즈마 처리를 행한 후에, 오존 처리, 메가소닉 세정, 2류체 세정 등을 행함으로써, 산화막(132), 질소 함유층(121)표면의 유기물 등의 먼지를 제거하여, 표면을 친수화할 수 있다. 결과적으로, 산화막(132)과 질소 함유층(121)의 접합 강도를 향상시킬 수 있다.
여기서, 오존 처리의 일례를 설명한다. 예를 들어, 산소를 포함하는 분위기하에서 자외선(UV)을 조사함으로써, 피처리체 표면에 오존 처리를 행할 수 있다. 산소를 포함하는 분위기하에서 자외선을 조사하는 오존 처리는, UV오존 처리 또는 자외선 오존 처리라고도 한다. 산소를 포함하는 분위기하에 있어서, 자외선 중 200nm미만의 파장을 포함하는 빛과 200nm이상의 파장을 포함하는 빛을 조사함으로써, 오존을 생성하는 것과 동시에, 오존에서 일중항 산소를 생성할 수 있다. 자외선 중, 180nm미만의 파장을 포함하는 빛을 조사하는 것으로써, 오존을 생성시키는 것과 동시에, 오존으로부터 일중항 산소를 생성시킬 수도 있다.
산소를 포함하는 분위기하에서, 200nm미만의 파장을 포함하는 빛 및 200nm이상의 파장을 포함하는 빛을 조사함으로써 일어나는 반응 예를 나타낸다.
O2＋hν(λ1nm)→O(3P)＋O(3P) (1)
O(3P)＋O2→O3 (2)
O3＋hν(λ2nm)→O(1D)＋O2 (3)
상기 반응식(1)에 있어서, 산소(O2)를 포함하는 분위기하에서 200nm미만의 파 장(λ1nm)을 포함하는 빛(hν)을 조사함으로써 기저 상태의 산소 원자(O(3p))가 생성된다. 다음에, 상기 반응식(2)에 있어서, 기저 상태의 산소 원자(O(3P))와 산소(O2)가 반응하여 오존(O3)이 생성된다. 그리고, 반응식(3)에 있어서, 생성된 오존(O3)을 포함하는 분위기하에서 200nm이상의 파장(λ2nm)을 포함하는 빛이 조사됨으로써, 여기 상태의 일중항 산소(O(1D))가 생성된다. 산소를 포함하는 분위기하에 있어서 자외선 중 200nm미만의 파장을 포함하는 빛을 조사함으로써 오존을 생성시키는 것과 동시에, 200nm이상의 파장을 포함하는 빛을 조사함으로써 오존을 분해하여 일중항 산소를 생성한다. 상기한 바와 같은 오존 처리는, 예를 들어, 산소를 포함하는 분위기하에서 저압 수은 램프의 조사(λ1＝185nm, λ2＝254nm)에 의하여 행할 수 있다.
또한, 산소를 포함하는 분위기하에서, 180nm의 파장을 포함하는 빛을 조사함으로써 일어나는 반응 예를 나타낸다.
O2＋hν(λ3nm)→O(1D)＋O(3P) (4)
O(3P)＋O2→O3 (5)
O3＋hν(λ3nm)→O(1D)＋O2 (6)
상기 반응식(4)에 있어서, 산소(O2)를 포함하는 분위기하에서 180nm미만의 파장(λ3nm)을 포함하는 빛을 조사함으로써, 여기 상태의 일중항 산소(O(1D))와 기저 상태의 산소 원자(O(3P))가 생성된다. 다음에, 반응식(5)에 있어서, 기저 상태의 산소 원자(O(3P))와 산소(O2)이 반응하여 오존(O3)이 생성된다. 반응식(6)에 있어서, 생성된 오존(O3)을 포함하는 분위기하에서 180nm 미만의 파장(λ3nm)을 포함하는 빛이 조사됨으로써, 여기 상태의 일중항 산소와 산소가 생성된다. 산소를 포함하는 분위기하에 있어서 자외선 중 180nm미만의 파장을 포함하는 빛을 조사함으로써 오존을 생성시키는 것과 동시에 오존 또는 산소를 분해하여 일중항 산소를 생성한다. 상술한 바와 같은 오존 처리는, 예를 들어, 산소를 포함하는 분위기하에서 Xe 엑시머 UV램프의 조사(λ3＝172nm)에 의하여 행할 수 있다.
200nm미만의 파장을 포함하는 빛에 의하여 피처리체 표면에 부착하는 유기물 등의 화학 결함을 절단하여, 오존 또는 오존으로부터 생성된 일중항 산소에 의해 피처리체 표면에 부착하는 유기물, 또는 화학 결합을 절단한 유기물 등을 산화 분해하여 제거할 수 있다. 상술한 바와 같은 오존 처리를 행함으로써, 피처리체 표면의 친수성 및 청정성을 높일 수 있고, 접합을 양호하게 행할 수 있다.
산소를 포함하는 분위기하에서 자외선을 조사함으로써 오존이 생성된다. 오존은, 피처리체 표면에 부착하는 유기물 제거에 효과를 갖는다. 또한, 일중항 산 소도, 오존과 동등 또는 그 이상으로, 피처리체 표면에 부착하는 유기물 제거에 효과를 갖는다. 오존 및 일중항 산소는, 활성상태에 있는 산소의 예이고, 총칭하여 활성산소라고도 한다. 상기 반응식 등으로 설명한 바와 같이, 일중항 산소를 생성할 때에 오존이 생기거나, 또한, 오존으로부터 일중항 산소를 생성하는 반응도 있기 때문에, 여기서는 일중항 산소가 기여하는 반응도 포함하여, 편의적으로 오존 처리라고 칭한다.
또한, 산화막(132)과 질소 함유층(121)을 접합시킨 후에, 접합강도를 증가시키기 위한 열 처리를 행하는 것이 바람직하다. 이 열 처리의 온도는, 취화 영역(104)에 균열을 발생시키지 않는 온도로 하여, 예를 들어, 실온 이상 400℃미만의 온도 범위에서 처리한다. 또한, 이 온도 범위에서 가열하면서, 산화막(132)과 질소 함유층(121)을 접합시켜도 좋다. 열 처리에는, 확산로, 저항 가열로 등의 가열로, RTA(순간열 어닐, Rapid Thermal Anneal)장치, 마이크로파 가열 장치 등을 사용할 수 있다.
일반적으로, 산화막(132)과 질소 함유층(121)을 접합과 동시 또는 접합시킨 후에 열 처리를 행하면, 접합 계면에 있어서 탈수 반응이 진행되어, 접합 계면끼리 가까워져서, 수소 결합의 강도나 공유 결합이 형성됨으로써 접합이 강화된다. 탈수 반응을 촉진시키기 위해서는, 탈수 반응에 의하여 접합 계면에 생기는 수분을 고온으로 열 처리를 행함으로써 제거할 필요가 있다. 즉, 접합 후의 열 처리 온도가 낮은 경우에는, 탈수 반응으로 접합 계면에 생기는 수분을 효과적으로 제거하지 못하기 때문에, 탈수 반응이 진행되지 않고 접합 강도를 충분히 향상시키기 힘들 다.
한편으로는, 산화막(132)으로서, 염소 원자 등을 함유시킨 산화막을 사용한 경우, 상기 산화막(132)이 수분을 흡수하여 확산할 수 있기 때문에, 접합 후의 열 처리를 저온으로 행하는 경우에 있어도, 탈수 반응에서 접합 계면에 생긴 수분을 산화막(132)으로 흡수, 확산시켜 탈수 반응을 효율 좋게 촉진시킬 수 있다. 이 경우, 베이스 기판(120)으로서 유리 등의 내열성이 낮은 기판을 사용한 경우라도, 산화막(132)과 질소 함유층(121)의 접합 강도를 충분히 향상시킬 수 있다. 또한, 바이어스 전압을 인가하여 플라즈마처리를 행함으로써, 산화막(132)의 표면 근방에 OH기를 형성하는 것과 함께 마이크로포아를 형성하여, 수분을 효과적으로 흡수하여 확산시켜, 저온이라도 산화막(132)과 질소 함유층(121)의 접합 강도를 향상시킬 수 있다.
다음에, 열 처리를 행하여 취화 영역(104)으로 분리함으로써, 베이스 기판(120) 위에, 산화막(132) 및 질소함유층(121)을 통하여 단결정 반도체층(124)을 형성한다(도 2d 참조).
가열 처리를 행함으로써, 온도 상승에 의하여 취화 영역(104)에 형성되는 결정 결함에는 첨가된 원소가 석출하여, 내부의 압력이 상승한다. 압력의 상승에 의해, 취화 영역(104)의 결정 결함에 체적 변화가 일어나, 취화 영역(104)에 균열이 생기기 때문에, 취화 영역(104)을 따라 단결정 반도체 기판(100)에 분리된다. 산화막(132)은 베이스 기판(120)에 접합하기 때문에, 베이스 기판(120) 위에는 단결정 반도체 기판(100)으로부터 분리된 단결정 반도체층(124)이 형성된다. 또한, 여 기서 열 처리의 온도는, 예를 들어 400℃이상으로 행하고, 베이스 기판(120)의 변형점을 넘지 않는 온도로 한다.
이 가열 처리에는, 확산로, 확산가열로 등의 가열로, RTA(순간열 어닐, Rapid Thermal Anneal)장치, 마이크로파 가열 장치 등을 사용할 수 있다. 예를 들어, 저항가열로를 사용하는 경우에는, 예를 들어 200℃에서 2시간 가열 처리를 행한 후, 이어서 600℃에서 2시간의 열 처리를 행한다. 또한, RTA장치를 사용하는 경우, 가열 온도 550℃이상 730℃이하, 처리 시간 0.5분 이상 60분 이내로 행할 수 있다.
또한, 상술한 베이스 기판(120)과 산화막(132)의 접합 강도를 증가시키기 위한 열 처리를 행하지 않고, 도 1d의 열 처리를 행함으로써, 산화막(132)과 질소함유층(121)의 접합 강도의 증가의 열 처리 공정과, 취화 영역(104)에 있어서 분리의 열 처리 공정을 동시에 시행하여도 좋다. 구체적으로는, 저항 가열형 종형로에서 600℃에서 2시간의 열 처리를 행함으로써, 접합 강도의 증가와, 이온 조사에 의해 생긴 단결정 반도체 기판(100) 중의 결함의 수복과, 수소의 이탈을 겸할 수 있다.
이상의 공정으로써, 베이스 기판(120) 위에 산화막(132) 및 질소 함유층(121)을 통하여 단결정 반도체층(124)이 형성된 SOI기판을 제작할 수 있다. 본 실시형태에서 나타낸 제작 방법을 사용함으로써, 질소 함유층(121)을 접합 층으로서 사용한 경우라도, 베이스 기판(120)과 단결정 반도체층(124)의 접합 강도를 향상시켜, 신뢰성을 향상시킬 수 있다. 또한, 베이스 기판(120) 위에 형성되는 단결정 반도체층(124)에 일정한 농도의 질소, 산소, 또는 탄소가 포함되어 있기 때문 에, 기계적 강도를 향상시키는 것과 동시에, 베이스 기판(120)과 단결정 반도체층(124)이 강고하게 밀착한 SOI기판을 형성할 수 있다.
그 후, 상기 실시형태1에서 나타낸 바와 같이, 단결정 반도체층(124)에 레이저광을 조사하여 상기 단결정 반도체층(124)의 결정성을 회복시키는 것과 동시에, 질소 등의 원소를 단결정 반도체층(124)에 고용 혹은 첨가시킨다. 레이저광의 조사 공정은, 상기 실시형태에서 나타낸 방법이나 장치를 사용하여 행할 수 있다. 또한, 단결정 반도체층(124) 중의 질소 등의 첨가는, 본 실시형태에서 설명한 바와 같이 수소를 첨가할 때 시행하여도, 실시형태 1에서 나타낸 바와 같이 레이저광 조사시에 시행하여도 좋고, 또한, 양쪽 모든 공정에 있어서 행하여도 좋다.
또한, 본 실시형태에서는, 단결정 반도체 기판(100) 위에 산화막(132)을 형성하여, 베이스 기판(120) 위에 질소 함유층(121)을 형성하는 경우를 제시하였지만, 이것에 한정되지 않는다. 예를 들어, 단결정 반도체 기판(100) 위에 산화막(132)과 질소 함유층을 순서대로 적층시켜 형성하여, 산화막(132) 위에 형성된 질소 함유층의 표면과 베이스 기판(120)의 표면을 접합시켜도 좋다. 이 경우, 질소 함유층은 취화 영역(104)을 형성하기 전에 형성하여도 좋고, 형성 후에 형성하여도 좋다. 또, 질소 함유층 위에 산화막(예를 들어, 산화 실리콘)을 형성하여, 상기 산화막의 표면과 베이스 기판(120)의 표면을 접합시켜도 좋다.
또한, 베이스 기판(120)으로부터 단결정 반도체층(124)으로 나트륨 등의 불순물의 혼입이 문제가 되지 않는 경우에는, 베이스 기판(120) 위에 질소 함유층(121)을 형성하지 않고, 단결정 반도체 기판(100) 위에 형성된 산화막(132)의 표 면과 베이스 기판(120)의 표면을 접합시켜도 좋다.
또, 본 실시형태에서 나타낸 구성은, 본 명세서의 다른 실시형태에서 나타낸 구성과 적절히 조합하여 시행할 수 있다.
(실시형태 3)
본 실시형태에서는, 베이스 기판 위에 형성된 단결정 반도체층에 레이저광을 조사하는 장치(레이저 조사 장치)에 관하여 도 3을 참조하여 설명한다.
본 실시형태에서 나타내는 레이저 조사 장치는, 레이저광(600)을 발진하는 레이저 발진기(602)와, 처리 기판(604)을 배치하는 스테이지(606)를 공유한다(도 3 참조). 레이저 발진기(602)에는, 컨트롤러(608)가 접속되어 있다. 컨트롤러(608)의 제어에 의하여, 레이저 발진기(602)에서 발진하는 레이저광(600)의 에너지나, 반복 주파수 등을 변화시킬 수 있다. 또한, 스테이지(606)에는, 저항 가열 장치 등의 가열 수단(610)이 형성되어, 처리 기판(604)을 가열할 수 있는 구성으로 되어 있다.
스테이지(606)는, 챔버(612) 내부에 형성되어 있다. 스테이지(606)는 상기 챔버 내부에서 이동할 수 있도록 형성되어 있다.
챔버(612)의 벽의 일부에는, 레이저광(600)을 처리 기판(604)으로 이끌기 위한 창(616)이 형성되어 있다. 창(616)은, 석영 등 레이저광(600)에 대한 투과율이 높은 재료를 사용하여 형성된다. 레이저광(600)의 투과율을 되도록 높이기 위하여, 창(616)을 얇게 하는 것이 바람직하다.
챔버(612) 내부의 분위기를 제어하기 위하여, 챔버(612)에는, 기체공급 구(620) 및 배기구(622)가 형성되어 있다. 본 실시형태에서는, 챔버(612)에 질소, 산소, 또는 탄소의 어느 하나를 포함하는 분위기로 한다. 결과적으로, 레이저 조사 공정에 있어서 단결정 반도체층에 질소, 산소, 또는 탄소가 포함되기 쉽게 된다.
기체 공급구(620)에는, 밸브를 통하여 기체공급장치(628)가 형성되어 있다. 기체공급장치(628)를 하나 형성하는 구성으로 되어 있지만, 복수의 기체공급장치를 형성하여, 복수의 가스를 동시에 챔버(612)안에 공급하는 구성으로 하여도 좋다.
배기구(622)에는, 배기계가 형성되어 있다. 구체적으로는, 배기구(622)에는, 밸브를 통하여 타보 펌프(632)와 드라이 펌프(634)가 형성되어 있다. 또한, 밸브를 통하여 배기구(622)와 드라이 펌프(634)가 접속되어, 드라이 펌프에 의한 저진공이 가능해진다.
레이저 발진기(602)와 스테이지(606) 사이에는, 렌즈나 미러 등을 포함하는 광학계(640)가 배치되어 있다. 광학계(640)는 챔버(612)의 외부에 형성되어 있다. 레이저 발진기(602)에서 레이저광(600)은, 광학계(640)에 의하여, 그 에너지 분포가 균일화되어, 또 그 단면이 선 형상, 직사각형 등의 형상이 되도록 형성된다. 광학계(640)를 통과한 레이저광(600)은, 창(616)을 통과하여 챔버(612)내부에 입사하여, 스테이지(606) 위의 처리 기판(604)에 조사된다. 이 때, 스테이지 (606)를 이동시킴으로써, 처리 기판(604)의 전체면에 레이저광(600)을 조사할 수 있다. 또한, 레이저 발진기(602)나 광학계(640)를 이동시켜도 좋다. 또한, 처리 기판(604)과, 레이저 발진기(602) 또는 광학계(640)의 양쪽을 모두 이동시켜도 좋다. 양쪽 모두 이동시키는 경우에는, 처리 기판(604)과, 레이저 발진기(602) 또는 광학계(640)를 다른 방향으로 이동시킴으로써(예를 들어, 한쪽을 X축 방향으로 이동시켜, 다른 한쪽을 X축과 90℃ 다른 Y축 방향으로 이동시킨다), 효과적으로 레이저광을 조사할 수 있다.
처리 기판(604)에 레이저광(600)을 조사할 때에, 스테이지(606)의 가열 장치에 의하여 처리 기판(604)을 유리의 변형 점 이하의 온도로 가열하여도 좋다. 또한, 기체 공급구(620)에서 질소 가스, 산소 가스, 또는 탄소를 구성 원소의 하나에 포함하는 기체 등을 적절히 선택하여 공급함으로써, 이들의 가스 분위기하에서 레이저광(600)을 조사할 수 있다.
본 실시형태에 있어서는, 챔버를 사용하여, 레이저 조사 분위기에 있어서 질소, 산소, 탄소 농도를 조정하는 방법에 대하여 설명한다. 본 실시형태에서 나타내는 바와 같은 구성을 채용함으로써, 예를 들어, 처리 기판(604)인 베이스 기판 위에 형성된 단결정 반도체층 중의 질소의 최저 농도를 5×1015atoms/cm3이상, 바람직하게는, 1×1016atoms/cm3이상, 보다 바람직하게는, 1×1017atoms/cm3이상으로 할 수 있다. 또한, 단결정 반도체층 중의 산소의 최저 농도를 2×1018atoms/cm3이상, 바람직하게는, 3×1018atoms/cm3이상, 보다 바람직하게는, 5×1018atoms/cm3이상으로 할 수 있다. 또한, 단결정 반도체층 중에 산소 농도가 2×1018atoms/cm3이상이 되 는 영역, 바람직하게는, 5×1018atoms/cm3이상이 되는 영역을 형성할 수 있다. 또한, 단결정 반도체층 중의 탄소의 최저 농도를 1×1017atoms/cm3이상, 바람직하게는, 5×1017atoms/cm3이상으로 할 수 있다. 따라서, 단결정 반도체층의 보이드를 저감시키고, 또한, 항복 응력을 향상시킬 수 있다.
또, 각 원소의 농도가 매우 높게 되면 따른 단결정 반도체층을 사용한 트랜지스터의 특성에 바람직하지 않는 영향을 주기 때문에, 단결정 반도체층 중의 질소, 산소, 탄소의 각각의 상한으로서는, 질소 농도는, 5×1019atoms/cm3이하, 바람직하게는, 2×1019atoms/cm3이하, 보다 바람직하게는 5×1018atoms/cm3이하, 산소 농도는, 1×1020atoms/cm3이하, 바람직하게는, 1×1019atoms/cm3이하, 탄소 농도는, 5×1020atoms/cm3이하, 바람직하게는 5×1019atoms/cm3이하가 되도록 분위기 중의 각 원소의 농도를 조절하면 좋다.
본 실시형태에 있어서, 처리 기판(604)으로서, 베이스 기판 위에 형성된 단결정 반도체층 위에 더 질소, 산소 또는 탄소의 적어도 하나를 포함하는 절연막을 형성하여, 상기 절연막 위에서 레이저광을 조사하도록 하여도 좋다. 상기 절연막으로서는, 예를 들어, 질화실리콘막, 산화실리콘막, 질화산화실리콘막(질소＞산소), 산화질화실리콘막(산소＞질소) 등을 사용할 수 있다. 이들의 절연막에는 탄소가 1×1017atoms/cm3이상 1×1020atoms/cm3이하정도 포함되어도 좋다. 상기 절연막을 형성한 후에 레이저광을 조사하면, 재단결정화한 단결정 반도체층 중의 질소, 산소, 또는 탄소의 각 농도를 보다 높일 수 있다. 레이저광 조사 후에 플루오르화 수소산이나 버퍼드 플루오르화 수소산을 사용하여 이들의 절연막을 제거할 수 있다.
또, 본 실시형태에서는, 챔버(612)를 사용하여 처리 기판(604)에 레이저광을 조사하는 예를 나타내지만, 챔버를 사용하지 않고 대기 분위기 중에서 처리 기판에 질소 가스, 산소 가스, 또는 탄소를 구성 원소의 하나에 포함하는 기체를 직접 분사하면서 레이저광을 조사하는 구성으로 하여도 좋다. 예를 들어, 질소 가스를 분사함으로써, 대기 중의 산소 및 분사하는 질소 가스의 양쪽 모든 원소를 단결정 반도체층 중에 고용시킬 수 있다.
또, 본 실시형태에서 나타낸 구성은, 본 명세서의 다른 실시형태에서 나타낸 구성과 적절히 조합하여 시행할 수 있다.
(실시형태 4)
본 실시형태에서는, 상기 실시형태에서 제작한 SOI기판을 사용하여, 반도체 장치를 제작하는 방법을 설명한다.
우선, 도 4a 내지 도 5c를 참조하여, n채널형 박막 트랜지스터, 및 p채널형 박막 트랜지스터를 제작하는 방법을 설명한다. 복수의 트랜지스터(TFT)를 조합함으로써, 각종의 반도체 장치를 형성할 수 있다.
본 실시형태에서는, SOI기판으로서 도 2a 내지 도 2d의 공정을 사용하여 제작한 SOI기판을 사용하는 경우에 대하여 설명한다. 물론, 상기 실시형태에서 나타 낸 다른 방법으로 제작한 SOI기판을 사용할 수도 있다.
도 4a는, 도 2a 내지 도 2d를 사용하여 설명한 방법으로 제작된 SOI기판의 단면도이다.
우선, 에칭에 의하여, 단결정 반도체층(124)을 소자 분리하여, 도 4b에 나타내는 바와 같이, 반도체층(251, 252)을 형성한다. 반도체층(251)은 n채널형의 TFT를 구성하여, 반도체층(252)은 p채널형의 TFT을 구성한다.
도 4c에 나타내는 바와 같이, 반도체층(251,252) 위에 절연막(254)을 형성한다. 다음에, 절연막(254)을 통하여 반도체층(251) 위에 게이트 전극(255)을 형성하여, 반도체층(252) 위에 게이트 전극(256)을 형성한다.
또, 단결정 반도체층(124)을 에칭하기 전에, TFT의 임계값 전압을 제어하기 위하여, 붕소, 알루미늄, 갈륨 등의 억셉터가 되는 불순물 원소, 또는 인, 비소 등의 도너가 되는 불순물 원소를 단결정 반도체층(124)에 첨가하는 것이 바람직하다. 예를 들어, n채널형 TFT가 형성되는 영역에 억셉터가 되는 불순물 원소를 첨가하여, p채널형 TFT가 형성되는 영역에 도너가 되는 불순물 원소를 첨가한다.
다음에, 도 4d에 나타내는 바와 같이, 반도체층(251)에 n형의 저농도 불순물 영역(257)을 형성하여, 반도체층(252)에 p형의 고농도 불순물 영역(259)을 형성한다. 구체적으로는, 우선, 반도체층(251)에 저농도 불순물 영역(257)을 형성한다. 따라서, p채널형 TFT가 되는 반도체층(252)을 레지스트로 마스크하여, 불순물 원소를 반도체층(251)에 첨가한다. 불순물 원소로서 인 또는 비소를 첨가하면 좋다. 이온 도핑법 또는 이온 주입법에 의하여 불순물 원소를 첨가함으로써, 게이트전 극(255)이 마스크가 되어, 반도체층(251)에 자기 정합적으로 n형의 저농도 불순물 영역(257)이 형성된다. 반도체층(251)의 게이트 전극(255)과 겹치는 영역은 채널 형성영역(258)이 된다.
다음에, 반도체층(252)을 덮는 마스크를 제거한 후, n채널형 TFT가 되는 반도체층(251)을 레지스트 마스크로 덮는다. 다음에, 이온 도핑법 또는 이온주입법으로써 불순물 원소를 반도체층(252)에 첨가한다. 불순물 원소로서, 붕소를 첨가할 수 있다. 불순물 원소의 첨가 공정에서는, 게이트 전극(256)이 마스크로서 기능하여, 반도체층(252)에 p형의 고농도 불순물 영역(259)이 자기 종합적으로 형성된다. p형의 고농도 불순물 영역(259)은 소스 영역 또는 드레인 영역으로서 기능한다. 반도체층(252)의 게이트 전극(256)과 겹치는 영역은 채널 형성 영역(260)이 된다. 여기서는, n형의 저농도 불순물 영역(257)을 형성한 후, p형의 고농도 불순물 영역(259)을 형성하는 방법을 설명하였지만, 우선 p형의 고농도 불순물 영역(259)을 형성할 수도 있다.
다음에, 반도체층(251)을 덮는 레지스트를 제거한 후, 플라즈마CVD법 등에 의하여 질화실리콘 등의 질소화합물이나 산화실리콘 등의 산화물로 이루어지는 단층 구조 또는 적층 구조의 절연막을 형성한다. 이 절연막을 수직 방향의 이방성 에칭함으로써, 도 5a에 나타내는 바와 같이, 게이트 전극(255, 256)에 접하는 사이드 월 절연막(261, 262)을 형성한다. 이 이방성 에칭에 의하여, 절연막(254)도 에칭된다.
다음에, 도 5b에 나타내는 바와 같이, 반도체막(252)을 레지스트(265)로 덮 는다. 반도체막(251)에 소스 영역 및 드레인 영역으로서 기능하는 고농도 불순물 영역을 형성하기 위해서, 이온 주입법 또는 이온 도핑법으로써, 반도체층(251)에 고도즈량으로 불순물 원소를 첨가한다. 게이트 전극(255) 및 사이드 월 절연막(261)이 마스크가 되어, n형의 고농도 불순물 영역(267)이 형성된다. 다음에, 불순물 원소의 활성화를 위해서 가열 처리를 행한다.
활성화 가열 처리 후, 도 5c에 나타내는 바와 같이, 수소를 포함하는 절연막(268)을 형성한다. 절연막(268)을 형성 후, 350℃이상 450℃이하의 온도로 가열 처리를 행하여, 절연막(268) 중에 포함되는 수소를 반도체층(251, 252) 중에 확산시킨다. 절연막(268)은, 프로세스 온도가 350℃이하의 플라즈마CVD법에 의하여 질화실리콘 또는 질화산화실리콘을 퇴적함으로써 형성된다. 반도체층(251, 252)에 수소를 공급함으로써, 반도체층(251, 252) 중 및 절연막(254)의 계면에서 포획 중심이 될 만한 결함을 효과적으로 보상할 수 있다.
그 후, 층간 절연막(269)을 형성한다. 층간 절연막(269)은, 산화실리콘막, BPSG(Boron Phosphorus Silicon Glass)막 등의 무기 재료로 이루어지는 절연막, 또는, 폴리이미드, 아크릴 등의 유기 수지막에서 선택된 단층 구조의 막, 체적 구조의 막으로 형성할 수 있다. 층간 절연막(269)에 콘택트 홀을 형성한 후, 도 5c에 나타내는 바와 같이 배선(270)을 형성한다. 배선(270)의 형성에는, 예를 들어, 알루미늄막 또는 알루미늄합금막 등의 저저항 금속막을 배리어 메탈로 협지한 3층 구조의 도전막으로 형성할 수 있다. 배리어 메탈막은, 몰리브덴, 크롬, 티타늄 등의 금속막으로 형성할 수 있다.
이상의 공정으로, n채널형 TFT와 p채널형 TFT를 갖는 반도체 장치를 제작할 수 있다. SOI기판의 제작 과정에서, 채널 형성 영역을 구성하는 반도체층의 산소 농도를 저감시키기 때문에, 오프 전류가 작고, 임계값 전류의 변동이 억제된 TFT를 제작할 수 있다.
도 4a 내지 도 4d 및 도 5a 내지 도 5c를 참조하여 TFT의 제작 방법을 설명하였지만, TFT이외에, 용량, 저항 등의 TFT와 함께 각종의 반도체 소자를 형성함으로써, 고부가 가치의 반도체 장치를 제작할 수 있다. 이하, 도면을 참조하면서 반도체 장치의 구체적인 형태를 설명한다.
우선, 반도체 장치의 일례로서, 마이크로 프로세서에 대하여 설명한다. 도 6은 마이크로 프로세서(500)의 구성 예를 나타내는 블록도이다.
마이크로 프로세서(500)는, 연산회로(501)(Arithmetic Logic unit. ALU라고도 함.), 연산회로 제어부(502)(ALU Controller), 명령 해석부(503)(Instruction Decoder), 인터럽트 제어부(504)(Interrupt Controller), 타이밍 제어부(505)(Timing Controller), 레지스터(506)(Register), 레지스터 제어부(507)(Register Controller), 버스인터페이스(508)(Bus I/F), 판독 전용메모리(509), 및 메모리인터페이스(510)를 갖는다.
버스인터페이스(508)를 통하여 마이크로프로세서(500)로 입력된 명령은, 명령 해석부(503)로 입력되어, 디코드된 후, 연산회로제어부(502), 인터럽트 제어부(504), 레지스터 제어부(507), 타이밍 제어부(505)에 입력된다. 연산회로제어부(502), 인터럽트 제어부(504), 레지스터 제어부(507), 타이밍 제어부(505)는, 디 코드된 명령에 따라 다양한 제어를 행한다.
연산회로제어부(502)는, 연산회로(501)의 동작을 제어하기 위한 신호를 생성한다. 또한, 인터럽트 제어부(504)는, 마이크로 프로세서(500)의 프로그램 실행 중에, 외부의 출입력 장치나 주변 회로에서의 인터럽트 요구를 처리하는 회로이고, 인터럽트 제어부(504)는, 인터럽트 요구의 우선 순위나 마스크 상태를 판단하여, 인터럽트 요구를 처리한다. 레지스터 제어부(507)는, 레지스터(506)의 주소를 생성하여, 마이크로 프로세서(500)의 상태에 대응하여 레지스트(506)의 판독이나 입력을 행한다. 타이밍 제어부(505)는, 연산회로(501), 연상회로제어부(502), 명령 해석부(503), 인터럽트 제어부(504), 및 레지스터 제어부(507)의 동작 타이밍을 제어하는 신호를 생성한다. 예를 들어, 타이밍 제어부(505)는, 기준 클록 신호CLK1을 토대로, 내부 클록 신호CLK2를 생성하는 내부 클록 생성부를 구비한다. 도 6에 도시하는 바와 같이, 내부 클록 신호CLK2는 다른 회로에 입력된다.
다음에, 비접촉으로 데이터의 송수신을 행하는 기능, 및 연상[연산] 기능을 구비한 반도체 장치의 일례를 설명한다. 도 7은, 이러한 반도체 장치의 구성 예를 나타내는 블록도이다. 도 7에 나타내는 반도체 장치는, 무선 통신에 의하여 외부 장치와 신호의 송수신을 행하여 동작하는 컴퓨터(이하, 「RFCPU」라고 함)라고 부를 수 있다.
도 7에 도시하는 바와 같이, RFCPU(511)는, 아날로그 회로부(512)와 디지털 회로부(513)를 갖는다. 아날로그 회로부(512)로서, 공진용량을 갖는 공진 회로(514), 정류 회로(515), 정전압 회로(516), 리셋 회로(517), 발진 회로(518), 복 조 회로(519)와, 변조 회로(520)를 갖는다. 디지털 회로부(513)는, RF인터페이스(521), 제어 레지스터(522), 클록 컨트롤러(523), 인터페이스(524), 중앙처리유닛(525), 랜덤 액세스 메모리(526), 판독 전용 메모리(527)를 갖는다.
RFCPU(511)의 동작의 개요는 이하와 같다. 안테나(528)가 수신한 신호는 공진 회로(514)에 의하여 유동 기전력이 생긴다. 유동 기전력은, 정류 회로(515)를 거쳐 용량부(529)에 충전된다. 이 용량부(529)는 세라믹 콘덴서나 전기 이중층 콘덴서 등의 커패시터로 형성되는 것이 바람직하다. 용량부(529)는, RFCPU(511)를 구성하는 기판에 집적되어 있을 필요는 없고, 다른 부품으로서 RFCPU(511)에 내장할 수도 있다.
리셋 회로(517)는, 디지털 회로부(513)를 리셋하여 초기화하는 신호를 생성한다. 예를 들어, 전원 전압의 상승에 지연하여 일어나는 신호를 리셋 신호로서 생성한다. 발진 회로(518)는, 정전압 회로(516)에 의하여 생성되는 제어 신호에 대응하여, 클록 신호의 주파수와 듀티비를 변경한다. 복조 회로(519)는, 수신 신호를 복조하는 회로이고, 변조 회로(520)는, 송신하는 데이터를 변조하는 회로이다.
예를 들어, 복조 회로(519)는 로 패스 필터로 형성되어, 진폭 변조(ASK) 방식의 수신 신호를, 그 진폭의 변조를 토대로, 이치화한다. 또한, 송신 데이터를 진폭 변조(ASK) 방식의 송신 신호의 진폭을 변동시켜 송신하기 때문에, 변조 회로(520)는, 공진 회로(514)의 공진점을 변화시킴으로써 통신 신호의 증폭을 변화시킨다.
클록 컨트롤러(523)는, 전원 전압 또는 중앙 처리 유닛(525)에 있어서 소비 전류에 대응하여 클록 신호의 주파수와 듀티비를 변경하기 위한 제어 신호를 생성한다. 전원 전압의 감시는 전원 관리 회로(530)가 행한다.
안테나(528)로부터 RFCPU(511)에 입력된 신호는 복조 회복[회로](519)에서 복조된 후, RF인터페이스(521)에서 제어 커맨드에는, 판독 전용 메모리(527)에 기억되어 있는 데이터의 판독, 랜덤 액세스 메모리(526)에의 데이터의 입력, 중앙 처리 유닛(525)에의 연산 명령 등이 포함된다.
중앙 처리 유닛(525)은, 인터페이스(524)를 통하여 판독 전용 메모리(527), 랜덤 액세스 메모리(526), 제어 레지스터(522)에 액세스한다. 인터페이스(524)는, 중앙 처리 유닛(525)이 요구하는 주소보다, 판독 전용 메모리(527), 랜덤 액세스 메모리(526), 제어 레지스터(522)의 어느 하나에 대한 액세스 신호를 생성하는 가능을 갖는다.
중앙 처리 유닛(525)의 연산 방식은, 판독 전용 메모리(527)에 OS(오페레이팅 시스템)를 기억시켜 두고, 기동과 동시에 프로그램을 판독하여 실행하는 방식을 채용할 수 있다. 또한, 전용 회로에서 연산 회로를 구성하여, 연산 처리를 하드웨어적으로 처리하는 방식으로 채용할 수도 있다. 하드웨어와 소프트웨어를 병용하는 방식에는, 전용의 연산 회로에서 일부의 연산 처리를 행하여, 프로그램을 사용하여, 남은 연산을 중앙 처리 유닛(525)이 처리하는 방식을 적용할 수 있다.
다음에, 도 8a 내지 및 도 9b를 사용하여, 표시 장치에 대하여 설명한다.
도 8a 및 도 8b는 액정 표시 장치를 설명하기 위한 도면이다. 도 8a는, 액 정 표시 장치의 화소의 평면도이고, 도 8b는, J-K절단선에 의한 도 8a의 단면도이다.
도 8a에 나타내는 바와 같이, 화소는, 단결정 반도체층(320), 단결정 반도체층(320)과 교차하는] 주사선(322), 주사선(322)과 교차하는 신호선(323), 화소 전극(324), 화소 전극(324)과 단결정 반도체층(320)을 전기적으로 접속하는 전극(328)을 갖는다. 단결정 반도체층(320)은, 베이스 기판(120) 위에 형성된 단결정 반도체층으로부터 형성된 층이고, 화소의 TFT(325)를 구성한다.
SOI기판에는, 상기 실시형태에서 나타낸 SOI기판이 사용된다. 도 8b에 나타내는 바와 같이, 베이스 기판(120) 위에, 산화막(132) 및 질소 함유층(121)을 통하여 단결정 반도체층(320)을 적층된다. 베이스 기판(120)으로서는, 유리 기판을 사용할 수 있다. TFT(325)의 단결정 반도체층(320)은, SOI기판의 단결정 반도체층을 에칭에 의해 소자 분리하여 형성된 막이다. 단결정 반도체층(320)에는, 채널 형성 영역(340), 불순물 원소가 첨가된 n형의 고농도 불순물 영역(341)이 형성되어 있다. TFT(325)의 게이트 전극은 주사선(322)에 포함되어, 소스 전극 및 드레인 전극의 한쪽은 신호선(323)에 포함된다.
층간 절연막(327) 위에는, 신호선(323), 화소 전극(324) 및 전극(328)이 형성되어 있다. 층간 절연막(327) 위에는, 주(柱)형상 스페이서(329)가 형성되어 있다. 신호선(323), 화소 전극(324), 전극(328) 및 주형상 스페이서(329)를 덮는 배향막(330)이 형성되어 있다. 대향 기판(332)에는, 대향 전극(333), 대향 전극을 덮는 배향막(334)이 형성되어 있다. 주형상 스페이서(329)는, 베이스 기판(120)과 대향 기판(332)의 사이를 유지하기 위해서 형성된다. 주형상 스페이서(329)에 의하여 형성되는 사이에 액정층(335)이 형성되어 있다. 신호선(323) 및 전극(328)과 고농도 불순물 영역(341)과의 접속부는, 콘택트 홀의 형성에 의하여 층간 절연막(327)에 단차가 생기기 때문에, 이 접속부에서는 액정층(335)의 액정의 배향에 혼란이 생기기 쉽다. 따라서, 이 단차부에 주형상 스페이서(329)를 형성하여, 액정의 배향의 혼란을 방지한다.
다음에, 일렉트로 루미네선스 표시 장치(이하, EL 표시 장치하고 함)에 대하여 도 9a 및 도 9b를 참조하여 설명한다. 도 9a는 EL 표시 장치의 화소의 평면도이고, 도 9b는, J-K절단선에 의한 도 9a의 단면도이다.
도 9a에 나타내는 바와 같이, 화소는, TFT로 이루어지는 선택용 트랜지스터(401), 표시제어용 트랜지스터(402), 주사선(405), 신호선(406), 및 전류 공급선(407), 화소전극(408)을 포함한다. 일렉트로 루미네센스 재료를 포함하여 형성되는 층(EL층)이 한 쌍의 전극 사이에 끼운 구조의 발광소자가 각 화소에 형성되어 있다. 발광 소자의 한쪽의 전극이 화소 전극(408)이다. 또한, 반도체층(403)은, 선택용 트랜지스터(401)의 채널 형성 영역, 소스 영역 및 드레인 영역이 형성되어 있다. 반도체층(404)은, 표시제어용 트랜지스터(402)의 채널 형성 영역, 소스 영역 및 드레인 영역이 형성되어 있다. 반도체층(403, 404)은, 베이스 기판 위에 형성된 단결정 반도체층(124)으로부터 형성된 층이다.
선택용 트랜지스터(401)에 있어서, 게이트 전극은 주사선(405)에 포함되고, 소스 전극 또는 드레인 전극의 한쪽은 신호선(406)에 포함되어, 다른 쪽은 전 극(411)으로서 형성된다. 표시 제어용 트랜지스터(402)는, 게이트 전극(412)이 전극(411)과 전기적으로 접속되고, 소스 전극 또는 드레인 전극의 한쪽은, 화소 전극(408)에 전기적으로 접속된 전극(413)으로서 형성되고, 다른 쪽은, 전류 공급선(407)에 포함된다.
표시 제어용 트랜지스터(402)는, p채널형 TFT이다. 도 9b에 나타내는 바와 같이, 반도체층(404)에는, 채널 형성 영역(451), 및 p형의 고농도 불순물 영역(452)이 형성되어 있다. 또, SOI기판은, 실시형태에서 제작한 SOI기판이 사용된다.
표시 제어용 트랜지스터(402)의 게이트 전극(412)을 덮어, 층간 절연막(427)이 형성되어 있다. 층간 절연막(427) 위에, 신호선(406), 전류 공급선(407), 전극(411, 413) 등이 형성되어 있다. 또한, 층간 절연막(427) 위에는, 전극(413)에 전기적으로 접속되어 있는 화소 전극(408)에 형성되어 있다. 화소 전극(408)은 주변부가 절연성의 격벽층(428)으로 둘러싸여 있다. 화소 전극(408) 위에는 EL층(429)이 형성되어, EL층(429) 위에는 대향 전극(430)이 형성되어 있다. 보강판으로서 대향 기판(431)이 형성되어 있고, 대향 기판(431)은 수지층(432)에 의해 베이스 기판(120)이 고정되어 있다.
EL표시 장치의 계조의 제어는, 발광 소자의 휘도를 전류로 제어하는 전류 구동 방식과, 전압으로 그 휘도를 제어하는 전압 구동 방식이 있지만, 전류 구동 방식은, 화소마다 트랜지스터의 특성 값의 차이가 큰 경우, 채용하기는 어렵고, 그것을 위해서는 특성의 편차를 보정하는 보정 회로가 필요하다. SOI기판의 제작 공정 을 포함하는 제조 방법으로 EL표시 장치를 제작함으로써, 선택용 트랜지스터(401) 및 표시 제어용 트랜지스터(402)는 화소마다 특성의 편차가 없어지기 때문에, 전류 구동 방식을 채용할 수 있다.
따라서, SOI기판을 사용함으로써, 다양한 전자 기기를 제작할 수 있다. 전자 기기로서는, 비디오 카메라, 디지털 카메라 등의 카메라, 네비게이션 시스템, 음향 재생 장치(카 오디오, 오디오 콤포넌트 등), 컴퓨터, 게임 기기, 휴대 정보 단말(모바일 컴퓨터, 휴대 전화, 휴대형 게임기 또는 전자 서적 등), 기록 매체를 구비한 화상 재생 장치(구체적으로는 DVD(Digital Versatile Disc)) 등의 기록 매체가 기억된 음성 데이터를 재생하여, 또 기억된 화상 데이터를 표시할 수 있는 표시 장치를 구비한 장치 등이 포함된다. 그들의 일례를 도 10a 내지 도 10c에 나타낸다.
도 10a 내지 도 10c는, 명세서에 개시한 발명의 일 형태를 적용한 휴대 전화의 일례이며, 도 10a가 정면도, 도 10b가 배면도, 도 10c가 2개의 케이스를 슬라이드시킬 때의 전면도이다. 휴대 전화(700)는, 케이스(701) 및 케이스(702)의 두개의 케이스로 구성된다. 휴대 전화(700)는, 휴대 전화와 휴대 정보 단말의 양쪽 모든 기능을 구비하고, 컴퓨터를 내장하여, 음성 통화 이외에도 다양한 데이터를 처리할 수 있는 소위 스마트 폰이다.
휴대 전화(700)는, 케이스(701) 및 케이스(702)로 구성되어 있다. 케이스(701)에 있어서는, 표시부(703), 스피커(704), 마이크로폰(705), 조작 키(706), 포인팅 디바이스(707), 표면 카메라용 렌즈(708), 외부 접속 단자(709) 및 이어폰 단자(710) 등을 구비하고, 케이스(702)에 있어서는, 키보드(711), 외부 메모리 슬롯(712), 뒷면 카메라(713), 라이트(714) 등에 의하여 구성된다. 또한, 안테나는, 케이스(701)에 내장된다.
또한, 휴대 전화(700)에는, 상기 구성에 더하여, 비접촉형 IC칩, 소형 기록 장치 등을 내장하여도 좋다.
서로 겹친 케이스(701)와 케이스(702)(도 10a 에 도시함)는, 슬라이드시킬 수 있고, 슬라이드시킴으로써 도 10c처럼 전개한다. 표시부(703)에는, 실시형태 2 및 실시형태 3에서 설명한 표시 장치의 제작 방법을 적용한 표시패널 또는 표시 장치를 끼워 넣을 수 있다. 표시부(703)와 표면 카메라용 렌즈(708)를 동일면에 구비하기 때문에, 텔레비전 전화로서 사용할 수 있다. 또한, 표시부(703)를 파인더로서 사용함으로써, 뒷면 카메라(713) 및 라이트(714)로 정지 화상 및 동영상을 촬영할 수 있다.
스피커(704) 및 마이크로폰(705)을 사용함으로써, 휴대 전화(700)는, 음성 기록 장치(녹음 장치) 또는 음성 재생 장치로서 사용할 수 있다. 또한, 조작키(706)에 의하여, 전화의 발착신 조작, 전자 메일 등의 간단한 정보 입력 조작, 표시부에 표시하는 화면의 스크롤 조작, 표시부에 나타내는 정보의 선택 등을 행하는 커서의 이동 조작 등을 할 수 있다.
또한, 서류의 작성, 휴대 정보 단말로서의 사용 등, 취급하는 정보가 많은 경우에는, 키보드(711)를 사용하면 편리하다. 더, 서로 겹친 케이스(701)와 케이스(702)(도 10a참조)를 슬라이드시킴으로써, 도 10c처럼 전개할 수 있다. 휴대 정 보 단말로서 사용하는 경우에는, 키보드(711) 및 포인팅 디바이스(707)를 사용하여, 원활한 조작으로 커서를 조작할 수 있다. 외부 접속 단자 잭(709)은 AC어댑터 및 USB케이블 등의 각종 케이블과 접촉할 수 있고, 충전 및 퍼스널 컴퓨터 등의 데이터를 통신할 수 있다. 또한, 외부 메모리 슬롯(712)에 기록 매체를 삽입하여, 보다 많은 데이터 저장 및 이동을 할 수 있다.
케이스(702)의 뒷면(도 10b참조)에는, 뒷면 카메라(713) 및 라이트(714)를 구비하여, 표시부(703)를 파인더로서 정자 화상 및 동영상을 촬영할 수 있다.
또한, 상기 기능 구성에 더하여, 적외선 통신 기능, USB포트, 텔레비전 원 세그먼트 수신 기능, 비접촉 IC칩 또는 이어폰 잭 등을 구비하여도 좋다.
도 10a 내지 도 10c에 있어서 설명한 각종 전자 기기는, 상술한 트랜지스터 및 표시 장치의 제작 방법을 적용하여 제작할 수 있다.
또한, 본 실시형태에서 나타낸 구성은, 본 명세서의 다른 실시형태에서 나타낸 구성과 적절히 조합하여 행할 수 있다.
[실시예 1]
본 실시예에서는, 실시형태 1에서 사용할 수 있는 단결정 반도체층 중의 질소 및 산소 농도의 측정 결과의 일례를 도 11a 및 도 11b에 도시한다. 자세히 설명하면 도 11a 및 도 11b는, 베이스 기판 위에 산화 실리콘막을 통하여 단결정 실리콘층을 형성한 SOI기판의 레이저 조사한 경우와, 레이저 조사를 하지 않는 경우의 깊이 방향에 있어서 질소 및 산소의 농도 분포를 표시한다. 도 11a는 질소 농도 분포를 나타내고, 도 11b는 산소 농도 분포를 나타낸다.
단결정 실리콘층의 막 두께는 약 130nm로 하여, 측정에는, SIMS장치(ULVAC-PHI CO INC 제(PHI ADEPT1010))를 사용하였다. 일차 이온 종에 Cs＋, 가속 전압을 5.0kV, 검출 영역을 140μm×140μm, 스퍼터 레이트를 0.3nm/sec로 하여, 표면의 차지 업 보정으로서 전자선 조사를 측정하였다.
레이저광 조사는 이하처럼 행하였다.
베이스 기판을 지지하는 스테이지는 실온으로 하여, 질소 가스를 내뿜으면서, 레이저 조사 조건으로서 레이저 발진기(LAMBDAPHYSIKL CO INC 제 LAMBDA STEEL670)에서 발진되는 주파수 30Hz, 펄스 폭 22±5nsec, 에너지 밀도 697mJ/cm2, 파장 (308)nm의 XeCl 엑시머 레이저를 사용하여, 시료에 대한 주사 속도를 1nm/sec로 하여, 시료의 1개소의 조사 회수를 10회로 한다.
SIMS 분석에 의하여 검출된 각 원소의 농도는, 단결정 실리콘층의 표면으로부터 약 10nm까지의 범위는, 단결정 실리콘층 표면의 요철 형상이나 노크 온 효과, 또는 분위기 중의 잔류 가스 성분의 영향에 의하여, 산소 및 질소 농도가 높게 검출된다고 예측되어, 정확한 층 중의 농도를 나타내지 않을 수도 있다. 또한, 약 120nm 내지 140nm의 범위에서는, 단결정 실리콘층 하에 형성된 산화 실리콘막과 완전히 잘라내지 않고, 산화 실리콘막의 성분 농도도 검출할 가능성이 있다.
도 11a 및 도 11b의 20nm 내지 70nm의 범위의 깊이에 있어서, 레이저광을 조사하지 않는 시료에서는, 질소 농도는 약 3×1016atoms/cm3 내지 3×1017atoms/cm3의 범위, 산소 농도는 약 2×1018atoms/cm3～1×1019atoms/cm3의 범위인 것에 대하여, 질소 가스를 내뿜으면서 레이저 조사한 경우에는, 질소 농도가 막 두께 방향에 있어서 약 2×1017atoms/cm3, 산소 농도가 막 두께 방향에 있어서 약 5×1018atoms/cm3 내지 1×1019atoms/cm의 범위에서 일정한 농도의 값이 되어 있다.
단결정 실리콘층의 깊이에 있어서 고농도에 질소 원자 및 산소가 포함됨으로써, 질소 원자 및 산소 원자가 전위에 고착하여, 전위가 부동화하기 때문에, 단결정 실리콘층 전체면에 있어서 항복 응력을 높일 수 있다. 전위의 고착은 레이저광 조사에서 냉각의 과정뿐만 아니라, 그 후의 디바이스 제조 공정에 있어서도 생긴다. 또한, 질소 원자는, 단결정 반도체층 중의 보이드의 형태 변화를 억제하여, 또한 보이드의 사이즈를 축소시킬 수 있다. 도 11a 및 도 11b에서는, 대기 중에서 질소 가스를 내뿜고 있기 때문에 질소 이외에 대기 중의 산소가 단결정 실리콘층 중에 포함된다. 따라서, 도 11b에 도시하는 바와 같이 산소 농도도 상승한다.
또한, 레이저 조사하지 않는 시료에 있어서도 단결정 실리콘 기판에 수소를 도프함으로써 첨가하여 취화 영역을 형성할 때에 질소 및 산소를 첨가하고 있기 때문에, 1×1016atoms/cm3이상의 농도의 질소, 2×1018atoms/cm3이상의 농도의 산소가 단결정 실리콘층 중에 포함되어, 충분한 기계적 강도가 얻어진다.
도 11a 및 도 11b에서는, 단결정 실리콘층을 사용한 예를 도시하였지만, 다른 단결정 반도체 박막으로도 똑같은 현상을 원할 수 있다. 따라서, 레이저광 조 사에 의하여 단결정 반도체층 중의 질소 농도 및 산소 농도를 균일하게 하면서, 또, 높일 수 있기 때문에, 단결정 반도체층의 결정성을 회복할 수 있는 것과 동시에 기계적 강도를 향상시킬 수 있다.
[실시예 2]
실시 예 1에서는, 단결정 실리콘층의 표면에 직접 레이저광을 조사한 예를 도시하였다. 본 실시예에서는, 단결정 실리콘층 위에 산화질화실리콘막을 형성할 때의 질소 농도의 측정 결과의 일례를 도 12에 도시한다. 상세히 설명하면 도 12는, 베이스 기판 위에 산화실리콘막을 통하여 단결정 실리콘층을 형성하여, 더 단결정 실리콘층 위에 산화질화실리콘막을 형성한 SOI기판의 레이저 조사한 경우와 레이저를 조사하지 않는 경우의 깊이 방향에 있어서 질소 농도 분포를 나타낸다.
측정에는 SIMS장치(ULVAC-PHI CO INC 제(PHI ADEPT1010))를 사용하였다. 일차 이온종에 Cs＋, 가속 전압을 5.0kV, 검출 영역을 60μm×77μm, 스퍼터 레이트를 0.4nm/sec로 하여, 표면의 차지 업 보정으로서 전자선 조사를 하여 측정을 행하였다. 단결정 실리콘층의 막 두께는, 약 130nm이고, 산화질화실리콘막의 막 두께는, 약 280nm로 하였다.
레이저광 조사는 이하와 같이 행하였다.
베이스 기판을 지지하는 스테이지는 실온으로 하여, 질소 가스를 내뿜으면서, 레이저 조사조건으로서 레이저 발진기(LAMBDAPHYSIKL CO INC제 LAMBDA STEEL(670))에서 발진되는 발진 주파수 30Hz, 펄스 폭 22±5nsec, 에너지 밀도 689.4mJ/cm2, 파장 308nm의 XeCl 엑시머 레이저를 사용하여, 시료의 일 개소의 조사 회수를 10회로 한다.
레이저를 조사하지 않는 시료에서는, 단결정 실리콘층 중의 질소 농도는 1×1016atoms/cm3이상이고, 레이저 조사한 시료에서는, 단결정 실리콘층 중의 질소 농도는 1×1018atoms/cm3이상이었다. 산화질화실리콘막을 형성한 후에 단결정 실리콘층에 레이저 조사를 행함으로써, 단결정 실리콘층의 표면이 용융할 때에 산화질화실리콘막 중의 질소가 단결정 실리콘층 중에 고용 또는 첨가되기 때문에, 단결정 실리콘층 중의 질소 농도는 1×1018atoms/cm3이상이라는 높은 수치를 얻을 수 있다. 또한, 레이저를 조사하지 않는 시료에 있어서도 단결정 실리콘 기판에 수소를 첨가하여 취화 영역을 형성할 때 질소를 첨가하고 있기 때문에, 1×1016atoms/cm3이상의 농도의 질소가 단결정 실리콘층 중에 포함되어, 충분한 기계적 강도가 얻어지고 있다.
도 12에서는, 단결정 실리콘층을 사용한 예를 나타내지만, 다른 단결정 반도체 박막에서도 똑같은 현상을 원할 수 있다. 따라서, 레이저광 조사에 의하여 단결정 반도체층 중의 질소 농도를 균일하게 하고, 또 높일 수 있기 때문에, 단결정 반도체층의 결정성을 회복하는 것과 동시에 기계적 강도를 향상시킬 수 있다.
[실시예 3]
본 실시예에서는, 열산화법에 의해 산화실리콘막을 형성한 단결정 실리콘 기 판에 수소를 첨가하는 것과 동시에 질소, 산소, 및 탄소를 단결정 실리콘층에 첨가한 예에 대하여 설명한다. 단결정 실리콘 기판 중의 수소, 질소, 산소, 및 탄소 농도를 측정한 결과를 도 13a 및 도 13 b에 나타낸다.
도 13a 및 도 13b의 수소의 측정에서는, SIMS장치(ULVAC-PHI CO INC 제(Physical Electronics PHI 6650))를 사용하였다. 일차 이온종에 Cs＋,가속 전압을 5.0kV, 검출 영역을 60μm×77μm, 스퍼터 레이트를 0.9nm/sec로 하여, 표면의 차지 업 보정으로서 전자선 조사를 하여 측정하였다.
또한, 질소, 산소, 탄소의 측정에는, SIMS장치(CO.INC 제(PHI ADEPT 1010))를 사용하였다. 일차 이온종에 Cs＋, 가속 전압을 5.0kV, 검출 영역을 90μm×90μm, 스퍼터 레이트를 0.5nm/sec로 하여, 표면의 차지 업 보정으로서 전자선 조사를 하여 측정하였다. 단결정 실리콘 기판 위의 산화실리콘막의 막 두께는, 약 100nm이다. 여기서 주의해야 할 점은, 도 13a 및 도 13b는 단결정 실리콘 기판 위의 산화 실리콘의 성분 검출의 영향을 되도록 파하기 위하여, 단결정 실리콘 기판의 뒷면에서 측정을 행하는 점이다. 단결정 실리콘 기판을 소정의 두께까지 연마한 후, 단결정 실리콘 기판의 뒷면으로부터 측정을 행하여, 산화실리콘막과 단결정 실리콘 기판의 경계를 넘은 곳에서 측정을 마무리 지었다. 따라서, 도 13a 및 도 13b에서는 깊이 0nm 내지 40nm의 영역에 산화 실리콘이 존재한다.
도 13a 및 도 13b는, 도핑 조건이 다르다. 도 13a는, 수소를 24sccm 도입하여, RF방전으로써 생성된 플라즈마에서 이온을 뽑아서 가속 전압을 40kV로 하여, 도 13b는, 수소를 50sccm 도입하여, 필라멘트 방전에 의해 생성된 플라즈마 에서 이온을 뽑아서 가속 전압은 50kV를 사용하였다.
도 13a에서는, 약 120nm이 깊이까지, 산화실리콘막과 단결정 실리콘 기판의 경계에서 단결정 실리콘 기판의 깊이 방향에 완만한 경사를 갖는 질소, 탄소가 첨가된 것을 알 수 있다. 수소 농도의 피크는 약 150nm 정도이며, 후에, 단결정 실리콘 기판에서 박리되어 박막의 단결정 실리콘층이 되는 영역에 고농도로 질소, 산소, 및 탄소를 첨가할 수 있다.
도 13b에서는, 약 180nm의 깊이까지, 산화실리콘막과 단결정 실리콘 기판의 경계에서 단결정 실리콘 기판의 깊이 방향으로 완만한 경사를 갖고 질소, 산소, 탄소가 첨가된 것을 알 수 있다. 수소 농도의 피크는 약 150nm 정도이며, 후에, 단결정 실리콘 기판에서 박리되어 박막 단결정 실리콘층이 되는 영역에 도 13a보다도 고농도로 질소, 산소, 및 탄소를 첨가할 수 있었다.
도 1a 내지 도 1e는 SOI기판의 제작 방법의 일례를 도시하는 도면.
도 2a1, 도 2a2, 도 2a3, 도 2b1, 도 2b2, 도 2c 및 도 2d는 SOI기판의 제작 방법의 일례를 도시하는 도면.
도 3은 SOI기판의 제작 방법에 적용하는 레이저 조사 장치의 일례를 도시하는 도면.
도 4a 내지 도 4d는 SOI기판을 사용한 반도체 장치의 제작 방법의 일례를 도시하는 도면.
도 5a 내지 도 5c는 SOI기판을 사용한 반도체 장치의 제작 방법의 일례를 도 시하는 도면.
도 6은 SOI기판을 사용한 반도체 장치의 일례를 도시하는 도면.
도 7은 SOI기판을 사용한 반도체 장치의 일례를 도시하는 도면.
도 8a 및 도 8b는 SOI기판을 사용한 표시 장치의 일례를 도시하는 도면.
도 9a 및 도 9b는 SOI기판을 사용한 표시 장치의 일례를 도시하는 도면.
도 10a 내지 도 10c는 SOI기판을 사용한 전자 기기를 도시하는 도면.
도 11a 및 도 11b는 레이저 조사의 유무에 따른 SO기판 중의 원소 농도의 실험 결과의 일례를 도시하는 도면.
도 12은 레이저 조사의 유무에 따른 SO기판 중의 원소 농도의 실험 결과의 일례를 도시하는 도면.
도 13a 및 도 13b는 수소 도프한 SOI기판 중의 원소 농도의 실험 결과의 일례를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
100: 단결정 반도체 기판 102: 절연층
104: 취화 영역 120: 베이스 기판
124: 단결정 반도체층 130: 레이저광

Claims (34)

  1. 단결정 반도체 기판의 표면으로부터 소정 깊이의 영역에 취화 영역이 형성되도록 상기 단결정 반도체 기판에 수소를 첨가하는 단계와;
    상기 단결정 반도체 기판과 베이스 기판을 절연층을 통하여 접합하는 단계와;
    상기 취화 영역을 경계로 하여 분리되는 상기 단결정 반도체 기판을 가열하여, 반도체층이 상기 절연층을 통하여 상기 베이스 기판 위에 형성되는 단계와;
    적어도 상기 반도체층의 표면부를 용융시키는 단계를 포함하고,
    상기 반도체층이 1×1016atoms/cm3이상의 질소 농도를 갖는 영역을 포함하도록 상기 용융 단계에서 질소가 상기 반도체층에 첨가되는 SOI기판의 제작 방법.
  2. 제 1 항에 있어서,
    상기 반도체층의 탄소 농도가 1×1017atoms/cm3이상이 되도록 상기 용융 단계에서 상기 반도체층에 탄소가 더 첨가되는, SOI기판의 제작 방법.
  3. 제 1 항에 있어서,
    상기 반도체층에 레이저 광을 조사함으로써 용융이 행해지는, SOI기판의 제작 방법.
  4. 제 1 항에 있어서,
    램프로 강광 조사함으로써 용융이 행해지는, SOI기판의 제작 방법.
  5. 제 3 항에 있어서,
    질소, 산소 및 탄소의 적어도 하나를 포함하는 가스가 분출되면서 상기 반도체층의 상기 표면부가 용융되는, SOI기판의 제작 방법.
  6. 제 1 항에 있어서,
    상기 수소의 첨가와 동시에, 질소, 산소, 및 탄소의 적어도 하나가 상기 단결정 반도체층에 첨가되는, SOI기판의 제작 방법.
  7. 제 1 항에 있어서,
    상기 반도체층의 상기 표면부가 용융되기 전에 상기 반도체층 위에 질화실리 콘막, 산화실리콘막, 질화산화실리콘막 또는 산화질화실리콘막이 형성되는, SOI기판의 제작 방법.
  8. 제 1 항에 있어서,
    유리 기판이 상기 베이스 기판으로서 사용되는, SOI기판의 제작 방법.
  9. 제 1 항에 따른 상기 SOI기판을 사용하여 형성된 트랜지스터를 포함하는, 반도체 장치의 제작 방법.
  10. 단결정 반도체 기판의 표면으로부터 소정 깊이의 영역에 취화 영역이 형성되도록 상기 단결정 반도체 기판에 수소를 첨가하는 단계와;
    상기 단결정 반도체 기판과 베이스 기판을 절연층을 통하여 접합하는 단계와;
    상기 취화 영역을 경계로 하여 분리되는 상기 단결정 반도체 기판을 가열하여, 반도체층이 상기 절연층을 통하여 상기 베이스 기판 위에 형성되는 단계와;
    적어도 상기 반도체층의 표면부를 용융시키는 단계를 포함하고,
    상기 반도체층이 2×1018atoms/cm3이상의 산소 농도를 갖는 영역을 포함하도록 상기 용융 단계에서 산소가 상기 반도체층에 첨가되는 SOI기판의 제작 방법.
  11. 제 10 항에 있어서,
    상기 반도체층의 질소 농도가 5×1015atoms/cm3이상이 되도록 상기 반도체층이 용융될 때 질소가 상기 반도체층에 첨가되는, SOI기판의 제작 방법.
  12. 제 10 항에 있어서,
    상기 반도체층의 탄소 농도가 1×1017atoms/cm3이상이 되도록 상기 용융 단계에서, 상기 반도체층에 탄소가 더 첨가되는, SOI기판의 제작 방법.
  13. 제 10 항에 있어서,
    상기 반도체층에 레이저 빔을 조사함으로써 용융이 행해지는, SOI기판의 제작 방법.
  14. 제 10 항에 있어서,
    램프로 강광 조사함으로써 용융이 행해지는, SOI기판의 제작 방법.
  15. 제 13 항에 있어서,
    질소, 산소 및 탄소의 적어도 하나를 포함하는 가스가 분출되면서 상기 반도체층의 상기 표면부가 용융되는, SOI기판의 제작 방법.
  16. 제 10 항에 있어서,
    상기 수소의 첨가와 동시에, 질소, 산소, 및 탄소의 적어도 하나가 상기 단결정 반도체 기판에 첨가되는, SOI기판의 제작 방법.
  17. 제 10 항에 있어서,
    상기 반도체층의 상기 표면부가 용융되기 전에 상기 반도체층 위에 질화실리콘막, 산화실리콘막, 질화산화실리콘막 또는 산화질화실리콘막이 형성되는, SOI기판의 제작 방법.
  18. 제 10 항에 있어서,
    유리 기판이 상기 베이스 기판으로서 사용되는, SOI기판의 제작 방법.
  19. 제 10 항에 따른 상기 SOI기판을 사용하여 형성된 트랜지스터를 포함하는, 반도체 장치의 제작 방법.
  20. 단결정 반도체 기판의 표면으로부터 소정 깊이의 영역에 취화 영역이 형성되도록 상기 단결정 반도체 기판에 수소를 첨가하는 단계와;
    상기 단결정 반도체 기판과 베이스 기판을 절연층을 통하여 접합하는 단계와;
    상기 취화 영역을 경계로 하여 분리되는 상기 단결정 반도체 기판을 가열하여, 반도체층이 상기 절연층을 통하여 상기 베이스 기판 위에 형성되는 단계를 포함하고,
    상기 반도체층이 1×1016atoms/cm3이상의 질소 농도를 갖는 영역을 포함하도록 수소의 첨가와 동시에 질소가 상기 단결정 반도체 기판에 첨가되는, SOI기판의 제작 방법.
  21. 제 20 항에 있어서,
    상기 반도체층의 탄소 농도가 1×1017atoms/cm3이상이 되도록 상기 수소의 첨가와 동시에, 상기 단결정 반도체 기판에 탄소가 첨가되는, SOI기판의 제작 방법.
  22. 제 20 항에 있어서,
    유리 기판이 상기 베이스 기판으로서 사용되는, SOI기판의 제작 방법.
  23. 제 20 항에 따른 상기 SOI기판을 사용하여 형성된 트랜지스터를 포함하는, 반도체 장치의 제작 방법.
  24. 단결정 반도체 기판의 표면으로부터 소정 깊이의 영역에 취화 영역이 형성되도록 상기 단결정 반도체 기판에 수소를 첨가하는 단계와;
    상기 단결정 반도체 기판과 베이스 기판을 절연층을 통하여 접합하는 단계와;
    상기 취화 영역을 경계로 하여 분리되는 상기 단결정 반도체 기판을 가열하 여, 반도체층이 상기 절연층을 통하여 상기 베이스 기판 위에 형성되는 단계를 포함하고,
    상기 반도체층이 2×1018atoms/cm3이상의 산소 농도를 갖는 영역을 포함하도록 상기 수소의 첨가와 동시에 산소가 상기 단결정 반도체 기판에 첨가되는, SOI기판의 제작 방법.
  25. 제 24 항에 있어서,
    상기 반도체층의 질소 농도가 5×1015atoms/cm3이상이 되도록 상기 수소의 첨가와 동시에, 상기 단결정 반도체 기판에 질소가 첨가되는, SOI기판의 제작 방법.
  26. 제 24 항에 있어서,
    상기 반도체층의 탄소 농도가 1×1017atoms/cm3이상이 되도록 상기 수소의 첨가와 동시에, 상기 단결정 반도체 기판에 탄소가 첨가되는, SOI기판의 제작 방법.
  27. 제 24 항에 있어서,
    유리 기판이 상기 베이스 기판으로서 사용되는, SOI기판의 제작 방법.
  28. 제 24 항에 따른 상기 SOI기판을 사용하여 형성된 트랜지스터를 포함하는, 반도체 장치의 제작 방법.
  29. 베이스 기판과, 상기 베이스 기판 위의 절연층과, 상기 절연층 위의 반도체층을 포함하고,
    상기 반도체층의 질소 농도가 5×1015atoms/cm3이상인, SOI기판.
  30. 제 29 항에 따른 상기 SOI기판을 사용하여 제작된, 반도체 장치.
  31. 베이스 기판과, 상기 베이스 기판 위의 절연층과, 상기 절연층 위의 반도체층을 포함하고,
    상기 반도체층의 산소 농도가 2×1018atoms/cm3이상인, SOI기판.
  32. 제 31 항에 따른 상기 SOI기판을 사용하여 제작된, 반도체 장치.
  33. 베이스 기판과, 상기 베이스 기판 위의 절연층과, 상기 절연층 위의 반도체층을 포함하고,
    상기 반도체층의 탄소 농도가 1×1017atoms/cm3이상인, SOI기판.
  34. 제 33 항에 따른 상기 SOI기판을 사용하여 제작된, 반도체 장치.
KR1020090098600A 2008-10-22 2009-10-16 Ｓｏｉ기판 및 그 제작 방법 KR101631456B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008271676 2008-10-22
JPJP-P-2008-271676 2008-10-22

Publications (2)

Publication Number Publication Date
KR20100044706A true KR20100044706A (ko) 2010-04-30
KR101631456B1 KR101631456B1 (ko) 2016-06-17

Family

ID=42107980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090098600A KR101631456B1 (ko) 2008-10-22 2009-10-16 Ｓｏｉ기판 및 그 제작 방법

Country Status (6)

Country Link
US (1) US8313989B2 (ko)
JP (1) JP5613397B2 (ko)
KR (1) KR101631456B1 (ko)
CN (1) CN101728312B (ko)
SG (1) SG161151A1 (ko)
TW (1) TWI483295B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130129897A (ko) * 2010-06-30 2013-11-29 엠이엠씨 일렉트로닉 머티리얼즈, 인크. Ｓｏｉ 웨이퍼를 인시츄로 패시베이션하기 위한 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
US9227295B2 (en) * 2011-05-27 2016-01-05 Corning Incorporated Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer
JP5821311B2 (ja) * 2011-06-17 2015-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法
FR2984007B1 (fr) 2011-12-13 2015-05-08 Soitec Silicon On Insulator Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue
US9623628B2 (en) 2013-01-10 2017-04-18 Apple Inc. Sapphire component with residual compressive stress
EP2789004A1 (en) 2013-02-12 2014-10-15 Apple Inc. Multi-step ion implantation
US9416442B2 (en) * 2013-03-02 2016-08-16 Apple Inc. Sapphire property modification through ion implantation
CN104008961A (zh) * 2014-05-27 2014-08-27 复旦大学 一种改善硅晶片机械性能的方法
CN105428301A (zh) * 2014-09-17 2016-03-23 中国科学院上海微系统与信息技术研究所 利用微波退火技术低温制备goi的方法
CN105428302A (zh) * 2014-09-17 2016-03-23 中国科学院上海微系统与信息技术研究所 利用低温剥离技术制备绝缘体上材料的方法
JP6137165B2 (ja) 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
CN106409650B (zh) * 2015-08-03 2019-01-29 沈阳硅基科技有限公司 一种硅片直接键合方法
US10280504B2 (en) 2015-09-25 2019-05-07 Apple Inc. Ion-implanted, anti-reflective layer formed within sapphire material
CN107785304B (zh) * 2016-08-31 2020-03-20 沈阳硅基科技有限公司 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
JP6299835B1 (ja) * 2016-10-07 2018-03-28 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
JP6812962B2 (ja) * 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
US11232975B2 (en) * 2018-09-26 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength
CN110098145B (zh) * 2019-04-03 2021-08-17 京东方科技集团股份有限公司 单晶硅薄膜及其制作方法
CN110349843B (zh) 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
US10950631B1 (en) 2019-09-24 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator wafer having a composite insulator layer
CN114447257B (zh) * 2022-01-17 2023-11-28 深圳市华星光电半导体显示技术有限公司 柔性基板剥离方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
KR20050109378A (ko) * 2004-05-15 2005-11-21 주식회사 한택 레이저를 이용한 고품질 ｓｏｉ웨이퍼 제조장치 및 방법
KR20050111528A (ko) * 2003-02-14 2005-11-25 주식회사 사무코 규소 웨이퍼의 제조방법
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5870536A (ja) 1981-10-22 1983-04-27 Fujitsu Ltd レ−ザアニ−ル方法
US4460670A (en) 1981-11-26 1984-07-17 Canon Kabushiki Kaisha Photoconductive member with α-Si and C, N or O and dopant
JPH0658966B2 (ja) 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
JP2838155B2 (ja) * 1990-09-29 1998-12-16 京セラ株式会社 薄膜トランジスタの製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
TW264575B (ko) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US6444506B1 (en) 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
JP3927634B2 (ja) * 1995-10-25 2007-06-13 株式会社半導体エネルギー研究所 レーザーアニール方法及び薄膜トランジスタの作製方法
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6375738B1 (en) * 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
JP4379943B2 (ja) 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
JP4101409B2 (ja) 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP2001223175A (ja) 2000-02-08 2001-08-17 Toyota Central Res & Dev Lab Inc レーザアニール装置およびレーザアニール方法
JP2002094032A (ja) * 2000-09-12 2002-03-29 Fuji Electric Co Ltd 半導体基板およびその製作方法と、その基板を用いた半導体装置およびその製造方法
US7253032B2 (en) 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
EP1391931A4 (en) * 2001-05-29 2009-04-08 Nippon Steel Corp SOI substrate
TW544938B (en) 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
US20070117287A1 (en) 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
JP2008004821A (ja) * 2006-06-23 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
KR101447048B1 (ko) * 2007-04-20 2014-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판 및 반도체장치의 제조방법
US7960262B2 (en) 2007-05-18 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film
US7745268B2 (en) 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
US7776718B2 (en) 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
US7795111B2 (en) 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5442224B2 (ja) 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
KR101499175B1 (ko) 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
US7799658B2 (en) 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
WO2009057669A1 (en) 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US7851318B2 (en) 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
JP5286046B2 (ja) 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
US7932164B2 (en) 2008-03-17 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
SG160310A1 (en) * 2008-10-02 2010-04-29 Semiconductor Energy Lab Manufacturing method of semiconductor substrate and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050111528A (ko) * 2003-02-14 2005-11-25 주식회사 사무코 규소 웨이퍼의 제조방법
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器
KR20050109378A (ko) * 2004-05-15 2005-11-21 주식회사 한택 레이저를 이용한 고품질 ｓｏｉ웨이퍼 제조장치 및 방법
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130129897A (ko) * 2010-06-30 2013-11-29 엠이엠씨 일렉트로닉 머티리얼즈, 인크. Ｓｏｉ 웨이퍼를 인시츄로 패시베이션하기 위한 방법

Also Published As

Publication number Publication date
JP5613397B2 (ja) 2014-10-22
TW201030817A (en) 2010-08-16
US8313989B2 (en) 2012-11-20
US20100096720A1 (en) 2010-04-22
KR101631456B1 (ko) 2016-06-17
CN101728312B (zh) 2014-04-09
TWI483295B (zh) 2015-05-01
CN101728312A (zh) 2010-06-09
SG161151A1 (en) 2010-05-27
JP2010123931A (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
KR101631456B1 (ko) Ｓｏｉ기판 및 그 제작 방법
JP5552276B2 (ja) Ｓｏｉ基板の作製方法
KR101563136B1 (ko) 레이저 처리 장치 및 반도체 기판의 제작 방법
KR101574138B1 (ko) Ｓｏｉ 기판의 제조방법
US8119490B2 (en) Method for manufacturing SOI substrate
KR20100038165A (ko) Ｓｏｉ 기판의 제작 방법
KR20090085533A (ko) Ｓｏｉ 기판의 제작 방법
US8343847B2 (en) Manufacturing method of SOI semiconductor device
JP2010109353A (ja) Ｓｏｉ基板の作製方法
JP5666794B2 (ja) Ｓｏｉ基板の作製方法
US8338270B2 (en) Method for manufacturing SOI substrate and semiconductor device
US20100173472A1 (en) Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5580010B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4