JP2010123931A - Soi基板及びその作製方法 - Google Patents

Soi基板及びその作製方法 Download PDF

Info

Publication number
JP2010123931A
JP2010123931A JP2009243099A JP2009243099A JP2010123931A JP 2010123931 A JP2010123931 A JP 2010123931A JP 2009243099 A JP2009243099 A JP 2009243099A JP 2009243099 A JP2009243099 A JP 2009243099A JP 2010123931 A JP2010123931 A JP 2010123931A
Authority
JP
Japan
Prior art keywords
single crystal
substrate
semiconductor layer
crystal semiconductor
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009243099A
Other languages
English (en)
Other versions
JP2010123931A5 (ja
JP5613397B2 (ja
Inventor
Hideto Onuma
英人 大沼
Eiji Higa
栄二 比嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009243099A priority Critical patent/JP5613397B2/ja
Publication of JP2010123931A publication Critical patent/JP2010123931A/ja
Publication of JP2010123931A5 publication Critical patent/JP2010123931A5/ja
Application granted granted Critical
Publication of JP5613397B2 publication Critical patent/JP5613397B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】機械的強度に優れたSOI基板及びその作製方法を提供する。
【解決手段】単結晶半導体基板に加速された水素イオンを照射することにより、単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、単結晶半導体基板を加熱し、脆化領域を境として分離することにより、ベース基板上に絶縁層を介して半導体層を形成し、半導体層の表面にレーザー光を照射して半導体層の少なくとも表層部を溶融させる際に窒素、酸素、又は炭素の少なくともいずれか一を半導体層に固溶する。
【選択図】図1

Description

絶縁層上に設けられた単結晶半導体層を有する基板及びその作製方法に関する。特に、SOI(Silicon on Insulator)基板及びその作製方法に関する。また、SOI基板を用いて作製する半導体装置及びその作製方法に関する。
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が存在するSOI基板を使った半導体集積回路等のデバイスの開発が行われている。SOI基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、SOI基板はデバイスの性能を向上させるものとして注目されている。
SOI基板を製造する方法の1つに、スマートカット(登録商標)法が知られている(例えば、特許文献1参照)。スマートカット法によるSOI基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入することによって表面から所定の深さに欠陥を含む脆化領域を形成する。次に、酸化シリコン膜を介して、水素イオンを注入したシリコンウエハを別のシリコンウエハに接合させる。その後、熱処理を行うことにより、水素イオンが注入されたシリコンウエハの一部が脆化領域を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン膜を形成することができる。ここで、スマートカット法は水素イオン注入剥離法と呼ぶこともある。
また、このようなスマートカット法を用いて単結晶シリコン層をガラスからなるベース基板上に形成する方法が提案されている(例えば、特許文献2参照)。ガラス基板はシリコンウエハよりも大面積化が容易であり、且つ、安価であるため、主に、液晶表示装置等の製造の際に用いられている。このようなガラス基板をベース基板として用いることにより、大面積で安価なSOI基板を作製することが可能となる。
特開平05−211128号公報 特開2005−252244号公報
例えば特許文献2のようなガラス基板等の絶縁基板上に形成される単結晶シリコン層を用いてディスプレイ等の大型のデバイスや曲率を有するデバイスを形成する場合、薄膜化された単結晶シリコン層の機械的強度が不足するという問題があった。機械的強度が不足すると、デバイス作製時又は使用時に、薄膜化された単結晶シリコン層に亀裂が入り割れるおそれがあった。また、線状欠陥(転位)、面状欠陥が生じたり、又はこのような欠陥等が成長し、単結晶シリコン層を用いてトランジスタを形成したとしてもトランジスタとしての特性が損なわれるという問題があった。
上記課題に鑑み、機械的強度に優れたSOI基板を提供することを課題の一とする。
ここで一般にはバルクシリコン中の不純物濃度、具体的には窒素、酸素又は炭素等の濃度が高いほど機械的強度が増すと言われている。例えば、産業用に広く使用されているバルクシリコンとしてチョクラルスキー(CZ)法又はフローティングゾーン(FZ)法により製造されたものがある。
CZ法で製造した単結晶半導体インゴット或いは単結晶半導体ウェーハには、不純物元素として、酸素が1×1017atoms/cm〜1×1018atoms/cmの範囲で含まれており、意図的に添加されているとしても窒素は4×1015atoms/cm以下であり、意図的に添加されているとしても炭素は2×1016atoms/cm以下の濃度で含まれている。FZ法を用いて作製された単結晶半導体インゴット中の不純物濃度は全般的にCZ法を用いて作製された単結晶半導体インゴット中の不純物濃度よりもさらに低いため、機械的強度が低く脆いという欠陥がある。一方、CZ法を用いて作製されたバルクシリコン中の不純物元素濃度はFZ法を用いたものよりも高いため機械的強度が高いものとなる。
しかしながら、インゴットを製造する際に長い溶融と引き上げ時間を伴う冷却過程を経るために、製造工程の途中で窒素、酸素、炭素等が高濃度で含まれてしまうと窒素、酸素、炭素等が析出し巨大な欠陥が形成されてしまい、逆に機械的強度が下がることとなる。そのため、高い機械的強度を有するSOI基板を得るためには、単結晶シリコンインゴットの製造等の時点においては窒素、酸素、炭素等を高い濃度で含まれない方が好ましく、長時間の溶融熱処理後に単結晶シリコン中の窒素等の濃度を適切な範囲に制御することが望まれる。
そこで、上記課題に鑑み、機械的強度の高いSOI基板の作製方法を提供することも課題の一とする。
また、インゴットの育成中に窒素、酸素、又は炭素等を添加した場合、その後デバイスを製造する際にデバイスごとに異なる性能が求められてもインゴット毎に窒素、酸素等の濃度が確定しているため、少量多品種のデバイス作製に十分に対応することができなかった。また、インゴットの育成中に酸素等を添加すると、インゴットの引き上げ方向において酸素等の濃度勾配が見られ、また、石英坩堝に保持されることによりインゴットの中心部と外周部において酸素等の濃度の分布にばらつきがみられるため、所望とする濃度の再現性に乏しいという問題もあった。
そこで、上記課題に鑑み、少量多品種のデバイス作製に対応できるSOI基板の作製方法を提供することも課題の一とする。
本明細書で開示する発明の一態様は、ベース基板と、ベース基板上の絶縁層と、絶縁層上の単結晶半導体層と、を有し、単結晶半導体層は、水素の添加により形成された脆化領域を有する単結晶半導体基板の一部を脆化領域を境として分離した構造であり、単結晶半導体層中の窒素、酸素または炭素の濃度がCZ法で製造した単結晶半導体インゴット又は当該単結晶半導体基板中の窒素、酸素、または炭素の濃度より高いことを特徴とする。
単結晶半導体層中の深さ方向における窒素が最も少ない領域の窒素の濃度は、SIMS(Secondary Ion Mass Spectroscopy)で測定したときに5×1015atoms/cm以上、好ましくは1×1016atoms/cm以上、より好ましくは1×1017atoms/cm以上とすることを特徴とする。
または、単結晶半導体層中の窒素の濃度を5×1015atoms/cm以上5×1019atoms/cm以下、好ましくは、1×1016atoms/cm以上2×1019atoms/cm以下、さらに好ましくは1×1017atoms/cm以上5×1018atoms/cm以下の範囲とすることを特徴とする。
または、単結晶半導体層中の窒素濃度に関しては、1×1016atoms/cm以上となる領域、好ましくは、1×1017atoms/cm以上となる領域、より好ましくは1×1018以上となる領域を有することを特徴とする。
単結晶半導体層中の深さ方向における酸素が最も少ない領域の酸素の濃度は、SIMSで測定したときに2×1018atoms/cm以上、好ましくは3×1018atoms/cm以上、より好ましくは5×1018atoms/cm以上とすることを特徴とする。
または、単結晶半導体層中の酸素の濃度を2×1018atoms/cm以上1×1020atoms/cm以下、好ましくは、3×1018atoms/cm以上1×1019atoms/cm以下の範囲とすることを特徴とする。
または、単結晶半導体層中において、酸素の濃度が2×1018atoms/cm以上となる領域、好ましくは、5×1018atoms/cm以上となる領域を有することを特徴とする。上述の要件を満たす場合に単結晶半導体層の降伏応力を高め機械的強度を向上させることができる。
単結晶半導体層中の深さ方向における炭素が最も少ない領域の炭素の濃度は、SIMSで測定したときに1×1017atoms/cm以上、好ましくは、5×1017atoms/cm以上とすることを特徴とする。
または、単結晶半導体層中の炭素の濃度を1×1017atoms/cm以上5×1020atoms/cm以下、好ましくは、5×1017atoms/cm以上5×1019atoms/cm以下の範囲とすることを特徴とする。
薄膜化された単結晶半導体層の深さ方向において、上述の窒素、酸素、炭素の濃度のいずれもが低い領域が存在するとその部分の降伏応力は極めて低いものとなってしまい単結晶半導体層全体として機械的強度が低下してしまう。そのため、窒素、酸素、又は炭素の少なくともいずれか一が上述の下限の濃度以上とすることにより、単結晶半導体層の降伏応力を高めることができる。
単結晶半導体層中の酸素濃度に関しては、2×1018atoms/cm以上、好ましくは、5×1018atoms/cm以上となる領域を有することにより単結晶半導体層の降伏応力を高めることができる。
単結晶半導体層中の窒素濃度に関しては、1×1016atoms/cm以上となる領域、好ましくは、1×1017atoms/cm以上となる領域、より好ましくは1×1018以上となる領域を有することにより単結晶半導体層の降伏応力を高めることができる。
また、本明細書で開示する発明の一態様は、単結晶半導体基板に加速されたイオンを照射して水素を添加することにより、単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、単結晶半導体基板を加熱し、脆化領域を境として分離することにより、ベース基板上に絶縁層を介して単結晶半導体層を形成し、単結晶半導体層の表面にレーザー光を照射して単結晶半導体層の少なくとも表層部を溶融させ、単結晶半導体層を再単結晶化させる。上記レーザー光を照射する際に、窒素、酸素又は炭素の少なくとも一の元素を単結晶半導体層中に添加させることを特徴とする。レーザー光照射により単結晶半導体層中に窒素を添加させた場合の窒素の濃度は、5×1015atoms/cm以上5×1019atoms/cm以下とする。または、単結晶半導体層中に酸素を添加させた場合の酸素の濃度は、2×1018atoms/cm以上1×1020atoms/cm以下とする。または、単結晶半導体層中に炭素を添加させた場合の炭素の濃度は、1×1017atoms/cm以上5×1020atoms/cm以下とする。
単結晶半導体層中に窒素、酸素、又は炭素の少なくとも一を固溶或いは添加させる手段として、窒素、酸素、又は炭素の少なくとも一の元素が含まれる雰囲気中で単結晶半導体層にレーザー光を照射すると好ましい。または、これらの少なくとも一の元素が含まれるガスを積極的に吹き付けながらレーザー光を照射すると好ましい。
または、単結晶半導体層上に窒素、酸素、又は炭素の少なくとも一を含む絶縁層を形成し、該絶縁層上にレーザー光を照射して単結晶半導体層の表面を溶融する際に該絶縁層に含まれる窒素等を単結晶半導体層中に拡散するようにしてもよい。レーザー光を照射して単結晶半導体層を部分溶融している際に、短時間で固相単結晶半導体を溶融して冷却する非平衡状態を伴う再単結晶化過程を経て固相単結晶半導体の固溶度以上に窒素等を固溶或いは添加することが出来るため、インゴット製造等の長時間の溶融と比較して短時間で窒素等を添加することができる。そのため、欠陥の発生又は欠陥の成長を抑制することができる。
単結晶半導体層の表面溶融には、レーザー光の照射の他にランプ等による強光の照射又は電磁波を照射してもよい。
また、本明細書で開示する発明の一態様は、単結晶半導体基板に水素を添加することにより、単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成するとともに、単結晶半導体基板に窒素、酸素又は炭素の少なくとも一の元素を添加し、単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、単結晶半導体基板を加熱し、脆化領域を境として分離することにより、ベース基板上に絶縁層を介して単結晶半導体層を形成する。上記水素を添加すると同時に、窒素、酸素、又は炭素の少なくとも一を単結晶半導体基板に添加することを特徴とする。または、窒素、酸素、又は炭素の少なくとも一を含む雰囲気中で水素を添加することにより単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成するとともに、該単結晶半導体基板の表面から脆化領域までの範囲において窒素、酸素又は炭素の少なくとも一の元素を添加することを特徴とする。これにより、分離前の単結晶半導体基板中の窒素等の濃度を増加させず、後に分離される単結晶半導体層中の窒素等の濃度を効率よく高めることができる。
本明細書において単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同じ方向を向いている結晶のことをいい、かつ結晶粒界が存在しない結晶のことをいう。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。また、単結晶半導体層の再単結晶化とは、単結晶構造の半導体層が、その単結晶構造と異なる状態(例えば、液相状態)を経て、再び単結晶構造になることをいう。あるいは、単結晶半導体層の再単結晶化とは、単結晶半導体層を再結晶化して、単結晶半導体層を形成するということもできる。
また、本明細書において、単結晶半導体層中の窒素、酸素及び炭素の濃度はSIMS装置にて測定した数値を用いて表している。なお、SIMS装置はその原理上、界面近傍の情報をも拾ってしまう。そのため、単結晶半導体層の界面近傍における窒素、酸素、炭素の濃度は実際の単結晶半導体層中の濃度より高く検出されることがある。例えば、単結晶半導体層が酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜又は窒化シリコン膜に接した場合は、これらの膜との界面近傍の酸素や窒素濃度は高くなる。したがって、SIMSの検出能にもよるが界面からおよそ10nm(好ましくは20nm、より好ましくは25nm)程度までの領域の単結晶半導体層の上面と下面近傍における濃度は考慮しない方がよい。
また、本明細書において最低濃度又は下限濃度と呼んでいるものは、単結晶半導体層を膜厚方向にSIMSを用いて分析した際に最も濃度が低い領域の値のことを表すものとする。
また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。
また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL等が含まれる。
絶縁表面上に形成された単結晶半導体層中に窒素、酸素、又は炭素の少なくとも一の元素が所定の濃度で含まれることにより、単結晶半導体層を含むSOI基板の機械的強度を向上させることができる。また、単結晶半導体層中のボイドの発生を抑制することができる。
SOI基板の作製方法の一例を示す図。 SOI基板の作製方法の一例を示す図。 SOI基板の作製方法に適用するレーザー照射装置の一例を示す図。 SOI基板を用いた半導体装置の作製方法の一例を示す図。 SOI基板を用いた半導体装置の作製方法の一例を示す図。 SOI基板を用いた半導体装置の一例を示す図。 SOI基板を用いた半導体装置の一例を示す図。 SOI基板を用いた表示装置の一例を示す図。 SOI基板を用いた表示装置の一例を示す図。 SOI基板を用いた電子機器を示す図。 レーザー照射の有無によるSOI基板中の元素濃度の実験結果の一例を示す図。 レーザー照射の有無によるSOI基板中の元素濃度の実験結果の一例を示す図。 水素ドープしたSOI基板中の元素濃度の実験結果の一例を示す図。
以下に、開示される発明の実施の形態を図面に基づいて説明する。但し、実施の形態に係る発明は多くの異なる態様で実施することが可能であり、開示される発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、SOI基板の作製方法の一例に関して図面を参照して説明する。具体的には、スマートカット法を用いてベース基板上に絶縁層を介して単結晶半導体層を形成し、当該単結晶半導体層の結晶性を回復する工程に関して説明する。
まず、単結晶半導体基板100とベース基板120とを準備する(図1(A)、(B)参照)。
単結晶半導体基板100として、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第14族元素でなる単結晶半導体基板を用いることができる。市販のシリコン基板としては、直径5インチ(125mm)、直径6インチ(150mm)、直径8インチ(200mm)、直径12インチ(300mm)、直径16インチ(400mm)サイズの円形のものが代表的である。なお、単結晶半導体基板100の形状は円形に限られず、例えば、矩形状等に加工して用いることも可能である。また、単結晶半導体基板100は、CZ法やFZ法を用いて作製することができるがCZ法で作製する方が望ましい。
ベース基板120として、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。他にも、ベース基板120として単結晶半導体基板(例えば、単結晶シリコン基板等)を用いてもよい。本実施の形態では、ガラス基板を用いる場合について説明する。ベース基板120として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を図ることができる。
次に、単結晶半導体基板100の表面から所定の深さに結晶構造が損傷された脆化領域104を形成し、その後、絶縁層102を介して単結晶半導体基板100とベース基板120とを貼り合わせる(図1(C)参照)。
脆化領域104は、水素等のイオンを単結晶半導体基板100に照射することにより形成することができる。
絶縁層102は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層を単層、又は積層させて形成することができる。これらの膜は、熱酸化法、CVD法又はスパッタリング法等を用いて形成することができる。
本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)及び水素前方散乱法(HFS:Hydrogen Forward Scattering)を用いて測定した場合に、濃度範囲として酸素が50〜70原子%、窒素が0.5〜15原子%、シリコンが25〜35原子%、水素が0.1〜10原子%の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、RBS及びHFSを用いて測定した場合に、濃度範囲として酸素が5〜30原子%、窒素が20〜55原子%、シリコンが25〜35原子%、水素が10〜30原子%の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を100原子%としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
次に、熱処理を行い脆化領域104にて分離することにより、ベース基板120上に、絶縁層102を介して単結晶半導体層124(単に「半導体層」とも呼ぶ。)を設ける(図1(D)参照)。
加熱処理を行うことで、温度上昇によって脆化領域104に形成されている結晶欠陥には、添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域104の結晶欠陥に体積変化が起こり、脆化領域104に亀裂が生じるので、脆化領域104に沿って単結晶半導体基板100が分離する。絶縁層102はベース基板120に接合しているので、ベース基板120上には単結晶半導体基板100から分離された単結晶半導体層124が形成される。
次に、ベース基板120上に形成された単結晶半導体層124の表面にレーザー光130を照射することによって単結晶半導体層124の結晶性を回復(再単結晶化)する(図1(E)参照)。レーザー光130の照射は、窒素、酸素、又は炭素の少なくともいずれか一を含む雰囲気にて行う。または、窒素、酸素又は炭素の少なくともいずれか一を含むガスを吹き付けながら行う。
一般的に、分離後におけるベース基板120上に形成された単結晶半導体層124の表層部には、脆化領域104の形成及び脆化領域104での分離等により結晶欠陥等が形成され結晶性が損なわれている。従って、図1(E)に示すように単結晶半導体層124の表面にレーザー光130を照射して、少なくとも単結晶半導体層124の表層部を溶融させることにより結晶性を回復することができる。なお、単結晶半導体層124の結晶性は、光学顕微鏡による観察、およびラマン分光スペクトルから得られるラマンシフト、半値全幅などにより評価することができる。
また、本実施の形態では、剥離により露出した単結晶半導体層124の表面側からレーザー光130を照射することにより、当該単結晶半導体層124を完全に溶融させるのではなく、部分的に溶融(部分溶融)させることが好ましい。部分溶融とは、レーザー光130の照射により単結晶半導体層124の溶融されている深さが絶縁層102の界面(単結晶半導体層124の厚さ)よりも浅くすることである。つまり、単結晶半導体層124の上層は溶融して液相となり、下層は溶けずに固相の単結晶半導体のままである状態をいう。
単結晶半導体層124を部分溶融させることにより、レーザー光130の照射により溶融した部分の結晶成長は、溶融していない単結晶半導体層の面方位に基づいて行われるため、完全に溶融させる場合と比較して面方位をそろえて再結晶化を行うことができる。この際、窒素、酸素、又は炭素を含む雰囲気にて部分溶融をしているため、単結晶半導体層124中に雰囲気中の元素が取り込まれる。単結晶半導体層124の表層部の溶融中は、窒素等の固溶度が高くなり、雰囲気中の窒素等が溶融中の単結晶半導体層124中に拡散するため、固化(凝固)した単結晶半導体層124中の窒素等の濃度を高くすることができる。
また、本実施の形態では、レーザー光130の照射を窒素雰囲気としたチャンバー内において行う。このような雰囲気下で行うことによって、レーザー光130を照射して単結晶半導体層124を溶融させる場合に、雰囲気中の窒素が単結晶半導体層124中に取り込まれ易くなる。取り込まれた窒素原子は単結晶半導体層124中の転位に捕捉され、転位が不動化する。その結果、降伏応力が上がるため単結晶半導体層の機械的強度を向上させることができる。
また、窒素を添加することにより、単結晶半導体層124中に発生しているボイドの大きさやその変化量を縮小させることができる。なお、不動化の大きさは、窒素、酸素の順であるため、転位を不動化させるためには窒素を添加することが好ましい。
一方、拡散速度や固溶度を考慮すると酸素が効果的である。そのため、窒素雰囲気の代わりに酸素雰囲気中、又は酸素と窒素を含む雰囲気中でレーザー光130を照射するようにしてもよい。また、単結晶半導体層124に酸素を添加することにより単結晶半導体層124中の格子間酸素濃度が増大し、単結晶半導体層124は反り難くなるという効果を奏する。
また、本実施形態において、窒素添加に替えて炭素を添加してもよいが、特に窒素添加に加えて炭素を添加することが好ましい。炭素は、窒素添加に起因する結晶欠陥を抑制する効果があるからである。よって、炭素を添加することにより欠陥を制御し易くなる。これらの窒素ガス、酸素ガス、又は炭素を構成元素の一つに含む気体を適宜選択してレーザー照射工程を行うチャンバー内に導入するとよい。
また、窒素ガス又は酸素ガスを導入する場合に、ガス精製器(純化装置)を用いることにより、供給するガスの純度を高め、雰囲気中の窒素又は酸素の濃度を制御し効果的に高めることができる。また、レーザー光130の照射を減圧雰囲気下で行ってもよい。
具体的には、レーザー光130の照射工程後において溶融された部分を含む単結晶半導体層124に含まれる窒素の最低濃度を5×1015atoms/cm以上、好ましくは1×1016atoms/cm以上、より好ましくは1×1017atoms/cm以上とするとよい。または、1×1016atoms/cm以上となる領域、好ましくは1×1017atoms/cm以上となる領域、より好ましくは、1×1018atoms/cm以上となる領域を有するようにするとよい。一方、単結晶半導体層を用いたトランジスタの特性を考慮すると、窒素濃度の上限を設けることが好ましい。窒素濃度の上限としては、5×1019atoms/cm以下、好ましくは2×1019atoms/cm以下、より好ましくは5×1018atoms/cm以下である。なお、単結晶半導体層124の窒素濃度は、SIMSにより測定することができる。
また、窒素雰囲気とする代わりに、積極的に窒素ガス(Nガス)を吹き付けながらレーザー光130を照射してもよい。また、窒素雰囲気中においてさらに窒素ガスを単結晶半導体層124に吹き付けながらレーザー光130を照射してもよい。これにより、窒素元素が単結晶半導体層124中により取り込まれやすく(固溶しやすく)なる。もちろん、窒素ガスの代わりに酸素ガス(Oガス)又は炭素を構成元素の一つに含む気体(例えば、CO等)を吹き付けるようにしてもよい。また、窒素、酸素、炭素の少なくとも2以上の元素を含むガス又は気体を同時に吹き付けながらレーザー光130を照射してもよい。単結晶半導体層124中の酸素濃度の最低濃度としては2×1018atoms/cm以上、好ましくは3×1018atoms/cm以上、より好ましくは5×1018atoms/cm以上とするとよい。一方、単結晶半導体層を用いたトランジスタの特性を考慮すると、酸素濃度の上限としては、1×1020atoms/cm以下、好ましくは1×1019atoms/cm以下とすることが望ましい。単結晶半導体層124中の酸素の濃度に関しては2×1018atoms/cm以上となる領域、好ましくは、5×1018atoms/cm以上となる領域を有するようにしても機械的強度の向上に有効である。炭素濃度の最低濃度としては1×1017atoms/cm以上、好ましくは、5×1017atoms/cm以上とするとよい。一方、単結晶半導体層を用いたトランジスタの特性を考慮すると、炭素濃度の上限としては、5×1020atoms/cm以下、好ましくは5×1019atoms/cm以下とすることが望ましい。
本実施の形態で適用可能なレーザー発振器は、その発振波長が、紫外光域乃至可視光域にあるものが選択される。レーザー光130の波長は、単結晶半導体層124に吸収される波長とする。その波長は、レーザー光の表皮深さ(skin depth)などを考慮して決定することができる。例えば、波長は250nm以上700nm以下の範囲とすることができる。
レーザー発振器として、パルス発振レーザーまたは連続発振レーザー(CWレーザー)を用いることができる。例えば、パルス発振レーザーは、繰り返し周波数10MHz未満、パルス幅10n秒以上500n秒以下とすることが好ましい。代表的なパルス発振レーザーは、400nm以下の波長のレーザー光を発振するエキシマレーザーである。上記エキシマレーザーとして、例えば、繰り返し周波数10Hz〜300Hz、パルス幅25n秒、波長308nmのXeClエキシマレーザーを用いることができる。また、パルス発振レーザー光の走査において、1回のショットと次のショットとを一部重ねてオーバーラップさせてもよい。1回のショットと次のショットとを一部重ねてオーバーラップさせてレーザー光を照射することにより、部分的に単結晶の精製が繰り返し行われ、優れた特性を有する単結晶半導体層を得ることができる。
また、単結晶半導体層124を部分溶融させるためのレーザー光のエネルギー密度の取りうる範囲は、レーザー光の波長、レーザー光の表皮深さ、単結晶半導体層124の膜厚などを考慮して、単結晶半導体層124が完全に溶融しない程度のエネルギー密度とする。例えば、単結晶半導体層124の膜厚が大きい場合には、単結晶半導体層124を完全に溶融するまでのエネルギーも大きいため、レーザー光のエネルギー密度の範囲を大きくとることができる。また、単結晶半導体層124の膜厚が薄い場合には、単結晶半導体層124を完全に溶融するまでのエネルギーも小さくなるため、レーザー光のエネルギー密度を小さくすることが望ましい。なお、単結晶半導体層124を加熱状態でレーザー光を照射する場合には、部分溶融に必要なエネルギー密度の範囲の上限の値を小さくすることが、単結晶半導体層124が完全に溶融してしまうことを防ぐためにも好ましい。
本実施の形態で示した方法を用いることによって、ベース基板上に形成された単結晶半導体層にレーザー光を照射して溶融させることにより結晶性を回復する場合であっても、レーザー光の照射工程において単結晶半導体層に窒素、酸素、又は炭素の少なくともいずれか一の元素が取り込まれるため、単結晶半導体層のボイドの形成を抑制することができる。
また、これらの原子が単結晶半導体の転位に捕捉され、転位が不動化することで単結晶半導体層の機械的強度を向上させることができる。
単結晶半導体インゴットを製造する際に窒素等を意図的に多く含ませることも可能であるがかかる場合、長い溶融と引き上げ時間を伴う冷却過程を経るためにこれらの元素が析出し巨大な欠陥が形成されてしまう。また、インゴットの引き上げ方向において酸素等の濃度勾配が見られ、また、石英坩堝に保持されることによりインゴットの中心部と外周部において酸素等の濃度の分布にばらつきがみられる。
よって、本実施形態において開示する発明の一態様ではレーザー光による部分溶融中に窒素等を固溶させるため、溶融及び冷却時間も短く、欠陥の発生、成長を抑制することができる。
また、インゴットの製造後に単結晶半導体層ごとに窒素等の濃度調整が可能となるため、少量を任意の仕様に形成できるため少量他品種のSOI基板の生産が可能となる。
また、本実施形態で作製したSOI基板は機械的強度が向上しているのでフレキシブルデバイスとして用いるのに適している。
なお、本実施形態では、単結晶半導体層124の表面に直接レーザー光130を照射しているが、単結晶半導体層124上に窒素、酸素、又は炭素の少なくとも一を含む膜を形成し、当該膜の表面からレーザー光130を照射してもよい。膜としては、例えば、窒化シリコン膜、酸化シリコン膜、炭化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜等を用いるとよい。レーザー光130の照射により、膜中の窒素、酸素等の元素が単結晶半導体層124中に取り込まれる。これにより、固溶化した単結晶半導体層124中の窒素、酸素、又は炭素の濃度をより高めることができる。
単結晶半導体層124に含まれる酸素、窒素、又は炭素の濃度をCZ法で製造した単結晶半導体インゴット中の濃度より高くさせることにより、当該単結晶半導体層124を用いるトランジスタ等を含むデバイスの機械的強度を向上させることができる。そのため、本実施形態のベース基板上に形成される単結晶半導体層をトランジスタの活性層等に用いたディスプレイ等は、例えば曲げ応力等が与えられたとしても壊れにくい。また、本実施形態において、水素を添加して脆化領域を形成する際に同時に窒素、酸素等の元素を添加することにより、別途工程を増やすことなく得られるデバイスの機械的強度を向上させることができる。また、レーザー光の照射時に窒素、酸素等の元素を添加するため、同様に別途工程を増やすことなくデバイスの機械的強度を向上させることができる。さらに、レーザー光の照射により単結晶半導体層が部分溶融されるため、窒素、酸素等の元素が固溶されやすくこれらの元素の濃度を所望の濃度まで高めることができる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
(実施の形態2)
本実施の形態では、単結晶半導体基板100とベース基板120との貼り合わせに関して図面を参照して詳細に説明する。
まず、単結晶半導体基板100を準備する(図2(A−1)参照)。単結晶半導体基板100の表面は、あらかじめ硫酸過酸化水素水混合溶液(SPM)、アンモニア過酸化水素水混合溶液(APM)、塩酸過酸化水素水混合溶液(HPM)、フッ酸過酸化水素水混合溶液(FPM)、希フッ酸(DHF)などを用いて適宜洗浄することが汚染除去の点から好ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。単結晶半導体基板100の表面に自然酸化膜が形成される場合には、単結晶半導体基板100を水平方向に回転させながら、単結晶半導体基板100表面にオゾン水と希フッ酸を交互に吐出することで自然酸化膜を除去することができる。自然酸化膜を除去した後、単結晶半導体基板100上にケミカルオキサイドを形成してもよい。ケミカルオキサイドにより、洗浄乾燥時のウォーターマークの形成を抑制することができる。ウォーターマークができなければケミカルオキサイドは必ずしも形成する必要はない。
次に、単結晶半導体基板100の表面に酸化膜132を形成する(図2(A−2)参照)。
酸化膜132は、例えば、酸化シリコン膜、酸化窒化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、CVD法又はスパッタリング法等を用いて形成することができる。また、CVD法を用いて酸化膜132を形成する場合には、テトラエトキシシラン(略称;TEOS:化学式Si(OC)等の有機シランを用いて作製される酸化シリコン膜を酸化膜132に用いることが生産性の点から好ましい。
本実施の形態では、単結晶半導体基板100に熱酸化処理を行うことにより酸化膜132(ここでは、SiOx膜)を形成する(図2(A−2)参照)。熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
例えば、塩化水素が添加された酸化性雰囲気中で単結晶半導体基板100に熱酸化処理を行うことにより、酸化膜132を形成する。この場合、酸化膜132は、塩素原子を含有した膜となる。
酸化膜132中に含有された塩素原子は、歪みを形成する。その結果、酸化膜132の水分に対する吸収割合が向上し、拡散速度が増大する。つまり、酸化膜132表面に水分が存在する場合に、当該表面に存在する水分を酸化膜132中に素早く吸収し、拡散させることができる。また、単結晶半導体膜中の酸素析出誘起欠陥を消滅する事が出来る。また、外因性不純物である重金属(例えば、Fe、Cr、Ni、Mo等)の塩化物を形成して単結晶半導体基板100から重金属を除去する外方拡散を伴う化学ゲッタリングを行う事が出来る。
熱酸化処理の一例としては、酸素に対し塩化水素(HCl)を0.5〜10体積%(好ましくは2体積%)の割合で含む酸化性雰囲気中で、750℃〜1150℃の温度、好ましくは900℃〜1100℃(代表的には1000℃)で行うことができる。処理時間は0.1〜6時間、好ましくは0.5〜1時間とすればよい。形成される酸化膜の膜厚としては、10nm〜1000nm(好ましくは50nm〜300nm)、例えば100nmの厚さとする。塩化水素を含む酸化性雰囲気中で酸化膜132を形成することにより耐圧が向上し、また、単結晶半導体基板100と酸化膜132の界面準位密度を低減することができる。
本実施の形態では、酸化膜132に含まれる塩素の濃度を1×1017atoms/cm〜1×1021atoms/cmとなるように制御する。
酸化膜132として、HCl酸化などによって膜中に塩素等のハロゲンを含ませることにより、単結晶半導体基板に悪影響を与える不純物(例えば、Na等の可動イオン)をゲッタリングすることができる。つまり、酸化膜132を形成した後に行われる熱処理により、単結晶半導体基板に含まれる不純物が酸化膜132に析出し、ハロゲン(例えば塩素)と反応して捕獲或いは中和されることとなる。それにより酸化膜132中に捕集した当該不純物を固定して単結晶半導体基板100の汚染を防ぐことができる。また、酸化膜132はガラス基板と貼り合わせた場合に、ガラスに含まれるNa等の不純物を固定する膜として機能しうる。
特に、酸化膜132として、HCl酸化などによって膜中に塩素等のハロゲンを含ませることは、半導体基板の洗浄が不十分である場合や、繰り返し再利用して用いられる半導体基板の汚染除去に有効となる。
また、酸化膜132に含有させるハロゲン原子としては塩素原子に限られない。酸化膜132にフッ素原子を含有させてもよい。単結晶半導体基板100表面をフッ素酸化するには、単結晶半導体基板100表面にHF溶液に浸漬した後に酸化性雰囲気中で熱酸化処理を行うことや、NFを酸化性雰囲気に添加して熱酸化処理を行えばよい。
また、塩化水素を含む酸素雰囲気中で熱酸化処理をした後に、窒素雰囲気で熱処理を行うことが好ましい。これにより、欠陥を低減させることができる。
次に、運動エネルギーを有するイオンを単結晶半導体基板100に照射することで、単結晶半導体基板100の所定の深さに結晶構造が損傷された脆化領域104を形成する(図2(A−3)参照)。図2(A−3)に示すように、酸化膜132を介して、加速されたイオン103を単結晶半導体基板100に照射することで、単結晶半導体基板100の表面から所定の深さの領域にイオン103が添加され、脆化領域104を形成することができる。イオン103は、ソースガスを励起して、ソースガスのプラズマを生成し、このプラズマに含まれるイオンを、電界の作用によりプラズマから引き出して、加速したイオンである。
脆化領域104が形成される領域の深さは、イオン103の運動エネルギー、質量と電荷、イオン103の入射角によって調節することができる。運動エネルギーは加速電圧、ドーズ量などにより調節できる。イオン103の平均侵入深さとほぼ同じ深さの領域に脆化領域104が形成される。そのため、イオン103を添加する深さで、単結晶半導体基板100から分離される単結晶半導体層の厚さが決定される。この単結晶半導体層の厚さが50nm以上500nm以下、好ましくは100nm以上200nm以下になるように、脆化領域104が形成される深さを調節する。
脆化領域104の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理には、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な装置は、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。非質量分離型の装置であるのは、プラズマ中のイオン種を質量分離しないで、全てのイオン種を被処理体に照射しているからである。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置である。
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを形成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
本実施形態では、イオンドーピング装置で、水素を単結晶半導体基板100に添加する。プラズマソースガスとして水素を含むガスを供給する。例えば、Hを供給する。水素ガスを真空中に導入し、RFパワーを容量結合方式又は誘導結合方式で導入して水素分子を励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを単結晶半導体基板100に照射する。プラズマは、タングステン等の高誘電金属に直流電流を流して熱電子を放出させて熱電子と水素ガスを衝突させることによりに生成してもよい。真空雰囲気は、水素ガスを導入しながら、ターボ分子ポンプ等で排気を行うことで維持される。真空雰囲気は、背圧が1×10−6Pa〜1×10−4Paの雰囲気に水素ガスを導入して、1×10−3Pa〜1×10−1Paの圧力とするとよい。
イオンドーピング装置において、水素ガスから生成されるイオン種(H、H 、H )の総量に対してH の割合が50%以上とする。より好ましくは、そのH の割合を80%以上とする。イオンドーピング装置は質量分離を行わないため、プラズマ中に生成される複数のイオン種のうち、1つ(H )を50%以上とすることが好ましく、80%以上とすることが好ましい。同じ質量のイオンを照射することで、単結晶半導体基板100の同じ深さに集中させてイオンを添加することができる。
脆化領域104を浅い領域に形成するためには、イオン103の加速電圧を低くする必要があるが、プラズマ中のH イオンの割合を高くすることで、原子状水素(H)を効率よく、単結晶半導体基板100に添加できる。H イオンはHイオンの3倍の質量を持つことから、同じ深さに水素原子を1つ添加する場合、H イオンの加速電圧は、Hイオンの加速電圧の3倍にすることが可能となる。イオンの加速電圧を大きくできれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてH を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。
なお、加速されたイオン103を単結晶半導体基板100に照射する工程は、イオン注入装置で行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスやPHを励起して生成されたHイオンおよびH イオンを質量分離して、HイオンまたはH イオンの一方のイオンを加速して、単結晶半導体基板100に照射する。
本実施形態において、水素を単結晶半導体基板100に添加するとともに窒素及び酸素を添加する。窒素及び酸素に加えて炭素を添加してもよい。また、窒素、酸素、若しくは炭素のいずれか一、又はこれらを適宜組み合わせたものを添加するようにしてもよい。イオンドーピング装置を用いる場合、単結晶半導体基板100には、主にH イオンがドープされる他に、O イオン又はN イオンが同時にドープされる。H イオンに比べO イオン又はN イオンの質量が大きいため、H イオンが一番深く単結晶半導体基板100中に浸入する。よって、H イオンの平均浸入深さとほぼ同じ深さの領域に脆化領域104が形成され、脆化領域よりも浅い領域、すなわち、後に剥離されて単結晶半導体層124となる領域にO イオン又はN イオンが多くドープされることになる。これにより、単結晶半導体層の機械的強度を高めることができる。イオン注入装置及びイオンドーピング装置は、レーザー照射装置と比較して直接基板に添加する元素を選択できるため、基板中の窒素等の濃度が制御し易い。
単結晶半導体基板100表面から脆化領域104までの領域における窒素濃度は、5×1015atoms/cm以上、好ましくは1×1016atoms/cm以上、より好ましくは1×1017atoms/cm以上とするとよい。または、酸素濃度は、2×1018atoms/cm以上、好ましくは3×1018atoms/cm以上、より好ましくは5×1018atoms/cm以上とするとよい。酸素濃度に関しては、2×1018atoms/cm以上となる領域、好ましくは、5×1018atoms/cm以上となる領域を有するように形成することも有効である。窒素及び酸素に加え炭素を添加する場合又は炭素単独を添加する場合には、炭素濃度は、1×1017atoms/cm以上、好ましくは、5×1017atoms/cm以上とするとよい。なお、各濃度の値は、SIMS分析を行った場合のものを表す。窒素、酸素、炭素のいずれか一が上記の濃度となるように単結晶半導体基板100表面から脆化領域104までの領域に含ませることにより、単結晶半導体基板100の機械的強度を向上させたり、転位の成長を抑制することができる。特に、窒素に加えて炭素を添加すると、炭素は、窒素添加に起因する結晶欠陥を抑制する効果があるので好ましい。また、酸化膜132を酸化により形成した場合、高温熱処理により単結晶半導体基板100中の酸素が抜けて基板中の酸素濃度が低下してしまう。そのため、水素を添加すると同時に酸素も添加することで、低下した単結晶半導体基板100中の酸素濃度を高めることができる。
なお、真空雰囲気に水素ガスを導入して水素ガスのプラズマを生成する際に、背圧に含まれる窒素や酸素を利用するようにしてもよい。水素に加え、窒素、酸素、又は炭素を添加する場合、イオンドーピング装置を用いるのが好ましい。イオンドーピング装置は、質量分離を行わないため、窒素、酸素、炭素から選択した複数種のイオンを同時に添加することができるからであり、背圧と処理圧の比率やプラズマの生成方法によって、水素以外の原子から構成されたイオンの比率を調整する事が出来るからである。
次に、ベース基板120を準備する(図2(B−1)参照)。
ベース基板120は、絶縁体でなる基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス、酸化ランタンアルミノケイ酸ガラス、チタニア酸化ランタンアルミノケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。本実施の形態では、ガラス基板を用いる場合について説明する。ベース基板120として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を図ることができる。
また、ベース基板120を用いるに際し、ベース基板120の表面をあらかじめ洗浄することが好ましい。具体的には、ベース基板120を、塩酸過水(HPM)、硫酸過水(SPM)、アンモニア過水(APM)、希フッ酸(DHF)等を用いて超音波洗浄を行う。例えば、ベース基板120の表面に塩酸過水を用いて超音波洗浄を行うことが好ましい。このような洗浄処理を行うことによって、ベース基板120表面の平坦化や残存する研磨粒子を除去することができる。
次に、ベース基板120の表面に窒素含有層121(例えば、窒化シリコン膜(SiNx)又は窒化酸化シリコン膜(SiNxOy)(x>y)等の窒素を含有する絶縁膜)を形成する(図2(B−2)参照)。
本実施の形態において、窒素含有層121は、単結晶半導体基板100上に設けられた酸化膜132と貼り合わされる層(接合層)となる。また、窒素含有層121は、後にベース基板上に単結晶構造を有する単結晶半導体層を設けた際に、ベース基板に含まれるNa(ナトリウム)等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。
また、窒素含有層121を接合層として用いるため、接合不良を抑制するには窒素含有層121の表面を平滑とすることが好ましい。具体的には、窒素含有層121の表面の平均面粗さ(Ra)を0.5nm以下、自乗平均粗さ(Rms)を0.60nm以下、より好ましくは、平均面粗さを0.20nm以下、自乗平均粗さを0.25nm以下となるように窒素含有層121を形成する。膜厚は、10nm以上200nm以下、好ましくは50nm以上100nm以下の範囲で設けることが好ましい。
次に、単結晶半導体基板100の表面とベース基板120の表面とを対向させて、酸化膜132の表面と窒素含有層121の表面とを接合させる(図2(C)参照)。
ここでは、単結晶半導体基板100とベース基板120を窒素含有層121と酸化膜132を介して密着させた後、単結晶半導体基板100の一箇所に1〜500N/cm、好ましくは1〜20N/cm程度の圧力を加える。圧力を加えた部分から酸化膜132と窒素含有層121とが接合しはじめ、自発的に接合が形成され全面におよぶ。この接合工程は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板120に、ガラス基板のように耐熱温度が低い基板を用いることができる。接合工程において、特に、接合表面が親水性であり、表面にOH基等の親水基やHO分子が存在すると水素結合が関与しやすくなり、接合が速やかに進む。このような現象は、接合表面が平滑であると、接合面同士の間隔が縮まりやすく、速やかに進行する。
そのため、単結晶半導体基板100とベース基板120との貼り合わせを行う前に、単結晶半導体基板100上に形成された酸化膜132と、ベース基板120上に形成された窒素含有層121の表面処理を行うことが好ましい。
表面処理としては、プラズマ処理、オゾン処理、メガソニック洗浄、2流体洗浄(純水、又は水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法)又はこれらの方法を組み合わせて行うことができる。特に、酸化膜132、窒素含有層121の少なくとも一方の表面にプラズマ処理を行った後に、オゾン処理、メガソニック洗浄、2流体洗浄等を行うことによって、酸化膜132、窒素含有層121表面の有機物等のゴミを除去し、表面を親水化することができる。その結果、酸化膜132と窒素含有層121の接合強度を向上させることができる。
ここで、オゾン処理の一例を説明する。例えば、酸素を含む雰囲気下で紫外線(UV)を照射することにより、被処理体表面にオゾン処理を行うことができる。酸素を含む雰囲気下で紫外線を照射するオゾン処理は、UVオゾン処理または紫外線オゾン処理などとも言われる。酸素を含む雰囲気下において、紫外線のうち200nm未満の波長を含む光と200nm以上の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることができる。紫外線のうち180nm未満の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることもできる。
酸素を含む雰囲気下で、200nm未満の波長を含む光および200nm以上の波長を含む光を照射することにより起きる反応例を示す。
+hν(λnm)→O(P)+O(P) ・・・ (1)
O(P)+O→O ・・・ (2)
+hν(λnm)→O(D)+O ・・・ (3)
上記反応式(1)において、酸素(O)を含む雰囲気下で200nm未満の波長(λnm)を含む光(hν)を照射することにより基底状態の酸素原子(O(P))が生成する。次に、反応式(2)において、基底状態の酸素原子(O(P))と酸素(O)とが反応してオゾン(O)が生成する。そして、反応式(3)において、生成されたオゾン(O)を含む雰囲気下で200nm以上の波長(λnm)を含む光が照射されることにより、励起状態の一重項酸素O(D)が生成される。酸素を含む雰囲気下において、紫外線のうち200nm未満の波長を含む光を照射することによりオゾンを生成させるとともに、200nm以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射(λ=185nm、λ=254nm)により行うことができる。
また、酸素を含む雰囲気下で、180nm未満の波長を含む光を照射することにより起きる反応例を示す。
+hν(λnm)→O(D)+O(P) ・・・ (4)
O(P)+O→O ・・・ (5)
+hν(λnm)→O(D)+O ・・・ (6)
上記反応式(4)において、酸素(O)を含む雰囲気下で180nm未満の波長(λnm)を含む光を照射することにより、励起状態の一重項酸素O(D)と基底状態の酸素原子(O(P))が生成する。次に、反応式(5)において、基底状態の酸素原子(O(P))と酸素(O)とが反応してオゾン(O)が生成する。反応式(6)において、生成されたオゾン(O)を含む雰囲気下で180nm未満の波長(λnm)を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち180nm未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下でのXeエキシマUVランプの照射(λ=172nm)により行うことができる。
200nm未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたはオゾンから生成された一重項酸素により被処理体表面に付着する有機物、または化学結合を切断した有機物などを酸化分解して除去することができる。上記のようなオゾン処理を行うことで、被処理体表面の親水性および清浄性を高めることができ、接合を良好に行うことができる。
酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等またはそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾン及び一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。上記反応式等で説明したとおり、一重項酸素を生成する際にオゾンが生じる、またはオゾンから一重項酸素を生成する反応もあるため、ここでは一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。
また、酸化膜132と窒素含有層121を接合させた後、接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域104に亀裂を発生させない温度とし、例えば、室温以上400℃未満の温度範囲で処理する。また、この温度範囲で加熱しながら、酸化膜132と窒素含有層121を接合させてもよい。熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置、マイクロ波加熱装置などを用いることができる。
一般的に、酸化膜132と窒素含有層121を接合と同時又は接合させた後に熱処理を行うと、接合界面において脱水反応が進行し、接合界面同士が近づき、水素結合の強化や共有結合が形成されることにより接合が強化される。脱水反応を促進させるためには、脱水反応により接合界面に生じる水分を高温で熱処理を行うことにより除去する必要がある。つまり、接合後の熱処理温度が低い場合には、脱水反応で接合界面に生じた水分を効果的に除去できないため、脱水反応が進まず接合強度を十分に向上させることが難しい。
一方で、酸化膜132として、塩素原子等を含有させた酸化膜を用いた場合、当該酸化膜132が水分を吸収し拡散させることができるため、接合後の熱処理を低温で行う場合であっても、脱水反応で接合界面に生じた水分を酸化膜132へ吸収、拡散させ脱水反応を効率良く促進させることができる。この場合、ベース基板120としてガラス等の耐熱性が低い基板を用いた場合であっても、酸化膜132と窒素含有層121の接合強度を十分に向上させることが可能となる。また、バイアス電圧を印加してプラズマ処理を行うことにより、酸化膜132の表面近傍にOH基を形成するとともにマイクロポアを形成し、水分を効果的に吸収し拡散させ、低温であっても酸化膜132と窒素含有層121の接合強度を向上させることができる。
次に、熱処理を行い脆化領域104にて分離することにより、ベース基板120上に、酸化膜132及び窒素含有層121を介して単結晶半導体層124を設ける(図2(D)参照)。
加熱処理を行うことで、温度上昇によって脆化領域104に形成されている結晶欠陥には、添加された元素が析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域104の結晶欠陥に体積変化が起こり、脆化領域104に亀裂が生じるので、脆化領域104に沿って単結晶半導体基板100が分離する。酸化膜132はベース基板120に接合しているので、ベース基板120上には単結晶半導体基板100から分離された単結晶半導体層124が形成される。また、ここでの熱処理の温度は、例えば400℃以上で行い、ベース基板120の歪み点を越えない温度とする。
この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、RTA(瞬間熱アニール、Rapid Thermal Anneal)装置、マイクロ波加熱装置などを用いることができる。例えば、抵抗加熱炉を用いる場合は、例えば200℃で2時間加熱処理を行った後、続け様に600℃で2時間の熱処理を行う。また、RTA装置を用いる場合、加熱温度550℃以上730℃以下、処理時間0.5分以上60分以内で行うことができる。
なお、上述したベース基板120と酸化膜132との接合強度を増加させるための熱処理を行わず、図1(D)の熱処理を行うことにより、酸化膜132と窒素含有層121との接合強度の増加の熱処理工程と、脆化領域104における分離の熱処理工程を同時に行ってもよい。具体的には、抵抗加熱型縦型炉で600℃で2時間の熱処理を行うことで、接合強度の増加と、イオン照射により生じた単結晶半導体基板100中の欠陥の修復と、水素の脱離を兼ねさせることができる。
以上の工程により、ベース基板120上に酸化膜132及び窒素含有層121を介して単結晶半導体層124が設けられたSOI基板を作製することができる。本実施の形態で示した作製方法を用いることによって、窒素含有層121を接合層として用いた場合であっても、ベース基板120と単結晶半導体層124との接合強度を向上させ、信頼性を向上させることができる。また、ベース基板120上に形成される単結晶半導体層124に一定の濃度の窒素、酸素、又は炭素が含まれているため、機械的強度を向上させるとともに、ベース基板120と単結晶半導体層124とが強固に密着したSOI基板を形成することができる。
その後、上記実施の形態1で示したように、単結晶半導体層124にレーザー光を照射して当該単結晶半導体層124の結晶性を回復させると共に、窒素等の元素を単結晶半導体層124に固溶或いは添加させる。レーザー光の照射工程は、上記実施の形態で示した方法や装置を用いて行うことができる。なお、単結晶半導体層124中への窒素等の添加は、本実施形態で説明したように水素を添加するときに行っても、実施形態1で示したようにレーザー光照射時に行ってもよく、また、両工程において行ってもよい。
なお、本実施の形態では、単結晶半導体基板100上に酸化膜132を形成し、ベース基板120上に窒素含有層121を形成する場合を示したが、これに限られない。例えば、単結晶半導体基板100上に酸化膜132と窒素含有層を順に積層させて形成し、酸化膜132上に形成された窒素含有層の表面とベース基板120との表面とを接合させてもよい。この場合、窒素含有層は脆化領域104の形成前に設けてもよいし、形成後に設けてもよい。なお、窒素含有層上に酸化膜(例えば、酸化シリコン)を形成し、当該酸化膜の表面とベース基板120の表面とを接合させても良い。
また、ベース基板120から単結晶半導体層124へのナトリウム等の不純物の混入が問題とならない場合には、ベース基板120上に窒素含有層121を設けずに、単結晶半導体基板100上に設けられた酸化膜132の表面とベース基板120の表面とを接合させてもよい。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
(実施の形態3)
本実施の形態では、ベース基板上に設けられた単結晶半導体層にレーザー光を照射する装置(レーザー照射装置)に関して図3を参照して説明する。
本実施の形態で示すレーザー照射装置は、レーザー光600を発振するレーザー発振器602と、処理基板604を配置するステージ606とを有している(図3参照)。レーザー発振器602にはコントローラ608が接続されている。コントローラ608の制御により、レーザー発振器602から発振するレーザー光600のエネルギーや、繰り返し周波数などを変化させることができる。また、ステージ606には、抵抗加熱装置などの加熱手段610が設けられており、処理基板604を加熱できる構成となっている。
ステージ606はチャンバー612の内部に設けられている。ステージ606は上記チャンバーの内部で移動できるように設けられている。
チャンバー612の壁の一部には、レーザー光600を処理基板604に導くための窓616が設けられている。窓616は、石英などレーザー光600に対する透過率の高い材料を用いて形成される。レーザー光600の透過率をできるだけ高めるために、窓616を薄くすることが好ましい。
チャンバー612内部の雰囲気を制御するため、チャンバー612には気体供給口620及び排気口622が設けられている。本実施の形態では、チャンバー612を窒素、酸素、又は炭素のいずれか一を含む雰囲気とする。その結果、レーザー照射工程において単結晶半導体層に窒素、酸素、又は炭素がとりこまれやすくなる。
気体供給口620には、バルブを介して気体供給装置628が設けられている。気体供給装置628を1つ設ける構成としているが、複数の気体供給装置を設け、複数のガスを同時にチャンバー612内に供給する構成としてもよい。
排気口622には、排気系が設けられている。具体的には、排気口622には、バルブを介してターボポンプ632とドライポンプ634が設けられている。また、バルブを介して排気口622とドライポンプ634が接続されており、ドライポンプによる粗引きが可能となっている。
レーザー発振器602とステージ606の間には、レンズやミラーなどを含む光学系640が配置されている。光学系640はチャンバー612の外部に設けられている。レーザー発振器602からのレーザー光600は、光学系640により、そのエネルギー分布が均一化され、かつその断面が線状、矩形状などの形状となるように成形される。光学系640を通過したレーザー光600は、窓616を通りチャンバー612内部に入射し、ステージ606上の処理基板604に照射される。その際、ステージ606を移動させることにより、処理基板604の全面にレーザー光600を照射することができる。また、レーザー発振器602や光学系640を移動させてもよい。また、処理基板604と、レーザー発振器602又は光学系640の双方を移動させてもよい。双方移動させる場合には、処理基板604と、レーザー発振器602又は光学系640とを異なる方向に移動させる(例えば、一方をX軸方向に移動させ、他方をX軸と90°異なるY軸方向に移動させる)ことにより効率的にレーザー光を照射することができる。
処理基板604にレーザー光600を照射する際に、ステージ606の加熱装置により処理基板604をガラスの歪み点以下の温度で加熱してもよい。また、気体供給口620から窒素ガス、酸素ガス、又は炭素を構成元素の一つに含む気体等を適宜選択して供給することで、これらのガス雰囲気下でレーザー光600の照射を行うことができる。
本実施の形態においては、チャンバーを用いて、レーザー照射雰囲気における窒素、酸素、炭素濃度を調整する方法について説明した。本実施の形態に示すような構成を採用することで、例えば、処理基板604であるベース基板上に設けられた単結晶半導体層中の窒素の最低濃度を5×1015atoms/cm以上、好ましくは、1×1016atoms/cm以上、より好ましくは1×1017atoms/cm以上とすることができる。または、単結晶半導体層中の酸素の最低濃度を2×1018atoms/cm以上、好ましくは、3×1018atoms/cm以上、より好ましくは5×1018atoms/cm以上とすることができる。または、単結晶半導体層中に酸素濃度が2×1018atoms/cm以上となる領域、好ましくは、5×1018atoms/cm以上となる領域を形成することができる。または、単結晶半導体層中の炭素の最低濃度を1×1017atoms/cm以上、好ましくは、5×1017atoms/cm以上とすることができる。これにより、単結晶半導体層のボイドを減少させ、また、降伏応力を向上させることができる。
なお、各元素の濃度が高くなりすぎるとかかる単結晶半導体層を用いたトランジスタの特性に好ましくない影響を与えうるため、単結晶半導体層中の窒素、酸素、炭素のそれぞれの上限の濃度としては、窒素濃度は、5×1019atoms/cm以下、好ましくは、2×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下、酸素濃度は、1×1020atoms/cm以下、好ましくは、1×1019atoms/cm以下、炭素濃度は、5×1020atoms/cm以下、好ましくは、5×1019atoms/cm以下となるように雰囲気中の各元素の濃度を調整するとよい。
本実施形態において、処理基板604として、ベース基板上に設けられた単結晶半導体層上にさらに窒素、酸素又は炭素の少なくとも一を含む絶縁膜を設け、該絶縁膜上からレーザー光を照射するようにしてもよい。当該絶縁膜としては、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜(窒素>酸素)、酸化窒化シリコン膜(酸素>窒素)等を用いることができる。これらの絶縁膜には炭素が1×1017atoms/cm以上1×1020atoms/cm以下程度含まれていてもよい。当該絶縁膜を形成してからレーザー光を照射すると、再単結晶化した単結晶半導体層中の窒素、酸素、又は炭素の各濃度をより高くすることができる。レーザー光照射後にフッ酸やバッファードフッ酸を用いてこれらの絶縁膜を除去する事が出来る。
なお、本実施の形態では、チャンバー612を用いて処理基板604にレーザー光を照射する例を示したが、チャンバーを用いずに大気雰囲気中で処理基板に窒素ガス、酸素ガス、又は炭素を構成元素の一つに含む気体を直接吹きつけながらレーザー光を照射する構成としてもよい。例えば、窒素ガスを吹き付けることにより、大気中の酸素及び吹き付ける窒素ガスの両方の元素を単結晶半導体層中に固溶させることができる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
(実施の形態4)
本実施の形態では、上記実施の形態で作製したSOI基板を用いて、半導体装置を作製する方法を説明する。
まず、図4および図5を参照して、nチャネル型薄膜トランジスタ、およびpチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ(TFT)を組み合わせることで、各種の半導体装置を形成することができる。
本実施の形態では、SOI基板として図2の工程を用いて作製したSOI基板を用いる場合について説明する。もちろん、上記実施の形態で示した他の方法で作製したSOI基板を用いることも可能である。
図4(A)は、図2を用いて説明した方法で作製されたSOI基板の断面図である。
まず、エッチングにより、単結晶半導体層124を素子分離して、図4(B)に示すように半導体層251、252を形成する。半導体層251はnチャネル型のTFTを構成し、半導体層252はpチャネル型のTFTを構成する。
図4(C)に示すように、半導体層251、252上に絶縁膜254を形成する。次に、絶縁膜254を介して半導体層251上にゲート電極255を形成し、半導体層252上にゲート電極256を形成する。
なお、単結晶半導体層124のエッチングを行う前に、TFTのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのアクセプタとなる不純物元素、またはリン、ヒ素などのドナーとなる不純物元素を単結晶半導体層124に添加することが好ましい。例えば、nチャネル型TFTが形成される領域にアクセプタとなる不純物元素を添加し、pチャネル型TFTが形成される領域にドナーとなる不純物元素を添加する。
次に、図4(D)に示すように半導体層251にn型の低濃度不純物領域257を形成し、半導体層252にp型の高濃度不純物領域259を形成する。具体的には、まず、半導体層251にn型の低濃度不純物領域257を形成する。このため、pチャネル型TFTとなる半導体層252をレジストでマスクし、不純物元素を半導体層251に添加する。不純物元素としてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極255がマスクとなり、半導体層251に自己整合的にn型の低濃度不純物領域257が形成される。半導体層251のゲート電極255と重なる領域はチャネル形成領域258となる。
次に、半導体層252を覆うマスクを除去した後、nチャネル型TFTとなる半導体層251をレジストマスクで覆う。次に、イオンドーピング法またはイオン注入法により不純物元素を半導体層252に添加する。不純物元素として、ボロンを添加することができる。不純物元素の添加工程では、ゲート電極256がマスクとして機能して、半導体層252にp型の高濃度不純物領域259が自己整合的に形成される。p型の高濃度不純物領域259はソース領域またはドレイン領域として機能する。半導体層252のゲート電極256と重なる領域はチャネル形成領域260となる。ここでは、n型の低濃度不純物領域257を形成した後、p型の高濃度不純物領域259を形成する方法を説明したが、先にp型の高濃度不純物領域259を形成することもできる。
次に、半導体層251を覆うレジストを除去した後、プラズマCVD法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、図5(A)に示すように、ゲート電極255、256の側面に接するサイドウォール絶縁膜261、262を形成する。この異方性エッチングにより、絶縁膜254もエッチングされる。
次に、図5(B)に示すように、半導体層252をレジスト265で覆う。半導体層251にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体層251に高ドーズ量で不純物元素を添加する。ゲート電極255およびサイドウォール絶縁膜261がマスクとなり、n型の高濃度不純物領域267が形成される。次に、不純物元素の活性化のための加熱処理を行う。
活性化の加熱処理の後、図5(C)に示すように、水素を含んだ絶縁膜268を形成する。絶縁膜268を形成後、350℃以上450℃以下の温度による加熱処理を行い、絶縁膜268中に含まれる水素を半導体層251、252中に拡散させる。絶縁膜268は、プロセス温度が350℃以下のプラズマCVD法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体層251、252に水素を供給することで、半導体層251、252中および絶縁膜254との界面での捕獲中心となるような欠陥を効果的に補償することができる。
その後、層間絶縁膜269を形成する。層間絶縁膜269は、酸化シリコン膜、BPSG(Boron Phosphorus Silicon Glass)膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜269にコンタクトホールを形成した後、図5(C)に示すように配線270を形成する。配線270の形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ3層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。
以上の工程により、nチャネル型TFTとpチャネル型TFTを有する半導体装置を作製することができる。SOI基板の作製過程で、チャネル形成領域を構成する半導体層の酸素濃度を低減させているので、オフ電流が小さく、しきい値電圧の変動が抑制されたTFTを作製することができる。
図4及び図5を参照してTFTの作製方法を説明したが、TFTの他、容量、抵抗などTFTと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。以下、図面を参照しながら半導体装置の具体的な態様を説明する。
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図6はマイクロプロセッサ500の構成例を示すブロック図である。
マイクロプロセッサ500は、演算回路501(Arithmetic logic unit。ALUともいう。)、演算回路制御部502(ALU Controller)、命令解析部503(Instruction Decoder)、割り込み制御部504(Interrupt Controller)、タイミング制御部505(Timing Controller)、レジスタ506(Register)、レジスタ制御部507(Register Controller)、バスインターフェース508(Bus I/F)、読み出し専用メモリ509、およびメモリインターフェース510を有している。
バスインターフェース508を介してマイクロプロセッサ500に入力された命令は、命令解析部503に入力され、デコードされた後、演算回路制御部502、割り込み制御部504、レジスタ制御部507、タイミング制御部505に入力される。演算回路制御部502、割り込み制御部504、レジスタ制御部507、タイミング制御部505は、デコードされた命令に基づき様々な制御を行う。
演算回路制御部502は、演算回路501の動作を制御するための信号を生成する。また、割り込み制御部504は、マイクロプロセッサ500のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部504は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部507は、レジスタ506のアドレスを生成し、マイクロプロセッサ500の状態に応じてレジスタ506の読み出しや書き込みを行う。タイミング制御部505は、演算回路501、演算回路制御部502、命令解析部503、割り込み制御部504、およびレジスタ制御部507の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部505は、基準クロック信号CLK1を元に、内部クロック信号CLK2を生成する内部クロック生成部を備えている。図6に示すように、内部クロック信号CLK2は他の回路に入力される。
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図7は、このような半導体装置の構成例を示すブロック図である。図7に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ(以下、「RFCPU」という)と呼ぶことができる。
図7に示すように、RFCPU511は、アナログ回路部512とデジタル回路部513を有している。アナログ回路部512として、共振容量を有する共振回路514、整流回路515、定電圧回路516、リセット回路517、発振回路518、復調回路519と、変調回路520を有している。デジタル回路部513は、RFインターフェース521、制御レジスタ522、クロックコントローラ523、インターフェース524、中央処理ユニット525、ランダムアクセスメモリ526、読み出し専用メモリ527を有している。
RFCPU511の動作の概要は以下の通りである。アンテナ528が受信した信号は共振回路514により誘導起電力を生じる。誘導起電力は、整流回路515を経て容量部529に充電される。この容量部529はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部529は、RFCPU511を構成する基板に集積されている必要はなく、他の部品としてRFCPU511に組み込むこともできる。
リセット回路517は、デジタル回路部513をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路518は、定電圧回路516により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路519は、受信信号を復調する回路であり、変調回路520は、送信するデータを変調する回路である。
例えば、復調回路519はローパスフィルタで形成され、振幅変調(ASK)方式の受信信号を、その振幅の変動をもとに、二値化する。また、送信データを振幅変調(ASK)方式の送信信号の振幅を変動させて送信するため、変調回路520は、共振回路514の共振点を変化させることで通信信号の振幅を変化させている。
クロックコントローラ523は、電源電圧または中央処理ユニット525における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路530が行っている。
アンテナ528からRFCPU511に入力された信号は復調回路519で復調された後、RFインターフェース521で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ522に格納される。制御コマンドには、読み出し専用メモリ527に記憶されているデータの読み出し、ランダムアクセスメモリ526へのデータの書き込み、中央処理ユニット525への演算命令などが含まれている。
中央処理ユニット525は、インターフェース524を介して読み出し専用メモリ527、ランダムアクセスメモリ526、制御レジスタ522にアクセスする。インターフェース524は、中央処理ユニット525が要求するアドレスより、読み出し専用メモリ527、ランダムアクセスメモリ526、制御レジスタ522のいずれかに対するアクセス信号を生成する機能を有している。
中央処理ユニット525の演算方式は、読み出し専用メモリ527にOS(オペレーティングシステム)を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット525が処理する方式を適用できる。
次に、図8、図9を用いて、表示装置について説明する。
図8は液晶表示装置を説明するための図面である。図8(A)は液晶表示装置の画素の平面図であり、図8(B)は、J−K切断線による図8(A)の断面図である。
図8(A)に示すように、画素は、単結晶半導体層320、単結晶半導体層320と交差している走査線322、走査線322と交差している信号線323、画素電極324、画素電極324と単結晶半導体層320を電気的に接続する電極328を有する。単結晶半導体層320は、ベース基板120上に設けられた単結晶半導体層から形成された層であり、画素のTFT325を構成する。
SOI基板には上記実施の形態で示したSOI基板が用いられている。図8(B)に示すように、ベース基板120上に、酸化膜132及び窒素含有層121を介して単結晶半導体層320が積層されている。ベース基板120としては、ガラス基板を用いることができる。TFT325の単結晶半導体層320は、SOI基板の単結晶半導体層をエッチングにより素子分離して形成された膜である。単結晶半導体層320には、チャネル形成領域340、不純物元素が添加されたn型の高濃度不純物領域341が形成されている。TFT325のゲート電極は走査線322に含まれ、ソース電極およびドレイン電極の一方は信号線323に含まれている。
層間絶縁膜327上には、信号線323、画素電極324および電極328が設けられている。層間絶縁膜327上には、柱状スペーサ329が形成されている。信号線323、画素電極324、電極328および柱状スペーサ329を覆って配向膜330が形成されている。対向基板332には、対向電極333、対向電極を覆う配向膜334が形成されている。柱状スペーサ329は、ベース基板120と対向基板332の隙間を維持するために形成される。柱状スペーサ329によって形成される隙間に液晶層335が形成されている。信号線323および電極328と高濃度不純物領域341との接続部は、コンタクトホールの形成によって層間絶縁膜327に段差が生じるので、この接続部では液晶層335の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ329を形成して、液晶の配向の乱れを防ぐ。
次に、エレクトロルミネセンス表示装置(以下、EL表示装置という。)について図9を参照して説明する。図9(A)はEL表示装置の画素の平面図であり、図9(B)は、J−K切断線による図9(A)の断面図である。
図9(A)に示すように、画素は、TFTでなる選択用トランジスタ401、表示制御用トランジスタ402、走査線405、信号線406、および電流供給線407、画素電極408を含む。エレクトロルミネセンス材料を含んで形成される層(EL層)が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極408である。また、半導体層403は、選択用トランジスタ401のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体層404は、表示制御用トランジスタ402のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体層403、404は、ベース基板上に設けられた単結晶半導体層124から形成された層である。
選択用トランジスタ401において、ゲート電極は走査線405に含まれ、ソース電極またはドレイン電極の一方は信号線406に含まれ、他方は電極411として形成されている。表示制御用トランジスタ402は、ゲート電極412が電極411と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極408に電気的に接続される電極413として形成され、他方は、電流供給線407に含まれている。
表示制御用トランジスタ402はpチャネル型のTFTである。図9(B)に示すように、半導体層404には、チャネル形成領域451、およびp型の高濃度不純物領域452が形成されている。なお、SOI基板は、実施の形態で作製したSOI基板が用いられている。
表示制御用トランジスタ402のゲート電極412を覆って、層間絶縁膜427が形成されている。層間絶縁膜427上に、信号線406、電流供給線407、電極411、413などが形成されている。また、層間絶縁膜427上には、電極413に電気的に接続されている画素電極408が形成されている。画素電極408は周辺部が絶縁性の隔壁層428で囲まれている。画素電極408上にはEL層429が形成され、EL層429上には対向電極430が形成されている。補強板として対向基板431が設けられており、対向基板431は樹脂層432によりベース基板120に固定されている。
EL表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。SOI基板の作製工程を含む製造方法でEL表示装置を作製することで、選択用トランジスタ401および表示制御用トランジスタ402は画素ごとに特性のばらつきがなくなるため、電流駆動方式を採用することができる。
つまり、SOI基板を用いることで、様々な電子機器を作製することができる。電子機器としては、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポなど)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など)、記録媒体を備えた画像再生装置(具体的にはDVD(digital versatile disc)などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置などが含まれる。それらの一例を図10に示す。
図10は、明細書に開示した発明の一態様を適用した携帯電話の一例であり、図10(A)が正面図、図10(B)が背面図、図10(C)が2つの筐体をスライドさせたときの正面図である。携帯電話700は、筐体701及び筐体702二つの筐体で構成されている。携帯電話700は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
携帯電話700は、筐体701及び筐体702で構成されている。筐体701においては、表示部703、スピーカ704、マイクロフォン705、操作キー706、ポインティングデバイス707、表面カメラ用レンズ708、外部接続端子ジャック709及びイヤホン端子710等を備え、筐体702においては、キーボード711、外部メモリスロット712、裏面カメラ713、ライト714等により構成されている。また、アンテナは筐体701に内蔵されている。
また、携帯電話700には、上記の構成に加えて、非接触型ICチップ、小型記録装置等を内蔵していてもよい。
重なり合った筐体701と筐体702(図10(A)に示す)は、スライドさせることが可能であり、スライドさせることで図10(C)のように展開する。表示部703には、実施の形態2及び実施の形態3で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部703と表面カメラ用レンズ708を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部703をファインダーとして用いることで、裏面カメラ713及びライト714で静止画及び動画の撮影が可能である。
スピーカ704及びマイクロフォン705を用いることで、携帯電話700は、音声記録装置(録音装置)又は音声再生装置として使用することができる。また、操作キー706により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード711を用いると便利である。更に、重なり合った筐体701と筐体702(図10(A))をスライドさせることで、図10(C)のように展開させることができる。携帯情報端末として使用する場合には、キーボード711及びポインティングデバイス707を用いて、円滑な操作でカーソルの操作が可能である。外部接続端子ジャック709はACアダプタ及びUSBケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット712に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
筐体702の裏面(図10(B))には、裏面カメラ713及びライト714を備え、表示部703をファインダーとして静止画及び動画の撮影が可能である。
また、上記の機能構成に加えて、赤外線通信機能、USBポート、テレビワンセグ受信機能、非接触ICチップ又はイヤホンジャック等を備えたものであってもよい。
図10において説明した各種電子機器は、上述したトランジスタ及び表示装置の作製方法を適用して作製することができる。
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせて行うことができる。
本実施例では、実施形態1で用いることができる単結晶半導体層中の窒素及び酸素濃度の測定結果の一例を図11(A)、(B)に示す。詳細には図11は、ベース基板上に酸化シリコン膜を介して単結晶シリコン層を設けたSOI基板のレーザー照射した場合とレーザー未照射の場合の深さ方向における窒素及び酸素の濃度分布を表している。図11(A)は窒素濃度分布を示し、図11(B)は酸素濃度分布を示す。
単結晶シリコン層の膜厚は約130nmとし、測定にはSIMS装置(アルバック・ファイ株式会社製(PHI ADEPT1010))を用いた。一次イオン種にCs、加速電圧を5.0kV、検出領域を140μm×140μm、スパッタレートを0.3nm/secとし、表面のチャージアップ補正として電子線照射をして測定を行った。
レーザー光照射は以下の様に行った。
ベース基板を支持するステージは室温とし、窒素ガスを吹き付けながら、レーザー照射条件としてレーザー発振器(ラムダフィジック株式会社 LAMBDA STEEL 670)から発振される発振周波数30Hz、パルス幅22±5nsec、エネルギー密度697mJ/cm、波長308nmのXeClエキシマレーザーを用い、試料に対する走査速度を1mm/secとし、試料の一箇所への照射回数を10回とした。
SIMS分析によって検出された各元素の濃度は、単結晶シリコン層の表面からおよそ10nmまでの範囲は、単結晶シリコン層表面の凹凸形状やノックオン効果、または雰囲気中の残留ガス成分の影響により、酸素及び窒素濃度が高く検出されていると予想され、正確な層中の濃度を表していない可能性がある。また、およそ120nm〜140nmの範囲では、単結晶シリコン層の下に設けられた酸化シリコン膜と完全に切り分けられず、酸化シリコン膜の成分濃度をも検出している可能性がある。
図11(A)、(B)の20nm〜70nmの範囲の深さにおいて、レーザー光未照射の試料では、窒素濃度はおよそ3×1016atoms/cm〜3×1017atoms/cmの範囲、酸素濃度はおよそ2×1018atoms/cm〜1×1019atoms/cmの範囲であるのに対し、窒素ガスを吹き付けながらレーザー照射した場合には、窒素濃度が膜厚方向においておよそ2×1017atoms/cm、酸素濃度が膜厚方向においておよそ5×1018atoms/cm〜1×1019atoms/cmの範囲で一定した濃度の値となっている。
単結晶シリコン層の深さ方向において高濃度に窒素原子及び酸素が含まれることにより、窒素原子及び酸素原子が転位に固着し、転位が不動化するため、単結晶シリコン層全体における降伏応力を高めることができる。転位への固着はレーザー光照射から冷却の過程に於いてのみでなく、その後のデバイス製造工程に於ける熱処理工程に於いても生じる。また、窒素原子は、単結晶半導体層中のボイドの形態変化を抑制し、またボイドのサイズを縮小させることができる。図11では、大気中で窒素ガスの吹きつけを行っているため窒素の他に大気中の酸素が単結晶シリコン層中に取り込まれている。そのため、図11(B)に示すように酸素濃度も上昇している。
なお、レーザー未照射の試料においても単結晶シリコン基板に水素をドープにより添加して脆化領域を形成する際に窒素及び酸素を添加しているので、1×1016atoms/cm以上の濃度の窒素、2×1018atoms/cm以上の濃度の酸素が単結晶シリコン層中に取り込まれ、十分な機械的強度が得られている。
図11では、単結晶シリコン層を用いた例を示したが、他の単結晶半導体薄膜でも同様の現象が望める。よって、レーザー光照射により単結晶半導体層中の窒素濃度及び酸素濃度を均一にしつつ、かつ、高めることができるため、単結晶半導体層の結晶性を回復するとともに機械的強度を向上させることができる。
実施例1では、単結晶シリコン層の表面に直接レーザー光を照射した例を示した。本実施例では、単結晶シリコン層上に酸化窒化シリコン膜を設けたときの窒素濃度の測定結果の一例を図12に示す。詳細には図12は、ベース基板上に酸化シリコン膜を介して単結晶シリコン層を設け、さらに単結晶シリコン層上に酸化窒化シリコン膜を設けたSOI基板のレーザー照射した場合とレーザー未照射の場合の深さ方向における窒素濃度分布を表している。
測定にはSIMS装置(アルバック・ファイ株式会社製(PHI ADEPT1010))を用いた。一次イオン種にCs、加速電圧を5.0kV、検出領域を60μm×77μm、スパッタレートを0.4nm/secとし、表面のチャージアップ補正として電子線照射をして測定を行った。単結晶シリコン層の膜厚は、約130nmであり、酸化窒化シリコン膜の膜厚は、約280nmとした。
レーザー光照射は以下の様に行った。
ベース基板を支持するステージは室温とし、窒素ガスを吹き付けながら、レーザー照射条件としてレーザー発振器(ラムダフィジック株式会社 LAMBDA STEEL 670)から発振される発振周波数30Hz、パルス幅22±5nsec、エネルギー密度689.4mJ/cm、波長308nmのXeClエキシマレーザーを用い、試料の一箇所への照射回数を10回とした。
レーザー未照射の試料では、単結晶シリコン層中の窒素濃度は1×1016atoms/cm以上であり、レーザー照射した試料では、単結晶シリコン層中の窒素濃度は1×1018atoms/cm以上であった。酸化窒化シリコン膜を形成してから単結晶シリコン層にレーザー照射を行うことにより、単結晶シリコン層の表面が溶融する際に酸化窒化シリコン膜中の窒素が単結晶シリコン層中に固溶あるいは添加されるため、単結晶シリコン層中の窒素濃度は1×1018atoms/cm以上と高いものを得ることができた。なお、レーザー未照射の試料においても単結晶シリコン基板に水素を添加して脆化領域を形成する際に窒素を添加しているので、1×1016atoms/cm以上の濃度の窒素が単結晶シリコン層中に取り込まれ、十分な機械的強度が得られている。
図12では、単結晶シリコン層を用いた例を示したが、他の単結晶半導体薄膜でも同様の現象が望める。よって、レーザー光照射により単結晶半導体層中の窒素濃度を均一にしつつ、かつ、高めることができるため、単結晶半導体層の結晶性を回復するとともに機械的強度を向上させることができる。
本実施例では、熱酸化法により酸化シリコン膜を形成した単結晶シリコン基板に水素を添加すると同時に窒素、酸素、及び炭素を単結晶シリコン基板に添加した例について説明する。単結晶シリコン基板中の水素、窒素、酸素、及び炭素濃度を測定した結果を図13(A)、(B)に示す。
図13(A)、(B)の水素の測定には、SIMS装置(アルバック・ファイ株式会社製(Physical Electronics PHI 6650))を用いた。一次イオン種にCs、加速電圧を5.0kV、検出領域を60μm×77μm、スパッタレートを0.9nm/secとし、表面のチャージアップ補正として電子線照射をして測定を行った。
また、窒素、酸素、炭素の測定には、SIMS装置(アルバック・ファイ株式会社製(PHI ADEPT1010))を用いた。一次イオン種にCs、加速電圧を5.0kV、検出領域を90μm×90μm、スパッタレートを0.5nm/secとし、表面のチャージアップ補正として電子線照射をして測定を行った。単結晶シリコン基板上の酸化シリコン膜の膜厚は、約100nmである。ここで注意すべきは、図13は単結晶シリコン基板上の酸化シリコンの成分検出の影響をできるだけ避けるため、単結晶シリコン基板の裏面から測定を行っている点である。単結晶シリコン基板を所定の厚さまで研磨した後、単結晶シリコン基板の裏面から測定を行い、酸化シリコン膜と単結晶シリコン基板との境界を越えたところで測定を終了した。そのため、図13では深さ0〜40nmの領域に酸化シリコンが存在する。
図13(A)、(B)は、ドーピング条件が異なる。図13(A)は、水素を24sccm導入し、RF放電によって生成したプラズマからイオンを引き出して加速電圧を40kVとし、図13(B)は、水素を50sccm導入し、フィラメント放電によって生成したプラズマからイオンを引き出して加速電圧は50kVを採用した。
図13(A)では、およそ120nmの深さまで、酸化シリコン膜と単結晶シリコン基板との境界から単結晶シリコン基板の深さ方向になだらかな傾斜をもって窒素、酸素、炭素が添加されているのが分かる。水素濃度のピークはおよそ150nm辺りであり、後に、単結晶シリコン基板から剥離されて薄膜の単結晶シリコン層となる領域に高濃度に窒素、酸素、及び炭素を添加することができた。
図13(B)では、およそ180nmの深さまで、酸化シリコン膜と単結晶シリコン基板との境界から単結晶シリコン基板の深さ方向になだらかな傾斜をもって窒素、酸素、炭素が添加されているのが分かる。水素濃度のピークはおよそ150nm辺りと変わらず、後に、単結晶シリコン基板から剥離されて薄膜の単結晶シリコン層となる領域に図13(A)よりも高濃度に窒素、酸素、及び炭素を添加することができた。
100 単結晶半導体基板
102 絶縁層
103 イオン
104 脆化領域
120 ベース基板
121 窒素含有層
124 単結晶半導体層
130 レーザー光
132 酸化膜
251 半導体層
252 半導体層
254 絶縁膜
255 ゲート電極
256 ゲート電極
257 低濃度不純物領域
258 チャネル形成領域
259 高濃度不純物領域
260 チャネル形成領域
261 サイドウォール絶縁膜
265 レジスト
267 高濃度不純物領域
268 絶縁膜
269 層間絶縁膜
270 配線
320 単結晶半導体層
322 走査線
323 信号線
324 画素電極
325 TFT
327 層間絶縁膜
328 電極
329 柱状スペーサ
330 配向膜
332 対向基板
333 対向電極
334 配向膜
335 液晶層
340 チャネル形成領域
341 高濃度不純物領域
401 選択用トランジスタ
402 表示制御用トランジスタ
403 半導体層
404 半導体層
405 走査線
406 信号線
407 電流供給線
408 画素電極
410 電極
411 電極
412 ゲート電極
413 電極
427 層間絶縁膜
428 隔壁層
429 EL層
430 対向電極
431 対向基板
432 樹脂層
451 チャネル形成領域
452 高濃度不純物領域

Claims (27)

  1. 単結晶半導体基板に水素を添加することにより、前記単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、
    前記単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、
    前記単結晶半導体基板を加熱し、前記脆化領域を境として分離することにより、前記ベース基板上に前記絶縁層を介して半導体層を形成し、
    前記半導体層の表面にレーザー光を照射して前記半導体層の少なくとも表層部を溶融させる半導体装置の作製方法であって、
    前記レーザー光を照射する際に窒素を前記半導体層に添加し、
    前記半導体層中の窒素の濃度を5×1015atoms/cm以上とすることを特徴とするSOI基板の作製方法。
  2. 単結晶半導体基板に水素を添加することにより、前記単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、
    前記単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、
    前記単結晶半導体基板を加熱し、前記脆化領域を境として分離することにより、前記ベース基板上に前記絶縁層を介して半導体層を形成し、
    前記半導体層の表面にレーザー光を照射して前記半導体層の少なくとも表層部を溶融させる半導体装置の作製方法であって、
    前記レーザー光を照射する際に酸素を前記半導体層に添加し、
    前記半導体層中の酸素の濃度を2×1018atoms/cm以上とすることを特徴とするSOI基板の作製方法。
  3. 単結晶半導体基板に水素を添加することにより、前記単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、
    前記単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、
    前記単結晶半導体基板を加熱し、前記脆化領域を境として分離することにより、前記ベース基板上に前記絶縁層を介して半導体層を形成し、
    前記半導体層の表面にレーザー光を照射して前記半導体層の少なくとも表層部を溶融させる半導体装置の作製方法であって、
    前記レーザー光を照射する際に酸素を前記半導体層に添加することにより、前記半導体層に酸素の濃度が2×1018atoms/cm以上となる領域を形成することを特徴とするSOI基板の作製方法。
  4. 請求項2又は3において、
    前記レーザー光を照射する際に窒素を前記半導体層に添加し、
    前記半導体層中の窒素の濃度を5×1015atoms/cm以上とすることを特徴とするSOI基板の作製方法。
  5. 請求項1乃至4のいずれか一において、
    前記レーザー光を照射する際にさらに炭素を前記半導体層に添加し、前記半導体層中の炭素の濃度を1×1017atoms/cm以上とすることを特徴とするSOI基板の作製方法。
  6. 請求項1乃至5のいずれか一において、
    前記水素を添加すると同時に、窒素、酸素、又は炭素の少なくともいずれか一を前記単結晶半導体基板に添加することを特徴とするSOI基板の作製方法。
  7. 請求項1乃至6のいずれか一において、
    前記半導体層に向かって窒素、酸素、又は炭素の少なくともいずれか一を含むガスを吹き付けながら、前記半導体層の表面に前記レーザー光を照射することを特徴とするSOI基板の作製方法。
  8. 請求項1乃至7のいずれか一において、
    前記半導体層の表面にレーザー光を照射する前に、前記半導体層上に窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜又は窒化酸化シリコン膜を形成することを特徴とするSOI基板の作製方法。
  9. 単結晶半導体基板に水素を添加することにより、前記単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、
    前記単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、
    前記単結晶半導体基板を加熱し、前記脆化領域を境として分離することにより、前記ベース基板上に前記絶縁層を介して半導体層を形成する半導体装置の作製方法であって、
    前記水素を添加すると同時に、窒素を前記単結晶半導体基板に添加し、前記半導体層中の窒素の濃度を5×1015atoms/cm以上とすることを特徴とするSOI基板の作製方法。
  10. 単結晶半導体基板に水素を添加することにより、前記単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、
    前記単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、
    前記単結晶半導体基板を加熱し、前記脆化領域を境として分離することにより、前記ベース基板上に前記絶縁層を介して半導体層を形成する半導体装置の作製方法であって、
    前記水素を添加すると同時に、酸素を前記単結晶半導体基板に添加し、前記半導体層中の酸素の濃度を2×1018atoms/cm以上とすることを特徴とするSOI基板の作製方法。
  11. 単結晶半導体基板に水素を添加することにより、前記単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、
    前記単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、
    前記単結晶半導体基板を加熱し、前記脆化領域を境として分離することにより、前記ベース基板上に前記絶縁層を介して半導体層を形成する半導体装置の作製方法であって、
    前記水素を添加すると同時に、酸素を前記単結晶半導体基板に添加することにより、前記半導体層に酸素の濃度が2×1018atoms/cm以上となる領域を形成することを特徴とするSOI基板の作製方法。
  12. 請求項10又は11において、
    前記水素を添加すると同時に、窒素を前記単結晶半導体基板に添加し、前記半導体層中の窒素の濃度を5×1015atoms/cm以上とすることを特徴とするSOI基板の作製方法。
  13. 請求項9乃至12のいずれか一において、
    前記水素を添加すると同時に炭素を添加し、前記半導体層中の炭素の濃度を1×1017atoms/cm以上とすることを特徴とするSOI基板の作製方法。
  14. 請求項1乃至13のいずれか一において、
    前記ベース基板として、ガラス基板を用いることを特徴とするSOI基板の作製方法。
  15. 請求項1乃至14のいずれか一のSOI基板を用いてトランジスタを形成する半導体装置の作製方法。
  16. ベース基板と、前記ベース基板上の絶縁層と、前記絶縁層上の半導体層と、を有し、
    前記半導体層は、水素を添加することにより形成された脆化領域を有する単結晶半導体基板の一部を前記脆化領域を境として分離した構造であり、
    前記半導体層中の窒素の濃度は5×1015atoms/cm以上であることを特徴とするSOI基板。
  17. 請求項16において、
    前記半導体層中の窒素の濃度は1×1016atoms/cm以上であることを特徴とするSOI基板。
  18. ベース基板と、前記ベース基板上の絶縁層と、前記絶縁層上の半導体層と、を有し、
    前記半導体層は、水素を添加することにより形成された脆化領域を有する単結晶半導体基板の一部を前記脆化領域を境として分離した構造であり、
    前記半導体層中の酸素の濃度は2×1018atoms/cm以上であることを特徴とするSOI基板。
  19. 請求項18において、
    前記半導体層中の酸素の濃度は5×1018atoms/cm以上であることを特徴とするSOI基板。
  20. ベース基板と、前記ベース基板上の絶縁層と、前記絶縁層上の半導体層と、を有し、
    前記半導体層は、水素を添加することにより形成された脆化領域を有する単結晶半導体基板の一部を前記脆化領域を境として分離した構造であり、
    前記半導体層は酸素の濃度が2×1018atoms/cm以上となる領域を有することを特徴とするSOI基板。
  21. ベース基板と、前記ベース基板上の絶縁層と、前記絶縁層上の半導体層と、を有し、
    前記半導体層は、水素を添加することにより形成された脆化領域を有する単結晶半導体基板の一部を前記脆化領域を境として分離した構造であり、
    前記半導体層は酸素の濃度が5×1018atoms/cm以上となる領域を有することを特徴とするSOI基板。
  22. 請求項18乃至21のいずれか一において、
    前記半導体層中の窒素の濃度は5×1015atoms/cm以上であることを特徴とするSOI基板。
  23. 請求項18乃至21のいずれか一において、
    前記半導体層中の窒素の濃度は1×1016atoms/cm以上であることを特徴とするSOI基板。
  24. 請求項16乃至23のいずれか一において、
    前記半導体層中の炭素の濃度は1×1017atoms/cm以上であることを特徴とするSOI基板。
  25. ベース基板と、前記ベース基板上の絶縁層と、前記絶縁層上の半導体層と、を有し、
    前記半導体層は、水素を添加することにより形成された脆化領域を有する単結晶半導体基板の一部を前記脆化領域を境として分離した構造であり、
    前記半導体層中の窒素、酸素、又は炭素の濃度は、前記単結晶半導体基板中の窒素、酸素、又は炭素の濃度より高いことを特徴とするSOI基板。
  26. 請求項16乃至25のいずれか一において、
    前記ベース基板はガラス基板であることを特徴とするSOI基板。
  27. 請求項16乃至26のいずれか一のSOI基板を用いて形成されたトランジスタを有する半導体装置。
JP2009243099A 2008-10-22 2009-10-22 Soi基板の作製方法 Expired - Fee Related JP5613397B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009243099A JP5613397B2 (ja) 2008-10-22 2009-10-22 Soi基板の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008271676 2008-10-22
JP2008271676 2008-10-22
JP2009243099A JP5613397B2 (ja) 2008-10-22 2009-10-22 Soi基板の作製方法

Publications (3)

Publication Number Publication Date
JP2010123931A true JP2010123931A (ja) 2010-06-03
JP2010123931A5 JP2010123931A5 (ja) 2012-11-08
JP5613397B2 JP5613397B2 (ja) 2014-10-22

Family

ID=42107980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009243099A Expired - Fee Related JP5613397B2 (ja) 2008-10-22 2009-10-22 Soi基板の作製方法

Country Status (6)

Country Link
US (1) US8313989B2 (ja)
JP (1) JP5613397B2 (ja)
KR (1) KR101631456B1 (ja)
CN (1) CN101728312B (ja)
SG (1) SG161151A1 (ja)
TW (1) TWI483295B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018060959A (ja) * 2016-10-07 2018-04-12 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
JP2019117832A (ja) * 2017-12-26 2019-07-18 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
US9227295B2 (en) * 2011-05-27 2016-01-05 Corning Incorporated Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer
JP5821311B2 (ja) * 2011-06-17 2015-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法
FR2984007B1 (fr) * 2011-12-13 2015-05-08 Soitec Silicon On Insulator Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue
US9623628B2 (en) 2013-01-10 2017-04-18 Apple Inc. Sapphire component with residual compressive stress
CN104145320B (zh) 2013-02-12 2018-02-02 苹果公司 多步骤离子注入
US9416442B2 (en) * 2013-03-02 2016-08-16 Apple Inc. Sapphire property modification through ion implantation
CN104008961A (zh) * 2014-05-27 2014-08-27 复旦大学 一种改善硅晶片机械性能的方法
CN105428301A (zh) * 2014-09-17 2016-03-23 中国科学院上海微系统与信息技术研究所 利用微波退火技术低温制备goi的方法
CN105428302A (zh) * 2014-09-17 2016-03-23 中国科学院上海微系统与信息技术研究所 利用低温剥离技术制备绝缘体上材料的方法
JP6137165B2 (ja) 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
CN106409650B (zh) * 2015-08-03 2019-01-29 沈阳硅基科技有限公司 一种硅片直接键合方法
US10280504B2 (en) 2015-09-25 2019-05-07 Apple Inc. Ion-implanted, anti-reflective layer formed within sapphire material
CN107785304B (zh) * 2016-08-31 2020-03-20 沈阳硅基科技有限公司 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
US11232975B2 (en) * 2018-09-26 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength
CN110098145B (zh) * 2019-04-03 2021-08-17 京东方科技集团股份有限公司 单晶硅薄膜及其制作方法
CN110349843B (zh) * 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
US10950631B1 (en) 2019-09-24 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator wafer having a composite insulator layer
CN114447257B (zh) * 2022-01-17 2023-11-28 深圳市华星光电半导体显示技术有限公司 柔性基板剥离方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139727A (ja) * 1990-09-29 1992-05-13 Kyocera Corp 薄膜トランジスタの製造方法
JPH09186085A (ja) * 1995-10-25 1997-07-15 Semiconductor Energy Lab Co Ltd レーザーアニール方法およびレーザーアニール装置
JP2002094032A (ja) * 2000-09-12 2002-03-29 Fuji Electric Co Ltd 半導体基板およびその製作方法と、その基板を用いた半導体装置およびその製造方法
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5870536A (ja) 1981-10-22 1983-04-27 Fujitsu Ltd レ−ザアニ−ル方法
US4460670A (en) 1981-11-26 1984-07-17 Canon Kabushiki Kaisha Photoconductive member with α-Si and C, N or O and dopant
JPH0658966B2 (ja) 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US6444506B1 (en) 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6375738B1 (en) * 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
JP4379943B2 (ja) 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
JP4101409B2 (ja) 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP2001223175A (ja) 2000-02-08 2001-08-17 Toyota Central Res & Dev Lab Inc レーザアニール装置およびレーザアニール方法
US7253032B2 (en) 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
KR100543252B1 (ko) * 2001-05-29 2006-01-20 신닛뽄세이테쯔 카부시키카이샤 Soi 기판
TW544938B (en) 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
KR100567735B1 (ko) * 2004-05-15 2006-04-04 주식회사 한택 레이저를 이용한 고품질 soi웨이퍼 제조장치 및 방법
JP2006216826A (ja) 2005-02-04 2006-08-17 Sumco Corp Soiウェーハの製造方法
US20070117287A1 (en) 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
JP2008004821A (ja) * 2006-06-23 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
EP2140480A4 (en) * 2007-04-20 2015-04-22 Semiconductor Energy Lab METHOD FOR PRODUCING AN SOI SUBSTRATE AND SEMICONDUCTOR ARRANGEMENT
US7960262B2 (en) 2007-05-18 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film
US7745268B2 (en) 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
US7776718B2 (en) 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
US7795111B2 (en) 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5442224B2 (ja) 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Soi基板の製造方法
KR101499175B1 (ko) 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
US7799658B2 (en) 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
WO2009057669A1 (en) 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US7851318B2 (en) 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
JP5286046B2 (ja) 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
US7932164B2 (en) 2008-03-17 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Sumco 貼り合わせウェーハの製造方法
US7943414B2 (en) 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
SG160310A1 (en) * 2008-10-02 2010-04-29 Semiconductor Energy Lab Manufacturing method of semiconductor substrate and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139727A (ja) * 1990-09-29 1992-05-13 Kyocera Corp 薄膜トランジスタの製造方法
JPH09186085A (ja) * 1995-10-25 1997-07-15 Semiconductor Energy Lab Co Ltd レーザーアニール方法およびレーザーアニール装置
JP2002094032A (ja) * 2000-09-12 2002-03-29 Fuji Electric Co Ltd 半導体基板およびその製作方法と、その基板を用いた半導体装置およびその製造方法
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
JP2005203596A (ja) * 2004-01-16 2005-07-28 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018060959A (ja) * 2016-10-07 2018-04-12 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
US11888036B2 (en) 2016-10-07 2024-01-30 Sumco Corporation Method for setting a nitrogen concentration of a silicon epitaxial film in manufacturing an epitaxial silicon wafer
JP2019117832A (ja) * 2017-12-26 2019-07-18 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法

Also Published As

Publication number Publication date
US20100096720A1 (en) 2010-04-22
TWI483295B (zh) 2015-05-01
KR101631456B1 (ko) 2016-06-17
KR20100044706A (ko) 2010-04-30
CN101728312A (zh) 2010-06-09
US8313989B2 (en) 2012-11-20
JP5613397B2 (ja) 2014-10-22
TW201030817A (en) 2010-08-16
CN101728312B (zh) 2014-04-09
SG161151A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
JP5613397B2 (ja) Soi基板の作製方法
JP5552276B2 (ja) Soi基板の作製方法
JP5548395B2 (ja) Soi基板の作製方法
TWI494974B (zh) Soi基板的製造方法
KR20100038165A (ko) Soi 기판의 제작 방법
JP5663150B2 (ja) Soi基板の作製方法
US8343847B2 (en) Manufacturing method of SOI semiconductor device
JP2010109353A (ja) Soi基板の作製方法
JP5667767B2 (ja) Soi基板の作製方法
JP5666794B2 (ja) Soi基板の作製方法
JP5580010B2 (ja) 半導体装置の作製方法
US20100173472A1 (en) Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP5618521B2 (ja) 半導体装置の作製方法
JP2010147313A (ja) Soi基板の作製方法
JP2012186459A (ja) Soi基板、およびsoi基板の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140908

R150 Certificate of patent or registration of utility model

Ref document number: 5613397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees