JPH04139727A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、薄膜トランジスタの製造方法に関し、特にレ
ーザドーピング法を用いて半導体接合部を形成する薄膜
トランジスタの製造方法に関する。

（発明の背景） 従来、多結晶シリコン膜などを用いた薄膜トランジスタ
には、第３図（ａ）（ｂ）に示すような二つのタイプの
ものがある。

すなわち、第３図（ａ）（ｂ）に示す薄膜トランジスタ
は、いずれもガラスや石英などから成る絶縁基板３１上
に、一導電型不純物を含有する多結晶シリコン８３２を
形成して、この多結晶シリコン膜３２上もしくは多結晶
シリコンＭ３２内に逆導電型不純物を含有する半導体膜
（もしくは半導体領域）３３を形成することによりソー
ス領域とドレイン領域を形成して、ゲート絶縁膜３４、
ゲート電極３５、ソース電極３６、ドレイン電極３７を
それぞれ形成したものである。

第３図〈場に示す薄膜トランジスタでは、多結晶シリコ
ン膜３２上にプラズマＣＶＤ法または熱ＣＶＤ法で微結
晶シリコンもしくは多結晶シリコンなどを積層あるいは
積層と熱処理との組み合せで半導体接合部を形成したも
のである。

また、第３図（匂に示す薄膜トランジスタでは、多結晶
シリコンＭ、３２内に熱拡散法やイオン注入法などで逆
導電型不純物を導入して熱処理を加えることにより、半
導体接合部を形成したものである。

ところが、第３図〈ωに示す薄膜トランジスタでは、多
結晶シリコン膜３２上に、多結晶もしくは微結晶シリコ
ン膜３３．３４を積層するため、界面に形成される自然
酸化膜の影響を避は切れないという問題がある。界面に
自然酸化膜が存在すると半導体接合部においてトンネル
電流が支配的になるため、薄膜トランジスタのＯＦＦ電
流が大きくなるという悪影響が生じる。また、ゲート電
極３５とソース電極３６／ドレイン電極３７のオフセッ
ト部に大きい寄生抵抗が存在する。

また、第３図（υに示す薄膜トランジスタでは、イオン
注入法の場合、６００℃以上の熱処理が必要であり、熱
拡散の場合は最低８００℃以上の温度が必要である。こ
のため、ソーダガラスやクラウンガラスなどの低融点ガ
ラス基板上にはこのような薄膜トランジスタを形成する
ことはできない。

さらにまた、半導体用不純物ガス中で半導体基板にレー
ザ光を照射して不純物元素をドーピングさせるＧＩＬＤ
法（Ｇａｓ　Ｉｍｍｅｒｓｉｏｎ　Ｌａ５ｅｒ　Ｄ百ｒ
ｕｓ　１ｏｎ）なども提案されているが、バルクシリコ
ンに対するものであり、絶縁基板上の薄膜シリコンに適
用した例はない、特に、ガラスなどの絶縁基板上に絶縁
膜とシリコン膜とを形成してレーザ光を照射して表面部
分のみを溶融させる場合、それぞれの熱膨張係数の相違
や多層ｎ４造に起因して、シリコン膜にクラックが発生
したり、膜剥離が発生する。したがって、薄膜シリコン
にレーザドーピング法を適用するには工夫が必要である
。

本発明はこのような背景のもとに案出されたものであり
、半導体接合部をレーザドーピング法によって形成する
薄膜トランジスタの製造方法を提供することを目的とす
るものである。

（発明の構成） 本発明によれば、基板上に、絶縁膜と一導電型不純物を
含有するシリコン膜を形成して５このシリコン膜上にゲ
ート絶縁膜とゲート電極を形成するとともに、ゲート絶
縁膜近傍のシリコン膜中に逆導電型不純物を含有するソ
ース領域とドレイン領域を形成し、このソース領域とド
レイン領域上にソース電極とドレイン電極を形成して成
る薄膜トランジスタにおいて、前記絶縁膜を前記シリコ
ン膜の２倍以上の膜厚にしたことを特徴とする薄膜トラ
ンジスタと、（ａ）絶縁基板上に、第１の絶縁膜、一導
電型不純物を含有する非単結晶シリコン膜、および第２
の絶縁膜を順次積層する工程と、（日前記非単結晶シリ
コン膜にレーザ光を照射して結晶化または再結晶化する
工程と、（ｃ）前記第１の絶縁膜の膜厚がシリコン膜の
膜厚の２倍以上になるように前記第２の絶縁膜とシリコ
ン膜の表面部分を除去するとともに、前記シリコン膜上
にゲート絶縁膜を形成し、ソース領域とドレイン領域を
形成するためのコンタクト孔を設ける工程と、（（至）
前記ゲート絶縁股上にゲート電極となる金属層を形成す
る工程と、（ｅ）逆導電型不純物元素を含有する雰囲気
中で前記コンタクト孔部分のシリコン膜にレーザ光を照
射して溶融させることによりソース領域およびドレイン
領域を形成する工程と、（ｆ）前記ソース領域およびド
レイン領域上にソース電極およびドレイン電極を形成す
る工程とを含んで成る薄膜トランジスタの製造方法が提
供され、そのことにより上記目的が達成される。

（作用） 上記のように構成することにより、レーザドーピング時
にシリコン膜にクラックを発生させたり、膜剥離を発生
させることなくＦｉｓトランジスタを形成できるととも
に、半導体接合部を自然酸化膜を存在させることなく自
己整合を持たせて低温で形成でき、もってＯＦＦ特性が
良好で、畜生抵抗も少ない薄膜トランジスタを提供する
ことができる。

（実施例） 以下、本発明を添付図面に基づき詳細に説明する。

第１図は本発明に係る薄膜トランジスタの製造方法の一
実施例を示す製造工程図である。

まず、第１図（（至）に示すように、＃７０５９基板な
どから成る絶縁基板１上に、酸化シリコン膜（ＳｉＯ２
）などから成る第１の絶縁Ｍ２を形成する。この酸化シ
リコン膜２は、例えば従来周知のプラズマＣＶＤ法など
により、例えば１０００人〜３μｍ程度の厚みに形成さ
れる。この第１の絶縁膜２は、後述するシリコン膜３を
結晶化もしくは再結晶化する際に、ガラス基板１からシ
リコン膜中に不純物が混入するのを阻止したり、ガラス
基板１とシリコン膜３に熱膨張係数の相違に起因して発
生するシリコン膜３に加わる熱衝撃を緩和するために設
ける。

前記酸化シリコン膜２上に、非単結晶シリコン膜３を形
成する。この非単結晶シリコン膜３は、例えば非晶質シ
リコン膜や微結晶シリコン膜で構成され、例えばプラズ
マＣＶＤ法や熱ＣＶＤ法により、５００人〜１．５μｍ
程度の厚みに形成される。この非単結晶シリコン膜３中
には、リン（Ｐ）なとの一導電型不純物を含有させてお
く、この一導電型不純物は、非単結晶シリコン膜３を形
成する際に、同時に含有させればよい、この非単結晶シ
リコン膜３は、第１の絶縁膜２の１／２程度の厚みにす
ることが望ましい。

前記非単結晶シリコン膜３上には、酸化シリコン膜（Ｓ
ｉＯ２）などから成る第２の絶縁膜４が形成される。こ
の酸化シリコン膜４も例えばプラズマＣＶＤ法により形
成され、厚み５００人程０に形成される。この第２の絶
縁膜４は、シリコンＩＩ３を結晶化もしくは再結晶化す
る際に、シリコンＭ４の表面側から不純物が混入するの
を防止したり、シリコン膜４の膜剥離やクラックを防止
するために設ける。

次に、第１図（尋に示すように、非単結晶シリコン膜３
にレーザ光りを照射して非単結晶シリコン膜３を結晶化
もしくは再結晶化する。すなわち、非単結晶シリコン膜
３にレーザ光りを照射して加熱・溶融・固化させること
により結晶化もしくは再結晶化させる。このレーザ光り
としては、５×ＩＯ’Ｗ／ｃｍ２程度の出力で、ビーム
径が４０μｍ程度の連続発振Ａｒイオンレーザなどが好
適に用いられ、２０ｍｍ／ｓｅｃ程度の走査速度で走査
することによって非単結晶シリコンｐＡ３を加熱・溶融
させる。非単結晶シリコン１１３を結晶化もしくは再結
晶化させた後に、第２の絶縁［１４とシリコン膜３の表
面部分を、フッ硝酸溶液などでエツチング除去する。こ
の際、シリコン膜３は、第１の絶縁膜２が２倍以上の厚
みとなるように表面部分を除去する。なぜなら、後述す
るレーザドーピング時にシリコン膜３の表面が溶融する
ことから、冷却固化時のストレスを緩和しなければなら
ないが、絶縁膜２の厚みをアモルファスシリコン農３の
厚みよりも２倍以上の膜厚にすると非単結晶シリコン膜
３にクラックが発生するのを防止できるからである。

次に、第１図（ｃ）に示すように、シリコン膜３上に、
例えば１０００人程度０厚みを有する酸化シリコン膜（
ＳｉＯ２）などから成るゲート絶縁膜５を形成する。こ
のゲート絶縁膜５は、シリコンＭ３との界面準位を低く
抑えるとともに緻密な膜を形成するために、例えばイオ
ンビームスパッタリング法によって形成する。

前記ゲート絶縁Ｍ、５上に、例えばＡ１．Ｎｉ、Ｔｉ、
Ｃｒなどから成るゲート電ｉ６を形成する。

このゲート電極６は、例えば真空蒸着法やスパッタリン
グ法によって形成される。また、ゲート絶縁膜５の両側
部には、ソース領域／ドレイン領域を形成するためのコ
ンタクトホール５ａ−５ｂを設ける。このコンタクトホ
ール５ａ、５ｂは、従来周知のフォトリソ技法により形
成される。

次に、第１図げに示すように、シリコン膜３のコンタク
トホール部５ａ、５ｂ部分に、レーザドーピング法によ
って拡散層７．８を形成する。この拡散層７．８は、例
えばジボラン（Ｂ２Ｈ６）などのドーピングガスの濃度
が１０％となるように窒素ガス（Ｎ２）で希釈して５０
ｔｏｒｒの雰囲気中で、シリコン膜３にエキシマレーザ
光を照射してシリコンＭ３の表面部分を溶融させること
により形成する。このレーザとしては、強度が０゜５〜
０．７Ｊ／Ｃｍ２のようなＡｒＦエキシマレーザ（波長
λ−１９３ｎｍ、パルス幅１７ｎｓ、５パルス）が用い
られる。この時のドーピングプロファイルを第２図に示
す、すなわち、上述のような条件でシリコン膜３の表面
部分を溶融させると、シリコンＭ３の表面部分には、１
０”個／　ｃ　ｍ　’のボロン（Ｂ）が拡散し、表面か
ら２５００人程度０深さのところで１０１８個／ｃｍ’
のボロン（Ｂ）が拡散する。上述の拡散領域７．８が、
トランジスタのソース領域とドレイン領域となる。この
ように、ＡｒＦエキシマレーザを用いてソース領域とド
レイン領域を形成すると、シート抵抗が１００Ω／口以
下となり、ｆｆＪ！）ランジスタを形成した場合、寄生
抵抗を低減できる。

次に、第１図（ｆ）に示すように、ソース領域７および
ドレイン領域８上に、ソース電ｌＢ１１９およびドレイ
ン電極１０を形成する。このソース電極９およびドレイ
ン電極１０は、Ａ１．Ｎｉ、Ｔｉ、Ｃｒなどで精成され
、真空蒸着法やスパッタリング法により形成される。

最後に、第１図（ｆ）に示すように、電極６．９．１０
の一部を残して保ｆｆｆｆ１ｌを形成して完成する。こ
の保！！！１１は、例えば酸化シリコン膜などから成り
、例えばイオンビームスパッタリング法により形成する
。

（実験例） ＃７０５９基板上に、プラズマＣＶＤ法で酸化シリコン
膜を５０００〜２００００人の厚みに形成し、この酸化
シリコン膜上に非晶質シリコン膜を厚み７０００人およ
び酸化シリコン膜を厚み５００人に形成して、強度が５
　Ｘ　１０　’　Ｗ　／　ｃ　ｍ　２でビーム径が４０
μｍのＡｒレーザ光を２０ｍｍ／　ｓ　ｅ　ｃの走査速
度で照射してシリコン膜を多結晶化させた後シリコン膜
の表面部分を２０００人除去して、レーザドーピングを
行った。このレーザドーピング時のクラックの発生率を
下表に示す。

なお、レーザドーピングの条件は、０．５〜０゜７Ｊ／
ｃｍ２の強度を有するＡ　ｒ　ＦエキシマレーザをＢ２
Ｈ６の濃度が１０％となるようにＮ、で希釈した５　０
　Ｔ　ｏ　ｒ　ｒの雰囲気中で５パルス照射して行った
ものである。

月旦ｍ　　　　　７組Ｊ」澤　　Δ工１呟力刀１（５０
００人　　　５０００人　　　１００％１００００人　
　　５０００人　　　　６７％１５０００人　　　５０
００人　　　　　０％２００００人　　　５０００人　
　　　　０％上記表から明らかなように、下地酸化シリ
コン膜の厚みがシリコン膜の膜厚より２倍以上あるとレ
ーザドーピング時に、シリコン膜のクラック発生率が低
下し、３倍以上あると全くクラックが発生しないことが
分かる。

また、下地酸化シリコン膜の厚みを１５０００人に設定
して上述の条件で薄膜トランジスタを形成し、ソース／
ドレイン領域間に１■の電圧を印加したときの逆方向電
流を調べたところ、１×１０−ｓ〜Ｉ　Ｘｌ　０−’Ａ
／ｃｍ２であり、薄膜トランジスタとしては十分なもの
であることが確認された。

（発明の効果） 以上のように、本発明に係る薄膜トランジスタおよびそ
の製造方法によれば、第１の絶縁膜のＰみをシリコン膜
の厚みの２倍以上に設定してレーザドーピングを行うこ
とから、シリコン膜にクラクを発生させることなく、ソ
ース／ドレイン領力として良好な特性をもつｐ−ｎ接合
が低温で形成できる。

また、ｐ−ｎ接合部の界面に自然酸化膜が存子しないた
め、良好なＯＦＦ特性を有する薄膜トランジスタが得ら
れる。

また、ソース領域とドレイン領域のシート抵打が小さい
ため、寄生抵抗による影響が小さくなり、薄膜トランジ
スタのＯＮ特性が向上する。

また、ソース領域とドレイン領域の形成は自ピ整合とな
るため、ゲート絶縁膜とソース領域やドレイン領域がオ
フセットとならないなど種々のすぐれた効果を存する。

【図面の簡単な説明】

第１図（ａ）〜（Ｏは本発明に係る薄膜トランジスタの
製造方法の一実施例を示す工程図、第２図はシリコン膜
の膜厚と不純物元素のドーピング量との関係を示す図、
第３図（ａ）〈υはそれぞれ従来の薄膜トランジスタの
構成を示す図である。 １：絶縁基板 ３：シリコン膜 ５：ゲート絶縁膜 ７：ソース領域 ９：ソース電極 ２：第１の絶縁膜 ４：第２の絶縁膜 ６：ゲート電極 ８ニドレイン領域 ｌＯニドレイン電極

Claims (2)

【特許請求の範囲】
1. （１）基板上に、絶縁膜と一導電型不純物を含有するシ
   リコン膜を形成して、このシリコン膜上にゲート絶縁膜
   とゲート電極を形成するとともに、ゲート絶縁膜近傍の
   シリコン膜中に逆導電型不純物を含有するソース領域と
   ドレイン領域を形成し、このソース領域とドレイン領域
   上にソース電極とドレイン電極を形成して成る薄膜トラ
   ンジスタにおいて、前記絶縁膜を前記シリコン膜の２倍
   以上の膜厚にしたことを特徴とする薄膜トランジスタ。
2. （２）（ａ）基板上に、第１の絶縁膜、一導電型不純物
   を含有する非単結晶シリコン膜、および第２の絶縁膜を
   順次積層する工程と、 （ｂ）前記非単結晶シリコン膜にレーザ光を照射して結
   晶化または再結晶化する工程と、 （ｃ）前記第１の絶縁膜の膜厚がシリコン膜の膜厚の２
   倍以上になるように前記第２の絶縁膜とシリコン膜の表
   面部分を除去するとともに、前記シリコン膜上にゲート
   絶縁膜を形成し、ソース領域とドレイン領域を形成する
   ためのコンタクト孔を設ける工程と、 （ｄ）前記ゲート絶縁膜上にゲート電極となる金属層を
   形成する工程と、 （ｅ）逆導電型不純物元素を含有する雰囲気中で前記コ
   ンタクト孔部分のシリコン膜にレーザ光を照射して溶融
   させることによりソース領域およびドレイン領域を形成
   する工程と、 （ｆ）前記ソース領域およびドレイン領域上にソース電
   極およびドレイン電極を形成する工程とを含んで成る薄
   膜トランジスタの製造方法。