TWI483295B - 絕緣體上矽基板及其製造方法 - Google Patents

絕緣體上矽基板及其製造方法 Download PDF

Info

Publication number
TWI483295B
TWI483295B TW098135269A TW98135269A TWI483295B TW I483295 B TWI483295 B TW I483295B TW 098135269 A TW098135269 A TW 098135269A TW 98135269 A TW98135269 A TW 98135269A TW I483295 B TWI483295 B TW I483295B
Authority
TW
Taiwan
Prior art keywords
single crystal
substrate
semiconductor layer
crystal semiconductor
nitrogen
Prior art date
Application number
TW098135269A
Other languages
English (en)
Other versions
TW201030817A (en
Inventor
Hideto Ohnuma
Eiji Higa
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201030817A publication Critical patent/TW201030817A/zh
Application granted granted Critical
Publication of TWI483295B publication Critical patent/TWI483295B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Description

絕緣體上矽基板及其製造方法
本發明涉及一種具有設置在絕緣層上的單晶半導體層的基板及其製造方法。本發明特別地涉及一種SOI(Silicon on Insulator；絕緣體上矽)基板及其製造方法。另外，本發明還涉及一種使用SOI基板製造的半導體裝置及其製造方法。
近年來，人們進行了如下裝置的開發：利用絕緣表面上存在薄的單晶半導體層的SOI基板來代替塊狀的矽晶片的半導體積體電路等。藉由使用SOI基板，可以減小電晶體的汲極電極與基板之間的寄生電容，所以SOI基板作為能夠提高裝置的性能的基板而受到矚目。
作為SOI基板的製造方法之一，已知有智慧切割(Smart Cut，註冊商標)法(例如，參照專利文獻1)。以下對利用智慧切割法的SOI基板的製造方法的概要進行說明。首先，藉由使用離子注入法對矽晶片注入氫離子，以在離表面有預定的深度形成包含缺陷的脆化區域。接下來，夾著氧化矽膜，將注入有氫離子的矽晶片接合到其他矽晶片。然後，藉由進行熱處理，可以使注入有氫離子的矽晶片的一部分沿著脆化區域分離為薄膜狀，並在接合了的其他矽晶片上形成單晶矽膜。在此，有時將智慧切割法稱為氫離子注入剝離法。
此外，還提出有一種利用該智慧切割法將單晶矽層形成在由玻璃形成的支撐基板(base substrate)上的方法(例如，參照專利文獻2)。因為玻璃基板比矽晶片容易進行大面積化且廉價，所以其主要用於液晶顯示裝置等的製造時。藉由將這種玻璃基板用作支撐基板，可以製造大面積且廉價的SOI基板。
專利文獻1：日本特開平05-211128號公報
專利文獻2：日本特開2005-252244號公報
例如，在使用如專利文獻2那樣的形成在玻璃基板等絕緣基板上的單晶矽層來形成顯示器等大型裝置或具有曲率的裝置的情況下，有薄膜化的單晶矽層機械強度不夠的問題。如果機械強度不夠，則當製造或使用裝置時，有可能在薄膜化的單晶矽層上產生龜裂。另外，也有如下問題：線狀缺陷(位錯)、面狀缺陷產生，或者這些缺陷等成長，即使使用單晶矽層形成電晶體，電晶體的特性也受損。
鑒於上述問題，本發明的目的之一在於提供具有優異的機械強度的SOI基板。
已知通常塊狀矽中的雜質濃度，具體而言氮、氧或碳等的濃度越高，機械強度越增大。例如，作為被廣泛地應用於產業的塊狀矽，有藉由提拉(Czochralski，CZ)法或浮區(Floating zone，FZ)法製造的塊狀矽。
藉由CZ法製造的單晶半導體錠(ingot)或單晶半導體晶片中，作為雜質元素，包含1×1017 atoms(個原子)/cm3 至1×1018 atoms/cm3 的範圍的氧，即使是有意地添加，氮也在4×1015 atoms/cm3 或更低，並且即使是有意地添加，碳的濃度也在2×1016 atoms/cm3 或更低。因為使用FZ法製造的單晶半導體錠中的雜質濃度一般低於使用CZ法製造的單晶半導體錠中的雜質濃度，所以有機械強度低且脆的缺陷。而因為使用CZ法製造的塊狀矽中的雜質元素濃度比使用FZ法製造的要高，所以其機械強度高。
然而，因為當製造晶錠時經過長的熔融過程和伴隨取出(pull up)時間的長的冷卻過程，所以若在製造的過程中包含了高濃度的氮、氧、碳等，則氮、氧、碳等將析出而形成巨大的缺陷，機械強度反而會降低。因此，為了得到具有高機械強度的SOI基板，當製造單晶矽錠等時較佳地不包含高濃度的氮、氧、碳等，並較佳地在進行長時間的熔融熱處理之後將單晶矽中的氮等的濃度控制在適當的範圍內。
因此，鑒於上述問題，本發明的目的之一還在於提供機械強度高的SOI基板的製造方法。
另外，在當培養錠時添加了氮、氧或碳等的情況下，因為針對每個錠確定了氮、氧等的濃度，所以即使在其後製造裝置時針對不同裝置要求不同的功能，也不能充分地應對少量且多種的裝置製造。另外，如果在培養錠時添加了氧等，則在錠的取出方向上觀察到氧等的濃度梯度，此外，由於由石英坩堝保持而在錠的中心部和外周部中觀察到氧等的濃度分佈不均勻，所以還有缺乏所希望的濃度的再現性的問題。
因此，鑒於上述問題，本發明的目的之一還在於提供可以應對少量且多種的裝置製造的SOI基板的製造方法。
本說明書所公開的發明的一個實施例的特徵在於，包括支撐基板、支撐基板上的絕緣層、絕緣層上的單晶半導體層，其中單晶半導體層具有如下結構：沿著藉由添加氫而形成的脆化區域，將具有脆化區域的單晶半導體基板的一部分分離的結構，並且單晶半導體層中的氮、氧或碳的濃度高於藉由CZ法製造的單晶半導體錠或該單晶半導體基板中的氮、氧或碳的濃度。
當使用SIMS(Secondary Ion Mass Spectroscopy，次級離子質譜分析)測定時，單晶半導體層中的在深度方向上的氮最少的區域的氮濃度在5×1015 atoms/cm3 或更高，較佳地在1×1016 atoms/cm3 或更高，更較佳地是在1×1017 atoms/cm3 或更高。
或者，單晶半導體層中的氮濃度在5×1015 atoms/cm3 至5×1019 atoms/cm3 ，較佳地在1×1016 atoms/cm3 至2×1019 atoms/cm3 ，更較佳地在1×1017 atoms/cm3 至5×1018 atoms/cm3 的範圍內。
或者，單晶半導體層中具有氮濃度是1×1016 atoms/cm3 或更高的區域，較佳地具有氧濃度是1×1017 atoms/cm3 或更高的區域，更較佳地具有氧濃度是1×1018 atoms/cm3 或更高的區域。
當使用SIMS測定時，單晶半導體層中的在深度方向上的氧最少的區域的氧濃度在2×1018 atoms/cm3 或更高，較佳地在3×1018 atoms/cm3 或更高，更較佳地在5×1018 atoms/cm3 或更高。
或者，單晶半導體層中的氧濃度在2×1018 atoms/cm3 至1×1020 atoms/cm3 ，較佳地在3×1018 atoms/cm3 至1×1019 atoms/cm3 的範圍內。
或者，在單晶半導體層中，具有氧濃度在2×1018 atoms/cm3 或更高的區域，較佳地具有氧濃度在5×1018 atoms/cm3 或更高的區域。在滿足上述條件的情況下，可以提高單晶半導體層的屈服應力並提高機械強度。
當使用SIMS測定時，單晶半導體層中的在深度方向上的碳最少的區域的碳濃度為1×1017 atoms/cm3 或更高，較佳地為5×1017 atoms/cm3 或更高。
或者，單晶半導體層中的碳濃度在1×1017 atoms/cm3 至5×1020 atoms/cm3 ，較佳地在5×1017 atoms/cm3 至5×1019 atoms/cm3 的範圍內。
如果在薄膜化的單晶半導體層的深度方向上存在上述氮、氧、碳的濃度都低的區域，則該部分的屈服應力將極低，而單晶半導體層整體的機械強度將降低。因此，藉由將氮、氧或碳中的至少一種設定為上述的下限濃度以上，可以提高單晶半導體層的屈服應力。
單晶半導體層中具有氧濃度在2×1018 atoms/cm3 或更高的區域，較佳地具有氧濃度在5×1018 atoms/cm3 或更高的區域，由此可以提高單晶半導體層的屈服應力。
單晶半導體層中具有氮濃度在1×1016 atoms/cm3 或更高的區域，較佳地具有氮濃度在1×1017 atoms/cm3 或更高的區域，更較佳地具有氮濃度在1×1018 atoms/cm3 或更高的區域，由此可以提高單晶半導體層的屈服應力。
另外，本說明書所公開的發明的一個實施例的特徵在於，對單晶半導體基板照射加速的離子來添加氫，從而在離單晶半導體基板的表面有預定的深度的區域中形成脆化區域，夾著絕緣層貼合單晶半導體基板和支撐基板，加熱單晶半導體基板，沿著脆化區域進行分離，從而在支撐基板上隔著絕緣層形成單晶半導體層，對單晶半導體層的表面照射雷射來使單晶半導體層的至少表層部熔融，並且使單晶半導體層再單晶化。當照射上述雷射時，對單晶半導體層中添加氮、氧或碳中的至少一種元素。在照射雷射來使單晶半導體層中添加氮的情況下，氮濃度是5×1015 atoms/cm3 至5×1019 atoms/cm3 。或者，在對單晶半導體層中添加氧的情況下，氧濃度是2×1018 atoms/cm3 至1×1020 atoms/cm3 。或者，在對單晶半導體層中添加碳的情況下，碳濃度是1×1017 atoms/cm3 至5×1020 atoms/cm3 。
較佳地在包含氮、氧或碳中的至少一種元素的氣氛中對單晶半導體層照射雷射，作為使氮、氧或碳中的至少一種固溶或添加到單晶半導體層中的手段。或者，較佳地一邊積極地噴出包含這些元素中的至少一種元素的氣體一邊照射雷射。
或者，也可以在單晶半導體層上形成包含氮、氧或碳中的至少一種的絕緣層，並且使當對該絕緣層上照射雷射來使單晶半導體層的表面熔融時包含在該絕緣層中的氮等擴散到單晶半導體層中。當照射雷射來使單晶半導體層部分熔融時，經過在短時間內使固相單晶半導體熔融並冷卻的伴隨非平衡狀態的再單晶化過程，可在固相單晶半導體的固溶度以上固溶或添加氮等，所以與製造錠等的長時間的熔融相比，可以在短時間內添加氮等。因此，可以抑制缺陷的產生或缺陷的成長。
對於單晶半導體層的表面熔融，除了雷射照射以外，還可以照射燈等的強光或照射電磁波。
另外，在本說明書中所公開的發明的一個實施例中，藉由對單晶半導體基板添加氫而在離單晶半導體基板的表面有預定的深度的區域中形成脆化區域，並且對單晶半導體基板添加氮、氧或碳中的至少一種元素，夾著絕緣層貼合單晶半導體基板和支撐基板，加熱單晶半導體基板，沿著脆化區域進行分離，從而在支撐基板上隔著絕緣層形成單晶半導體層。在添加上述氫的同時，還對單晶半導體基板添加氮、氧或碳中的至少一種。或者，藉由在包含氮、氧或碳中的至少一種的氣氛中添加氫，從而在離單晶半導體基板的表面有預定的深度的區域中形成脆化區域，並且對從該單晶半導體基板的表面到脆化區域的範圍添加氮、氧或碳中的至少一種元素。由此，可以不使分離前的單晶半導體基板中的氮等的濃度增加，並且高效地提高之後分離的單晶半導體層中的氮等的濃度。
在本說明書中，單晶是指：當關注某結晶軸時，該結晶軸的方向在樣品的哪個部分中都朝向相同方向的結晶，並且是指其中晶粒介面不存在的結晶。另外，在本說明書中，即使包含結晶缺陷、懸掛鍵(dangling bond)，如上所述那樣結晶軸的方向一致並且不存在晶界的結晶也都是單晶。此外，單晶半導體層的再單晶化是指：單晶結構的半導體層經過不同於該單晶結構的狀態(例如，液相狀態)而再次成為單晶結構。或者，單晶半導體層的再單晶化也可以說是藉由使單晶半導體層再結晶化，來形成單晶半導體層。
另外，在本說明書中，利用由SIMS裝置測定的數值表示單晶半導體層中的氮、氧及碳的濃度。另外，SIMS裝置原理上也得到介面附近的資訊。因此，檢測出來的單晶半導體層的介面附近的氮、氧、碳的濃度有時高於實際上的單晶半導體層中的濃度。例如，在單晶半導體層與氧化矽膜、氮氧化矽膜、氧氮化矽膜或氮化矽膜接觸的情況下，與這些膜的介面附近的氧、氮濃度變高。從而，雖然還取決於SIMS的檢測能力，但是最好不考慮離介面有10nm左右(較佳地是20nm，更較佳地是25nm)的區域的單晶半導體層的上表面和下表面附近的濃度。
另外，在本說明書中，最低濃度或下限濃度表示當使用SIMS在膜厚度方向上分析單晶半導體層時，濃度最低的區域的值。
在本說明書中，半導體裝置是指藉由利用半導體特性而能夠發揮作用的所有裝置，而電氣光學裝置、半導體電路及電子設備都包括在半導體裝置中。
在本說明書中，顯示裝置包括發光裝置、液晶顯示裝置。發光裝置包含發光元件，並且液晶顯示裝置包含液晶元件。發光元件將由電流或電壓控制亮度的元件都包括在其範疇內，具體而言其包含無機EL(Electro Luminescence，電致發光)、有機EL等。
藉由在形成於絕緣表面上的單晶半導體層中以預定的濃度包含氮、氧或碳中的至少一種元素，可以提高包括單晶半導體層的SOI基板的機械強度。另外，可以抑制在單晶半導體層中產生空隙(void)。
下面，基於附圖對所公開的發明的實施例進行說明。其中，與實施例相關的發明可以藉由多種不同的方式來實施，而本領域技術人員可以很容易地理解的是，在不脫離所公開的本發明的宗旨及其範圍的情況下，可以變更其方式及詳細內容。因此，本發明不應該解釋為僅限定於本實施例所記載的內容。注意，在用於說明實施例的所有附圖中，使用相同的附圖標記來表示相同的部分或具有相同功能的部分，並省略其重複說明。
實施例1
在本實施例中，參照附圖說明SOI基板的製造方法的一例。具體而言，說明使用智慧切割法在支撐基板上隔著絕緣層形成單晶半導體層，並恢復該單晶半導體層的結晶性的步驟。
首先，準備單晶半導體基板100和支撐基板120(參照圖1的A、B)。
作為單晶半導體基板100，可以使用例如單晶矽基板、單晶鍺基板、單晶矽鍺基板等由第14族元素構成的單晶半導體基板。市銷的矽基板，以直徑5英寸(125mm)、直徑6英寸(150mm)、直徑8英寸(200mm)、直徑12英寸(300mm)、直徑16英寸(400mm)大小的圓形基板為代表。另外，單晶半導體基板100的形狀不限於圓形，例如也可以加工為矩形等使用。另外，單晶半導體基板100可以用CZ法或FZ法製造，但是較佳地用CZ法製造。
作為支撐基板120，可以使用由絕緣體構成的基板。具體而言，可以舉出鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等用於電子工業的各種玻璃基板、石英基板、陶瓷基板、藍寶石基板。另外，作為支撐基板120也可以使用單晶半導體基板(例如，單晶矽基板等)。在本實施例中，說明使用玻璃基板的情況。藉由使用可以實現大面積化且廉價的玻璃基板作為支撐基板120，可以實現低成本化。
接著，在離單晶半導體基板100的表面有預定的深度處形成晶體結構受損傷的脆化區域104，然後夾著絕緣層102貼合單晶半導體基板100和支撐基板120(參照圖1的C)。
脆化區域104可以藉由對單晶半導體基板100照射氫等的離子來形成。
絕緣層102可以由氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜等的絕緣層的單層或疊層形成。這些膜可以使用熱氧化法、CVD法或濺射法等來形成。
在本說明書中，氧氮化矽是指：在其組成中氧含量多於氮含量，較佳地在使用盧瑟福背散射法(RBS：Rutherford Backscattering Spectrometry)及氫前方散射法(HFS：Hydrogen Forward Scattering)進行測定時，作為濃度範圍，包含50原子%至70原子%的氧；0.5原子%至15原子%的氮；25原子%至35原子%的矽；以及0.1原子%至10原子%的氫。另外，氮氧化矽是指：在其組成中氮含量多於氧含量，較佳地在使用RBS及HFS進行測定時，作為其濃度範圍，包含5原子%至30原子%的氧；20原子%至55原子%的氮；25原子%至35原子%的矽；以及10原子%至30原子%的氫。其中，當將構成氧氮化矽或氮氧化矽的原子總量設定為100原子%時，氮、氧、矽及氫的含量比例包括在上述範圍內。
接著，藉由進行熱處理而沿脆化區域104進行分離單晶半導體基板100，從而在支撐基板120上隔著絕緣層102設置單晶半導體層124(也簡稱為“半導體層”)(參照圖1的D)。
藉由進行加熱處理，在因溫度上升而形成於脆化區域104中的結晶缺陷中，析出被添加的元素，內部的壓力上升。由於壓力的上升，脆化區域104的結晶缺陷發生體積變化，在脆化區域104中產生龜裂，因此，單晶半導體基板100沿著脆化區域104分離。因為絕緣層102接合於支撐基板120，所以在支撐基板120上形成從單晶半導體基板100分離的單晶半導體層124。
接著，藉由對形成在支撐基板120上的單晶半導體層124的表面照射雷射光束130，恢復(再單晶化)單晶半導體層124的結晶性(參照圖1E)。在包含氮、氧或碳中的至少一種的氣氛中照射雷射光束130。或者，一邊噴出包含氮、氧或碳中的至少一種的氣體一邊進行雷射光束130的照射。
一般而言，在分離後形成在支撐基板120上的單晶半導體層124的表層部，因脆化區域104的形成以及沿脆化區域104的分離等而形成有結晶缺陷等，結晶性受到損傷。因此，如圖1E所示，藉由對單晶半導體層124表面照射雷射光束130來至少使單晶半導體層124的表層部熔融，可以恢復結晶性。另外，藉由使用光學顯微鏡進行的觀察、從拉曼(Raman)分光光譜得到的拉曼位移、半高全寬等，可以評價單晶半導體層124的結晶性。
另外，在本實施例中，較佳地藉由從因剝離而露出的單晶半導體層124的表面側照射雷射光束130，使該單晶半導體層124部分地熔融(部分熔融)，而不是完全熔融。部分熔融是指：藉由雷射光束130的照射而使單晶半導體層124熔融的深度比絕緣層102的介面(單晶半導體層124的厚度)淺。換言之，部分熔融是指單晶半導體層124的上層熔融而成為液相，下層不熔融而保持固相的單晶半導體的狀態。
因為藉由雷射光束130的照射而熔融的部分的結晶成長根據未熔融的單晶半導體層的面方位進行，所以藉由使單晶半導體層124部分地熔融，與使其完全熔融的情況相比，可以使面方位對齊來進行再結晶化。此時，因為在包含氮、氧或碳的氣氛中進行部分熔融，所以氣氛中的元素被引入到單晶半導體層124中。因為當單晶半導體層124的表層部的熔融時，氮等的固溶度高，氣氛中的氮等擴散到熔融的單晶半導體層124中，所以可以提高固化(凝固)的單晶半導體層124中的氮等的濃度。
另外，在本實施例中，雷射光束130的照射在氮氣氛的反應室中進行。藉由在上述氣氛下進行，在照射雷射光束130使單晶半導體層124熔融的情況下，氣氛中的氮容易被引入單晶半導體層124中。在單晶半導體層124中的位錯捕中，入的氮原子被捉引(disclocation)，而使位錯不動化。其結果是，因為屈服應力提高，所以可以提高單晶半導體層的機械強度。
另外，藉由添加氮，可以縮小產生在單晶半導體層124中的空隙的尺寸或其變化量。另外，使位錯不動的大小按照氮、氧的順序，所以為了使位元錯不動，較佳地添加氮。
另一方面，當考慮到擴散速度、固溶度時，氧是有效的。因此，也可以代替氮氣氛在氧氣氛中或在包含氧和氮的氣氛中照射雷射光束130。另外，藉由對單晶半導體層124添加氧，可以產生的效果是，單晶半導體層124中的晶格間氧濃度增大，單晶半導體基板124難以彎曲。
另外，雖然在本實施例中，可以添加碳代替氮，但是特別較佳地除了添加氮以外還添加碳。這是因為碳具有抑制氮添加引起的結晶缺陷的效果。因此，藉由添加碳，容易控制缺陷。較佳地適當地選擇這些氮氣體、氧氣體或作為其構成元素之一而包含碳的氣體來將其導入進行雷射照射程序的反應室中。
另外，在導入氮氣體或氧氣體的情況下，藉由使用氣體精製器(純化裝置)，可以提高供給的氣體的純度，控制並有效地提高氣氛中的氮或氧濃度。另外，也可以在減壓氣氛下進行雷射光束130的照射。
具體而言，較佳地將包括在雷射光束130的照射後熔融的部分的單晶半導體層124所包含的氮的最低濃度設定為5×1015 atoms/cm3 或更高，更較佳地設定為1×1016 atoms/cm3 或更高，進一步較佳地設定為1×1017 atoms/cm3 或更高。或者，較佳地具有使其成為1×1016 atoms/cm3 或更高的區域，更較佳地具有成為1×1017 atoms/cm3 或更高的區域，進一步較佳地具有成為1×1018 atoms/cm3 或更高的區域。另一方面，當考慮到使用單晶半導體層的電晶體的特性時，較佳地設定氮濃度的上限。氮濃度的上限是5×1019 atoms/cm3 或更低，較佳地是2×1019 atoms/cm3 或更低，更較佳地是5×1018 atoms/cm3 或更低。另外，可以使用SIMS測定單晶半導體層124的氮濃度。
另外，代替氮氣氛，也可以一邊積極地噴出氮氣體(N2 氣體)一邊照射雷射光束130。另外，也可以在氮氣氛中一邊對單晶半導體層124進一步噴出氮氣體一邊照射雷射光束130。由此，氮元素更容易引入(固溶)在單晶半導體層124中。當然，也可以噴出氧氣體(O2 氣體)或作為其構成元素之一而包括碳的氣體(例如，CO2 等)來代替氮氣體。另外，也可以一邊同時噴出包含氮、氧、碳中的至少兩種以上的元素的氣體一邊照射雷射光束130。單晶半導體層124中的氧濃度的最低濃度較佳地是2×1018 atoms/cm3 或更高，更較佳地是3×1018 atoms/cm3 或更高，進一步較佳地是5×1018 atoms/cm3 或更高。另一方面，當考慮到使用單晶半導體層的電晶體的特性時，氧濃度的上限較佳地是1×1020 atoms/cm3 或更低，更較佳地是1×1019 atoms/cm3 或更低。至於單晶半導體層124中的氧濃度，即使具有2×1018 atoms/cm3 或更高的區域，較佳地具有5×1018 atoms/cm3 或更高的區域，也對提高機械強度有效。碳濃度的最低濃度是1×1017 atoms/cm3 或更高，較佳地是5×1017 atoms/cm3 或更高。另一方面，當考慮到使用單晶半導體層的電晶體的特性時，碳濃度的上限較佳地是5×1020 atoms/cm3 或更低，更較佳地是5×1019 atoms/cm3 或更低。
作為在本實施例中可以使用的雷射振盪器，選擇其振盪波長在紫外線區域至可見光區域內。雷射光束130的波長是被單晶半導體層124吸收的波長。該波長可以考慮雷射的趨膚深度(skin depth)等而決定。例如，可以將波長設為250nm至700nm的範圍內。
作為雷射振盪器，可以使用脈衝振盪雷射器或連續振盪雷射器(CW雷射器)。例如，對於脈衝振盪雷射器，較佳地重複頻率小於10MHz，脈衝寬度10n秒至500n秒。典型的脈衝振盪雷射器是使400nm或更低的波長的雷射振盪的受激準分子雷射器。作為上述受激準分子雷射器，例如可以使用重複頻率為10Hz至300Hz，脈衝寬度為25n秒，波長為308nm的XeCl受激準分子雷射器。此外，在脈衝振盪雷射的掃描中，使一次發射與下一次發射部分重疊。藉由部分地重疊一次的發射和下一次發射來照射雷射，部分地反復進行單晶的精煉，可以得到具有優異特性的單晶半導體層。
另外，考慮到雷射的波長、雷射的趨膚深度、單晶半導體層124的厚度等，而將用於使單晶半導體層124部分熔融的雷射的能量密度的可取範圍設定為不使單晶半導體層124完全熔融的程度的能量密度。例如，因為在單晶半導體層124的厚度厚的情況下，使單晶半導體層124完全熔融的能量也大，所以可以增大雷射的能量密度的範圍。另外，因為在單晶半導體層124的厚度薄的情況下，使單晶半導體層124完全熔融的能量也減少，所以較佳地減小雷射的能量密度。另外，當在加熱單晶半導體層124的狀態下照射雷射的情況下，較佳地將部分熔融所需要的能量密度範圍的上限值設定得小，以防止使單晶半導體層124完全熔融。
藉由使用本實施例所示的方法，即使在對形成在支撐基板上的單晶半導體層照射雷射來使其熔融而恢復結晶性的情況下，在雷射照射程序中，氮、氧或碳中的至少任一種元素被引入到單晶半導體層中，所以可以抑制單晶半導體層中的空隙形成。
另外，藉由在單晶半導體的位錯中捕捉這些原子來使位錯不動，可以提高半晶半導體層的機械強度。
雖然可能在製造單晶半導體錠時有意地使其包含多量的氮等，但是因為在該情況下，經過長的熔融過程和伴隨取出時間的長的冷卻過程，所以這些元素將析出而形成巨大的缺陷。另外，在錠的取出方向上觀察到氧等的濃度梯度，此外由於藉由由石英坩堝保持而在錠的中心部和外周部中觀察到氧等的濃度分佈不均鈞。
因此，在本實施例所公開的發明的一個實施例中，由於在使用雷射進行部分熔融時使氮等固溶，所以可以縮短熔融及冷卻時間，抑制缺陷的產生和成長。
另外，因為在製造錠之後可以針對每個單晶半導體層來調整氮等的濃度，所以可以將少量形成為任意的規格，可以實現少量且多種類的SOI基板的生產。
另外，因為在本實施例中製造的SOI基板的機械強度提高，所以其適用於撓性裝置。
另外，雖然在本實施例中，對單晶半導體層124的表面直接照射雷射光束130，但是也可以在單晶半導體層124上形成包含氮、氧或碳中的至少一種的膜，並從該膜的表面照射雷射光束130。作為膜，例如較佳地使用氮化矽膜、氧化矽膜、碳化矽膜、氮氧化矽膜、氧氮化矽膜等。藉由雷射光束130的照射，膜中的氮、氧等的元素被引入到單晶半導體層124中。由此，可以進一步提高固溶的單晶半導體層124中的氮、氧或碳的濃度。
藉由使包含在單晶半導體層124中的氧、氮或碳濃度高於用CZ法製造的單晶半導體錠中的濃度，可以提高包括使用該單晶半導體層124的電晶體等的裝置的機械強度。因此，對於將本實施例的形成在支撐基板上的單晶半導體層用於電晶體的啟動層等的顯示器等，即使例如對其施加彎曲應力等也其難以受到破壞。另外，因為在本實施例中，藉由在添加氫而形成脆化區域時同時添加氮、氧等元素，所以不增加其他步驟就能提高所得到的裝置的機械強度。此外，因為在雷射的照射時添加氮、氧等的元素，所以同樣不增加其他步驟就能提高裝置的機械強度。進而，因為藉由照射雷射使單晶半導體層部分地熔融，所以容易使氮、氧等元素固溶，而可以將這些元素的濃度提高到所希望的濃度。
注意，本實施例所示的結構可以與本說明書的其他實施例所示的結構適當地組合而進行實施。
實施例2
在本實施例中，參照附圖詳細地說明單晶半導體基板100和支撐基板120的貼合。
首先，準備單晶半導體基板100(參照圖2A-1)。從污染去除的觀點來看，較佳地預先使用硫酸過氧化氫混合水溶液(SPM)、氨水過氧化氫混合水溶液(APM)、鹽酸過氧化氫混合水溶液(HPM)、氫氟酸過氧化氫混合水溶液(FPM)、稀氫氟酸(DHF)等適當地清洗單晶半導體基板100的表面。也可以交替噴射稀氟酸與臭氧水來清洗。當在單晶半導體基板100表面形成自然氧化膜的情況下，藉由一邊在水準方向上使單晶半導體基板100旋轉一邊對單晶半導體基板100表面交替噴射臭氧水與稀氫氟酸，可以去除自然氧化膜。在去除自然氧化膜之後，也可以在單晶半導體基板100上形成化學氧化物。藉由使用化學氧化物，可以在清洗乾燥時抑制水痕的形成。在沒有形成水痕的情況下，不一定要形成化學氧化物。
接著，在單晶半導體基板100表面形成氧化膜132(參照圖2的A-2)。
氧化膜132例如可以使用氧化矽膜、氧氮化矽膜等的單層膜或者層疊這些膜的膜。這些膜可以藉由熱氧化法、CVD法或濺射法等形成。另外，在使用CVD法形成氧化膜132的情況下，從生產率的觀點來看，較佳地將使用四乙氧基矽烷(簡稱；TEOS：化學式Si(OC2 H5 )4 )等的有機矽烷製造的氧化矽膜用於氧化膜132。
在本實施例中，藉由對單晶半導體基板100進行熱氧化處理，形成氧化膜132(在此是SiOx 膜)(參照圖2A-2)。熱氧化處理較佳地在氧化性氣氛中添加鹵素來進行。
例如，藉由在添加有氯化氫的氧化性氣氛中對單晶半導體基板100進行熱氧化處理，形成氧化膜132。在這種情況下，氧化膜132是含有氯原子的膜。
包含在氧化膜132中的氯原子形成應變。其結果是，氧化膜132對於水分的吸收比率提高，而擴散速度增大。換言之，在水分存在於氧化膜132表面的情況下，可以將存在於該表面的水分快速吸收到氧化膜132中並使其擴散。另外，可以使單晶半導體膜中由於氧的析出而導致的缺陷消失。另外，也可以形成作為外來雜質的重金屬(例如，Fe、Cr、Ni、Mo等)的氯化物而進行如下化學吸雜：該化學吸雜伴隨從單晶半導體基板100去除重金屬的外方擴散。
作為熱氧化處理的一例，可以在相對於氧以0.5體積%至10體積%(較佳地為2體積%)的比例包含氯化氫(HCl)的氧化氣氛中，以750℃至1150℃的溫度，較佳地以900℃至1100℃(典型是1000℃)進行熱氧化處理。將處理時間設定為0.1至6小時、較佳地為0.5至1小時。將形成的氧化膜的膜厚設定為10nm至1000nm(較佳地為50nm至300nm)，例如設定為100nm。藉由在包含氯化氫的氧化氣氛中形成氧化膜132，可以提高耐壓性，並降低單晶半導體基板100和氧化膜132的介面態密度。
在本實施例中，將包含在氧化膜132中的氯濃度控制為1×1017 atoms/cm3 至1×1021 atoms/cm3 。
作為氧化膜132，藉由利用HCl氧化等使氧化膜132中含有氯等鹵素，可以對對單晶半導體基板造成壞影響的雜質(例如，Na等可動離子)進行吸雜。換言之，藉由在形成氧化膜132之後進行的熱處理，包含在單晶半導體基板中的雜質在氧化膜132中析出，並與鹵素(例如氯)發生反應，而被俘獲或中和。由此，可以固定在氧化膜132中誘捕的該雜質而防止單晶半導體基板100的污染。另外，在與玻璃基板貼合的情況下，氧化膜132可以用作固定包含在玻璃中的Na等雜質的膜。
特別地，作為氧化膜132，利用HCl氧化等使膜中包含氯等鹵素對半導體基板的清洗不充分的情況或對重複再利用的半導體基板的污染去除有效。
另外，氧化膜132包含的鹵素原子不限於氯原子。也可以使氧化膜132包含氟原子。在將單晶半導體基板100表面進行氟氧化時，可在將單晶半導體基板100表面浸漬於HF溶液之後在氧化氣氛中進行熱氧化處理，或者對氧化氣氛添加NF3 進行熱氧化處理。
另外，較佳地在包含氯化氫的氧氣氛中進行熱氧化處理之後，在氮氣氛中進行熱處理。由此，可以減少缺陷。
接著，藉由對單晶半導體基板100照射具有動能的離子，在單晶半導體基板100的預定深度處形成結晶結構受到損傷的脆化區域104(參照圖2A-3)。如圖2A-3所示，經由氧化膜132對單晶半導體基板100照射被加速的離子103，將離子103添加到離單晶半導體基板100的表面有預定深度的區域，可以形成脆化區域104。離子103是如下得到的離子：激發源氣體，產生源氣體的電漿，利用電場作用從電漿引出包含在該電漿中的離子，並且將其加速。
利用離子103的動能、質量及電荷和離子103的入射角可以調節形成脆化區域104的區域的深度。利用加速電壓、劑量等可以調節動能。在與離子103的平均侵入深度大致相同的深度區域形成脆化區域104。因此，根據添加離子103的深度決定從單晶半導體基板100分離的單晶半導體層的厚度。調節形成脆化區域104的深度，以使該單晶半導體層的厚度在50nm至500nm，較佳地在100nm至200nm。
藉由離子摻雜處理，可以形成脆化區域104。離子摻雜處理可以使用離子摻雜裝置進行。離子摻雜裝置中的典型裝置是如下的非質量分離型裝置，其中對配置在反應室中的被處理體照射對製程氣體進行電漿激發而生成的所有離子種類。採用非質量分離型的裝置是因為其不對電漿中的離子種類進行質量分離而對被處理體照射所有離子種類的緣故。與此相反，離子注入裝置是質量分離型的裝置。在離子注入裝置中，對電漿中的離子種類進行質量分離而對被處理體照射某一特定質量的離子種類。
離子摻雜裝置主要由配置被處理物的處理室、發生所希望的離子的離子源以及用於將離子加速並照射的加速機構構成。離子源由提供用於產生所希望的離子種類的源氣體的氣體供給裝置、用於激發源氣體而產生電漿的電極等構成。作為形成電漿的電極，使用燈絲型的電極或用於電容耦合高頻放電的電極等。加速機構由引出電極、加速電極、減速電極、接地電極等電極以及用於對這些電極供給電力的電源等構成。構成加速機構的電極設置有多個開口或槽縫，而產生於離子源的離子藉由設置在電極中的開口或槽縫而被加速。注意，離子摻雜裝置的結構不局限於上述結構，而可以設置所需要的機構。
在本實施例中，使用離子摻雜裝置將氫添加到單晶半導體基板100。作為電漿源氣體，供給包含氫的氣體。例如，供給H2 。將氫氣體導入真空中，使用電容耦合方式或電感耦合方式導入RF功率來激發氫分子並產生電漿，不進行質量分離而將包含在電漿中的離子加速，對單晶半導體基板100照射被加速的離子。可以藉由使直流電流流向鎢等的高介電常數金屬而使其釋放熱電子，並使熱電子和氫氣體彼此衝撞，而產生電漿。藉由一邊導入氫氣體一邊使用渦輪分子泵等進行排氣來維持真空氣氛。真空氣氛可以是將氫氣體導入背壓是1×10-6 Pa至1×10-4 Pa的氣氛中，形成1×10-3 Pa至1×10-1 Pa的壓力。
在離子摻雜裝置中，對於從氫氣體產生的離子種類(H+ 、H2 + 、H3 + )的總量，將H3 + 的比率設定為50%或更高。更較佳地將該H3 + 的比率設定為80%或更高。因為離子摻雜裝置不進行質量分離，所以較佳地將電漿中產生的多個離子種類之一(H3 + )設定為50%或更高，更較佳地為80%或更高。藉由照射相同質量的離子，可以將離子集中在單晶半導體基板100的相同深度處來添加離子。
為了在較淺的區域中形成脆化區域104，需要降低離子103的加速電壓，但是藉由提高電漿中的H3 + 離子的比率，可以對單晶半導體基板100高效地添加原子狀氫(H)。由於H3 + 離子的質量是H+ 離子的質量的3倍，所以在相同深度處添加一個氫原子的情況下，可以使H3 + 離子的加速電壓為H+ 離子的加速電壓的3倍。藉由提高離子的加速電壓，可以縮短離子照射步驟的處理時間(tact time)，而提高生產率及處理量。
因為離子摻雜裝置廉價並擅長大面積處理，所以藉由使用這種離子摻雜裝置照射H3 + ，可以得到半導體特性的提高、大面積化、低成本化、生產率的提高等顯著效果。
另外，也可以使用離子注入裝置來進行對單晶半導體基板100照射被加速的離子103的步驟。離子注入裝置是一種質量分離型的裝置，其對於配置在反應室內的被處理體，對藉由對源氣體進行電漿激發而產生的多個離子種類進行質量分離，照射特定的離子種類。因此，在使用離子注入裝置的情況下，對激發氫氣體或PH3 而生成的H+ 離子及H2 + 離子進行質量分離，並將H+ 離子或H2 + 離子中的一者的離子加速，而將其照射到單晶半導體基板100上。
在本實施例中，對單晶半導體基板100添加氫並添加氮及氧。除了氮及氧以外，還可以添加碳。另外，也可以添加氮、氧或碳中的任一種，或者也可以適當地組合它們來添加。在使用離子摻雜裝置的情況下，對單晶半導體基板100除了主要摻雜H3 + 離子以外，同時摻雜O2 + 離子或N2 + 離子。因為O2 + 離子或N2 + 離子的質量比H3 + 離子大，所以H3 + 離子最深地浸入單晶半導體基板100中。由此，在與H3 + 離子的平均浸入深度大致相同的深度區域形成脆化區域104，並且O2 + 離子或N2 + 離子較多地摻雜在比脆化區域淺的區域，即、在後被剝離而形成單晶半導體層124的區域。由此，可以提高單晶半導體層的機械強度。因為離子注入裝置及離子摻雜裝置與雷射照射裝置相比，可以選擇直接添加到基板的元素，所以容易控制基板中的氮等的濃度。
較佳地將從單晶半導體基板100表面到脆化區域104的區域中的氮濃度設定為5×1015 atoms/cm3 或更高，更較佳地設定為1×1016 atoms/cm3 或更高，進一步較佳地設定為1×1017 atoms/cm3 或更高。或者，較佳地將氧濃度設定為2×1018 atoms/cm3 或更高，更較佳地設定為3×1018 atoms/cm3 或更高，進一步較佳地設定為5×1018 atoms/cm3 或更高。關於氧濃度，形成具有在2×1018 atoms/cm3 或更高的區域，較佳地在5×1018 atoms/cm3 或更高的區域也有效。在除了氮及氧還添加碳的情況下，或者在單獨添加碳的情況下，較佳地將碳濃度設定為1×1017 atoms/cm3 或更高，更較佳地設定為5×1017 atoms/cm3 或更高。注意，各濃度值表示進行了SIMS分析的情況下的值。藉由使從單晶半導體基板100表面到脆化區域104的區域包含氮、氧、碳中的任一種，使其成為上述濃度氮，可以提高單晶半導體基板100的機械強度並抑制位錯的成長。特別地，較佳地除了氮以外還添加碳，因為碳具有抑制由於氮添加引起的結晶缺陷的效果。另外，在藉由氧化形成氧化膜132的情況下，因高溫熱處理而使單晶半導體基板100中的氧跑掉，基板中的氧濃度降低。因此，藉由在添加氫的同時還添加氧，可以提高降低後的單晶半導體基板100中的氧濃度。
另外，也可以當將氫氣體導入到真空氣氛來生成氫氣體的電漿時，利用包含在背壓中的氮或氧。在除了氫還添加氮、氧或碳的情況下，較佳地使用離子摻雜裝置。這是因為如下緣故：因為離子摻雜裝置不進行質量分離，所以可以同時添加選自氮、氧、碳中的多種離子；並且藉由背壓和處理壓的比率、電漿的生成方法，可以調整由除了氫以外的原子構成的離子的比率。
接著，準備支撐基板120(參照圖2B-1)。
作為支撐基板120，使用由絕緣體構成的基板。具體而言，可以舉出：鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃、氧化鑭鋁矽酸鹽玻璃、二氧化鈦氧化鑭鋁矽酸鹽玻璃之類用於電子工業的各種玻璃基板、石英基板、陶瓷基板、藍寶石基板。在本實施例中，說明使用玻璃基板的情況。作為支撐基板120，藉由使用可以實現大面積化且廉價的玻璃基板，可以實現低成本化。
此外，當使用支撐基板120時，較佳地預先清洗支撐基板120的表面。具體而言，使用鹽酸過氧化氫混合液(HPM)、硫酸過氧化氫混合液(SPM)、氨水過氧化氫混合液(APM)、稀氟酸(DHF)等來對支撐基板120進行超聲波清洗。例如，較佳地使用鹽酸過氧化氫混合液來對支撐基板120的表面進行超聲波清洗。藉由進行這種清洗處理，可以使支撐基板120表面平坦化並去除殘留的研磨微粒。
接著，在支撐基板120的表面上形成含氮層121(例如，氮化矽膜(SiNx )或者氮氧化矽膜(SiNx Oy )(x>y)等的含有氮的絕緣膜)(參照圖2B-2)。
在本實施例中，含氮層121成為貼合到設置在單晶半導體基板100上的氧化膜132的層(接合層)。另外，當後面在支撐基板上設置具有單晶結構的單晶半導體層時，含氮層121用作防止包含在支撐基板中的Na(鈉)等雜質擴散到單晶半導體層中的阻擋層。
此外，由於將含氮層121用作接合層，所以較佳地使含氮層121表面平滑，以抑制接合不良。具體而言，以使含氮層121表面的平均面粗糙度(Ra)為0.5nm或更低，平方平均粗糙度(Rms)為0.60nm或更低，更較佳地使平均面粗糙度為0.20nm或更低，並使平方平均粗糙度為0.25nm或更低的方式形成含氮層121。較佳地將膜厚設定為10nm至200nm，較佳地設定在50nm至100nm的範圍內。
接著，使單晶半導體基板100的表面和支撐基板120的表面彼此相對，並且接合氧化膜132的表面和含氮層121的表面(參照圖2C)。
在此，在隔著含氮層121和氧化膜132緊密接合單晶半導體基板100和支撐基板120之後，對單晶半導體基板100的一處施加1N/cm2 至500N/cm2 的壓力，較佳地施加1N/cm2 至20N/cm2 左右的壓力。從施加壓力的部分開始氧化膜132和含氮層121接合起來，主動進行接合到整個面。因為范德華力和氫鍵合作用於該接合步驟，可以不進行加熱處理而以常溫進行處理，所以可以將如玻璃基板那樣耐熱溫度低的基板用於支撐基板120。在接合步驟中，特別是如果接合表面為親水性且OH基等的親水基或H2 O分子存在於表面上，則容易受到氫鍵的作用，而使接合迅速地進行。如果接合表面平滑，則因為接合面之間的間隔容易縮短，上述現象順利地進行。
因此，較佳地在貼合單晶半導體基板100和支撐基板120之前，對形成在單晶半導體基板100上的氧化膜132和形成在支撐基板120上的含氮層121進行表面處理。
可以使用電漿處理、臭氧處理或兆頻超聲清洗、雙流體清洗(將純水或添加有氫的水等功能水與氮等的載流子氣體一起噴射的方法)、或者組合這些的方法來進行表面處理。特別地，藉由在對氧化膜132、含氮層121中的至少一者的表面進行電漿處理之後，進行臭氧處理、兆頻超聲清洗、雙流體清洗等，可以去除氧化膜132、含氮層121表面的有機物等的灰屑，而將其表面親水化。其結果是，可以提高氧化膜132和含氮層121的接合強度。
在此，說明臭氧處理的一例。例如，藉由在包含氧的氣氛下照射紫外線(UV)，可以對被處理體表面進行臭氧處理。在包含氧的氣氛下照射紫外線的臭氧處理也稱為UV臭氧處理或紫外線臭氧處理等。在包含氧的氣氛下，藉由照射包含紫外線中小於200nm的波長的光和包含200nm或更高的波長的光，可以產生臭氧並從臭氧產生單線態氧。藉由照射包含紫外線中的小於180nm的波長的光，也可以產生臭氧並從臭氧產生單線態氧。
以下示出在包含氧的氣氛下，藉由照射包含小於200nm的波長的光及包含200nm或更高的波長的光而引起的反應例子。
O2 +hv (λ1 nm)→O(3 P)+O(3 P)　(1)
O(3 P)+O2 →O3 　(2)
O3 +hv (λ2 nm)→O(1 D)+O2 　(3)
在上述反應式(1)中，藉由在包含氧(O2 )的氣氛下照射包含小於200nm的波長(λ1 nm)的光(hv )，來產生基態的氧原子(O(3 P))。接著，在反應式(2)中，基態的氧原子(O(3 P))與氧(O2 )發生反應，來產生臭氧(O3 )。然後，在反應式(3)中，藉由在包含所產生的臭氧(O3 )的氣氛下照射包含200nm或更高的波長(λ2 nm)的光，來產生激發態的單線態氧O(1 D)。在包含氧的氣氛下，藉由照射包含紫外線中小於200nm的波長的光來產生臭氧，並且藉由照射包含200nm或更高的波長的光來分解臭氧生成單線態氧。例如可以藉由在包含氧的氣氛下的低壓汞燈的照射(λ1 =185nm、λ2 =254nm)來進行上述那樣的臭氧處理。
此外，示出在包含氧的氣氛下，藉由照射包含小於180nm的波長的光而引起的反應例子。
O2 +hν(λ3 nm)→O(1 D)+O(3 P)　(4)
O(3 P)+O2 →O3 　(5)
O3 +hν(λ3 nm)→O(1 D)+O2 　(6)
在上述反應式(4)中，藉由在含有氧(O2 )的氣氛下照射包含小於180nm的波長(λ3 nm)的光，來產生激發態的單線態氧O(1 D)和基態的氧原子(O(3 P))。接著，在反應式(5)中，基態的氧原子(O(3 P))與氧(O2 )反應，產生臭氧(O3 )。在反應式(6)中，藉由在包含所產生的臭氧(O3 )的氣氛下照射包含小於180nm的波長(λ3 nm)的光，來產生激發態的單線態氧和氧。在包含氧的氣氛下，藉由照射包含紫外線中小於180nm的波長的光來產生臭氧，並且分解臭氧或氧來生成單線態氧。例如可以藉由在包含氧的氣氛下的Xe受激準分子UV燈的照射(λ3 =172nm)來進行上述的臭氧處理。
可以利用包含小於200nm的波長的光來切斷附著在被處理體表面的有機物等的化學鍵，並利用臭氧或由臭氧生成的單線態氧，來將附著在被處理體表面的有機物或切斷了化學鍵的有機物等氧化分解而去除。藉由進行上述那樣的臭氧處理，可以提高被處理體表面的親水性及清潔性，而可以實現良好的接合。
在包含氧的氣氛下藉由照射紫外線產生臭氧。臭氧具有去除附著在被處理體表面的有機物的效果。此外，單線態氧具有與臭氧同等的或優於其的、將附著在被處理體表面的有機物去除的效果。臭氧及單線態氧是啟動態的氧的例子，也被統稱為啟動氧。如用上述反應式等說明的那樣，由於還有在產生單線態氧時產生臭氧，或由臭氧產生單線態氧的反應，所以為方便起見，在此將單線態氧所參與的反應也稱為臭氧處理。
此外，在接合了氧化膜132與含氮層121之後，較佳地進行用於增加接合強度的熱處理。該熱處理的溫度設為不會在脆化區域104內產生龜裂的溫度，例如在室溫以上且低於400℃的溫度範圍內來進行處理。此外，可以一邊在該溫度範圍內加熱，一邊使氧化膜132與含氮層121接合。對於熱處理，可以使用擴散爐、電阻加熱爐等加熱爐、RTA(瞬間熱退火；Rapid Thermal Anneal)裝置、微波加熱裝置等。
一般地，如在使氧化膜132和含氮層121接合的同時或接合它們之後進行熱處理，則在接合介面上進行脫水反應，接合介面彼此接近，並且由於氫鍵合的強化和共價鍵合的形成來使接合強化。為了促進脫水反應，需要在高溫下進行熱處理來去除在接合介面上因脫水反應而產生的水分。換言之，由於當接合後的熱處理溫度較低時，不能有效地去除在接合介面因脫水反應而產生的水分，因此脫水反應得不到進展而難以充分提高接合強度。
另一方面，由於在作為氧化膜132使用包含氯原子等的氧化膜的情況下，該氧化膜132可以吸收水分且使水分擴散，因此即使在以較低的溫度進行接合後的熱處理的情況下，也可以使氧化膜132吸收因脫水反應而在接合介面產生的水分且使該水分擴散，而可以高效地促進脫水反應。在此情況下，即使在作為支撐基板120使用玻璃等耐熱性低的基板的情況下，也可以充分提高氧化膜132和含氮層121的接合強度。此外，藉由施加偏壓而進行電漿處理，而在氧化膜132的表面附近形成OH基並形成微孔，並且有效地吸收並使水分擴散，因此即使在低溫下也可以提高氧化膜132與含氮層121的接合強度。
接著，藉由進行熱處理而沿脆化區域104進行分離，從而在支撐基板120上隔著氧化膜132及含氮層121設置單晶半導體層124(參照圖2D)。
藉由進行加熱處理，由於溫度的上升，添加的元素析出到形成在脆化區域104中的結晶缺陷中，從而內部的壓力上升。由於壓力的上升，脆化區域104的結晶缺陷發生體積變化，而在脆化區域104中產生龜裂，因此沿著脆化區域104分離半晶半導體基板100。由於氧化膜132接合於支撐基板120，因此在支撐基板120上形成從半導體基板100分離了的單晶半導體層124。此外，將此處的熱處理溫度設定為例如400℃或更高、並且不超過支撐基板120的應變點的溫度。
在該加熱處理中，可以使用擴散爐、電阻加熱爐等加熱爐、RTA(瞬間熱退火；Rapid Thermal Anneal)裝置、微波加熱裝置等。例如，當使用電阻加熱爐時，例如在以200℃進行2小時的加熱處理之後，繼續以600℃進行2小時的熱處理。另外，當使用RTA裝置時，可以以550℃至730℃的加熱溫度、0.5分鐘至60分鐘的處理時間進行該加熱處理。
此外，也可以不進行上述的用於增強支撐基板120與氧化膜132的接合強度的熱處理，而進行圖1D的熱處理，從而同時進行用於使氧化膜132和含氮層121的接合強度增加的熱處理以及脆化區域104中的分離的熱處理。具體而言，使用電阻加熱型的縱型爐，在600℃下進行2小時的加熱處理，由此可以兼顧接合強度的增加、因離子照射而產生的單晶半導體基板100中的缺陷的修復和氫的脫離。
藉由上述步驟，可以製造在支撐基板120上隔著氧化膜132及含氮層121設置有單晶半導體層124的SOI基板。藉由使用本實施例所示的製造方法，即使在將含氮層121用作接合層的情況下，也可以提高支撐基板120與單晶半導體層124的接合強度，而提高可靠性。另外，因為在形成於支撐基板120上的單晶半導體層124中包含一定濃度的氮、氧或碳，所以可以提高機械強度，並形成支撐基板120與單晶半導體層124牢固地緊接的SOI基板。
然後，如上述實施例1所示，對單晶半導體層124照射雷射來恢復該單晶半導體層124的結晶性，並使氮等元素固溶或添加到單晶半導體層124中。使用上述實施例所示的方法或裝置可以進行雷射的照射步驟。另外，對單晶半導體層124中的氮等的添加既可以如本實施例所說明那樣在添加氫時進行，又可以如實施例1所示那樣在照射雷射時進行。或者，其也可以在兩步驟中進行。
另外，雖然在本實施例中示出在單晶半導體基板100上形成氧化膜132並在支撐基板120上形成含氮層121的情況，但是不限於此。例如，也可以在單晶半導體基板100上順序層疊形成氧化膜132和含氮層，並使形成在氧化膜132上的含氮層的表面和支撐基板120的表面接合。在此情況下，含氮層既可以在脆化區域104形成之前設置，也可以在其形成之後設置。另外，還可以在含氮層上形成氧化膜(例如，氧化矽)，並且使該氧化膜的表面和支撐基板120的表面接合。
另外，當從支撐基板120向單晶半導體層124的鈉等雜質的混入不構成問題的情況下，也可以不在支撐基板120上設置含氮層121，而使形成在單晶半導體基板100上的氧化膜132的表面和支撐基板120的表面接合。
注意，本實施例所示的結構可以與本說明書的其他實施例所示的結構適當地組合而實施。
實施例3
在本實施例中，參照圖3說明對設置在支撐基板上的單晶半導體層照射雷射的裝置(雷射照射裝置)。
本實施例所示的雷射照射裝置包括使雷射光束600振盪的雷射振盪器602和配置處理基板604的載物台606(參照圖3)。控制器608連接在雷射振盪器602上。藉由控制器608的控制，可以改變從雷射振盪器602振盪的雷射光束600的能量、重複頻率等。另外，在載物台606中設置有電阻加熱裝置等加熱單元610，形成可以加熱處理基板604的結構。
載物台606設置在反應室612的內部。設置載物台606以使其可以在上述反應室內移動。
在反應室612的壁的一部分中設置有用於將雷射光束600導入處理基板604的視窗616。視窗616使用石英等對於雷射光束600的透過率高的材料形成。較佳地使視窗616較薄，以便儘量提高雷射光束600的透過率。
在反應室612中設置氣體供給口620和排氣口622，以控制反應室612內部的氣氛。在本實施例中，使反應室612成為包含氮、氧或碳中之一的氣氛。其結果是，在雷射照射步驟中，容易將氮、氧或碳引入單晶半導體層中。
氣體供給口620藉由閥來設置氣體供給裝置628。雖然在此採用設置一個氣體供給裝置628的結構，但是也可以採用設置多個氣體供給裝置，而將多種氣體同時供給到反應室612內的結構。
排氣口622設置有排氣系統。具體而言，排氣口622藉由閥來設置渦輪泵632和乾燥泵634。另外，藉由閥連接排氣口622和乾燥泵634，而可以使用乾燥泵來實現粗真空(rough vacuum)。
在雷射振盪器602和載物台606之間配置有包括透鏡、反射鏡等的光學系統640。光學系統640設置在反應室612的外部。光學系統640針對來自雷射振盪器602的雷射光束600，將其能量分佈均勻化，並且將其截面成形為線狀、矩形等形狀。藉由光學系統640的雷射光束600經過窗616入射到反應室612內部，而照射到載物台606上的處理基板604。此時，藉由移動載物台606，可以對處理基板604的整個面照射雷射光束600。另外，也可以移動雷射振盪器602或光學系統640。另外，也可以移動處理基板604與雷射振盪器602或光學系統640兩者。在移動兩者的情況下，藉由沿不同方向移動處理基板604與雷射振盪器602或光學系統640(例如，沿X軸方向移動一者，而沿與X軸相差90°的Y軸方向移動另一者)，可以更高效地照射雷射。
當對處理基板604照射雷射光束600時，也可以利用載物台606的加熱裝置，以玻璃的應變點以下的溫度加熱處理基板604。另外，藉由從氣體供給口620適當地選擇並供給氮氣體、氧氣體或作為其構成元素之一包含碳的氣體等，可以在這些氣體氣氛下照射雷射光束600。
在本實施例中，說明利用反應室調整雷射照射氣氛中的氮、氧、碳濃度的方法。藉由採用本實施例所示的結構，例如可以將設置在作為處理基板604的支撐基板上的單晶半導體層中的氮的最低濃度設定為5×1015 atoms/cm3 或更高，較佳地設定為1×1016 atoms/cm3 或更高，更較佳地設定為1×1017 atoms/cm3 或更高。或者，可以將單晶半導體層中的氧的最低濃度設定為2×1018 atoms/cm3 或更高，較佳地設定為3×1018 atoms/cm3 或更高，更較佳地設定為5×1018 atoms/cm3 或更高。或者，也可以在單晶半導體層中形成氧濃度為2×1018 atoms/cm3 或更高的區域，較佳地形成氧濃度為5×1018 atoms/cm3 或更高的區域。或者，可以將單晶半導體層中的碳的最低濃度設定為1×1017 atoms/cm3 或更高，較佳地設定為5×1017 atoms/cm3 或更高。由此，可以減少單晶半導體層的空隙，並提高屈服應力。
另外，當各元素的濃度太高時，有可能對使用這種單晶半導體層的電晶體的特性造成不良的影響，因此，作為單晶半導體層中的氣氛氮、氧、碳各自的上限濃度，調整氣氛中的各元素的濃度，使得氮濃度在5×1019 atoms/cm3 或更低，較佳地在2×1019 atoms/cm3 或更低，更較佳地在5×1018 atoms/cm3 或更低；氧濃度在1×1020 atoms/cm3 或更低，較佳地在1×1019 atoms/cm3 或更低；碳濃度在5×1020 atoms/cm3 或更低，較佳地在5×1019 atoms/cm3 或更低。
在本實施例中，也可以在設置於支撐基板上的單晶半導體層上進一步設置包含氮、氧或碳中的至少一種的絕緣膜作為處理基板604，並且從該絕緣膜上照射雷射。作為該絕緣膜，例如可以使用氮化矽膜、氧化矽膜、氮氧化矽膜(氮>氧)、氧氮化矽膜(氧>氮)等。在這些絕緣膜中也可以包含1×1017 atoms/cm3 至1×1020 atoms/cm3 左右的碳。如果在形成該絕緣膜之後照射雷射，則可以進一步提高再單晶化後的單晶半導體層中的氮、氧或碳的各濃度。在照射雷射之後，可以使用氫氟酸或緩衝氫氟酸去除這些絕緣膜。
另外，雖然在本實施例中示出使用反應室612對處理基板604照射雷射的例子，但是也可以採用不使用反應室而在大氣氣氛中一邊對處理基板直接噴出包含氮氣體、氧氣體或作為其構成元素之一而包含碳的氣體一邊照射雷射的結構。例如，藉由噴出氮氣體，可以使大氣中的氧及噴出的氮氣體這兩種元素固溶在單晶半導體層中。
注意，本實施例所示的結構可以與本說明書的其他實施例所示的結構適當地組合而實施。
實施例4
在本實施例中，說明使用在上述實施例中所製造的SOI基板來製造半導體裝置的方法。
首先，參照圖4及圖5說明製造n通道型薄膜電晶體及p通道型薄膜電晶體的方法。藉由組合多個薄膜電晶體(TFT)，可以形成各種半導體裝置。
在本實施例中，說明作為SOI基板使用利用圖2的步驟製造的SOI基板的情況。當然，也可以使用利用上述實施例所示的其他方法製造的SOI基板。
圖4A是以使用圖2說明的方法而製造的SOI基板的截面圖。
首先，藉由蝕刻對單晶半導體層124進行元件分離，如圖4B所示形成半導體層251、252。半導體層251構成n通道型TFT，而半導體層252構成p通道型TFT。
如圖4C所示，在半導體層251、252上形成絕緣膜254。接著，隔著絕緣膜254在半導體層251上形成閘極電極255，而在半導體層252上形成閘極電極256。
另外，在對單晶半導體層124進行蝕刻之前，較佳地對單晶半導體層124添加如硼、鋁、鎵等成為受體的雜質元素或者磷、砷等成為施體的雜質元素，以控制TFT的臨界值電壓。例如，對形成n通道型TFT的區域添加成為受體的雜質元素，而對形成p通道型TFT的區域添加成為施體的雜質元素。
接下來，如圖4D所示，在半導體層251中形成n型的低濃度雜質區域257，而在半導體層252中形成p型的高濃度雜質區域259。具體而言，首先，在半導體層251中形成n型的低濃度雜質區域257。因此，使用抗蝕劑覆蓋成為p通道型TFT的半導體層252，並且將雜質元素添加到半導體層251中。作為雜質元素，可以添加磷或砷。藉由利用離子摻雜法或離子注入法添加雜質元素，使閘極電極255成為掩模，而在半導體層251中自對準地形成n型的低濃度雜質區域257。半導體層251與閘極電極255重疊的區域成為通道形成區域258。
接下來，在去除掉覆蓋半導體層252的掩模之後，使用抗蝕劑掩模覆蓋成為n通道型TFT的半導體層251。接著，使用離子摻雜法或離子注入法對半導體層252添加雜質元素。作為雜質元素，可以添加硼。在雜質元素的添加步驟中，閘極電極256用作掩模，而在半導體層252中自對準地形成p型的高濃度雜質區域259。p型的高濃度雜質區域259用作源區或汲區。半導體層252的與閘極電極256重疊的區域成為通道形成區域260。雖然在此說明了在形成n型的低濃度雜質區域257之後，形成p型的高濃度雜質區域259的方法，但是也可以先形成p型的高濃度雜質區域259。
接下來，在去除覆蓋半導體層251的抗蝕劑之後，藉由電漿CVD法等形成由氮化矽等氮化合物或氧化矽等氧化物構成的單層結構或疊層結構的絕緣膜。藉由對該絕緣膜進行垂直方向的各向異性蝕刻，如圖5A所示，形成與閘極電極255、256的側面接觸的側壁絕緣膜261、262。藉由該各向異性蝕刻，絕緣膜254也被蝕刻。
接著，如圖5B所示，使用抗蝕劑265覆蓋半導體層252。為了在半導體層251中形成用作源區或汲區的高濃度雜質區域，利用離子摻雜法或離子注入法以高劑量對半導體層251添加雜質元素。閘極電極255以及側壁絕緣膜261成為掩模，形成n型的高濃度雜質區域267。接著，進行用於雜質元素的活化的加熱處理。
在進行活化的加熱處理之後，如圖5C所示，形成包含氫的絕緣膜268。在形成絕緣膜268之後，以350℃至450℃的溫度進行加熱處理，來使包含在絕緣膜268中的氫擴散到半導體層251、252中。絕緣膜268可以藉由處理溫度是350℃或更低的電漿CVD法，沉積氮化矽或氮氧化矽來形成。藉由對半導體層251、252供應氫，可以有效地補償在半導體層251、252中以及在其與絕緣膜254的介面上成為俘獲中心的缺陷。
然後，形成層間絕緣膜269。層間絕緣膜269可以由氧化矽膜、BPSG(Boron Phosphorus Silicon Glass；硼磷矽玻璃)膜等無機材料構成的絕緣膜形成，或者使用選自聚醯亞胺、丙烯樹脂等有機樹脂膜的單層結構的膜、疊層結構的膜形成。在層間絕緣膜269中形成接觸孔之後，如圖5C所示形成佈線270。當形成佈線270時，例如，可以使用利用金屬阻擋膜夾著鋁膜或鋁合金膜等低電阻金屬膜而構成的三層結構的導電膜來形成。金屬阻擋膜可以由鉬、鉻、鈦等的金屬膜形成。
藉由上述步驟，可以製造具有n通道型TFT和p通道型TFT的半導體裝置。在SOI基板的製造過程中，由於降低構成通道形成區域的半導體層的氧濃度，因此可以製造截止電流小且能抑制臨界值電壓的變化的TFT。
雖然參照圖4以及圖5說明了TFT的製造方法，但是藉由除了TFT之外，與TFT一起形成電容器、電阻器等各種半導體元件，可以製造具有高附加價值的半導體裝置。以下，參照附圖說明半導體裝置的具體形態。
首先，作為半導體裝置的一例，對微處理器進行說明。圖6是表示微處理器500的結構例子的方塊圖。
微處理器500包括算術邏輯單元501(Arithmetic logic unit，也稱為ALU)、算術邏輯單元控制器502(ALU Controller)、指令解碼器503(Instruction Decoder)、中斷控制器504(Interrupt Controller)、時序控制器505(Timing Controller)、暫存器506(Register)、暫存器控制器507(Register Controller)、匯流排界面508(Bus I/F)、唯讀記憶體509以及記憶體介面510。
在藉由匯流排界面508輸入到微處理器500的指令被輸入到指令解碼器503並被解碼之後，輸入到算術邏輯單元控制器502、中斷控制器504、暫存器控制器507以及時序控制器505。算術邏輯單元控制器502、中斷控制器504、暫存器控制器507以及時序控制器505根據被解碼的指令而進行各種控制。
算術邏輯單元控制器502產生用於控制算術邏輯單元501的工作的信號。此外，中斷控制器504是在微處理器500的程式執行過程中處理來自外部輸入輸出裝置或週邊電路的中斷請求的電路，並且中斷控制器504判斷中斷請求的優先度或遮罩狀態而處理中斷請求。暫存器控制器507產生暫存器506的位址，並且根據微處理器500的狀態進行暫存器506的讀出或寫入。時序控制器505產生控制算術邏輯單元501、算術邏輯單元控制器502、指令解碼器503、中斷控制器504及暫存器控制器507的工作時序的信號。例如，時序控制器505具備根據基準時鐘信號CLK1產生內部時鐘信號CLK2的內部時鐘產生器。如圖6所示，內部時鐘信號CLK2輸入到其他電路。
接著，說明具備以非接觸的方式進行資料收發的功能以及計算功能的半導體裝置的一例。圖7是表示這種半導體裝置的結構例的方塊圖。圖7所示的半導體裝置可以稱為藉由無線通信與外部裝置進行信號的收發而工作的電腦(以下稱為“RFCPU”)。
如圖7所示，RFCPU511包括類比電路部512和數位電路部513。類比電路部512包括具有諧振電容器的諧振電路514、整流電路515、恆壓電路516、重定電路517、振盪電路518、解調電路519、調變電路520。數位電路部513包括RF介面521、控制暫存器522、時鐘控制器523、介面524、中央處理單元525、隨機存取記憶體526以及唯讀記憶體527。
RFCPU511的工作的概要如下。天線528所接收的信號藉由諧振電路514產生感應電動勢。感應電動勢經過整流電路515向電容器部529充電。該電容器部529較佳地由陶瓷電容器或電雙層電容器等電容器形成。電容器部529不需要集成在構成RFCPU511的基板上，也可以作為另外的部件安裝在RFCPU511上。
重定電路517產生將數位電路部513重定並初始化的信號。例如，產生在電源電壓上升之後上升的信號作為重定信號。振盪電路518根據由恆壓電路516產生的控制信號改變時鐘信號的頻率和占空比。解調電路519是解調接收信號的電路，而調變電路520是調變發送資料的電路。
例如，解調電路519由低通濾波器形成，並且其將振幅調變(ASK)方式的接收信號根據其振幅的變動進行二值化。另外，由於使振幅調變(ASK)方式的發送信號的振幅變動來發送資料，所以調變電路520藉由使諧振電路514的諧振點變化來改變通信信號的振幅。
時鐘控制器523根據電源電壓或中央處理單元525中的消耗電流，產生用於改變時鐘信號的頻率和占空比的控制信號。電源管理電路530監視電源電壓。
從天線528輸入到RFCPU511的信號被解調電路519解調後，在RF介面521中分解為控制指令、資料等。控制指令儲存在控制暫存器522中。控制指令包括儲存在唯讀記憶體527中的資料的讀出指令、對隨機存取記憶體526的資料的寫入指令、對中央處理單元525的計算指令等。
中央處理單元525藉由介面524對唯讀記憶體527、隨機存取記憶體526、及控制暫存器522進行存取。介面524具有如下功能：根據中央處理單元525所請求的位址，產生用於對唯讀記憶體527、隨機存取記憶體526及控制暫存器522中的某一個的存取信號。
作為中央處理單元525的計算方式，可以採用將OS(作業系統)儲存在唯讀記憶體527中，並在啟動的同時讀出並執行程式的方式。另外，也可以採用由專用電路構成計算電路並以硬體方式處理計算處理的方式。在並用硬體和軟體的方式中，可以採用如下方式：利用專用計算電路進行一部分的計算處理，並且使用程式由中央處理單元525處理剩餘的計算。
接著，使用圖8和圖9說明顯示裝置。
圖8是用於說明液晶顯示裝置的圖。圖8A是液晶顯示裝置的像素的平面圖，而圖8B是圖8A的沿著切斷線J-K的截面圖。
如圖8A所示，像素具有單晶半導體層320、與單晶半導體層320交叉的掃描線322、與掃描線322交叉的信號線323、像素電極324、電連接像素電極324和單晶半導體層320的電極328。單晶半導體層320是由設置在支撐基板120上的單晶半導體層形成的層，並且其構成像素的TFT325。
將上述實施例所示的SOI基板用於SOI基板。如圖8B所示，在支撐基板120上隔著氧化膜132及含氮層121層疊有單晶半導體層320。作為支撐基板120，可以使用玻璃基板。TFT325的單晶半導體層320是藉由對SOI基板的單晶半導體層進行蝕刻來進行元件分離而形成的膜。在單晶半導體層320中，形成有通道形成區域340、添加了雜質元素的n型的高濃度雜質區域341。TFT325的閘極電極包括在掃描線322中，而源電極和汲電極中的一者包括在信號線323中。
在層間絕緣膜327上設置有信號線323、像素電極324以及電極328。在層間絕緣膜327上形成有柱狀間隔物329。覆蓋信號線323、像素電極324、電極328以及柱狀間隔物329地形成有取向膜330。在對置基板332上形成有對置電極333、覆蓋對置電極的取向膜334。形成柱狀間隔物329，以便維持支撐基板120和對置基板332之間的間隙。在由柱狀間隔物329形成的空隙中形成有液晶層335。因接觸孔的形成而在層間絕緣膜327中產生臺階，因此，在信號線323及電極328與高濃度雜質區域341的連接部分上，液晶層335的液晶的取向容易錯亂。因此，在該臺階部上形成柱狀間隔物329，以防止液晶的取向的錯亂。
下面，參照圖9說明電致發光顯示裝置(以下，稱為EL顯示裝置)。圖9A是EL顯示裝置的像素的平面圖，而圖9B是圖9A的沿著切斷線J-K的截面圖。
如圖9A所示，像素包括由TFT構成的選擇電晶體401、顯示控制電晶體402、掃描線405、信號線406、電流供應線407以及像素電極408。在各像素中設置有如下結構的發光元件：在一對電極之間夾有包含電致發光材料而形成的層(EL層)。發光元件的一個電極是像素電極408。另外，半導體層403形成有選擇電晶體401的通道形成區域、源區和汲區。半導體層404形成有顯示控制電晶體402的通道形成區域、源區和汲區。半導體層403、404是由設置在支撐基板上的單晶半導體層124形成的層。
在選擇電晶體401中，閘極電極包括在掃描線405中，源電極和汲電極中的一者包括在信號線406中，另一者形成為電極411。在顯示控制電晶體402中，閘極電極412與電極411電連接，源電極和汲電極中的一者形成為電連接到像素電極408上的電極413，而其另一者包括在電流供應線407中。
顯示控制電晶體402是p通道型的TFT。如圖9B所示，在半導體層404中形成有通道形成區域451以及p型的高濃度雜質區域452。另外，SOI基板使用在實施例中製造的SOI基板。
覆蓋顯示控制電晶體402的閘極電極412而形成有層間絕緣膜427。在層間絕緣膜427上形成有信號線406、電流供應線407、電極411、413等。此外，在層間絕緣膜427上形成有電連接到電極413上的像素電極408。絕緣性的隔斷層428包圍像素電極408的周邊部。在像素電極408上形成有EL層429，並且在EL層429上形成有對置電極430。設置對置基板431作為加強板，並且對置基板431利用樹脂層432固定在支撐基板120上。
作為EL顯示裝置的灰度的控制方式，有利用電流控制發光元件的亮度的電流驅動方式，以及利用電壓控制其亮度的電壓驅動方式。當不同像素之間的電晶體的特性值的差異大時，難以採用電流驅動方式，為此需要校正特性偏差的校正電路。藉由利用包括SOI基板的製造步驟的製造方法製造EL顯示裝置，選擇電晶體401和顯示控制電晶體402在每個像素之間沒有特性偏差，所以可以採用電流驅動方式。
換言之，藉由使用SOI基板，可以製造各種各樣的電子設備。作為電子設備，可以舉出攝像機、數位照相機、導航系統、音頻再現裝置(汽車音響、音響元件等)、電腦、遊戲機、可攜式資訊終端(移動電腦、手機、可攜式遊戲機或電子書等)、具有記錄媒質的圖像再現裝置(具體而言，具有再現儲存在記錄媒質如DVD(數位通用光碟)等中的聲音資料、並能夠顯示所儲存的圖像資料的顯示裝置的裝置)等。圖10表示它們的一例。
圖10是應用在說明書中所公開的發明的一個實施例的手機的一例，其中圖10A是正視圖，圖10B是背面圖，圖10C是滑動兩個框體時的正視圖。手機700由框體701及框體702這兩個框體構成。手機700是具有手機和可攜式資訊終端這兩種功能，內置有電腦，並且除了聲音通話以外還可以進行各種資料處理的所謂智慧型電話。
手機700由框體701及702構成。在框體701中具備顯示部703、揚聲器704、麥克風705、操作鍵706、指向裝置707、正面相機鏡頭708、外部連接端子插口709及耳機端子710等，而框體702由鍵盤711、外部記憶體插槽712、背面相機713、燈714等構成。另外，天線內置在框體701中。
此外，手機700除了上述結構以外還可以內置非接觸型IC晶片、小型記錄裝置等。
可以使互相重疊的框體701和框體702(圖10A所示)滑動，藉由滑動如圖10C所示那樣展開。在顯示部703中可以組裝應用實施例2及實施例3所說明的顯示裝置的製造方法的顯示面板或顯示裝置。因為在同一個面上具備顯示部703及正面相機鏡頭708，所以可以作為電視電話使用。此外，藉由將顯示部703用作取景器，並利用背面相機713及燈714，可以拍攝靜態圖像及動態圖像。
藉由使用揚聲器704及麥克風705，可以將手機700用作聲音記錄裝置(錄音裝置)或聲音再現裝置。另外，利用操作鍵706可以進行電話的撥打和接收操作、電子郵件等的簡單的資訊輸入操作、顯示於顯示部的畫面的滾動操作、選擇顯示於顯示部的資訊等的座標移動操作等。
在如檔的製作、作為可攜式資訊終端的使用等要處理的資訊很多的情況下，使用鍵盤711很方便。進而，藉由滑動互相重疊的框體701和框體702(圖10A)，可以如圖10C所示地展開。在作為可攜式資訊終端使用的情況下，藉由使用鍵盤711及指向裝置707，可以以平滑的操作進行游標操作。外部連接端子插口709可以與AC適配器及USB電纜等各種電纜連接，並且可以進行充電及與個人電腦等進行資料通信。此外，藉由對外部記憶體插槽712插入記錄媒體，可以實現更為大量的資料的保存及移動。
框體702的背面(圖10B)具備背面相機713及燈714，而可以將顯示部703用作取景器，拍攝靜態圖像及動態圖像。
此外，除了上述功能結構以外，還可以具備紅外線通信功能、USB埠、數位電視(one segment television broadcast)接收功能、非接觸IC晶片或耳機插口等。
可以藉由應用上述電晶體及顯示裝置的製造方法製造圖10所說明的各種電子設備。
另外，本實施例所示的結構可以與本說明書的其他實施例所示的結構適當地組合來實施。
實例1
在本實例中，圖11A、B表示在實施例1中可以使用的單晶半導體層中的氮及氧濃度的測定結果的一例。詳細而言，圖11表示對在支撐基板上隔著氧化矽膜設置有單晶矽層的SOI基板照射雷射的情況和未照射雷射的情況下在深度方向上的氮及氧的濃度分佈。圖11A表示氮濃度分佈，而圖11B表示氧濃度分佈。
將單晶矽層的膜厚設為130nm左右，並且使用SIMS裝置(ULVAC-PHI株式會社製造的(PHI ADEPT1010))進行測定。將Cs+ 用作一次離子種類，將加速電壓設定為5.0kV，將檢測區域設定為140μm×140μm，將濺射速度設定為0.3nm/sec，並且照射電子線來修正表面的電荷累積，而進行測定。
如下進行雷射照射。
將支撐支撐基板的載物台設定為室溫，一邊噴出氮氣體一邊使用從雷射振盪器(Lambda Physik株式會社LAMBDA STEEL 670)振盪的振盪頻率是30Hz、脈衝寬度是22±5nsec、能量密度是697mJ/cm2 、波長是308nm的XeCl受激準分子雷射器，將對於樣品的掃描速度設定為1mm/sec，並且對於樣品的一個部分的照射次數設定為10次，作為雷射照射條件。
可以預料到由於單晶矽層表面的凹凸形狀、撞擊(knock-on)作用或氣氛中的殘留氣體成分的影響，在從單晶矽層的表面至10nm左右的深度的範圍中，藉由SIMS分析檢測出的氧及氮的濃度會高，而有可能不表示準確的層中的濃度。另外，在120nm至140nm左右的深度的範圍中，有可能不能與設置在單晶矽層下的氧化矽膜完全切分開，而也檢測出氧化矽膜的成分濃度。
在圖11A、B的20nm至70nm的範圍的深度中，未照射雷射的樣品的氮濃度範圍大約是3×1016 atoms/cm3 至3×1017 atoms/cm3 ，氧濃度範圍大約是2×1018 atoms/cm3 至1×1019 atoms/cm3 。另一方面，在一邊噴出氮氣體一邊照射雷射的情況下，氮濃度在膜厚度方向上大約是2×1017 atoms/cm3 ，而氧濃度在膜厚度方向上在大約5×1018 atoms/cm3 至1×1019 atoms/cm3 的範圍內，形成一定的濃度值。
因為藉由在單晶矽層深度方向上高濃度地包含氮原子及氧，氮原子及氧原子黏著於位錯，而使位錯不動，所以可以提高單晶矽層整體的屈服應力。對於位錯的黏著不僅產生在從雷射照射至冷卻的過程中，還產生在其後的裝置製造程序中的熱處理步驟中。另外，氮原子可以抑制單晶半導體層中的空隙的形態變化，並可以縮小空隙的尺寸。因為在圖11中在大氣中噴出氮氣體，所以除了氮以外還將大氣中的氧引入單晶矽層中。由此，如圖11B所示，氧濃度也上升。
另外，因為當對單晶矽基板藉由摻雜來添加氫而形成脆化區域時，在未照射雷射的樣品中也添加氮及氧，所以對單晶矽層中引入1×1016 atoms/cm3 或更高濃度的氮、2×1018 atoms/cm3 或更高濃度的氧，而得到足夠的機械強度。
雖然在圖11中表示使用單晶矽層的例子，但是對其他單晶半導體薄膜也可以期待同樣的現象。因此，藉由照射雷射，可以將單晶半導體層中的氮濃度及氧濃度均勻化並將其提高，所以可以恢復單晶半導體層的結晶性並提高機械強度。
實例2
在實例1中，示出對單晶矽層的表面直接照射雷射的例子。在本實例中，圖12表示在單晶矽層上設置氧氮化矽膜時的氮濃度的測定結果的一例。詳細而言，圖12表示對在支撐基板上隔著氧化矽膜設置單晶矽層並在單晶矽層上設置氧氮化矽膜的SOI基板照射雷射的情況和未照射雷射的情況下在深度方向上的氮濃度分佈。
使用SIMS裝置(ULVAC-PHI株式會社製造的(PHI ADEPT1010))進行測定。將Cs+ 用作一次離子種類，將加速電壓設定為5.0kV，檢測區域設定為60μm×77μm，濺射速度設定為0.4nm/sec，並且照射電子線來修正表面的帶電，而進行測定。單晶矽層的厚度大約是130nm，並且將氧氮化矽膜的膜厚度設定為大約280nm。
雷射照射如下進行。
將支撐支撐基板的載物台設定為室溫，一邊噴出氮氣體一邊使用從雷射振盪器(Lambda Physik株式會社LAMBDA STEEL 670)振盪的振盪頻率是30Hz、脈衝寬度是22±5nsec、能量密度是689.4mJ/cm2 、波長是308nm的XeCl受激準分子雷射，並且對於樣品的一個部分的照射次數設定為10次，作為雷射照射條件。
未照射雷射的樣品的單晶矽層中的氮濃度是1×1016 atoms/cm3 或更高，而照射雷射的樣品的單晶矽層中的氮濃度是1×1018 atoms/cm3 或更高。藉由在形成氧氮化矽膜之後對單晶矽層照射雷射，在單晶矽層的表面熔融時將氧氮化矽膜中的氮固溶或添加到單晶矽層中，因此，可以得到高的單晶矽層中的氮濃度，即1×1018 atoms/cm3 或更高。另外，因為當對單晶矽基板添加氫來形成脆化區域時在未照射雷射的樣品中也添加氮，所以在單晶矽層中引入1×1016 atoms/cm3 或更高的濃度的氮，而得到足夠的機械強度。
雖然在圖12中示出了使用單晶矽層的例子，但是對其他單晶半導體薄膜也可以期待同樣的現象。因此，藉由照射雷射，可以將單晶半導體層中的氮濃度均鈞化並將其提高，所以可以恢復單晶半導體層的結晶性並提高機械強度。
實例3
在本實例中，說明在對利用熱氧化法形成氧化矽膜的單晶矽基板添加氫的同時，對單晶矽基板添加氮、氧及碳的例子。圖13A、B示出測定單晶矽基板中的氫、氮、氧及碳濃度的結果。
使用SIMS裝置(ULVAC-PHI株式會社製造的(Physical Electronics PHI 6650))進行圖13A、B中的氫的測定。將Cs+ 用作一次離子種類，加速電壓設定為5.0kV，檢測區域設定為60μm×77μm，濺射速度設定為0.9nm/sec，並且照射電子線來補償表面的帶電，而進行測定。
另外，使用SIMS裝置(ULVAC-PHI株式會社製造的(PHI ADEPT1010))測定氮、氧、碳。將Cs+ 用作一次離子種類，加速電壓設定為5.0kV，檢測區域設定為90μm×90μm，濺射速度設定為0.5nm/sec，並且照射電子線來補償表面的帶電，而進行測定。單晶矽基板上的氧化矽膜的膜厚大約是100nm。在此需要注意的是，在圖13中從單晶矽基板的背面進行測定，以儘量避免檢測出單晶矽基板上的氧化矽的成分的影響。在對單晶矽基板進行研磨直到成為預定的厚度之後，從單晶矽基板的背面進行測定，當越過氧化矽膜和單晶矽基板之間的界線時結束測定。因此，在圖13中氧化矽存在於深度是0nm至40nm的區域中。
圖13A的摻雜條件和圖13B的摻雜條件不同。在圖13A中，導入24sccm的氫，從利用RF放電而產生的電漿中引出離子，並將加速電壓設定為40kV。在圖13B中，導入50sccm的氫，從利用燈絲放電(filament discharge)來產生的電漿中引出離子，並將加速電壓設定為50kV。
可知：在圖13A中，從氧化矽膜和單晶矽基板之間的邊界到大約120nm的深度，在單晶矽基板的深度方向上坡度小地添加有氮、氧、碳的深度。氫濃度的峰值大致在150nm附近，之後可以以高濃度將氮、氧及碳添加到從單晶矽基板剝離而成為薄膜的單晶矽層的區域中。
可知：在圖13B中，在從氧化矽膜和單晶矽基板之間的邊界到180nm左右的深度，在單晶矽基板的深度方向上坡度小地添加有氮、氧、碳。氫濃度的峰值大致仍在150nm附近，之後可以以高於圖13A的濃度將氮、氧及碳添加到從單晶矽基板剝離而成為薄膜的單晶矽層的區域中。
本申請基於2008年10月22日在日本專利局受理的日本專利申請序列號2008-271676而製作，所述申請內容包括在本說明書中。
100．．．單晶半導體基板
102．．．絕緣層
103．．．離子
104．．．脆化區域
120．．．支撐基板
121．．．含氮層
124．．．單晶半導體層
130．．．雷射光束
132．．．氧化膜
251．．．半導體層
252．．．半導體層
254．．．絕緣膜
255．．．閘極電極
256．．．閘極電極
257．．．低濃度雜質區域
258．．．通道形成區域
259．．．高濃度雜質區域
25n．．．脈衝寬度
260．．．通道形成區域
261．．．側壁絕緣膜
265．．．抗蝕劑
267．．．高濃度雜質區域
268．．．絕緣膜
269．．．層間絕緣膜
270．．．佈線
320．．．單晶半導體層
322．．．掃描線
323．．．信號線
324．．．像素電極
325．．．TFT
327．．．層間絕緣膜
328．．．電極
329．．．柱狀間隔物
330．．．取向膜
332．．．對置基板
333．．．對置電極
334．．．取向膜
335．．．液晶層
340．．．通道形成區域
341．．．高濃度雜質區域
401．．．選擇電晶體
402．．．顯示控制電晶體
403．．．半導體層
404．．．半導體層
405．．．掃描線
406．．．信號線
407．．．電流供應線
408．．．像素電極
410．．．電極
411．．．電極
412．．．閘極電極
413．．．電極
427．．．層間絕緣膜
428．．．隔斷層
429．．．EL層
430．．．對置電極
431．．．對置基板
432．．．樹脂層
451．．．通道形成區域
452．．．高濃度雜質區域
500．．．微處理器
501．．．算術邏輯單元
502．．．算術邏輯單元控制器
503．．．指令解碼器
504．．．中斷控制器
505．．．時序控制器
506．．．暫存器
507．．．暫存器控制器
508．．．匯流排界面
509．．．唯讀記憶體
510．．．記憶體介面
511．．．RFCPU
512．．．類比電路部
513．．．數位電路部
514．．．諧振電路
515．．．整流電路
516．．．恆壓電路
517．．．重定電路
518．．．振盪電路
519．．．解調電路
520．．．調變電路
521．．．RF介面
522．．．控制暫存器
523．．．時鐘控制器
524．．．介面
525．．．中央處理單元
526．．．隨機存取記憶體
527．．．唯讀記憶體
528．．．天線
529．．．電容器部
530．．．電源管理電路
550．．．加熱溫度
600．．．雷射光束
602．．．雷射振盪器
604．．．處理基板
606．．．載物台
608．．．控制器
610．．．加熱單元
612．．．反應室
616．．．窗口
620．．．氣體供給口
622．．．排氣口
628．．．氣體供給裝置
632．．．渦輪泵
634．．．乾燥泵
640．．．光學系統
700．．．手機
701．．．框體
702．．．框體
703．．．顯示部
704．．．揚聲器
705．．．麥克風
706．．．操作鍵
707．．．指向裝置
708．．．正面相機鏡頭
709．．．外部連接端子插口
710．．．耳機端子
711．．．鍵盤
712．．．外部記憶體插槽
713．．．背面相機
714．．．燈
在附圖中：
圖1A至1E是表示SOI基板的製造方法的一例的圖；
圖2A至2D是表示SOI基板的製造方法的一例的圖；
圖3是表示應用於SOI基板的製造方法的雷射照射裝置的一例的圖；
圖4A至4D是表示使用SOI基板的半導體裝置的製造方法的一例的圖；
圖5A至5C是表示使用SOI基板的半導體裝置的製造方法的一例的圖；
圖6是表示使用SOI基板的半導體裝置的一例的圖；
圖7是表示使用SOI基板的半導體裝置的一例的圖；
圖8A及8B是表示使用SOI基板的顯示裝置的一例的圖；
圖9A及9B是表示使用SOI基板的顯示裝置的一例的圖；
圖10A至10C是表示使用SOI基板的電子設備的圖；
圖11A及11B是表示基於雷射照射的有無的SOI基板中的元素濃度的實驗結果的一例的圖；
圖12是表示基於雷射照射的有無的SOI基板中的元素濃度的實驗結果的一例的圖；
圖13A及13B是表示進行了氫摻雜的SOI基板中的元素濃度的實驗結果的一例的圖。
124．．．單晶半導體層
130．．．雷射光束

Claims (19)

  1. 一種絕緣體上矽基板的製造方法，包括如下步驟：對單晶半導體基板添加氫，以在離該單晶半導體基板的表面有預定的深度的區域處形成脆化區域；夾著絕緣層貼合該單晶半導體基板和支撐基板；加熱該單晶半導體基板以沿該脆化區域分離該單晶半導體基板，藉以在該支撐基板上方夾著該絕緣層設置半導體層；以及使該半導體層的至少表層部熔融，其中，在該熔融步驟中對該半導體層添加氮，以使該半導體層包括氮濃度為1×1016 atoms/cm3 或更高的區域，以及其中，在該熔融步驟中對該半導體層添加氧，以使該半導體層包括氧濃度為2×1018 atoms/cm3 或更高的區域。
  2. 一種絕緣體上矽基板的製造方法，包括如下步驟：對單晶半導體基板添加氫，以在離該單晶半導體基板的表面有預定的深度的區域處形成脆化區域；夾著絕緣層貼合該單晶半導體基板和支撐基板；加熱該單晶半導體基板以沿該脆化區域分離該單晶半導體基板，藉以在該支撐基板上方夾著該絕緣層設置半導體層；以及使該半導體層的至少表層部熔融， 其中，在該熔融步驟中對該半導體層添加氧，以使該半導體層包括氧濃度為2×1018 atoms/cm3 或更高的區域。
  3. 如申請專利範圍第2項的絕緣體上矽基板的製造方法，其中當該半導體層熔融時對該半導體層添加氮，以使該半導體層中的氮濃度為5×1015 atoms/cm3 或更高。
  4. 如申請專利範圍第1或2項的絕緣體上矽基板的製造方法，其中在該熔融步驟中對該半導體層還添加碳，以使該半導體層中的碳濃度為1×1017 atoms/cm3 或更高。
  5. 如申請專利範圍第1或2項的絕緣體上矽基板的製造方法，其中藉由對該半導體層照射雷射光束來進行熔融。
  6. 如申請專利範圍第1或2項的絕緣體上矽基板的製造方法，其中藉由使用燈照射強光來進行熔融。
  7. 如申請專利範圍第5項的絕緣體上矽基板的製造方法，其中在被噴射包含氮、氧和碳中的至少一種的氣體的同時，該半導體層的表層部被熔融。
  8. 如申請專利範圍第1或2項的絕緣體上矽基板的製造方法，其中在該氫的添加的同時對該單晶半導體基板添加氮、氧和碳中的至少一種。
  9. 如申請專利範圍第1或2項的絕緣體上矽基板的製造方法，其中在使該半導體層的表層部熔融之前，在該半導體層上形成氮化矽膜、氧化矽膜、氧氮化矽膜或氮氧化矽膜。
  10. 一種絕緣體上矽基板的製造方法，包括如下步 驟：對單晶半導體基板添加氫，以在離該單晶半導體基板的表面有預定的深度的區域處形成脆化區域；夾著絕緣層貼合該單晶半導體基板和支撐基板；以及加熱該單晶半導體基板以沿該脆化區域分離該單晶半導體基板，藉以在該支撐基板上夾著該絕緣層設置半導體層，其中，在該氫的添加的同時對該單晶半導體基板添加氮，以使該半導體層包括氮濃度為1×1016 atoms/cm3 或更高的區域，以及其中，在該氫的添加的同時對該單晶半導體基板添加氧，以使該半導體層包括氧濃度為2×1018 atoms/cm3 或更高的區域。
  11. 一種絕緣體上矽基板的製造方法，包括如下步驟：對單晶半導體基板添加氫，以在離該單晶半導體基板的表面有預定的深度的區域處形成脆化區域；夾著絕緣層貼合該單晶半導體基板和支撐基板；以及加熱該單晶半導體基板以沿該脆化區域分離該單晶半導體基板，藉以在該支撐基板上夾著該絕緣層設置半導體層，其中，在該氫的添加的同時對該單晶半導體基板添加氧，以使該半導體層包括氧濃度為2×1018 atoms/cm3 或更高的區域。
  12. 如申請專利範圍第11項的絕緣體上矽基板的製造方法，其中在添加氫的同時對該單晶半導體基板添加氮，以使該半導體層中的氮濃度為5×1015 atoms/cm3 或更高。
  13. 如申請專利範圍第10或11項的絕緣體上矽基板的製造方法，其中在添加氫的同時對該單晶半導體基板添加碳，以使該半導體層中的碳濃度為1×1017 atoms/cm3 或更高。
  14. 如申請專利範圍第1、2、10和11項中任一項的絕緣體上矽基板的製造方法，其中使用玻璃基板作為該支撐基板。
  15. 一種半導體裝置的製造方法，該半導體裝置包括使用如申請專利範圍第1、2、10和11項中任一項的絕緣體上矽基板的製造方法形成的電晶體。
  16. 一種絕緣體上矽基板，包括支撐基板、該支撐基板上方的絕緣層和該絕緣層上方的半導體層，其中，該半導體層中的氮濃度為5×1015 atoms/cm3 或更高，以及其中，該半導體層中的氧濃度為2×1018 atoms/cm3 或更高。
  17. 一種絕緣體上矽基板，包括支撐基板、該支撐基板上的絕緣層和該絕緣層上的半導體層，其中，該半導體層中的氧濃度為2×1018 atoms/cm3 或更高。
  18. 一種絕緣體上矽基板，包括支撐基板、該支撐基板上的絕緣層和該絕緣層上的半導體層，其中，該半導體層中的碳濃度為1×1017 atoms/cm3 或更高，以及其中，該半導體層中的氧濃度為2×1018 atoms/cm3 或更高。
  19. 一種半導體裝置，其使用如申請專利範圍第16至18項中任一項的絕緣體上矽基板製造。
TW098135269A 2008-10-22 2009-10-19 絕緣體上矽基板及其製造方法 TWI483295B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008271676 2008-10-22

Publications (2)

Publication Number Publication Date
TW201030817A TW201030817A (en) 2010-08-16
TWI483295B true TWI483295B (zh) 2015-05-01

Family

ID=42107980

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098135269A TWI483295B (zh) 2008-10-22 2009-10-19 絕緣體上矽基板及其製造方法

Country Status (6)

Country Link
US (1) US8313989B2 (zh)
JP (1) JP5613397B2 (zh)
KR (1) KR101631456B1 (zh)
CN (1) CN101728312B (zh)
SG (1) SG161151A1 (zh)
TW (1) TWI483295B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859393B2 (en) * 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
US9227295B2 (en) * 2011-05-27 2016-01-05 Corning Incorporated Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer
JP5821311B2 (ja) * 2011-06-17 2015-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法
FR2984007B1 (fr) 2011-12-13 2015-05-08 Soitec Silicon On Insulator Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue
US9623628B2 (en) 2013-01-10 2017-04-18 Apple Inc. Sapphire component with residual compressive stress
EP2789004A1 (en) 2013-02-12 2014-10-15 Apple Inc. Multi-step ion implantation
US9416442B2 (en) * 2013-03-02 2016-08-16 Apple Inc. Sapphire property modification through ion implantation
CN104008961A (zh) * 2014-05-27 2014-08-27 复旦大学 一种改善硅晶片机械性能的方法
CN105428301A (zh) * 2014-09-17 2016-03-23 中国科学院上海微系统与信息技术研究所 利用微波退火技术低温制备goi的方法
CN105428302A (zh) * 2014-09-17 2016-03-23 中国科学院上海微系统与信息技术研究所 利用低温剥离技术制备绝缘体上材料的方法
JP6137165B2 (ja) 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
CN106409650B (zh) * 2015-08-03 2019-01-29 沈阳硅基科技有限公司 一种硅片直接键合方法
US10280504B2 (en) 2015-09-25 2019-05-07 Apple Inc. Ion-implanted, anti-reflective layer formed within sapphire material
CN107785304B (zh) * 2016-08-31 2020-03-20 沈阳硅基科技有限公司 以氮化物薄膜为绝缘埋层的soi材料及其制备方法
JP6299835B1 (ja) * 2016-10-07 2018-03-28 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
JP6812962B2 (ja) * 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US10943813B2 (en) 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
US11232975B2 (en) * 2018-09-26 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator (SOI) substrate having dielectric structures that increase interface bonding strength
CN110098145B (zh) * 2019-04-03 2021-08-17 京东方科技集团股份有限公司 单晶硅薄膜及其制作方法
CN110349843B (zh) 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
US10950631B1 (en) 2019-09-24 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor-on-insulator wafer having a composite insulator layer
CN114447257B (zh) * 2022-01-17 2023-11-28 深圳市华星光电半导体显示技术有限公司 柔性基板剥离方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1391931A1 (en) * 2001-05-29 2004-02-25 Nippon Steel Corporation Soi substrate

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5870536A (ja) 1981-10-22 1983-04-27 Fujitsu Ltd レ−ザアニ−ル方法
US4460670A (en) 1981-11-26 1984-07-17 Canon Kabushiki Kaisha Photoconductive member with α-Si and C, N or O and dopant
JPH0658966B2 (ja) 1982-05-17 1994-08-03 キヤノン株式会社 半導体素子
JP2838155B2 (ja) * 1990-09-29 1998-12-16 京セラ株式会社 薄膜トランジスタの製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US6444506B1 (en) 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
JP3927634B2 (ja) * 1995-10-25 2007-06-13 株式会社半導体エネルギー研究所 レーザーアニール方法及び薄膜トランジスタの作製方法
JPH1197379A (ja) 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6375738B1 (en) * 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
JP4379943B2 (ja) 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
JP4101409B2 (ja) 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP2001223175A (ja) 2000-02-08 2001-08-17 Toyota Central Res & Dev Lab Inc レーザアニール装置およびレーザアニール方法
JP2002094032A (ja) * 2000-09-12 2002-03-29 Fuji Electric Co Ltd 半導体基板およびその製作方法と、その基板を用いた半導体装置およびその製造方法
US7253032B2 (en) 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
TW544938B (en) 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
KR100766393B1 (ko) * 2003-02-14 2007-10-11 주식회사 사무코 규소 웨이퍼의 제조방법
JP4759919B2 (ja) 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
KR100567735B1 (ko) * 2004-05-15 2006-04-04 주식회사 한택 레이저를 이용한 고품질 soi웨이퍼 제조장치 및 방법
JP2006216826A (ja) 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
US20070117287A1 (en) 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
DE102006004870A1 (de) * 2006-02-02 2007-08-16 Siltronic Ag Halbleiterschichtstruktur und Verfahren zur Herstellung einer Halbleiterschichtstruktur
JP2008004821A (ja) * 2006-06-23 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
KR101447048B1 (ko) * 2007-04-20 2014-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판 및 반도체장치의 제조방법
US7960262B2 (en) 2007-05-18 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film
US7745268B2 (en) 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
US7776718B2 (en) 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
US7795111B2 (en) 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP5442224B2 (ja) 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
KR101499175B1 (ko) 2007-10-04 2015-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법
US7799658B2 (en) 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
WO2009057669A1 (en) 2007-11-01 2009-05-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US7851318B2 (en) 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
JP5286046B2 (ja) 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5404064B2 (ja) 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
US7932164B2 (en) 2008-03-17 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5552276B2 (ja) * 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
SG160310A1 (en) * 2008-10-02 2010-04-29 Semiconductor Energy Lab Manufacturing method of semiconductor substrate and semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1391931A1 (en) * 2001-05-29 2004-02-25 Nippon Steel Corporation Soi substrate

Also Published As

Publication number Publication date
JP5613397B2 (ja) 2014-10-22
KR20100044706A (ko) 2010-04-30
TW201030817A (en) 2010-08-16
US8313989B2 (en) 2012-11-20
US20100096720A1 (en) 2010-04-22
KR101631456B1 (ko) 2016-06-17
CN101728312B (zh) 2014-04-09
CN101728312A (zh) 2010-06-09
SG161151A1 (en) 2010-05-27
JP2010123931A (ja) 2010-06-03

Similar Documents

Publication Publication Date Title
TWI483295B (zh) 絕緣體上矽基板及其製造方法
JP5552276B2 (ja) Ｓｏｉ基板の作製方法
TWI538111B (zh) Ｓｏｉ基板的製造方法
TWI470682B (zh) 設置有半導體膜的基底及其製造方法
JP5567794B2 (ja) Ｓｏｉ基板の作製方法
TWI494974B (zh) Ｓｏｉ基板的製造方法
JP5663150B2 (ja) Ｓｏｉ基板の作製方法
KR20100038165A (ko) Ｓｏｉ 기판의 제작 방법
JP2009212503A (ja) Ｓｏｉ基板の作製方法
US8343847B2 (en) Manufacturing method of SOI semiconductor device
JP2010109353A (ja) Ｓｏｉ基板の作製方法
JP5666794B2 (ja) Ｓｏｉ基板の作製方法
JP5667767B2 (ja) Ｓｏｉ基板の作製方法
JP5580010B2 (ja) 半導体装置の作製方法
JP2010177662A (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees