CN107431018B - 半导体外延晶片的制造方法及固体摄像元件的制造方法 - Google Patents

半导体外延晶片的制造方法及固体摄像元件的制造方法 Download PDF

Info

Publication number
CN107431018B
CN107431018B CN201580070696.8A CN201580070696A CN107431018B CN 107431018 B CN107431018 B CN 107431018B CN 201580070696 A CN201580070696 A CN 201580070696A CN 107431018 B CN107431018 B CN 107431018B
Authority
CN
China
Prior art keywords
manufacturing
semiconductor
layer
wafer
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580070696.8A
Other languages
English (en)
Other versions
CN107431018A (zh
Inventor
广濑谅
奥山亮辅
栗田成
栗田一成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN107431018A publication Critical patent/CN107431018A/zh
Application granted granted Critical
Publication of CN107431018B publication Critical patent/CN107431018B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种具有更高的吸杂能力的半导体外延晶片的制造方法。本发明的半导体外延晶片(100)的制造方法的特征在于，具有：第1工序，对半导体晶片(10)的表面(10A)照射簇离子(12)，在该半导体晶片的表面部形成固溶有所述簇离子的构成元素的改性层(14)；及第2工序，在所述半导体晶片的改性层(14)上形成外延层(18)，所述第1工序在将所述半导体晶片(10)的温度保持为低于25℃的状态下进行。

Description

半导体外延晶片的制造方法及固体摄像元件的制造方法
技术领域
本发明涉及一种半导体外延晶片的制造方法及固体摄像元件的制造方法。
背景技术
作为使半导体器件的特性劣化的因素可列举金属污染。例如在背面照射型固体摄像元件中，混入成为该元件的基板的半导体外延晶片中的金属成为使固体摄像元件的暗电流增加的因素，产生被称为白色损伤缺陷的缺陷。背面照射型固体摄像元件通过将布线层等配置在传感器部的更下层，将来自外部的光直接取入至传感器，即使在暗处等也能够拍摄更鲜明的图像或动画，因此，近年来在数码摄像机或智能手机等手机中广泛使用。因此期望极力减少白色损伤缺陷。
金属混入晶片中主要在半导体外延晶片的制造工序及固体摄像元件的制造工序(器件制造工序)中产生。前者的半导体外延晶片的制造工序中的金属污染被认为是由来自外延生长炉的构成材料的重金属颗粒所造成的金属污染，或者由于使用氯类气体来作为外延生长时的炉内气体所以其配管材料被金属腐蚀而产生的重金属颗粒所造成的金属污染等。近年来，该些金属污染通过将外延生长炉的构成材料替换为耐腐蚀性优异的材料等而某种程度地得到改善，但不充分。另一方面，在后者的固体摄像元件的制造工序中，在离子注入、扩散及氧化热处理等各处理中，担心半导体基板的重金属污染。
为了抑制此种重金属污染，存在有在半导体晶片中形成用于捕获重金属的吸杂部位的技术。作为其方法之一，已知有在半导体晶片中注入离子之后形成外延层的方法。在该方法中，离子注入区域作为吸杂部位而发挥功能。
在专利文献1中记载了一种半导体外延晶片的制造方法，其具有：第1工序，对半导体晶片的表面照射簇离子，在该半导体晶片的表面部形成固溶有所述簇离子的构成元素的改性层；第2工序，在所述半导体晶片的改性层上形成外延层。
现有技术文献
专利文献
专利文献1：国际公开第2012/157162号。
发明内容
发明要解决的课题
在专利文献1中示出：照射簇离子而形成的改性层获得比注入单体离子(单离子)而所得的离子注入区域更高的吸杂能力。然而，为了使半导体器件的特性进一步得以提高，要求提供一种具有更高的吸杂能力的半导体外延晶片。
因此，本发明的目的在于鉴于上述课题来提供一种具有更高的吸杂能力的半导体外延晶片的制造方法。
用于解决课题的方案
本发明人等通过进一步的研究而获得以下发现。即，为了进一步提高专利文献1中的改性层的吸杂能力，例如有效的是使簇离子的剂量变多。然而，若使剂量过多，则在之后所形成的外延层中产生大量外延缺陷，因此本发明人等摸索以低剂量提高吸杂能力的方法，并着眼于簇离子照射时的半导体晶片的温度(以下也称为“基板温度”。)。其结果是，本发明人等发现：通过在将基板温度保持为低于室温(25℃)的状态下照射簇离子，在之后所得的半导体外延晶片中获得更高的吸杂能力。
基于上述发现，本发明的主旨如下所示。
(1)一种半导体外延晶片的制造方法，其特征在于，具有：
第1工序，对半导体晶片的表面照射簇离子，在该半导体晶片的表面部形成固溶有所述簇离子的构成元素的改性层；及
第2工序，在所述半导体晶片的改性层上形成外延层，
所述第1工序在将所述半导体晶片的温度保持为低于25℃的状态下进行。
(2)如上述(1)所述的半导体外延晶片的制造方法，其中，所述第1工序在将所述半导体晶片的温度保持为0℃以下的状态下进行。
(3)如上述(1)或(2)所述的半导体外延晶片的制造方法，其中，所述第1工序在将所述半导体晶片的温度保持为-200℃以上的状态下进行。
(4)如上述(1)～(3)的任一项所述的半导体外延晶片的制造方法，其中，所述第1工序在所述改性层中的厚度方向的一部分成为非晶层的条件下进行。
(5)如上述(4)所述的半导体外延晶片的制造方法，其中，所述第1工序在所述非晶层的所述半导体晶片表面侧的表面的平均深度为自所述半导体晶片表面起20nm以上的条件下进行。
(6)如上述(1)～(5)的任一项所述的半导体外延晶片的制造方法，其中，所述簇离子含有碳来作为构成元素。
(7)如上述(6)所述的半导体外延晶片的制造方法，其中，所述簇离子含有包括碳的两种以上的元素来作为构成元素。
(8)如上述(6)或(7)所述的半导体外延晶片的制造方法，其中，所述簇离子的碳原子数为16个以下。
(9)如上述(6)～(8)的任一项所述的半导体外延晶片的制造方法，其中，在所述第1工序中，碳的剂量为1×1013原子/cm2～5×1015原子/cm2。
(10)一种固体摄像元件的制造方法，其特征在于：在通过上述(1)～(9)的任一项所述的制造方法而制造的半导体外延晶片的所述外延层形成固体摄像元件。
发明效果
通过本发明的半导体外延晶片的制造方法，能够获得具有更高的吸杂能力的半导体外延晶片。
附图说明
图1是说明本发明的一实施方式的半导体外延晶片100的制造方法的示意剖面图。
图2是对硅晶片的表面以碳的剂量为5×1014原子/cm2照射簇离子C3H5后、外延层形成前的改性层的剖面的TEM图像，(A)是基板温度为25℃(室温)的情况，(B)是基板温度为-30℃的情况。
图3是对硅晶片的表面以碳的剂量为2×1015原子/cm2照射簇离子C3H5后、外延层形成前的改性层的剖面的TEM图像，(A)是基板温度为25℃(室温)的情况，(B)是基板温度为-30℃的情况。
具体实施方式
以下，参考附图并对本发明的实施方式加以详细说明。另外，在图1中，为了方便说明，与实际厚度的比例不同，相对于半导体晶片10而夸张地示出改性层14、非晶层16、及外延层18的厚度。
(半导体外延晶片的制造方法)
本发明的一实施方式的半导体外延晶片100的制造方法如图1所示那样具有：第1工序(图1(A)、图1(B))，对半导体晶片10的表面10A照射簇离子12，在半导体晶片10的表面部形成固溶有该簇离子12的构成元素的改性层14；第2工序(图1(C))，在半导体晶片10的改性层14上形成外延层18。图1(C)是该制造方法的结果所得的半导体外延晶片100的示意剖面图。外延层18成为用以制造背面照射型固体摄像元件等半导体元件的器件层。
作为半导体晶片10，例如可列举包含硅、化合物半导体(GaAs、GaN、SiC)且在表面并不具有外延层的块状(bulk)的单晶晶片，但是，在制造背面照射型固体摄像元件的情况下，通常使用块状的单晶硅晶片。此外，半导体晶片10能够使用利用线锯等对通过直拉法(czochralski process)(CZ法)或悬浮区熔法(FZ法)生长的单晶硅锭进行切片后的晶片。此外，为了获得更高的吸杂能力，也可在半导体晶片10中添加碳及/或氮。进而，也可在半导体晶片10中添加规定浓度的任意掺杂剂来做成所谓n+型或p+型、或者n-型或p-型的基板。
此外，作为半导体晶片10，也可使用在块状半导体晶片表面形成有半导体外延层的外延半导体晶片。例如为在块状的单晶硅晶片的表面形成有硅外延层的外延硅晶片。硅外延层能够通过CVD法在通常条件下形成。关于外延层，优选为厚度为0.1μm～20μm的范围内，更优选为0.2μm～10μm的范围内。
在此，本实施方式的特征的工序是图1(A)中所示的簇离子照射工序。在本说明书中，所谓“簇离子”是表示对多个原子或分子集合而成为块的簇赋予正电荷或负电荷而离子化而成的离子。簇是多个(通常为2～2000个左右)原子或分子相互结合而成的块状的集团。
在对硅晶片照射例如包含碳与氢的簇离子的情况下，簇离子12若照射至硅晶片，则因其能量而瞬间成为1350℃～1400℃左右的高温状态而硅熔解。之后，硅快速地冷却，碳及氢固溶于硅晶片中的表面附近。即，本说明书中的所谓“改性层”是表示所照射的离子的构成元素固溶于半导体晶片表面部的晶体的晶格间位置或替换位置的层。利用二次离子质谱分析法(SIMS：Secondary Iron Mass Spectrometry)的硅晶片的深度方向上的碳的浓度分布依赖于簇离子的加速电压及簇尺寸，但是，与单体离子的情况相比而言变锐利(sharp)，所照射的碳的局部存在的区域(即，改性层)的厚度为大概500nm以下(例如50nm～400nm左右)。该改性层14成为吸杂部位。
在此，在本实施方式中，其特征在于，如图1(A)所示那样，在将半导体晶片10的温度(基板温度)保持为低于25℃的状态下进行第1工序。由此，能够在之后所得的半导体外延晶片100中获得更高的吸杂能力。因此，由通过本实施方式而所得的半导体外延晶片100制造的背面照射型固体摄像元件能够期待抑制白色损伤缺陷的产生。自更充分地获得该效果的观点考虑，优选将第1工序时的基板温度保持为0℃以下。
本发明人等以如下方式考虑通过降低第1工序时的基板温度而使吸杂能力提高的作用。簇离子在与半导体晶片发生冲撞时产生热，由于该热而使半导体晶片表面部加热。本发明人等确认到通过该加热而由于簇离子照射导入至半导体晶片表面部的损伤恢复(自退火效果)。认为：在第1工序时的基板温度较低的情况下，阻碍该自退火效果，所导入的损伤未充分地恢复，而作为有效的吸杂槽(gettering sink)而残存。
在本实施方式中，降低基板温度能够提高吸杂能力，因此也可不进一步提高剂量。因此，也具有容易抑制外延缺陷的产生的优点。
其次，根据本发明人等的研究，在对半导体晶片照射簇离子的情况下，根据照射条件，存在在改性层中形成非晶区域的情况与并未形成的情况。而且，与在改性层中并无非晶区域的情况相比而言，在改性层的厚度方向的一部分形成非晶层的情况能够获得更高的吸杂能力。即，自获得更高的吸杂能力的观点考虑，优选为：如图1(B)所示那样，以使改性层14中的厚度方向的一部分成为非晶层16的方式进行簇离子照射。进而，根据本发明人等的研究可知存在如下倾向：第1工序时的基板温度越低，则在照射后越容易形成非晶层16。换言之，基板温度越低，则形成非晶层16所需的剂量越小。
在本实施方式中，如图1(B)所示，以使非晶层16的半导体晶片表面侧的表面16A的平均深度D优选为自半导体晶片表面10A起20nm以上、200nm以下而更优选为20nm以上、80nm以下的方式进行簇离子照射。由此能够充分抑制之后所形成的外延层18中的外延缺陷的产生。
另外，越降低基板温度，且越提高剂量，则越容易形成非晶层16，但若使基板温度过低或者若使剂量过高，则非晶层16变厚，改性层14的表面也成为非晶层。若在非晶层16上使外延层18生长，则牵涉到外延缺陷的产生。自该观点考虑，第1工序时的基板温度优选为保持为-200℃以上，更优选为-120℃以上。其原因在于：在不足-200℃的情况下，存在并不依据簇照射条件而过度地形成非晶层16而不能抑制外延缺陷的产生的情况。
非晶层16的平均厚度优选为100nm以下，更优选为60nm以下。其原因在于：在超过100nm的情况下，存在难以选定用于使表面16A的平均深度为自半导体晶片表面10A起20nm以上的簇照射条件的可能性。
另外，如图1(B)或之后所说明的图3(B)所示那样，非晶层的表面根据横向的位置而深度不均匀，但是，本发明中的“非晶层的半导体晶片表面侧的表面的平均深度”是通过利用透射型电子显微镜(TEM：Transmission Electron Microscope)观察非晶层的剖面而所得的TEM图像中的表面的平均深度来定义。“平均深度”是非晶层与晶体区域的边界线的最浅位置与最深位置的中间深度。此外，“非晶层的平均厚度”也通过TEM图像中的非晶层的平均厚度、即非晶层的两个表面的平均深度之差来定义。TEM图像的倍率只要为能够明瞭地观察非晶层的程度即可，在图2、图3中所示的实施例中为50万倍。另外，如图1(C)所示那样，若在簇离子的照射后形成外延层18，则由于此时的热而改性层14中的结晶性恢复，非晶层16消失。
簇离子根据结合方式而存在多种簇，例如能够通过以下文献中所记载的那样的公知的方法而生成。作为气体簇束的生成法是：(1)日本特开平9-41138号公报、(2)日本特开平4-354865号公报，作为离子束的生成法是：(1)荷電粒子ビーム工学：石川順三：ISBN978-4-339-00734-3：コロナ社、(2)電子·イオンビーム工学：電気学会：ISBN4-88686-217-9：オーム社、(3)クラスターイオンビーム基礎と応用：ISBN4-526-05765-7：日刊工業新聞社。此外，通常在正电荷的簇离子的产生中使用Nielsen型离子源或Kaufman型离子源，在负电荷的簇离子的产生中使用利用批量生产(volume production)法的大电流负离子源。
基板温度能够通过在簇离子照射装置内对载置半导体晶片的工作台进行冷却而降低。具体而言，在工作台内部普遍设置的流路内流动使用冷却器(chiller)而保持为一定温度的液体氮、乙二醇等冷媒，由此，对工作台进行冷却。能够通过变更冷媒的温度或流速来调整基板温度。
以下，关于基板温度以外的簇离子的照射条件加以说明。
首先，关于所照射的元素，只要为有助于吸杂的元素，则并不被特别限定，能够列举碳、硼、磷、砷等。然而，自获得更高的吸杂能力的观点考虑，簇离子优选含有碳来作为构成元素。
此外，作为照射元素，更优选包括碳的两种以上的元素。特别优选除了碳以外还照射从包含硼、磷、砷及锑的组选择的一种或两种以上的掺杂剂元素。其原因在于：根据固溶的元素的种类，能够有效率地吸杂的金属的种类有所不同，因此通过固溶两种以上的元素而能够应对范围更广的金属污染。例如在碳的情况下，能够有效率地吸杂镍，在硼的情况下，能够有效率地吸杂铜、铁。
离子化的化合物也不被特别限定，但是，作为可离子化的碳源化合物，能够使用乙烷、甲烷、二氧化碳(CO2)等，作为可离子化的硼源化合物，能够使用乙硼烷、癸硼烷(B10H14)等。例如在将混合有联苄与癸硼烷的气体作为材料气体的情况下，能够生成碳、硼及氢集合而成的氢化合物簇。此外，若将环己烷(C6H12)作为材料气体，则能够生成包含碳及氢的簇离子。作为碳源化合物，特别优选使用由芘(C16H10)、联苄(C14H14)等生成的簇CnHm(3≤n≤16，3≤m≤10)。其原因在于容易控制较小尺寸的簇离子束。
作为离子化的化合物，也优选为含有碳及上述掺杂剂元素这两者的化合物。其原因在于：若将这种化合物作为簇离子而进行照射，则能够通过一次照射而使碳及掺杂剂元素这两者固溶。
关于在改性层中是否形成非晶层、及已形成的情况下的非晶层16的表面16A的平均深度，除了基板温度以外还由簇离子的剂量、簇尺寸、簇离子的加速电压、及束电流值等控制，在其中也较大程度地依赖于基板温度、剂量及簇尺寸。在本说明书中，所谓“簇尺寸”是表示构成一个簇的原子或分子的个数。
簇尺寸能够适当设定为2个～100个，优选为60个以下，更优选为50个以下，在后述的实施例中，使用簇尺寸为8个的C3H5。簇尺寸的调整能够通过调整自喷嘴所喷出的气体的气体压力及真空容器的压力、离子化时的对长丝所施加的电压等来进行。另外，簇尺寸能够通过利用四极高频电场的质量分析或飞行时间质量分析而求出簇个数分布并采用簇个数的平均值来求出。
簇离子的剂量能够通过控制离子照射时间来调整。虽然也依赖于簇尺寸，但在基板温度为室温的情况下，为了在改性层14中形成非晶层16，需要使碳的剂量大概为1×1015原子/cm2以上，但若像本实施方式那样降低基板温度，则能够以更低的剂量形成非晶层。碳的剂量优选为1×1013原子/cm2～5×1015原子/cm2，自将非晶层16的半导体晶片表面侧的表面16A的平均深度确保为自半导体晶片表面10A起20nm以上的观点考虑，碳的剂量更优选为5×1014原子/cm2～2×1015原子/cm2。
簇离子的加速电压与簇尺寸一同对改性层18中的构成元素的深度方向的浓度分布的峰值位置带来影响，因此也间接地对非晶层的深度带来影响。作为为了使非晶层16的半导体晶片表面侧的表面16A的平均深度为自半导体晶片表面10A起20nm以上而必要的条件，在使用CnHm(3≤n≤16，3≤m≤10)来作为簇离子的情况下，每个碳原子的加速电压为超过0keV/原子且为50keV/原子以下，优选为40keV/原子以下。
另外，在加速电压的调整中通常使用(1)静电加速、(2)高频加速这两种方法。作为前者的方法，存在有等间隔地排列多个电极并在这些之间施加相等的电压而在轴向上制造等加速电场的方法。作为后者的方法，存在有一面使离子以直线状移行一面使用高频进行加速的线性直线加速器(linac)法。
为了在改性层14中形成非晶层16并使其表面16A的平均深度为自半导体晶片表面10A起20nm以上，束电流值需要为大概100μA以上、1000μA以下。
其次，对本实施方式中的热处理加以说明。与注入单体离子相比而言，照射簇离子对半导体晶片的结晶带来的损伤小。因此，在一实施方式中，在上述第1工序后，能够并不对半导体晶片进行用以恢复结晶性的热处理，而将半导体晶片搬送至外延生长装置进行上述第2工序，能够有效率地制造具有高的吸杂能力的半导体外延晶片100。即，无需使用RTA(Rapid Thermal Annealing，快速热退火)或RTO(Rapid Thermal Oxidation，快速热氧化)等与外延装置不同的快速升降温热处理装置等来进行恢复热处理。其原因在于：在以下所述的用于形成外延层18的外延装置内，能够通过在外延生长之前进行的氢烘处理而充分恢复半导体晶片10的结晶性。
当然，也可在第1工序后、第2工序之前，使用与外延装置不同的热处理装置来进行恢复热处理。该恢复热处理只要在900℃以上、1200℃以下进行10秒以上、1小时以下即可。该恢复热处理例如能够在将半导体晶片10搬送至外延生长装置内之前使用RTA或RTO等快速升降温热处理装置、或批式热处理装置(立式热处理装置、卧式热处理装置)来进行。
作为形成于改性层14上的外延层18，可列举硅外延层，能够通过通常的条件而形成。例如将氢作为载气，将二氯甲硅烷、三氯甲硅烷等原料气体导入至腔室内，生长温度也因所使用的原料气体而异，但是，能够在大概为1000℃～1200℃的范围的温度下，通过CVD法而在半导体晶片10上外延生长。外延层18优选为厚度为1μm～15μm的范围内。其原因在于：在不足1μm的情况下，存在由于来自半导体晶片10的掺杂剂的向外扩散而造成外延层18的电阻率变化的可能性，此外在超过15μm的情况下，存在对固体摄像元件的光谱灵敏度特性产生影响。
(半导体外延晶片)
其次，关于通过上述制造方法而所得的半导体外延晶片100加以说明。半导体外延晶片100如图1(C)所示那样具有：半导体晶片10、形成于该半导体晶片10的表面部的在半导体晶片10中固溶有规定元素的改性层14、及该改性层14上的外延层18。本实施方式的半导体外延晶片100具有较高的吸杂能力。
改性层14的定义如上所述，能够通过SIMS(二次离子质谱仪)，自半导体晶片10的表面10A起在深度方向上进行元素分析，而确定为规定元素的深度方向的浓度分布中的陡峭的峰值部分。改性层14通常自半导体晶片10的表面10A起，在距该表面10A的深度为50nm～400nm的范围延伸。
作为规定元素，若为除半导体晶片的主材料(在硅晶片的情况下为硅)以外的元素，则并不被特别限定，但是，如上所述优选设为碳或含有碳的两种以上元素。
在形成外延层18之前使改性层14中的非晶层的表面16A的平均深度为自半导体晶片的表面10A起20nm以上的情况下，能够使外延层18的外延缺陷密度为0.04个/cm2以下。
(固体摄像元件的制造方法)
本发明的实施方式的固体摄像元件的制造方法的特征在于：在位于通过上述的制造方法而制造的半导体外延晶片100的表面的外延层18上形成固体摄像元件。与以往相比而言，通过该制造方法而获得的固体摄像元件能够充分抑制白色损伤缺陷的产生。
实施例
准备由CZ单晶硅锭获得的n型硅晶片(直径：300mm、厚度：725μm、掺杂剂：磷、掺杂剂浓度：5.0×1014原子/cm3)。其次，使用簇离子产生装置(日新离子机器公司制、型号：CLARIS)，由环己烷生成C3H5簇，照射至硅晶片的表面而形成改性层。此时的基板温度及碳的剂量为表1中记载的条件。每个碳原子的加速电压为23.4keV/原子、束电流值为800μA、倾斜(Tilt)：0°、扭转(Twist)：0°。
通过TEM观察簇离子照射不久后的改性层周边的剖面。将各实验例中的非晶层的有无、表面的平均深度、及厚度表示于表1中。作为代表，将表1中的No.5表示于图2(A)中，将No.7表示于图2(B)中。此外，将No.13、No.14分别表示于图3(A)、图3(B)中。在图中，看出发白的部分为非晶层。在图2(A)中并未确认到非晶层的存在，相对于此，在图2(B)中虽然未确认到明确的非晶层的存在，但与图2(A)相比较而言，确认到认为是由簇离子照射带来的损伤起因的浓淡反差的不同。另一方面，在与No.5、No.7相比而言剂量变高的No.13、No.14中，根据图3(A)、图3(B)可知，均确认到非晶层的存在。图3(A)的表面的平均深度为50nm，厚度为10nm，相对于此，图3(B)的表面的平均深度为20nm，厚度为60nm。即，确认到通过使基板温度自25℃成为-30℃而非晶层的厚度增大。
关于各硅晶片，分别通过SIMS测定而测定碳及氢的浓度分布。在自硅晶片表面起200nm左右的范围中，确认到陡峭的峰值，因此能够确定改性层。将各实验例中的改性层的厚度表示于表1中。
之后，将各硅晶片搬送至单片式外延生长装置(Applied Materials公司制)内，在装置内、1120℃的温度下实施30秒的氢烘处理后，将氢作为载气，将三氯甲硅烷作为原料气体，在1150℃下通过CVD法而在硅晶片的改性层上外延生长硅外延层(厚度：8μm、掺杂剂：磷、掺杂剂浓度：1.0×1015原子/cm3)，获得硅外延晶片。
＜吸杂能力的评价＞
通过Ni污染液(均为1.0×1013/cm2)，使用旋涂污染法而故意地污染各实验例中所制作的硅外延晶片的表面，继而在900℃下实施30分钟的热处理。之后进行SIMS测定，测定改性层中所捕获的Ni捕获量(Ni分布的积分值)。将结果表示于表1中。
[表1]
根据表1可知：通过使第1工序的基板温度低于室温，在相同剂量下相比较而言，能够获得更高的吸杂能力。此外，在发明例中，在改性层中形成非晶层的情况下，也能够获得更高的吸杂能力。认为其原因在于：在形成外延层之后，非晶层的区域再次结晶化，该区域也作为吸杂部位而做出贡献。
另外，通过Surfscan SP1(KLA-Tencor公司制造)，在常规(Normal)模式下对各实验例中所制成的硅外延晶片的外延层的表面进行测定，在将计数为90nm以上的LPD的外延层的表面中计数为LPD-N的外延层的表面测定为外延缺陷时，在No.15的比较例中观察到0.04个/cm2左右的外延缺陷，在No.16的发明例中观察到0.28个/cm2左右的外延缺陷，除此以外各实验例均未观察到外延缺陷。
产业上的可利用性
通过本发明能够提供具有更高的吸杂能力的半导体外延晶片的制造方法。
附图标记说明
100-半导体外延晶片，10-半导体晶片，10A-半导体晶片的表面，12-簇离子，14-改性层，16-非晶层，16A-非晶层的半导体晶片表面侧的表面，18-外延层。

Claims (9)

1.一种半导体外延晶片的制造方法，其特征在于，具有：
第1工序，对半导体晶片的表面照射含有碳来作为构成元素的簇离子，在该半导体晶片的表面部形成固溶有所述簇离子的构成元素的成为吸杂部位的改性层；及
第2工序，在所述半导体晶片的改性层上形成外延层，
所述第1工序在将所述半导体晶片的温度保持为低于25℃的状态下进行。
2.根据权利要求1所述的半导体外延晶片的制造方法，其中，
所述第1工序在将所述半导体晶片的温度保持为0℃以下的状态下进行。
3.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，
所述第1工序在将所述半导体晶片的温度保持为-200℃以上的状态下进行。
4.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，
所述第1工序在所述改性层中的厚度方向的一部分成为非晶层的条件下进行。
5.根据权利要求4所述的半导体外延晶片的制造方法，其中，
所述第1工序在所述非晶层的所述半导体晶片表面侧的表面的平均深度为自所述半导体晶片表面起20nm以上的条件下进行。
6.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，
所述簇离子含有两种以上的元素来作为构成元素，并且，所述两种以上的元素中的一种是碳。
7.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，
所述簇离子的碳原子数为16个以下。
8.根据权利要求1或2所述的半导体外延晶片的制造方法，其中，
在所述第1工序中，碳的剂量为1×1013原子/cm2～5×1015原子/cm2。
9.一种固体摄像元件的制造方法，其特征在于，
在利用根据权利要求1～8的任一项所述的制造方法制造的半导体外延晶片的所述外延层上形成固体摄像元件。
CN201580070696.8A 2014-12-25 2015-11-25 半导体外延晶片的制造方法及固体摄像元件的制造方法 Expired - Fee Related CN107431018B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-262746 2014-12-25
JP2014262746A JP6137165B2 (ja) 2014-12-25 2014-12-25 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
PCT/JP2015/083831 WO2016104080A1 (ja) 2014-12-25 2015-11-25 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
CN107431018A CN107431018A (zh) 2017-12-01
CN107431018B true CN107431018B (zh) 2019-03-05

Family

ID=56150112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580070696.8A Expired - Fee Related CN107431018B (zh) 2014-12-25 2015-11-25 半导体外延晶片的制造方法及固体摄像元件的制造方法

Country Status (6)

Country Link
US (1) US10224203B2 (zh)
JP (1) JP6137165B2 (zh)
KR (1) KR101856039B1 (zh)
CN (1) CN107431018B (zh)
TW (1) TWI611482B (zh)
WO (1) WO2016104080A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6459948B2 (ja) * 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6737066B2 (ja) 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6724824B2 (ja) * 2017-03-08 2020-07-15 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP6772966B2 (ja) * 2017-06-14 2020-10-21 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法及び半導体エピタキシャルウェーハの製造方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261060A (ja) * 1990-03-09 1991-11-20 Hitachi Ltd イオン注入装置、イオン注入方法およびそれを用いた半導体集積回路装置の製造方法
JPH04196416A (ja) * 1990-11-28 1992-07-16 Fujitsu Ltd 半導体装置の製造方法と製造装置
CN101728312A (zh) * 2008-10-22 2010-06-09 株式会社半导体能源研究所 Soi衬底及其制造方法
US7811901B1 (en) * 2007-12-03 2010-10-12 Silicon Genesis Corporation Method and edge region structure using co-implanted particles for layer transfer processes
WO2014076921A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244820A (en) 1990-03-09 1993-09-14 Tadashi Kamata Semiconductor integrated circuit device, method for producing the same, and ion implanter for use in the method
JP2549012B2 (ja) 1990-10-02 1996-10-30 大日本スクリーン製造株式会社 画像記録装置
JPH0817841A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 半導体基板，半導体装置及び半導体装置の製造方法
JPH11251207A (ja) * 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6070095B2 (ja) 2012-11-13 2017-02-01 株式会社Sumco エピタキシャルシリコンウェーハの汚染評価方法およびエピタキシャル成長装置炉内の汚染評価方法
JP6065848B2 (ja) 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261060A (ja) * 1990-03-09 1991-11-20 Hitachi Ltd イオン注入装置、イオン注入方法およびそれを用いた半導体集積回路装置の製造方法
JPH04196416A (ja) * 1990-11-28 1992-07-16 Fujitsu Ltd 半導体装置の製造方法と製造装置
US7811901B1 (en) * 2007-12-03 2010-10-12 Silicon Genesis Corporation Method and edge region structure using co-implanted particles for layer transfer processes
CN101728312A (zh) * 2008-10-22 2010-06-09 株式会社半导体能源研究所 Soi衬底及其制造方法
WO2014076921A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Also Published As

Publication number Publication date
TW201635386A (zh) 2016-10-01
US10224203B2 (en) 2019-03-05
JP6137165B2 (ja) 2017-05-31
JP2016122762A (ja) 2016-07-07
KR20170080703A (ko) 2017-07-10
US20170352545A1 (en) 2017-12-07
TWI611482B (zh) 2018-01-11
WO2016104080A1 (ja) 2016-06-30
CN107431018A (zh) 2017-12-01
KR101856039B1 (ko) 2018-05-09

Similar Documents

Publication Publication Date Title
CN104781918B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
KR102082191B1 (ko) 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법
CN105814671B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN107431018B (zh) 半导体外延晶片的制造方法及固体摄像元件的制造方法
CN104781919B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
CN104823269B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
CN108496239A (zh) 半导体外延晶片的制造方法以及固体摄像元件的制造方法
KR101856012B1 (ko) 에피택셜 웨이퍼의 제조방법 및 에피택셜 웨이퍼
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6442818B2 (ja) シリコンウェーハおよびその製造方法
JP6508030B2 (ja) シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
KR20190017039A (ko) 에피택셜 실리콘 웨이퍼의 제조방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조방법
CN111108583B (zh) 半导体外延晶片及其制造方法、以及固体摄像元件的制造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190305