CN105814671B - 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法 - Google Patents

半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法 Download PDF

Info

Publication number
CN105814671B
CN105814671B CN201480068832.5A CN201480068832A CN105814671B CN 105814671 B CN105814671 B CN 105814671B CN 201480068832 A CN201480068832 A CN 201480068832A CN 105814671 B CN105814671 B CN 105814671B
Authority
CN
China
Prior art keywords
layer
semiconductor
wafer
defect
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480068832.5A
Other languages
English (en)
Other versions
CN105814671A (zh
Inventor
奥山亮辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to CN201710594191.2A priority Critical patent/CN107452603B/zh
Publication of CN105814671A publication Critical patent/CN105814671A/zh
Application granted granted Critical
Publication of CN105814671B publication Critical patent/CN105814671B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明的半导体外延晶片(100)的制造方法的特征在于，具有：第一工序，对半导体晶片(10)的表面(10A)照射簇离子(12)，在该半导体晶片的表面部形成上述簇离子的构成元素固溶而成的改性层(14)；第二工序，在上述半导体晶片的改性层(14)上形成外延层(18)；其中，进行上述第一工序，以使上述改性层(14)的厚度方向的一部分成为无定形层(16)，并且使该无定形层(16)的上述半导体晶片表面侧的表面(16A)的平均深度为从上述半导体晶片表面(10A)起20nm以上。

Description

半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像 元件的制造方法
技术领域
本发明涉及半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法。
背景技术
作为使半导体器件的特性劣化的主要原因，可举出金属污染。例如，在背面照射型固体摄像元件中，作为该元件的基板的半导体外延晶片中混入的金属成为使固体摄像元件的暗电流增加的主要原因，产生称为白色损伤缺陷(白傷欠陥)的缺陷。背面照射型固体摄像元件通过将布线层等配置在传感器部之下的下层，从而将来自外部的光直接导入传感器，即使在暗处等也能够拍摄更清晰的图像、活动图像，所以近年来被广泛用于数码摄像机、智能手机等便携式电话。因此，期望尽量减少白色损伤缺陷。
晶片中金属的混入主要在半导体外延晶片的制造工序和固体摄像元件的制造工序(器件制造工序)中产生。前者即半导体外延晶片的制造工序中的金属污染被认为是由来自外延生长炉的构成材料的重金属微粒造成的金属污染，或者是由于外延生长时使用氯系气体作为炉内气体而使其配管材料金属腐蚀所产生的重金属微粒造成的金属污染等。近年来，这些金属污染通过将外延生长炉的构成材料更换为耐腐蚀性优异的材料等而在一定程度上得到了改善，但并不充分。另一方面，后者即固体摄像元件的制造工序中，在离子注入、扩散和氧化热处理等各处理中，半导体基板的重金属污染也令人担忧。
为了抑制此类重金属污染，有在半导体晶片中形成用于捕获重金属的吸杂部位(gettering site)的技术。作为其方法之一，已知向半导体晶片中注入离子，然后形成外延层的方法。该方法中，离子注入区域作为吸杂部位起作用。
专利文献1中记载了一种半导体外延晶片的制造方法，该方法具有：对半导体晶片的表面照射簇离子，在该半导体晶片的表面部形成上述簇离子的构成元素固溶而成的改性层的第一工序；以及在上述半导体晶片的改性层上形成外延层的第二工序。
现有技术文献
专利文献
专利文献1：国际公开WO2012/157162号。
发明内容
发明要解决的问题
专利文献1表明，照射簇离子所形成的改性层可获得比注入单体离子(单一离子)所得的离子注入区域更高的吸杂能力。此处，本发明人认识到如下所示的新技术课题。即，为了提高专利文献1中由改性层带来的吸杂能力，增加例如簇离子的剂量是有效的。然而，已明确若剂量过度增加，则会导致之后形成的外延层产生较多外延缺陷。专利文献1未考虑到兼顾提高吸杂能力与抑制外延缺陷的产生，在这方面仍有改善的余地。
因此，本发明鉴于上述课题，目的在于提供具有高吸杂能力且抑制外延缺陷的产生的半导体外延晶片及其制造方法。
用于解决问题的方案
本发明人通过进一步研究得出以下见解。
(1)对半导体晶片照射簇离子时，根据照射条件，改性层中有时会形成无定形区域而有时不形成无定形区域。而且，与改性层中没有无定形区域的情况相比，改性层厚度方向的一部分形成无定形层的情况可获得更高的吸杂能力。即，为了获得高吸杂能力，需要在改性层厚度方向的一部分形成无定形层的条件下照射簇离子。
(2)外延缺陷的产生被认为是由簇离子照射而造成的半导体晶片表面附近(表面部)的损伤所引起的。此处，可知根据簇离子的种类，开始产生外延缺陷的剂量不同。即，可知外延缺陷的产生并非仅取决于剂量。
(3)进而深入研究后发现，改性层中无定形层的深度位置与外延缺陷的产生有关。即，为了抑制外延缺陷的产生，需要在从半导体晶片表面至规定深度以上的位置形成无定形层。
(4)由此，为了兼顾高吸杂能力与外延缺陷的抑制，需要通过簇离子照射，边在改性层中形成无定形层边将其深度加深至一定程度。而且，可知若在簇离子照射后形成外延层，则此时的热会造成改性层中的结晶性恢复，无定形层消失，另外改性层中也会产生黑点状缺陷。另一方面，可知在无定形层的深度位置较浅、产生外延缺陷的半导体外延晶片中，上述黑点状缺陷的数量过度增加，已经不是“黑点状缺陷”，而是形成黑点相连而成的线状缺陷层。即，作为半导体外延晶片，在改性层存在黑点状缺陷的情况下，能够获得高吸杂能力并抑制外延缺陷的产生。
基于上述见解，本发明的主旨如下所示。
即，本发明的半导体外延晶片的制造方法的特征在于，具有：
第一工序，对半导体晶片的表面照射簇离子，在该半导体晶片的表面部形成上述簇离子的构成元素固溶而成的改性层；以及
第二工序，在上述半导体晶片的改性层上形成外延层；
其中，进行上述第一工序，以使上述改性层的厚度方向的一部分成为无定形层，并使该无定形层的上述半导体晶片表面侧的表面的平均深度为从上述半导体晶片表面起20nm以上。
此处，优选的是，进行上述第一工序，以使上述平均深度为从上述半导体晶片表面起20nm以上且200nm以下。
另外，优选的是，进行上述第一工序，以使上述无定形层的平均厚度为100nm以下。
上述簇离子优选含有碳作为构成元素，更优选含有两种以上的元素作为构成元素，上述两种以上的元素包括碳。另外，优选簇离子的碳原子数为16个以下。
本发明的半导体外延晶片的特征在于，具有：半导体晶片、形成于该半导体晶片的表面部且规定元素固溶于该半导体晶片中而成的改性层、以及该改性层上的外延层，其中，上述改性层中存在黑点状缺陷。
优选上述黑点状缺陷存在于从上述半导体晶片的表面起30nm以上的深度。另外，优选上述黑点状缺陷的宽度为30~100nm，上述黑点状缺陷的密度为1.0×108个/cm2~1.0×1010个/cm2。
此处，优选上述规定元素包含碳，更优选上述规定元素包含两种以上的元素，上述两种以上的元素包括碳。
本发明的固体摄像元件的制造方法的特征在于，在用上述任一制造方法制成的半导体外延晶片或者上述任一半导体外延晶片的上述外延层上形成固体摄像元件。
发明的效果
根据本发明的半导体外延晶片的制造方法，能够得到具有高吸杂能力且抑制了外延缺陷的产生的半导体外延晶片。另外，本发明的半导体外延晶片具有高吸杂能力且抑制了外延缺陷的产生。
附图说明
图1是说明本发明一实施方式所涉及的半导体外延晶片100的制造方法的剖面示意图；
图2(A)是说明照射簇离子时的照射机制的示意图，(B)是说明注入单体离子时的注入机制的示意图；
图3是表示使用C3H5作为簇离子、加速电压和束电流值一定时，剂量与无定形层表面的平均深度的关系、以及剂量与外延缺陷密度的关系的图；
图4是表示使用C3H3作为簇离子、加速电压和束电流值一定时，剂量与无定形层表面的平均深度的关系、以及剂量与外延缺陷密度的关系的图；
图5是图3所示实验中外延硅晶片(即外延层形成后)的剖面的TEM图像，(A)是剂量为1.0×1015atoms/cm2的情形(比较例)，(B)是剂量为2.0×1015atoms/cm2的情形(发明例)，(C)是剂量为3.0×1015atoms/cm2的情形(比较例)；
图6是图3所示实验中簇离子照射后外延层形成前的改性层的剖面的TEM图像，(A)是剂量为1.0×1015atoms/cm2的情形(比较例)，(B)是剂量为1.7×1015atoms/cm2的情形(发明例)，(C)是剂量为2.0×1015atoms/cm2的情形(发明例)，(D)是剂量为3.0×1015atoms/cm2的情形(比较例)。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。应予说明，图1中为了便于说明，与实际厚度的比例不同，相对于半导体晶片10，夸张表示了改性层14、无定形层16、以及外延层18的厚度。
(半导体外延晶片的制造方法)
本发明一实施方式所涉及的半导体外延晶片100的制造方法如图1所示，具有：对半导体晶片10的表面10A照射簇离子12，在半导体晶片10的表面部形成该簇离子12的构成元素固溶而成的改性层14的第一工序(图1(A)、(B))；以及在半导体晶片10的改性层14上形成外延层18的第二工序(图1(C))。图1(C)是该制造方法的结果所得的半导体外延晶片100的剖面示意图。外延层18成为用于制造背面照射型固体摄像元件等半导体元件的器件层。
作为半导体晶片10，例如可举出由硅、化合物半导体(GaAs、GaN、SiC)形成，表面没有外延层的块状(bulk)单晶晶片，而在制造背面照射型固体摄像元件的情况下，通常使用块状单晶硅晶片。另外，半导体晶片10可以使用将采用提拉法(CZ法，Czochraski method)、悬浮区熔法(FZ法，floating zone melting method)生长的单晶硅锭用线锯等切片而成的半导体晶片。另外，为了获得更高的吸杂能力，可以向半导体晶片10中添加碳和/或氮。进而，还可以向半导体晶片10中以规定浓度添加任意掺杂剂，制成所谓的n+型或p+型、或者n-型或p-型的基板。
另外，作为半导体晶片10，还可以使用在块状半导体晶片表面形成了半导体外延层的外延半导体晶片。例如，在块状单晶硅晶片的表面形成了硅外延层的外延硅晶片。硅外延层可采用CVD(Chemical Vapor Deposition：化学气相沉积)法在常规条件下形成。外延层的厚度优选在0.1~10μm的范围内，更优选在0.2~5μm的范围内。
此处，本实施方式的特征性工序为图1(A)所示的簇离子照射工序。对采用该工序的技术意义与作用效果一并进行说明。照射簇离子12后结果形成的改性层14是，簇离子12的构成元素在半导体晶片表面部的结晶的晶格间位置或置换位置固溶而局部存在的区域，作为吸杂部位起作用。其原因推测如下。即，以簇离子的形态照射的碳等元素高密度地局部存在于硅单晶的置换位置、晶格间位置。而且，经实验确认了如果碳等固溶至硅单晶的平衡浓度以上，则重金属的固溶度(过渡金属的饱和溶解度)急剧增加。也就是说，可认为是通过固溶至平衡浓度以上的碳等来增加重金属的固溶度，由此对重金属的捕获率显著增加。
应予说明，本说明书中“簇离子”是指，对多个原子或分子集合成块的簇施加正电荷或负电荷，从而离子化后的产物。簇是多个(通常2~2000个左右)原子或分子彼此结合而成的块状集团。
此处，本实施方式中照射簇离子12，因此与注入单体离子的情况相比，可获得高吸杂能力。本发明人认为获得此效果的作用如下。
向硅晶片注入例如碳的单体离子时，如图2(B)所示，单体离子将构成硅晶片的硅原子弹开而注入到硅晶片中的规定深度位置。注入深度取决于注入离子的构成元素的种类和离子的加速电压。在此情况下，硅晶片深度方向上的碳浓度分布(profile)变得较宽，注入的碳的存在区域大致为0.5~1μm左右。在以相同能量同时照射多种离子的情况下，元素越轻则注入越深，即由于对应各种元素的质量注入到不同位置，因此注入元素的浓度分布变得更宽。
另一方面，对硅晶片照射例如由碳和氢构成的簇离子时，如图2(A)所示，如果簇离子12照射到硅晶片上，则因其能量而瞬间达到1350~1400℃左右的高温状态，使硅熔化。然后，硅被急速冷却，碳和氢固溶于硅晶片中的表面附近。即，本说明书中的“改性层”是指，半导体晶片表面部的结晶的晶格间位置或置换位置固溶有所照射的离子的构成元素而成的层。硅晶片深度方向上的碳浓度分布取决于簇离子的加速电压和簇尺寸，但与单体离子的情况相比变得更尖锐，照射的碳的局部存在的区域(即改性层)的厚度大致为500nm以下(例如50~400nm左右)。应予说明，以簇离子的形态照射的元素在外延层18的形成过程中会引起若干热扩散。因此，外延层18形成后的碳浓度分布在这些元素局部存在的峰的两侧形成宽的扩散区域。但是，改性层的厚度(即峰的宽度)没有太大变化。其结果是，能够使碳的沉淀区域成为局部且高浓度的区域。另外，由于改性层14形成在硅晶片的表面附近、即外延层18的正下方，因此能够近距离吸杂。以上结果认为能够获得高吸杂能力。应予说明，只要是簇离子的形态，则可同时照射多种离子。
进而，在本实施方式中，如图1(B)所示，特征在于进行簇离子的照射，使得改性层14厚度方向的一部分成为无定形层16，并使无定形层16的半导体晶片表面侧的表面16A的平均深度为从半导体晶片表面10A起20nm以上。在改性层14中存在无定形层16的情况下，可更充分地获得如上所述的改性层14的吸杂能力。因此，由本实施方式所得的半导体外延晶片100制成的背面照射型固体摄像元件可期待抑制白色损伤缺陷的产生。另外，通过使无定形层16的表面16A的平均深度为从半导体晶片表面10A起20nm以上，能够充分抑制之后形成的外延层18中外延缺陷的产生。
从更充分地抑制外延缺陷的产生的观点出发，无定形层16的表面16A的平均深度优选为从半导体晶片表面10A起20nm以上且200nm以下，更优选为20nm以上且80nm以下。
无定形层16的平均厚度优选为100nm以下，更优选为60nm以下。这是因为在超过100nm的情况下，用于使表面16A的平均深度为从半导体晶片表面10A起20nm以上的簇照射条件的选择可能会变得困难。
应予说明，如图1(B)和后述图6(A)~(D)所示，无定形层的表面根据横向的位置而深度有所偏差，但本发明中的“无定形层的半导体晶片表面侧的表面的平均深度”根据利用透射式电子显微镜(TEM：Transmission Electron Microscope)观察无定形层的剖面，所得TEM图像中的表面的平均深度来进行定义。“平均深度”设定为无定形层和结晶区域的边界线的最浅位置与最深位置的中间深度。另外，“无定形层的平均厚度”也根据TEM图像中的无定形层的平均厚度、即无定形层的两个表面的平均深度之差来进行定义。TEM图像的倍率只要是能够清晰地观察到无定形层的程度即可，图6所示的实施例中为50万倍。
簇离子根据结合形式而存在多种簇，例如可以采用以下文献中记载的公知方法而生成。作为气体簇束的生成方法，采用(1)日本特开平9-41138号公报、(2)日本特开平4-354865号公报记载的方法；作为离子束的生成方法，采用(1)带电粒子束工学(荷電粒子ビーム工学)：石川顺三：ISBN978-4-339-00734-3：コロナ社、(2)电子-离子束工学(電子・イオンビーム工学)：电气学会：ISBN4-88686-217-9：オーム社、(3)簇离子束基础与应用(クラスターイオンビーム基礎と応用)：ISBN4-526-05765-7：日刊工业新闻社记载的方法。另外，通常正电荷的簇离子的产生使用尼尔森(Nielsen)型离子源或考夫曼(Kaufman)型离子源，负电荷的簇离子的产生使用采用了批量生成法(volume production)的大电流负离子源。
以下，对簇离子的照射条件进行说明。
首先，照射的元素只要是有助于吸杂的元素则没有特别限制，可举出碳、硼、磷、砷等。但是，从获得更高的吸杂能力的观点出发，优选簇离子含有碳作为构成元素。由于晶格位置的碳原子的共价键半径比硅单晶更小，故会形成硅晶格的收缩场，因此吸引晶格间的杂质的吸杂能力高。
另外，作为照射元素更优选包括碳在内的两种以上的元素。特别优选除了照射碳以外还照射选自硼、磷、砷和锑中的1种或2种以上的掺杂剂元素。这是因为，由于可有效吸杂的金属的种类根据所固溶的元素的种类而不同，因此通过使两种以上的元素固溶，能够应对更广泛的金属污染。例如，在碳的情况下，可对镍进行有效吸杂，在硼的情况下，可对铜、铁进行有效吸杂。
对于进行离子化的化合物也没有特别限定，作为可离子化的碳源化合物，可以使用乙烷、甲烷、二氧化碳(CO2)等，作为可离子化的硼源化合物，可以使用乙硼烷、癸硼烷(B10H14)等。例如，在将联苄和癸硼烷混合而成的气体作为材料气体的情况下，可以生成碳、硼和氢集合而成的氢化合物簇。另外，若将环己烷(C6H12)作为材料气体，则可以生成由碳和氢构成的簇离子。作为碳源化合物，特别优选使用由芘(C16H10)、联苄(C14H14)等生成的簇CnHm(3≤n≤16、3≤m≤10)。这是因为，容易控制小尺寸的簇离子束。
作为进行离子化的化合物，还优选含有碳和上述掺杂剂元素这两者的化合物。这是因为，若将此类化合物作为簇离子进行照射，则能够以一次照射使碳和掺杂剂元素这两者固溶。
改性层中是否形成无定形层、以及形成无定形层时无定形层16的表面16A的平均深度通过簇离子的剂量、簇尺寸、簇离子的加速电压、以及束电流值等进行控制，其中很大程度取决于剂量和簇尺寸。本说明书中“簇尺寸”是指，构成一个簇的原子或分子的个数。
簇尺寸可适当设定为2~100个、优选为60个以下、更优选为50个以下，在后述实施例中，使用簇尺寸为8个的C3H5和簇尺寸为6个的C3H3。簇尺寸的调整可以通过调整喷嘴喷出的气体的气体压力和真空容器的压力、离子化时对丝极(filament)施加的电压等来进行。应予说明，簇尺寸可通过以下方式求出：采用四极高频电场的质量分析或飞行时间质量分析求出簇个数分布，取簇个数的平均值。
簇离子的剂量可以通过控制离子照射时间进行调整。本实施方式中，为了在改性层14中形成无定形层16，剂量需为大致1×1015atoms/cm2以上。后述实施例中，作为簇离子使用C3H5时，碳的剂量为1.7×1015atoms/cm2以上(参照图3)，使用C3H3时碳的剂量为2.2×1015atoms/cm2以上(参照图4)，从而在改性层中形成无定形层。另外，为了使无定形层16的半导体晶片表面侧的表面16A的平均深度为从半导体晶片表面10A起20nm以上，剂量需为大致1×1016atoms/cm2以下。在后述实施例中，作为簇离子使用C3H5时，碳的剂量为2.0×1015atoms/cm2以下(参照图3)，使用C3H3时碳的剂量为2.6×1015atoms/cm2以下(参照图4)，从而使表面16A的平均深度为从半导体晶片表面10A起20nm以上。
由于簇离子的加速电压与簇尺寸一同影响改性层18的构成元素的深度方向浓度分布的峰位置，因此也会间接影响无定形层的深度。为了使无定形层16的半导体晶片表面侧的表面16A的平均深度为从半导体晶片表面10A起20nm以上，作为必要条件，使用CnHm(3≤n≤16，3≤m≤10)作为簇离子时，每1原子碳的加速电压为大于0keV/atom且50keV/atom以下，优选为40keV/atom以下。
应予说明，加速电压的调整通常采用(1)静电加速、(2)高频加速两种方法。作为前者的方法，有以下方法：将多个电极等间隔排列，对这些电极之间施加相等的电压，在轴向上制作等加速电场。作为后者的方法，有边使离子呈直线状行进边用高频进行加速的线性直线加速器法。
为了在改性层14中形成无定形层16，使其表面16A的平均深度为从半导体晶片表面10A起20nm以上，束电流值需要为大致100μA以上且1000μA以下。
接着，对本实施方式中的热处理进行说明。单体离子通常以150~2000keV左右的加速电压注入，各离子以其能量与硅原子碰撞，因此单体离子注入后的硅晶片表面部的结晶性紊乱，从而扰乱之后晶片表面上生长的外延层的结晶性。另一方面，虽然簇离子通常以10~100keV/Cluster(簇)左右的加速电压照射，但由于簇是多个原子或分子的集合体，因此可减小每1原子或每1分子的能量来进行打入，对半导体晶片的结晶的损伤小。因此，一实施方式中，在上述第一工序之后，无需对半导体晶片进行用于使结晶性恢复的热处理，即可将半导体晶片运送至外延生长装置进行上述第二工序，从而能够有效制造具有高吸杂能力的半导体外延晶片100。即，无需使用RTA(Rapid Thermal Annealing，快速热退火)、RTO(RapidThermal Oxidation，快速热氧化)等与外延装置分开的急速升降温热处理装置等进行恢复热处理。
这是因为，在用于形成如下所述的外延层18的外延装置内，通过在外延生长之前进行的氢烘焙(hydrogen baking)处理，能够使半导体晶片10的结晶性充分恢复。氢烘焙处理的常规条件是：使外延生长装置内为氢气氛，在600℃以上且900℃以下的炉内温度下将半导体晶片10投入炉内，以1℃/秒以上且15℃/秒以下的升温速率升温至1100℃以上且1200℃以下的温度范围，在该温度下保持30秒以上且1分钟以下的期间。该氢烘焙处理原本用于除去由于外延层生长前的洗涤处理而在晶片表面形成的自然氧化膜，但可通过上述条件的氢烘焙而使半导体晶片10的结晶性充分恢复。
当然，也可以在第一工序之后、第二工序之前，使用与外延装置分开的热处理装置进行恢复热处理。该恢复热处理只要在900℃以上且1200℃以下进行10秒以上且1小时以下即可。该恢复热处理例如可以在将半导体晶片10运送至外延生长装置内之前，使用RTA、RTO等急速升降温热处理装置或者间歇式热处理装置(纵型热处理装置、横型热处理装置)来进行。
作为形成于改性层14上的外延层18，可举出硅外延层，可以采用常规条件来形成。例如，将氢作为载气，将二氯硅烷、三氯硅烷等源气导入腔内，生长温度根据所用的源气而不同，在大致1000~1200℃范围的温度下采用CVD法在半导体晶片10上进行外延生长。外延层18优选厚度在1~15μm的范围内。这是因为，厚度小于1μm时，可能会由于来自半导体晶片10的掺杂剂的向外扩散而使外延层18的电阻率变化，另外厚度大于15μm时，有可能对固体摄像元件的光谱灵敏度特性产生影响。
(半导体外延晶片)
接着，对采用上述制造方法所得的半导体外延晶片100进行说明。如图1(C)所示，半导体外延晶片100具有：半导体晶片10、形成于该半导体晶片10的表面部且规定元素固溶于半导体晶片10中而成的改性层14、以及该改性层14上的外延层18。
改性层14的定义如上所述，可以使用SIMS(二次离子质谱分析计)从半导体晶片10的表面10A起在深度方向上进行元素分析，将改性层14特别规定为规定元素深度方向的浓度分布的陡峭的峰部分。改性层14通常从半导体晶片10的表面10A起延伸存在于距离该表面10A的深度为50~400nm的范围内。
如图1(C)和后述图5(B)所示，改性层18中存在黑点状缺陷20。本说明书中“黑点状缺陷”是指，使用TEM以明亮模式观察半导体外延晶片100的劈开剖面时，改性层14内作为黑点而被观察到的缺陷。根据本发明人的研究，黑点状缺陷仅在照射簇离子12之后在改性层14中形成无定形层16的情况下，才会在形成外延层18之后在改性层14中产生。另一方面，在改性层中未形成无定形层的情况下，形成外延层后的改性层中不产生黑点状缺陷。
该黑点状缺陷的产生机制推测如下。即，据推测，在形成外延层之前的改性层中所形成的无定形层受到外延生长时的热能量，从而在结晶恢复的再结晶化过程中，不只是硅原子，通过簇照射而导入的簇元素(碳原子等)、硅晶片中的氧原子等也会进入再结晶化区域，再结晶化区域形成复合簇化的缺陷形态，作为黑点状的缺陷而被观察到。
根据本发明人的研究，存在黑点状缺陷20的半导体外延晶片100可获得高吸杂能力。另一方面，本发明人发现，只要无定形层表面16A的平均深度为从半导体晶片的表面10A起20nm以上，则可抑制外延缺陷的产生，在无定形层的厚度增加而平均深度小于20nm的情况下，形成黑点相连而成的线状缺陷层，该线状缺陷层成为起点而产生外延缺陷。
本实施方式中，在形成外延层18之前，使改性层14中无定形层的表面16A的平均深度为从半导体晶片的表面10A起20nm以上，因此可使外延层18的外延缺陷密度为0.04个/cm2以下。
从抑制外延缺陷的产生的观点出发，优选黑点状缺陷存在于从半导体晶片的表面起30nm以上的深度。
另外，黑点状缺陷的尺寸为宽度(晶片直径方向)30~100nm左右、高度(晶片厚度方向)20~60nm左右。另外，优选黑点状缺陷的密度为1.0×108个/cm2~1.0×1010个/cm2。若密度为1.0×108个/cm2以上，则可充分获得抑制外延缺陷的产生的效果。若密度为1.0×1010个/cm2以下，则不会如上述形成线状缺陷层。
作为规定元素，只要是半导体晶片的主材料(在硅晶片的情况下为硅)以外的元素则没有特别限制，如上所述，优选为碳或包括碳在内的两种以上的元素。
本实施方式的半导体外延晶片100具有高吸杂能力且抑制外延缺陷的产生。
(固体摄像元件的制造方法)
本发明的实施方式所涉及的固体摄像元件的制造方法的特征在于，在位于用上述的制造方法制成的半导体外延晶片或者上述半导体外延晶片即半导体外延晶片100的表面的外延层18上形成固体摄像元件。通过该制造方法所得的固体摄像元件与以往相比，可充分抑制白色损伤缺陷的产生。
实施例
(实验例1)
(比较例)
准备由CZ单晶硅锭所得的n型硅晶片(直径：300mm，厚度：725μm，掺杂剂：磷，掺杂剂浓度：5.0×1014atoms/cm3)。接着，使用簇离子发生装置(日新离子机器公司制，型号：CLARIS)，由环己烷生成C3H5簇，以碳的剂量为1.0×1015atoms/cm2对硅晶片的表面进行照射，形成改性层。每1碳原子的加速电压为23.4keV/atom，束电流值为400μA。
使用TEM观察簇离子照射后的改性层周围的剖面所得的图像示于图6(A)。无定形层为图6(B)~(D)的发白的部分，可知图6(A)的改性层中未形成无定形层。
然后，将硅晶片送入单片式外延生长装置(Applied Materials公司制)内，在装置内于1120℃的温度下实施30秒的氢烘焙处理后，以氢为载气、三氯硅烷为源气在1150℃下通过CVD法在硅晶片的改性层上使硅外延层(厚度：8μm，掺杂剂：磷，掺杂剂浓度：1.0×1015atoms/cm3)进行外延生长，得到硅外延晶片。
通过SIMS测定对碳和氢的浓度分布进行测定。在从硅晶片表面起80nm的范围内，确认到陡峭的峰，由此可确定改性层。用TEM观察硅外延晶片的改性层周围的剖面。图5(A)所示的图像中的黑色带状部分为改性层，未观察到黑点状缺陷。
(发明例)
除了碳的剂量为2.0×1015atoms/cm2以外，进行与上述比较例相同的实验。用TEM观察簇离子照射后的改性层周围的剖面。如图6(C)所示，改性层中形成了无定形层。图中，发白的部分为无定形层。
形成外延层后，通过SIMS测定对碳和氢的浓度分布进行测定。在从硅晶片表面起80nm的范围内，确认到陡峭的峰，由此可确定改性层。观察硅外延晶片的改性层周围的剖面。图5(B)所示的图像中的黑色带状部分为改性层，其中观察到黑点状缺陷。
<吸杂能力的评价>
用Ni污染液和Fe污染液(均为1.2×1013/cm2)分别采用旋涂污染法人为污染比较例和发明例中制成的硅外延晶片的表面，接着实施900℃、30分钟的热处理。然后，进行SIMS测定，测定改性层所捕获的Ni和Fe的浓度。结果示于表1。
[表1]
。
发明例显示出比比较例更高的吸杂能力。其原因考虑为，发明例中在改性层中形成了无定形层，从而在形成外延层后无定形层的区域再结晶化，该区域也作为吸杂部位而起作用。
(实验例2)
除了碳的剂量如图3的曲线图所示，为从1.0×1015atoms/cm2至1.0×1016atoms/cm2的多个条件以外，采用与实验例1相同的方法，分别以不同剂量制成多片硅外延晶片。
使用TEM观察簇离子照射后的改性层周围的剖面。测定改性层中是否形成了无定形层，在形成了无定形层的情况下，测定无定形层的半导体晶片表面侧的表面的平均深度和无定形层的平均厚度。作为TEM图像的代表例，剂量为1.0×1015atoms/cm2的情形示于图6(A)，剂量为1.7×1015atoms/cm2的情形示于图6(B)，剂量为2.0×1015atoms/cm2的情形示于图6(C)，剂量为3.0×1015atoms/cm2的情形示于图6(D)。无定形层的半导体晶片表面侧的表面的平均深度在图6(B)中为55nm、图6(C)中为20nm、图6(D)中为5nm。无定形层的平均厚度在图6(B)中为5nm、图6(C)中为30nm、图6(D)中为60nm。剂量与平均深度的关系如图3所示。若剂量小于1.7×1015atoms/cm2，则不形成无定形层。在剂量为1.7×1015atoms/cm2以上且2.0×1015atoms/cm2以下的范围内，平均深度为20nm以上。
另外，使用Surfscan SP1(KLA-Tencor公司制)以Normal模式对各外延硅晶片的硅外延层的表面进行测定，在计为90nm以上的LPD的缺陷中，将计为LPD-N的缺陷定义为外延缺陷。剂量与外延缺陷密度的关系示于图3。如果剂量大于2.0×1015atoms/cm2，则会产生超过0.04个/cm2的外延缺陷。
从以上结果可知，在使用C3H5作为簇离子、每1碳原子的加速电压为23.4keV/atom、束电流值固定为400μA的情况下，能够以1.7×1015atoms/cm2以上的剂量形成无定形层，获得高吸杂能力，另一方面，能够以2.0×1015atoms/cm2以下的剂量使平均深度为20nm以上，从而可充分抑制外延缺陷的产生。
另外，在剂量为1.7×1015atoms/cm2以上且2.0×1015atoms/cm2以下的范围内，形成外延层后，观察到以上述图5(B)为代表的黑点状缺陷。在剂量小于1.7×1015atoms/cm2的情况下，未观察到黑点状缺陷。在剂量大于2.0×1015atoms/cm2的情况下，未观察到黑点状缺陷，观察到以图5(C)为代表的黑点相连而成的线状缺陷层。
观察到黑点状缺陷的四个实验条件下的黑点状缺陷从硅晶片表面起的深度、黑点状缺陷的宽度和密度示于表2。
[表2]
。
(实验例3)
除了簇离子的种类为由环己烷生成的C3H3簇以外，进行与实验例2相同的实验，得到图4的结果。可知在此情况下，能够以2.2×1015atoms/cm2以上的剂量形成无定形层，获得高吸杂能力，另一方面，能够以2.6×1015atoms/cm2以下的剂量使平均深度为20nm以上，从而充分抑制外延缺陷的产生。
另外，在剂量为2.2×1015atoms/cm2以上且2.6×1015atoms/cm2以下的范围内，形成外延层后，观察到黑点状缺陷。在剂量小于2.2×1015atoms/cm2的情况下，未观察到黑点状缺陷。在剂量大于2.6×1015atoms/cm2的情况下，未观察到黑点状缺陷，观察到黑点相连而成的线状缺陷层。
观察到黑点状缺陷的五个实验条件下的黑点状缺陷从硅晶片表面起的深度、黑点状缺陷的宽度和密度示于表3。
[表3]
。
产业适用性
根据本发明，能够提供具有高吸杂能力且抑制外延层中缺陷的产生的半导体外延晶片及其制造方法。
符号说明
100：半导体外延晶片
10：半导体晶片
10A：半导体晶片的表面
12：簇离子
14：改性层
16：无定形层
16A：无定形层的半导体晶片表面侧的表面
18：外延层
20：黑点状缺陷。

Claims (6)

1.半导体外延晶片，其具有：半导体晶片、形成于该半导体晶片的表面部且规定元素固溶于该半导体晶片中而成的改性层、以及该改性层上的外延层，
其特征在于，所述改性层中存在再结晶化区域形成复合簇化的黑点状缺陷，所述黑点状缺陷使用TEM以明亮模式观察所述半导体外延晶片的劈开剖面时作为黑点而被观察到，所述黑点状缺陷的密度为1.0×1010个/cm2以下，所述改性层中不存在黑点相连而成的线状缺陷层。
2.根据权利要求1所述的半导体外延晶片，其中，所述黑点状缺陷存在于从所述半导体晶片的表面起30nm以上的深度。
3.根据权利要求1所述的半导体外延晶片，其中，所述黑点状缺陷的宽度为30~100nm，所述黑点状缺陷的密度为1.0×108个/cm2~1.0×1010个/cm2。
4.根据权利要求1所述的半导体外延晶片，其中，所述规定元素包含碳。
5.根据权利要求4所述的半导体外延晶片，其中，所述规定元素包含两种以上的元素，所述两种以上的元素包括碳。
6.固体摄像元件的制造方法，其特征在于，在权利要求1~5中任一项所述的半导体外延晶片的所述外延层上形成固体摄像元件。
CN201480068832.5A 2014-01-07 2014-12-10 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法 Active CN105814671B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710594191.2A CN107452603B (zh) 2014-01-07 2014-12-10 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014001182A JP6065848B2 (ja) 2014-01-07 2014-01-07 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2014-001182 2014-01-07
PCT/JP2014/083315 WO2015104965A1 (ja) 2014-01-07 2014-12-10 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710594191.2A Division CN107452603B (zh) 2014-01-07 2014-12-10 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法

Publications (2)

Publication Number Publication Date
CN105814671A CN105814671A (zh) 2016-07-27
CN105814671B true CN105814671B (zh) 2019-03-29

Family

ID=53523803

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201480068832.5A Active CN105814671B (zh) 2014-01-07 2014-12-10 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN201710594191.2A Active CN107452603B (zh) 2014-01-07 2014-12-10 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710594191.2A Active CN107452603B (zh) 2014-01-07 2014-12-10 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法

Country Status (7)

Country Link
US (3) US10153323B2 (zh)
JP (1) JP6065848B2 (zh)
KR (2) KR20160078515A (zh)
CN (2) CN105814671B (zh)
DE (1) DE112014005494T5 (zh)
TW (1) TWI539044B (zh)
WO (1) WO2015104965A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6137165B2 (ja) 2014-12-25 2017-05-31 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6759626B2 (ja) * 2016-02-25 2020-09-23 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6737066B2 (ja) 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6729447B2 (ja) * 2017-02-24 2020-07-22 株式会社Sumco エピタキシャルシリコンウェーハの製造方法および固体撮像素子の製造方法
JP6327393B1 (ja) 2017-02-28 2018-05-23 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法及びエピタキシャルシリコンウェーハ
JP6380582B1 (ja) * 2017-03-08 2018-08-29 株式会社Sumco エピタキシャルウェーハの裏面検査方法、エピタキシャルウェーハ裏面検査装置、エピタキシャル成長装置のリフトピン管理方法およびエピタキシャルウェーハの製造方法
JP6772966B2 (ja) * 2017-06-14 2020-10-21 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法及び半導体エピタキシャルウェーハの製造方法
JP6891655B2 (ja) * 2017-06-14 2021-06-18 株式会社Sumco 半導体ウェーハの製造方法および半導体ウェーハ
JP6784237B2 (ja) * 2017-07-14 2020-11-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP6930459B2 (ja) * 2018-03-01 2021-09-01 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
JP6874718B2 (ja) * 2018-03-01 2021-05-19 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
JP7043899B2 (ja) * 2018-03-08 2022-03-30 株式会社Sumco 半導体ウェーハのゲッタリング能力評価方法
JP7088239B2 (ja) * 2020-08-20 2022-06-21 株式会社Sumco エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法
US20230317761A1 (en) 2020-08-26 2023-10-05 Sumco Corporation Epitaxial silicon wafer, method for producing same, and method for producing semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892984A (zh) * 2005-05-25 2007-01-10 硅电子股份公司 半导体层结构及制造半导体层结构的方法
JP2007317760A (ja) * 2006-05-24 2007-12-06 Sharp Corp 半導体装置及びその製造方法
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04130731A (ja) * 1990-09-21 1992-05-01 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002368001A (ja) 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
WO2003089022A1 (en) * 2002-04-18 2003-10-30 University Of Florida Biomimetic organic/inorganic composites, processes for their production, and methods of use
JP4519592B2 (ja) * 2004-09-24 2010-08-04 株式会社東芝 非水電解質二次電池用負極活物質及び非水電解質二次電池
US8182590B2 (en) * 2005-04-29 2012-05-22 University Of Rochester Ultrathin porous nanoscale membranes, methods of making, and uses thereof
JP5583344B2 (ja) * 2005-12-09 2014-09-03 セムイクウィップ・インコーポレーテッド 炭素クラスターの注入により半導体デバイスを製造するためのシステムおよび方法
JP5204959B2 (ja) * 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010062529A (ja) * 2008-08-04 2010-03-18 Toshiba Corp 半導体装置の製造方法
JP5580010B2 (ja) * 2008-09-05 2014-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5440693B2 (ja) * 2010-04-08 2014-03-12 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
RU2579749C2 (ru) * 2010-08-23 2016-04-10 Эксодженезис Корпорейшн Способ и устройство обработки нейтральным пучком, основанные на технологии пучка газовых кластерных ионов
US9776177B2 (en) * 2012-03-29 2017-10-03 Wayne State University Bimetal catalysts

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892984A (zh) * 2005-05-25 2007-01-10 硅电子股份公司 半导体层结构及制造半导体层结构的方法
JP2007317760A (ja) * 2006-05-24 2007-12-06 Sharp Corp 半導体装置及びその製造方法
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Also Published As

Publication number Publication date
KR101882389B1 (ko) 2018-07-26
KR20160078515A (ko) 2016-07-04
CN105814671A (zh) 2016-07-27
KR20170059020A (ko) 2017-05-29
TW201531600A (zh) 2015-08-16
US10629648B2 (en) 2020-04-21
WO2015104965A1 (ja) 2015-07-16
TWI539044B (zh) 2016-06-21
US20200219929A1 (en) 2020-07-09
US20160315117A1 (en) 2016-10-27
JP2015130402A (ja) 2015-07-16
DE112014005494T5 (de) 2016-09-15
CN107452603B (zh) 2020-12-18
CN107452603A (zh) 2017-12-08
US11211423B2 (en) 2021-12-28
JP6065848B2 (ja) 2017-01-25
US20190027533A1 (en) 2019-01-24
US10153323B2 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
CN105814671B (zh) 半导体外延晶片的制造方法、半导体外延晶片、以及固体摄像元件的制造方法
CN104781918B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
CN104823269B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
JP6539959B2 (ja) エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
CN107134404A (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
US10224203B2 (en) Method of producing semiconductor epitaxial wafer and method of producing solid-state image sensor
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
KR20190017039A (ko) 에피택셜 실리콘 웨이퍼의 제조방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조방법
JP6221928B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
KR20190104856A (ko) 반도체 에피택셜 웨이퍼의 제조 방법
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant