JP2016122762A - 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 - Google Patents

半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 Download PDF

Info

Publication number
JP2016122762A
JP2016122762A JP2014262746A JP2014262746A JP2016122762A JP 2016122762 A JP2016122762 A JP 2016122762A JP 2014262746 A JP2014262746 A JP 2014262746A JP 2014262746 A JP2014262746 A JP 2014262746A JP 2016122762 A JP2016122762 A JP 2016122762A
Authority
JP
Japan
Prior art keywords
semiconductor
wafer
manufacturing
layer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014262746A
Other languages
English (en)
Other versions
JP6137165B2 (ja
Inventor
諒 廣瀬
Ryo Hirose
諒 廣瀬
亮輔 奥山
Ryosuke Okuyama
亮輔 奥山
栗田　一成
Kazunari Kurita
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2014262746A priority Critical patent/JP6137165B2/ja
Priority to KR1020177017353A priority patent/KR101856039B1/ko
Priority to PCT/JP2015/083831 priority patent/WO2016104080A1/ja
Priority to US15/538,898 priority patent/US10224203B2/en
Priority to CN201580070696.8A priority patent/CN107431018B/zh
Priority to TW104142895A priority patent/TWI611482B/zh
Publication of JP2016122762A publication Critical patent/JP2016122762A/ja
Application granted granted Critical
Publication of JP6137165B2 publication Critical patent/JP6137165B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】本発明は、より高いゲッタリング能力を有する半導体エピタキシャルウェーハの製造方法を提供する。【解決手段】本発明の半導体エピタキシャルウェーハ１００の製造方法は、半導体ウェーハ１０の表面１０Ａにクラスターイオン１２を照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層１４を形成する第１工程と、前記半導体ウェーハの改質層１４上にエピタキシャル層１８を形成する第２工程と、を有し、前記第１工程は、前記半導体ウェーハ１０の温度を２５℃より低く保持した状態で行うことを特徴とする。【選択図】図１

Description

本発明は、半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法に関する。
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程（デバイス製造工程）において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。
このような重金属汚染を抑制するために、重金属を捕獲するためのゲッタリングサイトを半導体ウェーハ中に形成する技術がある。その方法の一つとして、半導体ウェーハ中にイオンを注入し、その後エピタキシャル層を形成する方法が知られている。この方法では、イオン注入領域がゲッタリングサイトとして機能する。
特許文献１には、半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第１工程と、前記半導体ウェーハの改質層上にエピタキシャル層を形成する第２工程と、を有する半導体エピタキシャルウェーハの製造方法が記載されている。
国際公開第２０１２／１５７１６２号
特許文献１では、クラスターイオンを照射して形成した改質層は、モノマーイオン（シングルイオン）を注入して得たイオン注入領域よりも高いゲッタリング能力が得られることを示している。しかしながら、半導体デバイスの特性をより向上させるべく、さらに高いゲッタリング能力を有する半導体エピタキシャルウェーハの提供が求められている。
そこで本発明は、上記課題に鑑み、より高いゲッタリング能力を有する半導体エピタキシャルウェーハの製造方法を提供することを目的とする。
本発明者らは、更なる検討によって以下の知見を得た。すなわち、特許文献１における改質層によるゲッタリング能力をより高くするには、例えばクラスターイオンのドーズ量を多くすることが有効である。しかしながら、ドーズ量を多くしすぎると、その後に形成するエピタキシャル層にエピタキシャル欠陥が多数発生してしまうため、本発明者らは低いドーズ量でゲッタリング能力を高められる方法を模索し、クラスターイオン照射時の半導体ウェーハの温度（以下、「基板温度」とも称する。）に着目した。その結果、基板温度を室温（２５℃）よりも低く保持した状態でクラスターイオンを照射することによって、その後得られる半導体エピタキシャルウェーハにおいて、より高いゲッタリング能力が得られることを、本発明者らは見出した。
上記知見に基づく本発明の要旨は以下のとおりである。
（１）半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第１工程と、
前記半導体ウェーハの改質層上にエピタキシャル層を形成する第２工程と、
を有し、
前記第１工程は、前記半導体ウェーハの温度を２５℃より低く保持した状態で行うことを特徴とする半導体エピタキシャルウェーハの製造方法。
（２）前記第１工程は、前記半導体ウェーハの温度を０℃以下に保持した状態で行う上記（１）に記載の半導体エピタキシャルウェーハの製造方法。
（３）前記第１工程は、前記半導体ウェーハの温度を−２００℃以上に保持した状態で行う上記（１）または（２）に記載の半導体エピタキシャルウェーハの製造方法。
（４）前記第１工程は、前記改質層における厚み方向の一部がアモルファス層になる条件下で行う上記（１）〜（３）のいずれか一つに記載の半導体エピタキシャルウェーハの製造方法。
（５）前記第１工程は、前記アモルファス層の前記半導体ウェーハ表面側の表面の平均深さが前記半導体ウェーハ表面から２０ｎｍ以上となる条件下で行う上記（４）に記載の半導体エピタキシャルウェーハの製造方法。
（６）前記クラスターイオンが、構成元素として炭素を含む上記（１）〜（５）のいずれか一つに記載の半導体エピタキシャルウェーハの製造方法。
（７）前記クラスターイオンが、構成元素として炭素を含む２種以上の元素を含む上記（６）に記載の半導体エピタキシャルウェーハの製造方法。
（８）前記クラスターイオンの炭素数が１６個以下である上記（６）または（７）に記載の半導体エピタキシャルウェーハの製造方法。
（９）前記第１工程において、炭素のドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２〜５×１０１５ａｔｏｍｓ／ｃｍ２である上記（６）〜（８）のいずれか一つに記載の半導体エピタキシャルウェーハの製造方法。
（１０）上記（１）〜（９）のいずれか一つの製造方法で製造された半導体エピタキシャルウェーハの前記エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
本発明の半導体エピタキシャルウェーハの製造方法によれば、より高いゲッタリング能力を有する半導体エピタキシャルウェーハを得ることができる。
本発明の一実施形態による半導体エピタキシャルウェーハ１００の製造方法を説明する摸式断面図である。 シリコンウェーハの表面にクラスターイオンＣ３Ｈ５を、炭素のドーズ量５×１０１４ａｔｏｍｓ／ｃｍ２で照射した後、エピタキシャル層形成前の改質層の断面のＴＥＭ画像であり、（Ａ）は基板温度が２５℃（室温）の場合、（Ｂ）は基板温度が−３０℃の場合である。 シリコンウェーハの表面にクラスターイオンＣ３Ｈ５を、炭素のドーズ量２×１０１５ａｔｏｍｓ／ｃｍ２で照射した後、エピタキシャル層形成前の改質層の断面のＴＥＭ画像であり、（Ａ）は基板温度が２５℃（室温）の場合、（Ｂ）は基板温度が−３０℃の場合である。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、図１では説明の便宜上、実際の厚さの割合とは異なり、半導体ウェーハ１０に対して改質層１４、アモルファス層１６、およびエピタキシャル層１８の厚さを誇張して示す。
（半導体エピタキシャルウェーハの製造方法）
本発明の一実施形態による半導体エピタキシャルウェーハ１００の製造方法は、図１に示すように、半導体ウェーハ１０の表面１０Ａにクラスターイオン１２を照射して、半導体ウェーハ１０の表面部に、このクラスターイオン１２の構成元素が固溶した改質層１４を形成する第１工程（図１（Ａ），（Ｂ））と、半導体ウェーハ１０の改質層１４上にエピタキシャル層１８を形成する第２工程（図１（Ｃ））と、を有する。図１（Ｃ）は、この製造方法の結果得られた半導体エピタキシャルウェーハ１００の模式断面図である。エピタキシャル層１８は、裏面照射型固体撮像素子等の半導体素子を製造するためのデバイス層となる。
半導体ウェーハ１０としては、例えばシリコン、化合物半導体（ＧａＡｓ、ＧａＮ、ＳｉＣ）からなり、表面にエピタキシャル層を有しないバルクの単結晶ウェーハが挙げられるが、裏面照射型固体撮像素子を製造する場合、一般的にはバルクの単結晶シリコンウェーハを用いる。また、半導体ウェーハ１０は、チョクラルスキ法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、より高いゲッタリング能力を得るために、半導体ウェーハ１０に炭素および／または窒素を添加してもよい。さらに、半導体ウェーハ１０に任意のドーパントを所定濃度添加して、いわゆるｎ＋型もしくはｐ＋型、またはｎ−型もしくはｐ−型の基板としてもよい。
また、半導体ウェーハ１０としては、バルク半導体ウェーハ表面に半導体エピタキシャル層が形成されたエピタキシャル半導体ウェーハを用いてもよい。例えば、バルクの単結晶シリコンウェーハの表面にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハである。シリコンエピタキシャル層は、ＣＶＤ法により一般的な条件で形成することができる。エピタキシャル層は、厚さが０．１〜２０μｍの範囲内とすることが好ましく、０．２〜１０μｍの範囲内とすることがより好ましい。
ここで、本実施形態の特徴的工程は、図１（Ａ）に示すクラスターイオン照射工程である。本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数（通常２〜２０００個程度）の原子または分子が互いに結合した塊状の集団である。
シリコンウェーハに、例えば炭素と水素からなるクラスターイオンを照射する場合、クラスターイオン１２は、シリコンウェーハに照射されるとそのエネルギーで瞬間的に１３５０〜１４００℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素および水素が固溶する。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素が半導体ウェーハ表面部の結晶の格子間位置または置換位置に固溶した層を意味する。二次イオン質量分析法（ＳＩＭＳ：Secondary Iron Mass Spectrometry）によるシリコンウェーハの深さ方向における炭素の濃度プロファイルは、クラスターイオンの加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された炭素の局所的に存在する領域（すなわち、改質層）の厚みは、概ね５００ｎｍ以下（例えば５０〜４００ｎｍ程度）となる。この改質層１４がゲッタリングサイトとなる。
ここで本実施形態では、図１（Ａ）に示すように、半導体ウェーハ１０の温度（基板温度）を２５℃より低く保持した状態で第１工程を行うことを特徴とする。これにより、その後得られる半導体エピタキシャルウェーハ１００において、より高いゲッタリング能力を得ることができる。よって、本実施形態により得られる半導体エピタキシャルウェーハ１００から製造した裏面照射型固体撮像素子は、白傷欠陥発生の抑制が期待できる。この効果をより十分に得る観点から、第１工程時の基板温度を０℃以下に保持することが好ましい。
本発明者らは、第１工程時の基板温度を低くすることでゲッタリング能力が向上する作用を以下のように考えている。クラスターイオンが半導体ウェーハと衝突する際には熱が発生し、その熱で半導体ウェーハ表面部が加熱される。この加熱により、クラスターイオン照射により半導体ウェーハ表面部に導入されたダメージが回復すること（自己アニール効果）を本発明者らは確認した。第１工程時の基板温度が低い場合、この自己アニール効果が阻害され、導入されたダメージが十分に回復せず、有効なゲッタリングシンクとして残存するものと考えられる。
本実施形態では、基板温度を低くすることがゲッタリング能力を向上できるため、ドーズ量をことさらに高くしなくてもよい。そのため、エピタキシャル欠陥の発生を抑制しやすいという利点もある。
次に、本発明者らの検討によると、半導体ウェーハにクラスターイオンを照射した場合、照射条件によって、改質層中にアモルファス領域が形成される場合と形成されない場合とがあった。そして、改質層中にアモルファス領域がない場合よりも、改質層の厚み方向の一部にアモルファス層が形成される場合の方が、高いゲッタリング能力を得ることができた。すなわち、より高いゲッタリング能力を得る観点から、図１（Ｂ）に示すように、改質層１４における厚み方向の一部がアモルファス層１６となるように、クラスターイオンの照射を行うことが好ましい。さらに、本発明者らの検討によれば、第１工程時の基板温度が低いほど、照射後にアモルファス層１６が形成されやすい傾向があることがわかった。換言すると、基板温度が低いほど、アモルファス層１６を形成するのに必要なドーズ量は小さくなる。
本実施形態では、図１（Ｂ）に示すように、アモルファス層１６の半導体ウェーハ表面側の表面１６Ａの平均深さＤが、好ましくは半導体ウェーハ表面１０Ａから２０ｎｍ以上２００ｎｍ以下、より好ましくは２０ｎｍ以上８０ｎｍ以下となるように、クラスターイオンの照射を行う。これにより、その後形成するエピタキシャル層１８におけるエピタキシャル欠陥の発生を十分に抑制することができる。
なお、基板温度を低くするほど、そしてドーズ量を高くするほど、アモルファス層１６は形成しやすくなるが、基板温度を低くしすぎると、または、ドーズ量を高くしすぎると、アモルファス層１６が厚くなり、改質層１４の表面もアモルファス層となってしまう。アモルファス層１６上にエピタキシャル層１８を成長させると、エピタキシャル欠陥の発生につながる。この観点から、第１工程時の基板温度は−２００℃以上に保持することが好ましく、−１２０℃以上がより好ましい。−２００℃未満の場合、クラスター照射条件に依らず、アモルファス層１６が過度に形成され、エピタキシャル欠陥の発生を抑制できない場合があるからである。
アモルファス層１６の平均厚さは１００ｎｍ以下であることが好ましく、６０ｎｍ以下であることがより好ましい。１００ｎｍ超えの場合、表面１６Ａの平均深さを半導体ウェーハ表面１０Ａから２０ｎｍ以上にするためのクラスター照射条件の選定が困難となるおそれがあるからである。
なお、図１（Ｂ）や後に説明する図３（Ｂ）に示すように、アモルファス層の表面は、横方向の位置によって深さがばらつくが、本発明における「アモルファス層の半導体ウェーハ表面側の表面の平均深さ」は、アモルファス層の断面を透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）により観察し、得られたＴＥＭ画像中の表面の平均深さによって定義される。「平均深さ」は、アモルファス層と結晶領域との境界線の最も浅い位置と深い位置の中間の深さとする。また、「アモルファス層の平均厚さ」も、ＴＥＭ画像中のアモルファス層の平均厚さ、すなわちアモルファス層の２つの表面の平均深さの差によって定義される。ＴＥＭ画像の倍率は、アモルファス層が明瞭に観察できる程度であればよく、図２，３に示す実施例では５０万倍とした。なお、図１（Ｃ）に示すように、クラスターイオンの照射後にエピタキシャル層１８を形成すると、その際の熱により改質層１４中の結晶性が回復し、アモルファス層１６は消失する。
クラスターイオンは結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、（１）特開平９−４１１３８号公報、（２）特開平４−３５４８６５号公報、イオンビームの生成法として、（１）荷電粒子ビーム工学：石川 順三：ISBN978-4-339-00734-3:コロナ社、（２）電子・イオンビーム工学：電気学会：ISBN4-88686-217-9:オーム社、（３）クラスターイオンビーム基礎と応用：ISBN4-526-05765-7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
基板温度は、クラスターイオン照射装置内で、半導体ウェーハを載置するステージを冷却することにより低くすることができる。具体的には、ステージ内部に満遍なく設けられた流路内に、チラーを用いて一定温度に保たれた、液体窒素、エチレングリコールなどの冷媒を流すことにより、ステージを冷却する。冷媒の温度や流速を変更することによって、基板温度を調整することができる。
以下で、基板温度以外のクラスターイオンの照射条件について説明する。
まず、照射する元素はゲッタリングに寄与する元素であれば特に限定されず、炭素、ホウ素、リン、砒素などを挙げることができる。しかし、より高いゲッタリング能力を得る観点から、クラスターイオンが、構成元素として炭素を含むことが好ましい。
また、照射元素としては炭素を含む２種以上の元素がより好ましい。特に、炭素に加えて、ホウ素、リン、砒素およびアンチモンからなる群より選択された１または２以上のドーパント元素を照射することが好ましい。固溶する元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、２種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケルを効率的にゲッタリングすることができ、ホウ素の場合、銅、鉄を効率的にゲッタリングすることができる。
イオン化させる化合物も特に限定されないが、イオン化が可能な炭素源化合物としては、エタン、メタン、二酸化炭素（ＣＯ２）などを用いることができ、イオン化が可能なホウ素源化合物としては、ジボラン、デカボラン（Ｂ１０Ｈ１４）などを用いることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ホウ素および水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン（Ｃ６Ｈ１２）を材料ガスとすれば、炭素および水素からなるクラスターイオンを生成することができる。炭素源化合物としては特に、ピレン(Ｃ１６Ｈ１０)、ジベンジル（Ｃ１４Ｈ１４）などより生成したクラスターＣｎＨｍ（３≦ｎ≦１６，３≦ｍ≦１０）を用いることが好ましい。小サイズのクラスターイオンビームを制御し易いためである。
イオン化させる化合物としては、炭素および上記ドーパント元素の両方を含む化合物とすることも好ましい。このような化合物をクラスターイオンとして照射すれば、１回の照射で炭素およびドーパント元素の両方を固溶させることができるからである。
改質層中にアモルファス層が形成されるか否か、および、形成される場合のアモルファス層１６の表面１６Ａの平均深さは、基板温度に加え、クラスターイオンのドーズ量、クラスターサイズ、クラスターイオンの加速電圧、およびビーム電流値などにより制御され、その中でも基板温度、ドーズ量およびクラスターサイズに大きく依存する。本明細書において「クラスターサイズ」とは、１つのクラスターを構成する原子または分子の個数を意味する。
クラスターサイズは２〜１００個、好ましくは６０個以下、より好ましくは５０個以下で適宜設定することができ、後述する実施例においては、クラスターサイズ８個のＣ３Ｈ５を用いた。クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
クラスターイオンのドーズ量は、イオン照射時間を制御することにより調整することができる。クラスターサイズにも依存するが、基板温度が室温の場合には、改質層１４中にアモルファス層１６を形成するために、炭素のドーズ量は概ね１×１０１５ａｔｏｍｓ／ｃｍ２以上とする必要があったが、本実施形態のように基板温度を低くすれば、より低いドーズ量でアモルファス層を形成することができる。炭素のドーズ量は、１×１０１３ａｔｏｍｓ／ｃｍ２〜５×１０１５ａｔｏｍｓ／ｃｍ２が好ましく、アモルファス層１６の半導体ウェーハ表面側の表面１６Ａの平均深さが半導体ウェーハ表面１０Ａから２０ｎｍ以上を確保する観点から、炭素のドーズ量は５×１０１４ａｔｏｍｓ／ｃｍ２〜２×１０１５ａｔｏｍｓ／ｃｍ２がより好ましい。
クラスターイオンの加速電圧は、クラスターサイズとともに、改質層１８における構成元素の深さ方向の濃度プロファイルのピーク位置に影響を与えるので、間接的にアモルファス層の深さにも影響を与える。アモルファス層１６の半導体ウェーハ表面側の表面１６Ａの平均深さが半導体ウェーハ表面１０Ａから２０ｎｍ以上となるために必要な条件として、クラスターイオンとしてＣｎＨｍ（３≦ｎ≦１６，３≦ｍ≦１０）を用いる場合、炭素１原子あたりの加速電圧は、０ｋｅＶ／ａｔｏｍ超え５０ｋｅＶ／ａｔｏｍ以下とし、好ましくは、４０ｋｅＶ／ａｔｏｍ以下とする。
なお、加速電圧の調整には、（１）静電加速、（２）高周波加速の２方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。
改質層１４中にアモルファス層１６を形成し、その表面１６Ａの平均深さが半導体ウェーハ表面１０Ａから２０ｎｍ以上となるためには、ビーム電流値は概ね１００μＡ以上１０００μＡ以下とする必要がある。
次に、本実施形態における熱処理について説明する。クラスターイオンの照射は、モノマーイオンの注入よりも半導体ウェーハの結晶へ与えるダメージは小さい。そのため、一実施形態では、上記第１工程の後、半導体ウェーハに対して結晶性回復のための熱処理を行うことなく、半導体ウェーハをエピタキシャル成長装置に搬送して上記第２工程を行うことができ、高いゲッタリング能力を有する半導体エピタキシャルウェーハ１００を効率的に製造することができる。すなわち、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）やＲＴＯ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）などの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行う必要がない。それは、以下に述べるエピタキシャル層１８を形成するためのエピタキシャル装置内で、エピタキシャル成長に先立ち行われる水素ベーク処理によって、半導体ウェーハ１０の結晶性を十分回復させることができるからである。
もちろん第１工程の後、第２工程の前に、エピタキシャル装置とは別個の熱処理装置を用いて回復熱処理を行ってもよい。この回復熱処理は、９００℃以上１２００℃以下で１０秒以上１時間以下行えばよい。この回復熱処理は、例えば、半導体ウェーハ１０をエピタキシャル成長装置内に搬送する前に、ＲＴＡやＲＴＯなどの急速昇降温熱処理装置や、バッチ式熱処理装置（縦型熱処理装置、横型熱処理装置）を用いて行うことができる。
改質層１４上に形成するエピタキシャル層１８としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００〜１２００℃の範囲の温度でＣＶＤ法により半導体ウェーハ１０上にエピタキシャル成長させることができる。エピタキシャル層１８は、厚さが１〜１５μｍの範囲内とすることが好ましい。１μｍ未満の場合、半導体ウェーハ１０からのドーパントの外方拡散によりエピタキシャル層１８の抵抗率が変化してしまう可能性があり、また、１５μｍ超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。
（半導体エピタキシャルウェーハ）
次に、上記製造方法により得られる半導体エピタキシャルウェーハ１００について説明する。半導体エピタキシャルウェーハ１００は、図１（Ｃ）に示すように、半導体ウェーハ１０と、この半導体ウェーハ１０の表面部に形成された、半導体ウェーハ１０中に所定元素が固溶した改質層１４と、この改質層１４上のエピタキシャル層１８と、を有する。本実施形態の半導体エピタキシャルウェーハ１００は、高いゲッタリング能力を有する。
改質層１４の定義は既述のとおりであり、ＳＩＭＳ（二次イオン質量分析計）にて半導体ウェーハ１０の表面１０Ａから深さ方向に元素分析を行い、所定元素の深さ方向の濃度プロファイルにおける急峻なピーク部分として特定することができる。改質層１４は通常、半導体ウェーハ１０の表面１０Ａから、当該表面１０Ａからの深さが５０〜４００ｎｍの範囲に延在する。
所定元素としては、半導体ウェーハの主材料（シリコンウェーハの場合、シリコン）以外の元素であれば特に限定されないが、炭素または炭素を含む２種以上の元素とすることが好ましいのは既述のとおりである。
エピタキシャル層１８の形成前において、改質層１４中のアモルファス層の表面１６Ａの平均深さを半導体ウェーハの表面１０Ａから２０ｎｍ以上とした場合、エピタキシャル層１８のエピタキシャル欠陥密度を０．０４個／ｃｍ２以下とすることができる。
（固体撮像素子の製造方法）
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造された半導体エピタキシャルウェーハ１００の表面に位置するエピタキシャル層１８に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
ＣＺ単結晶シリコンインゴットから得たｎ型シリコンウェーハ（直径：３００ｍｍ、厚さ：７２５μｍ、ドーパント：リン、ドーパント濃度：５．０×１０１４ａｔｏｍｓ／ｃｍ３）を用意した。次に、クラスターイオン発生装置（日新イオン機器社製、型番：CLARIS）を用いて、シクロヘキサンよりＣ３Ｈ５クラスターを生成して、シリコンウェーハの表面に照射し、改質層を形成した。このときの基板温度および炭素のドーズ量は、表１に記載の条件とした。炭素１原子当りの加速電圧は２３．４ｋｅＶ／ａｔｏｍ、ビーム電流値は８００μＡ、Tilt：０°、Twist：０°とした。
クラスターイオン照射直後の改質層周辺の断面をＴＥＭにて観察した。各試験例における、アモルファス層の有無、表面の平均深さ、および厚さを表１に示す。代表して、表１におけるＮｏ．５を図２（Ａ）に、Ｎｏ．７を図２（Ｂ）に示す。また、Ｎｏ．１３，１４をそれぞれ図３（Ａ），（Ｂ）に示す。図中、白く見える部分がアモルファス層である。図２（Ａ）ではアモルファス層の存在は確認されなかったのに対して、図２（Ｂ）では明確なアモルファス層の存在は確認されないものの、図２（Ａ）と比較してクラスターイオン照射によるダメージ起因と考えられる濃淡コントラストの違いが確認された。一方、Ｎ０．５、Ｎｏ．７よりもドーズ量を高めたＮｏ．１３，１４では、図３（Ａ），（Ｂ）から明らかなように、どちらもアモルファス層の存在が確認された。図３（Ａ）の表面の平均深さは５０ｎｍ、厚さは１０ｎｍであったのに対して、図３（Ｂ）の表面の平均深さは２０ｎｍ、厚さは６０ｎｍであった。すなわち、基板温度を２５℃から−３０℃にすることでアモルファス層の厚みが増大することが確認された。
各シリコンウェーハそれぞれについて、ＳＩＭＳ測定により炭素および水素の濃度プロファイルを測定した。シリコンウェーハ表面から、２００ｎｍ程度の範囲において、急峻なピークが確認されたことから、改質層が特定できた。各試験例における、改質層の厚さを表１に示す。
その後、各シリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして１１５０℃でＣＶＤ法により、シリコンウェーハの改質層上にシリコンエピタキシャル層（厚さ：８μｍ、ドーパント：リン、ドーパント濃度：１．０×１０１５ａｔｏｍｓ／ｃｍ３）をエピタキシャル成長させ、シリコンエピタキシャルウェーハを得た。
＜ゲッタリング能力の評価＞
各試験例で作製したシリコンエピタキシャルウェーハの表面を、Ｎｉ汚染液液（ともに１．０×１０１３／ｃｍ２）でスピンコート汚染法を用いて故意に汚染し、引き続き９００℃、３０分の熱処理を施した。その後、ＳＩＭＳ測定を行い、改質層に捕獲されたＮｉ捕獲量（Ｎｉプルファイルの積分値）を測定した。結果を表１に示す。
表１から明らかなように、第１工程の基板温度を室温よりも低くすることによって、同じドーズ量で比較して、より高いゲッタリング能力を得ることができた。また、発明例の中でも、改質層中にアモルファス層が形成された場合には、より高いゲッタリング能力を得ることができた。エピタキシャル層の形成後にアモルファス層の領域が再結晶化し、その領域もゲッタリングサイトとして寄与したことによるものと考えられる。
なお、各試験例で作成したシリコンエピタキシャルウェーハのエピタキシャル層の表面をＳｕｒｆｓｃａｎ ＳＰ１（ＫＬＡ−Ｔｅｎｃｏｒ社製）にてＮｏｒｍａｌモードにて測定を行い、９０ｎｍ以上のＬＰＤとしてカウントされるもののうち、ＬＰＤ−Ｎとしてカウントされるものをエピタキシャル欠陥として測定したところ、Ｎｏ．１５の比較例において、０．０４個／ｃｍ２、Ｎｏ．１６の発明例において、０．２８個／ｃｍ２程度のエピタキシャル欠陥が観察された以外は、各試験例ともエピタキシャル欠陥は観察されなかった。
本発明によれば、より高いゲッタリング能力を有する半導体エピタキシャルウェーハの製造方法を提供することができる。
１００ 半導体エピタキシャルウェーハ
１０ 半導体ウェーハ
１０Ａ 半導体ウェーハの表面
１２ クラスターイオン
１４ 改質層
１６ アモルファス層
１６Ａ アモルファス層の半導体ウェーハ表面側の表面
１８ エピタキシャル層

Claims (10)

  1. 半導体ウェーハの表面にクラスターイオンを照射して、該半導体ウェーハの表面部に、前記クラスターイオンの構成元素が固溶した改質層を形成する第１工程と、
    前記半導体ウェーハの改質層上にエピタキシャル層を形成する第２工程と、
    を有し、
    前記第１工程は、前記半導体ウェーハの温度を２５℃より低く保持した状態で行うことを特徴とする半導体エピタキシャルウェーハの製造方法。
  2. 前記第１工程は、前記半導体ウェーハの温度を０℃以下に保持した状態で行う請求項１に記載の半導体エピタキシャルウェーハの製造方法。
  3. 前記第１工程は、前記半導体ウェーハの温度を−２００℃以上に保持した状態で行う請求項１または２に記載の半導体エピタキシャルウェーハの製造方法。
  4. 前記第１工程は、前記改質層における厚み方向の一部がアモルファス層になる条件下で行う請求項１〜３のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
  5. 前記第１工程は、前記アモルファス層の前記半導体ウェーハ表面側の表面の平均深さが前記半導体ウェーハ表面から２０ｎｍ以上となる条件下で行う請求項４に記載の半導体エピタキシャルウェーハの製造方法。
  6. 前記クラスターイオンが、構成元素として炭素を含む請求項１〜５のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
  7. 前記クラスターイオンが、構成元素として炭素を含む２種以上の元素を含む請求項６に記載の半導体エピタキシャルウェーハの製造方法。
  8. 前記クラスターイオンの炭素数が１６個以下である請求項６または７に記載の半導体エピタキシャルウェーハの製造方法。
  9. 前記第１工程において、炭素のドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２〜５×１０１５ａｔｏｍｓ／ｃｍ２である請求項６〜８のいずれか一項に記載の半導体エピタキシャルウェーハの製造方法。
  10. 請求項１〜９のいずれか一項に記載の製造方法で製造された半導体エピタキシャルウェーハの前記エピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
JP2014262746A 2014-12-25 2014-12-25 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法 Expired - Fee Related JP6137165B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014262746A JP6137165B2 (ja) 2014-12-25 2014-12-25 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
KR1020177017353A KR101856039B1 (ko) 2014-12-25 2015-11-25 반도체 에피택셜 웨이퍼의 제조방법 및 고체 촬상 소자의 제조방법
PCT/JP2015/083831 WO2016104080A1 (ja) 2014-12-25 2015-11-25 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
US15/538,898 US10224203B2 (en) 2014-12-25 2015-11-25 Method of producing semiconductor epitaxial wafer and method of producing solid-state image sensor
CN201580070696.8A CN107431018B (zh) 2014-12-25 2015-11-25 半导体外延晶片的制造方法及固体摄像元件的制造方法
TW104142895A TWI611482B (zh) 2014-12-25 2015-12-21 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014262746A JP6137165B2 (ja) 2014-12-25 2014-12-25 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
JP2016122762A true JP2016122762A (ja) 2016-07-07
JP6137165B2 JP6137165B2 (ja) 2017-05-31

Family

ID=56150112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014262746A Expired - Fee Related JP6137165B2 (ja) 2014-12-25 2014-12-25 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Country Status (6)

Country Link
US (1) US10224203B2 (ja)
JP (1) JP6137165B2 (ja)
KR (1) KR101856039B1 (ja)
CN (1) CN107431018B (ja)
TW (1) TWI611482B (ja)
WO (1) WO2016104080A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148144A (ja) * 2017-03-08 2018-09-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP2019004034A (ja) * 2017-06-14 2019-01-10 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法、エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6459948B2 (ja) * 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6737066B2 (ja) 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261060A (ja) * 1990-03-09 1991-11-20 Hitachi Ltd イオン注入装置、イオン注入方法およびそれを用いた半導体集積回路装置の製造方法
JPH04196416A (ja) * 1990-11-28 1992-07-16 Fujitsu Ltd 半導体装置の製造方法と製造装置
JPH0817841A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 半導体基板，半導体装置及び半導体装置の製造方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2014076921A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244820A (en) 1990-03-09 1993-09-14 Tadashi Kamata Semiconductor integrated circuit device, method for producing the same, and ion implanter for use in the method
JP2549012B2 (ja) 1990-10-02 1996-10-30 大日本スクリーン製造株式会社 画像記録装置
JPH11251207A (ja) * 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
US7811901B1 (en) * 2007-12-03 2010-10-12 Silicon Genesis Corporation Method and edge region structure using co-implanted particles for layer transfer processes
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
SG161151A1 (en) * 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
JP6070095B2 (ja) * 2012-11-13 2017-02-01 株式会社Sumco エピタキシャルシリコンウェーハの汚染評価方法およびエピタキシャル成長装置炉内の汚染評価方法
JP6065848B2 (ja) 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261060A (ja) * 1990-03-09 1991-11-20 Hitachi Ltd イオン注入装置、イオン注入方法およびそれを用いた半導体集積回路装置の製造方法
JPH04196416A (ja) * 1990-11-28 1992-07-16 Fujitsu Ltd 半導体装置の製造方法と製造装置
JPH0817841A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 半導体基板，半導体装置及び半導体装置の製造方法
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2014076921A1 (ja) * 2012-11-13 2014-05-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148144A (ja) * 2017-03-08 2018-09-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP2019004034A (ja) * 2017-06-14 2019-01-10 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法、エピタキシャル成長用の半導体ウェーハ、および半導体エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
TW201635386A (zh) 2016-10-01
KR101856039B1 (ko) 2018-05-09
WO2016104080A1 (ja) 2016-06-30
TWI611482B (zh) 2018-01-11
JP6137165B2 (ja) 2017-05-31
CN107431018A (zh) 2017-12-01
US10224203B2 (en) 2019-03-05
KR20170080703A (ko) 2017-07-10
CN107431018B (zh) 2019-03-05
US20170352545A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
JP6065848B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
WO2014076933A1 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TW201729255A (zh) 半導體磊晶晶圓的製造方法以及固體攝像元件的製造方法
JP6137165B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6508030B2 (ja) シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6221928B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2014099457A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017076712A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R150 Certificate of patent or registration of utility model

Ref document number: 6137165

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees