TW201635386A - 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法 - Google Patents

半導體磊晶晶圓的製造方法及固體攝像元件的製造方法 Download PDF

Info

Publication number
TW201635386A
TW201635386A TW104142895A TW104142895A TW201635386A TW 201635386 A TW201635386 A TW 201635386A TW 104142895 A TW104142895 A TW 104142895A TW 104142895 A TW104142895 A TW 104142895A TW 201635386 A TW201635386 A TW 201635386A
Authority
TW
Taiwan
Prior art keywords
semiconductor
wafer
layer
epitaxial wafer
epitaxial
Prior art date
Application number
TW104142895A
Other languages
English (en)
Other versions
TWI611482B (zh
Inventor
Ryo Hirose
Ryosuke Okuyama
Kazunari Kurita
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201635386A publication Critical patent/TW201635386A/zh
Application granted granted Critical
Publication of TWI611482B publication Critical patent/TWI611482B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明提供一種具有更高的吸除能力的半導體磊晶晶圓的製造方法。本發明的半導體磊晶晶圓100的製造方法包含：第1步驟，對半導體晶圓10的表面10A照射簇離子12，於該半導體晶圓的表面部形成固溶有所述簇離子的構成元素的改質層14；第2步驟，於所述半導體晶圓的改質層14上形成磊晶層18；所述半導體磊晶晶圓的製造方法的特徵在於：所述第1步驟是在將所述半導體晶圓10的溫度保持為低於25℃的狀態下進行。

Description

半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
本發明是有關於一種半導體磊晶晶圓的製造方法及固體攝像元件的製造方法。
使半導體裝置的特性劣化的因素可列舉金屬污染。例如於背面照射型固體攝像元件中，於成為該元件的基板的半導體磊晶晶圓中所混入的金屬成為使固體攝像元件的暗電流增加的因素，產生被稱為「白缺陷」的缺陷。背面照射型固體攝像元件藉由將配線層等配置於感測器部的更下層，將來自外部的光直接取入至感測器，即使在暗處等亦可拍攝更鮮明的影像或動畫，因此於近年來在數位攝影機（digital video camera）或智慧型手機（smartphone）等行動電話中廣泛使用。因此期望極力減少白缺陷。
金屬於晶圓中的混入主要在半導體磊晶晶圓的製造步驟及固體攝像元件的製造步驟（裝置製造步驟）中產生。認為前者的半導體磊晶晶圓的製造步驟中的金屬污染是由來自磊晶成長爐的構成材料的重金屬顆粒所造成的金屬污染，或者由使用氯系氣體作為磊晶成長時的爐內氣體，因此該配管材料被金屬腐蝕而產生的重金屬顆粒所造成的金屬污染等。近年來，該些金屬污染可藉由將磊晶成長爐的構成材料替換為耐腐蝕性優異的材料等而某種程度地得到改善，但不充分。另一方面，在後者的固體攝像元件的製造步驟中，在離子注入、擴散及氧化熱處理等各處理中，擔心半導體基板的重金屬污染。
存在有為了抑制此種重金屬污染，在半導體晶圓中形成用以捕獲重金屬的吸除部位的技術。作為其方法之一，已知有在半導體晶圓中注入離子，其後形成磊晶層的方法。於該方法中，離子注入區域作為吸除部位而發揮功能。
在專利文獻1中記載了一種半導體磊晶晶圓的製造方法，其包含：第1步驟，對半導體晶圓的表面照射簇離子，於該半導體晶圓的表面部形成固溶有所述簇離子的構成元素的改質層；第2步驟，於所述半導體晶圓的改質層上形成磊晶層。 [現有技術文獻] [專利文獻]
[專利文獻1]國際公開第2012/157162號
[發明所欲解決之課題]
在專利文獻1中顯示：照射簇離子而形成的改質層獲得比注入單體離子（單離子）而所得的離子注入區域更高的吸除能力。然而，為了使半導體裝置的特性進一步提高，要求提供一種具有更高的吸除能力的半導體磊晶晶圓。
因此，本發明的目的在於鑒於所述課題，提供一種具有更高的吸除能力的半導體磊晶晶圓的製造方法。 [解決課題之手段]
本發明者等人藉由進一步的研究而獲得以下發現。亦即，為了進一步提高專利文獻1中的改質層的吸除能力，例如有效的是使簇離子的劑量變多。然而，若使劑量過多，則於其後所形成的磊晶層中產生大量磊晶缺陷，因此本發明者等人摸索以低劑量提高吸除能力的方法，並著眼於簇離子照射時的半導體晶圓的溫度（以下亦稱為「基板溫度」）。其結果，本發明者等人發現藉由在將基板溫度保持為低於室溫（25℃）的狀態下照射簇離子，於其後所得的半導體磊晶晶圓中獲得更高的吸除能力。
基於所述發現，本發明的主旨如下所示。 （1） 一種半導體磊晶晶圓的製造方法，其特徵在於包含： 第1步驟，對半導體晶圓的表面照射簇離子，於該半導體晶圓的表面部形成固溶有所述簇離子的構成元素的改質層； 第2步驟，於所述半導體晶圓的改質層上形成磊晶層；且 所述第1步驟是在將所述半導體晶圓的溫度保持為低於25℃的狀態下進行。
（2） 如上述（1）所述的半導體磊晶晶圓的製造方法，其中所述第1步驟是在將所述半導體晶圓的溫度保持為0℃以下的狀態下進行。
（3） 如上述（1）或（2）所述的半導體磊晶晶圓的製造方法，其中所述第1步驟是在將所述半導體晶圓的溫度保持為-200℃以上的狀態下進行。
（4） 如上述（1）～（3）中任一項所述的半導體磊晶晶圓的製造方法，其中所述第1步驟是在所述改質層中的厚度方向的一部分成為非晶層的條件下進行。
（5） 如上述（4）所述的半導體磊晶晶圓的製造方法，其中所述第1步驟是在所述非晶層的所述半導體晶圓表面側的表面的平均深度自所述半導體晶圓表面起成為20 nm以上的條件下進行。
（6） 如上述（1）～（5）中任一項所述的半導體磊晶晶圓的製造方法，其中所述簇離子含有碳作為構成元素。
（7） 如上述（6）所述的半導體磊晶晶圓的製造方法，其中所述簇離子含有包括碳的兩種以上元素作為構成元素。
（8） 如上述（6）或（7）所述的半導體磊晶晶圓的製造方法，其中所述簇離子的碳數為16個以下。
（9） 如上述（6）～（8）中任一項所述的半導體磊晶晶圓的製造方法，其中於所述第1步驟中，碳的劑量為1×1013 atoms/cm2 ～5×1015 atoms/cm2 。
（10） 一種固體攝像元件的製造方法，其特徵在於：於藉由上述（1）～（9）中任一項所述的製造方法而製造的半導體磊晶晶圓的所述磊晶層形成固體攝像元件。 [發明的效果]
藉由本發明的半導體磊晶晶圓的製造方法，可獲得具有更高的吸除能力的半導體磊晶晶圓。
以下，參照圖式對本發明的實施方式加以詳細說明。另外，於圖1（A）～圖1（C）中，為了方便說明，與實際厚度的比例不同，相對於半導體晶圓10而誇張表示改質層14、非晶層16、及磊晶層18的厚度。
（半導體磊晶晶圓的製造方法） 本發明的一實施方式的半導體磊晶晶圓100的製造方法如圖1（A）～圖1（C）所示那樣包含：第1步驟（圖1（A）、圖1（B）），對半導體晶圓10的表面10A照射簇離子12，於半導體晶圓10的表面部形成固溶有該簇離子12的構成元素的改質層14；第2步驟（圖1（C）），於半導體晶圓10的改質層14上形成磊晶層18。圖1（C）是該製造方法的結果所得的半導體磊晶晶圓100的示意剖面圖。磊晶層18成為用以製造背面照射型固體攝像元件等半導體元件的裝置層。
作為半導體晶圓10，例如可列舉包含矽、化合物半導體（GaAs、GaN、SiC），於表面並不具有磊晶層的整體的單晶晶圓，於製造背面照射型固體攝像元件的情況下，通常使用整體的單晶矽晶圓。而且，半導體晶圓10可使用利用線鋸等對藉由柴可斯基法（Czochralski method，CZ法）或懸浮區熔法（Floating Zone method，FZ法）而培養的單晶矽錠進行切片而成者。而且，為了獲得更高的吸除能力，亦可於半導體晶圓10中添加碳及/或氮。另外，亦可於半導體晶圓10中添加規定濃度的任意摻雜劑，製成所謂n+型或p+型、或者n-型或p-型的基板。
而且，半導體晶圓10亦可使用於整體半導體晶圓表面形成有半導體磊晶層的磊晶半導體晶圓。例如為於整體單晶矽晶圓的表面形成有矽磊晶層的磊晶矽晶圓。矽磊晶層可藉由化學氣相沈積（chemical vapor deposition，CVD）法而在通常條件下形成。磊晶層較佳的是將厚度設為0.1 μm～20 μm的範圍內，更佳的是設為0.2 μm～10 μm的範圍內。
此處，本實施方式的特徵性步驟是圖1（A）中所示的簇離子照射步驟。於本說明書中，所謂「簇離子」是表示對多個原子或分子集合而成為塊的簇賦予正電荷或負電荷，離子化而成者。簇是多個（通常為2～2000個左右）原子或分子相互結合而成的塊狀集團。
在對矽晶圓照射例如含有碳與氫的簇離子的情況下，簇離子12若照射至矽晶圓，則因其能量而瞬間成為1350℃～1400℃左右的高溫狀態，矽熔解。其後，矽急速地冷卻，碳及氫固溶於矽晶圓中的表面附近。亦即，本說明書中的所謂「改質層」是表示所照射的離子的構成元素固溶於半導體晶圓表面部的結晶的晶格間位置或取代位置的層。利用次級離子質譜法（SIMS：Secondary Ion Mass Spectroscopy）的矽晶圓的深度方向的碳的濃度分佈依存於簇離子的加速電壓及簇尺寸，與單體離子的情況相比而言變銳利（sharp），局部存在所照射的碳的區域（亦即改質層）的厚度成為大概500 nm以下（例如50 nm～400 nm左右）。該改質層14成為吸除部位。
此處，於本實施方式中，其特徵在於如圖1（A）所示那樣，於將半導體晶圓10的溫度（基板溫度）保持為低於25℃的狀態下進行第1步驟。藉此可於其後所得的半導體磊晶晶圓100中獲得更高的吸除能力。因此，由藉由本實施方式而所得的半導體磊晶晶圓100而製造的背面照射型固體攝像元件可期待抑制白缺陷的產生。自更充分地獲得該效果的觀點考慮，較佳的是將第1步驟時的基板溫度保持為0℃以下。
本發明者等人如下所述地考慮藉由降低第1步驟時的基板溫度而使吸除能力提高的作用。簇離子在與半導體晶圓衝撞時產生熱，由於該熱而對半導體晶圓表面部進行加熱。本發明者等人確認到藉由該加熱而恢復由於簇離子照射而導入至半導體晶圓表面部的損傷（自我退火效果）。在第1步驟時的基板溫度低的情況下，阻礙該自我退火效果，所導入的損傷未能充分地恢復，而作為有效的吸除陷阱（gettering sink）而殘存。
於本實施方式中，降低基板溫度可提高吸除能力，因此亦可不特意地提高劑量。因此，亦具有容易抑制磊晶缺陷的產生的優點。
其次，根據本發明者等人的研究，在對半導體晶圓照射簇離子的情況下，根據照射條件，存在於改質層中形成非晶區域的情況與並未形成的情況。而且，與在改質層中並無非晶區域的情況相比而言，在改質層的厚度方向的一部分形成非晶層的情況可獲得高的吸除能力。亦即，自獲得更高的吸除能力的觀點考慮，較佳的是如圖1（B）所示那樣，以改質層14中的厚度方向的一部分成為非晶層16的方式進行簇離子照射。另外，根據本發明者等人的研究可知存在如下傾向：第1步驟時的基板溫度越低，則在照射後越容易形成非晶層16。換而言之，基板溫度越低，則形成非晶層16所需的劑量越小。
於本實施方式中，如圖1（B）所示，以非晶層16的半導體晶圓表面側的表面16A的平均深度D較佳的是成為自半導體晶圓表面10A起為20 nm以上、200 nm以下，更佳為20 nm以上、80 nm以下的方式進行簇離子照射。藉此可充分抑制其後所形成的磊晶層18中的磊晶缺陷的產生。
另外，越降低基板溫度、且越提高劑量，則越容易形成非晶層16；但若基板溫度過低、或者劑量過高，則非晶層16變厚，改質層14的表面亦成為非晶層。若於非晶層16上成長磊晶層18，則隨之帶來磊晶缺陷的產生。自該觀點考慮，第1步驟時的基板溫度較佳的是保持為-200℃以上，更佳為-120℃以上。其原因在於：在不足-200℃的情況下，存在並不依據簇照射條件，而過度地形成非晶層16，無法抑制磊晶缺陷的產生的情況。
非晶層16的平均厚度較佳為100 nm以下，更佳為60 nm以下。其原因在於：在超過100 nm的情況下，存在變得難以選定用以將表面16A的平均深度設定為自半導體晶圓表面10A起為20 nm以上的簇照射條件之虞。
另外，如圖1（B）或其後所說明的圖3（B）所示那樣，非晶層的表面根據橫方向的位置而深度不均一，本發明中的「非晶層的半導體晶圓表面側的表面的平均深度」是藉由穿透式電子顯微鏡（TEM：Transmission Electron Microscope）觀察非晶層的剖面，根據所得的TEM影像中的表面的平均深度而定義。「平均深度」是非晶層與結晶區域的邊界線的最淺位置與最深位置的中間深度。而且，「非晶層的平均厚度」亦是藉由TEM影像中的非晶層的平均厚度、亦即非晶層的兩個表面的平均深度之差而定義。TEM影像的倍率若為可明瞭地觀察非晶層之程度即可，在圖2（A）、圖2（B）、圖3（A）、圖3（B）中所示的實施例中設為50萬倍。另外，如圖1（C）所示那樣，若在照射簇離子後形成磊晶層18，則由於此時的熱而恢復改質層14中的結晶性，非晶層16消失。
簇離子根據結合樣式而存在多種簇，例如可藉由以下文獻中所記載的公知的方法而生成。作為氣體簇束的生成法是：（1）日本專利特開平9-41138號公報、（2）日本專利特開平4-354865號公報，作為離子束的生成法是：（1）荷電粒子束工學；石川 順三；ISBN978-4-339-00734-3；庫萊納（Corona）公司、（2）電子/離子束工學；電氣學會；ISBN4-88686-217-9；歐姆（Ohm）公司、（3）簇離子束基礎與應用；ISBN4-526-05765-7；日刊工業新聞社。而且，通常情況下，於正電荷的簇離子的產生中使用涅爾森（Nielsen）型離子源或考夫曼（Kaufman）型離子源，於負電荷的簇離子的產生中使用利用體積生成法的大電流負離子源。
可藉由在簇離子照射裝置內，對載置半導體晶圓的平台進行冷卻而降低基板溫度。具體而言，在平台內部普遍所設的流路內流入使用冷卻器（chiller）而保持為一定溫度的液體氮、乙二醇等冷媒，藉此對平台進行冷卻。可藉由變更冷媒的溫度或流速而調整基板溫度。
以下，關於基板溫度以外的簇離子的照射條件加以說明。
首先，所照射的元素若為參與吸除的元素，則並無特別限定，可列舉碳、硼、磷、砷等。然而，自獲得更高的吸除能力的觀點考慮，較佳的是簇離子含有碳作為構成元素。
而且，照射元素更佳為包括碳的兩種以上元素。特佳的是除了碳以外，亦照射選自由硼、磷、砷及銻所構成的群組的一種或兩種以上摻雜劑元素。其原因在於：根據固溶的元素的種類，可有效率地吸除的金屬的種類有所不同，因此藉由固溶兩種以上元素而可對應範圍更廣的金屬污染。例如在碳的情況下，可有效率地吸除鎳；在硼的情況下，可有效率地吸除銅、鐵。
離子化的化合物亦無特別限定，作為可離子化的碳源化合物，可使用乙烷、甲烷、二氧化碳（CO2 ）等，作為可離子化的硼源化合物，可使用二硼烷、癸硼烷（B10 H14 ）等。例如在將混合有聯苄與癸硼烷的氣體作為材料氣體的情況下，可生成碳、硼及氫集合而成的氫化合物簇。而且，若將環己烷（C6 H12 ）作為材料氣體，則可生成含有碳及氫的簇離子。作為碳源化合物，特佳的是使用由芘（C16 H10 ）、聯苄（C14 H14 ）等生成的簇Cn Hm （3≦n≦16，3≦m≦10）。其原因在於容易控制小尺寸的簇離子束。
離子化的化合物亦較佳的是含有碳及所述摻雜劑元素此兩者的化合物。其原因在於：若將此種化合物作為簇離子而進行照射，則可藉由一次照射而使碳及摻雜劑元素此兩者固溶。
在改質層中是否形成非晶層、及形成的情況下的非晶層16的表面16A的平均深度，除了基板溫度以外，亦由簇離子的劑量、簇尺寸、簇離子的加速電壓、及射束電流值等而控制，其中較大程度地依存於基板溫度、劑量及簇尺寸。在本說明書中，所謂「簇尺寸」是表示構成一個簇的原子或分子的個數。
簇尺寸可於2個～100個、較佳為60個以下、更佳為50個以下進行適宜設定，於後述的實施例中，使用簇尺寸為8個的C3 H5 。簇尺寸的調整可藉由調整自噴嘴所噴出的氣體的氣體壓力及真空容器的壓力、離子化時的對長絲所施加的電壓等而進行。另外，簇尺寸可藉由如下方式而求出：藉由利用四極高頻電場的質量分析或飛行時間質量分析而求出簇個數分佈，採用簇個數的平均值。
簇離子的劑量可藉由控制離子照射時間而調整。雖然亦依存於簇尺寸，但在基板溫度為室溫的情況下，為了在改質層14中形成非晶層16，需要將碳的劑量大概設為1×1015 atoms/cm2 以上，但若像本實施方式那樣降低基板溫度，則能夠以更低的劑量形成非晶層。碳的劑量較佳為1×1013 atoms/cm2 ～5×1015 atoms/cm2 ，自將非晶層16的半導體晶圓表面側的表面16A的平均深度確保為自半導體晶圓表面10A起為20 nm以上的觀點考慮，碳的劑量更佳為5×1014 atoms/cm2 ～2×1015 atoms/cm2 。
簇離子的加速電壓與簇尺寸一同對改質層18中的構成元素的深度方向的濃度分佈的峰值位置帶來影響，因此亦間接地對非晶層的深度帶來影響。作為用以使非晶層16的半導體晶圓表面側的表面16A的平均深度成為自半導體晶圓表面10A起為20 nm以上的必要條件，在使用Cn Hm （3≦n≦16，3≦m≦10）作為簇離子的情況下，每個碳原子的加速電壓可設為超過0 keV/atom且為50 keV/atom以下，較佳為40 keV/atom以下。
另外，在加速電壓的調整中通常使用（1）靜電加速、（2）高頻波加速這兩種方法。作為前者的方法，存在有等間隔地排列多個電極，於該些之間施加相等的電壓，於軸方向上製造等加速電場的方法。作為後者的方法，存在有一面使離子以直線狀移行一面使用高頻波進行加速的線形直線加速器（linac）法。
為了在改質層14中形成非晶層16，使其表面16A的平均深度成為自半導體晶圓表面10A起為20 nm以上，射束電流值需要設為大概100 μA以上、1000 μA以下。
其次，關於本實施方式中的熱處理加以說明。與注入單體離子相比而言，照射簇離子對半導體晶圓的結晶帶來的損傷小。因此，於一實施方式中，在所述第1步驟後，可並不對半導體晶圓進行用以恢復結晶性的熱處理，而將半導體晶圓搬送至磊晶成長裝置進行所述第2步驟，可有效率地製造具有高的吸除能力的半導體磊晶晶圓100。亦即，無需快速熱退火（Rapid Thermal Annealing，RTA）或快速熱氧化（Rapid Thermal Oxidation，RTO）等使用與磊晶裝置不同的急速升降溫熱處理裝置等而進行恢復熱處理。其原因在於：在以下所述的用以形成磊晶層18的磊晶裝置內，可藉由在磊晶成長之前所進行的氫烘處理而充分恢復半導體晶圓10的結晶性。
當然，亦可在第1步驟後、第2步驟之前，使用與磊晶裝置不同的熱處理裝置而進行恢復熱處理。該恢復熱處理可於900℃以上、1200℃以下進行10秒以上、1小時以下。該恢復熱處理例如可在將半導體晶圓10搬送至磊晶成長裝置內之前，使用RTA或RTO等急速升降溫熱處理裝置、或批次式熱處理裝置（縱式熱處理裝置、橫式熱處理裝置）而進行。
作為形成於改質層14上的磊晶層18，可列舉矽磊晶層，可藉由通常的條件而形成。例如將氫作為載體氣體，將二氯矽烷、三氯矽烷等原料氣體導入至腔室內，成長溫度亦因所使用的原料氣體而異，可在大概為1000℃～1200℃的範圍的溫度下，藉由CVD法而在半導體晶圓10上磊晶成長。磊晶層18較佳的是將厚度設定為1 μm～15 μm的範圍內。其原因在於：在不足1 μm的情況下，存在由於來自半導體晶圓10的摻雜劑的外方擴散而造成磊晶層18的電阻率變化的可能性；而且在超過15 μm的情況下，存在對固體攝像元件的分光感度特性產生影響之虞。
（半導體磊晶晶圓） 其次，關於藉由所述製造方法而所得的半導體磊晶晶圓100加以說明。半導體磊晶晶圓100如圖1（C）所示那樣包含：半導體晶圓10、形成在該半導體晶圓10的表面部的在半導體晶圓10中固溶有規定元素的改質層14、該改質層14上的磊晶層18。本實施方式的半導體磊晶晶圓100具有高的吸除能力。
改質層14的定義如上所述，可藉由次級離子質譜儀（SIMS），自半導體晶圓10的表面10A在深度方向上進行元素分析，而確定為規定元素的深度方向的濃度分佈中的陡峭的峰值部分。改質層14通常自半導體晶圓10的表面10A起，在距該表面10A的深度為50 nm～400 nm的範圍延伸。
作為規定元素，若為半導體晶圓的主材料（在矽晶圓的情況下為矽）以外的元素，則並無特別限定，如上所述較佳的是設為碳或含有碳的兩種以上元素。
在形成磊晶層18前，將改質層14中的非晶層的表面16A的平均深度設為自半導體晶圓的表面10A起為20 nm以上的情況下，可將磊晶層18的磊晶缺陷密度設為0.04個/cm2 以下。
（固體攝像元件的製造方法） 本發明的實施方式的固體攝像元件的製造方法的特徵在於：在位於藉由所述製造方法而製造的半導體磊晶晶圓100的表面的磊晶層18上形成固體攝像元件。與先前相比而言，藉由該製造方法而所得的固體攝像元件可充分抑制白缺陷的產生。 [實施例]
準備由CZ單晶矽錠所得的n型矽晶圓（直徑：300 mm、厚度：725 μm、摻雜劑：磷、摻雜劑濃度：5.0×1014 atoms/cm3 ）。其次，使用簇離子產生裝置（日新離子機器公司製造、型號：克拉立斯（CLARIS）），由環己烷生成C3 H5 簇，照射至矽晶圓的表面而形成改質層。此時基板溫度及碳的劑量設為表1中記載的條件。每個碳原子的加速電壓為23.4 keV/atom、射束電流值為800 μA、傾斜（Tilt）：0º、扭轉（Twist）：0º。
藉由TEM觀察簇離子照射不久後的改質層周邊的剖面。將各試驗例中的非晶層的有無、表面的平均深度、及厚度表示於表1中。作為代表，將表1中的No.5表示於圖2（A）中，將No.7表示於圖2（B）中。而且，將No.13、No.14分別表示於圖3（A）、圖3（B）中。於圖中，看出發白的部分為非晶層。在圖2（A）中並未確認到非晶層的存在，相對於此，在圖2（B）中雖然未確認到明確的非晶層的存在，但與圖2（A）相比較而言，確認到認為是由簇離子照射帶來的損傷所引起的濃淡對比度的不同。另一方面，在與No.5、No.7相比而言劑量變高的No.13、No.14中，根據圖3（A）、圖3（B）可知均確認到非晶層的存在。圖3（A）的表面的平均深度為50 nm、厚度為10 nm，相對於此，圖3（B）的表面的平均深度為20 nm、厚度為60nm。亦即，確認到藉由使基板溫度自25℃成為-30℃，非晶層的厚度增大。
關於各矽晶圓，分別藉由SIMS測定而測定碳及氫的濃度分佈。在自矽晶圓表面起為200 nm左右的範圍中，確認到陡峭的峰值，因此可確定改質層。將各試驗例中的改質層的厚度表示於表1中。
其後，將各矽晶圓搬送至單片式磊晶成長裝置（應用材料（Applied Materials）公司製造）內，在裝置內、1120℃的溫度下實施30秒的氫烘處理後，將氫作為載體氣體，將三氯矽烷作為原料氣體，在1150℃下藉由CVD法而在矽晶圓的改質層上磊晶成長矽磊晶層（厚度：8 μm、摻雜劑：磷、摻雜劑濃度：1.0×1015 atoms/cm3 ），獲得矽磊晶晶圓。
＜吸除能力的評價＞ 藉由Ni污染液（均為1.0×1013 /cm2 ），使用旋塗污染法而故意地污染各試驗例中所製作的矽磊晶晶圓的表面，繼而在900℃下實施30分鐘的熱處理。其後進行SIMS測定，測定改質層所捕獲的Ni捕獲量（Ni分佈的積分值）。將結果表示於表1中。
[表1]
根據表1可知：藉由使第1步驟的基板溫度低於室溫，在相同劑量下相比較而言，獲得更高的吸除能力。 而且，在發明例中，在改質層中形成非晶層的情況下，可獲得更高的吸除能力。認為其原因在於：在形成磊晶層之後，非晶層區域再次結晶化，該區域亦作為吸除部位而參與吸除。
另外，藉由Surfscan SP1（科磊（KLA-Tencor）公司製造），在常規（Normal）模式下對各試驗例中所製成的矽磊晶晶圓的磊晶層的表面進行測定，將計數為90 nm以上的LPD者中的計數為LPD-N者作為磊晶缺陷而進行測定，其結果在No.15的比較例中觀察到0.04個/cm2 左右的磊晶缺陷，在No.16的發明例中觀察到0.28個/cm2 左右的磊晶缺陷，除此以外各試驗例均未觀察到磊晶缺陷。 [產業上之可利用性]
藉由本發明可提供具有更高的吸除能力的半導體磊晶晶圓的製造方法。
10‧‧‧半導體晶圓
10A‧‧‧半導體晶圓的表面
12‧‧‧簇離子
14‧‧‧改質層
16‧‧‧非晶層
16A‧‧‧非晶層的半導體晶圓表面側的表面
18‧‧‧磊晶層
100‧‧‧半導體磊晶晶圓
D‧‧‧平均深度
圖1（A）～圖1（C）是說明本發明的一實施方式的半導體磊晶晶圓100的製造方法的示意剖面圖。 圖2（A）、圖2（B）是對矽晶圓的表面，以碳的劑量為5×1014 atoms/cm2 而照射簇離子C3 H5 後，磊晶層形成前的改質層的剖面的TEM影像，圖2（A）是基板溫度為25℃（室溫）的情況，圖2（B）是基板溫度為-30℃的情況。 圖3（A）、圖3（B）是對矽晶圓的表面，以碳的劑量為2×1015 atoms/cm2 而照射簇離子C3 H5 後，磊晶層形成前的改質層的剖面的TEM影像，圖3（A）是基板溫度為25℃（室溫）的情況，圖3（B）是基板溫度為-30℃的情況。
10‧‧‧半導體晶圓
14‧‧‧改質層
18‧‧‧磊晶層
100‧‧‧半導體磊晶晶圓

Claims (10)

  1. 一種半導體磊晶晶圓的製造方法，其特徵在於包含： 第1步驟，對半導體晶圓的表面照射簇離子，於所述半導體晶圓的表面部形成固溶有所述簇離子的構成元素的改質層； 第2步驟，於所述半導體晶圓的所述改質層上形成磊晶層；並且 所述第1步驟是在將所述半導體晶圓的溫度保持為低於25℃的狀態下進行。
  2. 如申請專利範圍第1項所述的半導體磊晶晶圓的製造方法，其中所述第1步驟是在將所述半導體晶圓的溫度保持為0℃以下的狀態下進行。
  3. 如申請專利範圍第1項或第2項所述的半導體磊晶晶圓的製造方法，其中所述第1步驟是在將所述半導體晶圓的溫度保持為-200℃以上的狀態下進行。
  4. 如申請專利範圍第1項或第2項所述的半導體磊晶晶圓的製造方法，其中所述第1步驟是在所述改質層中的厚度方向的一部分成為非晶層的條件下進行。
  5. 如申請專利範圍第4項所述的半導體磊晶晶圓的製造方法，其中所述第1步驟是在所述非晶層的所述半導體晶圓表面側的表面的平均深度自所述半導體晶圓表面起成為20 nm以上的條件下進行。
  6. 如申請專利範圍第1項或第2項所述的半導體磊晶晶圓的製造方法，其中所述簇離子含有碳作為構成元素。
  7. 如申請專利範圍第6項所述的半導體磊晶晶圓的製造方法，其中所述簇離子含有包括碳的兩種以上元素作為構成元素。
  8. 如申請專利範圍第6項所述的半導體磊晶晶圓的製造方法，其中所述簇離子的碳數為16個以下。
  9. 如申請專利範圍第6項所述的半導體磊晶晶圓的製造方法，其中於所述第1步驟中，碳的劑量為1×1013 atoms/cm2 ～5×1015 atoms/cm2 。
  10. 一種固體攝像元件的製造方法，其特徵在於：於藉由如申請專利範圍第1項至第9項中任一項所述的製造方法而製造的所述半導體磊晶晶圓的所述磊晶層形成固體攝像元件。
TW104142895A 2014-12-25 2015-12-21 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法 TWI611482B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014262746A JP6137165B2 (ja) 2014-12-25 2014-12-25 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
TW201635386A true TW201635386A (zh) 2016-10-01
TWI611482B TWI611482B (zh) 2018-01-11

Family

ID=56150112

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104142895A TWI611482B (zh) 2014-12-25 2015-12-21 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法

Country Status (6)

Country Link
US (1) US10224203B2 (zh)
JP (1) JP6137165B2 (zh)
KR (1) KR101856039B1 (zh)
CN (1) CN107431018B (zh)
TW (1) TWI611482B (zh)
WO (1) WO2016104080A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6459948B2 (ja) * 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6737066B2 (ja) 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP6724824B2 (ja) * 2017-03-08 2020-07-15 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP6772966B2 (ja) * 2017-06-14 2020-10-21 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法及び半導体エピタキシャルウェーハの製造方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244820A (en) 1990-03-09 1993-09-14 Tadashi Kamata Semiconductor integrated circuit device, method for producing the same, and ion implanter for use in the method
JPH03261060A (ja) * 1990-03-09 1991-11-20 Hitachi Ltd イオン注入装置、イオン注入方法およびそれを用いた半導体集積回路装置の製造方法
JP2549012B2 (ja) 1990-10-02 1996-10-30 大日本スクリーン製造株式会社 画像記録装置
JPH04196416A (ja) * 1990-11-28 1992-07-16 Fujitsu Ltd 半導体装置の製造方法と製造装置
JPH0817841A (ja) * 1994-06-24 1996-01-19 Fujitsu Ltd 半導体基板，半導体装置及び半導体装置の製造方法
JPH11251207A (ja) * 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
US7811901B1 (en) * 2007-12-03 2010-10-12 Silicon Genesis Corporation Method and edge region structure using co-implanted particles for layer transfer processes
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
SG161151A1 (en) 2008-10-22 2010-05-27 Semiconductor Energy Lab Soi substrate and method for manufacturing the same
WO2012157162A1 (ja) * 2011-05-13 2012-11-22 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6070095B2 (ja) * 2012-11-13 2017-02-01 株式会社Sumco エピタキシャルシリコンウェーハの汚染評価方法およびエピタキシャル成長装置炉内の汚染評価方法
JP5799936B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6065848B2 (ja) 2014-01-07 2017-01-25 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Also Published As

Publication number Publication date
CN107431018A (zh) 2017-12-01
US20170352545A1 (en) 2017-12-07
CN107431018B (zh) 2019-03-05
JP6137165B2 (ja) 2017-05-31
JP2016122762A (ja) 2016-07-07
US10224203B2 (en) 2019-03-05
WO2016104080A1 (ja) 2016-06-30
KR20170080703A (ko) 2017-07-10
KR101856039B1 (ko) 2018-05-09
TWI611482B (zh) 2018-01-11

Similar Documents

Publication Publication Date Title
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
US20200203418A1 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial water, and method of producing solid-state image sensing device
JP6065848B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799935B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
TW201729255A (zh) 半導體磊晶晶圓的製造方法以及固體攝像元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015216327A (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6508030B2 (ja) シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6221928B2 (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2014099457A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175145A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6318728B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017183736A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees