KR102082191B1 - 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법 - Google Patents

에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법 Download PDF

Info

Publication number
KR102082191B1
KR102082191B1 KR1020170080693A KR20170080693A KR102082191B1 KR 102082191 B1 KR102082191 B1 KR 102082191B1 KR 1020170080693 A KR1020170080693 A KR 1020170080693A KR 20170080693 A KR20170080693 A KR 20170080693A KR 102082191 B1 KR102082191 B1 KR 102082191B1
Authority
KR
South Korea
Prior art keywords
wafer
silicon wafer
epitaxial
hydrogen
gettering
Prior art date
Application number
KR1020170080693A
Other languages
English (en)
Other versions
KR20170077099A (ko
Inventor
요시히로 고가
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20170077099A publication Critical patent/KR20170077099A/ko
Application granted granted Critical
Publication of KR102082191B1 publication Critical patent/KR102082191B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam

Abstract

(과제) 게터링 능력을 갖는 실리콘 웨이퍼로서, 또한, 이 실리콘 웨이퍼를 이용하여 에피택셜 웨이퍼 또는 접합 웨이퍼를 제작했을 때에, 저항 변동을 발생시키지 않는 실리콘 웨이퍼를 제조하는 방법을 제공하는 것을 목적으로 한다.
(해결 수단) 본 발명의 실리콘 웨이퍼의 제조 방법은, 실리콘 웨이퍼의 앞면으로부터 수소 이온을 1.0×1013∼3.0×1016atoms/㎠의 도즈량으로 주입하여, 상기 수소 이온이 고용(固溶)하여 이루어지는 게터링층을 형성하는 것을 특징으로 한다.

Description

에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법 {EPITAXIAL WAFER, BONDED WAFER, AND FABRICATION METHOD THEREOF}
본 발명은 실리콘 웨이퍼 및 그의 제조 방법에 관한 것이다. 또한, 본 발명은, 이 실리콘 웨이퍼를 이용한 에피택셜 웨이퍼 및 그의 제조 방법에 관한 것이다. 또한, 본 발명은, 이 실리콘 웨이퍼를 이용한 접합 웨이퍼 및 그의 제조 방법에 관한 것이다.
반도체 디바이스의 특성을 열화시키는 요인으로서, 금속 오염을 들 수 있다. 반도체 웨이퍼로의 금속의 혼입은, 주로 반도체 웨이퍼의 제조 공정 및 디바이스 제조 공정에 있어서 발생한다. 예를 들면, 반도체 웨이퍼로서의 에피택셜 웨이퍼는, 실리콘 웨이퍼 상에 에피택셜층을 형성함으로써 얻어진다. 여기에서, 에피택셜층은 기판이 되는 실리콘 웨이퍼의 단결정과 연속한 단결정층으로서, 기판과는 상이한 불순물 농도의 층을 만들 수 있다. 이 에피택셜층을 디바이스 영역으로 함으로써, 에피택셜 웨이퍼는 메모리계 소자, 로직계 소자, 촬상 소자 등의 폭넓은 용도로 사용되고 있다.
에피택셜 웨이퍼의 제조 공정에 있어서의 금속 오염으로서는, 에피택셜 성장로(爐)의 구성재로부터의 중금속 파티클에 의한 것을 생각할 수 있다. 혹은, 에피택셜 성장시의 로 내 가스로서 염소계 가스를 이용하기 때문에, 그 배관 재료가 금속 부식되어 발생하는 중금속 파티클에 의해, 금속 오염이 발생하는 경우도 생각할 수 있다. 예를 들면, 구리나 니켈과 같은 중금속이 웨이퍼 중에 혼입한 경우, 포즈 타임 불량, 리텐션 불량, 접합 리크 불량 및, 산화막의 절연 파괴와 같은 디바이스 특성에 현저한 악영향을 초래한다.
또한, 고(高)집적 CMOS 소자나 고내압 소자, 나아가서는 이미지 센서 분야에 있어서는, SOI(Silicon on Insulator) 구조를 갖는 SOI 웨이퍼가 반도체 웨이퍼로서 주목받고 있다. 이 SOI 웨이퍼는, 지지 기판 상에, 산화 실리콘(SiO2) 등의 절연막 및 디바이스 활성층으로서 사용되는 단결정 실리콘층이 순차 형성된 구조를 갖는 것이다. 통상의 실리콘 웨이퍼를 기판으로서 이용한 경우에 비하여, 소자와 기판과의 사이에 발생하고 있던 기생 용량이 저감되기 때문에, SOI 웨이퍼는 디바이스의 고속화, 고내압화, 저(低)소비 전력화 등을 실현할 수 있다.
이 SOI 웨이퍼는, 예를 들면 접합법에 의해 얻어진다. 이 접합법은, 지지 기판용 웨이퍼 및 활성층용 웨이퍼 중 적어도 한쪽에 산화막(SiO2) 등의 절연막을 형성하고, 이어서, 이들 웨이퍼를, 절연막을 개재하여 접합한 후, 1200℃ 정도의 고온에서 열처리를 행함으로써 SOI 웨이퍼를 제조하는 방법이다(이하, 접합법에 의해 제조된 SOI 웨이퍼를 「접합 웨이퍼」라고 칭함).
이렇게 하여 얻어지는 접합 웨이퍼는, 전기적 특성의 관점이나, 균질인 실리콘층을 형성할 수 있는 등의 장점을 갖는 한편으로, 금속 오염이 반도체 디바이스의 특성을 열화시키는 요인이 된다.
접합 웨이퍼의 제조 공정에 있어서의 금속 오염으로서는, 접합 후의 열처리에 있어서의 열처리 장치의 구성재로부터의 중금속 파티클에 의한 것이나, 접합 웨이퍼의 두께를 박막화하기 위한 연삭·연마시에 의한 오염 등을 생각할 수 있다.
또한, 반도체 웨이퍼의 제조 공정에 있어서의 금속 오염 이외에도, 예를 들면 촬상 소자나 고집적 CMOS 소자 등의 디바이스 제조 공정에 있어서는, 이온 주입, 확산 및 산화 열처리 등의 각 처리 중에서, 반도체 웨이퍼의 중금속 오염이 우려된다.
그 때문에, 실리콘 웨이퍼, 에피택셜 웨이퍼 및 접합 웨이퍼에, 금속을 포획하기 위한 게터링 싱크(gettering sink)를 형성하여, 디바이스 형성면으로의 금속 오염을 회피하는 것이 일반적이다.
게터링 싱크를 형성하는 방법으로서는, 반도체 웨이퍼의 내부에 결정 결함인 산소 석출물(실리콘 산화물 석출물의 통칭으로서, BMD: Bulk Micro Defect라고도 함)이나 전위를 형성하는 인트린식 게터링(IG)법이 알려진다. 또한, 반도체 웨이퍼의 뒷면(裏面)에 게터링 싱크를 형성하는 엑스트린식 게터링(EG)법도 일반적이다.
여기에서, 중금속의 게터링법의 한 수법으로서, 반도체 웨이퍼 중에 탄소를 이온 주입함으로써, 게터링 사이트를 형성하는 기술이 있다. 특허문헌 1에는, 실리콘 웨이퍼의 일면으로부터 탄소 이온을 주입하여, 탄소 이온 주입 영역을 형성한 후, 이 표면에 실리콘 에피택셜층을 형성하고, 실리콘 에피택셜 웨이퍼로 하는 제조 방법이 기재되어 있다. 이 기술에서는, 탄소 이온 주입 영역이 게터링 사이트로서 기능하고, 그 도즈(dose)량은 5×1013∼5×1015atoms/㎠가 적합하게 여겨진다.
일본공개특허공보 평6-338507호
특허문헌 1에 기재되는 바와 같이, 종래의 실리콘 웨이퍼로의 탄소 이온 주입에서는, 적합한 도즈량으로서 5×1013∼5×1015atoms/㎠가 적합하게 여겨진다. 그러나, 향후, 보다 고품질의 실리콘 웨이퍼가 요구되는 것이 전망되어, 보다 강력한 게터링 능력을 갖는 실리콘 웨이퍼가 요구되고 있다.
그래서, 보다 강력한 게터링 능력을 갖는 실리콘 웨이퍼를 얻기 위해, 본 발명자가 탄소 이온 주입을 함에 있어서, 탄소 이온의 도즈량을 5.0×1014atoms/㎠ 이상으로 한 결과, 주입 후의 실리콘 웨이퍼는 충분한 게터링 능력을 갖는 것이 확인되었다. 이하, 본 명세서에 있어서, 실리콘 웨이퍼의 표면 중, 이온 주입하는 측의 면을 실리콘 웨이퍼의 「앞면」이라고 칭하고, 그 반대측의 면을 실리콘 웨이퍼의 「뒷면」이라고 칭한다.
이 실리콘 웨이퍼를 이용하여, 실리콘 웨이퍼의 앞면에 에피택셜층을 형성하고, 에피택셜 웨이퍼를 제작하면, 이 에피택셜 웨이퍼는 충분한 게터링 능력을 유지하는 것이 확인되었다. 또한, 이 실리콘 웨이퍼를 활성층용 웨이퍼로 하고, 이 활성층용 웨이퍼와, 절연막을 갖는 지지 기판용 웨이퍼를, 절연막을 개재하여 접합하여 접합 웨이퍼를 제작하면, 이 접합 웨이퍼도 충분한 게터링 능력을 유지하는 것이 확인되었다. 또한, 상기 접합 웨이퍼에 있어서, 탄소 이온이 주입되는 측의 앞면은, 절연막측에 위치한다.
그런데, 이렇게 하여 얻어진 에피택셜 웨이퍼 및 접합 웨이퍼에는, 탄소가 과잉으로 주입된 결과, 탄소 주입 영역에는 산소 도너가 과잉으로 발생해 버리는 것이 밝혀졌다. 이 결과, 에피택셜 웨이퍼에 있어서는, 에피택셜층과 하지(base) 기판인 실리콘 웨이퍼와의 계면 근방에서, 에피택셜층 및 실리콘 웨이퍼의 각각의 저항률에 비하여, 저항률이 현저하게 낮아지는 영역이 발생해 버리는 것이 판명되었다(실시예에 있어서 상세를 후술하는 도 11(B), 도 11(C)를 참조). 이러한 영역은, 저농도에서 탄소 이온을 주입한 경우의 에피택셜 웨이퍼나, 탄소 이온을 주입하지 않고, 단순히 실리콘 웨이퍼에 에피택셜층을 형성한 에피택셜 웨이퍼에는 존재하지 않아(실시예에 있어서 상세를 후술하는 도 11(C)를 참조), 종래는 문제가 되지 않았다. 또한, 접합 웨이퍼에 있어서는, 활성층용 웨이퍼와 절연막과의 계면 근방에서, 활성층용 웨이퍼 및 절연막의 저항률에 비하여, 저항률이 현저하게 낮아지는 영역이 발생해 버리는 것이 판명되었다. 이하, 본 명세서에 있어서, 이와 같이, 계면 근방에 있어서 저항률이 현저하게 낮아지는 영역(단순히 「저항 변동 영역」이라고 함)이 발생하는 것을 「저항 변동」이라고 칭한다.
그래서 본 발명은, 게터링 능력을 갖는 실리콘 웨이퍼로서, 또한, 이 실리콘 웨이퍼를 이용하여 에피택셜 웨이퍼 또는 접합 웨이퍼를 제작했을 때에, 게터링 능력을 유지하면서, 저항 변동을 발생시키지 않는 실리콘 웨이퍼를 제조하는 방법을 제공하는 것을 목적으로 한다.
본 발명자는, 상기 과제를 감안하여, 실리콘 웨이퍼에 고농도의 이온 주입을 해도, 게터링 능력을 유지하면서, 에피택셜 웨이퍼 및 접합 웨이퍼에 저항 변동을 발생시키지 않는 실리콘 웨이퍼를 얻는 방법을 예의 검토했다. 그 결과, 종래 이용되는 원자 반경이 큰 탄소 이온의 주입에 대신하여, 지금까지 게터링 능력을 부여하기 위한 주입 원소로서는 전혀 주목받지 않았던, 원자 반경이 작은 수소 이온을 주입하는 것에 본 발명자는 착안했다. 수소 이온 주입이라면, 고농도로 이온 주입해도, 게터링 사이트가 되는 수소 주입 영역에는 산소가 포획되지 않기 때문에, 산소 도너가 발생하지 않는 것을 본 발명자는 발견한 것이다. 또한, 수소 이온 주입이라도, 충분한 게터링 능력을 실리콘 웨이퍼에 부여할 수 있는 것을 발견한 것이다. 또한, 실리콘 웨이퍼에 수소 이온을 주입하고, 이 실리콘 웨이퍼에 에피택셜층을 형성하여 에피택셜 웨이퍼를 제작하면, 게터링 능력을 유지하면서, 저항 변동이 발생하지 않는 에피택셜 웨이퍼가 얻어지는 것을 본 발명자는 발견했다. 또한, 이 실리콘 웨이퍼를 활성층용 웨이퍼로 하는 접합 웨이퍼를 제작해도, 역시 게터링 능력을 유지하면서, 저항 변동이 발생하지 않는 접합 웨이퍼가 얻어지는 것을 본 발명자는 발견했다.
즉, 본 발명의 요지 구성은 이하와 같다.
본 발명에 의한 실리콘 웨이퍼의 제조 방법은, 실리콘 웨이퍼의 앞면으로부터 수소 이온을 1.0×1013∼3.0×1016atoms/㎠의 도즈량으로 주입하여, 상기 수소 이온이 고용(固溶)하여 이루어지는 게터링층을 형성하는 것을 특징으로 한다.
또한, 본 발명에 의한 실리콘 웨이퍼의 제조 방법에 있어서, 상기 실리콘 웨이퍼의 깊이 방향에 있어서의 상기 수소의 농도 프로파일의 피크가, 상기 앞면으로부터 1.0㎛ 미만인 범위 내에 위치하도록, 상기 수소 이온을 주입하는 것이 바람직하다.
또한, 본 발명에 의한 에피택셜 웨이퍼의 제조 방법은, 상기 방법에 의해 얻어진 실리콘 웨이퍼의 상기 앞면에 에피택셜층을 형성하는 것을 특징으로 한다.
또한, 본 발명에 의한 접합 웨이퍼의 제조 방법은, 상기 방법에 의해 얻어진 실리콘 웨이퍼의 상기 앞면을, 절연막을 개재하여 지지 기판용 웨이퍼와 접합하는 것을 특징으로 한다.
이 경우, 상기 접합에 앞서, 상기 절연막을, 상기 지지 기판용 웨이퍼에 형성하는 것이 바람직하다.
또한, 본 발명에 의한 실리콘 웨이퍼는, 실리콘 웨이퍼의 앞면측에 형성된, 당해 실리콘 웨이퍼 중에 수소가 고용하여 이루어지는 게터링층을 갖는 실리콘 웨이퍼로서,
상기 실리콘 웨이퍼의 깊이 방향에 있어서의 상기 수소의 농도 프로파일의 피크 농도가, 1.0×1018∼1.0×1021atoms/㎤인 것을 특징으로 한다.
또한, 본 발명에 의한 실리콘 웨이퍼는, 상기 실리콘 웨이퍼의 앞면으로부터의 깊이가 1.0㎛ 이하인 범위 내에, 상기 수소의 농도 프로파일의 피크가 위치하는 것이 바람직하다.
또한, 본 발명에 의한 에피택셜 웨이퍼는, 상기 실리콘 웨이퍼의 상기 앞면에, 에피택셜층을 형성하여 이루어지는 에피택셜 웨이퍼로서,
상기 에피택셜층을 형성한 후에, 상기 수소의 농도 프로파일의 피크 농도가 7.0×1017atoms/㎤ 이하이며, 또한 상기 게터링층 내에 금속 불순물을 포획하는 결정 결함을 갖는 것을 특징으로 한다.
또한, 본 발명에 의한 접합 웨이퍼는, 상기 실리콘 웨이퍼의 상기 앞면을, 절연막을 개재하여 지지 기판용 웨이퍼와 접합하여 이루어지는 접합 웨이퍼로서,
상기 접합 후에, 상기 수소의 농도 프로파일의 피크 농도가 7.0×1017atoms/㎤ 이하이며, 또한 상기 게터링층 내에 금속 불순물을 포획하는 결정 결함을 갖는 것을 특징으로 한다.
본 발명에 의하면, 실리콘 웨이퍼에 수소 이온을 주입하기 때문에, 게터링 능력을 갖는 실리콘 웨이퍼로서, 이 실리콘 웨이퍼를 이용하여 에피택셜 웨이퍼 또는 접합 웨이퍼를 제작해도, 게터링 능력을 유지하면서, 저항 변동을 발생시키지 않는 실리콘 웨이퍼를 제조할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 실리콘 웨이퍼의 제조 방법을 설명하는 개략 단면도이다.
도 2는 본 발명의 일 실시 형태에 있어서 이용하는 플라즈마 이온 조사 장치의 개략도이다.
도 3은 본 발명의 제2 실시 형태에 따른 에피택셜 웨이퍼의 제조 방법을 설명하는 개략 단면도이다.
도 4는 본 발명의 제3 실시 형태에 따른 접합 웨이퍼의 제조 방법을 설명하는 개략 단면도이다.
도 5는 실시예 1에 있어서의 실리콘 웨이퍼의 깊이 방향에 있어서의 농도 프로파일을 나타내는 그래프로서, 도 5(A)는 발명예 1-1의 그래프이며, 도 5(B)는 비교예 1-1의 그래프이다.
도 6은 실시예 2에 있어서의 에피택셜 웨이퍼의 게터링 능력을 평가한 그래프이며, 도 6(A)는 발명예 2-1의 그래프로서, 도 6(B)는 비교예 2-1의 그래프이다.
도 7은 에피택셜 웨이퍼의 에피택셜층 표면의 광학 현미경 사진으로서, 도 7(A)는 발명예 2-1의 현미경 사진이며, 도 7(B)는 비교예 2-1의 현미경 사진이며, 도 7(C)는 종래예의 현미경 사진이다.
도 8은 발명예 2-1에 따른 에피택셜 웨이퍼의 결정 결함을, DLTS법에 의해 평가한 그래프이다.
도 9는 발명예 2-1에 따른 에피택셜 웨이퍼의 결정 결함을, CL 스펙트럼법에 의해 평가한 그래프이다.
도 10은 에피택셜 웨이퍼의 표면 결함을 나타내는 LPD맵이다.
도 11은 에피택셜 웨이퍼의 깊이 방향에 있어서의 저항률 분포를 나타내는 그래프로서, 도 11(A)는 발명예 2-1의 그래프이며, 도 11(B)는 비교예 2-1의 그래프이며, 도 11(C)는 종래예의 그래프이다.
(발명을 실시하기 위한 형태)
이하, 도면을 참조하여 본 발명을 구체적으로 설명한다. 또한, 도 1∼도 4에서는 설명의 편의상, 실제의 두께 비율과는 상이하게, 웨이퍼 두께 및 층 두께를 과장하여 나타낸다. 또한, 동일한 구성 요소에는 원칙적으로 동일한 참조 번호를 붙여, 설명을 생략한다.
(제1 실시 형태: 실리콘 웨이퍼의 제조 방법)
우선, 도 1을 이용하여, 본 발명의 제1 실시 형태에 따른 실리콘 웨이퍼의 제조 방법을 상세하게 설명한다. 본 발명의 제1 실시 형태에 따른 실리콘 웨이퍼의 제조 방법은, 실리콘 웨이퍼(10)의 앞면(10A)으로부터 수소 이온(20)을 1.0×1013∼3.0×1016atoms/㎠의 도즈량으로 주입하여, 수소 이온(20)이 고용하여 이루어지는 게터링층(11)을 형성하는 것을 특징으로 한다. 도 1(C)는, 이 제조 방법의 결과 얻어진 실리콘 웨이퍼(100)의 개략 단면도이다.
우선, 도 1(A)에 나타내는 바와 같이, 실리콘 웨이퍼(10)를 준비한다. 실리콘 웨이퍼(10)로서는, 실리콘 단결정으로 이루어지는 단결정 실리콘 웨이퍼를 이용한다. 단결정 실리콘 웨이퍼는, 쵸크랄스키법(CZ법)이나 부유대역(浮遊帶域) 용융법(FZ법)에 의해 육성된 단결정 실리콘 잉곳을 와이어 소 등으로 슬라이스한 것을 사용할 수 있다. 또한, 임의의 불순물 도펀트 원소를 첨가하여, n형 또는 p형으로 해도 좋다.
다음으로, 도 1(B)에 나타내는 바와 같이, 실리콘 웨이퍼(10)의 앞면(10A)으로부터 수소 이온(20)을 1.0×1013∼3.0×1016atoms/㎠의 도즈량으로 주입한다. 이 범위의 도즈량으로 수소 이온(20)을 주입한 것에 의해, 도 1(C)에 나타내는 바와 같이, 실리콘 웨이퍼(10)에는 수소 이온(20)이 고용하여 이루어지는 게터링층(11)이 형성되고, 게터링층(11)을 갖는 실리콘 웨이퍼(100)를 제작할 수 있다. 또한, 이 범위의 도즈량으로 수소 이온(20)의 주입을 행함으로써, 실리콘 웨이퍼(100)의 두께 방향에 있어서의 수소의 농도 프로파일의 피크 농도를, 1.0×1018∼1.0×1021atoms/㎤으로 할 수 있다.
여기에서, 수소 이온(20)의 도즈량을 1.0×1013∼3.0×1016atoms/㎠로 하는 것은, 이하의 이유에 의한다. 즉, 도즈량이 1.0×1013atoms/㎠ 이상이면, 실리콘 웨이퍼(100)는 충분한 게터링 능력을 갖는다. 한편, 도즈량이 3.0×1016atoms/㎠ 이하이면, 실리콘 웨이퍼의 앞면(10A)의 결정성의 흐트러짐을 억제할 수 있다. 또한, 실리콘 웨이퍼(100)의 휨량이 과대해지는 것을 방지할 수도 있다. 또한, 수소 이온의 도즈량이 3.0×1016atoms/㎠ 이하이면, 이 실리콘 웨이퍼(100)를 이용하여, 후술의 에피택셜 웨이퍼 및 접합 웨이퍼를 제작할 수 있다. 이 점, 도즈량이 예를 들면 5.0×1016atoms/㎠를 초과하면, 실리콘 웨이퍼 내에 미소 기포층(취화 영역)이 형성되고, 그 후의 에피택셜층의 제조 과정 혹은 접합 웨이퍼의 제조 과정에 있어서 행해지는 열처리에 의해, 미소 기포층을 벽개면으로 하여 실리콘 웨이퍼의 표층부가 박리되어 버려, 에피택셜 웨이퍼나 접합 웨이퍼의 제품 그 자체의 제조를 할 수 없게 된다.
또한, 보다 높은 게터링 능력을 얻기 위해, 도즈량을 5.0×1014∼3.0×1016atoms/㎠로 하는 것이 바람직하고, 5.0×1015∼3.0×1016atoms/㎠로 하는 것이 더욱 바람직하다.
이렇게 하여 얻어진 실리콘 웨이퍼(100)는, 게터링층(11)을 앞면(10A)측의 표층부에 갖기 때문에, 게터링 능력을 가질 수 있다. 또한, 이하의 제2 실시 형태에 있어서 상세를 후술하지만, 이 실리콘 웨이퍼(100)는, 에피택셜 웨이퍼에 있어서의 하지 기판용의 실리콘 웨이퍼로서 적합하다. 또한, 이하의 제3 실시 형태에 있어서 상세를 후술하지만, 이 실리콘 웨이퍼(100)는 접합 웨이퍼에 있어서의 활성층용 웨이퍼로 해도 적합하다. 이 실리콘 웨이퍼(100)를 이용하여 제작한 에피택셜 웨이퍼 및 접합 웨이퍼는, 게터링 능력을 유지하면서, 저항 변동을 발생시키는 일이 없다.
여기에서, 실리콘 웨이퍼(10)로의 수소 이온(20)의 주입에 있어서, 임의의 이온 주입법을 이용할 수 있다. 예를 들면, 종래 공지의 이온 주입 장치를 이용한 모노머 이온 주입법에 의해, 수소 이온(20)을 실리콘 웨이퍼(10)에 주입할 수 있다. 이 경우, 수소 이온의 가속 전압을 10∼300keV/atom 정도로 하여 이온 주입하면, 수소 이온의 가속 전압에 의존하여 게터링층(11)의 앞면(10A)으로부터의 깊이 위치가 정해진다.
또한, 「모노머 이온」이란, 하기의 「클러스터 이온」과는 상이하며, 단독의 원자 또는 분자가 이온화한 이온을 가리킨다. 「클러스터 이온」이란, 원자 또는 분자가 복수 집합하여 덩어리가 된 클러스터에 정전하 또는 부전하를 부여하여, 이온화한 것을 의미한다. 클러스터는, 복수(통상 2∼2000개 정도)의 원자 또는 분자가 서로 결합한 덩어리 형상의 집단이다.
본 실시 형태에 있어서, 게터링층(11)의 앞면(10A)으로부터의 깊이 위치는, 디바이스 형성면으로의 중금속 오염을 방지할 수 있는 깊이 위치로서, 적절히 정할 수 있다. 게터링층(11)의 앞면(10A)으로부터의 깊이 위치의 지표로서, 실리콘 웨이퍼(100)의 깊이 방향에 있어서의 수소의 농도 프로파일의 피크 위치를 이용하는 것으로 한다. 실리콘 웨이퍼(100)의 앞면(10A)으로부터의 깊이가, 예를 들면 3㎛ 이하의 범위 내에, 수소의 농도 프로파일의 피크가 위치하도록, 수소 이온(20)의 가속 전압을 상기 범위 내에서 적절하게 설정하면 좋다.
그러나, 실리콘 웨이퍼(10)의 앞면(10A)으로부터의 깊이가, 1.0㎛ 미만인 범위 내에, 수소의 농도 프로파일의 피크가 위치하도록, 수소 이온(20)을 주입하는 것이 보다 바람직하다. 앞면(10A)측이 디바이스 형성 영역이 되는 경우, 앞면(10A)에 보다 가까운 위치에 게터링층(11)을 형성함으로써, 금속 불순물을 게터링하는 능력이 높아지기 때문이다. 앞면(10A)으로부터의 깊이가, 0.5㎛ 미만인 범위 내이면, 상기 효과가 보다 얻어지고, 0.3㎛ 미만인 범위 내이면, 더욱 상기 효과가 얻어진다.
또한, 이 제1 실시 형태에 있어서, 게터링층(11)은, 2차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)으로 실리콘 웨이퍼의 깊이 방향에 있어서의 수소의 농도 프로파일을 측정했을 때에, 수소가 백그라운드보다도 많이 검출되는 범위로서 특정된다.
수소 이온 주입은, 클러스터 이온 주입법에 의해 행해도 좋다. 이미 서술한 바와 같이, 클러스터 이온이란, 복수의 원자 또는 분자가 서로 결합한 덩어리 형상의 집단이다. 클러스터 이온 주입이라면, 모노머 이온 주입에 비하여 실리콘 웨이퍼(10)의 앞면(10A)측의 표층부 중, 보다 앞면(10A)에 가까운 측에 게터링층(11)을 형성할 수 있다. 또한, 수소를 보다 국소적으로 또한 고농도로 주입할 수도 있다. 클러스터 이온 주입에 의한 경우, 1원자 또는 1분자당의 에너지를 작게 하여 투입할 수 있기 때문에, 가속 전압은 0.1∼100KeV/Cluster 정도이며, 실리콘 웨이퍼(10)의 앞면(10A)으로부터의 깊이가 1.0㎛ 이하인 범위 내에, 게터링층(11)에 있어서의 수소의 깊이 방향의 농도 프로파일의 피크가 위치하도록 수소 이온(20)을 주입 가능하다. 또한, 클러스터 이온을 저에너지로 조사하기 때문에, 실리콘 웨이퍼(100)의 앞면(10A)의 결정성의 흐트러짐을 억제할 수도 있다.
수소의 클러스터 이온을 주입하는 경우, 예를 들면 이하의 문헌에 기재되는 바와 같은 공지의 방법으로 클러스터 이온을 생성할 수 있다. 가스 클러스터 빔의 생성법으로서, (1) 일본공개특허공보 평9-41138호, (2) 일본공개특허공보 평4-354865호, 이온 빔의 생성법으로서, (1) 하전 입자 빔 공학: 이시카와 쥰조: ISBN978-4-339-00734-3: 코로나사, (2) 전자·이온 빔 공학: 전기학회: ISBN4-88686-217-9: 오움사, (3) 클러스터 이온 빔 기초와 응용: ISBN4-526-05765-7: 일간공업신문사. 또한, 일반적으로, 정전하의 클러스터 이온의 발생에는 닐슨형 이온원 혹은 카우프만형 이온원이 이용되고, 부전하의 클러스터 이온의 발생에는 체적 생성법을 이용한 대전류 부(負)이온원이 이용된다.
또한, 본 발명에 따른 일 실시 형태로서, 플라즈마 이온 주입법에 의해 수소 이온(20)을 주입해도 좋다. 플라즈마 이온 주입법은, 예를 들면 도 2에 나타내는 플라즈마 이온 주입 장치(50)를 이용하여 행할 수 있다. 이 플라즈마 이온 주입 장치(50)는, 예를 들면 플라즈마 챔버(51)와, 가스 도입구(52)와, 진공 펌프(53)와, 펄스 전압 인가 수단(54)과, 웨이퍼 고정대(55)를 구비하고 있다. 플라즈마 이온 주입 장치(50)에 의해, 수소를 포함하는 가스의 플라즈마를 생성함과 함께, 생성한 플라즈마에 포함되는 수소 이온을, 웨이퍼 고정대(55)에 설치한 실리콘 웨이퍼(10)에 주입할 수 있다.
또한, 수소를 포함하는 가스의 플라즈마의 생성은, 구체적으로는 이하와 같이 행할 수 있다. 우선, 진공 펌프(53)에 의해 플라즈마 챔버(51) 내를 감압하여 진공으로 하고, 이어서, 수소 가스를 가스 도입구(52)로부터 챔버(51) 내에 도입하여, 펄스 전압 인가 수단(54)에 의해 웨이퍼 고정대(55)(실리콘 웨이퍼(10))에 펄스적으로 부전압을 인가함으로써, 수소를 포함하는 플라즈마를 생성할 수 있다. 펄스 전압의 주파수는, 10㎐∼10㎑ 정도, 펄스 전압의 펄스폭은 1μsec∼1000μsec 정도로 적절히 정하면 좋다. 가스 도입 후의 플라즈마 챔버(51) 내의 진공도는, 플라즈마 상태를 유지하기 위해 1.0×10-1㎩ 이하로 하면 좋다. 이렇게 하여 생성된 수소 이온은, 모노머 이온과, 클러스터 이온과의 혼합물이 된다.
플라즈마 이온 주입법에 의해 수소 이온(20)을 실리콘 웨이퍼(10)에 주입하면, 이미 서술한 모노머 이온 주입법 및 클러스터 이온 주입법에 의한 이온 주입에 비하여, 게터링층(11)의 깊이 위치를, 보다 앞면(10A)측으로 할 수 있다. 게터링층(11)의 깊이 위치는, 인가하는 펄스 전압의 크기에 의존하며, 20V∼20kV 정도의 범위에서 적절히 정하면 좋다. 실리콘 웨이퍼(10)의 앞면(10A)으로부터의 깊이가 0.1㎛ 미만인 범위 내에 수소의 농도 프로파일의 피크가 위치하도록 수소 이온(20)을 주입해도 좋다. 또한, 플라즈마 이온 주입법에 의한 경우, 펄스 전압에 따라서는, 수소의 최대 농도가 출현하는 위치가 실리콘 웨이퍼(10)의 앞면(10A)측의 최(最)표면이 되는 경우가 있다. 그러한 경우에는, 엄밀한 의미에서의 「피크」와는 상이하지만, 본 명세서에 있어서는, 실리콘 웨이퍼(10)의 최표면을 수소 농도의 피크 위치로 한다. 이 경우, 주입 깊이는 0이지만, 이미 서술한 바와 같이, 수소가 백그라운드보다도 많이 검출되는 범위가 게터링층(11)이다.
(제2 실시 형태: 에피택셜 웨이퍼의 제조 방법)
다음으로, 도 3을 이용하여, 본 발명의 제2 실시 형태에 따른 에피택셜 웨이퍼(200)의 제조 방법을 설명한다. 에피택셜 웨이퍼(200)의 제조 방법은, 제1 실시 형태에 의해 얻어지는 실리콘 웨이퍼(100)의 앞면(10A)에 에피택셜층(12)을 형성하는 것을 특징으로 한다.
우선, 도 3(A)에 나타내는 바와 같이, 제1 실시 형태에 있어서 이미 서술한 방법에 의해, 실리콘 웨이퍼(100)를 제작한다. 이 실리콘 웨이퍼(100)는, 이미 서술한 게터링층(11)을 갖는다.
이어서, 도 3(B)에 나타내는 바와 같이, 실리콘 웨이퍼(100)의 앞면(10A)에 에피택셜층(12)을 형성하면, 에피택셜 웨이퍼(200)가 얻어진다. 실리콘 웨이퍼(100)의 앞면(10A) 상에 형성하는 에피택셜층(12)으로서는, 실리콘 에피택셜층을 들 수 있고, 일반적인 조건에 의해 형성할 수 있다. 예를 들면, 수소를 캐리어 가스로서, 디클로로실란, 트리클로로실란 등의 소스 가스를 챔버 내에 도입하고, 사용하는 소스 가스에 따라서도 성장 온도는 상이하지만, 대체로 1000∼1200℃ 온도 범위의 온도에서 CVD법에 의해 실리콘 웨이퍼(100) 상에 에피택셜 성장시킬 수 있다. 에피택셜층(12)의 두께는, 1∼15㎛ 정도로 할 수 있고, 4∼8㎛ 정도로 하는 것이 보다 바람직하다.
여기에서, 예를 들면 5.0×1014atoms/㎤ 이상의 고농도의 도즈량으로 탄소 이온 주입하여 게터링층을 형성한 실리콘 웨이퍼에, 에피택셜층을 형성하여 에피택셜 웨이퍼를 제작하면, 이 에피택셜 웨이퍼는 게터링 능력을 갖기는 하지만, 이미 서술한 저항 변동이 발생해 버린다(예를 들면, 후술하는 도 11(B)를 참조). 이에 대하여, 본 발명의 제2 실시 형태에 따라, 수소 이온 주입에 의해 형성된 게터링층(11)을 갖는 실리콘 웨이퍼(100)에 에피택셜층(12)을 형성한 에피택셜 웨이퍼(200)는, 실리콘 웨이퍼(100)의 게터링 능력을 유지하면서, 저항 변동을 발생시키는 일이 없는(예를 들면, 후술하는 도 11(A)를 참조) 것을 본 발명자는 발견한 것이다.
수소 이온이 고용하여 이루어지는 게터링층(11)을 갖는 실리콘 웨이퍼(100)에 에피택셜층(12)을 형성하여 에피택셜 웨이퍼(200)를 제작한 경우에, 에피택셜 웨이퍼(200)에 저항 변동이 발생하지 않는 이유를, 본 발명자는 이하와 같이 생각하고 있다.
1.0×1013∼3.0×1016atoms/㎠의 도즈량으로 수소 이온을 실리콘 웨이퍼(10)에 주입한 후로서, 에피택셜층(12)을 형성하기 전의 실리콘 웨이퍼(100)에 대하여, SIMS에 의해 수소 농도를 측정하면, 이하와 같은 점이 판명되었다. 즉, 실리콘 웨이퍼(100)에는 실리콘 웨이퍼의 깊이 방향에 있어서의 수소의 농도 프로파일을 측정했을 때에, 수소가 백그라운드보다도 많이 검출되는 범위가 존재하고, 그 영역이 게터링층(11)이 된다(예를 들면, 후술하는 도 5(A)). 여기에서, 본 명세서에 있어서, 수소의 농도 프로파일에 있어서, 7.0×1017atoms/㎤을, SIMS에 의한 수소의 검출 한계로 한다.
한편, 이 실리콘 웨이퍼(100)에 에피택셜층(12)을 형성하여 에피택셜 웨이퍼(200)를 제작한 후에, 이 에피택셜 웨이퍼(200)에 대하여 SIMS에 의해 수소 농도를 측정하면, 이하와 같은 점이 판명되었다. 즉, 실리콘 웨이퍼(100)에 있어서의 게터링층(11)의 영역 내에서, 수소가 백그라운드보다도 많이 검출되는 범위가 존재하지 않았던 것이다. 그러나, 이 에피택셜 웨이퍼(200)는, 게터링 능력을 갖는 것이 확인되었다(실시예 2에 있어서 상세를 후술함). 본 발명자가 추가로 검토한 결과, 이 에피택셜 웨이퍼를 DLTS법에 의해 분석하면, 이하와 같은 점이 판명되었다. 즉, DLTS법을 이용한 분석에 의하면, 에피택셜 웨이퍼(200)의 게터링층(11)에는, 공공(空孔)과 산소에 기인한 결함(V-O)으로 추정되는 결정 결함이 발생하고 있는 것이 확인되었다(실시예에 있어서 상세를 후술하는 도 8을 참조). 이 결과로부터, 에피택셜 웨이퍼(200)에 있어서는, 수소 이온 주입 영역인 게터링층(11)에 공공이 고밀도로 존재하고, 이 공공이 게터링 싱크로서 기능하는 것으로 생각된다. 에피택셜층 형성시에, 수소 이온 주입 영역에 있어서, 수소가 규소(Si)와의 결합을 해리(解離)하여 외방(外方) 확산한 결과, 공공이 잔존한 것으로 생각된다. 이 때문에, 에피택셜 웨이퍼(200)는, 게터링 능력을 가질 수 있다. 또한, 탄소 이온 주입과 상이하게, 수소 이온 주입이라면, 게터링층이 되는 수소 주입 영역에 있어서의 산소 도너의 발생이 억제되어, 산소 도너를 기인으로 한 저항 변동은 거의 일어나지 않는다. 이것은, 실리콘 웨이퍼(100) 내에 주입한 수소가 에피택셜층 형성시에 외방 확산하여, 주입 영역에 산소가 존재하기 어려운 상황이 되어 있는 것으로 추측된다.
본 발명은 이론에 구속되는 것은 아니지만, 본 발명의 제2 실시 형태에 의하면, 게터링 능력을 갖고, 또한, 저항 변동을 발생시키는 일이 없는 에피택셜 웨이퍼(200)를 얻을 수 있다는, 현저한 효과를 나타낸다.
또한, 본 실시 형태에 있어서는, 실리콘 웨이퍼(10)로의 수소 이온(20)의 주입은, 모노머 이온 주입법 또는 클러스터 이온 주입법에 의한 것이 바람직하다. 수소의 농도 피크 위치는, 근접 게터링의 관점에서는 최표면에 가능한 한 가까운 것이 바람직하다. 그러나, 에피택셜층(12)의 형성을 용이하게 하는 관점에서는, 수소의 피크 위치를 최표면보다도 심층(深層)측(0.1㎛∼1㎛ 정도)으로 하는 것이 바람직하기 때문이다.
또한, 이미 서술한 바와 같이, 이 제2 실시 형태에 있어서, 에피택셜층(12) 형성 후의 에피택셜 웨이퍼(200)의 게터링층(11)에 있어서의 수소 농도는, SIMS 측정에 의한 검출 한계 이하가 된다. 그래서, 본 실시 형태에 있어서는, 에피택셜 웨이퍼(200)에 있어서의 게터링층(11)을, 다음의 (1) 또한 (2)를 충족하는 것으로 하여 특정한다.
(1) SIMS에 의한 수소 농도는 검출 한계 이하(수소 농도가 7.0×1017atoms/㎤ 이하)이다.
(2) 에피택셜층(12)을 형성하기 전의 게터링층(11)이 위치하고 있던 부분에, 금속 불순물을 포획하는 결정 결함이 존재한다.
(제3 실시 형태: 접합 웨이퍼의 제조 방법)
다음으로, 도 4를 이용하여, 본 발명의 제3 실시 형태에 따른 접합 웨이퍼(300)의 제조 방법을 설명한다. 접합 웨이퍼(300)의 제조 방법은, 제1 실시 형태에 의해 얻어지는 실리콘 웨이퍼(100)의 앞면(10A)을, 절연막(31)을 개재하여 지지 기판용 웨이퍼(30)와 접합하는 것을 특징으로 한다.
우선, 도 4(A)에 나타내는 바와 같이, 제1 실시 형태에 있어서 이미 서술한 방법에 의해, 실리콘 웨이퍼(100)를 제작한다. 이 실리콘 웨이퍼(100)는, 이미 서술한 게터링층(11)을 갖는다. 또한, 후술하는 바와 같이, 이 실리콘 웨이퍼(100)는, 접합 웨이퍼(300)에 있어서 활성층이 되어, SOI 웨이퍼의 디바이스 영역으로서 이용된다.
또한, 상기 실리콘 웨이퍼(100)와는 별도로, 도 4(B)에 나타내는 바와 같이, 지지 기판용 웨이퍼(30)를 준비한다. 지지 기판용 웨이퍼(30)는, 접합 웨이퍼(300)의 지지 기판으로서 이용되는 웨이퍼이며, 이 지지 기판용 웨이퍼(30)로서는, 임의의 웨이퍼를 이용할 수 있다.
다음으로, 도 4(C)에 나타내는 바와 같이, 예를 들면 산화 분위기에서의 열처리 등에 의해, 절연막(31)을 지지 기판용 웨이퍼(30)에 형성한다. 지지 기판용 웨이퍼(30)의 양면(兩面)에 절연막(31)을 형성해도 좋고, 접합하는 측의 면만이라도 좋다. 도 4(C)는, 지지 기판용 웨이퍼(30)의 양면에 절연막(31)을 형성한 경우의 도면이다.
이어서, 도 4(D)에 나타내는 바와 같이, 실리콘 웨이퍼(100)의 앞면(10A)을, 절연막(31)을 개재하여 지지 기판용 웨이퍼(30)와 접합함으로써, 접합 웨이퍼(300)가 얻어진다. 이 접합은, 임의의 웨이퍼 접합 장치를 이용하여 행할 수 있다. 이 접합 웨이퍼(300)에 있어서, 실리콘 웨이퍼(100)가 활성층(SOI층)이 된다. 보다 구체적으로는, 실리콘 웨이퍼(100)의 뒷면(10B)이 디바이스 영역으로서 이용된다.
이 접합 웨이퍼(300)는, 제2 실시 형태에 있어서의 에피택셜 웨이퍼(200)와 동일하게, 게터링 능력을 갖고, 또한, 저항 변동을 발생시키는 일이 없는 접합 웨이퍼이다.
여기에서, 상기 실시 형태에 있어서는, 도 4(C)에 나타내는 바와 같이, 절연막(31)을, 지지 기판용 웨이퍼(30)에 형성했다. 실리콘 웨이퍼(100)에 절연막을 형성하는 경우와 비교하여, 실리콘 웨이퍼(100)의 게터링층(11)으로의 가열 기회 및 가열 시간을 억제할 수 있기 때문에, 접합 웨이퍼(300)의 게터링 능력을 유지하기 쉽기 때문이다. 이러한 절연막(31)으로서는, 예를 들면 실리콘 산화막(SiO2)으로 할 수 있고, 통상 이용되는 열산화막 제작 장치를 이용하여 제작할 수 있다. 절연막(31)의 두께는, 실리콘 웨이퍼(100)를 접합 웨이퍼에 있어서의 SOI로서 이용하는 것이 가능한 범위에서 적절히 설정할 수 있다. 한정을 의도하는 것은 아니지만, 실리콘 웨이퍼(100)와, 지지 기판용 웨이퍼(30)와의 사이의 절연막의 두께를, 예를 들면 0.1∼10㎛로 할 수 있고, 10∼30㎛로 할 수도 있다.
그러나, 절연막(31)을, 실리콘 웨이퍼(100)의 앞면(10A)에 형성해도 좋다. 이 경우, 게터링층(11)을 형성하기 전에 절연막(31)을 형성해도 좋고, 게터링층(11)을 형성한 후에 절연막(31)을 형성해도 좋다. 단, 실리콘 웨이퍼(100)의 게터링층(11)으로의 가열 기회 및 가열 시간을 억제하는 관점에서는, 게터링층(11)을 형성하기 전에 절연막(31)을 형성하는 것이 바람직하다.
또한, 도 4(D)에 있어서의, 실리콘 웨이퍼(100)와, 지지 기판용 웨이퍼(30)와의 접합 후에, 이 접합을 강화하기 위해, 열처리를 행하여, 실리콘 웨이퍼(100)와, 지지 기판용 웨이퍼(30)와의 사이의 접합면의 접합을 강화해도 좋다. 또한, 이 접합 강화 열처리는, 예를 들면, 산화성 가스 또는 불활성 가스 분위기 중에 있어서, 800℃ 이상 1200℃ 이하, 10분 이상 6시간 이하의 조건하를 행할 수 있다.
또한, 도 4(E)에 나타내는 바와 같이, 활성층(SOI) 영역이 되는 실리콘 웨이퍼(100)의 두께를, 박막화 처리를 행함으로써 박막화해도 좋다. 이에 따라, 소망하는 두께의 활성층(SOI)을 갖는 접합 웨이퍼(300')를 얻을 수 있다. 이 박막화 공정은, 예를 들면, 주지(周知)의 평면 연삭 및 경면 연마법을 적합하게 이용할 수 있다. 또한, 박막화 처리를 주지의 스마트 컷법 등, 다른 박막화 기술을 이용하여 행해도 좋다. 또한, 지지 기판용 웨이퍼(30)를 박막화해도 좋고, 이 박막화시에, 접합면 이외의 면의 절연막을 연삭·연마해도 좋다.
제2 실시 형태와 동일하게, 이 제3 실시 형태에 있어서, 접합 웨이퍼(300)의 게터링층(11)에 있어서의 수소 농도는, SIMS 측정에 의한 검출 한계 이하가 된다. 그래서, 본 실시 형태에 있어서는, 접합 웨이퍼(300)에 있어서의 게터링층(11)을, 다음의 (1) 또한 (2)를 충족하는 것으로 하여 특정한다.
(1) SIMS에 의한 수소 농도는 검출 한계 이하(수소 농도가 7.0×1017atoms/㎤ 이하)이다.
(2) 접합 전에 게터링층(11)이 위치하고 있던 부분에, 금속 불순물을 포획 하는 결정 결함이 존재한다.
다음으로, 상기 제1, 제2 및 제3 실시 형태에 따른 제조 방법에 의해 얻어지는 실리콘 웨이퍼(100), 에피택셜 웨이퍼(200) 및 접합 웨이퍼(300)에 대해서 각각 설명한다.
(실리콘 웨이퍼)
도 1(C)에 나타내는 바와 같이, 본 발명에 따른 실리콘 웨이퍼(100)는, 실리콘 웨이퍼(10)의 앞면(10A)측에 형성된, 실리콘 웨이퍼(10) 중에 수소가 고용하여 이루어지는 게터링층(11)을 갖는 실리콘 웨이퍼(100)로서, 실리콘 웨이퍼의 깊이 방향에 있어서의 수소의 농도 프로파일의 피크 농도가, 1.0×1018∼1.0×1021atoms/㎤인 것을 특징으로 한다.
즉, 이미 서술한 본 발명의 제1 실시 형태에 따른 실리콘 웨이퍼의 제조 방법에 의해, 실리콘 웨이퍼(100)는 게터링 능력을 가질 수 있다. 또한, 이 실리콘 웨이퍼(100)는, 에피택셜 웨이퍼에 있어서의 하지 기판용의 실리콘 웨이퍼로서 적합하다. 또한, 이 실리콘 웨이퍼(100)는, 접합 웨이퍼에 있어서의 활성층용 웨이퍼로서도 적합하다. 이 실리콘 웨이퍼(100)를 이용하여 제작한 에피택셜 웨이퍼 및 접합 웨이퍼는, 게터링 능력을 유지하면서, 저항 변동을 발생시키는 일이 없기 때문이다.
또한, 보다 높은 게터링 능력을 얻기 위해, 수소의 농도 프로파일의 피크 농도를 1.0×1019∼1.0×1021atoms/㎤로 하는 것이 바람직하고, 1.0×1020∼1.0×1021atoms/㎤로 하는 것이 더욱 바람직하다.
또한, 보다 높은 게터링 능력을 얻으려면, 실리콘 웨이퍼(10)의 표면 근방에 게터링층(11)을 형성하는 것이 바람직하고, 실리콘 웨이퍼(10)의 앞면(10A)으로부터의 깊이가 1.0㎛ 미만인 범위 내에, 수소의 농도 프로파일의 피크가 위치하는 것이 바람직하다.
(에피택셜 웨이퍼)
본 발명에 따른 에피택셜 웨이퍼(200)를 도 3(B)에 나타낸다. 이 에피택셜 웨이퍼(200)는, 이미 서술한 실리콘 웨이퍼(100)의 앞면(10A) 상에, 에피택셜층(12)을 형성하여 이루어지는 에피택셜 웨이퍼로서, 에피택셜층(12)을 형성한 후에, 실리콘 웨이퍼(100)의 깊이 방향에 있어서의 수소의 농도 프로파일의 피크 농도가 7.0×1017atoms/㎤ 이하이며, 또한 게터링층(11) 내에 금속 불순물을 포획하는 결정 결함을 갖는 것을 특징으로 한다.
이 에피택셜 웨이퍼(200)는, 게터링 능력을 갖고, 또한, 저항 변동을 발생시키는 일이 없다는 현저한 특징을 갖는다.
또한, 수소의 농도 프로파일의 피크를 실리콘 웨이퍼의 앞면(10A)으로부터의 깊이가 1.0㎛ 이하인 범위 내에 위치시킴으로써, Co 등 확산 속도가 비교적 느린 금속 불순물까지 충분히 게터링할 수 있어, 바람직하다.
(접합 웨이퍼)
본 발명에 따른 접합 웨이퍼(300)를 도 4(D)에 나타낸다. 이 접합 웨이퍼(300)는, 이미 서술한 실리콘 웨이퍼(100)의 앞면(10A)을, 절연막(31)을 개재하여 지지 기판용 웨이퍼(30)와 접합하여 이루어지는 접합 웨이퍼로서, 상기 접합 후에, 실리콘 웨이퍼의 깊이 방향에 있어서의 수소의 농도 프로파일의 피크 농도가 7.0×1017atoms/㎤ 이하이며, 또한, 게터링층(11) 내에 금속 불순물을 포획하는 결정 결함을 갖는 것을 특징으로 한다.
이 접합 웨이퍼(300)는, 게터링 능력을 갖고, 또한, 저항 변동을 발생시키는 일이 없다는 현저한 특징을 갖는다.
이하, 실시예를 이용하여 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이하의 실시예에 하등 한정되는 것은 아니다.
[실시예 1]
(실리콘 웨이퍼; 발명예 1-1)
CZ 단결정으로부터 얻은 n형 실리콘 웨이퍼(직경: 300㎜, 두께: 775㎛, 도펀트 종류: 인, 저항률: 15Ω·㎝, 산소 농도: 1.2×1018atoms/㎤)를 준비했다. 이어서, 대전류형 이온 주입 장치를 이용하여, 도즈량: 5.0×1015atoms/㎠, 가속 전압: 17keV/atom으로 수소의 모노머 이온을 실리콘 웨이퍼의 표면에 주입하여, 실리콘 웨이퍼를 제작했다.
(비교예 1-1)
수소 이온 주입에 대신하여, 가속 전압: 60keV/atom으로 탄소 이온 주입한 것 이외에는, 발명예 1-1과 동일하게 하여 실리콘 웨이퍼를 제작했다.
(평가 1-1: SIMS 측정)
발명예 1-1 및 비교예 1-1의 실리콘 웨이퍼에 대해서 SIMS 측정을 행하여, 수소 및 탄소의 농도 프로파일을 각각 얻었다. 결과를 도 5(A), 도 5(B)에 각각 나타낸다. 또한, 횡축의 깊이는 실리콘 웨이퍼의 앞면(이온 주입한 측의 면)을 0으로 하고 있다. 도 5(A), 도 5(B)로부터, 발명예 1-1 및 비교예 1-1에서는, 약 0.2㎛의 깊이 위치에 주입 이온의 피크 농도가 발생하고 있는 것을 알 수 있다.
(평가 1-2: 게터링 능력 평가)
발명예 1-1 및 비교예 1-1의 실리콘 웨이퍼 표면을, Ni 오염액(1.0×1013/㎠)으로, 스핀 코팅 오염법을 이용하여 고의로 오염하고, 이어서, 질소 분위기 중에 있어서 900℃에서 30분간의 열처리를 행했다.
그 후, 실리콘 웨이퍼 중의 Ni의 농도를 SIMS에 의해 측정하여, 각 실리콘 웨이퍼의 게터링 성능을 평가한 결과, 발명예 1-1 및 비교예 1-1의 실리콘 웨이퍼는 함께, 1.0×1017atoms/㎤ 이상의 Ni의 피크 농도가 관찰되어, 충분한 게터링 능력을 갖는 것이 확인되었다.
[실시예 2]
(에피택셜 웨이퍼; 발명예 2-1)
상기 실시예 1의 발명예 1-1과 동일한 방법으로, 에피택셜 웨이퍼의 하지 기판으로서 실리콘 웨이퍼를 제작했다. 이어서, 이 실리콘 웨이퍼를 에피택셜 성장 장치(어플라이드 머터리얼즈사 제조) 내에 반송하고, 장치 내에서 1120℃의 온도에서 30초의 수소 베이킹 처리를 행한 후, 수소를 캐리어 가스, 트리클로로실란을 소스 가스, 포스핀을 도펀트 가스로 하고, 1000∼1150℃의 성장 온도에서, CVD법에 의해 실리콘 웨이퍼 상에 실리콘의 에피택셜층(목표 두께: 8㎛, 도펀트 종류: 인, 목표 저항률: 65Ω·㎝)을 에피택셜 성장시켜, 본 발명에 따른 에피택셜 웨이퍼를 제작했다.
(비교예 2-1)
수소 이온 주입에 대신하여, 가속 전압: 60keV/atom으로 실리콘 웨이퍼에 탄소 이온을 주입한 것 이외에는, 발명예 2-1과 동일하게 하여 에피택셜 웨이퍼를 제작했다.
(종래예)
실리콘 웨이퍼에 대하여 수소 이온을 주입하지 않았던 것 이외에는, 발명예 2-1과 동일하게 하여 에피택셜 웨이퍼를 제작했다. 즉, 종래예의 에피택셜 웨이퍼에는, 이온 주입 영역이 형성되어 있지 않다.
(평가 2-1: SIMS 측정에 의한 게터링 능력 평가)
발명예 2-1 및 비교예 2-1의 에피택셜 웨이퍼의 에피택셜층의 표면을, Ni 오염액(1.0×1013atoms/㎠)을 이용하여 스핀 코팅 오염법에 의해 고의로 오염하고, 이어서, 질소 분위기 중에 있어서 900℃에서 30분간의 열처리를 행했다. 그 후, 에피택셜 웨이퍼 중의 Ni의 농도를 SIMS에 의해 측정하여, 각 에피택셜 웨이퍼의 게터링 성능을 평가했다. 결과를 도 6(A), 도 6(B)에 각각 나타낸다. 또한, 횡축의 깊이는, 에피택셜층 표면을 0으로 하고 있다.
(평가 2-2: 광학 현미경에 의한 게터링 능력 평가)
상기 평가 2-1에서 행한 Ni의 고의 오염을, 발명예 2-1, 비교예 2-1 및 종래예에서 제작한 에피택셜 웨이퍼에 대하여 행하고, 라이트액에 3분간 담근 후, 고의 오염 후의 에피택셜층 표면을 광학 현미경으로 관찰하고, 에피택셜층 표면에서 관찰되는 피트(니켈 실리사이드 기인의 표면 피트: Ni 피트)의 발생의 유무를 조사했다. 결과를 도 7(A)∼도 7(C)에 각각 나타낸다.
(평가 2-3: SIMS 측정에 의한 하지 기판의 평가)
발명예 2-1 및 비교예 2-1의 에피택셜 웨이퍼에 대해서 SIMS 측정을 행하고, 하지 기판의 수소 농도 및 탄소 농도의 프로파일을 각각 측정했다.
발명예 2-1에 있어서는, 실리콘 기판의 수소 농도는 검출 한계(7.0×1017atoms/㎤) 이하이며, 수소 이온 주입 영역에 있어서 수소 농도를 측정할 수 없었다. 한편, 비교예 2-1에 있어서는, 실리콘 기판에 탄소 이온을 주입한 영역에 있어서, 탄소 농도의 피크의 존재가 확인되고, 탄소의 피크 농도는 3.0×1020atoms/㎤이었다.
(평가 2-4: DLTS법에 따른 게터링층 평가)
발명예 2-1에서 제작한 에피택셜 웨이퍼에 대하여 DLTS 측정(Deep Level Transient Spectroscopy, 심준위 과도 분광법)을 행했다. 측정 조건으로서는, 역(逆)전압을 4V, 펄스 전압을 8V로 하여, 에피택셜층과 실리콘 웨이퍼의 앞면과의 계면으로부터 실리콘 기판측의 깊이 방향 약 0∼1㎛의 영역을 측정했다. 결과를 도 8에 나타낸다. 또한, DLTS 측정이란, 쇼트 키 접합 또는 pn접합에 역방향 전압을 인가하여 접합부의 공핍층(空乏層)을 넓혀, 인가 전압을 변화시켰을 때의 정전 용량(커패시턴스) 변화를 측정하는 방법이다. 정전 용량 변화의 온도 의존성에 기초하여, 깊은 준위(트랩)를 측정할 수 있고, 그 결과, 결정 결함을 측정할 수 있다.
(평가 2-5: CL법에 의한 게터링층 평가)
발명예 2-1에서 제작한 에피택셜 웨이퍼를 경사 연마 가공한 샘플에 대하여 단면 방향으로부터 CL(Cathode Luminescence, 캐소드 루미너센스)법을 행하여, CL스펙트럼을 취득했다. 측정 조건으로서는, 33K 하에 있어서 전자선을 20keV로 조사했다. 결과를 도 9에 나타낸다. 또한, CL법이란, 시료에 전자선을 조사했을 때에 방출되는 빛을 검출하는 수법이며, 전도대의 바닥 부근으로부터 가(價)전자대의 정상 부근으로의 전이를 검출하여, 결정 결함을 측정하는 방법이다.
(평가 2-6: 표면 결함 평가)
발명예 2-1, 비교예 2-1 및 종래예에서 제작한 에피택셜 웨이퍼에 대해서, 웨이퍼 표면 검사 장치(KLA 텐코사 제조, SP-1)를 이용하여, 에피택셜층 표면에서 관찰되는 사이즈 0.16㎛ 이상의 표면 결함(LPD: Light Point Defect)을 평가했다. 검출한 LPD맵을 도 10에 나타낸다.
(평가 2-7: 저항률의 평가)
발명예 2-1, 비교예 2-1 및 종래예에서 제작한 에피택셜 웨이퍼의, 깊이 방향에 있어서의 저항률의 분포를 저항률 측정 장치(형번(型番): SSM2000, 닛폰 에스·에스·엠 주식회사 제조)를 이용하여, 확대 저항법(SR법; Spreading Resistance Analysis)에 의해 측정했다. 결과를 도 11(A)∼도 11(C)에 각각 나타낸다. 또한, 도 11의 횡축의 깊이는 에피택셜층 표면을 0으로 하고 있다.
(평가 결과)
우선, 평가 2-1에 의한 도 6(A), 도 6(B)로부터, 발명예 2-1의 에피택셜 웨이퍼도, 비교예 2-1의 에피택셜 웨이퍼도, 에피택셜층 형성 후에 있어서, 하지 기판의 실리콘 웨이퍼 내에 고농도의 Ni의 피크 농도가 관찰되어, Ni에 대한 충분한 게터링 능력을 유지하고 있는 것을 알 수 있다. 또한, 평가 2-2에 의한 도 7(A), 도 7(B)로부터도 알 수 있는 바와 같이, 발명예 2-1과 비교예 2-1에서는 Ni 피트가 관찰되지 않아, 어느쪽이나 충분한 게터링 능력을 갖는 것을 알 수 있다. 한편, 도 7(C)로부터 알 수 있는 바와 같이, 종래예에서는 다수의 Ni 피트가 관찰되어, 게터링 능력이 낮은 것을 알 수 있다.
평가 2-3에 이미 서술한 바와 같이, 발명예 2-1의 에피택셜 웨이퍼에는, 게터링 싱크로서의 수소 주입 영역은, 검출 한계 7.0×1017atoms/㎤의 SIMS 측정에 있어서는 관측되지 않았다. 한편으로, 평가 2-4에 의한 도 8로부터, 발명예 2-1에는, 공공 및 산소에 의한 결함(V-O)이 발생하는 준위에 상당하는 위치(90K)와, 공공 및 인에 의한 결함(V-P)이 발생하는 준위에 상당하는 위치(220K)에서 각각 농도 피크가 관찰되어, 결함(V-O)으로 추정할 수 있는 결정 결함과 결함(P-O)으로 추정할 수 있는 결정 결함이 관찰되었다. 또한, 평가 2-5에 의한 도 9로부터도, 수소 이온 주입 영역에 있어서, 파장역 1400∼1500㎚에서 결정 결함이 존재하는 것이 확인되었다. 이들 결과로부터, 발명예 2-1의 에피택셜 웨이퍼에 있어서는, 하지 기판으로의 수소 이온 주입 영역에 공공이 고밀도로 존재하고, 이 공공이 게터링 싱크로서 기능했다고 생각된다. 에피택셜층 형성 전에는 수소의 고용 영역(수소 이온 주입 영역)이 존재하고, 에피택셜층 형성 후에는 수소를 검출할 수 없기는 하지만, 공공 및 산소에 의한 결함과, 공공 및 인에 의한 결함(V-P)이 존재한다. 이 점을 고려하면, 에피택셜층 형성시에, 수소 이온 주입 영역에 있어서, 수소가 규소(Si)와의 결합을 해리하여 외방 확산한 결과, 공공이 잔존한 것으로 생각된다.
또한, 평가 2-6에 의한 도 10으로부터, 비교예 2-1 및 종래예와 비교해도, 수소 이온을 주입한 발명예 2-1의 에피택셜 웨이퍼의 에피택셜층 표면의 표면 결함(LPD)은, 비교예 2-1 및 종래예와 동일한 정도였다. 즉, 수소 이온 주입에 의한 에피택셜층으로의 표면 결함의 영향은 확인되지 않았다.
또한, 평가 2-7에 의한 도 11(A), 도 11(C)로부터 분명한 바와 같이, 발명예 2-1 및 종래예에 있어서의 깊이 방향에 있어서의 저항률 분포는, 동일한 분포를 나타냈다. 에피택셜층과 실리콘 기판과의 계면 근방 영역에 있어서의 저항률은, 실리콘 기판의 저항률로부터 에피택셜층의 목표 저항률을 향하여 서서히 증가되었다. 이와 같이, 발명예 2-1 및 종래예에서는, 에피택셜층과 실리콘 기판과의 계면 근방에 있어서 저항률이 현저하게 낮아지는 영역(저항 변동 영역)은 존재하지 않았다. 즉, 발명예 2-1 및 종래예에서는 저항 변동은 발생하지 않았다. 한편, 도 11(B)로부터 분명한 바와 같이, 고농도의 탄소 이온을 주입한 비교예 2-1에는, 에피택셜층과 실리콘 기판과의 계면 근방 영역에 있어서, 저항률이 0에 급격하게 가까워지는 영역이 발생하고 있었다. 이러한 영역은, 실리콘 기판의 저항률: 15Ω·㎝ 및 에피택셜층의 목표 저항률: 65Ω·㎝로부터, 현저하게 괴리되는 영역으로, 저항 변동 영역이다. 이들 결과로부터, 발명예 2-1 및 종래예의 에피택셜 웨이퍼에는 저항 변동은 발생하지 않았지만, 비교예 2-1의 에피택셜 웨이퍼에는 저항 변동은 발생하고 있었던 것을 알 수 있다.
이상의 점에서, 발명예 2-1의 에피택셜 웨이퍼는, 탄소 이온 주입한 비교예 2-1과 동일한 정도의 게터링 능력을 갖는 것을 알 수 있었다. 이에 더하여, 5.0×1015atoms/㎠와, 고농도의 도즈량으로 탄소 이온을 주입한 비교예 2-1에서는 저항 변동의 발생은 불가피했음에도 불구하고, 수소 이온을 주입한 발명예 2-1의 에피택셜 웨이퍼에서는 저항 변동이 발생하지 않는 것을 알 수 있었다. 즉, 발명예 2-1의 에피택셜 웨이퍼는, 높은 게터링 능력을 가지면서, 저항 변동을 발생시키는 일이 없었다.
[실시예 3]
(에피택셜 웨이퍼)
또한, 주입 이온종(種) 및 도즈량의 변화에 의한 영향을 확인하기 위해, 실리콘 웨이퍼로의 이온 주입 조건을 표 1에 기재된 조건으로 한 것 이외에는, 실시예 2에 있어서의 발명예 2-1과 동일한 조건으로, 발명예 2-2, 2-3 및 비교예 2-2∼2-6에 따른 에피택셜 웨이퍼를 제작했다. 발명예 2-1 및 비교예 2-1에서 제작한 에피택셜 웨이퍼와 아울러 표 1에 나타낸다.
Figure 112017061152467-pat00001
(평가 3-1: SIMS 측정에 의한 게터링 능력 평가)
평가 2-1과 동일하게 하여, 추가로 발명예 2-2, 2-3 및 비교예 2-2∼2-4에 따른 에피택셜 웨이퍼의, 1×1013atoms/㎠의 Ni 고의 오염에 대한 게터링 능력을 평가했다. 결과를 표 1에 나타낸다. 또한, 대표예로서, 이미 서술한 도 6(A), 도 6(B)를 나타낸다. 발명예 2-2, 2-3 및 비교예 2-2∼2-4에 대해서는, Ni의 농도 프로파일의 피크 농도를 이하와 같이 각각 분류하여, 평가 기준으로 했다.
◎: 1.0×1017atoms/㎤ 이상
○: 1.0×1016atoms/㎤ 이상∼1.0×1017atoms/㎤ 미만
×: 1.0×1016atoms/㎤ 미만
여기에서, Ni를 1×1011atoms/㎠ 포획한 경우, Ni의 피크 농도가 1.0×1016atoms/㎤ 이상이 되어, 에피택셜 웨이퍼는 충분한 게터링 능력을 갖고 있었다고 할 수 있다.
(평가 3-2: 표면 결함 평가)
평가 2-6과 동일하게 하여, 발명예 2-2, 2-3 및 비교예 2-2∼2-4에 따른 에피택셜 웨이퍼의 표면 결함(LPD)을 평가한 결과, 어느 에피택셜 웨이퍼도 5개 이하이며, 이온 주입에 기인한 LPD수의 증가는 보이지 않았다.
(평가 3-3: 저항률의 평가)
평가 2-7과 동일하게 하여, 확대 저항법에 의해, 추가로 발명예 2-2, 2-3 및 비교예 2-2∼2-4에 따른 에피택셜 웨이퍼의 깊이 방향에 있어서의 저항률 분포를 평가했다. 결과를 표 1에 나타낸다. 또한, 대표예로서, 이미 서술한 도 11(A), 도 11(B)를 나타낸다. 발명예 2-2, 2-3 및 비교예 2-2∼2-4에 대해서는, 에피택셜층과, 하지 기판의 실리콘 웨이퍼와의 계면에 있어서의 저항률이, 에피택셜층의 목표 저항률: 65Ω·㎝로부터 변동한 비율(즉, 저항 변동률)을 이하와 같이 각각 분류하여, 평가 기준으로 했다.
◎: 70％ 이하
○: 70％ 초과∼80％ 이하
×: 80％ 초과
또한, 본 실시예에 있어서는, 80％ 이하의 저항 변동률이면, 저항 변동은 발생하지 않고 있다고 판단할 수 있다.
또한, 비교예 2-5 및 비교예 2-6에서는, 에피택셜층 형성 중에 웨이퍼가 주입층 영역에서 웨이퍼의 박리를 발생시켜 버려, 에피택셜 웨이퍼를 제작할 수 없었다. 그 때문에, 상기 평가 3-1∼3-3에 있어서의 평가는 "-"(평가 불능)의 기호를 이용하여 표 1에 기재하고 있다.
(평가 결과)
표 1로부터 알 수 있는 바와 같이, 본 발명 조건을 만족하는 실시예 2-1∼2-3에 따른 에피택셜 웨이퍼는 모두, 게터링 능력을 갖고, 또한, 저항 변동이 발생하지 않았다. 한편, 본 발명 조건을 적어도 1개 이상 만족하지 않는 비교예 2-1∼2-4에 따른 에피택셜 웨이퍼는, 게터링 능력과, 저항 변동이 발생하지 않는 것을 양립할 수 없었다. 또한, 비교예 2-5, 2-6의 이온 주입 조건에서는, 주입층 영역에서 웨이퍼의 박리를 발생시켜 버려, 에피택셜 웨이퍼를 제작할 수 없었다.
[실시예 4]
(에피택셜 웨이퍼)
또한, 주입 깊이 및 도즈량의 변화에 의한 영향을 확인하기 위해, 실리콘 웨이퍼로의 수소 이온 주입 조건을 표 2에 기재된 조건으로 한 것 이외에는, 실시예 2에 있어서의 발명예 2-1과 동일한 조건으로, 발명예 2-4∼2-6에 따른 에피택셜 웨이퍼를 제작했다. 또한, 주입 깊이는, 에피택셜층 형성 전의, 수소 농도의 피크 위치(실리콘 웨이퍼의 앞면을 0으로 함)이다. 발명예 2-1에서 제작한 에피택셜 웨이퍼와 아울러 표 2에 나타낸다.
Figure 112017061152467-pat00002
(평가 3: SIMS 측정에 의한 게터링 능력 평가)
평가 2-1과 동일하게 하여, 발명예 2-4∼2-6에 따른 에피택셜 웨이퍼의 Ni에 대한 게터링 능력을 평가했다. 평가 기준은, 평가 2-1과 동일하며, 결과를 표 2에 나타낸다.
또한, Ni 이외의 금속 원소의 게터링 효과를 확인하기 위해, Co 오염액을 이용하여, 발명예 2-1 및 2-4∼2-6에 따른 에피택셜 웨이퍼의 에피택셜층의 표면이, 1.0×1012atoms/㎠의 농도가 되도록 스핀 코팅 오염법에 의해 고의로 오염하고, 이어서, 질소 분위기 중에 있어 1000℃에서 30분간의 열처리를 행했다. 그 후, 에피택셜 웨이퍼 중의 Co의 농도를 SIMS에 의해 측정하여, 각 에피택셜 웨이퍼의 Co에 대한 게터링 성능을 평가했다. 또한, Co 오염액과는 별도로, Fe 오염액을 이용하여, 발명예 2-1 및 2-4∼2-6에 따른 에피택셜 웨이퍼의 에피택셜층의 표면이, 1.0×1012atoms/㎠의 농도가 되도록 스핀 코팅 오염법에 의해 고의로 오염하고, 동일하게 열처리를 행한 후, 에피택셜 웨이퍼 중의 Fe의 농도를 SIMS에 의해 측정하여, 각 에피택셜 웨이퍼의 Fe에 대한 게터링 성능을 평가했다. 결과를 표 2에 나타낸다. 또한, SIMS 측정에 의해 얻어진 Co 및 Fe의 농도 프로파일의 피크 농도를 이하와 같이 각각 분류하여, 평가 기준으로 했다.
◎: 1.0×1017atoms/㎤ 이상
○: 1.0×1016atoms/㎤ 이상∼1.0×1017atoms/㎤ 미만
×: 1.0×1016atoms/㎤ 미만
또한, 표 2 중, 게터링 능력의 종합적인 평가를, 하기와 같이 평가했다. 결과를 표 2에 나타낸다.
◎: Ni, Fe, Co의 모두를 게터링할 수 있다.
○: 확산 속도가 빠른 Ni를 게터링할 수 있다.
×: Ni, Fe, Co 모두 게터링할 수 없다.
여기에서, 「게터링할 수 있다」란, Ni, Fe, Co의 각각의 금속에 대한 평가 수준이 ◎ 또는 ○인 것을 의미하고, 「게터링할 수 없다」란, 평가 수준이 ×인 것을 의미한다.
(평가 결과)
표 2로부터, 수소 이온을 1.0㎛ 미만, 예를 들면 0.2㎛의 깊이 위치에 주입함으로써, 에피택셜 웨이퍼는, Fe, Co 등의 중금속에 대해서도 충분한 게터링 능력을 가질 수 있는 것을 알 수 있었다.
[실시예 5]
(접합 웨이퍼; 발명예 3-1)
활성층용 웨이퍼로서, CZ법에 의해 얻어진 단결정 실리콘 잉곳으로부터 채취된 n형의 실리콘 웨이퍼(직경: 200㎜, 두께: 725㎛, 산소 농도: 3.0×1017atoms/㎤, 도펀트 종류: 인, 목표 저항률: 65Ω·㎝, 도펀트 농도: 6.6×1013atoms/㎤)를 준비했다. 또한, 지지 기판용 웨이퍼로서, CZ법에 의해 얻어진 단결정 실리콘 잉곳으로부터 채취된 p형의 실리콘 웨이퍼(직경: 200㎜, 두께: 725㎛, 산소 농도:1.2×1018atoms/㎤, 도펀트 종류: 붕소, 목표 저항률: 1.5Ω·㎝, 도펀트 농도: 1.0×1016atoms/㎤)를 준비했다.
이어서, 실시예 1과 동일한 이온 주입 장치를 이용하여, 도즈량: 5.0×1015atoms/㎠, 가속 전압: 17keV/atom으로 수소의 모노머 이온을 실리콘 웨이퍼의 표면에 주입했다. 열산화막 제작 장치에 지지 기판용 웨이퍼를 도입하여, 수소 및 산소 혼합 가스 분위기하에서 1050℃로 산화막 형성 처리를 행하여, 지지 기판용 웨이퍼에 두께 2.5㎛의 실리콘 산화막을 형성했다.
이상의 처리가 행해진 활성층용 웨이퍼와 지지 기판용 웨이퍼를 붙임에 있어서, 활성층용 웨이퍼의 수소 이온을 주입한 측의 면(앞면)을 지지 기판용 웨이퍼의 산화막측에 접합했다. 이어서, 접합한 웨이퍼를, 산소 가스 분위기하로 한 종형(縱型) 열처리 장치 내에 반송하고, 장치 내를 800℃까지 승온하여 2시간 유지한 후, 1000℃까지 승온하여 1시간 유지하고, 접합을 강화하는 열처리를 행하여 1매의 접합 웨이퍼로 했다.
그 후, 접합 웨이퍼에 있어서의 활성층용 웨이퍼 표면측(수소 이온 주입한 반대측의 면)으로부터 연삭 처리를 행하여 활성층용 웨이퍼의 두께를 박막화한 후, 그 표면을 경면 연마하여, 두께 6㎛의 활성층을 갖는 접합 웨이퍼를 제작했다.
(발명예 3-2∼3-3 및 비교예 3-1∼3-7)
또한, 주입 이온종 및 도즈량의 변화에 의한 영향을 확인하기 위해, 활성층용 웨이퍼로의 이온 주입 조건을 표 3에 기재된 조건으로 한 것 이외에는, 발명예 3-1과 동일한 조건으로, 발명예 3-2∼3-3 및 비교예 3-1∼3-7에 따른 접합 웨이퍼를 제작했다. 발명예 3-1과 아울러, 표 3에 나타낸다.
Figure 112017061152467-pat00003
(평가 5-1: 저항률의 평가)
평가 2-7과 동일하게 하여, 확대 저항법에 의해, 발명예 3-1∼3-3 및 비교예 3-1∼3-4에 따른 접합 웨이퍼의 깊이 방향에 있어서의 저항률 분포를 평가했다. 결과를 표 3에 나타낸다. 활성층과, 실리콘 산화막(BOX층)과의 계면에 있어서의 저항률이, 활성층용 웨이퍼의 목표 저항률: 65Ω·㎝로부터 변동한 비율(즉, 저항 변동률)을 이하와 같이 각각 분류하여, 평가 기준으로 했다.
◎: 5％ 이하
○: 5％ 초과∼10％ 이하
×: 10％ 초과
또한, 본 실시예에 있어서는, 10％ 이하의 저항 변동률이면, 저항 변동은 발생하고 있지 않다고 판단할 수 있다.
(평가 5-2: SIMS 측정에 의한 게터링 능력 평가)
평가 2-1과 동일하게 하여, 발명예 3-1∼3-3 및 비교예 3-1∼3-4에 따른 접합 웨이퍼의 Ni에 대한 게터링 능력을 평가했다. 또한, 평가 2-1에 있어서의 에피택셜층 표면으로의 Ni 고의 오염에 대신하여, 접합 웨이퍼의 활성층 표면에 Ni 고의 오염을 행하고 있다. 결과를 표 3에 나타낸다. 평가 기준은, 평가 2-1과 동일하다.
또한, 비교예 3-5∼3-7에서는, 활성층용 웨이퍼와 지지 기판용 웨이퍼를 접합할 때에 행한 접합 강화 열처리시에, 활성층용 웨이퍼 내의 주입 영역에 있어서 웨이퍼가 박리되어 버려, 접합 웨이퍼를 제작할 수 없었다. 그 때문에, 상기 평가 5-1, 5-2에 있어서의 평가는 "-"(평가 불능)의 기호를 이용하여 표 3에 기재하고 있다.
(평가 결과)
표 3으로부터 알 수 있는 바와 같이, 본 발명 조건을 만족하는 실시예 3-1∼3-3에 따른 접합 웨이퍼는 모두, 게터링 능력을 갖고, 또한, 저항 변동이 발생하지 않았다. 한편, 본 발명 조건을 적어도 1개 이상 만족하지 않는 비교예 3-1∼3-4에 따른 접합 웨이퍼는, 게터링 능력과, 저항 변동이 발생하지 않는 것을 양립할 수 없었다. 또한, 비교예 3-5∼3-7의 이온 주입 조건에서는, 접합 웨이퍼를 제작할 수 없었다.
본 발명에 의하면, 실리콘 웨이퍼에 수소 이온을 주입하기 때문에, 게터링 능력을 갖는 실리콘 웨이퍼로서, 이 실리콘 웨이퍼를 이용하여 에피택셜 웨이퍼 또는 접합 웨이퍼를 제작해도, 게터링 능력을 유지하면서, 저항 변동을 발생시키지 않는 실리콘 웨이퍼를 제조할 수 있다.
10 : 실리콘 웨이퍼
10A : 실리콘 웨이퍼의 앞면
10B : 실리콘 웨이퍼의 뒷면
11 : 게터링층
12 : 에피택셜층
20 : 수소 이온
30 : 지지 기판용 웨이퍼
31 : 절연막(실리콘 산화막)
50 : 플라즈마 이온 주입 장치
51 : 플라즈마 챔버
52 : 가스 도입구
53 : 진공 펌프
54 : 펄스 전압 인가 수단
55 : 웨이퍼 고정대
100 : 실리콘 웨이퍼
200 : 에피택셜 웨이퍼
300 : 접합 웨이퍼

Claims (13)

  1. 실리콘 웨이퍼의 앞면으로부터 수소 이온을 1.0×1013~ 3.0×1016atoms/cm2의 도즈량으로 주입하여 상기 수소 이온이 고용하여 이루어지는 수소 이온 주입 영역을 형성하는 단계, 및
    이어서 상기 실리콘 웨이퍼의 상기 앞면에 1000~1200℃의 온도 범위에서 에피택셜층을 형성함과 함께, 상기 수소 이온 주입 영역에 있어서의 상기 수소를 해리하여 외방 확산시켜, 공공으로 이루어지는 게터링층을 형성하는 단계
    를 포함하며,
    상기 게터링층에 있어서, SIMS에 의한 수소 농도는 검출 한계 이하인 것을 특징으로 하는 에피택셜 웨이퍼의 제조 방법.
  2. 삭제
  3. 실리콘 웨이퍼의 앞면으로부터 수소 이온을 1.0×1013~ 3.0×1016atoms/cm2의 도즈량으로 주입하여 상기 수소 이온이 고용하여 이루어지는 수소 이온 주입 영역을 형성하는 단계, 및
    이어서 상기 실리콘 웨이퍼의 상기 앞면을, 절연막을 개재하여 지지 기판용 웨이퍼와 접합하는 접합 강화 열처리를 800℃ 이상 1200℃ 이하에서 행함과 함께, 상기 수소 이온 주입 영역에 있어서의 상기 수소를 해리하여 외방 확산시켜, 공공으로 이루어지는 게터링층을 형성하는 단계
    를 포함하며,
    상기 게터링층에 있어서, SIMS에 의한 수소 농도는 검출 한계 이하인 것을 특징으로 하는 접합 웨이퍼의 제조 방법.
  4. 삭제
  5. 제3항에 있어서,
    상기 접합에 앞서, 상기 절연막을, 상기 지지 기판용 웨이퍼에 형성하는 접합 웨이퍼의 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020170080693A 2013-09-04 2017-06-26 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법 KR102082191B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013183149A JP6516957B2 (ja) 2013-09-04 2013-09-04 エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法
JPJP-P-2013-183149 2013-09-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160025307A Division KR20160030915A (ko) 2013-09-04 2016-03-02 실리콘 웨이퍼 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170077099A KR20170077099A (ko) 2017-07-05
KR102082191B1 true KR102082191B1 (ko) 2020-02-27

Family

ID=52628534

Family Applications (3)

Application Number Title Priority Date Filing Date
KR20140116106A KR20150027711A (ko) 2013-09-04 2014-09-02 실리콘 웨이퍼 및 그의 제조 방법
KR1020160025307A KR20160030915A (ko) 2013-09-04 2016-03-02 실리콘 웨이퍼 및 그의 제조 방법
KR1020170080693A KR102082191B1 (ko) 2013-09-04 2017-06-26 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR20140116106A KR20150027711A (ko) 2013-09-04 2014-09-02 실리콘 웨이퍼 및 그의 제조 방법
KR1020160025307A KR20160030915A (ko) 2013-09-04 2016-03-02 실리콘 웨이퍼 및 그의 제조 방법

Country Status (5)

Country Link
JP (1) JP6516957B2 (ko)
KR (3) KR20150027711A (ko)
CN (2) CN105659367A (ko)
TW (1) TWI540618B (ko)
WO (1) WO2015034075A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6539959B2 (ja) * 2014-08-28 2019-07-10 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法、ならびに、固体撮像素子の製造方法
JP6485315B2 (ja) * 2015-10-15 2019-03-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
CN105742243A (zh) * 2016-02-26 2016-07-06 上海华力微电子有限公司 三维集成电路切割方法以及三维集成电路结构
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP6485406B2 (ja) * 2016-05-31 2019-03-20 株式会社Sumco Ｓｏｉウェーハの製造方法
JP6792412B2 (ja) * 2016-10-28 2020-11-25 太平洋セメント株式会社 炭化珪素粉末の製造方法
JP6772966B2 (ja) * 2017-06-14 2020-10-21 株式会社Sumco エピタキシャル成長用の半導体ウェーハの製造方法及び半導体エピタキシャルウェーハの製造方法
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
CN108032451B (zh) * 2017-12-07 2020-07-10 苏州阿特斯阳光电力科技有限公司 一种硅棒切割方法
JP6812962B2 (ja) * 2017-12-26 2021-01-13 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6451881B1 (ja) 2018-01-24 2019-01-16 株式会社Sumco シリコン層の評価方法およびシリコンエピタキシャルウェーハの製造方法
FR3077924B1 (fr) * 2018-02-13 2020-01-17 Soitec Structure demontable et procede de demontage utilisant ladite structure
CN109559982A (zh) * 2018-10-23 2019-04-02 开封大学 一种n型晶体硅太阳电池的硼扩散工艺
TWI727515B (zh) * 2018-11-30 2021-05-11 台灣積體電路製造股份有限公司 形成soi結構的方法
JP6680378B2 (ja) * 2019-03-13 2020-04-15 株式会社Sumco Ｓｏｉウェーハ
JP7262415B2 (ja) * 2020-04-03 2023-04-21 信越化学工業株式会社 複合基板およびその製造方法
CN111785729B (zh) * 2020-06-11 2021-10-26 长江存储科技有限责任公司 一种三维存储器的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109141A (ja) * 2008-10-30 2010-05-13 Shin Etsu Handotai Co Ltd 半導体基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5618430A (en) * 1979-07-25 1981-02-21 Fujitsu Ltd Manufacture of semiconductor element
JPS63271942A (ja) * 1987-04-28 1988-11-09 Matsushita Electric Ind Co Ltd シリコン表面の欠陥低減方法
JPH0661234A (ja) * 1992-08-06 1994-03-04 Hitachi Ltd 半導体装置の製造方法
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JPH0878644A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 半導体集積回路装置の製造方法
JPH1167682A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP4599724B2 (ja) * 2001-02-15 2010-12-15 信越半導体株式会社 エピタキシャルシリコンウエーハの製造方法およびエピタキシャルシリコンウエーハ
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP2004282093A (ja) * 2004-05-17 2004-10-07 Yamaha Corp 半導体ウエハの欠陥低減法
CN101036222A (zh) * 2004-09-21 2007-09-12 S.O.I.Tec绝缘体上硅技术公司 通过实施共注入获得薄层的方法和随后的注入
JP4910275B2 (ja) * 2004-09-21 2012-04-04 ソニー株式会社 固体撮像素子及びその製造方法
WO2007125863A1 (ja) * 2006-04-24 2007-11-08 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの製造方法
JP2010010578A (ja) * 2008-06-30 2010-01-14 Canon Inc 半導体装置及びその製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP2010283022A (ja) * 2009-06-02 2010-12-16 Sumco Corp シリコンウェーハおよびその製造方法
JP2010283296A (ja) * 2009-06-08 2010-12-16 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109141A (ja) * 2008-10-30 2010-05-13 Shin Etsu Handotai Co Ltd 半導体基板の製造方法

Also Published As

Publication number Publication date
WO2015034075A1 (ja) 2015-03-12
CN111508819A (zh) 2020-08-07
TWI540618B (zh) 2016-07-01
KR20170077099A (ko) 2017-07-05
CN105659367A (zh) 2016-06-08
KR20160030915A (ko) 2016-03-21
JP6516957B2 (ja) 2019-05-22
TW201515069A (zh) 2015-04-16
JP2015050425A (ja) 2015-03-16
KR20150027711A (ko) 2015-03-12

Similar Documents

Publication Publication Date Title
KR102082191B1 (ko) 에피택셜 웨이퍼, 접합 웨이퍼 및 이들의 제조 방법
KR101916931B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조 방법, 및, 고체 촬상 소자의 제조 방법
TWI514558B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
KR101917347B1 (ko) 반도체 에피택셜 웨이퍼 및 그 제조 방법 및 고체 촬상 소자의 제조 방법
TWI648769B (zh) 半導體磊晶晶圓的製造方法以及固體攝像元件的製造方法
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
JP2009038124A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP6442818B2 (ja) シリコンウェーハおよびその製造方法
KR101856039B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법 및 고체 촬상 소자의 제조방법
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6508030B2 (ja) シリコンエピタキシャルウェーハの製造方法および固体撮像素子の製造方法
KR20190017039A (ko) 에피택셜 실리콘 웨이퍼의 제조방법, 에피택셜 실리콘 웨이퍼, 및 고체 촬상 소자의 제조방법
CN108885998B (zh) 外延晶圆的制造方法及外延晶圆
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6913729B2 (ja) ｐｎ接合シリコンウェーハ
JP2003100760A (ja) エピタキシャルシリコンウェハおよびその製造方法
JP2018101745A (ja) ｐｎ接合シリコンウェーハの製造方法およびｐｎ接合シリコンウェーハ
KR20230044229A (ko) 에피택셜 실리콘 웨이퍼 및 그 제조 방법, 그리고 반도체 디바이스의 제조 방법
JP2014099456A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right